特許 7368965 ＬＥＤモジュール及びＬＥＤモジュールを含む表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-10-17

(45)【発行日】2023-10-25

(54)【発明の名称】ＬＥＤモジュール及びＬＥＤモジュールを含む表示装置

(51)【国際特許分類】

   H01L 33/62 20100101AFI20231018BHJP

   G09F 9/30 20060101ALI20231018BHJP

   G09F 9/33 20060101ALI20231018BHJP

【ＦＩ】

H01L33/62

G09F9/30 360

G09F9/33

【請求項の数】 10

(21)【出願番号】P 2019128742

(22)【出願日】2019-07-10

(65)【公開番号】P2021015859

(43)【公開日】2021-02-12

【審査請求日】2022-06-07

(73)【特許権者】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110000408

【氏名又は名称】弁理士法人高橋・林アンドパートナーズ

(72)【発明者】

【氏名】山田 一幸

(72)【発明者】

【氏名】浅田 圭介

(72)【発明者】

【氏名】磯野 大樹

【審査官】大西 孝宣

(56)【参考文献】

【文献】特開２００３－０４６１４２（ＪＰ，Ａ）

【文献】特表２０１８－５０８９７２（ＪＰ，Ａ）

【文献】特表２０１６－５２２５８５（ＪＰ，Ａ）

【文献】国際公開第２０１５／０８３３６５（ＷＯ，Ａ１）

【文献】特表２０１９－５１４２１７（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／０１６２７５５（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１９／００８８８３７（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３３／００ － ３３／６４

Ｇ０９Ｆ ９／００ － ９／４６

(57)【特許請求の範囲】

【請求項1】

第１の絶縁層上に設けられた第１の電極と、前記第１の電極に隣接する第２の電極と、
前記第１の絶縁層上に設けられ、前記第１の電極と重なる第１の構造体と、前記第２の電極と重なり前記第１の構造体と離隔された第２の構造体と、
前記第１の電極と前記第１の構造体の間及び前記第２の電極と前記第２の構造体の間に設けられ、前記第１の構造体及び前記第２の構造体を覆う第２の絶縁層と、
前記第１の電極及び前記第１の構造体と前記第２の電極及び前記第２の構造体との間に形成された溝部と、
前記第１の電極及び前記第２の電極上に配置された一つのＬＥＤチップと、
を有し、
前記ＬＥＤチップは前記第１の電極及び前記第２の電極と導電性部材を介して接続されている
ことを特徴とするＬＥＤモジュール。

【請求項2】

前記溝部は前記第１の絶縁層が前記溝部と重なる領域で除去されている、請求項１に記載のＬＥＤモジュール。

【請求項3】

前記ＬＥＤチップは、第１のチップ電極と、前記第１のチップ電極に隣接する第２のチップ電極と、を有し、
前記第１のチップ電極が前記第１の電極と、前記第２のチップ電極が前記第２の電極と、前記導電性部材を介してそれぞれ接続されている、請求項１又は２に記載のＬＥＤモジュール。

【請求項4】

第１の絶縁層上に設けられ、画素を形成する第１の電極及び前記第１の電極に隣接する第２の電極と、
前記第１の絶縁層上に設けられ、前記第１の電極と重なる第１の構造体と、前記第２の電極と重なり前記第１の構造体と離隔された第２の構造体と、
前記第１の電極と前記第１の構造体の間及び前記第２の電極と前記第２の構造体の間に設けられ、前記第１の構造体及び前記第２の構造体を覆う第２の絶縁層と、
前記第１の電極及び前記第１の構造体と前記第２の電極及び前記第２の構造体との間に形成された溝部と、
前記第１の電極及び前記第２の電極に接続された一つのＬＥＤチップと、
を有し、
前記ＬＥＤチップは前記第１の電極及び前記第２の電極と導電性部材を介して接続され、
前記溝部は、前記ＬＥＤチップに重なる
ことを特徴とする表示装置。

【請求項5】

前記第１の絶縁層が前記溝部と重なる領域で除去されている、請求項４に記載の表示装置。

【請求項6】

前記ＬＥＤチップは、第１のチップ電極と、前記第１のチップ電極に隣接する第２のチップ電極と、を有し、
前記第１のチップ電極が前記第１の電極と、前記第２のチップ電極が前記第２の電極と、前記導電性部材を介してそれぞれ接続されている、請求項４又は５に記載の表示装置。

【請求項7】

前記第１の電極と前記第１の構造体との間の第３の構造体と、前記第２の電極と前記第２の構造体との間の第４の構造体と、をさらに含む、請求項１に記載のＬＥＤモジュール。

【請求項8】

前記第１の電極と前記第３の構造体の間及び前記第２の電極と前記第４の構造体の間に設けられ、前記第３の構造体及び前記第４の構造体を覆う第３の絶縁層を有する、請求項７に記載のＬＥＤモジュール。

【請求項9】

前記第１の電極と前記第１の構造体との間の第３の構造体と、前記第２の電極と前記第２の構造体との間の第４の構造体と、をさらに含む、請求項４に記載の表示装置。

【請求項10】

前記第１の電極と前記第３の構造体の間及び前記第２の電極と前記第４の構造体の間に設けられ、前記第３の構造体及び前記第４の構造体を覆う第３の絶縁層を有する、請求項９に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一実施形態は、発光ダイオード（ＬＥＤ：Light Emitting Diode）がベアチップの状態で実装されたＬＥＤモジュールの構造に関する。本発明の一実施形態は、発光ダイオードにより画素が構成された表示装置の構造に関する。

【背景技術】

【0002】

マトリクス状に配列される画素にマイクロＬＥＤと呼ばれる微小な発光ダイオードが実装されたマイクロＬＥＤディスプレイが知られている。マイクロＬＥＤディスプレイは、画素が自発光型であるという点で有機エレクトロルミネセンス素子を用いた有機ＥＬディスプレイと共通する。しかし、有機ＥＬディスプレイが、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が作製されたバックプレーンと呼ばれる基板に有機エレクトロルミネセンス素子を直接形成するのに対し、マイクロＬＥＤディスプレイはサファイア基板等に作製されたＬＥＤチップを取り出して、バックプレーンと呼ばれる基板に実装する点で相違する。

【先行技術文献】

【特許文献】

【0003】

【文献】米国特許第９，９８０，３４１号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

マイクロＬＥＤディスプレイでは、マイクロＬＥＤが所謂フリップチップ接続によって基板上に実装される。マイクロＬＥＤの実装には、塗布時に流動性のある導電性ペーストや半田ペーストが用いられる。このとき、導電性ペーストや半田ペーストの供給位置及び供給量を精密に制御する必要がある。しかし、マイクロＬＥＤはチップサイズが微小であるためその制御が難しく、導電性ペーストや半田ペーストの供給量が少なすぎると導通不良となり、多すぎると短絡欠陥の原因となることが問題となる。

【課題を解決するための手段】

【0005】

本発明の一実施形態に係るＬＥＤモジュールは、絶縁表面に設けられた第１の電極と、第１の電極に隣接する第２の電極と、絶縁表面において、第１の電極と第２の電極との間に設けられた溝部と、第１の電極及び第２の電極上に配置された一つのＬＥＤチップとを有し、ＬＥＤチップは第１の電極及び第２の電極と導電性部材を介して接続されている。

【0006】

本発明の一実施形態に係る表示装置は、画素を形成する絶縁表面に設けられた第１の電極と、第１の電極に隣接する第２の電極と、絶縁表面において、第１の電極と第２の電極との間に設けられた溝部と、第１の電極及び第２の電極に接続されたＬＥＤチップとを有し、ＬＥＤチップは第１の電極及び第２の電極と導電性部材を介して接続され、溝部はＬＥＤチップに重なっている。

【図面の簡単な説明】

【0007】

【図1】本発明の一実施形態に係るＬＥＤモジュールの構造を示し、（Ａ）は平面図を示し、（Ｂ）は断面図を示す。

【図2】ＬＥＤチップの構造を例示する斜視図を示す。

【図3】本発明の一実施形態に係るＬＥＤモジュールの構造を示し、（Ａ）は突起部の上に設けられた電極に導電性部材を滴下した段階を示し、（Ｂ）はＬＥＤチップをその上に載せた段階を示す。

【図4】本発明の一実施形態に係るＬＥＤモジュールの構造を示し、（Ａ）は平面図を示し、（Ｂ）は断面図を示す。

【図5】本発明の一実施形態に係るＬＥＤモジュールの構造を示し、（Ａ）及び（Ｂ）は平面図を示す。

【図6】本発明の一実施形態に係るＬＥＤモジュールの構造を示し、（Ａ）及び（Ｂ）は断面図を示す。

【図7】本発明の一実施形態に係るＬＥＤモジュールの一態様を示す。

【図8】本発明の一実施形態に係る表示装置の構成を示す。

【図9】本発明の一実施形態に係る表示装置における画素の断面図を示す。

【図10】本発明の一実施形態に係る表示装置における画素の断面図を示す。

【図11】本発明の一実施形態に係る表示装置における画素の断面図を示す。

【発明を実施するための形態】

【0008】

以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号（又は数字の後にａ、ｂなどを付した符号）を付して、詳細な説明を適宜省略することがある。さらに各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。

【0009】

本明細書において、ある部材又は領域が他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上（又は直下）にある場合のみでなく他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。なお、以下の説明では、特に断りのない限り、断面視において、ベース部材に対してタッチセンサが設けられる側を「上」又は「上方」といい、「上」又は「上方」から見た面を「上面」又は「上面側」というものとし、その逆を「下」、「下方」、「下面」又は「下面側」というものとする。

【0010】

本発明において、マイクロＬＥＤとは、チップサイズが数μｍ以上１００μｍ以下、ミニＬＥＤとは、チップサイズが１００μｍ以上のものをいうが、本発明の一実施形態ではいずれのサイズのＬＥＤも用いることが出来、ＬＥＤモジュール及び表示装置の画素サイズに応じて使い分けることができる。

【0011】

［第１の実施形態］
本発明の一実施形態に係るＬＥＤモジュール１００ａの構造を図１（Ａ）及び（Ｂ）に示す。図１（Ａ）はＬＥＤモジュール１００ａの模式的な平面図を示し、（Ｂ）はＡ１－Ｂ１線に対応する模式的な断面図を示す。

【0012】

ＬＥＤモジュール１００ａは、絶縁表面１０５に設けられた第１の電極１０８ａ及び第２の電極１０８ｂの上にＬＥＤチップ１１０が実装された構造を有する。図１（Ａ）及び（Ｂ）には示されないが、基板１０２上にはＬＥＤチップ１１０と接続される配線が形成されていてもよいし、ＬＥＤチップ１１０の発光を制御する回路が薄膜トランジスタによって形成されていていてもよい。

【0013】

絶縁表面１０５は、絶縁性を有する基板１０２によって形成される。または、基板１０２上に設けられた第１の絶縁層１０４によって形成されてもよい。絶縁性を有する基板１０２としてはガラス基板又は可撓性のある樹脂基板が例示され、第１の絶縁層１０４としてはポリイミド、アクリル等の樹脂材料、酸化シリコンなどで形成される無機絶縁膜が例示される。

【0014】

絶縁表面１０５は略平坦な面を有し、その面内に溝部１０６が設けられた領域を含む。溝部１０６は、絶縁表面１０５における第１の電極１０８ａ及び第２の電極１０８ｂと接する面より高さが低い領域として画定される。別言すれば、溝部１０６は、絶縁表面１０５に対して凹状の溝が形成された領域であり、溝の底面が絶縁表面１０５よりも低い位置にある。溝部１０６は、絶縁表面１０５の表面から所定の深さだけ除去されることにより形成される。例えば、絶縁表面１０５が絶縁性の基板１０２によって形成される場合、溝部１０６は、基板１０２の表面を所定の幅、所定の深さに亘って除去されることにより形成される。また、絶縁表面１０５が第１の絶縁層１０４によって形成される場合、溝部１０６は、第１の絶縁層１０４の表面を所定の幅及び所定の深さに亘って除去されることにより形成される。

【0015】

図１（Ｂ）は、溝部１０６の一態様を示し、第１の絶縁層１０４が所定の幅で及び所定の深さで除去されて、基板１０２の上面が露出した形態を示す。溝部１０６は、図示されるように、第１の絶縁層１０４の一部の領域が全部除去されることによって形成されてもよいし、図示されないが、第１の絶縁層１０４の一部が除去されることによって形成されてもよい。また、溝部１０６は、第１の絶縁層１０４の該当する領域が全部除去され、基板１０２の該当する領域の一部が除去されることによっても形成されてもよい。

【0016】

溝部１０６の断面形状は、矩形、錐台状、錐形、半円形、半楕円形を有する。また、溝部１０６は、一つの連続する一つの溝としての形状を有していてもよいし、点線状に不連続する溝としての形状を有していてもよい。溝部１０６の大きさ（幅と深さによって規定される空間の体積）は、第１の電極１０８ａ及び第２の電極１０８ｂの上に導電性部材を付着させＬＥＤチップ１１０を実装したとき、流動して流れ出た導電性部材１１４ｃが溝部１０６に流れ込むことで、第１の電極１０８ａと第２の電極１０８ｂとが流れ出た導電性部材１１４ｃによって導通しない程度の大きさを有していることが好ましい。すなわち、溝部１０６の深さは、第１の電極１０８ａ及び第２の電極１０８ｂの上の導電性部材が流動して流れ出たとき、溝部１０６に流れ込んだ導電性部材１１４ｃが、第１の電極１０８ａ及び第２の電極１０８ｂの上の導電性部材と分離する大きさを有していることが好ましい。このような状態を発現するために、溝部１０６は、少なくとも深さが、例えば、１μｍから２０μｍ、好ましくは５μｍから１０μｍの深さを有していることが好ましい。

【0017】

第１の電極１０８ａと第２の電極１０８ｂとは、絶縁表面１０５において離隔して配置される。例えば、第１の電極１０８ａと第２の電極１０８ｂとは、ＬＥＤチップ１１０が備える一対の電極間隔と同じかそれより狭い間隔を有するように配置される。溝部１０６は、第１の電極１０８ａ及び第２の電極１０８ｂに隣接して配置される。例えば、溝部１０６は、第１の電極１０８ａと第２の電極１０８ｂの間に配置されることが好ましい。

【0018】

第１の電極１０８ａ及び第２の電極１０８ｂは、絶縁表面１０５に設けられることで略同一の高さを有する。一方、溝部１０６の底部を基準とした場合、第１の電極１０８ａ及び第２の電極１０８ｂは溝部１０６の底部より高い位置に配置されている。第１の電極１０８ａと第２の電極１０８ｂとの間には、溝部１０６によって形成される段差部が介在しているとみなすこともできる。

【0019】

第１の電極１０８ａ及び第２の電極１０８ｂを形成する材料に限定はないが、塗布又は滴下時に流動性を有する導電性材料とぬれ性の良い材料が選択される。第１の電極１０８ａ及び第２の電極１０８ｂは、例えば、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、錫（Ｓｎ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などの金属材料又はそれらの合金で形成される。また、酸化インジウム錫（ＩＴＯ）などの導電性酸化物材料で形成されるものであってもよい。

【0020】

ＬＥＤチップ１１０は２端子型の素子であり、所謂フリップチップ実装が可能なように第１のチップ電極１１２ａ及び第２のチップ電極１１２ｂを有する。例えば、ＬＥＤチップ１１０は、第１の電極１０８ａ及び第２の電極１０８ｂに対向する面側に、第１のチップ電極１１２ａ及び第２のチップ電極１１２ｂを有する。第１のチップ電極１１２ａ及び第２のチップ電極１１２ｂは、ＬＥＤチップ１１０を発光させるための電極であり、一方がｎ側電極、他方がｐ側電極とも呼ばれる。第１のチップ電極１１２ａ及び第２のチップ電極１１２ｂは、金属材料を用いて形成され、金（Ａｕ）、銀（Ａｇ）等の金属表面を有していることが好ましい。

【0021】

ＬＥＤチップ１１０は、第１の導電性部材１１４ａ及び第２の導電性部材１１４ｂによって、第１の電極１０８ａ及び第２の電極１０８ｂに固定される。第１のチップ電極１１２ａと第１の電極１０８ａとの間には第１の導電性部材１１４ａが設けられ、第２のチップ電極１１２ｂと第２の電極１０８ｂとの間には第２の導電性部材１１４ｂが設けられる。このとき、第１の電極１０８ａと第２の電極１０８ｂとの間が短絡しないように（別言すれば、第１のチップ電極１１２ａと第２のチップ電極１１２ｂとが短絡しないように）、第１の導電性部材１１４ａと第２の導電性部材１１４ｂとは分離した状態で設けられることが求められる。

【0022】

第１の導電性部材１１４ａ及び第２の導電性部材１１４ｂは、導電性ペーストが用いられる。導電ペーストとしては、銀ペースト、カーボンペースト、銀とカーボンが混合されたペースト等が用いられる。また、第１の導電性部材１１４ａ及び第２の導電性部材１１４ｂとして、半田ペーストが用いられてもよい。導電ペーストは流動性を有し、対象物に滴下した後、焼成又は単に乾燥させることにより硬化する。導電ペーストは、第１の電極１０８ａ及び第２の電極１０８ｂのそれぞれの上に精密に滴下する必要がある。導電性ペーストの滴下量が多すぎると広がってしまい電極間のショートの原因となる。一方、導電性ペーストの滴下量が少なすぎると導通不良を生じさせ、ＬＥＤチップ１１０を固定する力（付着力）が低下して剥落することが問題となる。

【0023】

また、第１の電極１０８ａ及び第２の電極１０８ｂに導電性ペースト又は半田ペーストを付着させた後、その上にＬＥＤチップ１１０を載せると導電性ペーストが押圧されて横方向に広がる。このとき、導電性ペースト又は半田ペーストの付着量が多すぎると導電性ペースト又は半田ペーストの広がりが大きくなり、第１のチップ電極１１２ａと第２のチップ電極１１２ｂとが短絡する原因となり得る。このため、導電性ペーストの供給量に精密な制御が求められる。しかし、ＬＥＤチップ１１０は微小なサイズであることから、導電性ペースト又は半田ペーストの供給量の制御は非常に困難であり、精密な制御はＬＥＤモジュール１００ａの生産性を低下させる要因ともなる。

【0024】

図２にＬＥＤチップ１１０の構造の一例を示す。ＬＥＤ１１０チップはＧａＡｓ等の半導体ウエハーを用いた基板、又はサファイア等の絶縁材料で形成された基板２０２の上に窒化ガリウム等で形成されるバッファ層２０４、窒化ガリウム系の化合物半導体で形成されるｎ型層２０６、窒化ガリウム系の化合物半導体で量子井戸構造が形成される活性層２０８、窒化ガリウム系の化合物半導体で形成されるｐ型層２１０、パッシベーション層２１４、第１のチップ電極１１２ａ、第２のチップ電極１１２ｂが設けられた構造を有する。ＬＥＤチップ１１０のサイズは、所謂マイクロＬＥＤと呼ばれるものであって、縦幅Ｌが１０μｍから２０μｍ、横幅Ｗが２０μｍから４０μｍ、高さＨが１５０μｍ程度のサイズを有する。したがって、第１のチップ電極１１２ａと第２のチップ電極１１２ｂとの間隔は１０μｍ以下となる。なお、ＬＥＤチップ１１０のサイズは、上記のようなマイクロＬＥＤに限定されず、所謂ミニＬＥＤと呼ばれるサイズであってもよい。

【0025】

このような微小な構造に対し、ＬＥＤモジュール１００ａは、ＬＥＤチップ１１０とコンタクトを形成する第１の電極１０８ａ及び第２の電極１０８ｂに隣接して溝部１０６が設けられていることにより電極間の短絡を防止する構造を有している。すなわち、第１の電極１０８ａと第２の電極１０８ｂとは、平坦な絶縁表面１０５に設けられているのではなく、溝部１０６が両者の間に介在するように設けられている。

【0026】

図３（Ａ）は、第１の電極１０８ａ及び第２の電極１０８ｂの上に第１の導電性部材１１４ａ及び第２の導電性部材１１４ｂを付着させた状態を示す。第１の導電性部材１１４ａ及び第２の導電性部材１１４ｂは流動性を有すると共に、所定の厚みをもって第１の電極１０８ａ及び第２の電極１０８ｂの上に付着される。

【0027】

この状態でＬＥＤチップ１１０を第１の電極１０８ａ及び第２の電極１０８ｂの上に載せると、図３（Ｂ）に示すように、第１の導電性部材１１４ａ及び第２の導電性部材１１４ｂは、ＬＥＤチップ１１０により押圧されて厚みが減少した分、横方向に広がり第１の電極１０８ａ及び第２の電極１０８ｂの外側に流出してしまう。このとき、流出した導電性部材１１４ｃは、第１の電極１０８ａ及び第２の電極１０８ｂに隣接する溝部１０６に流れ込む。溝部１０６に流れ込んだ導電性部材１１４ｃは、第１の電極１０８ａ上の第１の導電性部材１１４ａ及び第２の電極１０８ｂ上の第２の導電性部材１１４ｂと分離される。別言すれば、溝部１０６に流れ込んだ導電性部材１１４ｃは、溝部１０６によって形成される段差により、第１の電極１０８ａ上の第１の導電性部材１１４ａ及び第２の電極１０８ｂ上の第２の導電性部材１１４ｂと段切れをして孤立した状態で残存することとなる。その結果、第１の導電性部材１１４ａと第２の導電性部材１１４ｂとは、流出した導電性部材１１４ｃを介して導通することが防止され、ＬＥＤチップ１１０の電極間の短絡が防止されることとなる。

【0028】

なお、溝部は複数設けられていてもよい。例えば、図４（Ａ）の平面図、及び（Ｂ）の断面図に示すように、第１の電極１０８ａと第２の電極１０８ｂの間に第１の溝部１０６ａと第２の溝部１０６ｂとが介在していてもよい。第１の溝部１０６ａ及び第２の溝部１０６ｂは、第１の電極１０８ａと第２の電極１０８ｂとを分断するように設けられていることが好ましい。溝部が複数設けられることにより、第１の電極１０８ａ及び第２の電極１０８ｂから流出した導電性部材１１４ｃを確実に捕集することができる。それにより、ＬＥＤチップ１１０の電極間の短絡を防止することができる。なお、第１の溝部１０６ａと第２の溝部１０６ｂとは、同じ幅と深さを有している必要がなく、相互に異なる形状及び大きさを有していてもよい。

【0029】

また、溝部１０６は、第１の電極１０８ａと第２の電極１０８ｂの間のみでなく、他の領域に設けられていてもよい。例えば、図５（Ａ）の平面図に示すように、第１の電極１０８ａと第２の電極１０８ｂとの間の第１の溝部１０６ａ及び第２の溝部１０６ｂに加え、第３の溝部１０６ｃ、第４の溝部１０６ｄが配置されてもよい。第３の溝部１０６ｃは、第１の溝部１０６ａと共に第１の電極１０８ａを挟むように設けられ、第４の溝部１０６ｄは、第２の溝部１０６ｂと共に第２の電極１０８ｂを挟むように設けられる。

【0030】

また、図５（Ｂ）の平面図に示すように、第１の溝部１０６ａ及び第２の溝部１０６ｂは、平面視でＵ字型又はＣ字型の形状を有していてもよく、第１の電極１０８ａ及び第２の電極１０８ｂの周りを囲むように設けられていてもよい。このように、第１の電極１０８ａ及び第２の電極１０８ｂを挟むように、又は囲むように溝部１０６を設けることで、第１の電極１０８ａ及び第２の電極１０８ｂから流出した導電性部材を確実に捕集することができる。特に、本構成によれば、第１の電極１０８ａと第２の電極１０８ｂとの間の領域以外に流出した導電性部材を捕集することができ、隣接するＬＥＤチップとの短絡を防止することができる。このような構成により、ＬＥＤチップ１１０の短絡を防止することができる。

【0031】

このように、本実施形態によれば、ＬＥＤチップ１１０を実装する面に、第１の電極１０８ａと第２の電極１０８ｂとの間に介在するように、又は隣接するように溝部１０６を設けることで、導電性部材１１４が流出することによる電極間の短絡を防止することができる。それにより、ＬＥＤモジュール１００ａの短絡欠陥の発生を防止することができ、製造時の歩留まりを向上させることができる。また、ＬＥＤモジュール１００ａの製造後に、導電性部材１１４（第１の導電性部材１１４ａ、第２の導電性部材１１４ｂ）がマイグレーションした場合でも、溝部１０６により段差が形成されていることで、ＬＥＤチップ１１０における短絡欠陥の生成を防止することができる。

【0032】

［第２の実施形態］
本実施形態は、第１の実施形態で示すＬＥＤモジュールに対し、絶縁表面の状態が異なる態様を示す。以下の説明では、第１の実施形態と相違する部分について述べる。

【0033】

図６（Ａ）は、本実施形態に係るＬＥＤモジュール１００ｂを示す。本実施形態において、ＬＥＤモジュール１００ｂは撥液性を有する絶縁表面１０７を備える。撥液性を有する絶縁表面１０７は、例えば、第１の絶縁層１０４の表面を撥液性に改質することで形成される。例えば、ポリイミド、アクリル、エポキシ等の樹脂材料、又は酸化シリコンなどの無機絶縁材料で形成された第１の絶縁層１０４の表面を、フッ素系ガスを用いてプラズマ処理することで撥液性の表面を形成することができる。

【0034】

溝部１０６（第１の溝部１０６ａ、第２の溝部１０６ｂ）は、第１の絶縁層１０４を撥液性に改質した後、レーザ加工等により形成することができる。これにより、第１の絶縁層１０４の表面は撥液性となり、溝部１０６（第１の溝部１０６ａ、第２の溝部１０６ｂ）の部分は相対的に親液性にすることができる。例えば、第１の絶縁層１０４が酸化シリコンで形成されている場合、酸化シリコン膜は親液性であるので、溝部１０６（第１の溝部１０６ａ、第２の溝部１０６ｂ）の部分を親液性とし、改質された表面を撥液性とすることができる。

【0035】

図６（Ｂ）は、第１の絶縁層１０４の表面に撥液性層１０９が設けられたＬＥＤモジュール１００ｃを示す。撥液性層１０９はフッ素樹脂材料により形成される。フッ素樹脂としては、例えば、ＰＴＦＥ（ポリテトラフルオロエチレン）、ＰＦＡ（パーフルオロアルコキシアルカン）、ＦＥＰ（パーフルオロエチレンプロペンコポリマー）等の四フッ化エチレン系の樹脂材料を用いることができる。

【0036】

撥液性層１０９は、第１の絶縁層１０４の表面に形成される。溝部１０６（第１の溝部１０６ａ、第２の溝部１０６ｂ）は、第１の絶縁層１０４に撥液性層１０９が形成された後、レーザ加工等により形成することができる。これにより、第１の絶縁層１０４の表面に撥液性層１０９を残存させつつ、溝部１０６（第１の溝部１０６ａ、第２の溝部１０６ｂ）を形成することができる。これにより、撥液性層１０９の表面に対して、溝部１０６（第１の溝部１０６ａ、第２の溝部１０６ｂ）の部分は相対的に親液性にすることができる。例えば、第１の絶縁層１０４が酸化シリコンで形成されている場合、酸化シリコン膜は親液性であるので、溝部１０６（第１の溝部１０６ａ、第２の溝部１０６ｂ）の部分を親液性とし、撥液性層１０９の表面を撥液性にすることができる。

【0037】

本実施形態によれば、溝部が形成される以外の絶縁表面を撥液性とすることで、第１の電極１０８ａ及び第２の電極１０８ｂの表面から流出した導電性部材１１４ｃは、絶縁表面に残存せず溝部１０６に流れ込むようにすることができる。これにより、ＬＥＤモジュール１００ａの短絡欠陥の発生を防止することができ、製造時の歩留まりを向上させることができる。また、ＬＥＤモジュール１００ａの製造後に、導電性部材１１４（第１の導電性部材１１４ａ、第２の導電性部材１１４ｂ）がマイグレーションした場合でも、溝部１０６により段差が形成されていることで、ＬＥＤチップ１１０における短絡欠陥の生成を防止することができる。

【0038】

［第３の実施形態］
本実施形態は、ＬＥＤチップが基板上に複数個配列され、配線で接続されたＬＥＤモジュールの一態様を示す。

【0039】

図７は、本実施形態に係るＬＥＤモジュール１００ｄを示す。ＬＥＤモジュール１００ｄは、基板１０２上に複数のＬＥＤチップ１１０が実装された構成を有する。基板１０２は絶縁表面を有し、ＬＥＤチップ１１０が実装される位置に合わせて第１の電極１０８ａと第２の電極１０８ｂが設けられている。また、第１の電極１０８ａと第２の電極１０８ｂとの間に溝部１０６（第１の溝部１０６ａ、第２の溝部１０６ｂ）が形成されている。ＬＥＤチップ１１０は、第１のチップ電極１１２ａ及び第２のチップ電極１１２ｂを有し、図示されない導電性部材を介して第１の電極１０８ａ及び第２の電極１０８ｂと接続されている。また、第１の配線１３０は複数の第１の電極１０８ａと接続され、第２の配線１３２は複数の第２の電極１０８ｂと接続されている。第１の配線１３０は第１の端子１３４と接続され、第２の配線１３２は第２の端子１３６と接続される。

【0040】

ＬＥＤモジュール１００ｄは、第１の電極１０８ａがｎ型電極、第２の電極１０８ｂがｐ型電極である場合、第１の端子１３４に対して第２の端子１３６の電位が高くなるように順方向のバイアス電圧を印加することでＬＥＤチップ１１０は順方向にバイアスされ発光する。このようなＬＥＤモジュール１００ｄは、面光源として用いることができる。なお、ＬＥＤチップ１１０は図示される数に限定されず、さらに高密度に基板１０２上に実装されてもよい。

【0041】

本実施形態において、基板１０２に設けられる第１の電極１０８ａ及び第２の電極１０８ｂと、溝部１０６の構成は、第１の実施形態及び第２の実施形態に示されるいずれかの構成を適用することができる。図７に示すＬＥＤモジュール１００ｄは、複数のＬＥＤチップ１１０を並列に接続した回路である。この回路では、各ＬＥＤチップを均一に発酵させることができる一方で、一つのＬＥＤチップが短絡すると短絡部分に電流が集中し、他のＬＥＤチップに電流が流れなくなり点灯不良が発生する。しかしながら、本実施形態に係るＬＥＤチップ１１０の実装部分には溝部１０６が設けられていることで、短絡欠陥の生成を効果的に防止することができる。それにより、ＬＥＤモジュール１１０ｄの信頼性を高めることができる。

【0042】

［第４の実施形態］
本実施形態は、第１の実施形態及び第２の実施形態に示すＬＥＤモジュールの構成を有する表示装置を示す。

【0043】

図８は、本実施形態に係る表示装置３００の構成を示す。表示装置３００は、基板１０２上に、画素３０２がマトリクス状に複数個配列された表示部３０４を有する。画素３０２にはＬＥＤチップ１１０が実装される。表示部３０４には、各画素に応じて出射光の異なるＬＥＤチップ１１０が実装されてもよい。例えば、赤色光を出射するＬＥＤチップ、緑色を出射するＬＥＤチップ、青色を出射するＬＥＤチップが適宜実装されてもよい。また、カラーフィルタ方式の表示装置として白色光を出射するＬＥＤチップが各画素に実装されていてもよく、あるいは量子ドット表示装置として青色又は紫外線を出射するＬＥＤチップが各画素に実装されていてもよい。表示部３０４の外側には画素３０２に走査信号を入力する走査信号線３０６と、映像信号を入力するデータ信号線３０８が配設される。走査信号線３０６とデータ信号線３０８は交差するように配設される。基板１０２の周縁部には、走査信号線３０６の入力端子部３１０ａとデータ信号線３０８の入力端子部３１０ｂが設けられている。なお、図８では図示されないが、基板１０２上には、画素３０２を駆動するドライバＩＣが実装されていてもよい。

【0044】

図９は、図８に示す画素３０２ａの断面構造の一例を示す。画素３０２ａは、基板１０２側から第１の絶縁層１０４、第２の絶縁層１１１６、第３の絶縁層１１８が積層され、第３の絶縁層１１８で形成される絶縁表面の上に第１の電極１０８ａと第２の電極１０８ｂが設けられた構造を有する。走査信号線３０６は、第１の絶縁層１０４と第２の絶縁層１１６の間に設けられ、データ信号線３０８は第２の絶縁層１１６と第３の絶縁層１１８の間に設けられる。表示部３０４は、走査信号線３０６とデータ信号線３０８との間に第２の絶縁層１１６が設けられることで、２つの信号線を交差するように配設することが可能とされている。

【0045】

第１の電極１０８ａは、第３の絶縁層１１８及び第２の絶縁層１１６を貫通するコンタクトホール１２０ａを介して走査信号線３０６と接続される。第２の電極１０８ｂは、第３の絶縁層１１８を貫通するコンタクトホール１２０ｂに重なるように設けられ、データ信号線３０８と接続される。第１の電極１０８ａ及び第２の電極１０８ｂの上層側には、さらにパッシベーション層１２２が設けられていてもよい。パッシベーション層１２２には、第１の電極１０８ａ及び第２の電極１０８ｂがＬＥＤチップ１１０と接続される部位に開口部が設けられている。

【0046】

ＬＥＤチップ１１０は、第１の電極１０８ａ及び第２の電極１０８ｂの上に配置される。第１のチップ電極１１２ａは、第１の導電性部材１１４ａを介して第１の電極１０８ａと接続され、第２のチップ電極１１２ｂは、第２の導電性部材１１４ｂを介して第２の電極１０８ｂと接続される。画素３０２ａは、第１の電極１０８ａと第２の電極１０８ｂとの間に溝部１０６が設けられる。このように、溝部１０６は基板１０２上に形成される絶縁層を部分的に除去することにより形成される。基板１０２上に絶縁層が何層か積層される場合、溝部１０６は積層される複数の絶縁層のうち全ての層が除去されてもよいし、幾つかの層が除去されることによって形成されてもよい。溝部１０６は、第３の絶縁層１１８、第２の絶縁層１１６、及び第１の絶縁層１０４が除去されることによって形成される。溝部１０６にはパッシベーション層１２２が設けられていてもよい。

【0047】

画素３０２ａは、第１の電極１０８ａと第２の電極１０８ｂとの間に溝部１０６が形成されることにより、第１の導電性部材１１４ａと第２の導電性部材１１４ｂが横方向に流動しても、ＬＥＤチップ１１０の電極間の短絡が防止される構造を有している。別言すれば、画素３０２ａの中に第１の電極１０８ａと第２の電極１０８ｂとの間の平坦面を分断する溝部１０６を有することで、流れ出た導電性部材１１４ｃの平面上の流動を阻害し、ＬＥＤチップ１１０の短絡を防止することができる。これにより、ＬＥＤチップの実装工程において、第１の電極１０８ａ及び第２の電極１０８ｂ上への導電性部材の供給量が過剰となっても、ＬＥＤチップ１１０間の短絡を防止することができ、表示装置３００の生産性の向上と歩留まりの向上を図ることができる。

【0048】

なお、図８はパッシブマトリクス型の表示装置の一例を示すが、本実施形態はこれに限定されず、個々の画素の発光がトランジスタによる画素回路で制御されるアクティブマトリクス型の表示装置にも適用することもできる。

【0049】

［第５の実施形態］
本実施形態は、第４の実施形態で示す画素の構造に対し、溝部の形態が異なる態様を示す。以下の説明では、第４の実施形態と相違する部分について説明する。

【0050】

図１０は、画素の他の一形態を示す断面図である。本実施形態において、溝部１０６は、絶縁層が所定のパターンで形成された構造体の表面に沿って設けられることで生成される段差によって形成される。具体的には、図１０に示すように、画素３０２ｂは、第１の絶縁層１０４と第２の絶縁層１１６との間に第１の構造体１２４ａ及び第２の構造体１２４ｂを有する。第１の構造体１２４ａと第２の構造体１２４ｂとは、断面視において２つの区別される構造物としての形態を有する。第１の構造体１２４ａは第１の電極１０８ａと重なる領域に設けられ、第２の構造体１２４ｂは第２の電極１０８ｂと重なる領域に設けられる。第２の絶縁層１１６は、第１の構造体１２４ａ及び第２の構造体１２４ｂの側面及び上面に沿って設けられる。第２の絶縁層１１６の上面は、第１の構造体１２４ａ及び第２の構造体１２４ｂと接する領域と、第１の絶縁層１０４と接する領域とで高低差が生じる。第２の絶縁層１１６は、第１の構造体１２４ａ及び第２の構造体１２４ｂの上面の領域を基準とすれば、第１の構造体１２４ａと第２の構造体１２４ｂとの間の領域は窪んだ領域となり、実質的に溝部１０６が形成された領域となる。

【0051】

このように形成された溝部１０６は、第１の構造体１２４ａ及び第２の構造体１２４ｂの膜厚を大きくすることで溝の深さを大きくすることができる。また、図１０に示すように、第２の絶縁層１１６の上に、第１の構造体１２４ａと重なる第３の構造体１２４ｃを設け、第２の構造体１２４ｂに重なる第４の構造体１２４ｄを設けることで、溝部１０６の深さを大きくすることができる。

【0052】

構造体１２４（第１の構造体１２４ａ、第２の構造体１２４ｂ、第３の構造体１２４ｃ、第４の構造体１２４ｄ）は、絶縁層に覆われるため、これを形成する材質に限定はない。構造体１２４は、金属材料、半導体材料、絶縁材料を用いて形成することができる。例えば、第１の構造体１２４ａ及び第２の構造体１２４ｂは、走査信号線３０６と同じ層上に設けられるため、配線を形成する金属膜によって形成することができる。例えば、第１の構造体１２４ａ及び第２の構造体１２４ｂは、アルミニウム（Ａｌ）膜、又はアルミニウム（Ａｌ）膜の下層側及び上層側にチタン（Ｔｉ）膜が積層された積層体により形成することができる。また、第３の構造体１２４ｃ及び第４の構造体１２４ｄは、データ信号線３０８と同じ層上に設けられるため、同様に金属膜（又は金属膜の積層体）によって形成することができる。

【0053】

このように、溝部１０６は、絶縁層を部分的に除去することによって形成されるのみでなく、絶縁層の中に一対の構造体を埋設されるように設けることで形成することができる。本実施形態における溝部１０６によっても、第４の実施形態と同様の作用効果を得ることができる。すなわち、画素３０２ｂは、第１の電極１０８ａと第２の電極１０８ｂとの間に溝部１０６が、構造体１２４（第１の構造体１２４ａ、第２の構造体１２４ｂ、第３の構造体１２４ｃ、第４の構造体１２４ｄ）と絶縁層（第２の絶縁層１１６、第３の絶縁層１１８）によって形成されることにより、第１の導電性部材１１４ａと第２の導電性部材１１４ｂが横方向に流動しても、流れ出た導電性部材１１４ｃによってＬＥＤチップ１１０の電極間の短絡が防止することができる。これにより、導電性部材の平面上の流動を阻害し、ＬＥＤチップ１１０の短絡を防止することが可能となるので、第１の電極１０８ａ及び第２の電極１０８ｂ上への導電性部材の供給量が過剰となっても、ＬＥＤチップ１１０間の短絡を防止することができ、表示装置３００の生産性の向上と歩留まりの向上を図ることができる。

【0054】

なお、本実施形態で示す構造体により形成される溝部に、第１の実施形態で示す絶縁層の一部を除去することで形成される溝部の構成を組み合わせることもできる。また、絶縁層の表面を、第２の実施形態で示すように撥液性表面とする構成を適宜組み合わせることもできる。

【0055】

［第６の実施形態］
本実施形態は、第４の実施形態で示す画素の構造において、封止層とカバーガラスがさらに設けられた態様を示す。以下の説明では、第４の実施形態と相違する部分について説明する。

【0056】

図１１は、画素３０２ａの他の一実施形態を示す断面図を示す。図１１に示す画素３０２ａ構造は、ＬＥＤチップ１１０を覆う封止層１３８と、封止層１３８上に配置されたカバーガラス１４０が追加された構造を有する。封止層１３８はＬＥＤチップ１１０の保護膜であると同時にカバーガラス１４０の平坦性を確保する平坦化膜としての機能を有する。図１１に示す画素３０２ａの構造において、凹状の溝１０６が第１の電極１０８ａと第２の電極１０８ｂとの短絡を防止することの外、ＬＥＤチップ１１０とパッシベーション膜１２２を含む絶縁表面１０５とのギャップを大きくできることで、封止層１３８がＬＥＤチップ１１０直下に流れ込みやすくすることが可能となる。

【0057】

図１１に示すように、封止層１３８はＬＥＤチップ１１０と絶縁表面１０５との間にも充填されており、特に凹状の溝１０６において、流出した導電性部材１１４ｃと接触している。凹状の溝１０６が形成されていない場合、ＬＥＤチップ１１０と絶縁表面１０５とのギャップは比較的小さく、封止層１３８を塗布した際にこの小さなギャップに封止層１３８が流れ込まず、カバーガラス１４０を貼り合せ後にＬＥＤチップ１１０直下と絶縁表面１０５との間に気泡が残ったままとなる可能性がある。気泡が残ったままであると、ＬＥＤチップ１１０から基板１０２に向かう光が気泡により乱反射され発光特性を阻害してしまう可能性、また気泡そのものが封止層１３８内を移動して表示特性を悪化させてしまう可能性がある。短絡防止用として形成された凹状の溝１０６はＬＥＤチップ１１０直下と絶縁表面１０５とのギャップを拡大することができ、ギャップ拡大により封止層１３８は塗布時にＬＥＤチップ１１０直下に流れ込みやすくなり、ＬＥＤチップ１１０直下における気泡の発生を抑制することもできる。

【0058】

このように、本実施形態によれば、凹状の溝１０６を設けることにより、ＬＥＤチップ１１０の短絡を防止するだけでなく、封止層１３８を均一に充満させ、カバーガラス１４０を平坦に設けることが可能となる。また、表示装置における表示特性の低下を防止することができる。なお、本実施形態で示す封止層１３８及びカバーガラス１４０の構成は、第１乃至第３の実施形態、及び第５の実施形態で示す画素の構造に対しても同様に適用することができる。

【符号の説明】

【0059】

１００・・・ＬＥＤモジュール、１０２・・・基板、１０４・・・第１の絶縁層、１０５・・・絶縁表面、１０６・・・凹状の溝、１０７・・・撥液性を有する絶縁表面、１０８・・・電極、１０９・・・撥液性層、１１０・・・ＬＥＤチップ、１１２・・・パッド電極、１１４・・・導電性部材、１１６・・・第２の絶縁層、１１８・・・第３の絶縁層、１２０・・・コンタクトホール、１２２・・・パッシベーション層、１２４・・・構造体、１３０・・・第１配線、１３２・・・第２配線、１３４・・・第１端子、１３６・・・第２端子、１３８・・・封止層、１４０・・・カバーガラス、２０２・・・基板、２０４・・・バッファ層、２０６・・・ｎ型層、２０８・・・活性層、２１０・・・ｐ型層、２１２・・・透明導電層、２１４・・・パッシベーション層、３００・・・表示装置、３０２・・・画素、３０４・・・表示領域、３０６・・・走査信号線、３０８・・・データ信号線、３１０・・・端子部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】