特許 7369047 光モジュール及び光伝送装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-10-17

(45)【発行日】2023-10-25

(54)【発明の名称】光モジュール及び光伝送装置

(51)【国際特許分類】

   H04B 10/50 20130101AFI20231018BHJP

【ＦＩ】

H04B10/50

【請求項の数】 11

(21)【出願番号】P 2020013555

(22)【出願日】2020-01-30

(65)【公開番号】P2021121048

(43)【公開日】2021-08-19

【審査請求日】2022-10-11

(73)【特許権者】

【識別番号】519283819

【氏名又は名称】ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社

(74)【代理人】

【識別番号】110000154

【氏名又は名称】弁理士法人はるか国際特許事務所

(72)【発明者】

【氏名】加賀谷 修

【審査官】後澤 瑞征

(56)【参考文献】

【文献】特開２００９－２６６９０３（ＪＰ，Ａ）

【文献】特開２００４－０４７８３２（ＪＰ，Ａ）

【文献】特開２００９－２３９１９１（ＪＰ，Ａ）

【文献】特開２０１４－１４３５４３（ＪＰ，Ａ）

【文献】特開２０１０－１７１０６２（ＪＰ，Ａ）

【文献】特開２００５－２８６３０５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｂ １０／５０

Ｈ０４Ｂ １０／４０

Ｈ０１Ｓ ５／０４２

(57)【特許請求の範囲】

【請求項1】

一対の入力端子を備え入力される電気信号に応じて変調された光信号を出力する光出力素子と、一対の出力端子を備え前記電気信号として差動信号を出力する駆動回路と、前記一対の入力端子と前記一対の出力端子との間を接続する一対の伝送線路からなる差動伝送線路とを有する光モジュールにおいて、
前記差動伝送線路は、
第１の特性インピーダンスを有し前記一対の出力端子に接続された第１差動伝送線路と、
前記第１の特性インピーダンスより小さい第２の特性インピーダンスを有し前記一対の入力端子に接続された第２差動伝送線路と、
前記第１差動伝送線路と前記第２差動伝送線路とを直列につなぐ接続部と、からなり、
前記光モジュールはさらに、前記一対の伝送線路における前記接続部に両端を接続された抵抗素子を有し、
前記抵抗素子の抵抗値は、前記第２差動伝送線路の側から前記第１差動伝送線路の側に向かう信号に対する反射係数の絶対値を０．１０以下にする値に設定されていること、
を特徴とする光モジュール。

【請求項2】

請求項１に記載の光モジュールにおいて、
前記駆動回路が形成された集積回路を取り付けられた回路基板と、
前記光出力素子と前記回路基板との間に接続されたフレキシブル基板と、を備え、
前記一対の伝送線路はそれぞれ、前記回路基板及び前記フレキシブル基板に形成されたストリップ状の導体箔からなる信号線を含んでなること、
を特徴とする光モジュール。

【請求項3】

請求項２に記載の光モジュールにおいて、
前記接続部は前記回路基板に配置され、
前記抵抗素子は前記回路基板に取り付けられていること、を特徴とする光モジュール。

【請求項4】

請求項２に記載の光モジュールにおいて、
前記接続部は前記フレキシブル基板に配置され、
前記抵抗素子は前記フレキシブル基板に取り付けられていること、を特徴とする光モジュール。

【請求項5】

請求項２から請求項４のいずれか１つに記載の光モジュールにおいて、
前記光出力素子をパッケージ内に搭載した光サブアセンブリを有し、
前記光サブアセンブリは前記フレキシブル基板に接続され、
前記第２差動伝送線路は、前記光サブアセンブリにおける前記フレキシブル基板との接続端子から前記光出力素子へのパッケージ配線を含むこと、
を特徴とする光モジュール。

【請求項6】

請求項５に記載の光モジュールにおいて、
前記パッケージはＴＯ－ＣＡＮ型パッケージであり、
前記ＴＯ－ＣＡＮ型パッケージは、ステムに設けられた孔と当該孔を貫通するリードピンとを有し、
前記第２差動伝送線路は、前記パッケージ配線として、前記光出力素子の前記入力端子に接続される一対の前記リードピンと当該リードピンに対応して設けられた一対の前記孔とを含んでなる一対の同軸線路を含むこと、
を特徴とする光モジュール。

【請求項7】

請求項１から請求項６のいずれか１つに記載の光モジュールにおいて、
前記駆動回路の差動出力インピーダンスと前記第１の特性インピーダンスとが整合していること、を特徴とする光モジュール。

【請求項8】

請求項１から請求項６のいずれか１つに記載の光モジュールにおいて、
前記駆動回路の差動出力インピーダンス、及び前記第１の特性インピーダンスはそれぞれ１００オームであり、
前記第２の特性インピーダンスは５０オームであり、
前記抵抗素子の抵抗値は１００オームであること、
を特徴とする光モジュール。

【請求項9】

請求項１から請求項８のいずれか１つに記載の光モジュールにおいて、
前記第２差動伝送線路上に挿入された直流遮断用コンデンサと、
前記直流遮断用コンデンサから見て前記光出力素子の側の前記第２差動伝送線路に接続され、前記光出力素子にバイアス電流を供給するバイアス回路と、
を有することを特徴とする光モジュール。

【請求項10】

請求項１から請求項９のいずれか１つに記載の光モジュールにおいて、
前記駆動回路は、前記出力端子に前記差動信号を出力する出力回路として、カレントモードロジック回路を有し、
前記カレントモードロジック回路のプルアップ抵抗の抵抗値は前記第１の特性インピーダンスの１／２であり、
前記光モジュールはさらに、インダクタンスを含み前記第１差動伝送線路に接続されたバイアス回路を有すること、
を特徴とする光モジュール。

【請求項11】

請求項１から請求項１０のいずれか１つに記載の光モジュールが搭載されることを特徴とする光伝送装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光モジュール及び光伝送装置に関し、特に、電気信号から光信号に変換する光送信回路に関する。

【背景技術】

【0002】

光通信システムにおいて、電気信号を光信号に変換する光送信回路や、光信号を電気信号に変換する光受信回路を内蔵した光モジュールが用いられている。通常用いられている光モジュールは送信機能と受信機能との両方を備えた光送受信機(光トランシーバモジュール)である。光トランシーバモジュールは近年のブロードバンドネットワークの普及と共に高速化、小型・低コスト化が図られ、高速化に関しては変調レートが２５～２８ギガビット／秒［Ｇｂｉｔ／ｓ］のものが広く用いられるようになってきている。小型・低コスト化に関しては例えばＳＦＰ２８（Small Form-factor Pluggable 28）のＭＳＡ(Multi-Source Agreement)規格のようにケース体積の縮小化・部品数の削減化が進んでいる。

【0003】

光モジュールは１つのケース内に、光サブアセンブリ（Optical Subassembly：ＯＳＡ）と、リジッド基板からなる回路基板と、それら光サブアセンブリと回路基板とを接続するフレキシブル基板とを収める。光サブアセンブリには、光送信回路に用いられるＴＯＳＡ（Transmitter Optical Subassembly）と、光受信回路に用いられるＲＯＳＡ（Receiver Optical Subassembly）とがある。

【0004】

ＴＯＳＡは回路基板から入力された電気信号を光信号に変換して出力する。ＴＯＳＡには発光素子や光変調器が内蔵される。例えば、長距離、高速の伝送には光源・光変調器として、半導体レーザであるＤＦＢ－ＬＤ(Distributed Feedback Laser Diode：分布帰還型レーザダイオード)を直接変調するものが多く用いられている。ちなみに、直接変調方式の光変調器では、ＴＯＳＡの外部の駆動回路から半導体レーザに供給する駆動電流を伝送信号に応じて変調することで、レーザ光出力に変調が加えられる。ＴＯＳＡのパッケージ形態としては、低コスト化のためＴＯ－ＣＡＮ型のものが多く採用されている。ちなみに、ＴＯ－ＣＡＮパッケージは、半導体レーザなどの光出力素子を取り付けたステムにキャップを被せた構造を有し、また、ステムを貫通するリードピンを介してパッケージの内部と外部との電気的な接続が行われる。

【0005】

光送信回路は、ＴＯＳＡに変調信号として入力される電気信号を生成する駆動回路を有する。駆動回路は集積回路（Integrated Circuit：ＩＣ）として構成され、当該駆動ＩＣは回路基板に配置される。

【0006】

駆動回路から出力される変調信号は光信号の高い伝送速度に対応して基本的に高周波信号であり、駆動回路とＴＯＳＡとの間は当該高周波信号を通すよう、マイクロストリップライン、ストリップラインなどの伝送線路で接続される。また、ＴＯ－ＣＡＮパッケージのリードピンの部分も、リードピンとそれが貫通するステムの孔との間には隙間が設けられ、当該隙間には誘電体としてガラスが埋め込まれ、同軸形状の伝送線路に構成されている（下記特許文献２）。

【0007】

また、半導体レーザの電流振幅を大きくする、すなわち半導体レーザから出力される光信号の消光比を充分に高くするべく、半導体レーザと駆動ＩＣとを平衡接続とし、さらに駆動ＩＣの差動出力インピーダンスを、電子回路では一般的である１００オーム［Ω］の半分である５０Ωとする構成が普及している。つまり、当該構成では駆動ＩＣと半導体レーザとの間を一対の伝送線路からなる差動伝送線路で接続し、その差動インピーダンスは５０Ωとする。

【0008】

この差動インピーダンスの値はＴＯＳＡをＴＯ－ＣＡＮ型とする上でも都合がよい。つまり、リードピンを用いて構成される一対の同軸線路でパッケージ内部と外部とを接続する場合に、大きな差動インピーダンスを得るには同軸線路の外部導体の内径(つまりステムの孔のサイズ)も大きくする必要があるので、差動インピーダンスは１００Ωより５０Ωとする方が、外部導体の内径を小さくすることができ、ＴＯ－ＣＡＮパッケージを小型化することができる。

【0009】

下記特許文献１には、光送信モジュールに関し、半導体レーザと駆動ＩＣとを平衡接続することで、半導体レーザの電流振幅を大きくする回路技術が開示されている。

【先行技術文献】

【特許文献】

【0010】

【文献】特開２００４－１９３４８９号公報

【文献】特開２００４－４７８３０号公報

【文献】特開２０１６－７２２８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0011】

駆動ＩＣや光変調器の特性評価に関し、通常の計測器は５０Ω系の入力を備え、これは差動インピーダンスでは１００Ωに適合する。つまり、光送信回路を駆動ＩＣとＴＯＳＡとを５０Ωの差動インピーダンスで平衡接続する構成にすると、通常の計測器では、当該差動インピーダンスに対応した駆動ＩＣやＴＯＳＡの単体での特性を正確に評価することが難しい。

【0012】

一方、高速化に関しては従来の２値のパルス振幅変調（ＮＲＺ）から４値のパルス振幅変調（ＰＡＭ４）への移行が進んでいる。これに伴い駆動ＩＣはオン／オフ型の増幅器から線形増幅器に移行する必要がある。このＰＡＭ４用の線形増幅器では、その電気的な特性評価に用いる計測器に関する上述の事情からと推測されるが、差動出力インピーダンスが１００Ωであるものが開発されつつある。これに対応して、光送信回路を駆動ＩＣとＴＯＳＡとを１００Ωの差動インピーダンスで平衡接続する構成にしようとすると、上述した点からＴＯ－ＣＡＮパッケージの小型化が難しくなり、ひいては光モジュールの小型化が妨げられる。

【0013】

そこで、駆動ＩＣには差動出力インピーダンスが１００Ωのもの、ＴＯＳＡには差動入力インピーダンスが５０Ωのものを用いて光送信回路を構成することが考えられる。しかし、当該構成では、駆動ＩＣとＴＯＳＡとの間にインピーダンス不整合箇所が生じ得る。当該不整合箇所は、駆動ＩＣからＴＯＳＡに達した電気信号のうちＴＯＳＡの入力にて反射され駆動ＩＣへ戻る成分を、再びＴＯＳＡへ向かうように反射させ得る。つまり、当該不整合箇所とＴＯＳＡとの間で電気信号の多重反射が引き起こされ、ＴＯＳＡから良好な波形の光信号出力を得ることが難しいという問題を生じる。

【0014】

なお、この問題に対して、特許文献３には、半導体レーザに近い側の伝送線路の差動インピーダンスを５０Ωとし、一方、駆動ＩＣに近い側の伝送線路の差動インピーダンスを１００Ωとし、それら異なる特性インピーダンスを持つ２つの伝送線路の間に抵抗型減衰回路を配置することで、両伝送線路間におけるインピーダンス整合を図る回路技術が開示されている。しかし、抵抗型減衰回路での減衰量は理論的に７．７ｄＢ以上と大きいため、半導体レーザの電流振幅を充分に大きくすることが難しい。

【0015】

本発明は上記問題点を解決するものであり、ＴＯＳＡと駆動回路とを平衡接続した光送信回路を有する光モジュールにおいて、駆動回路に差動出力インピーダンスが１００Ωのものを利用する一方、ＴＯＳＡに差動入力インピーダンスが５０Ωのものを利用してＴＯＳＡの小型化・低コスト化を図りつつ、差動伝送線路上での電気信号の多重反射の抑圧と、光出力素子への入力信号の減衰量の低減とを図り、良好な波形、強度の光信号出力を得ることを可能にする光モジュール、光伝送装置を提供することにある。

【課題を解決するための手段】

【0016】

（１）本発明に係る光モジュールは、一対の入力端子を備え入力される電気信号に応じて変調された光信号を出力する光出力素子と、一対の出力端子を備え前記電気信号として差動信号を出力する駆動回路と、前記一対の入力端子と前記一対の出力端子との間を接続する一対の伝送線路からなる差動伝送線路とを有する光モジュールであって、前記差動伝送線路は、第１の特性インピーダンスを有し前記一対の出力端子に接続された第１差動伝送線路と、前記第１の特性インピーダンスより小さい第２の特性インピーダンスを有し前記一対の入力端子に接続された第２差動伝送線路と、前記第１差動伝送線路と前記第２差動伝送線路とを直列につなぐ接続部と、からなり、前記光モジュールはさらに、前記一対の伝送線路における前記接続部に両端を接続された抵抗素子を有し、前記抵抗素子の抵抗値は、前記第２差動伝送線路の側から前記第１差動伝送線路の側に向かう信号に対する反射係数の絶対値を０．１０以下にする値に設定されている。

【0017】

（２）上記（１）に記載の光モジュールにおいて、さらに、前記駆動回路が形成された集積回路を取り付けられた回路基板と、前記光出力素子と前記回路基板との間に接続されたフレキシブル基板と、を備え、前記一対の伝送線路はそれぞれ、前記回路基板及び前記フレキシブル基板に形成されたストリップ状の導体箔からなる信号線を含んでなる構成とすることができる。

【0018】

（３）上記（２）に記載の光モジュールにおいて、前記接続部は前記回路基板に配置され、前記抵抗素子は前記回路基板に取り付けられている構成とすることができる。

【0019】

（４）上記（２）に記載の光モジュールにおいて、前記接続部は前記フレキシブル基板に配置され、前記抵抗素子は前記フレキシブル基板に取り付けられている構成とすることができる。

【0020】

（５）上記（２）～（４）に記載の光モジュールにおいて、前記光出力素子をパッケージ内に搭載した光サブアセンブリを有し、前記光サブアセンブリは前記フレキシブル基板に接続され、前記第２差動伝送線路は、前記光サブアセンブリにおける前記フレキシブル基板との接続端子から前記光出力素子へのパッケージ配線を含む構成とすることができる。

【0021】

（６）上記（５）に記載の光モジュールにおいて、前記パッケージはＴＯ－ＣＡＮ型パッケージであり、前記ＴＯ－ＣＡＮ型パッケージは、ステムに設けられた孔と当該孔を貫通するリードピンとを有し、前記第２差動伝送線路は、前記パッケージ配線として、前記光出力素子の前記入力端子に接続される一対の前記リードピンと当該リードピンに対応して設けられた一対の前記孔とを含んでなる一対の同軸線路を含む構成とすることができる。

【0022】

（７）上記（１）～（６）に記載の光モジュールにおいて、前記駆動回路の差動出力インピーダンスと前記第１の特性インピーダンスとが整合している構成とすることができる。

【0023】

（８）上記（１）～（６）に記載の光モジュールにおいて、前記駆動回路の差動出力インピーダンス、及び前記第１の特性インピーダンスはそれぞれ１００オームであり、前記第２の特性インピーダンスは５０オームであり、前記抵抗素子の抵抗値は１００オームである構成とすることができる。

【0024】

（９）上記（１）～（８）に記載の光モジュールにおいて、前記第２差動伝送線路上に挿入された直流遮断用コンデンサと、前記直流遮断用コンデンサから見て前記光出力素子の側の前記第２差動伝送線路に接続され、前記光出力素子にバイアス電流を供給するバイアス回路と、を有する構成とすることができる。

【0025】

（１０）上記（１）～（９）に記載の光モジュールにおいて、前記駆動回路は、前記出力端子に前記差動信号を出力する出力回路として、カレントモードロジック回路を有し、前記カレントモードロジック回路のプルアップ抵抗の抵抗値は前記第１の特性インピーダンスの１／２であり、前記光モジュールはさらに、インダクタンスを含み前記第１差動伝送線路に接続されたバイアス回路を有する構成とすることができる。

【0026】

（１１）本発明に係る光伝送装置は上記（１）～（１０）に記載の光モジュールのいずれか１つを搭載される。

【発明の効果】

【0027】

本発明によれば、ＴＯＳＡと駆動回路とを平衡接続した光送信回路を有する光モジュールにおいて、ＴＯＳＡの小型化・低コスト化を図りつつ、差動伝送線路上での電気信号の多重反射の抑圧と、光出力素子への入力信号の減衰量の低減とを図り、良好な波形、強度の光信号出力を得ることを可能にする光モジュール、光伝送装置を得ることが可能となる。

【図面の簡単な説明】

【0028】

【図1】本発明の実施形態に係る光モジュールの概略の外観図である。

【図2】本発明の実施形態に係る光伝送装置の構成を示す模式図である。

【図3】本発明の実施形態に係る光モジュールの金属ケース内部に搭載される主要部品の構造を示す概略の斜視図である。

【図4】本発明の第１の実施形態に係る光モジュールの送信部の概略の回路図である。

【図5】本発明の第１の実施形態に係る反射吸収回路の構造を示す模式的な平面図である。

【図6】本発明の第１の実施形態における反射吸収回路の半導体レーザ側から見た差動反射特性を示すグラフである。

【図7】図５に示した反射吸収回路において、抵抗素子Ｒｍの抵抗値を１００Ωとした場合の差動小信号特性を示したグラフである。

【図8】本発明の第１の実施形態に係る光モジュールの送信部の各部における電流波形のアイ・ダイアグラムである。

【図9】本発明の第２の実施形態に係る光モジュールの送信部の概略の回路図である。

【図10】本発明の第３の実施形態の差動伝送線路の特徴部分の概略の回路図である。

【図11】本発明の第３の実施形態における反射吸収回路の入力側から半導体レーザを見た差動反射特性の周波数特性を示すグラフである。

【図12】本発明の第４の実施形態に係る光モジュールの送信部の概略の回路図である。

【発明を実施するための形態】

【0029】

以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。なお、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図における大きさと本実施例記載の縮尺は必ずしも一致するものではない。

【0030】

［第１の実施形態］
図１は、本発明を適用した第１の実施形態に係る光モジュール１０の概略の外観図である。光モジュール１０は光送受信機であり、金属ケース１２と、プルタブ１４と、スライダ１６とを含む部品で外形が構成される。

【0031】

図２は光モジュール１０が装着された光伝送装置１８の構成を示す模式図である。光伝送装置１８に、複数の光モジュール１０が、電気コネクタ２０によりそれぞれ装着されている。光伝送装置１８は例えば大容量のルータやスイッチである。光伝送装置１８は例えば交換機の機能を有しており、基地局などに配置される。光伝送装置１８は、光モジュール１０より受信用のデータ（受信用の電気信号）を取得し、回路基板２２に搭載されるドライバＩＣ２４などを用いて、どこへ何のデータを送信するかを判断し、送信用のデータ（送信用の電気信号）を生成し、該当する光モジュール１０へそのデータを伝達する。

【0032】

光モジュール１０は、プリント基板（Printed Circuit Board：ＰＣＢ）２６と、フレキシブル基板（ＦＰＣ：Flexible Printed Circuits）２８と、光信号と電気信号との変換を行うための複数の光サブアセンブリ３０とを備える。具体的には、光サブアセンブリ３０として、ＲＯＳＡ３０ＡとＴＯＳＡ３０Ｂとを備えている。なお、ここでは、ＲＯＳＡ及びＴＯＳＡは、光送受信機能を有する双方向サブアセンブリ（ＢＯＳＡ：Bi-directional Optical SubAssembly）は：Transmitter Optical SubAssembly）を包含するものとする。なお、本実施形態の光モジュール１０は送信機能と受信機能の両方を備えたトランシーバーであるが、本発明に係る光モジュールは送信機能のみ、つまりＴＯＳＡのみを備えたものであってもよい。

【0033】

プリント基板２６は柔軟性の無いリジッド基板である。プリント基板２６と複数の光サブアセンブリ３０とは、フレキシブル基板２８を介して接続されている。ＲＯＳＡ３０Ａから電気信号がフレキシブル基板２８を介してプリント基板２６へ伝送される。また、プリント基板２６から電気信号がフレキシブル基板２８を介してＴＯＳＡ３０Ｂへ伝送される。光サブアセンブリ３０が有する光変換素子は、光信号又は電気信号のうち一方から他方へ変換する素子である。電気信号を光信号へ変換する光変換素子は発光機能及び光変調機能を有し、ここでは光出力素子と呼ぶ。ＴＯＳＡ３０Ｂは光出力素子を備える。一方、ＲＯＳＡ３０Ａは光信号を電気信号へ変換する光変換素子として受光素子を備える。光信号の入出力のために、光サブアセンブリ３０には光ファイバ３２が接続されている。

【0034】

図３は、光モジュール１０の金属ケース１２内部に搭載される主要部品の構造を示す概略の斜視図である。光モジュール１０は５０Ｇｂｉｔ／ｓ級の光送受信機であり、例えばＳＦＰ５６ ＭＳＡ規格の光送受信機である。その主要部品は、ＲＯＳＡ３０Ａ、ＴＯＳＡ３０Ｂ、プリント基板２６及びフレキシブル基板２８を含む。ＲＯＳＡ３０Ａとプリント基板２６との間、及びＴＯＳＡ３０Ｂとプリント基板２６との間はそれぞれ、可撓性を有したフレキシブル基板２８で接続されている。つまり、ＲＯＳＡ３０Ａ及びＴＯＳＡ３０Ｂはそれぞれフレキシブル基板２８の一方の端部に接続され、各フレキシブル基板２８の他方の端部はプリント基板２６に重なって電気的に接続されている。

【0035】

ＴＯＳＡ３０ＢはＴＯ－ＣＡＮパッケージで構成する。ＴＯ－ＣＡＮパッケージを用いることで、ＴＯＳＡ３０Ｂの小型化と低コスト化が図れる。図３には現れていないが、ＴＯ－ＣＡＮパッケージの内部には光出力素子である半導体レーザＬＤ１が１個搭載されている。フレキシブル基板２８と半導体レーザＬＤ１との間の伝送線路（図４の伝送線路５６ａ，５６ｂ）として、ＴＯ－ＣＡＮパッケージには、ステムの孔とリードピンとを含んで構成される一対の同軸線路が設けられる。

【0036】

プリント基板２６は複数の層状の導電層と誘電体層で構成され、導電層には銅を用い、誘電体層にはガラス布基材とエポキシ樹脂からなる材料(ガラスエポキシ樹脂)を用いる。当該導電層によりプリント基板２６には回路配線やグラウンドが形成される。プリント基板２６には、それら導電層及び誘電体層を用いて、後述する差動伝送線路が形成される。また、プリント基板２６には電子部品が実装され、ＲＯＳＡ３０Ａからの受信信号を処理する回路や、ＴＯＳＡ３０Ｂを駆動する回路が構成される。図３にはプリント基板２６表面に実装された電子部品として、ＴＯＳＡ３０Ｂを駆動するための駆動ＩＣ３４や、後述する抵抗素子Ｒｍ、コンデンサＣ１，Ｃ２が示されている。抵抗素子Ｒｍは例えば０６０３サイズの表面実装型チップ抵抗とする。また、コンデンサＣ１，Ｃ２は例えば０６０３サイズの表面実装型チップコンデンサとする。

【0037】

フレキシブル基板２８は例えば、厚さ５０マイクロメートル［μｍ］程度のポリイミドフィルムを絶縁層として用い、その両面に銅からなる導電層を配置した構成である。フレキシブル基板２８には、それら導電層及び絶縁層を用いて、後述する差動伝送線路が形成される。

【0038】

図４は第１の実施形態の光モジュール１０の送信部４０の概略の回路図である。送信部４０は、ＴＯＳＡに含まれる部分（ＴＯＳＡ部分）、フレキシブル基板２８に形成される部分（ＦＰＣ部分）、及びプリント基板２６に形成される部分（ＰＣＢ部分）を含む。ＴＯＳＡ部分には半導体レーザＬＤ１が配置される。ＬＤ１は例えばＤＦＢ－ＬＤとする。ＰＣＢ部分には駆動ＩＣ３４が配置される。駆動ＩＣ３４は、半導体レーザＬＤ１を駆動する電気信号を出力する駆動回路を含み、当該駆動回路は、差動信号を出力する出力段の回路として例えば、カレントモードロジック（Current mode Logic：ＣＭＬ）回路を有する。

【0039】

図４には駆動ＩＣ３４の回路のうち当該ＣＭＬ回路を示している。ＣＭＬ回路４１は、それぞれのベースを入力端子ＩＮ１，ＩＮ２としそれぞれのコレクタを出力端子ＯＵＴ１，ＯＵＴ２とするトランジスタＴＲ１，ＴＲ２と、ＴＲ１，ＴＲ２双方のエミッタに共通に接続された定電流源４２と、ＴＲ１，ＴＲ２それぞれのコレクタと電源電圧Ｖ_ＣＣとの間に接続され互いに同じ抵抗値を有する出力抵抗（プルアップ抵抗、あるいは内部終端抵抗）Ｒｄとを含んで構成される。ＣＭＬ回路４１は、一対の入力端子ＩＮ１，ＩＮ２に供給される差動入力信号の電位差に応じて、一対の出力端子ＯＵＴ１，ＯＵＴ２から出力信号として差動信号を出力する。

【0040】

図４の送信部４０は、ＣＭＬ回路４１の一対の出力端子ＯＵＴ１，ＯＵＴ２と半導体レーザＬＤ１の一対の入力端子との間を接続する一対の伝送線路４３ａ，４３ｂからなる差動伝送線路４３を有し、駆動ＩＣ３４とＬＤ１とを平衡接続する。差動伝送線路４３により、出力端子ＯＵＴ１，ＯＵＴ２から出力される差動信号に応じた電流がＬＤ１に供給され、ＬＤ１は当該差動信号に応じて変調された光信号を出力する。ちなみに、図４では、ＬＤ１の一対の入力端子を構成するアノードとカソードのうち、アノードが伝送線路４３ａにより出力端子ＯＵＴ１に接続され、カソードが伝送線路４３ｂにより出力端子ＯＵＴ２に接続されている。

【0041】

差動伝送線路４３は、第１の特性インピーダンス（差動インピーダンスＺ_{ｄｉｆｆ１}）を有し駆動回路の一対の出力端子ＯＵＴ１，ＯＵＴ２に接続された第１差動伝送線路と、第１の特性インピーダンスより小さい第２の特性インピーダンス（差動インピーダンスＺ_{ｄｉｆｆ２}）を有しＬＤ１の一対の入力端子に接続された第２差動伝送線路と、第１差動伝送線路と第２差動伝送線路とを直列につなぐ接続部とからなる。

【0042】

ここでは、駆動ＩＣ３４（ＣＭＬ回路４１）の差動出力インピーダンスを１００Ωとし、これに対応して差動インピーダンスＺ_{ｄｉｆｆ１}は１００Ωとする。また、差動インピーダンスＺ_{ｄｉｆｆ２}は５０Ωとする。なお、ＣＭＬ回路４１の差動出力インピーダンスは基本的には出力抵抗Ｒｄの抵抗値（以下、Ｒｄとする）の２倍となるので、ＲｄとＺ_{ｄｉｆｆ１}とをＲｄ＝Ｚ_{ｄｉｆｆ１}／２を満たす関係として、ＣＭＬ回路４１と第１差動伝送線路とのインピーダンス整合を図ることができる。つまり、例えば、Ｒｄを５０Ωに設定することで、Ｚ_{ｄｉｆｆ１}が１００Ωの差動伝送線路４３とのインピーダンス整合が実現される。

【0043】

接続部には抵抗素子Ｒｍが配置される。具体的には、抵抗素子Ｒｍはその両端を、伝送線路４３ａにおける接続部４４ａと伝送線路４３ｂにおける接続部４４ｂとに接続される。この抵抗素子Ｒｍを備えた接続部の構成は、第１差動伝送線路と第２差動伝送線路とのインピーダンスのギャップに伴う問題を解決するものであり、これについては後に反射吸収回路として説明する。

【0044】

伝送線路４３ａ，４３ｂには直流遮断用コンデンサＣ１，Ｃ２を直列に挿入することができる。なお、コンデンサＣ１，Ｃ２の容量値は例えば０．１マイクロファラッド［μＦ］程度とすることができる。コンデンサＣ１，Ｃ２のＬＤ１側の端子には、ＬＤ１にバイアス電流を供給するバイアス回路４５ａ，４５ｂを接続することができる。具体的には、バイアス回路４５ａは電源Ｖ_anodeと伝送線路４３ａとの間に設けられ、バイアス回路４５ｂは電源Ｖ_cathodeと伝送線路４３ｂとの間に設けられる。また、伝送線路４３ａ，４３ｂのコンデンサＣ１，Ｃ２より駆動回路側に、バイアス回路４６ａ，４６ｂを接続することができる。本実施形態では、バイアス回路４６ａ，４６ｂと伝送線路４３ａ，４３ｂとの接続位置は、接続部４４ａ，４４ｂと駆動回路との間とし、当該位置にて、バイアス回路４６ａは電源Ｖ_ＣＣと伝送線路４３ａとの間に設けられ、バイアス回路４６ｂは電源Ｖ_ＣＣと伝送線路４３ｂとの間に設けられる。これらバイアス回路４５ａ，４５ｂ，４６ａ，４６ｂは差動伝送線路４３の特性に影響しない、あるいは影響を最小限にするように、インピーダンスが充分に高くなるように設計する。例えばインダクタ、フェライトビーズ、抵抗の組み合わせで構成して良い。

【0045】

本実施形態では差動伝送線路４３に、駆動ＩＣ３４側から半導体レーザＬＤ１側へ向かう順序で並ぶ６つの区間Ｓ１～Ｓ６（不図示）を定義する。このうち区間Ｓ１～Ｓ４はＰＣＢ部分に属する。区間Ｓ１は駆動ＩＣ３４の出力端子ＯＵＴ１，ＯＵＴ２からバイアス回路４６ａ，４６ｂの接続位置までの区間である。また、区間Ｓ２はバイアス回路４６ａ，４６ｂの接続位置から接続部４４ａ，４４ｂまでの区間、区間Ｓ３は接続部４４ａ，４４ｂからコンデンサＣ１，Ｃ２の一方端までの区間である。そして、区間Ｓ４はコンデンサＣ１，Ｃ２の他方端からプリント基板２６とフレキシブル基板２８との境界までの区間である。区間Ｓ５はＦＰＣ部分である。区間Ｓ６はＴＯＳＡ部分であり、ＴＯＳＡ３０Ｂのフレキシブル基板２８との接続位置からＬＤ１のアノード、カソードまでの区間である。

【0046】

本実施形態では、伝送線路４３ａの区間Ｓ１～Ｓ６に属する部分を図４に示すように伝送線路５１ａ～５６ａ、また伝送線路４３ｂの区間Ｓ１～Ｓ６に属する部分を図４に示すように伝送線路５１ｂ～５６ｂと表す。つまり、伝送線路４３ａには、伝送線路５１ａ，５２ａ、接続部４４ａ、伝送線路５３ａ、コンデンサＣ１、伝送線路５４ａ，５５ａ，５６ａが直列に接続され、伝送線路４３ｂには、伝送線路５１ｂ，５２ｂ、接続部４４ｂ、伝送線路５３ｂ、コンデンサＣ２、伝送線路５４ｂ，５５ｂ，５６ｂが直列に接続される。ここで、伝送線路４３ａ，４３ｂには当該伝送線路に直列に接続された抵抗素子が配置されていないことに留意する。

【0047】

差動伝送線路４３は、半導体レーザＬＤ１を駆動する高周波の電気信号を伝送可能に構成される。例えば、ＰＣＢ部分にある区間Ｓ１～Ｓ４の差動伝送線路４３（伝送線路５１ａ～５４ａ，５１ｂ～５４ｂ）は、プリント基板２６の導電層及び誘電体層を用いて構成されたマイクロストリップライン（Microstripline）であり、同様に、ＦＰＣ部分にある区間Ｓ５の差動伝送線路４３（伝送線路５５ａ，５５ｂ）は、フレキシブル基板２８の導電層及び誘電体層を用いて構成されたマイクロストリップラインである。なお、これらＰＣＢ部分、ＦＰＣ部分の差動伝送線路４３はストリップライン（Stripline）、あるいはコプラナ導波路（Coplanar Waveguide）で構成しても良い。

【0048】

ＴＯＳＡ部分にある区間Ｓ６の差動伝送線路４３（伝送線路５６ａ，５６ｂ）は、既に述べたように、ＴＯ－ＣＡＮパッケージのステムの孔とリードピンとを含んで構成される一対の同軸線路であり、基本的にＴＯ－ＣＡＮパッケージ内に配置される。なお、このＴＯＳＡ部分の差動伝送線路４３はマイクロストリップラインやストリップラインで構成しても良い。

【0049】

差動伝送線路４３のうち、第１差動伝送線路に属する区間Ｓ１の部分（伝送線路５１ａ，５１ｂ）及び区間Ｓ２の部分（伝送線路５２ａ，５２ｂ）の差動インピーダンスはＺ_{ｄｉｆｆ１}に設定され、一方、第２差動伝送線路に属する区間Ｓ３の部分（伝送線路５３ａ，５３ｂ）、区間Ｓ４の部分（伝送線路５４ａ，５４ｂ）、区間Ｓ５の部分（伝送線路５５ａ，５５ｂ）、区間Ｓ６の部分（伝送線路５６ａ，５６ｂ）の差動インピーダンスはＺ_{ｄｉｆｆ２}に設定される。

【0050】

第１差動伝送線路及び第２差動伝送線路とそれらの接続部４４ａ，４４ｂの間に設けた抵抗素子Ｒｍとは、第２差動伝送線路の側から第１差動伝送線路の側に向かう電気信号に対する反射係数Γを低減する反射吸収回路を構成する。つまり、第１差動伝送線路と第２差動伝送線路との接続部でのインピーダンスのギャップは、第２差動伝送線路の側から第１差動伝送線路の側へ向かう信号に対して反射を生じ得るが、抵抗素子Ｒｍを配置することで当該反射を小さくする。例えば、駆動ＩＣ３４からの駆動信号が半導体レーザＬＤ１の入力端子で反射されて、第２差動伝送線路の側から第１差動伝送線路の側へ戻る信号成分が生じるが、抵抗素子Ｒｍを含んで構成される反射吸収回路を設けることで、当該信号成分が再び反射されてＬＤ１へ向かうことによる多重反射が低減される。

【0051】

ここでは便宜上、差動伝送線路４３にて接続部４４ａ，４４ｂの両側それぞれ１区間までを反射吸収回路６０と考えることにする。つまり、反射吸収回路６０は、第１差動伝送線路のうち接続部４４ａ，４４ｂに隣接する１つの区間Ｓαと、第２差動伝送線路のうち接続部４４ａ，４４ｂに隣接する１つの区間Ｓβと、接続部４４ａ，４４ｂ及び当該接続部間を結ぶように配置した抵抗素子Ｒｍとからなる。

【0052】

図５は反射吸収回路６０の構造を示す模式的な平面図である。図５において上側が半導体レーザＬＤ１に向かう側であり、下側が駆動ＩＣ３４に向かう側である。本実施形態では反射吸収回路６０はプリント基板２６に配置される。区間Ｓα，Ｓβの差動伝送線路４３はマイクロストリップラインであり、マイクロストリップラインは、基板表層の導電体からなるストリップ導体と、それらの下に配置した誘電体層と、当該誘電体層の下に平面的に配置した接地導体層とで構成される。具体的には、反射吸収回路６０は区間Ｓαの伝送線路を構成するストリップ導体６１ａ，６１ｂと区間Ｓβの伝送線路を構成するストリップ導体６２ａ，６２ｂとを有する。各ストリップ導体は信号の伝送方向に沿って細長く延びた平面形状であり、ストリップ導体６１ａ，６１ｂはそれぞれの幅がＷ１で、互いの間に間隔Ｇ１を有して平行に延在し、ストリップ導体６２ａ，６２ｂはそれぞれの幅がＷ２で、間隔Ｇ２を有して平行に延在する。一方、接地導体層は、ストリップ導体に対向する領域だけでなく、さらにその両側に広がる領域にも形成され、例えば、基板全面に亘って形成される。

【0053】

ストリップ導体の厚さは例えば３７μｍとする。また、誘電体層の厚さ、すなわちストリップ導体を構成する表層の導電層と接地導体層との距離は６０μｍとし、誘電体層の比誘電率は３．５とする。ストリップ導体６１ａ，６１ｂ及びストリップ導体６２ａ，６２ｂの寸法は、電磁界解析ツールなどを用いることで比較的容易に設計し、所望の特性インピーダンス値を得ることができる。本実施形態では、一例として，ストリップ導体６１ａ，６１ｂの間隙Ｇ１を０．２５ミリメートル［ｍｍ］、幅Ｗ１を０．１１ｍｍとすることで区間Ｓαの差動伝送線路４３の差動インピーダンスＺ_{ｄｉｆｆ１}を１００Ωにしている。またストリップ導体６２ａ，６２ｂの間隙Ｇ２を０．２５ｍｍ、幅Ｗ２を０．３４ｍｍとすることで区間Ｓβの差動伝送線路４３の差動インピーダンスＺ_{ｄｉｆｆ２}を５０Ωにしている。

【0054】

本実施形態では、区間Ｓαは区間Ｓ２であり、ストリップ導体６１ａ，６１ｂは伝送線路５２ａ，５２ｂに対応する。また、区間Ｓβは区間Ｓ３であり、ストリップ導体６２ａ，６２ｂは伝送線路５３ａ，５３ｂに対応する。なお、区間Ｓ２と同じくプリント基板２６上の第１差動伝送線路である区間Ｓ１については、伝送線路５１ａ，５１ｂのストリップ導体を区間Ｓ２と共通の幅・間隔として１００ΩのＺ_{ｄｉｆｆ１}に設定することができ、区間Ｓ３と同じくプリント基板２６上の第２差動伝送線路である区間Ｓ４については、伝送線路５４ａ，５４ｂのストリップ導体を区間Ｓ３と共通の幅・間隔として５０ΩのＺ_{ｄｉｆｆ２}に設定することができる。また、フレキシブル基板２８上のマイクロストリップライン、具体的には区間Ｓ５の差動伝送線路についても、基板の導電層・誘電体層の厚みや比誘電率がプリント基板２６とは異なり得ることに留意した上で、プリント基板２６上の差動伝送線路と同様の手法でストリップ導体の寸法を設計し、５０ΩのＺ_{ｄｉｆｆ２}を得ることができる。

【0055】

接続部４４ａ，４４ｂにおけるストリップ導体は、伝送線路を構成すると共に、抵抗素子Ｒｍの端子を接続するパッドとなる。そのため、接続部４４ａ，４４ｂにおけるストリップ導体の幅Ｗ、長さＬ、形状は当該パッドの位置やサイズなどに配慮して定められる。

【0056】

例えば、抵抗素子Ｒｍを０６０３サイズの表面実装型チップ抵抗とし、これを接続部４４ａ，４４ｂ間に接続する場合、抵抗素子Ｒｍの配置領域は長さＬの方向に０．３ｍｍ、幅Ｗの方向に０．６ｍｍの大きさとなる。ここで、ストリップ導体の幅Ｗ方向に沿った抵抗素子Ｒｍの寸法０．６ｍｍは、区間Ｓαにおけるストリップ導体６１ａ，６１ｂの配置幅（２・Ｗ１＋Ｇ１）である０．４７ｍｍより大きく、区間Ｓβにおけるストリップ導体６２ａ，６２ｂの配置幅（２・Ｗ２＋Ｇ２）である０．９３ｍｍより小さい。よって、単純には、接続部４４ａ，４４ｂは、それぞれのストリップ導体の幅Ｗを０．１７５ｍｍ、間隔Ｇを０．２５ｍｍ、長さＬを０．３ｍｍとすることで、抵抗素子Ｒｍの配置領域に適合すると共に、区間Ｓαと区間Ｓβとの間でストリップ導体の幅の変化に合わせて差動インピーダンスも漸次変化する構成とすることができる。

【0057】

図５に示す構成ではさらに、接続部のストリップ導体のパターンを、抵抗素子Ｒｍのパッドと区間Ｓα，Ｓβそれぞれとの間でストリップ導体の幅が連続的に変化するようにしている。具体的には、接続部４４ａ，４４ｂは長さＬ方向に関して、区間Ｓα側に抵抗素子Ｒｍの配置領域より拡張された部分を含み、当該部分にてストリップ導体の幅ＷをＷ１から抵抗素子Ｒｍのパッドの配置に応じた値まで連続的に単調増加させる。また、長さＬ方向に関して、抵抗素子Ｒｍのパッドの途中の位置から区間Ｓβへ向けて、ストリップ導体の幅Ｗを抵抗素子Ｒｍのパッドの配置に応じた値からＷ２まで連続的に単調増加させる。

【0058】

半導体レーザＬＤ１側から見た場合の反射吸収回路６０の反射係数Γは、抵抗素子Ｒｍの抵抗値をＲとすると次式で与えられる。

【0059】

【数1】

【0060】

図６は本実施形態の光モジュール１０の送信部４０における反射吸収回路６０の半導体レーザＬＤ１側から見た差動反射特性を示すグラフである。当該グラフの横軸Ｒは抵抗素子Ｒｍの抵抗値である。また、縦軸Ｓｄｄ２２は半導体レーザＬＤ１側から反射吸収回路６０へ入射した信号に対する反射信号の強度に関するＳパラメータをデシベル［ｄＢ］で表示しており、当該Ｓｄｄ２２は式（１）で計算されたΓで与えられる。

【0061】

実験に基づく検討により、Ｓｄｄ２２が－２０ｄＢ以下であれば、不要な電気波形の多重反射による半導体レーザ入力信号の乱れを抑制することができ、充分に良好な光出力波形を得ることができた。このＳｄｄ２２≦－２０ｄＢは｜Γ｜≦０．１に該当する。よって、抵抗素子Ｒｍの抵抗値Ｒは、第２差動伝送線路の側から第１差動伝送線路の側に向かう信号に対する反射係数Γの絶対値を０．１０以下にする値に設定する。

【0062】

Ｚ_{ｄｉｆｆ１}＝１００Ω、Ｚ_{ｄｉｆｆ２}＝５０Ωの差動伝送線路４３において、抵抗素子Ｒｍの抵抗値Ｒを６９．４Ω～１５７．１Ωとしたときに｜Γ｜≦０．１とすることができ、特にＲ＝１００Ωとしたとき理論的にΓ＝０、つまり無反射とすることができる。よって、Ｚ_{ｄｉｆｆ１}＝１００Ω、Ｚ_{ｄｉｆｆ２}＝５０Ωの差動伝送線路４３においては、Ｒは６９．４Ω～１５７．１Ωの範囲にて選択することができ、また、できるだけ１００Ωに近い値に設定するのが好適である。

【0063】

図７は、図５に示した反射吸収回路６０において、抵抗素子Ｒｍの抵抗値Ｒを１００Ωとした場合の差動小信号特性を示したグラフであり、横軸が周波数、縦軸がＳパラメータである。この特性は電磁界解析ツールにより算出したものであり、図５において下側(駆動ＩＣ３４に向かう側)に差動ポート１を配置し、上側(半導体レーザＬＤ１に向かう側)に差動ポート２を配置している。差動ポート１の差動インピーダンスは１００Ωで正規化し、差動ポート２の差動インピーダンスは５０Ωで正規化している。

【0064】

図７に示すように、半導体レーザＬＤ１側から見込んだ差動反射係数Ｓｄｄ２２は０～６０ギガヘルツ［ＧＨｚ］と広い周波数範囲において－２８ｄＢ以下と十分小さく抑えられており、プリント基板２６上のマイクロストリップラインと、チップ抵抗である抵抗素子Ｒｍとにより構成した反射吸収回路６０により、非常に良好な反射吸収回路を実現できることを示している。

【0065】

また、図７は、駆動ＩＣ３４側から見込んだ差動反射係数Ｓｄｄ１１が－６ｄＢ程度であり、反射吸収回路６０のこの向きにおける反射を抑える機能は弱いことを示しているが、一方、差動通過特性Ｓｄｄ２１は－３ｄＢ程度であり、駆動ＩＣ３４の差動駆動信号が反射吸収回路６０を通過したときの損失量を３ｄＢ程度と比較的低く抑えられることができ、かつ当該損失量を０～６０ＧＨｚと広い周波数範囲においてほぼ一定値に保てることを示している。

【0066】

図８は、プリント基板２６上に構成した図５の反射吸収回路６０を図４の光モジュール１０の送信部４０の反射吸収回路として適用した場合についての送信部４０の各部における電流波形のアイ・ダイアグラムである。図８（ａ），（ｂ），（Ｃ）はそれぞれ図４の回路図に示す位置Ｐ_Ａ，Ｐ_Ｂ，Ｐ_Ｃでの波形である。位置Ｐ_Ａは半導体レーザＬＤ１のアノード端子であり、また、位置Ｐ_Ｂは反射吸収回路６０の出力（半導体レーザＬＤ１側)の端子、位置Ｐ_Ｃは反射吸収回路６０の入力（駆動ＩＣ３４側)の端子である。

【0067】

図８は回路シミュレータによる結果であり、反射吸収回路６０の回路パラメータには、電磁界解析ツールにより算出した図７の小信号特性（４ポートのＳパラメータ）の結果を適用している。また、駆動ＩＣ３４の変調信号は、変調方式をＮＲＺ（Non-return-to-zero）、ビットレートを１０．７Ｇｂｉｔ／ｓとした。

【0068】

位置Ｐ_Ｂでは、半導体レーザＬＤ１に向かう進行波と、ＬＤ１側からくる逆向きの波とが存在する。この逆向きの波は半導体レーザＬＤ１に向かう進行波に対する反射波であり、差動インピーダンスＺ_{ｄｉｆｆ２}が５０Ωである第２差動伝送線路とそれよりもインピーダンスが低い半導体レーザＬＤ１とのインピーダンス不整合により生じる。Ｐ_Ｂではこれら進行波と反射波とが重なり、図８（ｂ）に示すように複雑な電流波形が生じている。

【0069】

一方、図８（ａ）は位置Ｐ_Ａ、つまり半導体レーザのアノード端子における電流波形である。上記位置Ｐ_Ｂで見られた反射波は、その先の反射吸収回路６０で充分に吸収され、第１差動伝送線路と第２差動伝送線路との不整合による再反射が抑圧される。そのため、位置Ｐ_Ａでは図８（ａ）に示すように、再反射波による波形の乱れは抑制され、ジッタ成分やノイズ成分の少ない良好な電流波形が得られている。ここで、半導体レーザＬＤ１としてＤＦＢ－ＬＤを用いる場合、入力であるダイオードの順方向電流値と出力であるレーザ光強度とは良い線形性を持つ。よって、ダイオードに流れる電流波形が良好であれば、光送信機の出力として良好なレーザ光波形が得られる。このように、本実施形態の光モジュール１０によれば、半導体レーザへの信号の減衰量を最小にしつつ、良好な電流波形を得る、すなわち良好な光出力波形を得ることが可能である。

【0070】

なお、位置Ｐ_Ｃでは、駆動ＩＣ３４からの進行波と半導体レーザＬＤ１からの反射波に加え、反射吸収回路６０の入力側からの反射波が存在し、それらが重なることで、図８（ｃ）に示すように、図８（ｂ）と比べて更に複雑な電流波形が生じている。

【0071】

以上説明した本実施形態によれば、差動出力インピーダンスが１００Ωの駆動ＩＣと伝送線路の差動インピーダンスが５０ΩのＴＯ－ＣＡＮパッケージを用いたＴＯＳＡとを利用でき、かつ駆動ＩＣと半導体レーザとの間での電気信号の多重反射を抑圧し、半導体レーザへの信号の減衰量を最小にして、良好な光出力波形を得ることができる。これによりＴＯＳＡのパッケージの小型化と低コスト化を両立した光モジュール１０を提供することができる。

【0072】

なお、本実施形態では、駆動ＩＣ３４の一対の差動出力インピーダンスは一例として１００Ωとしたが、この値に限定されない。例えば、駆動ＩＣ３４の一対の差動出力インピーダンスが８０Ωである場合には、第１差動伝送線路の差動インピーダンスＺ_{ｄｉｆｆ１}は８０Ω、また第２差動伝送線路の差動インピーダンスＺ_{ｄｉｆｆ２}は５０Ωとし、反射吸収回路６０の抵抗素子Ｒｍの抵抗値Ｒは、｜Γ｜≦０．１とするために８３．７Ω～２５８．２Ωの範囲にて選択することができ、また、できるだけ１３３．３Ωに近い値に設定するのが好適である。

【0073】

［第２の実施形態］
本発明の第２の実施形態は送信部４０の回路、特に差動伝送線路４３の構成に第１の実施形態との違いを有する。両実施形態はその他の点では基本的に共通であり、例えば、図１～図３は本実施形態に援用される。

【0074】

図９は第２の実施形態に係る光モジュール１０の送信部４０の概略の回路図である。この回路について、図４の第１の実施形態の回路との相違点を中心に説明する。主たる相違点は端的には、反射吸収回路６０がフレキシブル基板２８に配置されていることである。

【0075】

本実施形態では差動伝送線路４３に、駆動ＩＣ３４側から半導体レーザＬＤ１側へ向かう順序で並ぶ７つの区間Ｓ１～Ｓ７（不図示）を定義する。このうち区間Ｓ１～Ｓ４はＰＣＢ部分に属する。区間Ｓ１は駆動ＩＣ３４の出力端子ＯＵＴ１，ＯＵＴ２からバイアス回路４６ａ，４６ｂの接続位置までの区間である。区間Ｓ２はバイアス回路４６ａ，４６ｂの接続位置からコンデンサＣ１，Ｃ２の一方端までの区間である。区間Ｓ３はコンデンサＣ１，Ｃ２の他方端からバイアス回路４５ａ，４５ｂの接続位置までの区間、区間Ｓ４はバイアス回路４５ａ，４５ｂの接続位置からプリント基板２６とフレキシブル基板２８との境界までの区間である。区間Ｓ５，Ｓ６はＦＰＣ部分に属する。区間Ｓ５はプリント基板２６との境界から接続部４４ａ，４４ｂまでの区間であり、区間Ｓ６は接続部４４ａ，４４ｂからＴＯＳＡ３０Ｂとの境界までの区間である。そして、区間Ｓ７はＴＯＳＡ部分であり、ＴＯＳＡ３０Ｂのフレキシブル基板２８との接続位置からＬＤ１のアノード、カソードまでの区間である。

【0076】

本実施形態では、伝送線路４３ａの区間Ｓ１～Ｓ７に属する部分を図９に示すように伝送線路７１ａ～７７ａ、また伝送線路４３ｂの区間Ｓ１～Ｓ７に属する部分を図９に示すように伝送線路７１ｂ～７７ｂと表す。つまり、伝送線路４３ａには、伝送線路７１ａ，７２ａ、コンデンサＣ１、伝送線路７３ａ，７４ａ，７５ａ、接続部４４ａ、伝送線路７６ａ，７７ａが直列に接続され、伝送線路４３ｂには、伝送線路７１ｂ，７２ｂ、コンデンサＣ２、伝送線路７３ｂ，７４ｂ，７５ｂ、接続部４４ｂ、伝送線路７６ｂ，７７ｂが直列に接続される。ここで、伝送線路４３ａ，４３ｂには第１の実施形態と同様、抵抗素子は直列に配置されていない。

【0077】

例えば、ＰＣＢ部分及びＦＰＣ部分の区間Ｓ１～Ｓ６の差動伝送線路４３（伝送線路７１ａ～７６ａ，７１ｂ～７６ｂ）は第１の実施形態と同様、マイクロストリップラインで構成されるが、ストリップラインやコプラナ導波路（Coplanar Waveguide）で構成しても良い。また、ＴＯＳＡ部分にある区間Ｓ７の差動伝送線路４３（伝送線路７７ａ，７７ｂ）は、第１の実施形態の区間Ｓ６と同様に構成される。

【0078】

差動伝送線路４３のうち、区間Ｓ１～Ｓ５の部分（伝送線路７１ａ～７５ａ，７１ｂ～７５ｂ）が、差動インピーダンスＺ_{ｄｉｆｆ１}の第１差動伝送線路をなし、区間Ｓ６，Ｓ７の部分（伝送線路７６ａ，７７ａ，７６ｂ，７７ｂ）が、差動インピーダンスＺ_{ｄｉｆｆ２}の第２差動伝送線路をなす。なお、例えば、第１の実施形態と同様、Ｚ_{ｄｉｆｆ１}は１００Ω、Ｚ_{ｄｉｆｆ２}は５０Ωである。

【0079】

上述したように本実施形態では反射吸収回路６０はフレキシブル基板２８に配置される。具体的には、図５に示した構造がフレキシブル基板２８に形成され、本実施形態では区間Ｓ５，Ｓ６がそれぞれ図５の区間Ｓα，Ｓβに対応する。つまり、図５のストリップ導体６１ａ，６１ｂは図９の伝送線路７５ａ，７５ｂに対応し、ストリップ導体６２ａ，６２ｂは伝送線路７６ａ，７６ｂに対応する。なお、区間Ｓα，Ｓβ及び接続部４４ａ，４４ｂのストリップ導体の幅や間隔などは、第１の実施形態のプリント基板２６での値とは異なり得、フレキシブル基板２８での導電層・誘電体層の厚みや比誘電率に基づいて設計される。一方、接続部４４ａ，４４ｂの間に配置される抵抗素子Ｒｍの抵抗値Ｒは、Ｚ_{ｄｉｆｆ１}，Ｚ_{ｄｉｆｆ２}に基づいて第１の実施形態と同様に設定される。具体的には、｜Γ｜≦０．１となるように設定され、Ｚ_{ｄｉｆｆ１}＝１００Ω、Ｚ_{ｄｉｆｆ２}＝５０Ωの場合にはＲは６９．４Ω～１５７．１Ωの範囲にて選択することができる。

【0080】

ここで説明した第２の実施形態によっても第１の実施形態で述べた効果が得られる。すなわち、差動出力インピーダンスが１００Ωの駆動ＩＣと伝送線路の差動インピーダンスが５０ΩのＴＯ－ＣＡＮパッケージを用いたＴＯＳＡとを利用でき、かつ駆動ＩＣと半導体レーザとの間での電気信号の多重反射を抑圧し、半導体レーザへの信号の減衰量を最小にして、良好な光出力波形を得ることができる。これによりＴＯＳＡのパッケージの小型化と低コスト化を両立した光モジュール１０を提供することができる。

【0081】

さらに第２の実施形態によれば、反射吸収回路６０をフレキシブル基板２８に配置するので、フレキシブル基板２８の設計及び作製のみで、反射吸収回路６０についての試作検討をより短期に行うことができるという利点が生じる。

【0082】

なお、本実施形態では、バイアス回路４５ａ，４５ｂによる電流供給点を直流遮断用のコンデンサＣ１，Ｃ２と接続部４４ａ，４４ｂとの間に配置しているので、これらバイアス回路４５ａ，４５ｂから半導体レーザＬＤ１に供給するバイアス電流が抵抗素子Ｒｍにも流れ、その分、消費電力が増大する。よって、抵抗値Ｒは、｜Γ｜の低減という観点に加え、消費電力の低減を考慮して選択してもよい。例えばＺ_{ｄｉｆｆ１}＝１００Ω、Ｚ_{ｄｉｆｆ２}＝５０Ωの場合にて、｜Γ｜≦０．１となる６９．４Ω～１５７．１Ωの範囲にて抵抗値Ｒを選択する際、Ｒ＝１００Ωに近づけて｜Γ｜を小さくする効果と、Ｒを大きくして低消費電力化を図る効果とを考慮する。例えば、この双方を考慮し、第２の実施形態でのＲの選択範囲は、１００Ωより小さい範囲を除外し、１００Ω～１５７．１Ωに限定することもできる。

【0083】

［第３の実施形態］
本発明の第３の実施形態は送信部４０の回路、特に差動伝送線路４３の構成に第１、第２の実施形態との違いを有する一方、その他の点では基本的に第１、第２の実施形態と共通であり、例えば、図１～図３は本実施形態にも援用される。

【0084】

本実施形態の差動伝送線路４３は、第２の実施形態における差動伝送線路４３のうち、フレキシブル基板２８上にあった区間Ｓ６の伝送線路７６ａ，７６ｂを省略した構成である。図１０は第３の実施形態の差動伝送線路４３のうち第２の実施形態との差異が存在する部分の概略の回路図であり、ＦＰＣ部分とＴＯＳＡ部分を示している。なお、本実施形態の差動伝送線路４３のＰＣＢ部分は第２の実施形態にて示した図９のＰＣＢ部分と共通とすることができる。

【0085】

本実施形態では、抵抗素子Ｒｍが配置された接続部４４ａ，４４ｂ及びその両側の区間Ｓα，Ｓβの差動伝送線路からなる反射吸収回路６０のうち、区間Ｓαの第１差動伝送線路をなす伝送線路７５ａ，７５ｂと、接続部４４ａ，４４ｂ及び抵抗素子Ｒｍとがフレキシブル基板２８に配置され、区間Ｓβの第２差動伝送線路はＴＯＳＡ３０Ｂ内の伝送線路７７ａ，７７ｂからなる。

【0086】

伝送線路７５ａ，７５ｂ及び接続部４４ａ，４４ｂは第２の実施形態と同様、フレキシブル基板２８上に例えばマイクロストリップラインで形成される。伝送線路７７ａ，７７ｂは、第１の実施形態の区間Ｓ６又は第２の実施形態の区間Ｓ７と同様、ＴＯＳＡ３０Ｂのパッケージ内に設けられた同軸線路で構成される。なお、例えば、第１、第２の実施形態と同様、Ｚ_{ｄｉｆｆ１}は１００Ω、Ｚ_{ｄｉｆｆ２}は５０Ωとする。

【0087】

伝送線路７７ａ，７７ｂは、例えば外径０．７ｍｍ、内径０．３ｍｍの同軸線路とし、誘電体として比誘電率４．１のガラス材を用い、同軸線路の長さ、すなわちＴＯＳＡ３０Ｂの金属パッケージをなすステムの厚さを１．２ｍｍとすることにより、差動インピーダンスＺ_{ｄｉｆｆ２}が５０Ωの差動伝送線路を構成できる。この差動伝送線路の電気長を算出すると、周波数３１ＧＨｚにおいて１／４波長に相当する。ここで、半導体レーザＬＤ１としてＤＦＢ－ＬＤを用いた場合、順方向電流バイアス時の微分抵抗、すなわち差動インピーダンスは６～８Ωと比較的に小さい。一方、周波数３１ＧＨｚにおいて、伝送線路７７ａ，７７ｂからなる差動伝送線路は１／４波長インピーダンス変成器として機能するので、当該周波数付近ではＴＯＳＡ３０Ｂを外部から見込んだ場合のインピーダンスは充分に高くなる。これにより駆動ＩＣ３４から半導体レーザＬＤ１側を見込んだときは抵抗素子Ｒｍのインピーダンスが支配的となる。

【0088】

よって本実施形態の反射吸収回路６０によれば、抵抗素子Ｒｍを１００Ωとすることにより、差動反射特性Ｓｄｄ１１を周波数３１ＧＨｚ付近で整合状態に近づけることができる。つまり、本実施形態の光モジュール１０は、特に変調レートが２５～２８Ｇｂｉｔ/ｓの光送受信機において通常は抑圧するのが難しい高周波領域における不要な多重反射による電気波形の乱れを軽減することができ、良好な光波形を得るに好適であるという利点を有する。

【0089】

図１１は、本実施形態における反射吸収回路６０の入力側から半導体レーザＬＤ１を見た差動反射特性Ｓｄｄ１１の周波数特性を示すグラフである。抵抗素子Ｒｍの抵抗値Ｒが１００Ωの場合、周波数３１ＧＨｚ付近でＳｄｄ１１は－２０ｄＢ以下の値を示し、また周波数範囲２５ＧＨｚから３８ＧＨｚでも－１０ｄＢ以下の良好な値が得られている。抵抗素子Ｒｍの抵抗値Ｒはこれに限るものではなく、例えば抵抗値Ｒを１１６Ωにすることで，周波数３１ＧＨｚ付近の反射を更に小さくできる。

【0090】

［第４の実施形態］
上記各実施形態では、光出力素子は直接変調方式の半導体レーザＬＤ１とし、一例としてＤＦＢ－ＬＤを用いた構成を説明した。しかし、半導体レーザはこれに限定されず、他の種類の直接変調方式の半導体レーザとしても良く、例えば、ファブリペロー型半導体レーザや、垂直共振器面発光レーザ（Vertical Cavity Surface Emitting LASER：ＶＳＣＥＬ）などを用いてもよい。

【0091】

また、光出力素子には外部変調方式の集積型半導体レーザを用いても良く、例えば、上記各実施形態における半導体レーザＬＤ１に替えて外部変調方式の集積型半導体レーザＬＤ２を用いた構成とすることができる。本発明の第４の実施形態はその半導体レーザＬＤ２を用いた構成の一例である。以下、第４の実施形態について上記実施形態との相違点を中心に説明する一方、共通点については基本的に説明を省略する。例えば、図１～図３は本実施形態にも援用される。

【0092】

図１２は第４の実施形態に係る光モジュール１０の送信部４０の概略の回路図である。この回路は第２の実施形態の送信部４０にＬＤ２を適用した構成である。つまり、この回路の第２の実施形態との基本的な相違点は、ＴＯＳＡ３０Ｂが半導体レーザＬＤ１に替えて外部変調方式の集積型半導体レーザＬＤ２を搭載している点にある。ＬＤ２は発光素子と光変調器とを集積した素子である。発光素子はＤＦＢ－ＬＤとし、光変調器は例えば電界吸収型（Electroabsorption：ＥＡ）変調器とする。ＬＤ２では、ＤＦＢ－ＬＤは一定の強度のレーザ光を出力し、光変調器は当該レーザ光を変調して外部に出力する。そのため、差動伝送線路４３は駆動ＩＣ３４の出力端子ＯＵＴ１，ＯＵＴ２と光変調器とを接続し、駆動ＩＣ３４から出力される変調信号が光変調器に入力される。具体的には、光変調器のアノード端子、カソード端子がそれぞれ伝送線路７７ａ（伝送線路４３ａ）、伝送線路７７ｂ（伝送線路４３ｂ）に接続される。

【0093】

一方、ＤＦＢ－ＬＤはバイアス回路から電流を供給されて発光する。バイアス回路はプリント基板２６に形成された部分８０とＴＯＳＡ３０Ｂ内のインダクタ８１とからなり、電源Ｖ_LDから生成した電流をＤＦＢ－ＬＤのアノードに供給する。

【0094】

なお、ＤＦＢ－ＬＤのカソードは光変調器のカソードと共通に形成され、当該カソードとＤＦＢ－ＬＤのアノードとの間にデカップリングコンデンサとしてコンデンサＣ３が接続される。また、光変調器のアノードとカソードとの間には抵抗素子Ｒｔが接続され終端抵抗として機能する。

【0095】

ここで説明した第４の実施形態によっても第１の実施形態で述べた効果が得られる。すなわち、差動出力インピーダンスが１００Ωの駆動ＩＣと伝送線路の差動インピーダンスが５０ΩのＴＯ－ＣＡＮパッケージを用いたＴＯＳＡとを利用でき、かつ駆動ＩＣと半導体レーザとの間での電気信号の多重反射を抑圧し、半導体レーザへの信号の減衰量を最小にして、良好な光出力波形を得ることができる。これによりＴＯＳＡのパッケージの小型化と低コスト化を両立した光モジュール１０を提供することができる。

【0096】

なお、本発明は、上述した各実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。

【符号の説明】

【0097】

１０ 光モジュール、１２ 金属ケース、１４ プルタブ、１６ スライダ、１８ 光伝送装置、２０ 電気コネクタ、２２ 回路基板、２４ ドライバＩＣ、２６ プリント基板、２８ フレキシブル基板、３０ 光サブアセンブリ、３０Ａ ＲＯＳＡ、３０Ｂ ＴＯＳＡ、３２ 光ファイバ、３４ 駆動ＩＣ、４０ 送信部、４１ ＣＭＬ回路、４２ 定電流源、４３ 差動伝送線路、４３ａ，４３ｂ，５１ａ～５６ａ，５１ｂ～５６ｂ，７１ａ～７７ａ，７１ｂ～７７ｂ 伝送線路、４４ａ，４４ｂ 接続部、４５ａ，４５ｂ，４６ａ，４６ｂ，８０ バイアス回路、６０ 反射吸収回路、６１ａ，６１ｂ，６２ａ，６２ｂ ストリップ導体、８１ インダクタ、Ｃ１，Ｃ２，Ｃ３ コンデンサ、Ｒｄ 出力抵抗、Ｒｍ，Ｒｔ 抵抗素子、ＬＤ１，ＬＤ２ 半導体レーザ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】