特許 7369827 半導体発光素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2023-10-18

(45)【発行日】2023-10-26

(54)【発明の名称】半導体発光素子の製造方法

(51)【国際特許分類】

   H01L 33/32 20100101AFI20231019BHJP

【ＦＩ】

H01L33/32

【請求項の数】 3

(21)【出願番号】P 2022102004

(22)【出願日】2022-06-24

【審査請求日】2023-01-31

(73)【特許権者】

【識別番号】000226242

【氏名又は名称】日機装株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(72)【発明者】

【氏名】丹羽 紀隆

(72)【発明者】

【氏名】稲津 哲彦

【審査官】八木 智規

(56)【参考文献】

【文献】特開２００８－２１８８２６（ＪＰ，Ａ）

【文献】特開２０１８－８５４５６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２１／５７５４９（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３３／００－３３／４６

Ｈ０１Ｌ ２１／３０－２１／３２６

Ｈ０１Ｌ ２１／４６１

(57)【特許請求の範囲】

【請求項1】

ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層上にＡｌＧａＮ系半導体材料の活性層を形成する工程と、
前記活性層上にｐ型半導体層を形成する工程と、
前記ｎ型半導体層の上面が露出するように、前記ｐ型半導体層および前記活性層の一部をドライエッチングにより除去する工程と、
Ｎ_２ガスとＮＨ_３ガスを含む雰囲気中において、前記ｎ型半導体層の前記上面をプラズマ処理する工程と、
前記プラズマ処理された前記ｎ型半導体層の前記上面にｎ側コンタクト電極を形成する工程と、を備える半導体発光素子の製造方法。

【請求項2】

前記プラズマ処理する工程の処理時間は、１０秒以上９０秒以下である、請求項１に記載の半導体発光素子の製造方法。

【請求項3】

前記プラズマ処理する工程の前記雰囲気中におけるＮＨ_３ガスの体積比率は、４．６％以上１８．８％以下である、請求項１または２に記載の半導体発光素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体発光素子の製造方法に関する。

【背景技術】

【0002】

半導体発光素子は、基板上に積層されるｎ型半導体層、活性層およびｐ型半導体層を有する。活性層およびｐ型半導体層の一部をドライエッチングにより除去することにより、ｎ型半導体層の上面を露出させ、露出した上面にｎ側電極が形成される。ｎ型半導体層の上面には、ドライエッチングによってダメージが生じる。ｎ型半導体層の上面におけるダメージを修復するため、ＮＨ_３を加熱して熱分解させることによって生じる窒素原子が露出した上面に供給される（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１８－８５４５６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体発光素子の性能をさらに向上させるためには、ｎ型半導体層の上面とｎ側電極の間のコンタクト抵抗をさらに改善することが好ましい。

【0005】

本発明はこうした課題に鑑みてなされたものであり、半導体発光素子の性能を向上させる技術を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明のある態様の半導体発光素子の製造方法は、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層上にＡｌＧａＮ系半導体材料の活性層を形成する工程と、活性層上にｐ型半導体層を形成する工程と、ｎ型半導体層の上面が露出するように、ｐ型半導体層および活性層の一部をドライエッチングにより除去する工程と、Ｎ_２ガスとＮＨ_３ガスを含む雰囲気中において、ｎ型半導体層の上面をプラズマ処理する工程と、プラズマ処理されたｎ型半導体層の上面にｎ側コンタクト電極を形成する工程と、を備える。

【発明の効果】

【0007】

本発明によれば、半導体発光素子の性能を向上できる。

【図面の簡単な説明】

【0008】

【図1】実施の形態に係る半導体発光素子の構成を概略的に示す断面図である。

【図2】半導体発光素子の製造工程を概略的に示す図である。

【図3】半導体発光素子の製造工程を概略的に示す図である。

【図4】プラズマ処理の処理時間とコンタクト抵抗の関係を示すグラフである。

【図5】プラズマ処理の雰囲気中におけるＮＨ_３ガス体積比率とコンタクト抵抗の関係を示すグラフである。

【発明を実施するための形態】

【0009】

以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。

【0010】

本実施形態に係る半導体発光素子は、中心波長λが約３６０ｎｍ以下となる紫外光を発するように構成される。このような波長の紫外光を出力するため、バンドギャップが約３．４ｅＶ以上となる窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料が用いられる。本実施形態では、特に、中心波長λが約２４０ｎｍ～３２０ｎｍの深紫外光を発するＤＵＶ－ＬＥＤ（Deep UltraViolet-Light Emitting Diode）チップについて示す。

【0011】

本明細書において、「ＡｌＧａＮ系半導体材料」とは、少なくとも窒化アルミニウム（ＡｌＮ）および窒化ガリウム（ＧａＮ）を含む半導体材料のことをいい、窒化インジウム（ＩｎＮ）などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「ＡｌＧａＮ系半導体材料」は、例えば、Ｉｎ_{１－ｘ－ｙ}Ａｌ_ｘＧａ_ｙＮ（０＜ｘ＋ｙ≦１、０＜ｘ＜１、０＜ｙ＜１）の組成で表すことができ、ＡｌＧａＮまたはＩｎＡｌＧａＮを含む。本明細書の「ＡｌＧａＮ系半導体材料」は、例えば、ＡｌＮおよびＧａＮのそれぞれのモル分率が１％以上であり、好ましくは５％以上、１０％以上または２０％以上である。

【0012】

また、ＡｌＮを含まない材料を区別するために「ＧａＮ系半導体材料」ということがある。「ＧａＮ系半導体材料」には、ＧａＮやＩｎＧａＮが含まれる。同様に、ＧａＮを含まない材料を区別するために「ＡｌＮ系半導体材料」ということがある。「ＡｌＮ系半導体材料」には、ＡｌＮやＩｎＡｌＮが含まれる。

【0013】

図１は、実施の形態に係る半導体発光素子１０の構成を概略的に示す断面図である。半導体発光素子１０は、基板２０と、ベース層２２と、ｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、ｎ側コンタクト電極３０と、ｐ側コンタクト電極３２とを備える。

【0014】

図１において、矢印Ａで示される方向を「上下方向」または「厚み方向」ということがある。また、基板２０から見て、基板２０から離れる方向を上側、基板２０に向かう方向を下側ということがある。

【0015】

基板２０は、半導体発光素子１０が発する紫外光に対して透光性を有する材料から構成される。基板２０は、例えば、サファイア（Ａｌ_２Ｏ_３）から構成される。基板２０は、ＡｌＮから構成されてもよいし、ＡｌＧａＮから構成されてもよい。

【0016】

ベース層２２は、基板２０の上に設けられる。ベース層２２は、ｎ型半導体層２４を形成するための下地層（テンプレート層）である。ベース層２２は、例えば、アンドープのＡｌＮ層であり、具体的には高温成長させたＡｌＮ（ＨＴ－ＡｌＮ；High Temperature-AlN）層である。ベース層２２は、ＡｌＮ層上に形成されるアンドープのＡｌＧａＮ層をさらに含んでもよい。基板２０がＡｌＮ基板またはＡｌＧａＮ基板である場合、ベース層２２は、アンドープのＡｌＧａＮ層のみから構成されてもよい。つまり、ベース層２２は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含む。

【0017】

ｎ型半導体層２４は、ベース層２２の上に設けられる。ｎ型半導体層２４は、ｎ型のＡｌＧａＮ系半導体材料から構成され、例えば、ｎ型の不純物としてＳｉがドープされる。ｎ型半導体層２４のＡｌＮモル分率は、２５％以上、好ましくは４０％以上または５０％以上である。ｎ型半導体層２４のＡｌＮのモル分率は、８０％以下、好ましくは７０％以下である。ｎ型半導体層２４は、１μｍ以上３μｍ以下の厚さを有し、例えば、２μｍ程度の厚さを有する。

【0018】

活性層２６は、ｎ型半導体層２４の上に設けられる。活性層２６は、ＡｌＧａＮ系半導体材料から構成され、ｎ型半導体層２４とｐ型半導体層２８の間に挟まれてダブルへテロ構造を形成する。活性層２６は、波長３５５ｎｍ以下の紫外光を出力するためにバンドギャップが３．４ｅＶ以上となるように構成され、例えば、波長３２０ｎｍ以下の深紫外光を出力できるようにＡｌＮ組成比が選択される。

【0019】

活性層２６は、例えば、単層または多層の量子井戸構造を有し、アンドープのＡｌＧａＮ系半導体材料から構成される障壁層と、アンドープのＡｌＧａＮ系半導体材料から構成される井戸層とを含む。活性層２６は、例えば、ｎ型半導体層２４と接触する第１障壁層と、第１障壁層上に設けられる第１井戸層とを含む。第１井戸層とｐ型半導体層２８の間に、障壁層および井戸層の一以上のペアが追加的に設けられてもよい。障壁層および井戸層のそれぞれは、１ｎｍ以上２０ｎｍ以下の厚さを有し、例えば、２ｎｍ以上１０ｎｍ以下の厚さを有する。

【0020】

活性層２６とｐ型半導体層２８の間には、電子ブロック層がさらに設けられてもよい。電子ブロック層は、アンドープのＡｌＧａＮ系半導体材料から構成される。電子ブロック層のＡｌＮモル分率は、４０％以上、好ましくは５０％以上であり、８０％以上であってもよい。電子ブロック層は、ＧａＮを含有しないＡｌＮから構成されてもよい。

【0021】

ｐ型半導体層２８は、活性層２６の上に形成される。ｐ型半導体層２８は、ｐ型のＡｌＧａＮ系半導体材料層またはｐ型のＧａＮ系半導体材料層であり、例えば、ｐ型の不純物としてマグネシウム（Ｍｇ）がドープされるＡｌＧａＮ層またはＧａＮ層である。ｐ型半導体層２８は、例えば、２０ｎｍ以上２０００ｎｍ以下の厚さを有する。

【0022】

ｎ側コンタクト電極３０は、ｎ型半導体層２４の上面３４に設けられる。ｎ側コンタクト電極３０は、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ａｕの積層構造を有する。ｎ側コンタクト電極３０は、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮの積層構造を有してもよい。

【0023】

ｐ側コンタクト電極３２は、ｐ型半導体層２８の上に設けられる。ｐ側コンタクト電極３２は、例えば、Ｎｉ／Ａｕの積層構造を有する。ｐ側コンタクト電極３２は、ＩＴＯ（インジウム錫酸化物）などの導電性酸化物材料から構成されてもよい。ｐ側コンタクト電極３２は、深紫外光に対して高反射率を有するＲｈ層を含んでもよい。ｐ側コンタクト電極３２は、例えば、Ｒｈ層のみで構成されてもよいし、Ｒｈ／Ｔｉ／Ｒｈ／ＴｉＮの積層構造を有してもよい。

【0024】

つづいて、半導体発光素子１０の製造方法について説明する。図２～図３は、半導体発光素子１０の製造工程を概略的に示す。

【0025】

まず、図２において、基板２０の上にベース層２２、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８を順に形成する。ベース層２２、ｎ型半導体層２４、活性層２６およびｐ型半導体層２８は、有機金属化学気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy）法や、分子線エピタキシ（ＭＢＥ；Molecular Beam Epitaxy）法などの周知のエピタキシャル成長法を用いて形成できる。

【0026】

次に、図３に示されるように、例えば公知のリソグラフィ技術を用いて、ｐ型半導体層２８の上にマスク４０を形成する。つづいて、マスク４０と重ならない箇所にあるｐ型半導体層２８および活性層２６をドライエッチングなどにより除去し、ｎ型半導体層２４の上面３４を露出させる。

【0027】

つづいて、ドライエッチングにより露出したｎ型半導体層２４の上面３４にプラズマ処理をする。プラズマ処理は、Ｎ_２ガスとＮＨ_３ガスを含む雰囲気中において実行される。プラズマ処理によって窒素プラズマがｎ型半導体層２４の上面３４に作用し、ドライエッチングによる上面３４へのダメージが修復される。

【0028】

プラズマ処理の処理時間は２分未満であり、１０秒以上９０秒以下であることが好ましい。プラズマの処理時間が２分以上となると、ｎ型半導体層２４の上面３４に窒素プラズマが過剰に供給され、ｎ型半導体層２４の上面３４におけるｎ側コンタクト電極３０のコンタクト抵抗の悪化につながる。プラズマ出力は、１００Ｗ以下にすることが好ましい。

【0029】

プラズマ処理の雰囲気中におけるＮＨ_３ガスの体積比率は、４．６％以上１８．８％以下であることが好ましい。雰囲気中のＮＨ_３ガスの体積比率を４．６％以上１８．８％以下とすることにより、雰囲気中にＮＨ_３ガスが含まれない場合に比べて、ｎ側コンタクト電極３０のコンタクト抵抗をさらに改善できる。雰囲気中にＮＨ_３ガスが過度に含まれる場合、ｎ型半導体層２４の上面３４に窒素プラズマが過剰に供給され、コンタクト抵抗の悪化につながる。

【0030】

プラズマ処理の雰囲気中には、実質的にＮ_２ガスとＮＨ_３ガスのみが含まれることが好ましい。プラズマ処理の雰囲気中には、酸素、炭素、ハロゲン（Ｆ，Ｃｌなど）、不活性ガス（Ｈｅ，Ａｒなど）が実質的に含まれないことが好ましい。

【0031】

つづいて、例えば公知のリソグラフィ技術を用いて、ｎ型半導体層２４の上面３４にｎ側コンタクト電極３０を形成する。ｎ側コンタクト電極３０は、蒸着法やスパッタリング法によって形成できる。ｎ側コンタクト電極３０の形成後、ｎ側コンタクト電極３０をアニールする。ｎ側コンタクト電極３０は、例えば、ＲＴＡ法を用いて、５００℃以上６５０℃以下の温度にてアニールされる。ｎ側コンタクト電極３０のアニール処理により、ｎ側コンタクト電極３０のコンタクト抵抗が低下する。

【0032】

次に、ｐ型半導体層２８の上にｐ側コンタクト電極３２を形成する。ｐ側コンタクト電極３２は、蒸着法やスパッタリング法によって形成できる。ｐ側コンタクト電極３２の形成後、ｐ側コンタクト電極３２をアニールする。ｐ側コンタクト電極３２は、例えば、ＲＴＡ法を用いて、４００℃以上６００℃以下の温度にてアニールされる。ｐ側コンタクト電極３２のアニール処理により、ｐ側コンタクト電極３２のコンタクト抵抗が低下する。

【0033】

以上の工程により、図１に示す半導体発光素子１０ができあがる。

【0034】

つづいて、ｎ型半導体層２４の上面３４へのプラズマ処理についてさらに説明する。図４は、プラズマ処理の処理時間とコンタクト抵抗の関係を示すグラフである。図４は、プラズマ処理をするチャンバ内の雰囲気圧力を７５Ｐａとし、Ｎ_２ガス流量を１６５ｓｃｃｍ、ＮＨ_３ガス流量を８ｓｃｃｍとし、プラズマ出力を９０Ｗとした場合を示す。チャンバ内の雰囲気中におけるＮＨ_３ガスの体積比率は４．６％である。

【0035】

図４において、プラズマ処理をしなかった場合のｎ側コンタクト電極３０のコンタクト抵抗を１として、プラズマ処理時間に対するコンタクト抵抗の変化を調べた。図示されるように、処理時間が６０秒となる場合にコンタクト抵抗が最小となった。一方、処理時間が２分以上となると、プラズマ処理をしない場合に比べてコンタクト抵抗が悪化した。

【0036】

図４から、処理時間が１０秒以上９０秒以下となる範囲Ｗ１において、コンタクト抵抗を０．９以下に改善できる。また、処理時間が２５秒以上８０秒以下となる範囲Ｗ２において、０．７以下に改善できる。さらに、処理時間が４０秒以上７０秒以下となる範囲Ｗ３において、コンタクト抵抗を０．５５以下に改善できる。

【0037】

図５は、プラズマ処理の雰囲気中におけるＮＨ_３ガス体積比率とコンタクト抵抗の関係を示すグラフである。図５は、プラズマ処理の処理時間を６０秒とし、チャンバ内の雰囲気圧力を７５Ｐａとし、Ｎ_２ガス流量を１６５ｓｃｃｍとし、プラズマ出力を９０Ｗとした場合を示す。チャンバ内の雰囲気中におけるＮＨ_３ガスの体積比率は、ＮＨ_３ガス流量を０ｓｃｃｍ、８ｓｃｃｍ、１６ｓｃｃｍ、４０ｓｃｃｍに設定することより変化させた。

【0038】

図５においても、プラズマ処理をしなかった場合のｎ側コンタクト電極３０のコンタクト抵抗を１とした。図示されるように、ＮＨ_３ガスの体積比率が８．８％となる場合にコンタクト抵抗が最小となった。ＮＨ_３ガスの体積比率を調整することにより、ＮＨ_３ガスが含まれない場合、つまり、Ｎ_２ガスのみを用いる場合に比べてコンタクト抵抗を改善できた。

【0039】

図５から、ＮＨ_３ガス体積比率が４．６％以上１８．８％以下となる範囲Ｗ４において、コンタクト抵抗を０．４以下に改善できることが分かる。また、ＮＨ_３ガス体積比率が６．１％以上１５．３％以下となる範囲Ｗ５において、コンタクト抵抗を０．３以下に改善できることが分かる。さらに、ＮＨ_３ガス体積比率が７．６％以上１１．８％以下となる範囲Ｗ６において、コンタクト抵抗を０．２以下に改善できることが分かる。

【0040】

本実施形態によれば、Ｎ_２ガスとＮＨ_３ガスを含む雰囲気中において、ｎ型半導体層２４の上面３４へのプラズマ処理をすることにより、比較的短い処理時間でｎ側コンタクト電極３０のコンタクト抵抗を改善できる。これにより、半導体発光素子１０の生産性への影響を抑制しつつ、ｎ側コンタクト電極３０のコンタクト抵抗を改善できる。

【0041】

本実施形態によれば、プラズマ処理の処理時間を１０秒以上９０秒以下にすることにより、ｎ側コンタクト電極３０のコンタクト抵抗をさらに改善できる。また、プラズマ処理の雰囲気中に含まれるＮＨ_３ガスの体積比率を４．６％以上１８．８％以下にすることにより、ｎ側コンタクト電極３０のコンタクト抵抗をさらに改善できる。

【0042】

以上、本発明を実施形態にもとづいて説明した。本発明は上述の実施形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。

【0043】

以下、本発明のいくつかの態様について説明する。

【0044】

本発明の第１の態様は、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層上にＡｌＧａＮ系半導体材料の活性層を形成する工程と、前記活性層上にｐ型半導体層を形成する工程と、前記ｎ型半導体層の上面が露出するように、前記ｐ型半導体層および前記活性層の一部をドライエッチングにより除去する工程と、Ｎ_２ガスとＮＨ_３ガスを含む雰囲気中において、前記ｎ型半導体層の前記上面をプラズマ処理する工程と、前記プラズマ処理された前記ｎ型半導体層の前記上面にｎ側コンタクト電極を形成する工程と、を備える半導体発光素子の製造方法である。第１の態様によれば、Ｎ_２ガスとＮＨ_３ガスを含む雰囲気中においてプラズマ処理をすることにより、比較的短い処理時間でｎ側コンタクト電極のコンタクト抵抗を改善できる。

【0045】

本発明の第２の態様は、前記プラズマ処理する工程の処理時間は、１０秒以上９０秒以下である、第１の態様に記載の半導体発光素子の製造方法である。第２の態様によれば、プラズマ処理の処理時間を１０秒以上９０秒以下にすることにより、ｎ側コンタクト電極のコンタクト抵抗をさらに改善できる。

【0046】

本発明の第３の態様は、前記プラズマ処理する工程の前記雰囲気中におけるＮＨ_３ガスの体積比率は、４．６％以上１８．８％以下である、第１または第２の態様に記載の半導体発光素子の製造方法である。第３の態様によれば、プラズマ処理の雰囲気中におけるＮＨ_３ガスの体積比率を４．６％以上１８．８％以下にすることにより、ｎ側コンタクト電極のコンタクト抵抗をさらに改善できる。

【符号の説明】

【0047】

１０…半導体発光素子、２０…基板、２２…ベース層、２４…ｎ型半導体層、２６…活性層、２８…ｐ型半導体層、３０…ｎ側コンタクト電極、３２…ｐ側コンタクト電極、３４…上面。

【要約】

【課題】半導体発光素子の性能を向上させる。
【解決手段】半導体発光素子１０の製造方法は、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層２４上にＡｌＧａＮ系半導体材料の活性層２６を形成する工程と、活性層２６上にｐ型半導体層２８を形成する工程と、ｎ型半導体層２４の上面３４が露出するように、ｐ型半導体層２８および活性層２６の一部をドライエッチングにより除去する工程と、Ｎ_２ガスとＮＨ_３ガスを含む雰囲気中において、ｎ型半導体層２４の上面３４をプラズマ処理する工程と、プラズマ処理されたｎ型半導体層２４の上面３４にｎ側コンタクト電極３０を形成する工程と、を備える。
【選択図】図１

【図1】

【図2】

【図3】

【図4】

【図5】