(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B1)
(11)【特許番号】
(24)【登録日】2023-10-19
(45)【発行日】2023-10-27
(54)【発明の名称】半導体発光素子および半導体発光素子の製造方法
(51)【国際特許分類】
H01L 33/44 20100101AFI20231020BHJP
H01L 33/14 20100101ALI20231020BHJP
H01L 33/38 20100101ALI20231020BHJP
H01L 33/32 20100101ALI20231020BHJP
【ＦＩ】
H01L33/44
H01L33/14
H01L33/38
H01L33/32
【請求項の数】
10
(21)【出願番号】P 2022160797
(22)【出願日】2022-10-05
【審査請求日】2022-10-05
(73)【特許権者】
【識別番号】000226242
【氏名又は名称】日機装株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(72)【発明者】
【氏名】丹羽 紀隆
(72)【発明者】
【氏名】稲津 哲彦
【審査官】佐藤 美紗子
(56)【参考文献】
【文献】特開２０２２－１０６５７２（ＪＰ，Ａ）
【文献】特開２０１６－１７１１４１（ＪＰ，Ａ）
【文献】韓国公開特許第１０－２０２０－００９９８２１（ＫＲ，Ａ）
【文献】中国実用新案第２１２６４８２６６（ＣＮ，Ｕ）
【文献】特開２０１８－１７０５２４（ＪＰ，Ａ）
【文献】特開２０２０－１１３７４１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３３／００－３３／４６
(57)【特許請求の範囲】
【請求項1】
アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含むベース層と、前記ベース層上に設けられ、ｎ型ＡｌＧａＮ系半導体材料から構成され、第１上面および第２上面を有するｎ型半導体層と、
前記ｎ型半導体層の前記第１上面に設けられ、ＡｌＧａＮ系半導体材料から構成される活性層と、
前記活性層上に設けられるｐ型半導体層と、
前記ｐ型半導体層の上面と接触するＲｈ層を含むｐ側コンタクト電極と、
前記ｐ側コンタクト電極の上面および側面と接触し、順に積層されるＴｉ層、Ｒｈ層およびＴｉＮ層を含むｐ側被覆電極層と、
前記ｐ側被覆電極層上に設けられる第１ｐ側開口を有し、前記ｎ型半導体層の前記第２上面上に設けられる第１ｎ側開口を有し、前記第１ｐ側開口とは異なる箇所において前記ｐ側被覆電極層を被覆し、前記第１ｎ側開口とは異なる箇所において前記ｎ型半導体層の前記第２上面を被覆し、前記活性層および前記ｐ型半導体層と接触し、ＳｉＯ２から構成される第１保護層と、
前記ｐ側被覆電極層上に設けられる第２ｐ側開口を有し、前記ｎ型半導体層の前記第２上面上に設けられる第２ｎ側開口を有し、前記第２ｐ側開口の形成範囲が前記第１ｐ側開口の形成範囲よりも大きく、前記第２ｎ側開口の形成範囲が前記第１ｎ側開口の形成範囲よりも小さく、前記第２ｐ側開口および前記第２ｎ側開口とは異なる箇所において前記第１保護層を被覆し、Ａｌ２Ｏ３から構成される第２保護層と、
前記第２ｎ側開口において前記ｎ型半導体層の前記第２上面と接触し、前記第２ｎ側開口の外側において前記第２保護層の上に重なるｎ側コンタクト電極と、
前記ｎ側コンタクト電極の上面および側面を被覆し、順に積層されるＴｉＮ層、金属層およびＴｉＮ層を含むｎ側電流拡散層と、
前記第１ｐ側開口において前記ｐ側被覆電極層と接触し、順に積層されるＴｉＮ層、金属層およびＴｉＮ層を含むｐ側電流拡散層と、を備える半導体発光素子。
【請求項2】
前記第２保護層は、前記第１ｎ側開口を規定する前記第１保護層の内周面を被覆し、前記第１ｎ側開口の内側において前記ｎ型半導体層の前記第２上面と接触する、請求項１に記載の半導体発光素子。
【請求項3】
前記第２保護層は、前記第１保護層の外周面を被覆し、前記第１保護層の外側において前記ｎ型半導体層の前記第２上面と接触する、請求項１に記載の半導体発光素子。
【請求項4】
前記第２保護層は、前記ｐ側被覆電極層と接触しない、請求項１に記載の半導体発光素子。
【請求項5】
前記ｐ側電流拡散層上に設けられる第３ｐ側開口と、前記ｎ側電流拡散層上に設けられる第３ｎ側開口とを有し、前記第３ｐ側開口および前記第３ｎ側開口とは異なる箇所において、前記第２保護層、前記ｐ側電流拡散層および前記ｎ側電流拡散層を被覆し、ＳｉＯ２から構成される第３保護層と、前記第３ｐ側開口において前記ｐ側電流拡散層と接続するｐ側パッド電極と、
前記第３ｎ側開口において前記ｎ側電流拡散層と接続するｎ側パッド電極と、をさらに備える、請求項１から４のいずれか一項に記載の半導体発光素子。
【請求項6】
前記第３保護層は、前記第２保護層の外周面を被覆し、前記第２保護層の外側において前記ベース層の上面と接触する、請求項５に記載の半導体発光素子。
【請求項7】
前記ｐ側電流拡散層上において前記第３ｐ側開口の内側に設けられる第４ｐ側開口と、前記ｎ側電流拡散層上において前記第３ｎ側開口の内側に設けられる第４ｎ側開口とを有し、前記第４ｐ側開口および前記第４ｎ側開口とは異なる箇所において、前記第３保護層、前記ｐ側電流拡散層および前記ｎ側電流拡散層を被覆し、ＳｉＮから構成される第４保護層をさらに備え、前記ｐ側パッド電極は、前記第４ｐ側開口において前記ｐ側電流拡散層と接続し、前記ｎ側パッド電極は、前記第４ｎ側開口において前記ｎ側電流拡散層と接続し、
前記第４保護層は、前記第３保護層の外周面を被覆し、前記第３保護層の外側において前記ベース層の上面と接触する、請求項５に記載の半導体発光素子。
【請求項8】
アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含むベース層上にｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層を形成する工程と、前記ｎ型半導体層上に、ＡｌＧａＮ系半導体材料から構成される活性層を形成する工程と、
前記活性層上にｐ型半導体層を形成する工程と、
前記ｐ型半導体層および前記活性層のそれぞれの一部を除去し、前記ｎ型半導体層の上面を露出させる工程と、
前記ｐ型半導体層の上面と接触するＲｈ層を含むｐ側コンタクト電極を形成する工程と、
前記ｐ側コンタクト電極の上面および側面と接触し、順に積層されるＴｉ層、Ｒｈ層およびＴｉＮ層を含むｐ側被覆電極層を形成する工程と、
前記ｐ側被覆電極層を被覆し、前記ｎ型半導体層の前記上面を被覆し、前記活性層および前記ｐ型半導体層と接触し、ＳｉＯ２から構成される第１保護層を形成する工程と、
前記ｎ型半導体層の前記上面上の前記第１保護層を除去し、前記ｎ型半導体層が露出する第１ｎ側開口を形成する工程と、
前記第１保護層を被覆し、前記第１ｎ側開口において前記ｎ型半導体層と接触し、Ａｌ２Ｏ３から構成される第２保護層を形成する工程と、
前記ｐ側被覆電極層上の前記第２保護層を除去し、前記第１保護層が露出する第２ｐ側開口を形成する工程と、
前記第１ｎ側開口の内側において前記第２保護層を除去し、前記第１ｎ側開口の形成範囲よりも小さい形成範囲を有する第２ｎ側開口であって、前記ｎ型半導体層が露出する第２ｎ側開口を形成する工程と、
前記第２ｐ側開口の内側において前記第１保護層を除去し、前記第２ｐ側開口の形成範囲よりも小さい形成範囲を有する第１ｐ側開口であって、前記ｐ側被覆電極層が露出する第１ｐ側開口を形成する工程と、
前記第２ｎ側開口において前記ｎ型半導体層の前記上面と接触し、前記第２ｎ側開口の外側において前記第２保護層の上に重なるｎ側コンタクト電極を形成する工程と、
前記ｎ側コンタクト電極の上面および側面を被覆し、順に積層されるＴｉＮ層、金属層およびＴｉＮ層を含むｎ側電流拡散層を形成する工程と、
前記第１ｐ側開口において前記ｐ側被覆電極層と接触し、順に積層されるＴｉＮ層、金属層およびＴｉＮ層を含むｐ側電流拡散層を形成する工程と、を備える半導体発光素子の製造方法。
【請求項9】
前記第１ｎ側開口を形成する工程は、前記第１保護層をウェットエッチングによって除去し、前記第１ｐ側開口を形成する工程は、前記第１保護層をドライエッチングによって除去する、請求項８に記載の半導体発光素子の製造方法。
【請求項10】
前記ｎ型半導体層の前記上面の外周領域にある前記第１保護層を除去し、前記ｎ型半導体層が露出する第１外周開口を形成する工程をさらに備え、前記第２保護層は、前記第１外周開口を規定する前記第１保護層の外周面を被覆し、前記第１外周開口において前記ｎ型半導体層と接触する、請求項８または９に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
【背景技術】
【0002】
半導体発光素子は、基板上に積層されるｎ型半導体層、活性層およびｐ型半導体層を有し、ｎ型半導体層上にｎ側電極が設けられ、ｐ型半導体層上にｐ側電極が設けられる。半導体発光素子の表面には、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮなどの誘電体材料から構成される被覆層が設けられる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０２０－１１３７４１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
半導体発光素子の信頼性をさらに向上させるためには、耐湿性のより優れた保護層が設けられることが好ましい。
【0005】
本発明はこうした課題に鑑みてなされたものであり、半導体発光素子の信頼性を向上させる技術を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明のある態様の半導体発光素子は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含むベース層と、ベース層上に設けられ、ｎ型ＡｌＧａＮ系半導体材料から構成され、第１上面および第２上面を有するｎ型半導体層と、ｎ型半導体層の第１上面に設けられ、ＡｌＧａＮ系半導体材料から構成される活性層と、活性層上に設けられるｐ型半導体層と、ｐ型半導体層の上面と接触するＲｈ層を含むｐ側コンタクト電極と、ｐ側コンタクト電極の上面および側面と接触し、順に積層されるＴｉ層、Ｒｈ層およびＴｉＮ層を含むｐ側被覆電極層と、ｐ側被覆電極層上に設けられる第１ｐ側開口を有し、ｎ型半導体層の第２上面上に設けられる第１ｎ側開口を有し、第１ｐ側開口とは異なる箇所においてｐ側被覆電極層を被覆し、第１ｎ側開口とは異なる箇所においてｎ型半導体層の第２上面を被覆し、活性層およびｐ型半導体層と接触し、ＳｉＯ２から構成される第１保護層と、ｐ側被覆電極層上に設けられる第２ｐ側開口を有し、ｎ型半導体層の第２上面上に設けられる第２ｎ側開口を有し、第２ｐ側開口の形成範囲が第１ｐ側開口の形成範囲よりも大きく、第２ｎ側開口の形成範囲が第１ｎ側開口の形成範囲よりも小さく、第２ｐ側開口および第２ｎ側開口とは異なる箇所において第１保護層を被覆し、Ａｌ２Ｏ３から構成される第２保護層と、第２ｎ側開口においてｎ型半導体層の第２上面と接触するｎ側コンタクト電極と、ｎ側コンタクト電極の上面および側面を被覆し、順に積層されるＴｉＮ層、金属層およびＴｉＮ層を含むｎ側電流拡散層と、第１ｐ側開口においてｐ側被覆電極層と接触し、順に積層されるＴｉＮ層、金属層およびＴｉＮ層を含むｐ側電流拡散層と、を備える。
【0007】
本発明の別の態様は、半導体発光素子の製造方法である。この方法は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含むベース層上にｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層を形成する工程と、ｎ型半導体層上に、ＡｌＧａＮ系半導体材料から構成される活性層を形成する工程と、活性層上にｐ型半導体層を形成する工程と、ｐ型半導体層および活性層のそれぞれの一部を除去し、ｎ型半導体層の上面を露出させる工程と、ｐ型半導体層の上面と接触するＲｈ層を含むｐ側コンタクト電極を形成する工程と、ｐ側コンタクト電極の上面および側面と接触し、順に積層されるＴｉ層、Ｒｈ層およびＴｉＮ層を含むｐ側被覆電極層を形成する工程と、ｐ側被覆電極層を被覆し、ｎ型半導体層の上面を被覆し、活性層およびｐ型半導体層と接触し、ＳｉＯ２から構成される第１保護層を形成する工程と、ｎ型半導体層の上面上の第１保護層を除去し、ｎ型半導体層が露出する第１ｎ側開口を形成する工程と、第１保護層を被覆し、第１ｎ側開口においてｎ型半導体層と接触し、Ａｌ２Ｏ３から構成される第２保護層を形成する工程と、ｐ側被覆電極層上の第２保護層を除去し、第１保護層が露出する第２ｐ側開口を形成する工程と、第１ｎ側開口の内側において第２保護層を除去し、第１ｎ側開口の形成範囲よりも小さい形成範囲を有する第２ｎ側開口であって、ｎ型半導体層が露出する第２ｎ側開口を形成する工程と、第２ｐ側開口の内側において第１保護層を除去し、第２ｐ側開口の形成範囲よりも小さい形成範囲を有する第１ｐ側開口であって、ｐ側被覆電極層が露出する第１ｐ側開口を形成する工程と、第２ｎ側開口においてｎ型半導体層の上面と接触するｎ側コンタクト電極を形成する工程と、ｎ側コンタクト電極の上面および側面を被覆し、順に積層されるＴｉＮ層、金属層およびＴｉＮ層を含むｎ側電流拡散層を形成する工程と、第１ｐ側開口においてｐ側被覆電極層と接触し、順に積層されるＴｉＮ層、金属層およびＴｉＮ層を含むｐ側電流拡散層を形成する工程と、を備える。
【発明の効果】
【0008】
本発明によれば、半導体発光素子の信頼性を向上できる。
【図面の簡単な説明】
【0009】
【図1】実施の形態に係る半導体発光素子の構成を概略的に示す断面図である。
【図2】実施の形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図3】実施の形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図4】実施の形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図5】実施の形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図6】実施の形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図7】実施の形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図8】実施の形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図9】実施の形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図10】実施の形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図11】実施の形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図12】実施の形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図13】実施の形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図14】実施の形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図15】実施の形態に係る半導体発光素子の製造工程を概略的に示す図である。
【発明を実施するための形態】
【0010】
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。
【0011】
本実施形態に係る半導体発光素子は、中心波長λが約３６０ｎｍ以下となる「深紫外光」を発するように構成され、いわゆるＤＵＶ－ＬＥＤ（Deep UltraViolet-Light Emitting Diode）チップである。このような波長の深紫外光を出力するため、バンドギャップが約３．４ｅＶ以上となる窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料が用いられる。本実施形態では、特に、中心波長λが約２４０ｎｍ～３２０ｎｍの深紫外光を発する場合について示す。
【0012】
本明細書において、「ＡｌＧａＮ系半導体材料」とは、少なくとも窒化アルミニウム（ＡｌＮ）および窒化ガリウム（ＧａＮ）を含む半導体材料のことをいい、窒化インジウム（ＩｎＮ）などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「ＡｌＧａＮ系半導体材料」は、例えば、Ｉｎ１－ｘ－ｙＡｌｘＧａｙＮ（０＜ｘ＋ｙ≦１、０＜ｘ＜１、０＜ｙ＜１）の組成で表すことができ、ＡｌＧａＮまたはＩｎＡｌＧａＮを含む。本明細書の「ＡｌＧａＮ系半導体材料」は、例えば、ＡｌＮおよびＧａＮのそれぞれのモル分率が１％以上であり、好ましくは５％以上、１０％以上または２０％以上である。
【0013】
また、ＡｌＮを含まない材料を区別するために「ＧａＮ系半導体材料」ということがある。「ＧａＮ系半導体材料」には、ＧａＮやＩｎＧａＮが含まれる。同様に、ＧａＮを含まない材料を区別するために「ＡｌＮ系半導体材料」ということがある。「ＡｌＮ系半導体材料」には、ＡｌＮやＩｎＡｌＮが含まれる。
【0014】
図１は、実施の形態に係る半導体発光素子１０の構成を概略的に示す断面図である。半導体発光素子１０は、基板２０と、ベース層２２と、ｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、ｐ側コンタクト電極３０と、ｐ側被覆電極層３２と、第１保護層３４と、第２保護層３６と、ｎ側コンタクト電極３８と、ｎ側電流拡散層４０と、ｐ側電流拡散層４２と、第３保護層４４と、第４保護層４６と、ｐ側パッド電極４８と、ｎ側パッド電極５０とを備える。
【0015】
図１において、矢印Ａで示される方向を「上下方向」または「厚み方向」ということがある。また、基板２０から見て、基板２０から離れる方向を上側、基板２０に向かう方向を下側ということがある。
【0016】
基板２０は、第１主面２０ａと、第１主面２０ａとは反対側の第２主面２０ｂとを有する。第１主面２０ａは、ベース層２２からｐ型半導体層２８までの各層を成長させるための結晶成長面である。基板２０は、半導体発光素子１０が発する深紫外光に対して透光性を有する材料から構成され、例えば、サファイア（Ａｌ２Ｏ３）から構成される。第１主面２０ａには、深さおよびピッチがサブミクロン（１μｍ以下）である微細な凹凸パターンが形成される。このような基板２０は、パターン化サファイア基板（ＰＳＳ；Patterned Sapphire Substrate）とも呼ばれる。第２主面２０ｂは、活性層２６が発する深紫外光を外部に取り出すための光取り出し面である。基板２０は、ＡｌＮから構成されてもよいし、ＡｌＧａＮから構成されてもよい。基板２０は、第１主面２０ａがパターン化されていない平坦面によって構成される通常の基板であってもよい。
【0017】
ベース層２２は、基板２０の第１主面２０ａの上に設けられる。ベース層２２は、ｎ型半導体層２４を形成するための下地層（テンプレート層）である。ベース層２２は、例えば、アンドープのＡｌＮ層であり、具体的には高温成長させたＡｌＮ（ＨＴ－ＡｌＮ；High Temperature-AlN）層である。ベース層２２は、ＡｌＮ層上に形成されるアンドープのＡｌＧａＮ層をさらに含んでもよい。基板２０がＡｌＮ基板またはＡｌＧａＮ基板である場合、ベース層２２は、アンドープのＡｌＧａＮ層のみから構成されてもよい。つまり、ベース層２２は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含む。
【0018】
ｎ型半導体層２４は、ベース層２２の上面２２ａに設けられる。ｎ型半導体層２４は、ｎ型のＡｌＧａＮ系半導体材料から構成され、例えば、ｎ型の不純物としてＳｉがドープされる。ｎ型半導体層２４は、活性層２６が発する深紫外光を透過するように組成比が選択され、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように構成される。ｎ型半導体層２４は、活性層２６が発する深紫外光の波長よりも大きいバンドギャップを有し、例えば、バンドギャップが４．３ｅＶ以上となるように構成される。ｎ型半導体層２４は、ＡｌＮのモル分率が８０％以下、つまり、バンドギャップが５．５ｅＶ以下となるように構成されることが好ましく、ＡｌＮのモル分率が７０％以下（つまり、バンドギャップが５．２ｅＶ以下）となるように構成されることがより望ましい。ｎ型半導体層２４は、１μｍ以上３μｍ以下の厚さを有し、例えば、２μｍ程度の厚さを有する。
【0019】
ｎ型半導体層２４は、不純物であるＳｉの濃度が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下となるように構成される。ｎ型半導体層２４は、Ｓｉ濃度が５×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下となるように構成されることが好ましく、７×１０１８／ｃｍ３以上２×１０１９／ｃｍ３以下となるように構成されることがより好ましい。ある実施例において、ｎ型半導体層２４のＳｉ濃度は、１×１０１９／ｃｍ３前後であり、具体的には８×１０１８／ｃｍ３以上１．５×１０１９／ｃｍ３以下の範囲である。
【0020】
ｎ型半導体層２４は、第１上面２４ａと、第２上面２４ｂと、側面２４ｃとを有する。第１上面２４ａは、活性層２６が形成される部分であり、第２上面２４ｂは、活性層２６が形成されない部分である。側面２４ｃは、第１上面２４ａに対して第１角度θ１で傾斜している。第１角度θ１は、４０度より大きく（つまり４０度を含まない）、７０度以下である。
【0021】
活性層２６は、ｎ型半導体層２４の第１上面２４ａに設けられる。活性層２６は、ＡｌＧａＮ系半導体材料から構成され、ｎ型半導体層２４とｐ型半導体層２８の間に挟まれてダブルへテロ構造を形成する。活性層２６は、波長３５５ｎｍ以下の深紫外光を出力するためにバンドギャップが３．４ｅＶ以上となるように構成され、例えば、波長３２０ｎｍ以下の深紫外光を出力できるようにＡｌＮ組成比が選択される。
【0022】
活性層２６は、例えば、単層または多層の量子井戸構造を有し、アンドープのＡｌＧａＮ系半導体材料から構成される障壁層と、アンドープのＡｌＧａＮ系半導体材料から構成される井戸層とを含む。活性層２６は、例えば、ｎ型半導体層２４と接触する第１障壁層と、第１障壁層上に設けられる第１井戸層とを含む。第１井戸層とｐ型半導体層２８の間に、障壁層および井戸層の一以上のペアが追加的に設けられてもよい。障壁層および井戸層のそれぞれは、１ｎｍ以上２０ｎｍ以下の厚さを有し、例えば、２ｎｍ以上１０ｎｍ以下の厚さを有する。活性層２６は、第２角度θ２で傾斜する側面（または傾斜面）２６ｂを有する。第２角度θ２は、第１角度θ１よりも小さく、４０度以下である。
【0023】
活性層２６とｐ型半導体層２８の間には、電子ブロック層がさらに設けられてもよい。電子ブロック層は、アンドープのＡｌＧａＮ系半導体材料から構成され、例えば、ＡｌＮのモル分率が４０％以上、好ましくは、５０％以上となるように構成される。電子ブロック層は、ＡｌＮのモル分率が８０％以上となるように構成されてもよく、ＧａＮを含有しないＡｌＮ系半導体材料から構成されてもよい。電子ブロック層は、１ｎｍ以上１０ｎｍ以下の厚さを有し、例えば、２ｎｍ以上５ｎｍ以下の厚さを有する。電子ブロック層は、第２角度θ２で傾斜する側面（または傾斜面）を有する。
【0024】
ｐ型半導体層２８は、活性層２６の上に形成される。ｐ型半導体層２８は、ｐ型のＡｌＧａＮ系半導体材料層またはｐ型のＧａＮ系半導体材料層であり、例えば、ｐ型の不純物としてマグネシウム（Ｍｇ）がドープされるＡｌＧａＮ層またはＧａＮ層である。ｐ型半導体層２８は、例えば、２０ｎｍ以上４００ｎｍ以下の厚さを有する。ｐ型半導体層２８は、第２角度θ２で傾斜する側面（または傾斜面）２８ｂを有する。
【0025】
ｐ型半導体層２８は、複数層によって構成されてもよい。ｐ型半導体層２８は、例えば、ｐ型クラッド層とｐ型コンタクト層を有してもよい。ｐ型クラッド層は、ｐ型コンタクト層と比較してＡｌＮ比率の高いｐ型ＡｌＧａＮ層であり、活性層２６と接触するように設けられる。ｐ型コンタクト層は、ｐ型クラッド層と比較してＡｌＮ比率の低いｐ型ＡｌＧａＮ層またはｐ型ＧａＮ層である。ｐ型コンタクト層は、ｐ型クラッド層の上に設けられ、ｐ側コンタクト電極３０と接触するように設けられる。ｐ型クラッド層は、ｐ型第１クラッド層と、ｐ側第２クラッド層とを有してもよい。
【0026】
ｐ型第１クラッド層は、活性層２６が発する深紫外光を透過するように組成比が選択される。ｐ型第１クラッド層は、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように構成される。ｐ型第１クラッド層のＡｌＮ比率は、例えば、ｎ型半導体層２４のＡｌＮ比率と同程度、または、ｎ型半導体層２４のＡｌＮ比率よりも大きい。ｐ型クラッド層のＡｌＮ比率は、７０％以上または８０％以上であってもよい。ｐ型第１クラッド層は、１０ｎｍ以上１００ｎｍ以下の厚さを有し、例えば、１５ｎｍ以上７０ｎｍ以下の厚さを有する。
【0027】
ｐ型第２クラッド層は、ｐ型第１クラッド層上に設けられる。ｐ型第２クラッド層は、ＡｌＮ比率が中程度のｐ型ＡｌＧａＮ層であり、ｐ型第１クラッド層よりもＡｌＮ比率が低く、ｐ型コンタクト層よりもＡｌＮ比率が高い。ｐ型第２クラッド層は、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように形成される。ｐ型第２クラッド層のＡｌＮ比率は、例えば、ｎ型半導体層２４のＡｌＮ比率の±１０％程度となるように形成される。ｐ型第２クラッド層は、５ｎｍ以上２５０ｎｍ以下の厚さを有し、例えば、１０ｎｍ以上１５０ｎｍ以下の厚さを有する。なお、ｐ型第２クラッド層が設けられなくてもよく、ｐ型クラッド層がｐ型第１クラッド層のみで構成されてもよい。
【0028】
ｐ型コンタクト層は、相対的に低ＡｌＮ比率のｐ型ＡｌＧａＮ層またはｐ型ＧａＮ層である。ｐ型コンタクト層は、ｐ側コンタクト電極３０と良好なオーミック接触を得るためにＡｌＮ比率が２０％以下となるよう構成され、好ましくは、ＡｌＮ比率が１０％以下、５％以下または０％となるように形成される。つまり、ｐ型コンタクト層は、実質的にＡｌＮを含まないｐ型ＧａＮ系半導体材料で形成されうる。その結果、ｐ型コンタクト層は、活性層２６が発する深紫外光を吸収しうる。ｐ型コンタクト層は、活性層２６が発する深紫外光の吸収量を小さくするために薄く形成されることが好ましい。ｐ型コンタクト層は、５ｎｍ以上３０ｎｍ以下の厚さを有し、例えば、１０ｎｍ以上２０ｎｍ以下の厚さを有する。
【0029】
ｐ側コンタクト電極３０は、ｐ型半導体層２８の上面２８ａに設けられる。ｐ側コンタクト電極３０は、ｐ型半導体層２８（例えば、ｐ型コンタクト層）とオーミック接触可能であり、活性層２６が発する深紫外光に対する反射率が高い材料で構成される。ｐ側コンタクト電極３０は、ｐ型半導体層２８の上面２８ａと接触するＲｈ層を含む。ｐ側コンタクト電極３０は、例えばＲｈ層のみからなる。ｐ側コンタクト電極３０に含まれるＲｈ層の厚さは、５０ｎｍ以上２００ｎｍ以下であり、例えば７０ｎｍ以上１５０ｎｍ以下である。
【0030】
ｐ側被覆電極層３２は、ｐ側コンタクト電極３０の上面および側面と接触し、ｐ側コンタクト電極３０の全体を被覆するように設けられる。ｐ側被覆電極層３２は、順に積層されるＴｉ層、Ｒｈ層およびＴｉＮ層を含む。ｐ側被覆電極層３２のＴｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｐ側被覆電極層３２のＲｈ層の厚さは、５ｎｍ以上１００ｎｍ以下であり、例えば、１０ｎｍ以上５０ｎｍ以下である。ｐ側被覆電極層３２のＴｉＮ層は、導電性を有するＴｉＮから構成される。ｐ側被覆電極層３２のＴｉＮ層の厚さは、５ｎｍ以上１００ｎｍ以下であり、例えば、１０ｎｍ以上５０ｎｍ以下である。
【0031】
第１保護層３４は、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８およびｐ側被覆電極層３２と接触し、これらを被覆する。第１保護層３４は、ｎ型半導体層２４の第２上面２４ｂ上に設けられる第１ｎ側開口３４ｎを有し、第１ｎ側開口３４ｎとは異なる箇所においてｎ型半導体層２４の第２上面２４ｂを被覆する。第１保護層３４は、ｐ側被覆電極層３２上に設けられる第１ｐ側開口３４ｐを有し、第１ｐ側開口３４ｐとは異なる箇所においてｐ側被覆電極層３２の上面および側面を被覆する。
【0032】
第１保護層３４は、ＳｉＯ２、Ａｌ２Ｏ３、ＨｆＯ２などの酸化物誘電体材料から構成される。第１保護層３４は、好ましくはＳｉＯ２から構成される。第１保護層３４の厚さは、５０ｎｍ以上であり、例えば１００ｎｍ以上５００ｎｍ以下である。
【0033】
第２保護層３６は、第１保護層３４と接触し、第１保護層３４を被覆する。第２保護層３６は、ｎ型半導体層２４の第２上面２４ｂ上に設けられる第２ｎ側開口３６ｎを有し、ｐ側被覆電極層３２の上に設けられる第２ｐ側開口３６ｐを有する。第２保護層３６は、第２ｎ側開口３６ｎおよび第２ｐ側開口３６ｐとは異なる箇所において第１保護層３４を被覆する。第２保護層３６は、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８、ｐ側コンタクト電極３０およびｐ側被覆電極層３２の上に重なるように設けられる。
【0034】
第２保護層３６の第２ｎ側開口３６ｎの形成範囲Ｗ２ｎは、第１保護層３４の第１ｎ側開口３４ｎの形成範囲Ｗ１ｎよりも小さい。第２ｎ側開口３６ｎは、第１ｎ側開口３４ｎの内側に位置し、第１ｎ側開口３４ｎと連通する。第２保護層３６は、第１ｎ側開口３４ｎを規定する第１保護層３４の内周面３４ｂを被覆する。第２保護層３６は、第１ｎ側開口３４ｎの内側において、ｎ型半導体層２４の第２上面２４ｂと接触する。第２保護層３６は、第１保護層３４の外周を規定する外周面３４ｃをさらに被覆する。第２保護層３６は、第１保護層３４の外周面３４ｃの外側において、ｎ型半導体層２４の第２上面２４ｂと接触する。
【0035】
第２保護層３６の第２ｐ側開口３６ｐの形成範囲Ｗ２ｐは、第１保護層３４の第１ｐ側開口３４ｐの形成範囲Ｗ１ｐよりも大きい。第１ｐ側開口３４ｐは、第２ｐ側開口３６ｐの内側に位置し、第２ｐ側開口３６ｐと連通する。第２保護層３６は、第１ｐ側開口３４ｐを規定する第１保護層３４の内周面３４ｄを被覆しない。第２保護層３６は、第１ｐ側開口３４ｐにおいてｐ側被覆電極層３２と接触しない。
【0036】
第２保護層３６は、ＳｉＯ２、Ａｌ２Ｏ３、ＨｆＯ２などの酸化物誘電体材料から構成され、第１保護層３４とは異なる材料から構成される。第２保護層３６は、好ましくはＡｌ２Ｏ３から構成される。第２保護層３６の厚さは、１０ｎｍ以上１００ｎｍ以下であり、例えば２０ｎｍ以上５０ｎｍ以下である。
【0037】
ｎ側コンタクト電極３８は、第２ｎ側開口３６ｎにおいてｎ型半導体層２４の第２上面２４ｂと接触する。ｎ側コンタクト電極３８は、第２ｎ側開口３６ｎを塞ぐように設けられ、第２ｎ側開口３６ｎの外側において第２保護層３６の上に重なる。ｎ側コンタクト電極３８は、第２ｎ側開口３６ｎの外側において第２保護層３６と接触する。ｎ側コンタクト電極３８の形成範囲は、第２ｎ側開口３６ｎの形成範囲Ｗ２ｎよりも大きい。ｎ側コンタクト電極３８の形成範囲は、第１ｎ側開口３４ｎの形成範囲Ｗ１ｎより大きくてもよい。ｎ側コンタクト電極３８は、第１保護層３４とは接触しない。
【0038】
ｎ側コンタクト電極３８は、例えば、第１Ｔｉ層、Ａｌ層、第２Ｔｉ層、ＴｉＮ層を順に積層させたＴｉ／Ａｌ／Ｔｉ／ＴｉＮの積層構造を有する。ｎ側コンタクト電極３８の第１Ｔｉ層は、ｎ型半導体層２４の第２上面２４ｂと接触する。ｎ側コンタクト電極３８の第１Ｔｉ層の厚さは、１ｎｍ以上１０ｎｍ以下であり、好ましくは５ｎｍ以下または２ｎｍ以下である。ｎ側コンタクト電極３８のＡｌ層は、第１Ｔｉ層上に設けられ、第１Ｔｉ層と接触する。ｎ側コンタクト電極３８のＡｌ層の厚さは、２００ｎｍ以上であり、例えば３００ｎｍ以上１０００ｎｍ以下である。ｎ側コンタクト電極３８の第２Ｔｉ層は、Ａｌ層上に設けられ、Ａｌ層と接触する。ｎ側コンタクト電極３８の第２Ｔｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｎ側コンタクト電極３８のＴｉＮ層は、第２Ｔｉ層上に設けられ、第２Ｔｉ層と接触する。ｎ側コンタクト電極３８のＴｉＮ層は、導電性を有するＴｉＮから構成される。ｎ側コンタクト電極３８のＴｉＮ層の厚さは、５ｎｍ以上１００ｎｍ以下であり、例えば、１０ｎｍ以上５０ｎｍ以下である。
【0039】
ｎ側電流拡散層４０は、ｎ側コンタクト電極３８の上面および側面と接触し、ｎ側電流拡散層４０の全体を被覆する。ｎ側電流拡散層４０は、第１ＴｉＮ層、金属層および第２ＴｉＮ層を順に積層させた構造を有する。ｎ側電流拡散層４０は、第１ＴｉＮ層の下に設けられる追加の金属層をさらに有してもよい。ｎ側電流拡散層４０は、第２ＴｉＮ層の上に設けられる追加の金属層をさらに有してもよい。ｎ側電流拡散層４０は、例えば、Ｔｉ層、第１ＴｉＮ層、Ｔｉ層、Ｒｈ層、第２ＴｉＮ層、Ｔｉ層、Ａｕ層を順に積層させたＴｉ／ＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮ／Ｔｉ／Ａｕの積層構造を有する。
【0040】
ｎ側電流拡散層４０の第１ＴｉＮ層および第２ＴｉＮ層は、導電性を有するＴｉＮから構成される。ｎ側電流拡散層４０の第１ＴｉＮ層および第２ＴｉＮ層のそれぞれ厚さは、１０ｎｍ以上２００ｎｍ以下であり、例えば、５０ｎｍ以上１５０ｎｍ以下である。ｎ側電流拡散層４０の第１ＴｉＮ層および第２ＴｉＮ層の間に設けられるＴｉ層およびＲｈ層のそれぞれの厚さは、１０ｎｍ以上２００ｎｍ以下であり、例えば、２０ｎｍ以上１５０ｎｍ以下である。ｎ側電流拡散層４０は、第１ＴｉＮ層と第２ＴｉＮ層の間において、交互に積層される複数のＴｉ層および複数のＲｈ層を有してもよい。ｎ側電流拡散層４０の第１ＴｉＮ層の下に設けられるＴｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｎ側電流拡散層４０の第２ＴｉＮ層の上に設けられるＴｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｎ側電流拡散層４０のＡｕ層の厚さは、１００ｎｍ以上５００ｎｍ以下であり、例えば、１５０ｎｍ以上３００ｎｍ以下である。
【0041】
ｐ側電流拡散層４２は、ｐ側被覆電極層３２上に設けられ、第１ｐ側開口３４ｐおよび第２ｐ側開口３６ｐにおいてｐ側被覆電極層３２と接続する。ｐ側電流拡散層４２は、ｐ側被覆電極層３２を介してｐ側コンタクト電極３０と電気的に接続する。ｐ側電流拡散層４２は、第１ｐ側開口３４ｐおよび第２ｐ側開口３６ｐを塞ぐように設けられ、第２ｐ側開口３６ｐの外側において第２保護層３６の上に重なる。ｐ側電流拡散層４２の形成範囲は、第２ｐ側開口３６ｐの形成範囲Ｗ２ｐよりも大きい。ｐ側電流拡散層４２は、第１ｐ側開口３４ｐを規定する第１保護層３４の内周面３４ｄを被覆し、内周面３４ｄと接触する。
【0042】
ｐ側電流拡散層４２は、ｎ側電流拡散層４０と同様の構成を有し、第１ＴｉＮ層、金属層および第２ＴｉＮ層を順に積層させた構造を有する。ｐ側電流拡散層４２は、第１ＴｉＮ層の下に設けられる追加の金属層をさらに有してもよい。ｐ側電流拡散層４２は、第２ＴｉＮ層の上に設けられる追加の金属層をさらに有してもよい。ｐ側電流拡散層４２は、例えば、Ｔｉ層、第１ＴｉＮ層、Ｔｉ層、Ｒｈ層、第２ＴｉＮ層、Ｔｉ層、Ａｕ層を順に積層させたＴｉ／ＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮ／Ｔｉ／Ａｕの積層構造を有する。
【0043】
ｐ側電流拡散層４２の第１ＴｉＮ層および第２ＴｉＮ層は、導電性を有するＴｉＮから構成される。ｐ側電流拡散層４２の第１ＴｉＮ層および第２ＴｉＮ層のそれぞれ厚さは、１０ｎｍ以上２００ｎｍ以下であり、例えば、５０ｎｍ以上１５０ｎｍ以下である。ｐ側電流拡散層４２の第１ＴｉＮ層および第２ＴｉＮ層の間に設けられるＴｉ層およびＲｈ層のそれぞれの厚さは、１０ｎｍ以上２００ｎｍ以下であり、例えば、２０ｎｍ以上１５０ｎｍ以下である。ｐ側電流拡散層４２は、第１ＴｉＮ層と第２ＴｉＮ層の間において、交互に積層される複数のＴｉ層および複数のＲｈ層を有してもよい。ｐ側電流拡散層４２の第１ＴｉＮ層の下に設けられるＴｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｐ側電流拡散層４２の第２ＴｉＮ層の上に設けられるＴｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｐ側電流拡散層４２のＡｕ層の厚さは、１００ｎｍ以上５００ｎｍ以下であり、例えば、１５０ｎｍ以上３００ｎｍ以下である。
【0044】
第３保護層４４は、素子上部の全体を被覆する。第３保護層４４は、ｎ型半導体層２４、第２保護層３６、ｎ側電流拡散層４０およびｐ側電流拡散層４２を被覆する。第３保護層４４は、ｎ側電流拡散層４０の上に設けられる第３ｎ側開口４４ｎと、ｐ側電流拡散層４２の上に設けられる第３ｐ側開口４４ｐとを有する。第３保護層４４は、第３ｎ側開口４４ｎとは異なる箇所においてｎ側電流拡散層４０を被覆し、第３ｐ側開口４４ｐと異なる箇所においてｐ側電流拡散層４２を被覆する。第３保護層４４は、ｎ型半導体層２４の外周よりも外側においてベース層２２と接触する。第３保護層４４は、ベース層２２の上面２２ａと接触し、ｎ型半導体層２４の側面２４ｃと接触し、第２保護層３６と接触し、ｎ側電流拡散層４０と接触し、ｐ側電流拡散層４２と接触する。第３保護層４４は、第２保護層３６の外周を規定する外周面３６ｃと接触し、外周面３６ｃを被覆する。第３保護層４４は、第１保護層３４とは接触しない。
【0045】
第３保護層４４は、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）などの酸化物誘電体材料から構成される。第３保護層４４は、好ましくはＳｉＯ２から構成される。第３保護層４４の厚さは、３００ｎｍ以上１５００ｎｍ以下であり、例えば６００ｎｍ以上１０００ｎｍ以下である。
【0046】
第４保護層４６は、素子上部の全体を被覆し、第３保護層４４の表面全体を被覆する。第４保護層４６は、ｐ側電流拡散層４２の上に設けられる第４ｐ側開口４６ｐと、ｎ側電流拡散層４０の上に設けられる第４ｎ側開口４６ｎとを有する。第４保護層４６は、第４ｐ側開口４６ｐおよび第４ｎ側開口４６ｎとは異なる箇所において第３保護層４４を被覆する。第４保護層４６は、第３ｐ側開口４４ｐおよび第３ｎ側開口４４ｎのそれぞれの内側にも設けられる。第４保護層４６は、第３ｐ側開口４４ｐを規定する第３保護層４４の内周面４４ｃを被覆し、第３ｎ側開口４４ｎを規定する第３保護層４４の内周面４４ｄを被覆する。第４ｐ側開口４６ｐは、第３ｐ側開口４４ｐの内側にあり、第４ｐ側開口４６ｐの形成範囲は、第３ｐ側開口４４ｐの形成範囲よりも小さい。同様に、第４ｎ側開口４６ｎは、第３ｎ側開口４４ｎの内側にあり、第４ｎ側開口４６ｎの形成範囲は、第３ｎ側開口４４ｎの形成範囲よりも小さい。第４保護層４６は、第３保護層４４の外周を規定する外周面４４ｅよりも外側においてベース層２２と接触する。第４保護層４６は、ベース層２２の上面２２ａに接触し、第３保護層４４の上面４４ａおよび側面４４ｂに接触し、第３保護層４４の内周面４４ｃ，４４ｄに接触し、第３保護層４４の外周面４４ｅに接触し、ｐ側電流拡散層４２に接触し、ｎ側電流拡散層４０に接触する。
【0047】
第４保護層４６は、耐湿性に優れた誘電体材料である窒化シリコン（ＳｉＮ）から構成される。第４保護層４６の厚さは、５０ｎｍ以上５００ｎｍ以下であり、例えば１００ｎｍ以上４００ｎｍ以下である。
【0048】
ｐ側パッド電極４８およびｎ側パッド電極５０は、半導体発光素子１０をサブマウント基板などに実装する際に接合される部分である。ｐ側パッド電極４８およびｎ側パッド電極５０は、例えば、Ｎｉ／Ａｕ、Ｔｉ／ＡｕまたはＴｉ／Ｐｔ／Ａｕの積層構造を含む。ｐ側パッド電極４８およびｎ側パッド電極５０のそれぞれの厚さは、１００ｎｍ以上であり、例えば２００ｎｍ以上１０００ｎｍ以下である。
【0049】
ｐ側パッド電極４８は、ｐ側電流拡散層４２の上に設けられ、第４ｐ側開口４６ｐにおいてｐ側電流拡散層４２と接続する。ｐ側パッド電極４８は、第４ｐ側開口４６ｐを塞ぐように設けられ、第４ｐ側開口４６ｐの外側において第４保護層４６の上に重なる。ｐ側パッド電極４８の形成範囲は、第４ｐ側開口４６ｐの形成範囲よりも大きい。ｐ側パッド電極４８は、第３ｐ側開口４４ｐの外側において第３保護層４４の上に重なってもよい。ｐ側パッド電極４８の形成範囲は、第３ｐ側開口４４ｐの形成範囲より大きくてもよい。ｐ側パッド電極４８は、ｐ側電流拡散層４２を介してｐ側コンタクト電極３０と電気的に接続される。
【0050】
ｎ側パッド電極５０は、ｎ側電流拡散層４０の上に設けられ、第４ｎ側開口４６ｎにおいてｎ側電流拡散層４０と接続する。ｎ側パッド電極５０は、第４ｎ側開口４６ｎを塞ぐように設けられ、第４ｎ側開口４６ｎの外側において第４保護層４６の上に重なる。ｎ側パッド電極５０の形成範囲は、第４ｎ側開口４６ｎの形成範囲よりも大きい。ｎ側パッド電極５０は、第３ｎ側開口４４ｎの外側において第３保護層４４の上に重なってもよい。ｎ側パッド電極５０の形成範囲は、第３ｎ側開口４４ｎの形成範囲より大きくてもよい。ｎ側パッド電極５０は、ｎ側電流拡散層４０を介してｎ側コンタクト電極３８と電気的に接続される。
【0051】
つづいて、実施の形態に係る半導体発光素子１０の製造方法について説明する。図２～図１５は、実施の形態に係る半導体発光素子１０の製造工程を概略的に示す。まず、図２において、基板２０の第１主面２０ａの上にベース層２２、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８を順に形成する。
【0052】
基板２０は、例えばパターン化サファイア基板である。ベース層２２は、例えばＨＴ－ＡｌＮ層と、アンドープのＡｌＧａＮ層とを含む。ｎ型半導体層２４、活性層２６およびｐ型半導体層２８は、ＡｌＧａＮ系半導体材料、ＡｌＮ系半導体材料またはＧａＮ系半導体材料から構成される半導体層であり、有機金属化学気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy）法や、分子線エピタキシ（ＭＢＥ；Molecular Beam Epitaxy）法などの周知のエピタキシャル成長法を用いて形成できる。
【0053】
つづいて、図２に示すように、例えば公知のリソグラフィ技術を用いて、ｐ型半導体層２８の上面２８ａにマスク８０を形成する。マスク８０を形成した状態において、マスク８０と重ならない領域にあるｐ型半導体層２８および活性層２６をドライエッチングなどにより除去し、ｎ型半導体層２４の第２上面２４ｂを露出させる。このエッチング工程により、ｐ型半導体層２８の側面２８ｂ、活性層２６の側面２６ｂおよびｎ型半導体層２４の第２上面２４ｂが形成される。その後、マスク８０が除去される。
【0054】
次に、図３に示すように、例えば公知のリソグラフィ技術を用いて、ｐ型半導体層２８の上面２８ａにｐ側コンタクト電極３０を形成する。ｐ側コンタクト電極３０は、ｐ型半導体層２８の上面２８ａと接触するＲｈ層を含む。ｐ側コンタクト電極３０のＲｈ層は、例えば、蒸着法により１００℃以下の温度で形成される。蒸着法によりＲｈ層を形成することにより、スパッタリング法を用いる場合に比べて、ｐ型半導体層２８の上面２８ａに対するダメージを抑制でき、ｐ側コンタクト電極３０のコンタクト抵抗を向上できる。
【0055】
ｐ側コンタクト電極３０の形成後、ｐ側コンタクト電極３０をアニールする。ｐ側コンタクト電極３０は、例えば、ＲＴＡ（Rapid Thermal Annealing）法を用いて、５００℃以上６５０℃以下の温度にてアニールされる。ｐ側コンタクト電極３０のアニール処理により、ｐ側コンタクト電極３０のコンタクト抵抗が低下する。ｐ側コンタクト電極３０のアニール処理により、ｐ側コンタクト電極３０の膜密度が上がり、ｐ側コンタクト電極３０の反射率が向上する。アニール処理後におけるｐ側コンタクト電極３０のＲｈ層の波長２８０ｎｍに対する反射率は、６５％以上であり、例えば６７％である。
【0056】
つづいて、例えば公知のリソグラフィ技術を用いて、ｐ側コンタクト電極３０の全体を被覆するようにｐ側被覆電極層３２を形成する。ｐ側被覆電極層３２は、ｐ側コンタクト電極３０の上面３０ａおよび側面３０ｂと接触し、順に積層されるＴｉ層、Ｒｈ層およびＴｉＮ層を含む。ｐ側被覆電極層３２は、スパッタリング法により形成できる。
【0057】
次に、図４に示すように、素子上部の全体を被覆するように第１保護層３４を形成する。第１保護層３４は、例えばＳｉＯ２から構成され、プラズマ励起化学気相成長（ＰＥＣＶＤ；Plasma Enhanced Chemical Vapor Deposition）法により形成できる。第１保護層３４は、ｎ型半導体層２４の第２上面２４ｂを被覆し、活性層２６の側面２６ｂを被覆し、ｐ型半導体層２８の上面２８ａおよび側面２８ｂを被覆し、ｐ側被覆電極層３２の上面３２ａおよび側面３２ｂを被覆する。
【0058】
次に、図５に示すように、例えば公知のリソグラフィ技術を用いて、第１保護層３４の上にマスク８２を形成する。マスク８２は、第１ｎ側開口３４ｎの形成範囲Ｗ１ｎと、第１外周開口３４ｅの形成範囲Ｗ１ｅとを除いて形成される。マスク８２を形成した状態において、マスク８２と重ならない領域にある第１保護層３４をウェットエッチングまたはドライエッチングにより除去する。第１保護層３４をウェットエッチングする場合、ドライエッチングに比べて、ｎ型半導体層２４の第２上面２４ｂへのダメージを抑制できる。ｎ型半導体層２４の第２上面２４ｂの外周領域において第１保護層３４を除去することにより、ｎ型半導体層２４の第２上面２４ｂが露出する第１外周開口３４ｅが形成される。また、ｎ型半導体層２４の第２上面２４ｂの外周領域よりも内側の領域において第１保護層３４を除去することにより、ｎ型半導体層２４の第２上面２４ｂが露出する第１ｎ側開口３４ｎが形成される。これにより、第１ｎ側開口３４ｎを規定する第１保護層３４の内周面３４ｂが形成され、第１保護層３４の外周を規定する外周面３４ｃが形成される。その後、マスク８２が除去される。なお、第１ｎ側開口３４ｎと第１外周開口３４ｅは、同時に形成されなくてもよく、別々のマスクを用いて個別に形成されてもよい。
【0059】
次に、図６に示すように、素子上部の全体を被覆するように第２保護層３６を形成する。第２保護層３６は、例えばＡｌ２Ｏ３から構成され、原子堆積（ＡＬＤ；Atomic Layer Deposition）法により形成できる。第２保護層３６は、第１保護層３４の全体を被覆し、ｎ型半導体層２４の第２上面２４ｂを被覆する。第２保護層３６は、第１ｎ側開口３４ｎにおいて、ｎ型半導体層２４の第２上面２４ｂを被覆し、第１保護層３４の内周面３４ｂを被覆する。第２保護層３６は、第１外周開口３４ｅにおいて、ｎ型半導体層２４の第２上面２４ｂを被覆し、第１保護層３４の外周面３４ｃを被覆する。
【0060】
次に、図７に示すように、例えば公知のリソグラフィ技術を用いて、第２保護層３６の上にマスク８４を形成する。マスク８４は、第２ｎ側開口３６ｎの形成範囲Ｗ２ｎと、第２ｐ側開口３６ｐの形成範囲Ｗ２ｐとを除いて形成される。マスク８４を形成した状態において、マスク８４と重ならない領域にある第２保護層３６をドライエッチングにより除去する。第２保護層３６を部分的に除去することにより、ｎ型半導体層２４の第２上面２４ｂが露出する第２ｎ側開口３６ｎと、第１保護層３４の上面３４ａが露出する第２ｐ側開口３６ｐとが形成される。その後、マスク８４が除去される。なお、第２ｎ側開口３６ｎと第２ｐ側開口３６ｐは、同時に形成されなくてもよく、別々のマスクを用いて個別に形成されてもよい。
【0061】
次に、図８に示すように、例えば公知のリソグラフィ技術を用いて、ｎ型半導体層２４、第１保護層３４および第２保護層３６の上にマスク８６を形成する。マスク８６は、第１ｐ側開口３４ｐの形成範囲Ｗ１ｐを除いて形成される。マスク８６を形成した状態において、マスク８６と重ならない領域にある第１保護層３４をドライエッチングにより除去する。第１保護層３４を部分的に除去することにより、ｐ側被覆電極層３２の上面３２ａが露出する第１ｐ側開口３４ｐが形成される。その後、マスク８６が除去される。
【0062】
次に、図９に示すように、例えば公知のリソグラフィ技術を用いて、ｎ側コンタクト電極３８を形成する。ｎ側コンタクト電極３８は、第２ｎ側開口３６ｎの内側においてｎ型半導体層２４の第２上面２４ｂに接触し、第２ｎ側開口３６ｎの外側において第２保護層３６に接触する。ｎ側コンタクト電極３８の形成範囲は、第２ｎ側開口３６ｎの形成範囲Ｗ２ｎより大きい。ｎ側コンタクト電極３８の形成範囲は、第１ｎ側開口３４ｎの形成範囲Ｗ１ｎより大きくてもよい。ｎ側コンタクト電極３８は、順に積層される第１Ｔｉ層、Ａｌ層、第２Ｔｉ層およびＴｉＮ層を含む。ｎ側コンタクト電極３８を構成する第１Ｔｉ層、Ａｌ層、第２Ｔｉ層およびＴｉＮ層は、スパッタリング法により形成できる。
【0063】
ｎ側コンタクト電極３８の形成後、ｎ側コンタクト電極３８をアニールする。ｎ側コンタクト電極３８は、例えば、ＲＴＡ法を用いて、５００℃以上６５０℃以下の温度にてアニールされる。ｎ側コンタクト電極３８のアニール処理により、ｎ側コンタクト電極３８のｎ型半導体層２４に対するコンタクト抵抗が低下する。
【0064】
次に、図１０に示すように、例えば公知のリソグラフィ技術を用いて、ｎ側電流拡散層４０およびｐ側電流拡散層４２を形成する。ｎ側電流拡散層４０は、ｎ側コンタクト電極３８の上面および側面を被覆するように形成される。ｎ側電流拡散層４０は、第２ｎ側開口３６ｎの外側において第２保護層３６に接触する。ｎ側電流拡散層４０の形成範囲は、第２ｎ側開口３６ｎの形成範囲Ｗ２ｎよりも大きい。ｎ側電流拡散層４０の形成範囲は、第１ｎ側開口３４ｎの形成範囲Ｗ１ｎより大きくてもよい。ｐ側電流拡散層４２は、第１ｐ側開口３４ｐの内側において、ｐ側被覆電極層３２の上面３２ａと接触する。ｐ側電流拡散層４２は、第１ｐ側開口３４ｐの外側かつ第２ｎ側開口３６ｎの内側において第１保護層３４に接触し、第２ｐ側開口３６ｐの外側において第２保護層３６に接触する。ｐ側電流拡散層４２は、第１ｐ側開口３４ｐおよび第２ｐ側開口３６ｐを塞ぐように形成される。ｐ側電流拡散層４２の形成範囲は、第２ｐ側開口３６ｐの形成範囲Ｗ２ｐより大きい。ｎ側電流拡散層４０およびｐ側電流拡散層４２は、例えば、順に積層されるＴｉ層、第１ＴｉＮ層、Ｔｉ層、Ｒｈ層、第２ＴｉＮ層、Ｔｉ層およびＡｕ層を含む。ｎ側電流拡散層４０およびｐ側電流拡散層４２は、スパッタリング法を用いて１００℃以下の温度で形成できる。ｎ側電流拡散層４０およびｐ側電流拡散層４２は、同時に形成できるが、別々に形成されてもよい。
【0065】
次に、図１１に示すように、例えば公知のリソグラフィ技術を用いて、第２保護層３６、ｎ側電流拡散層４０およびｐ側電流拡散層４２の上にマスク８８を形成する。マスク８８を形成した状態において、マスク８８と重ならない外周領域にあるｎ型半導体層２４および第２保護層３６をドライエッチングなどにより除去し、ベース層２２の上面２２ａを露出させる。このエッチング工程により、ｎ型半導体層２４の側面２４ｃおよび第２保護層３６の外周面３６ｃが形成される。第２保護層３６の外周面３６ｃは、第１保護層３４の外周面３４ｃよりも外側に位置するように形成される。そのため、第１保護層３４の外周面３４ｃは、第２保護層３６によって被覆されたままである。その後、マスク８８が除去される。
【0066】
次に、図１２に示すように、素子上部の全体を被覆するように第３保護層４４を形成する。第３保護層４４は、ＳｉＯ２から構成されることができ、ＰＥＣＶＤ法を用いて形成できる。第３保護層４４は、ベース層２２の上面２２ａと、ｎ型半導体層２４の側面２４ｃと、第２保護層３６と、ｎ側電流拡散層４０と、ｐ側電流拡散層４２とに接触し、これらを被覆するように形成される。第３保護層４４は、第２保護層３６の外周面３６ｃと接触し、これを被覆する。第３保護層４４は、第１保護層３４とは接触しない。
【0067】
次に、図１３に示すように、例えば公知のリソグラフィ技術を用いて、第３保護層４４の上にマスク９０を形成する。マスク９０は、第３ｐ側開口４４ｐの形成範囲Ｗ３ｐと、第３ｎ側開口４４ｎの形成範囲Ｗ３ｎと、ベース層２２の上面２２ａを露出させるための外周範囲Ｗ３ｅとを除いて形成される。マスク９０を形成した状態において、マスク９０と重ならない領域にある第３保護層４４をドライエッチングなどにより除去する。ｐ側電流拡散層４２上の第３保護層４４を除去することにより、ｐ側電流拡散層４２の上面４２ａが露出する第３ｐ側開口４４ｐが形成される。ｎ側電流拡散層４０上の第３保護層４４を除去することにより、ｎ側電流拡散層４０の上面４０ａが露出する第３ｎ側開口４４ｎが形成される。また、外周範囲Ｗ３ｅにある第３保護層４４を除去することにより、ベース層２２の上面２２ａが露出し、第３保護層４４の外周を規定する外周面４４ｅが形成される。その後、マスク９０が除去される。
【0068】
次に、図１４に示すように、素子上部の全体を被覆するように第４保護層４６を形成する。第４保護層４６は、ＳｉＮから構成されることができ、ＰＥＣＶＤ法を用いて形成できる。第４保護層４６は、ベース層２２の上面２２ａと、第３保護層４４の上面４４ａおよび側面４４ｂと接触し、これらを被覆するように形成される。第４保護層４６は、第３ｐ側開口４４ｐにおいて、第３ｐ側開口４４ｐを規定する第３保護層４４の内周面４４ｃと接触し、ｐ側電流拡散層４２の上面４２ａと接触し、これらを被覆する。第４保護層４６は、第３ｎ側開口４４ｎにおいて、第３ｎ側開口４４ｎを規定する第３保護層４４の内周面４４ｄと接触し、ｎ側電流拡散層４０の上面４０ａと接触し、これらを被覆する。第４保護層４６は、第３保護層４４の外周面４４ｅと接触し、これを被覆する。
【0069】
次に、図１５に示すように、例えば公知のリソグラフィ技術を用いて、第４保護層４６の上にマスク９２を形成する。マスク９２は、第４ｐ側開口４６ｐの形成範囲Ｗ４ｐと、第４ｎ側開口４６ｎの形成範囲Ｗ４ｎと、ベース層２２の上面２２ａを露出させる外周範囲Ｗ４ｅとを除いて形成される。マスク９２を形成した状態において、マスク９２と重ならない領域にある第４保護層４６をドライエッチングなどにより除去する。ｐ側電流拡散層４２上の第４保護層４６を除去することにより、ｐ側電流拡散層４２の上面４２ａが露出する第４ｐ側開口４６ｐが形成される。ｎ側電流拡散層４０上の第４保護層４６を除去することにより、ｎ側電流拡散層４０の上面４０ａが露出する第４ｎ側開口４６ｎが形成される。また、外周範囲Ｗ２ｅにある第４保護層４６を除去することにより、ベース層２２の上面２２ａが露出する。外周範囲Ｗ２ｅは、基板２０およびベース層２２を切断して素子を個片化するための素子分離領域となる。第４保護層４６が除去される外周範囲Ｗ２ｅは、第３保護層４４の外周面４４ｅよりも外側に位置する。そのため、第３保護層４４の外周面４４ｅは、第４保護層４６によって被覆されたままである。その後、マスク９２が除去される。
【0070】
次に、図１に示すように、第４ｐ側開口４６ｐにおいてｐ側電流拡散層４２と接続するｐ側パッド電極４８を形成し、第４ｎ側開口４６ｎにおいてｎ側電流拡散層４０と接続するｎ側パッド電極５０を形成する。ｐ側パッド電極４８は、第４ｐ側開口４６ｐの外側において第４保護層４６の上に重なるように形成される。ｎ側パッド電極５０は、第４ｎ側開口４６ｎの外側において第４保護層４６の上に重なるように形成される。ｐ側パッド電極４８およびｎ側パッド電極５０は、同時に形成できるが、別々に形成されてもよい。
【0071】
以上の工程により、図１に示す半導体発光素子１０ができあがる。
【0072】
本実施形態によれば、第１保護層３４および第２保護層３６を含む積層構造によって、ｎ型半導体層２４の第２上面２４ｂ、活性層２６およびｐ型半導体層２８を被覆できるため、ｎ型半導体層２４、活性層２６およびｐ型半導体層２８の封止性を高めることができる。第１ｎ側開口３４ｎにおいて第１保護層３４の内周面３４ｂを第２保護層３６で被覆することにより、封止性を向上できる。また、第１保護層３４の外周面３４ｃを第２保護層３６で被覆することにより、封止性を向上できる。
【0073】
本実施形態によれば、第１保護層３４が第３保護層４４と直接接触せず、第１保護層３４と第３保護層４４の間に第２保護層３６が挿入される素子構造を実現できる。そのため、第１保護層３４と第３保護層４４の材料が同じ場合に、第１保護層３４に形成されるピンホールが第３保護層４４に引き継がれることを防止でき、第３保護層４４による封止性を向上できる。
【0074】
本実施形態によれば、第１保護層３４、第２保護層３６、第３保護層４４および第４保護層４６を含む４層構造によって、素子上部を被覆することにより、半導体発光素子１０の耐湿性を向上できる。特に、ＳｉＯ２から構成される第３保護層４４と、ＳｉＮから構成される第４保護層４６とを組み合わせることにより、半導体発光素子１０の耐湿性を向上できる。また、第３ｐ側開口４４ｐおよび第３ｎ側開口４４ｎを規定する第３保護層４４の内周面４４ｃ，４４ｄを第４保護層４６によって被覆することにより、半導体発光素子１０の耐湿性を向上できる。
【0075】
本実施形態によれば、第３保護層４４の側面４４ｂの全体および外周面４４ｅを第４保護層４６によって被覆することにより、半導体発光素子１０の耐湿性をさらに向上できる。言い換えれば、第４保護層４６がベース層２２と接触することにより、第３保護層４４の外周において第３保護層４４が第４保護層４６によって被覆されずに外部に露出することを防ぐことができる。
【0076】
本実施形態によれば、ｐ側パッド電極４８およびｎ側パッド電極５０のそれぞれは、第４保護層４６と接触し、第３保護層４４と接触しないため、第３保護層４４の上に第４保護層４６が重なる箇所にｐ側パッド電極４８およびｎ側パッド電極５０を形成できる。そのため、ｐ側パッド電極４８およびｎ側パッド電極５０の形成箇所における封止性を高め、半導体発光素子１０の耐湿性をさらに向上できる。
【0077】
本実施形態に係る半導体発光素子１０は、耐湿性に優れるため、パッケージ内に封止することなく使用できる。半導体発光素子１０は、第４保護層４６が外部環境に露出した状態のまま通電使用でき、例えば、チップオンサブマウント（ＣｏＳ；Chip on Submount）の形態で使用できる。
【0078】
本実施形態によれば、第２保護層３６がｐ側被覆電極層３２と直接接触しない構造とすることにより、第２保護層３６を除去して第２ｐ側開口３６ｐを形成するエッチング工程において、ｐ側被覆電極層３２にダメージが生じることを防止できる。第２保護層３６がＡｌ２Ｏ３から構成される場合、Ａｌ２Ｏ３がＳｉＯ２よりもエッチングされにくい材料であるため、第２保護層３６のドライエッチング工程におけるパワーや処理時間を増やす必要がある。そのため、第２保護層３６の除去によって露出する表面へのダメージが大きくなりやすい。本実施形態によれば、第２保護層３６を除去して第２ｐ側開口３６ｐを形成する際に第１保護層３４が露出するため、ｐ側被覆電極層３２へのダメージを防止できる。その結果、ｐ側コンタクト電極３０およびｐ側被覆電極層３２の劣化を抑制し、ｐ側コンタクト電極３０の反射特性の低下を抑制できる。
【0079】
本実施形態によれば、第１保護層３４をウェットエッチングにより除去して第１ｎ側開口３４ｎを形成することにより、ドライエッチングに比べて、ｎ型半導体層２４へのダメージを抑制できる。また、第１保護層３４をドライエッチングにより除去して第１ｐ側開口３４ｐを形成することにより、ウェットエッチングに比べて、ｐ側被覆電極層３２へのダメージを抑制できる。
【0080】
以上、本発明を実施形態にもとづいて説明した。本発明は上述の実施形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
【0081】
以下、本発明のいくつかの態様について説明する。
【0082】
本発明の第１の態様は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含むベース層と、前記ベース層上に設けられ、ｎ型ＡｌＧａＮ系半導体材料から構成され、第１上面および第２上面を有するｎ型半導体層と、前記ｎ型半導体層の前記第１上面に設けられ、ＡｌＧａＮ系半導体材料から構成される活性層と、前記活性層上に設けられるｐ型半導体層と、前記ｐ型半導体層の上面と接触するＲｈ層を含むｐ側コンタクト電極と、前記ｐ側コンタクト電極の上面および側面と接触し、順に積層されるＴｉ層、Ｒｈ層およびＴｉＮ層を含むｐ側被覆電極層と、前記ｐ側被覆電極層上に設けられる第１ｐ側開口を有し、前記ｎ型半導体層の前記第２上面上に設けられる第１ｎ側開口を有し、前記第１ｐ側開口とは異なる箇所において前記ｐ側被覆電極層を被覆し、前記第１ｎ側開口とは異なる箇所において前記ｎ型半導体層の前記第２上面を被覆し、前記活性層および前記ｐ型半導体層と接触し、ＳｉＯ２から構成される第１保護層と、前記ｐ側被覆電極層上に設けられる第２ｐ側開口を有し、前記ｎ型半導体層の前記第２上面上に設けられる第２ｎ側開口を有し、前記第２ｐ側開口の形成範囲が前記第１ｐ側開口の形成範囲よりも大きく、前記第２ｎ側開口の形成範囲が前記第１ｎ側開口の形成範囲よりも小さく、前記第２ｐ側開口および前記第２ｎ側開口とは異なる箇所において前記第１保護層を被覆し、Ａｌ２Ｏ３から構成される第２保護層と、前記第２ｎ側開口において前記ｎ型半導体層の前記第２上面と接触するｎ側コンタクト電極と、前記ｎ側コンタクト電極の上面および側面を被覆し、順に積層されるＴｉＮ層、金属層およびＴｉＮ層を含むｎ側電流拡散層と、前記第１ｐ側開口において前記ｐ側被覆電極層と接触し、順に積層されるＴｉＮ層、金属層およびＴｉＮ層を含むｐ側電流拡散層と、を備える半導体発光素子である。第１の態様によれば、第１保護層および第２保護層の積層構造によって、ｎ型半導体層の第２上面、活性層およびｐ型半導体層を被覆できるため、封止性を向上できる。
【0083】
本発明の第２の態様は、前記第２保護層は、前記第１ｎ側開口を規定する前記第１保護層の内周面を被覆し、前記第１ｎ側開口の内側において前記ｎ型半導体層の前記第２上面と接触する、第１の態様に記載の半導体発光素子である。第２の態様によれば、第１保護層の内周面を第２保護層によって被覆できるため、封止性をさらに向上できる。
【0084】
本発明の第３の態様は、前記第２保護層は、前記第１保護層の外周面を被覆し、前記第１保護層の外側において前記ｎ型半導体層の前記第２上面と接触する、第１または第２の態様に記載の半導体発光素子である。第３の態様によれば、第１保護層の外周面を第２保護層で被覆できるため、封止性をさらに向上できる。
【0085】
本発明の第４の態様は、前記第２保護層は、前記ｐ側被覆電極層と接触しない、第１から第３のいずれか一つの態様に記載の半導体発光素子である。第４の態様によれば、第２保護層がｐ側被覆電極層と直接接触しないため、第２保護層を除去して第２ｐ側開口を形成する際にｐ側被覆電極層へダメージが生じることを防止できる。これにより、反射電極として機能するｐ側コンタクト電極およびｐ側被覆電極層の劣化を抑制し、半導体発光素子の外部取り出し効率を向上できる。
【0086】
本発明の第５の態様は、前記ｐ側電流拡散層上に設けられる第３ｐ側開口と、前記ｎ側電流拡散層上に設けられる第３ｎ側開口とを有し、前記第３ｐ側開口および前記第３ｎ側開口とは異なる箇所において、前記第２保護層、前記ｐ側電流拡散層および前記ｎ側電流拡散層を被覆し、ＳｉＯ２から構成される第３保護層と、前記第３ｐ側開口において前記ｐ側電流拡散層と接続するｐ側パッド電極と、前記第３ｎ側開口において前記ｎ側電流拡散層と接続するｎ側パッド電極と、をさらに備える、第１から第４のいずれか一つの態様に記載の半導体発光素子である。第５の態様によれば、第３保護層をさらに設けることにより、封止性をさらに向上できる。
【0087】
本発明の第６の態様は、前記第３保護層は、前記第２保護層の外周面を被覆し、前記第２保護層の外側において前記ベース層の上面と接触する、第５の態様に記載の半導体発光素子である。第６の態様によれば、第２保護層の外周面を第３保護層で被覆できるため、封止性をさらに向上できる。
【0088】
本発明の第７の態様は、前記ｐ側電流拡散層上において前記第３ｐ側開口の内側に設けられる第４ｐ側開口と、前記ｎ側電流拡散層上において前記第３ｎ側開口の内側に設けられる第４ｎ側開口とを有し、前記第４ｐ側開口および前記第４ｎ側開口とは異なる箇所において、前記第３保護層、前記ｐ側電流拡散層および前記ｎ側電流拡散層を被覆し、ＳｉＮから構成される第４保護層をさらに備え、前記ｐ側パッド電極は、前記第４ｐ側開口において前記ｐ側電流拡散層と接続し、前記ｎ側パッド電極は、前記第４ｎ側開口において前記ｎ側電流拡散層と接続し、前記第４保護層は、前記第３保護層の外周面を被覆し、前記第３保護層の外側において前記ベース層の上面と接触する、第５または第６の態様に記載の半導体発光素子である。第７の態様によれば、第４保護層をさらに設けることにより、封止性をさらに向上できる。また、第３保護層の外周面を第４保護層で被覆できるため、封止性をさらに向上できる。
【0089】
本発明の第８の態様は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含むベース層上にｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層を形成する工程と、前記ｎ型半導体層上に、ＡｌＧａＮ系半導体材料から構成される活性層を形成する工程と、前記活性層上にｐ型半導体層を形成する工程と、前記ｐ型半導体層および前記活性層のそれぞれの一部を除去し、前記ｎ型半導体層の上面を露出させる工程と、前記ｐ型半導体層の上面と接触するＲｈ層を含むｐ側コンタクト電極を形成する工程と、前記ｐ側コンタクト電極の上面および側面と接触し、順に積層されるＴｉ層、Ｒｈ層およびＴｉＮ層を含むｐ側被覆電極層を形成する工程と、前記ｐ側被覆電極層を被覆し、前記ｎ型半導体層の前記上面を被覆し、前記活性層および前記ｐ型半導体層と接触し、ＳｉＯ２から構成される第１保護層を形成する工程と、前記ｎ型半導体層の前記上面上の前記第１保護層を除去し、前記ｎ型半導体層が露出する第１ｎ側開口を形成する工程と、前記第１保護層を被覆し、前記第１ｎ側開口において前記ｎ型半導体層と接触し、Ａｌ２Ｏ３から構成される第２保護層を形成する工程と、前記ｐ側被覆電極層上の前記第２保護層を除去し、前記第１保護層が露出する第２ｐ側開口を形成する工程と、前記第１ｎ側開口の内側において前記第２保護層を除去し、前記第１ｎ側開口の形成範囲よりも小さい形成範囲を有する第２ｎ側開口であって、前記ｎ型半導体層が露出する第２ｎ側開口を形成する工程と、前記第２ｐ側開口の内側において前記第１保護層を除去し、前記第２ｐ側開口の形成範囲よりも小さい形成範囲を有する第１ｐ側開口であって、前記ｐ側被覆電極層が露出する第１ｐ側開口を形成する工程と、前記第２ｎ側開口において前記ｎ型半導体層の前記上面と接触するｎ側コンタクト電極を形成する工程と、前記ｎ側コンタクト電極の上面および側面を被覆し、順に積層されるＴｉＮ層、金属層およびＴｉＮ層を含むｎ側電流拡散層を形成する工程と、前記第１ｐ側開口において前記ｐ側被覆電極層と接触し、順に積層されるＴｉＮ層、金属層およびＴｉＮ層を含むｐ側電流拡散層を形成する工程と、を備える半導体発光素子の製造方法である。第８の態様によれば、第１保護層および第２保護層の積層構造によって、ｎ型半導体層の第２上面、活性層およびｐ型半導体層を被覆できるため、封止性を向上できる。また、第１保護層によってｐ側被覆電極層３２が被覆されている状態で第２ｐ側開口を形成できるため、第２ｐ側開口の形成時におけるｐ側被覆電極層３２へのダメージを防止できる。
【0090】
本発明の第９の態様は、前記第１ｎ側開口を形成する工程は、前記第１保護層をウェットエッチングによって除去し、前記第１ｐ側開口を形成する工程は、前記第１保護層をドライエッチングによって除去する、第８の態様に記載の半導体発光素子の製造方法である。第９の態様によれば、第１保護層をウェットエッチングして前記第１ｎ側開口を形成することによって、ｎ型半導体層２４へのダメージを抑制できる。また、第１保護層をドライエッチングして第１ｐ側開口を形成することにより、ｐ側被覆電極層３２へのダメージを抑制できる。
【0091】
本発明の第１０の態様は、前記ｎ型半導体層の前記上面の外周領域にある前記第１保護層を除去し、前記ｎ型半導体層が露出する第１外周開口を形成する工程をさらに備え、前記第２保護層は、前記第１外周開口を規定する前記第１保護層の外周面を被覆し、前記第１外周開口において前記ｎ型半導体層と接触する、第８または第９の態様に記載の半導体発光素子の製造方法である。第１０の態様によれば、第１保護層の外周面を第２保護層で被覆することにより、封止性をさらに向上できる。
【符号の説明】
【0092】
１０…半導体発光素子、２２…ベース層、２２ａ…上面、２４…ｎ型半導体層、２４ａ…第１上面、２４ｂ…第２上面、２４ｃ…側面、２６…活性層、２６ｂ…側面、２８…ｐ型半導体層、２８ａ…上面、２８ｂ…側面、３０…ｐ側コンタクト電極、３０ａ…上面、３０ｂ…側面、３２…ｐ側被覆電極層、３２ａ…上面、３２ｂ…側面、３４…第１保護層、３４ｎ…第１ｎ側開口、３４ｐ…第１ｐ側開口、３４ｅ…第１外周開口、３６…第２保護層、３６ｎ…第２ｎ側開口、３６ｐ…第２ｐ側開口、３８…ｎ側コンタクト電極、４０…ｎ側電流拡散層、４２…ｐ側電流拡散層、４４…第３保護層、４４ｎ…第３ｎ側開口、４４ｐ…第３ｐ側開口、４８…ｐ側パッド電極、５０…ｎ側パッド電極。
【要約】
【課題】半導体発光素子の信頼性を向上させる。
【解決手段】半導体発光素子１０は、第１保護層３４および第２保護層３６を備える。第１保護層３４は、ｐ側被覆電極層３２上に設けられる第１ｐ側開口３４ｐとは異なる箇所においてｐ側被覆電極層３２を被覆し、ｎ型半導体層２４の第２上面２４ｂ上に設けられる第１ｎ側開口３４ｎとは異なる箇所においてｎ型半導体層２４の第２上面２４ｂを被覆し、活性層２６およびｐ型半導体層２８と接触する。第２保護層３６は、ｐ側被覆電極層３２上に設けられる第２ｐ側開口３６ｐの形成範囲Ｗ２ｐが第１ｐ側開口３４ｐの形成範囲Ｗ１ｐよりも大きく、ｎ型半導体層２４の第２上面２４ｂ上に設けられる第２ｎ側開口３６ｎの形成範囲Ｗ２ｎが第１ｎ側開口３４ｎの形成範囲Ｗ１ｎよりも小さく、第２ｐ側開口３６ｐおよび第２ｎ側開口３６ｎとは異なる箇所において第１保護層３４を被覆する。
【選択図】図１
【解決手段】半導体発光素子１０は、第１保護層３４および第２保護層３６を備える。第１保護層３４は、ｐ側被覆電極層３２上に設けられる第１ｐ側開口３４ｐとは異なる箇所においてｐ側被覆電極層３２を被覆し、ｎ型半導体層２４の第２上面２４ｂ上に設けられる第１ｎ側開口３４ｎとは異なる箇所においてｎ型半導体層２４の第２上面２４ｂを被覆し、活性層２６およびｐ型半導体層２８と接触する。第２保護層３６は、ｐ側被覆電極層３２上に設けられる第２ｐ側開口３６ｐの形成範囲Ｗ２ｐが第１ｐ側開口３４ｐの形成範囲Ｗ１ｐよりも大きく、ｎ型半導体層２４の第２上面２４ｂ上に設けられる第２ｎ側開口３６ｎの形成範囲Ｗ２ｎが第１ｎ側開口３４ｎの形成範囲Ｗ１ｎよりも小さく、第２ｐ側開口３６ｐおよび第２ｎ側開口３６ｎとは異なる箇所において第１保護層３４を被覆する。
【選択図】図１
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】