特許 7373481 配線基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-10-25

(45)【発行日】2023-11-02

(54)【発明の名称】配線基板

(51)【国際特許分類】

   H05K 1/02 20060101AFI20231026BHJP

   H01L 23/12 20060101ALI20231026BHJP

   H01L 23/36 20060101ALI20231026BHJP

【ＦＩ】

H05K1/02 N

H05K1/02 F

H01L23/12 E

H01L23/12 J

H01L23/36 C

【請求項の数】 4

(21)【出願番号】P 2020189239

(22)【出願日】2020-11-13

(65)【公開番号】P2022078511

(43)【公開日】2022-05-25

【審査請求日】2022-06-14

(73)【特許権者】

【識別番号】000004547

【氏名又は名称】日本特殊陶業株式会社

(74)【代理人】

【識別番号】100142745

【弁理士】

【氏名又は名称】伊藤 世子

(74)【代理人】

【識別番号】100136319

【弁理士】

【氏名又は名称】北原 宏修

(74)【代理人】

【識別番号】100148275

【弁理士】

【氏名又は名称】山内 聡

(74)【代理人】

【識別番号】100143498

【弁理士】

【氏名又は名称】中西 健

(72)【発明者】

【氏名】水谷 友昭

【審査官】原田 貴志

(56)【参考文献】

【文献】特開２００３－１９７８３５（ＪＰ，Ａ）

【文献】特開平１１－２６５９７０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ １／０２

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２３／３６

(57)【特許請求の範囲】

【請求項1】

絶縁基板と、
回路素子が搭載される素子搭載予定部を有しているヒートシンクと、
前記絶縁基板上に配置され、パターンの一部が切り欠かれた切り欠き部を有するグランドパターンと、
前記絶縁基板の前記グランドパターンが配置された配置面に配置され、少なくとも一部が前記切り欠き部の領域内に位置しており、前記回路素子に信号線を介して電気的に接続される配線パターンと
を備え、
前記ヒートシンクは、その一部が前記グランドパターンの配置面上に前記グランドパターンの一部と重なるように配置されており、当該配置面上で前記グランドパターンと接合されており、
前記切り欠き部と、前記ヒートシンクとは、平面視で部分的に重なるように配置されている、配線基板。

【請求項2】

前記グランドパターンと前記ヒートシンクとは、溶加材を用いて接合されており、
前記グランドパターン上には、前記溶加材の流出を抑制する流出抑制部が設けられている、請求項１に記載の配線基板。

【請求項3】

前記流出抑制部は、前記配線パターンの前記信号線との接続予定部よりも前記素子搭載予定部から離れた位置において、前記配線パターンを横切るように配置されている、請求項２に記載の配線基板。

【請求項4】

前記グランドパターンに形成されている前記切り欠き部は、前記ヒートシンクの前記素子搭載予定部を避けて形成されている、請求項１から３の何れか１項に記載の配線基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体チップなどを放熱させるためのヒートシンクを備えている配線基板に関する。

【背景技術】

【0002】

集積回路などを搭載した半導体チップは、例えば、スイッチング素子、抵抗、コンデンサなどの様々な回路素子で構成されている。これらの回路素子は、動作中に発熱して高温となることで、故障や動作不良の原因となる。そのため、半導体チップを備えている配線基板には、回路素子から発生した熱を放出させるためのヒートシンクが備えられている。

【0003】

例えば、特許文献１には、配線層が形成された基板上にヒートシンクを介して半導体チップが設けられるとともに、前記配線層が前記ヒートシンクに電気的に接続された半導体集積回路装置が開示されている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開平１１－１９１６０３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１には、ガラスセラミック製の多層基板１に段差状の凹部１０を設け、凹部１０の内部に導電性のヒートシンク４を配置し、ヒートシンク４上にパワーＦＥＴチップ５を取り付けた構成が開示されている。この多層基板１の凹部１０内には、各プリント基板１ａ～１ｄ間に形成されたグランドライン２が露出する。ヒートシンク４の下面は、凹部１０の段差に沿う段差状に形成され、露出したグランドライン２に接触する。ヒートシンク４の下面はプリント基板１ａに形成された接続部１１に接続される。

【0006】

ヒートシンクがグランドラインと電気的に接続されることで、半導体チップからヒートシンクへ伝達された電気信号をグランドラインへ逃がし、ノイズを抑制することができる。しかし、特許文献１に開示されているグランドラインの配置では、信号線（ボンディングワイヤ）を介して半導体チップ上の回路素子と接続された基板上の配線パターンの周囲において、ノイズを十分に抑制することができない。

【0007】

また、配線パターンの周囲にグランドラインを配置したとしても、特許文献１のような構成では、ヒートシンクからグランドラインへ伝達される電気信号に遅れが生じる。そのため、回路素子の動作開始直後のノイズの抑制効果を十分に得ることができない。

【0008】

そこで、本発明では、配線パターンに隣接してグランドラインが配置されている配線基板において、ヒートシンクからグランドラインへ伝達される電気信号の遅延を抑制することを目的とする。

【課題を解決するための手段】

【0009】

本発明の一局面にかかる配線基板は、絶縁基板と、回路素子が搭載される素子搭載予定部を有しているヒートシンクと、前記絶縁基板上に配置され、パターンの一部が切り欠かれた切り欠き部を有するグランドパターンと、前記絶縁基板の前記グランドパターンが配置された配置面に配置され、少なくとも一部が前記切り欠き部の領域内に位置しており、前記回路素子に信号線を介して電気的に接続される配線パターンとを備えている。この配線基板において、前記ヒートシンクは、その一部が前記グランドパターンの配置面上に前記グランドパターンの一部と重なるように配置されており、当該配置面上で前記グランドパターンと接合されている。

【0010】

上記の構成によれば、グランドパターンに形成されている切り欠き部の領域内に配線パターンの少なくとも一部が配置されていることで、配線パターン内を伝達する電気信号へのノイズの影響を低減させることができる。また、ヒートシンクとグランドパターンとが上記のように接合されていることで、ヒートシンクからグランドパターンへ伝達される電気信号（ノイズの原因となる電気信号）の伝達経路を短くすることができる。そのため、ヒートシンクからグランドパターンへ伝達される電気信号の遅延を抑制することができる。

【0011】

上記の本発明の一局面にかかる配線基板において、前記切り欠き部と、前記ヒートシンクとは、平面視で部分的に重なるように配置されていてもよい。

【0012】

上記の構成によれば、切り欠き部の領域内に配置される配線パターンの端部を、ヒートシンクの素子搭載予定部により近づけて配置することができる。これにより、素子搭載予定部に搭載される回路素子と配線パターンとの距離がより短くなり、双方での信号の送受信の速度をより高めることができる。

【0013】

上記の本発明の一局面にかかる配線基板において、前記グランドパターンと前記ヒートシンクとは、溶加材を用いて接合されており、前記グランドパターン上には、前記溶加材の流出を抑制する流出抑制部が設けられていてもよい。

【0014】

上記の構成によれば、グランドパターンとヒートシンクとを溶加材を用いて接合する際に、流出抑制部によって溶加材の流れを堰き止めることができる。したがって、溶加材がグランドパターンの形成領域をつたって配線基板の端部側へ流れることを抑制することができる。

【0015】

上記の本発明の一局面にかかる配線基板において、前記流出抑制部は、前記配線パターンの前記信号線との接続予定部よりも前記素子搭載予定部から離れた位置において、前記配線パターンを横切るように配置されていてもよい。

【0016】

上記の構成によれば、回路素子が搭載された配線基板において、配線パターン上の回路素子とより近い位置で信号線と配線パターンとを接続させることができる。これにより、素子搭載予定部に搭載される回路素子と配線パターンとの間の信号の送受信の速度をより高めることができる。

【0017】

上記の本発明の一局面にかかる配線基板において、前記グランドパターンに形成されている前記切り欠き部は、前記ヒートシンクの前記素子搭載予定部を避けて形成されていてもよい。

【0018】

上記の構成によれば、素子搭載予定部に搭載される回路素子の外周端部の全領域において、回路素子の下方にグランドパターンが存在する構成とすることができる。そのため、回路素子の放熱性をさらに向上させることができる。

【発明の効果】

【0019】

本発明の一局面にかかる配線基板によれば、配線パターンに隣接してグランドパターンが配置されている配線基板において、ヒートシンクからグランドパターンへ伝達される電気信号の遅延を抑制することができる。

【図面の簡単な説明】

【0020】

【図1】第１の実施形態にかかる配線基板の一部分の構成を示す平面模式図である。

【図2】図１に示す配線基板において半導体チップおよび信号線が取り付けられる前の状態を示す平面模式図である。

【図3】図１に示す配線基板のＡ－Ａ線部分の構成を示す断面模式図である。

【図4】図１に示す配線基板のＢ－Ｂ線部分の構成を示す断面模式図である。

【図5】第２の実施形態にかかる配線基板の一部分の構成を示す平面模式図である。

【図6】図５に示す配線基板において半導体チップおよび信号線が取り付けられる前の状態を示す平面模式図である。

【図7】図５に示す配線基板のＣ－Ｃ線部分の構成を示す断面模式図である。

【図8】従来の配線基板の構成を示す断面模式図である。

【発明を実施するための形態】

【0021】

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

【0022】

〔第１の実施形態〕
本実施形態では、本発明にかかる配線基板の一例として、半導体チップ２２が搭載される配線基板１を例に挙げて説明する。

【0023】

図１には、配線基板１の一部分の表面の構成を示す。本実施形態では、便宜上、略平板状の配線基板１において半導体チップ２２が搭載される側の面を表面とし、その反対側の面を裏面とする。但し、配線基板１の表面および裏面の定義はこれに限定はされず、任意に決めることができる。

【0024】

図２には、半導体チップ２２が搭載される前の配線基板１の一部分の表面の構成を示す。この配線基板１は、半導体チップ２２を放熱させるためのヒートシンク２１を備えている。ヒートシンク２１の表面の中央部（破線で示す領域）は、半導体チップ２２などの回路素子が搭載される素子設置面（素子搭載予定部）２１ａとなっている。また、図２に示す配線基板１には、信号線２３は取り付けられていない。図２では、この配線基板１の配線パターン１５において、信号線２３と接続される予定の箇所を接続予定部２３ａとして示す。

【0025】

図３および図４には、配線基板１の断面構成を示す。図３は、図１に示す配線基板１のＡ－Ａ線部分の構成を示す断面模式図である。図４は、図１に示す配線基板１のＢ－Ｂ線部分の構成を示す断面模式図である。

【0026】

半導体チップ２２が搭載される前の配線基板１は、主として、セラミック基板（絶縁基板）１１、第２セラミック部１２、配線パターン１５、堰き止め部（流出抑制部）１７、ヒートシンク２１、およびグランドパターン３１などを備えている。

【0027】

セラミック基板１１は、配線基板１の土台となる部材である。図３などに示すように、第２セラミック部１２は、セラミック基板１１の一部と重なるようにセラミック基板１１上に配置されている。セラミック基板１１および第２セラミック部１２は、複数のセラミックシートを積層して形成されている。

【0028】

セラミック基板１１と第２セラミック部１２との間には、所定形状を有する導電性の金属層（例えば、配線パターン１５、グランドパターン３１など）が設けられている。また、図示はされていないが、セラミック基板１１および第２セラミック部１２を構成している各セラミックシートの間にも、所定形状の導電性の金属層が設けられていてもよい。

【0029】

セラミックシートは、例えば、アルミナ（Ａｌ_２Ｏ_３）を主成分とする高温焼成セラミックで形成することができる。また、別の態様では、セラミックシートは、ガラス－セラミックなどの中温焼成セラミック（ＭＴＣＣ）、または低温焼成セラミック（ＬＴＣＣ）で形成されていてもよい。

【0030】

配線パターン１５は、セラミック基板１１上に形成された導電性の金属層を所定形状にパターニングすることによって形成される。グランドパターン３１は、配線パターン１５と同様に、セラミック基板１１上に形成された導電性の金属層を所定形状にパターニングすることによって形成される。すなわち、配線パターン１５は、セラミック基板１１上のグランドパターン３１の配置面と同じ面上に配置される。

【0031】

配線パターン１５は、信号線２３を介して半導体チップ２２と電気的に接続される。これにより、配線パターン１５と半導体チップ２２との間で電気信号の伝達が可能となる。配線パターン１５は、セラミック基板１１上の半導体チップ２２の近傍から配線基板１の端部の方にまで延びている。配線基板１の端部に到達した配線パターン１５は、さらに、配線基板１の端面から裏面にまで延びている（図３参照）。一例では、配線基板１の裏面において、配線パターン１５は、他の電子部品の接続端子と電気的に接続される。

【0032】

グランドパターン３１は、半導体チップ２２が載置されるヒートシンク２１の外周（例えば、張り出し部２１ｂの形成位置）に沿うように形成されている。例えば、グランドパターン３１は、セラミック基板１１に形成されている開口部１１ａの周縁部上に設けられている（図３および図４参照）。

【0033】

また、グランドパターン３１には、開口部１１ａ側のグランドパターン３１の本体部からセラミック基板１１の端部側へ延びる引き出し部３２（本実施形態では、第１引き出し部３２ａおよび第２引き出し部３２ｂ）が設けられている。セラミック基板１１上の端部の方へ延びる引き出し部３２は、配線基板１の端部にまで到達した後、配線基板１の端面を通って裏面にまで延びている（図４参照）。

【0034】

グランドパターン３１は、上記のような構成を有していることで、ヒートシンク２１上に載置される半導体チップ２２からヒートシンク２１へ伝達された電気信号（ノイズ）を、引き出し部３２から配線基板１の端部側へ送ることができる。このグランドパターン３１に隣接して配線パターン１５が配置されていることで、配線パターン１５内を伝達する電気信号へのノイズの影響を低減させることができる。

【0035】

図１などに示すように、本実施形態では、グランドパターン３１の引き出し部３２は、２つの引き出し部（すなわち、第１引き出し部３２ａおよび第２引き出し部３２ｂ）に分岐している。この２つの引き出し部の間には、金属層の一部が切り欠かれた切り欠き部３３が形成されている。

【0036】

配線パターン１５は、その少なくとも一部が切り欠き部３３で囲まれた領域３３Ａ内に位置している。切り欠き部３３内の領域３３Ａにおいて、配線パターン１５の形成領域以外の領域では、セラミック基板１１が露出している。このように、グランドパターン３１の引き出し部３２の一部を切り欠いた形状とし、この切り欠き部分に配線パターン１５を配置することで、配線パターン１５の周囲にグランドパターンを配置することができる。これにより、配線パターン１５内を伝達する電気信号へのノイズの影響を低減させることができる。

【0037】

本実施形態では、図１などに示すように、切り欠き部３３の形状は略長方形状となっている。但し、切り欠き部３３の形状は、長方形状に限定はされない。切り欠き部は、例えば、半導体チップの近傍に配置される配線パターンの形状に合わせて、この配線パターンを少なくとも部分的に取り囲むような形状となっている。

【0038】

配線パターン１５およびグランドパターン３１などを形成する導電性の金属部は、例えば、銅（Ｃｕ）、チタン（Ｔｉ）、タングステン（Ｗ）、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、またはマンガン（Ｍｎ）などの金属材料、あるいはこれらの金属材料を主成分とする合金材料によって形成することができる。

【0039】

金属部は、例えば、薄膜形成法（例えば、フォトリソグラフィなど）、印刷ペーストによるメタライズ法、金属層をエッチングしてパターン化する方法、パターン状の金属層を転写する方法などの従来公知の方法を用いて、所定形状にパターニングされる。これにより、配線パターン１５およびグランドパターン３１などが形成される。

【0040】

ヒートシンク２１は、平面視で半導体チップ２２よりもやや大きな表面を有する略平板状の部材である。ヒートシンク２１の表面には、半導体チップ２２が搭載される素子設置面２１ａが設けられている。ヒートシンク２１は、熱伝導性および導電性を有する材料で形成されている。このような材料としては、例えば、銅（Ｃｕ）、Ｆｅ（鉄）、Ａｌ（アルミニウム）、ＣｕＷ（銅－タングステン）合金、およびＡｇＰｔ（銀－白金）合金などの金属材料が挙げられる。

【0041】

ヒートシンク２１が熱伝導性を有することで、半導体チップ２２で発生した熱を逃がすことができる。また、ヒートシンク２１が導電性を有することで、半導体チップ２２で発生したノイズをグランドパターン３１へ伝達させることができる。

【0042】

ヒートシンク２１は、セラミック基板１１に形成されている開口部１１ａ内に配置される。ヒートシンク２１の周縁部には、上面部分が外周方向に張り出している張り出し部２１ｂが設けられている（図３参照）。図３および図４に示すように、ヒートシンク２１の張り出し部２１ｂの下面は、セラミック基板１１上のグランドパターン３１の配置面上に配置され、グランドパターン３１と接合されている。グランドパターン３１の上面と、ヒートシンク２１の張り出し部２１ｂの下面とは、ロウ材（溶加材）４１によって接合されている。

【0043】

このように、ヒートシンク２１の一部（例えば、張り出し部２１ｂ）は、ロウ材４１、半田などの溶加材を介して、グランドパターン３１と面接触した状態で配置されている。この状態は、ヒートシンク２１が、グランドパターン３１の一部と重なるように配置されており、グランドパターン３１の配置面上でグランドパターンと接合されている状態の一例である。この状態は、ヒートシンク２１の一部とグランドパターン３１の一部とが、他の絶縁基板（具体的には、絶縁基板内の導電性ビア）を介することなく接合されている状態ということもできる。

【0044】

堰き止め部（流出抑制部）１７は、グランドパターン上にグランドパターンの配置面から突出するように設けられている。具体的には、堰き止め部１７は、ヒートシンク２１側から配線基板１の端部側へと延びるグランドパターン３１の第１引き出し部３２ａおよび第２引き出し部３２ｂを横切るように配置されている。

【0045】

このような堰き止め部１７が設けられていることで、セラミック基板１１にヒートシンク２１をロウ付けする際に、液状のロウ材がグランドパターンの形成領域をつたって配線基板１の端部側へ流れることを抑制することができる。これにより、セラミック基板１１上にヒートシンク２１を接合させるためのロウ材が広範囲に流出して、接合部分のロウ材の量が減少することを抑制することができる。

【0046】

堰き止め部１７は、非導電性の材料で形成されている。このような材料としては、例えば、アルミナ（Ａｌ_２Ｏ_３）、窒化アルミ（ＡｌＮ）、ガラスなどのセラミック材料、ポリイミド樹脂、エポキシ樹脂などの樹脂材料などが挙げられる。これらの中でも、耐熱性、強度などに優れているアルミナ（Ａｌ_２Ｏ_３）を好適に用いることができる。

【0047】

半導体チップ２２は、例えば、スイッチング素子、抵抗、コンデンサなどの様々な回路素子で構成されている。半導体チップ２２は、従来公知の半導体チップの構成が適用できる。半導体チップ２２は、図２に示す配線基板１のヒートシンク２１の表面に設けられている素子設置面２１ａ上に設置される。そして、半導体チップ２２に備えられている各接続端子は、信号線２３の一端と電気的に接続される。信号線２３は、導電性の芯材を有しており、電気信号を伝達する。信号線２３の他端は、配線パターン１５の接続予定部２３ａに設けられている接続端子と電気的に接続される。

【0048】

なお、図２に示すように、堰き止め部１７は、配線パターン１５における信号線２３との接続予定部２３ａよりも素子設置面２１ａから離れた位置において、配線パターン１５を横切るように配置されている。この構成によれば、半導体チップ２２が搭載された配線基板１において、配線パターン１５上の半導体チップ２２とより近い位置で信号線２３と配線パターン１５とを接続させることができる。これにより、半導体チップ２２と配線パターン１５との間の信号の送受信の速度をより高めることができる。

【0049】

本実施形態にかかる配線基板１は、上記のような構成を有することで、ヒートシンク２１からグランドパターン３１の引き出し部３２へ伝達される電気信号の遅延を抑制することができる。この点について、従来の配線基板９０１と比較して説明する。図８には、従来の配線基板９０１の断面構成を示す。

【0050】

配線基板９０１は、主として、セラミック基板９１１、第２セラミック部９１２、第３セラミック部９１３、配線パターン（図示せず）、ヒートシンク９２１、およびグランドパターン９３１などを備えている。ヒートシンク９２１上には、半導体チップ２２が搭載される。

【0051】

セラミック基板９１１、第２セラミック部９１２、および第３セラミック部９１３は、本実施形態にかかる配線基板１におけるセラミック基板１１および第２セラミック部１２に相当する。配線パターンは、信号線（図示せず）を介して半導体チップ２２と電気的に接続される。ヒートシンク９２１は、セラミック基板９１１に形成されている開口部内に配置される。

【0052】

グランドパターン９３１は、セラミック基板９１１上に形成されており、半導体チップ２２の近傍から配線基板９０１の端部にまで延びている。グランドパターン９３１は、セラミック基板９１１内を貫通する導電性ビア（図示せず）を介して、ヒートシンク９２１と電気的に接続されている。これにより、ヒートシンク９２１上に載置される半導体チップ２２からヒートシンク９２１へ伝達された電気信号（ノイズ）をグランドパターン９３１から配線基板９０１の端部側へ逃がすことができる。

【0053】

図８には、半導体チップ２２で発生したノイズがグランドパターン９３１へ伝達される様子を矢印で模式的に示す。また、図４には、本実施形態にかかる配線基板１において、半導体チップ２２で発生したノイズがグランドパターン３１（具体的には、第２引き出し部３２ｂ）へ伝達される様子を矢印で模式的に示す。

【0054】

配線基板９０１では、半導体チップ２２で発生したノイズの原因となる電気信号は、先ずヒートシンク９２１へ伝わった後、セラミック基板９１１に設けられた導電性ビアを介してグランドパターン９３１へ伝わる（図８の矢印参照）。一方、配線基板１では、ヒートシンク２１とグランドパターン３１とは、ロウ材４１を介して互いに面接触した状態となっているため、半導体チップ２２で発生したノイズの原因となる電気信号は、ヒートシンク２１からグランドパターン３１へほぼ直接的に伝わる（図４の矢印参照）。

【0055】

このように、配線基板１は、配線基板９０１と比較して、ノイズ抑制の効果を発揮させるための電気信号の伝達経路が短くなる。そのため、ヒートシンクからグランドパターンへ伝達される電気信号の遅延を抑制することができ、半導体チップ２２への信号の入出力のタイミングとほぼ同時に、ノイズ抑制の効果を発揮させることができる。

【0056】

また、本実施形態にかかる配線基板１では、図１などに示すように、切り欠き部３３で囲まれた領域３３Ａと、ヒートシンク２１とは、平面視で部分的に重なるように配置されている。本実施形態では、図３に示すように、ヒートシンク２１の張り出し部２１ｂが、切り欠き部３３内の領域３３Ａに張り出すように設けられている。

【0057】

この構成により、配線パターン１５の半導体チップ側の端部を半導体チップ２２により近づけて配置することができる。これにより、半導体チップ２２と配線パターン１５との距離がより短くなり、双方での信号の送受信をより速めることができる。

【0058】

また、グランドパターン３１に形成されている切り欠き部３３は、ヒートシンク２１の素子設置面（素子搭載予定部）２１ａを避けて形成されている（図２参照）。すなわち、図１に示すように、グランドパターン３１に形成されている切り欠き部３３内の領域３３Ａは、上面視で半導体チップ２２と重複する領域を有しないように設けられている。

【0059】

この構成により、半導体チップ２２の外周端部の全領域において、半導体チップ２２の下方にグランドパターン３１が存在するため、半導体チップ２２の放熱性をさらに向上させることができる。

【0060】

（第１の実施形態のまとめ）
以上のように、本実施形態にかかる配線基板１は、セラミック基板１１、ヒートシンク２１、グランドパターン３１、および配線パターン１５などを備えている。ヒートシンク２１は、半導体チップ２２が搭載される素子設置面２１ａを有している。グランドパターン３１は、セラミック基板１１上に配置され、切り欠き部３３を有する。ヒートシンク２１とグランドパターン３１とは、ロウ材４１などを用いて接合されている。配線パターン１５は、セラミック基板１１のグランドパターン３１が配置された配置面に配置され、少なくとも一部が切り欠き部３３の領域３３Ａ内に位置している。素子設置面２１ａに半導体チップ２２が設置された後、配線パターン１５は、信号線２３を介して半導体チップ２２に電気的に接続される。

【0061】

上記の構成によれば、グランドパターン３１がヒートシンク２１と接合されることで、半導体チップ２２からヒートシンク２１へ伝達された電気信号（ノイズの原因となる電気信号）をグランドパターンへ逃がし、ノイズを抑制することができる。そして、グランドパターン３１に形成されている切り欠き部３３で囲まれた領域３３Ａ内に配線パターン１５の少なくとも一部を配置することで、配線パターン１５内を伝達する電気信号（半導体チップ２２との間の入出力信号）へのノイズの影響を低減させることができる。

【0062】

また、本実施形態にかかる配線基板１においては、ヒートシンク２１の一部（例えば、張り出し部２１ｂ）がグランドパターン３１の配置面上にグランドパターン３１の一部と重なるように配置されており、当該配置面上でグランドパターン３１と接合されている。この構成により、ノイズ抑制の効果を発揮させるために、ヒートシンク２１からグランドパターン３１へ伝達される電気信号の伝達経路を短くすることができる。そのため、ヒートシンク２１からグランドパターン３１へ伝達される電気信号の遅延を抑制することができ、半導体チップ２２への信号の入出力のタイミングとほぼ同時に、ノイズ抑制の効果を発揮させることができる。

【0063】

なお、本実施形態で例示した図１などでは、配線基板１に備えられている配線パターン１５は一つのみ示されているが、配線パターン１５の個数は一つに限定されない。配線パターン１５が複数並んで配置されている構成では、隣り合う配線パターン１５同士の間にグランドパターン３１が設けられていることが好ましい。より好ましくは、一つの配線パターン１５ごとに、それを囲うようにグランドパターン３１の切り欠き部３３が設けられているのがよい。すなわち、一つの切り欠き部３３で囲まれた領域３３Ａ内に、一つの配線パターン１５の少なくとも一部が配置されている構成がよい。これにより、各配線パターン１５内を伝達する電気信号（半導体チップ２２との間の入出力信号）へのノイズの影響を低減させることができる。

【0064】

〔第２の実施形態〕
続いて、第２の実施形態にかかる配線基板１０１について、図５から図７を参照しながら説明する。本実施形態にかかる配線基板１０１は、主として、グランドパターンに設けられている切り欠き部の構成が第１の実施形態とは異なっている。

【0065】

図５には、配線基板１０１の一部分の表面の構成を示す。図６には、半導体チップ２２が搭載される前の配線基板１０１の一部分の表面の構成を示す。図７には、配線基板１０１の断面構成を示す。図７は、図５に示す配線基板１のＣ－Ｃ線部分の構成を示す断面模式図である。

【0066】

配線基板１０１は、半導体チップ２２を放熱させるためのヒートシンク２１を備えている。図６に示すように、ヒートシンク２１の表面の中央部（破線で示す領域）は、半導体チップ２２などの回路素子が搭載される素子設置面（素子搭載予定部）２１ａとなっている。なお、図６に示す配線基板１０１には、信号線２３は取り付けられていない。図６では、この配線基板１の配線パターン１５において、信号線２３と接続される予定の箇所を接続予定部１２３ａとして示す。

【0067】

半導体チップ２２が搭載される前の配線基板１０１は、主として、セラミック基板（絶縁基板）１１、第２セラミック部１２、配線パターン１１５、堰き止め部（流出抑制部）１１７、ヒートシンク２１、およびグランドパターン３１などを備えている。セラミック基板（絶縁基板）１１、および第２セラミック部１２は、第１の実施形態と同様の構成が適用できる。

【0068】

ヒートシンク２１は、第１の実施形態と同様に、セラミック基板１１に形成されている開口部１１ａ内に配置される。ヒートシンク２１の周縁部には、上面部分が外周方向に張り出している張り出し部２１ｂが設けられている（図７参照）。図７に示すように、ヒートシンク２１の張り出し部２１ｂの下面は、セラミック基板１１上のグランドパターン３１の配置面上に配置され、グランドパターン３１と接合されている。グランドパターン３１の上面と、ヒートシンク２１の張り出し部２１ｂの下面とは、ロウ材（溶加材）４１によって接合されている。

【0069】

グランドパターン３１は、第１の実施形態と同様に、半導体チップ２２が載置されるヒートシンク２１の外周（例えば、張り出し部２１ｂの形成位置）に沿うように形成されている。本実施形態では、グランドパターン３１には、開口部１１ａ側のグランドパターン３１の本体部からセラミック基板１１の端部側へ延びる引き出し部１３２（本実施形態では、第１引き出し部１３２ａおよび第２引き出し部１３２ｂ）が設けられている。セラミック基板１１上の端部の方へ延びる引き出し部１３２は、配線基板１０１の端部にまで到達した後、配線基板１０１の端面を通って裏面にまで延びている（図７参照）。

【0070】

図５などに示すように、本実施形態では、グランドパターン３１の引き出し部１３２は、２つの引き出し部（すなわち、第１引き出し部１３２ａおよび第２引き出し部１３２ｂ）に分岐している。この２つの引き出し部の間には、金属層の一部が切り欠かれた切り欠き部１３３が形成されている。

【0071】

なお、本実施形態では、切り欠き部１３３の形状が第１の実施形態の切り欠き部３３の形状とは異なっている。本実施形態では、切り欠き部１３３の半導体チップ２２側の端部は、ヒートシンク２１の端部よりも配線基板１の端部側に位置している。すなわち、ヒートシンク２１の端部の全領域は、グランドパターン３１と上面視で重なっている。この構成により、グランドパターン３１上にヒートシンク２１をロウ付けしたときに、グランドパターン３１とヒートシンク２１とをより強固に接合させることができる。

【0072】

配線パターン１１５は、信号線２３を介して半導体チップ２２と電気的に接続される。第１の実施形態の配線パターンと同様に、配線パターン１１５は、セラミック基板１１上の半導体チップ２２の近傍から配線基板１の端部の方にまで延びている。なお、後述するように、配線パターン１１５の半導体チップ２２側の端部の位置が、第１の実施形態の配線パターン１５の端部の位置とは異なっている。

【0073】

配線パターン１１５は、その少なくとも一部が切り欠き部１３３で囲まれた領域１３３Ａ内に位置している。切り欠き部１３３内の領域１３３Ａにおいて、配線パターン１１５の形成領域以外の領域では、セラミック基板１１が露出している。このように、グランドパターン３１の引き出し部１３２の一部を切り欠いた形状とし、この切り欠き部分に配線パターン１１５を配置することで、配線パターン１１５の周囲にグランドパターンを配置することができる。これにより、配線パターン１１５内を伝達する電気信号へのノイズの影響を低減させることができる。

【0074】

堰き止め部（流出抑制部）１１７は、グランドパターン上にグランドパターンの配置面から突出するように設けられている。具体的には、堰き止め部１１７は、ヒートシンク２１側から配線基板１０１の端部側へと延びるグランドパターン３１の第１引き出し部１３２ａおよび第２引き出し部１３２ｂを横切るように配置されている。

【0075】

堰き止め部１１７が設けられていることで、セラミック基板１１にヒートシンク２１をロウ付けする際に、液状のロウ材がグランドパターンの形成領域をつたって配線基板１の端部側へ流れることを抑制することができる

【0076】

本実施形態では、堰き止め部１１７は、配線パターン１１５の全領域よりも半導体チップ２２側に配置される。すなわち、堰き止め部１１７は、配線パターン１１５上を跨がない構成となっている。この構成により、堰き止め部１１７を、ヒートシンク２１とグランドパターン３１とのロウ付けによる接合部のより近くに配置することができる。

【0077】

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、本明細書で説明した異なる実施形態の構成を互いに組み合わせて得られる構成についても、本発明の範疇に含まれる。

【0078】

上述の実施形態では、半導体チップが搭載された配線基板を例に挙げて説明しているが、本発明にかかる配線基板には、半導体チップは備えられていなくてもよい。すなわち、配線基板は、絶縁基板と、半導体チップが搭載される予定の素子搭載予定部を有しているヒートシンクと、絶縁基板上に配置されたグランドパターンと、絶縁基板のグランドパターンが配置された配置面に配置された配線パターンとを少なくとも備えていればよい。

【符号の説明】

【0079】

１ ：配線基板
１１ ：セラミック基板（絶縁基板）
１５ ：配線パターン
１７ ：堰き止め部（流出抑制部）
２１ ：ヒートシンク
２１ａ ：（ヒートシンクの）素子設置面（素子搭載予定部）
２２ ：半導体チップ（回路素子）
２３ ：信号線
２３ａ ：（配線パターンの信号線との）接続予定部
３１ ：グランドパターン
３３ ：切り欠き部
３３Ａ ：（切り欠き部で囲まれた）領域
４１ ：ロウ材（溶加材）
１０１ ：配線基板
１１５ ：配線パターン
１１７ ：堰き止め部（流出抑制部）
１３３ ：切り欠き部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】