特許 7373675 検査対象の欠陥パターンの抽出装置、抽出方法及び記憶媒体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-10-25

(45)【発行日】2023-11-02

(54)【発明の名称】検査対象の欠陥パターンの抽出装置、抽出方法及び記憶媒体

(51)【国際特許分類】

   H01L 21/66 20060101AFI20231026BHJP

   G01N 21/956 20060101ALI20231026BHJP

【ＦＩ】

H01L21/66 J

G01N21/956 A

【請求項の数】 10

(21)【出願番号】P 2022553623

(86)(22)【出願日】2020-05-19

(65)【公表番号】

(43)【公表日】2023-04-26

(86)【国際出願番号】 CN2020090993

(87)【国際公開番号】W WO2021184525

(87)【国際公開日】2021-09-23

【審査請求日】2022-09-06

(31)【優先権主張番号】202010201826.X

(32)【優先日】2020-03-20

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】522261477

【氏名又は名称】上海集成電路研発中心有限公司

【氏名又は名称原語表記】ＳＨＡＮＧＨＡＩ ＩＣ Ｒ ＆ Ｄ ＣＥＮＴＥＲ ＣＯ．， ＬＴＤ．

【住所又は居所原語表記】Ｎｏ． ４９７， Ｇａｏｓｉ Ｒｏａｄ， Ｚｈａｎｇｊｉａｎｇ Ｈｉ－Ｔｅｃｈ Ｐａｒｋ， Ｐｕｄｏｎｇ Ｓｈａｎｇｈａｉ ２０１２１０， Ｃｈｉｎａ

(73)【特許権者】

【識別番号】522261488

【氏名又は名称】上海先綜検測有限公司

【氏名又は名称原語表記】ＳＨＡＮＧＨＡＩ ＡＬＩＴＥＣＳ ＣＯ．， ＬＴＤ．

【住所又は居所原語表記】Ｒｏｏｍ ４０６－Ａ， ４ｔｈ Ｆｌｏｏｒ Ｎｏ． ４４４ Ｅａｓｔ Ｊｉａｎｇｗａｎ Ｒｏａｄ， Ｈｏｎｇｋｏｕ Ｄｉｓｔｒｉｃｔ Ｓｈａｎｇｈａｉ ２０００８１， Ｃｈｉｎａ

(74)【代理人】

【識別番号】110002262

【氏名又は名称】ＴＲＹ国際弁理士法人

(72)【発明者】

【氏名】小林 尚弘

(72)【発明者】

【氏名】李 銘

(72)【発明者】

【氏名】趙 宇航

(72)【発明者】

【氏名】盧 意飛

(72)【発明者】

【氏名】黄 寅

【審査官】今井 聖和

(56)【参考文献】

【文献】特開２００８－３００６７０（ＪＰ，Ａ）

【文献】特開２００８－２５１７６６（ＪＰ，Ａ）

【文献】特開２０１９－１２９１６９（ＪＰ，Ａ）

【文献】特開２０１７－０３２９９８（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１４／０３１０６７０（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１８／０２９３３３４（ＵＳ，Ａ１）

【文献】特表２０１７－５２４９６３（ＪＰ，Ａ）

【文献】特開２００９－１０５２９２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／６６

Ｇ０１Ｎ ２１／９５６

(57)【特許請求の範囲】

【請求項1】

検査対象の欠陥パターンを読み取るための欠陥検査結果読み取りモジュールと、
前記欠陥パターンを受け取り、前記欠陥パターンを解析する欠陥検査結果解析モジュールと、
前記検査対象のオリジナルデザインレイアウトを受け取るレイアウトデータ読み取りモジュールと、
受け取られた前記オリジナルデザインレイアウトを解析するレイアウトデータ解析モジュールと、
前記オリジナルデザインレイアウトのデザインノード情報に基づいてルールベースの中のデザインルールの制約限界でレイアウトされたパターンを第一の種類の危険箇所として抽出するルールベース解析モジュールと、
半導体製造工程の物理モデルに基づく、前記危険箇所を含むデザインレイアウトに対してシミュレーション予測を行い、製造上不具合を発生する可能性のある場所を決定し、不具合の場所の周辺の物理モデルの影響範囲を切り取ったレイアウトパターンを第二の種類の危険箇所として抽出する物理シミュレーション実行解析モジュールと、
前記ルールベースに基づいて抽出したすべての第一の種類の危険箇所とシミュレーションに基づいて抽出したすべての第二の種類の危険箇所に対して、危険箇所のマッチンググルーピングの方法でマッチングしグルーピングし、同じグループの中の候補パターンを一つに合併し、候補パターンセットを形成するパターンマッチング実行解析モジュールと、
前記欠陥パターンを受け取り、前記候補パターンセットの中の全ての候補パターンを前記欠陥パターンの相応する部分と比較することによって、前記欠陥パターンの中の相応する部分の欠陥の検査重要度を判定するデータ処理解析モジュールとを含むことを特徴とする検査対象の欠陥パターンの抽出装置。

【請求項2】

前記半導体製造工程の物理モデルは、リソグラフィ工程モデル、エッチング工程モデルと化学的機械式研磨（ＣＭＰ）工程モデルの中の一つを少なくとも含むことを特徴とする請求項１に記載の検査対象の欠陥パターンの抽出装置。

【請求項3】

前記危険箇所をマッチングしグルーピングする方式は、
形状が完全一致であるパターンを同じと見なしグループ化する第一の種類の方式、
形状が類似するパターンを類似すると見なしグループ化する第二の種類の方式、及び、
グルーピングされた同じ組から代表パターンを選択する第三の種類の方式のうちの一つの種類又は複数の種類を含むことを特徴とする請求項１に記載の検査対象の欠陥パターンの抽出装置。

【請求項4】

前記データ処理解析モジュールと接続し、前記候補パターンセットの中の全ての候補パターンを記憶する記憶モジュールを更に含むことを特徴とする請求項１に記載の検査対象の欠陥パターンの抽出装置。

【請求項5】

データ処理解析モジュールとディスプレイとの間に接続される画面表示制御モジュールと、データ処理解析モジュールとキーボードとの間に接続されるキーボード制御モジュールと、を更に含むことを特徴とする請求項１に記載の検査対象の欠陥パターンの抽出装置。

【請求項6】

検査対象の欠陥パターンを読み取って解析するステップと、
前記検査対象のオリジナルデザインレイアウトを受け取って解析するステップと、
前記オリジナルデザインレイアウトのデザインノード情報に基づいてルールベースの中のデザインルールの制約限界でレイアウトされたパターンを危険箇所として抽出するステップと、
半導体製造工程の物理モデルに基づく、第一の種類の危険箇所を含むオリジナルデザインレイアウトに対してシミュレーション予測を行い、製造上不具合を発生する可能性のある場所を決定し、不具合の場所の周辺の物理モデルの影響範囲を切り取ったレイアウトパターンを第二の種類の危険箇所として抽出するステップと、
前記ルールベースで抽出したすべての第一の種類の危険箇所とシミュレーションで抽出したすべての第二の種類の危険箇所に対して、危険箇所のマッチンググルーピングの方法でマッチングしグルーピングし、同じグループの中の候補パターンを一つに合併し、候補パターンセットを形成するステップと、
前記欠陥パターンを受け取り、前記候補パターンセットの中の全ての候補パターンを前記欠陥パターンの相応する部分と比較することによって、前記欠陥パターンの中の相応する部分の欠陥の検査重要度を判定するステップとを含むことを特徴とする検査対象の欠陥パターンの抽出方法。

【請求項7】

前記検査重要度に基づき、検査重要度の高い前記候補パターンに対応する前記欠陥パターンの中の相応する部分を優先検査パターンとし、その後、それぞれの他の前記候補パターンに対応する前記欠陥パターンの中の相応する部分を順に検査するステップを更に含むことを特徴とする請求項６に記載の検査対象の欠陥パターンの抽出方法。

【請求項8】

請求項１に記載の検査対象の欠陥パターンの抽出装置において、前記危険箇所をマッチングしグルーピングする方式は、
形状が完全一致であるパターンを同じと見なしグループ化する第一の種類の方式、
形状が類似するパターンを類似すると見なしグループ化する第二の種類の方式、及び、
グルーピングされた同じ組から代表パターンを選択する第三の種類の方式のうちの一つの種類又は複数の種類を含むことを特徴とする請求項６に記載の検査対象の欠陥パターンの抽出方法。

【請求項9】

コンピュータにより実行可能な検査対象の欠陥パターンの抽出プログラムを記憶し、前記コンピュータにインストールされて実行され、検査装置から出力される検査対象の欠陥パターンに対して重要度の高い検査対象の欠陥パターンの選択を行うコンピュータ可読媒体であって、
前記コンピュータは、
前記検査対象の欠陥パターンを読み取って解析することと、前記検査対象のオリジナルデザインレイアウトを受け取って解析することと、
前記オリジナルデザインレイアウトのデザインノード情報に基づいてルールベースの中のデザインルールの制約限界でレイアウトされたパターンを第一の種類の危険箇所として抽出することと、
半導体製造工程の物理モデルに基づく、前記第一の種類の危険箇所を含むデザインレイアウトに対してシミュレーション予測を行い、製造上不具合を発生する可能性のある場所を決定し、不具合の場所の周辺の物理モデルの影響範囲を切り取ったレイアウトパターンを第二の種類の危険箇所として抽出形成することと、
前記ルールベースで抽出したすべての第一の種類の危険箇所とシミュレーションで抽出したすべての第二の種類の危険箇所に対して、危険箇所のマッチンググルーピングの方法でマッチングしグルーピングし、同じグループの中の候補パターンを一つに合併し、候補パターンセットを形成することと、
前記欠陥パターンを受け取り、前記候補パターンセットの中の全ての候補パターンを前記欠陥パターンの相応する部分と比較することによって、前記欠陥パターンの中の相応する部分の欠陥の検査重要度を判定することとを含むプログラムを実行することを特徴とするコンピュータ可読媒体。

【請求項10】

前記危険箇所をマッチングしグルーピングする方式は、
形状が完全一致であるパターンを同じと見なしグループ化する第一の種類の方式、
形状が類似するパターンを類似すると見なしグループ化する第二の種類の方式、及び、
グルーピングされた同じ組から代表パターンを選択する第三の種類の方式のうちの一つの種類又は複数の種類を含むことを特徴とする請求項９に記載の検査対象の欠陥パターンの抽出方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体製造技術分野に関し、特に、検査対象の欠陥パターンの抽出装置、抽出方法及び記憶媒体に関するものである。

【背景技術】

【0002】

ウェハの製造過程においては、３極トランジスター、ダイオード、キャパシタンス、抵抗及び金属層の様々な物理的な部材は、微細なパターンの形でウェハの表面上又は表面層に形成している。半導体ウェハ又はマスクの上の微細なパターンに対して欠陥検査を行う際、業界においては、通常、全面検査の方法及び検査範囲を絞りこむ方法を実施する。全面検査の方法は、検査装置から出力された全ての欠陥パターンを検査するが、検査時間が膨大になる課題がある。検査範囲を絞り込む方法は、選択された欠陥パターンを検査し、選択されない欠陥パターンを検査しない。検査範囲を絞り込む方法は、検査時間は、短縮できるが、事前にどの欠陥パターンかを選択して（即ち、検査の意味のある欠陥パターンを選択して）検査するかを決定する必要がある。

【0003】

検査範囲を絞り込む方法（即ち、検査の意味のある欠陥パターンを選択する方法）は、検査装置から出力された欠陥パターンからウェハ上のニューサンス欠陥（ｎｕｉｓａｎｃｅ ｄｅｆｅｃｔ）を識別し、それを検査対象から外すことで、検査の数を絞ることができる。ニューサンス欠陥（ｎｕｉｓａｎｃｅ ｄｅｆｅｃｔ）とは、許容可能と判断された欠陥のことである。従来技術（例えば、日本特許公報 第５６２８６５６号など）においては、ウェハ及びマスクをデザインする際のデザイナインテントデータ（ｄｅｓｉｇｎｅｒ ｉｎｔｅｎｔ ｄａｔａ）を用いて真に検査の意味のある欠陥パターンを選び出すという方法が使われている。

【0004】

図１は、従来技術による、検査範囲を絞り込む方法に基づいて検査対象の欠陥パターンの欠陥抽出のモードを実現する模式図である。図１に示すように、符号１０は、レチクルにより決定された検査必要データを示し、符号２０は、デザイナインテントデータを示し、符号２２は、レチクル上の許容可能な欠陥を判定することを示し、符号２４は、レチクルの座標をウェハの座標に変換することを示し、符号２６は、レチクルを用いてウェハにパターン形成することを示し、符号２８は、ウェハの検査を示し、符号３０は、ウェハ上のニューサンス欠陥を識別することを示し、符号３２は、ウェハ上の実際の欠陥からニューサンス欠陥を分離することを示し、符号３４は、実際の欠陥を表すデータを処理することを示し、符号３６は、ウェハの二次元マップを生成することを示し、符号３８は、ニューサンス欠陥（ｎｕｉｓａｎｃｅ ｄｅｆｅｃｔ）が半導体装置の歩留まりに影響をするかどうかを判定することを示し、符号４０は、許容可能な欠陥が正確に分類されたかどうかを判定することを示し、符号４２は、レチクル内の検査対象の欠陥パターンを分析し、当該ウェハをリワークし又は廃棄しなければならないかどうかを判定することを示す。

【0005】

しかしながら、上述した方法は、全ての欠陥パターンをデザイナインテントデータで解析し、判定を行う必要がある。検査装置から出力される欠陥パターンの数及びデータ量は、膨大であるため、その解析にも時間が掛かるという問題があった。上記のように、現状技術では、検査する意味のある欠陥パターンを効率よく短時間で検出することが難しいという課題が有った。

【0006】

また、従来技術においては、上述したデザイナインテントデータをニューサンス欠陥かどうかの判断材料に使う他に、レチクルの印刷性をシミュレーションするプログラムの結果、電気的特性のシミュレーションの結果をニューサンス欠陥（ｎｕｉｓａｎｃｅ ｄｅｆｅｃｔ）かどうかの判断材料に使っており、即ち、デザイナインテントデータ、レチクルの印刷性をシミュレーションするプログラムの結果及び電気的特性のシミュレーションの結果等をニューサンス欠陥かどうかの判断材料に使っているが、上述した方法では、それ以外の製造工程における物理的な危険箇所をニューサンス欠陥かどうかの判断材料に使っていなかった。

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明は、検査範囲を絞り込むことで高速な検査対象の欠陥パターンの抽出装置及び方法を提供することを目的とする。入力のデザインレイアウトデータをベースにし、デザインレイアウトデータの解析及び半導体製造工程をシミュレーションするプログラムを利用することで危険箇所を予め抽出し検査装置から出力される欠陥パターンの検査重要度を判定するので、解析時間を大幅に削減することができる。

【課題を解決するための手段】

【0008】

上述した目的を実現するために、本発明の技術案は、検査対象の欠陥パターンの抽出装置を提供する。当該検査対象の欠陥パターンの抽出装置は、前記検査対象の欠陥パターンを読み取るための欠陥検査結果読み取りモジュールと、前記欠陥パターンを受け取り、前記欠陥パターンを解析する欠陥検査結果解析モジュールと、前記検査対象のオリジナルデザインレイアウトを受け取るレイアウトデータ読み取りモジュールと、
前記オリジナルデザインレイアウトを解析するレイアウトデータ解析モジュールと、
前記オリジナルデザインレイアウトの前記デザインノード情報に基づいてデザインルールの制約限界でレイアウトされたパターンを第一の種類の危険箇所として抽出するルールベース解析モジュールと、
半導体製造工程の物理モデルによる、前記第一の種類の危険箇所を含むオリジナルデザインレイアウトに対してシミュレーション予測を行い、製造上不具合を発生する可能性のある場所を決定し、不具合の場所の周辺の物理モデルの影響範囲を切り取ったレイアウトパターンを第二の種類の危険箇所として抽出する物理シミュレーション実行解析モジュールと、前記ルールベースで抽出したすべての第一の種類の危険箇所とシミュレーションで抽出したすべての第二の種類の危険箇所に対して、危険箇所のマッチンググルーピングの方法でマッチングしたのち、グルーピングし、同じグループの中の候補パターンを一つに合併し、候補パターンセットを形成するパターンマッチング実行解析モジュールと、前記欠陥パターンを受け取り、前記候補パターンセットの中の全ての候補パターンを前記欠陥パターンの相応する部分と比較することによって、前記欠陥パターンの中の相応する部分の欠陥の検査重要度を判定するデータ処理解析モジュールと、を含む。

【0009】

更に、前記半導体製造工程の物理モデルは、レイアウトパターンをウェハの上に焼き付けるリソグラフィ工程モデル、パターン形成されたものに対して、個々の形状を完成させるエッチング工程モデルとウェハ表面を研磨する化学的機械式研磨（ＣＭＰ）工程モデルの中の一つを少なくとも含む。

【0010】

更に、前記危険箇所をマッチングしグルーピングする方式は、形状が完全一致であるパターンを同じと見なしグループ化する第一の種類の方式、形状が類似するパターンを類似すると見なしグループ化する第二の種類の方式とグルーピングされた同じ組から代表パターンを選択する第三の種類の方式のうちの一つの種類又は複数の種類を含む。

【0011】

更に、前記検査対象の欠陥パターンの抽出装置は、前記データ処理解析モジュールに接続し、前記候補パターンセットの中の全ての候補パターンを記憶する記憶モジュールを更に含む。

【0012】

上述した目的を実現するために、本発明のもう一つの技術案は、検査対象の欠陥パターンの抽出方法を提供する。当該検査対象の欠陥パターンの抽出方法は、ルールベースの中のデザインノードパラメータに基づいて第一の種類の危険箇所抽出ルールを指定するステップＳ１と、前記検査対象の設計時にＣＡＤなどで作成されたオリジナルデザインレイアウトを受け取るステップＳ２と、前記オリジナルデザインレイアウトのデザインノード情報に基づき、ルールベースの中のデザインルールの制約限界でレイアウトされたパターンを、前記オリジナルデザインレイアウトの中の第一の種類の危険箇所を抽出するステップＳ３と、半導体製造工程の物理モデルに基づく、デザインレイアウトに対してシミュレーション予測を行い、製造上不具合を発生する可能性のある場所を決定し、不具合の場所の周辺の物理モデルの影響範囲を切り取ったレイアウトパターンを第二の種類の危険箇所として抽出形成するステップＳ４と、前記ルールベースで抽出したすべての第一の種類の危険箇所とシミュレーションで抽出したすべての第二の種類の危険箇所に対して、危険箇所のマッチンググルーピングの方法でマッチングしたのちグルーピングするステップＳ５と、マッチングの結果、同じグループの中の候補パターンを一つに合併し、候補パターンセットを形成するステップＳ６と、欠陥検査装置から出力された欠陥パターンを読み込むステップＳ７と、前記欠陥パターンを受け取り、前記候補パターンセットの中の全ての候補パターンを前記欠陥パターンの相応する部分と比較することによって、前記欠陥パターンの中の相応する部分の欠陥の検査重要度を判定するステップＳ８と、を含む。

【0013】

更に、検査対象の欠陥パターンの抽出方法は、前記検査重要度に基づき、検査重要度の高い前記候補パターンに対応する前記欠陥パターンの中の相応する部分を優先検査パターンとし、その後、それぞれの他の前記候補パターンに対応する前記欠陥パターンの中の相応する部分を順に検査するステップを更に含む。

【0014】

上述した目的を実現するために、本発明のもう一つの技術案は、コンピュータ可読媒体を提供する。当該コンピュータ可読媒体は、コンピュータにより実行可能な検査対象の欠陥パターンの抽出プログラムを記憶し、前記コンピュータにインストールされて実行され、前記検査装置から出力される検査対象の欠陥パターンに対して重要度の高い検査対象の欠陥パターンの選択を行う。前記コンピュータは、前記検査対象の欠陥パターンを読み取って解析することと、前記検査対象のオリジナルデザインレイアウトを読み取って解析することと、ルールベースでデザインノードに基づいてデザインルールの制約限界でレイアウトされたパターンを第一の種類の危険箇所として抽出することと、半導体製造工程の物理モデルにより、前記第一の種類の危険箇所を含むデザインレイアウトに対してシミュレーション予測を行い、製造上不具合を発生する可能性のある場所を決定し、不具合の場所の周辺の物理モデルの影響範囲を切り取ったレイアウトパターンを第二の種類の危険箇所として抽出形成することと、前記ルールベースで抽出したすべての第一の種類の危険箇所とシミュレーションで抽出したすべての第二の種類の危険箇所に対して、危険箇所のマッチンググルーピングの方法でマッチングしたのちグルーピングし、同じグループの中の候補パターンを一つに合併し、候補パターンセットを形成することと、前記欠陥パターンを受け取り、前記候補パターンセットの中の全ての候補パターンを前記欠陥パターンの相応する部分と比較することによって、前記欠陥パターンの中の相応する部分の欠陥の検査重要度を判定することと、を含むプログラムを実行する。

【0015】

上述した技術案から分かるように、本発明は、検査対象の欠陥パターンの抽出装置、抽出方法及び記憶媒体を提供し、入力のデザインレイアウトデータをベースにし、デザインレイアウトデータの解析及び半導体製造工程をシミュレーションするプログラムを利用することで危険箇所を予め抽出しておき、欠陥検査からの欠陥パターンと比較し重要度を判定することで、欠陥パターン全てをそれぞれニューサンス欠陥（ｎｕｉｓａｎｃｅ ｄｅｆｅｃｔ）かどうかを判定する必要がなく、検査が必要な重要度の高い欠陥パターンを見つける解析時間を大幅に削減することができる。

【0016】

また、本発明は、製造工程の中のリソグラフィシミュレーション結果を用いて検査対象の欠陥パターンの検査重要度を判定するだけではなく、他の製造工程（例えば、エッチング、化学的機械式研磨ＣＭＰ）のシミュレーション結果も反映することができ、即ち、リソグラフィ工程以外の製造工程のシミュレーション結果を合わせることで、検査対象の欠陥パターンの検査重要度をより効率よく抽出して判定することができる。

【図面の簡単な説明】

【0017】

【図1】従来技術に用いられる全面検査対象の欠陥パターンに基づく欠陥抽出モードの模式図である。

【図2】本発明による検査対象の欠陥パターンの抽出装置の一つの好ましい実施形態の構造模式図である。

【図3】本発明の実施形態によるルールベースの中のデザインノードパラメータに基づいて第一の種類の危険箇所抽出ルールを指定する模式図である。

【図4】本発明の実施形態において抽出ルールに基づいてオリジナルデザインレイアウトから第一の種類の危険箇所を抽出する模式図である。

【図5】本発明の実施形態において物理モデルを用いて半導体製造工程をシミュレーションする模式図である。

【図6】本発明の実施形態において候補パターンをマッチングしフィルタリングするプロセスの模式図である。

【図7】本発明の実施形態において検査対象の欠陥パターンの抽出方法のフローチャート模式図である。

【発明を実施するための形態】

【0018】

以下、図面を参照しながら、本発明の具体的な実施形態を更に詳しく説明する。

【0019】

本発明の実施形態においては、図２は、本発明による検査対象の欠陥パターンの抽出装置の一つの好ましい実施形態の構造模式図である。図に示すように、当該抽出装置は、欠陥検査結果読み取りモジュールと、欠陥検査結果解析モジュールと、レイアウトデータ読み取りモジュールと、レイアウトデータ解析モジュールと、ルールベース解析モジュールと、物理シミュレーション実行解析モジュールと、パターンマッチング実行解析モジュールと、データ処理解析モジュールと、データ処理解析モジュールとディスプレイとの間に接続される画面表示制御モジュールと、データ処理解析モジュールとキーボードとの間に接続されるキーボード制御モジュールとを含む。

【0020】

本発明の実施形態においては、欠陥検査結果読み取りモジュールは、検査対象の欠陥パターンを読み取るために用いられる。欠陥検査結果解析モジュールは、欠陥検査結果を受け取って欠陥パターンを読み取り、欠陥パターンを解析するために用いられる。

【0021】

図２に示すように、レイアウトデータ読み取りモジュールは、前記検査対象のオリジナルデザインレイアウトを受け取るために用いられる。レイアウトデータ解析モジュールは、入力されたオリジナルデザインレイアウトデータを受け取って解析する。オリジナルデザインレイアウトとは、大規模集積回路（Ｌａｒｇｅ－ｓｃａｌｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ、ＬＳＩと略称される）のデザインにより生成された積層パターンデータを意味し、レイアウト用のＣＡＤを使って作成される。当該積層パターンデータは、通常、ＧＤＳ又はＯＡＳＩＳ等のフォーマットで記載されるデータであっても良い。

【0022】

ルールベース解析モジュールは、デザインノード（ｄｅｓｉｇｎ ｎｏｄｅ）情報に基づいてデザインルールの制約限界でレイアウトされたパターンを見つけ出し第一の種類の危険箇所を取得する。

【0023】

図３は、本発明の実施形態によるルールベースの中のデザインノード情報に基づいて第一の種類の危険箇所抽出ルールを指定する模式図である。本実施形態においては、標準デザインノードが４０ｎｍのレイアウトとし、そのレイアウトパターンの幅が４０ｎｍ、間隔が４０ｎｍと８０ｎｍの２つのパターンが存在する。このとき、デザインノード限界のパターンは間隔が４０ｎｍとなり第一の種類の危険箇所として抽出される。本例ではデザインノード限界のレイアウトを対象としているが、それ以上の寸法（例えば１０％の範囲４０ｎｍであれば４４ｎｍまで）を危険箇所として抽出しても良い。

【0024】

図３に示すように、左の図は、二本の配線の間隔が４０ｎｍであり、右の図は、二本の配線の間隔が８０ｎｍであり、比較すると、間隔が４０ｎｍである二本の配線の間は、欠陥が現れる可能性が比較的大きく、間隔が８０ｎｍである二本の配線の間は、欠陥が現れる可能性が比較的小さい。

【0025】

図４は、本発明の実施形態において抽出ルールに基づいてオリジナルデザインレイアウトから第一の種類の危険箇所を抽出する模式図である。図に示すように、左の図は、オリジナルデザインレイアウトの配線であり、右の図は、抽出された危険箇所を追加したデザインレイアウトである。

【0026】

図２に示すように、本発明の実施例においては、物理シミュレーション実行解析モジュールは、半導体製造工程の物理モデルにより、第一の種類の危険箇所を含むデザインレイアウトに対してシミュレーション予測を行い、第二の種類の危険箇所を抽出し、第二の種類の危険箇所を含むシミュレーション結果パターンを形成する。

【0027】

様々な半導体製造工程があることは、当業者にとって明らかである。ウェハのデザイン過程において又はパターンをウェハに焼き付ける前には、出来上がったウェハが歩留まりの要求を満たすように、通常、ウェハ製造を実行する各工程に対してモデル化のシミュレーションを行う必要がある。

【0028】

本発明の実施形態においては、シミュレーションソフトウェアの中の物理モデルを用いて複数の半導体製造工程が経過した後のデザインレイアウトパターンの変化をシミュレーションし、デザインレイアウトの中の製造上不具合を発生する可能性のある場所を決定し、その周辺の物理モデルの影響範囲を切り取ったレイアウトパターンを第二の種類の危険箇所として抽出することによって、第二の種類の危険箇所を含むシミュレーション結果パターンを形成する。また、データ処理解析モジュールと接続する記憶モジュールにより、第二の種類の危険箇所を含むシミュレーション結果パターンを格納することもできる。

【0029】

図５は、本発明の実施形態において物理モデルを用いて半導体製造工程をシミュレーションする模式図である。なお、左の図は、化学的機械式研磨（ＣＭＰ）工程の模式図であり、図に示すように、化学的機械式研磨（ＣＭＰ）工程を実行する装置は、研磨ヘッド、ドレッサ、研磨パッド及びスラリー等を含み、化学的機械式研磨（ＣＭＰ）工程においては、スラリーを流しながら、研磨パッドによりパターン化された後のウェハの表面を研磨する。真ん中の図は、ドライエッチング工程の模式図であり、右の図は、リソグラフィ工程の模式図である。

【0030】

本発明の実施形態においては、半導体製造工程の物理モデルは、レイアウトパターンをウェハの上に焼き付けるリソグラフィ工程モデル、パターン形成されたものに対して、個々の形状を完成させるエッチング工程モデルとウェハ表面を研磨する化学的機械式研磨（ＣＭＰ）工程モデルの中の一つを少なくとも含む。当然ながら、本発明の実施形態においては、他の物理モデルを選択しても良く、ここでは、限定されない。

【0031】

図２に示すように、第二の種類の危険箇所を含むシミュレーション結果パターンが得られた後、パターンマッチング実行解析モジュールは、前記ルールベースで抽出したすべての第一の種類の危険箇所とシミュレーションで抽出したすべての第二の種類の危険箇所に対して、危険箇所のマッチンググルーピングの方法でマッチングしたのちグルーピングし、同じグループの中の候補パターンを一つに合併し、候補パターンセットを形成する。好ましくは、当該候補パターンは、データ処理解析モジュールと接続する記憶モジュールに格納することができる。

【0032】

本発明の実施形態においては、危険箇所をマッチングしグルーピングする方式は、形状が完全一致であるパターンを同じと見なしグループ化する第一の種類の方式、形状が類似するパターンを類似すると見なしグループ化する第二の種類の方式とグルーピングされた同じ組から代表パターンを選択する第三の種類の方式のうちの一つの種類又は複数の種類を含むことができる。

【0033】

具体的には、図６は、本発明の実施形態において候補パターンをマッチングしフィルタリングするプロセスの模式図である。図に示すように、上の図は、危険箇所を含むシミュレーション結果パターンから出力された複数の候補パターンセットの中の二つの候補パターンである。左と右の候補パターンは、ほぼ同じであり、二つの候補パターンがマッチングされグルーピングされた後、一つの組に配分されるはずである。

【0034】

図２に示すように、データ処理解析モジュールは、欠陥パターンを受け取り、候補パターンセットの中の全ての候補パターンを欠陥パターンの相応する部分と比較することによって、欠陥パターンの中の相応する部分の欠陥の検査重要度を判定する。言い換えれば、検査重要度の高い候補パターンに対応する欠陥パターンの中の相応する部分を優先検査パターンとし、その後、それぞれの他の候補パターンに対応する欠陥パターンの中の相応する部分を順に検査することができる。

【0035】

以下、本発明の実施形態による検査対象の欠陥パターンの抽出方法を纏めて詳しく説明する。図７は、本発明の実施形態において検査対象の欠陥パターンの抽出方法のフローチャート模式図である。

【0036】

検査対象の欠陥パターンの抽出方法は、ルールベースの中のデザインノードパラメータに基づいて第一の種類の危険箇所抽出ルールを指定するステップＳ１と、前記検査対象の設計時にＣＡＤなどで作成されたオリジナルデザインレイアウトを受け取るステップＳ２と、前記オリジナルデザインレイアウトのデザインノード情報に基づき、ルールベースの中のデザインルールの制約限界でレイアウトされたパターンを第一の種類の危険箇所を抽出するステップＳ３と、半導体製造工程の物理モデルにより、デザインレイアウトに対してシミュレーション予測を行い、製造上不具合を発生する可能性のある場所を決定し、不具合の場所の周辺の物理モデルの影響範囲を切り取ったレイアウトパターンを第二の種類の危険箇所として抽出形成するステップＳ４と、前記ルールベースで抽出したすべての第一の種類の危険箇所とシミュレーションで抽出したすべての第二の種類の危険箇所に対して、危険箇所のマッチンググルーピングの方法でマッチングしたのちグルーピングするステップＳ５と、マッチングの結果、同じグループの中の候補パターンを一つに合併し、候補パターンセットを形成するステップＳ６と、欠陥検査装置から出力された欠陥パターンを読み込むステップＳ７と、前記欠陥パターンを受け取り、前記候補パターンセットの中の全ての候補パターンを前記欠陥パターンの相応する部分と比較することによって、前記欠陥パターンの中の相応する部分の欠陥の検査重要度を判定するステップＳ８と、を含む。

【0037】

更に、検査対象の欠陥パターンの抽出方法は、前記検査重要度に基づき、検査重要度の高い前記候補パターンに対応する前記欠陥パターンの中の相応する部分を優先検査パターンとし、その後、それぞれの他の前記候補パターンに対応する前記欠陥パターンの中の相応する部分を順に検査するステップＳ９を更に含む。

【0038】

また、本発明の実施形態においては、コンピュータ可読媒体を更に提供する。当該コンピュータ可読媒体は、コンピュータにより実行可能な検査対象の欠陥パターンの抽出プログラムを記憶し、コンピュータにインストールされて実行され、検査装置から出力される検査対象の欠陥パターンに対して、重要度の高い検査対象の欠陥パターンの選択を行う。

【0039】

前記コンピュータは、前記検査対象の欠陥パターンを読み取って解析することと、前記検査対象のオリジナルデザインレイアウトを読み取って解析することと、ルールベースでデザインノードに基づいてデザインルールの制約限界でレイアウトされたパターンを第一の種類の危険箇所として抽出することと、半導体製造工程の物理モデルに基づく、前記危険箇所を含むデザインレイアウトに対してシミュレーション予測を行い、製造上不具合を発生する可能性のある場所を決定し、その周辺の物理モデルの影響範囲を切り取ったレイアウトパターンを第二の種類の危険箇所として抽出形成することと、前記ルールベースに基づいて抽出したすべての第一の種類の危険箇所とシミュレーションで抽出したすべての第二の種類の危険箇所に対して、危険箇所のマッチンググルーピングの方法でマッチングしたのちグルーピングし、同じグループの中の候補パターンを一つに合併し、候補パターンセットを形成することと、前記欠陥パターンを受け取り、前記候補パターンセットの中の全ての候補パターンを前記欠陥パターンの相応する部分と比較することによって、前記欠陥パターンの中の相応する部分の欠陥の検査重要度を判定することと、とを含むプログラムを実行する。

【0040】

上述した内容は、本発明の好ましい実施形態に過ぎない。これらの実施形態は、本発明の特許請求の範囲を制限しない。本発明の明細書及び図面の内容を用いて行われた等価構造の変化は、同じ理由で何れも本発明の特許請求の範囲に属する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】