特許 7374516 超低漏洩電流を伴うマイクロＬＥＤ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-10-27

(45)【発行日】2023-11-07

(54)【発明の名称】超低漏洩電流を伴うマイクロＬＥＤ

(51)【国際特許分類】

   H01L 33/44 20100101AFI20231030BHJP

   H01L 33/14 20100101ALI20231030BHJP

   H01L 33/32 20100101ALI20231030BHJP

【ＦＩ】

H01L33/44

H01L33/14

H01L33/32

【請求項の数】 11

(21)【出願番号】P 2021522089

(86)(22)【出願日】2019-10-31

(65)【公表番号】

(43)【公表日】2022-01-14

(86)【国際出願番号】 US2019059163

(87)【国際公開番号】W WO2020096859

(87)【国際公開日】2020-05-14

【審査請求日】2021-04-22

(31)【優先権主張番号】62/756,252

(32)【優先日】2018-11-06

(33)【優先権主張国・地域又は機関】US

【前置審査】

(73)【特許権者】

【識別番号】506115514

【氏名又は名称】ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア

【氏名又は名称原語表記】Ｔｈｅ Ｒｅｇｅｎｔｓ ｏｆ ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｃａｌｉｆｏｒｎｉａ

(74)【代理人】

【識別番号】100078282

【弁理士】

【氏名又は名称】山本 秀策

(74)【代理人】

【識別番号】100113413

【弁理士】

【氏名又は名称】森下 夏樹

(72)【発明者】

【氏名】マーガリス， タル

(72)【発明者】

【氏名】ウォン， マシュー エス．

(72)【発明者】

【氏名】チャン， レスリー

(72)【発明者】

【氏名】デンバース， スティーブン ピー．

【審査官】大和田 有軌

(56)【参考文献】

【文献】特表２０１８－５０５５６７（ＪＰ，Ａ）

【文献】国際公開第２０１７／１１２４９０（ＷＯ，Ａ１）

【文献】特開２００５－２６８７２５（ＪＰ，Ａ）

【文献】特開２０１３－１１０３７４（ＪＰ，Ａ）

【文献】特開２０００－３４９０６７（ＪＰ，Ａ）

【文献】中国特許出願公開第１０６５０５４０８（ＣＮ，Ａ）

【文献】中国特許出願公開第１０３５６０１８６（ＣＮ，Ａ）

【文献】Matthew S. Wong, et al.，“High efficiency of III-nitride micro-light-emitting diodes by sidewall passivation using atomic layer deposition”，Optics Express，2018年08月03日，Vol.26，No.16，p.21324-21331

【文献】Won Hyuck Choi, et al.，“Sidewall passivation for InGaN/GaN nanopillar light emitting diodes”，Journal of Applied Physics，2014年07月01日，Vol.116，No.1，013103

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３３／００ － ３３／６４

Ｈ０１Ｓ ５／００ － ５／５０

(57)【特許請求の範囲】

【請求項1】

方法であって、
１またはこれより多くのＩＩＩ族窒化物半導体層を基材上に成長させる（８００）工程；
デバイスの製作の間に前記ＩＩＩ族窒化物半導体層のプラズマベースのドライエッチングを行って（８０１）メサを規定する工程であって、ここで前記プラズマベースのドライエッチングは、前記メサの１またはこれより多くの側壁に欠陥および表面状態を導入し、前記欠陥および表面状態は、電荷キャリアトラップとして働き、前記欠陥および表面状態は、前記デバイスの漏洩電流および前記デバイスにおける非発光再結合の確率を増大させる工程；
１またはこれより多くの化学処理を行って（８０２）、前記メサの側壁から、前記プラズマベースのドライエッチングから生じる損傷を除去する工程であって、ここで、前記化学処理が、水酸化カリウム（ＫＯＨ）を使用して前記メサの側壁を処理することを含む、工程；ならびに
原子層堆積（ＡＬＤ）を使用して、二酸化ケイ素（ＳｉＯ _２ ）から構成される誘電体材料を前記メサの側壁に蒸着させて（８０３）、前記メサの側壁をパッシベーション処理し、前記プラズマベースのドライエッチングによって生成される前記デバイスの漏洩電流を低下させるために前記欠陥および表面状態を埋める工程、
を包含する方法。

【請求項2】

前記化学処理は、前記誘電体材料が蒸着される（８０３）前に行われる（８０２）、請求項１に記載の方法。

【請求項3】

他の製作プロセスが、前記化学処理を行う（８０２）工程と前記誘電体材料を蒸着する（８０３）工程との間に、前記デバイスに対して行われる、請求項２に記載の方法。

【請求項4】

誘電体材料が、前記化学処理が行われる（８０２）前に蒸着される、請求項１に記載の方法。

【請求項5】

他の製作プロセスは、前記化学処理を行う（８０２）工程の前に、前記デバイスに対して行われる、請求項４に記載の方法。

【請求項6】

前記化学処理は、水酸化カリウム（ＫＯＨ）を使用するウェットエッチングを含む、請求項１に記載の方法。

【請求項7】

前記デバイスは、前記化学処理を行う（８０２）前に保護される、請求項１に記載の方法。

【請求項8】

前記デバイスの側壁のうちの１またはこれより多くのプロフィールは、前記化学処理によって変更される、請求項１に記載の方法。

【請求項9】

前記誘電体材料は、ＩＩＩ族窒化物半導体層と比較して、より大きな電気抵抗を有する、請求項１に記載の方法。

【請求項10】

前記誘電体材料の蒸着（８０３）は、コンフォーマル側壁カバレッジを提供する蒸着法を使用して行われる、請求項１に記載の方法。

【請求項11】

前記デバイスの漏洩電流の低減は、前記デバイスの効率の増大を生じる、請求項１に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願への相互参照
本出願は、米国特許法第１１９条（ｅ）項の下で、以下の同時係属中でかつ同一出願人による出願の利益を主張する：

【0002】

Ｔａｌ Ｍａｒｇａｌｉｔｈ、Ｍａｔｔｈｅｗ Ｓ． Ｗｏｎｇ、Ｌｅｓｌｅｙ Ｃｈａｎ、およびＳｔｅｖｅｎ Ｐ． ＤｅｎＢａａｒｓによる２０１８年１１月６日出願の米国仮特許出願第６２／７５６，２５２号（発明の名称「ＭＩＣＲＯ－ＬＥＤＳ ＷＩＴＨ ＵＬＴＲＡ－ＬＯＷ ＬＥＡＫＡＧＥ ＣＵＲＲＥＮＴ」， 代理人整理番号 Ｇ＆Ｃ ３０７９４．０７０７ＵＳＰ１（ＵＣ ２０１９－３９３－１））；この出願は、本明細書に参考として援用される。
連邦支援研究および開発に関する陳述
本発明は、米国陸軍研究所から授与された補助金番号Ｗ９１１ＮＦ－０９－Ｄ－０００１の下の政府支援によって行われた。政府は、本発明において一定の権利を有する。

【0003】

発明の背景
１．発明の分野
本発明は、超低漏洩電流を伴うマイクロサイズの発光ダイオード（マイクロＬＥＤ）に関する。

【背景技術】

【0004】

２．関連技術の説明
（注：本出願は、括弧内の１またはこれより大きい参照番号、例えば、［ｘ］によって本明細書全体を通じて示されるとおり、多くの異なる刊行物を参照する。これらの参照番号に従って整理されたこれらの異なる刊行物のリストは、以下の「参考文献」という標題の節において見出され得る。これら刊行物の各々は、本明細書に参考として援用される。）

【0005】

無機ＬＥＤに関して、ＩＩＩ族窒化物またはＩＩＩ～Ｖ族半導体材料は、種々の用途において使用されている。無機半導体材料の化学的な強さに起因して、プラズマベースのドライエッチングは、ＬＥＤのメサ構造を規定するために広く使用されている。

【0006】

プラズマエッチの攻撃的な性質は、ＬＥＤの側壁上に欠陥および表面状態の形成をもたらし、上記表面状態における非発光再結合に起因して、漏洩電流、および内部量子効率の低減を生じる。側壁損傷および表面再結合の影響は、より顕著である。なぜなら上記ＬＥＤの側壁周長(perimeter)／放出面積比が増大するからである。

【0007】

マイクロＬＥＤ（μＬＥＤともいわれる）およびナノサイズのＬＥＤ（ナノＬＥＤともいわれる）は、それぞれ、１００×１００μｍ^２または１μｍ^２未満の光放射面積を有するＬＥＤである。これらのタイプのＬＥＤは、高い周長／面積比を有し、側壁損傷および表面再結合の影響は、効率性能から観察され得る。ＬＥＤのサイズが縮小するにつれてピーク効率が低下することが、観察されてきた。

【0008】

従来は、コンフォーマル誘電体蒸着を使用する側壁パッシベーションは、漏洩電流を低減するために採用されている。しかし、単に誘電体蒸着を使用する側壁パッシベーションは、側壁損傷および表面再結合の影響をμＬＥＤから除去するには不十分である。

【0009】

従って、ＬＥＤを製作するための改善された方法が、当該分野で必要である。本発明は、この必要性を満たす。

【発明の概要】

【課題を解決するための手段】

【0010】

発明の要旨
本発明は、超低漏洩電流を伴うマイクロＬＥＤを開示する。具体的には、本発明は、側壁損傷および表面再結合を低減または排除する、化学処理、続いて、コンフォーマル誘電体蒸着を使用する、μＬＥＤのための側壁パッシベーション法を記載し、上記パッシベーション処理したμＬＥＤは、側壁処理なしのμＬＥＤより高い効率を達成し得る。さらに、μＬＥＤの側壁プロフィールは、化学処理の条件を変動させることによって変更され得る。

【0011】

ここで図面を参照する場合、類似の参照番号は、本明細書全体を通じて相当する部品を表す。

【図面の簡単な説明】

【0012】

【図1】図１は、漏洩電流密度 対 周長／面積比のグラフである。

【図2】図２は、処理なしおよび異なる化学処理ありのμＬＥＤの側壁プロフィールの走査型電気化学顕微鏡法（ＳＥＭ）画像（ａ）、（ｂ）および（ｃ）を含む。

【図3】図３は、１Ａ／ｃｍ^２の電流密度における光放射の均一性に対する化学処理から生じる差異を図示する異なるサイズのＩＩＩ族窒化物μＬＥＤのエレクトロルミネッセンス（ＥＬ）画像を含む。化学処理なしの１０×１０μｍ^２ μＬＥＤからの光強度は、カメラによる捕捉には暗すぎ、従って、ＥＬ画像は示されなかった。

【図4】図４は、μＬＥＤの側壁プロフィールの走査型電気化学顕微鏡法（ＳＥＭ）画像を含む。ここで画像（ａ）は、室温において４０分間の水酸化カリウム（ＫＯＨ）化学処理の前であり、画像（ｂ）はその処理後である。画像（ｂ）の挿入図は、８０℃において４０分間のＫＯＨ化学処理ありの側壁プロフィールである。

【図5】図５（ａ）および５（ｂ）は、図５（ａ）に示されるとおりの側壁処理なしのμＬＥＤおよび図５（ｂ）に示されるとおりの側壁処理ありのμＬＥＤに関する電流注入に対する外部量子効率（ＥＱＥ）の依存性を示す、ＥＱＥ（％） 対 電流密度（Ａ／ｃｍ^２）のグラフである。

【図6】図６は、側壁処理ありおよびなしの６つに異なるデバイスサイズのピークＥＱＥ分布を示す、ピークＥＱＥ（％） 対 デバイス長（μｍ）のグラフである。

【図7】図７（ａ）は、側壁処理ありおよびなしの１００×１００μｍ^２デバイスおよび１０×１０μｍ^２デバイスの電流密度－電圧特性を図示する電流密度（Ａ／ｃｍ^２） 対 電圧（Ｖ）のグラフであり、図７（ｂ）は、側壁処理ありおよびなしのμＬＥＤの理想係数分布を図示する理想係数 対 デバイス長（μｍ）のグラフである。

【図8】図８は、本発明の１つの実施形態において使用されるプロセス工程のフローチャートである。

【発明を実施するための形態】

【0013】

発明の詳細な説明
好ましい実施形態の以下の説明において、参照は、本明細書の一部を形成しかつ本発明が実施され得る具体的実施形態の例証によって示される添付の図面に対してなされる。他の実施形態が利用され得、構造変化が、本発明の範囲から逸脱することなくなされ得ることは、理解されるべきである。

【0014】

概説
ＩＩＩ族窒化物またはＩＩＩ～Ｖ族のＬＥＤは、固体素子の照明用途のために開発された。ここでＩＩＩ族窒化物またはＩＩＩ－Ｖとは、化学式 Ｇａ_ｗＡｌ_ｘＩｎ_ｙＢ_ｚＮ（ここで０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｗ＋ｘ＋ｙ＋ｚ＝１）を有する（Ｇａ、Ａｌ、Ｉｎ、Ｂ）Ｎ半導体の任意の合金組成物に言及する。

【0015】

近年、ＩＩＩ族窒化物μＬＥＤが化学的に強い、稼動寿命が長い、高効率、およびコントラスト比が高いことに起因して、種々のディスプレイ用途（例えば、ニアアイディスプレイおよびヘッドアップディスプレイ）のためのＩＩＩ族窒化物μＬＥＤの使用に対する研究上の注目が増大しつつある。

【0016】

ＩＩＩ族窒化物が化学的に不活性であることから、プラズマベースのドライエッチングは、ＩＩＩ族窒化物デバイス製作に一般に使用されている。結果として、ドライエッチングの攻撃的な特性に起因して、欠陥および表面状態がデバイスの側壁に導入される。さらに、欠陥および表面状態は、電荷キャリアトラップとして働き、漏洩電流および非発光再結合の確率を増大させ、これは、放射性再結合の確率および上記デバイスの効率の低減をもたらす。

【0017】

ドライエッチングによって生成される漏洩電流を低下させるために、些細な側壁周長／放射面積比を有するLＥＤに関しては、１つの方法は、誘電体材料（例えば、二酸化ケイ素（ＳｉＯ_２）、窒化ケイ素（ＳｉＮ_ｘ）、サファイアまたは酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、または他の絶縁性の酸化物および窒化物）を蒸着すること、上記側壁をパッシベーション処理すること、ならびに欠陥および表面状態を埋めることである。しかし、絶縁性の物質のみでの側壁パッシベーションは、μＬＥＤに関して十分に漏洩電流を低減できない。

【0018】

高い周長／面積比に起因して、側壁損傷および表面再結合は、μＬＥＤの性能に対して顕著な影響を有する。文献から、μＬＥＤの最大効率は、μＬＥＤデバイスサイズが縮小するにつれて減少し、効率の減少は、ドライエッチング、ダングリングボンド、および側壁における表面状態によって作り出される非発光再結合部位によって引き起こされることが示された。誘電体側壁パッシベーションを使用することによって、漏洩電流密度および光出力電力に関して、μＬＥＤの性能は改善され得るが、漏洩電流密度は、上記デバイスサイズが縮小するにつれて増大する。

【0019】

本発明は、側壁損傷を除去する化学処理ならびに表面状態およびダングリングボンドをパッシベーション処理する誘電体側壁パッシベーションの両方を含む製作方法を記載する。上記化学処理は、コンフォーマル誘電体側壁パッシベーションの前に行われ得るが、その順序は、化学処理の前に行われるコンフォーマル誘電体側壁パッシベーションと逆にしてもよい。

【0020】

多数の化学処理が行われ得るか、または１より多くの化学物質が、材料系、デバイスデザイン、および製作の要件に応じて、各化学処理において使用され得る。上記化学処理の目的は、ドライエッチングに由来する側壁損傷を除去することである。

【0021】

本発明において使用される化学物質は、市販されるかまたは合成して製造される任意の化学物質であり得る。上記化学物質自体は、固体、液体、または気体であり得、デバイス性能に有益でありかつ製作に最適化される別の相へと変換するために、他の溶媒中に溶解され得る。

【0022】

側壁損傷および欠陥を伴う表面は、ダングリングボンドおよび欠陥に起因して、より高いエネルギーを有する。化学処理が使用される場合、高エネルギー損傷を有する表面は、エッチングで除去され、反応は、上記損傷および欠陥が除去されたときに終了される。

【0023】

エッチングの性質は、化学物質の選択に大きく依存する。いくつかの化学物質は、側壁プロフィールをドライエッチングから保存しながら、滑らかな側壁粗さを達成し得、いくつかは、ファセット形成および垂直側壁プロフィールを生じ得る。さらに、エッチングパラメーターおよび側壁プロフィールは、化学物質溶液の濃度、温度、処理時間、および／または他の物理的特性を変動させることによって調節され得る。

【0024】

化学処理の使用は、無機の半導体サンプルの他の構成要素に対して負の効果を有し得、上記デバイスの不十分な性能をもたらし得る。従って、上記構成要素は、上記サンプル上の他の部分の劣化を回避するために、処理前に上記化学物質に耐性である材料を使用して保護され得る。

【0025】

他方で、誘電体側壁パッシベーションは、漏洩電流を低減し、光取り出し効率を増大させることによって、ＬＥＤの効率を増大させるために有益である。しかし、μＬＥＤにおける大きな周長／面積比に起因して、いくつかの誘電体蒸着法が、μＬＥＤに対してより大きな損傷を導入し得、性能を小さくし得る。

【0026】

化学処理および誘電体側壁パッシベーションの両方を使用することによって、より多目的に使用できる誘電体蒸着技術は、低漏洩電流を達成するために使用され得、さらなる損傷を導入しない。

【0027】

本発明の実験結果は、図１、２および３に示される。

【0028】

図１は、漏洩電流密度（Ａ／ｃｍ^２） 対 周長／面積比（μｍ^－１）のグラフである。このグラフは、－４Ｖにおいて測定される、μＬＥＤの異なるサイズを有する、異なる処理での漏洩電流密度を図示する。「参照」プロットの線は、いかなる処理もないμＬＥＤに言及する。

【0029】

図２は、μＬＥＤの側壁プロフィールのＳＥＭ画像を含む。ここで画像（ａ）は、処理なしの側壁であり、画像（ｂ）および（ｃ）は、異なる化学処理ありの側壁である。

【0030】

図３は、「デバイス長」として表示された列、ならびに１０μｍ、２０μｍ、４０μｍ、６０μｍ、８０μｍ、および１００μｍと表示された行によって示された異なるサイズのＩＩＩ族窒化物μＬＥＤのＥＬ画像を含む。異なるパッシベーション技術およびパッシベーションなしは、それぞれ、「化学処理」および「参照」として表示される列によって示される。画像は、電流密度 １Ａ／ｃｍ^２での光放射の均一性に対する化学処理からの差異を示す。

【0031】

本発明は、以下でより詳細に記載される。

【0032】

技術説明
本発明において、サイズ非依存性ピークＥＱＥ挙動を伴うμＬＥＤは、化学処理および原子層堆積（ＡＬＤ）側壁パッシベーションの組み合わせを使用することによって、１０×１０μｍ^２から１００×１００μｍ^２までを示した。化学処理および側壁パッシベーションは、μＬＥＤの理想係数を、３．４から２．５へと改善した。化学処理およびＡＬＤ側壁パッシベーションの組み合わせからの結果は、サイズ依存性効率の問題が、ドライエッチング後の適切な側壁処理で解決され得ることを示唆する。

【0033】

上記で注記されるように、μＬＥＤは、次世代ディスプレイ用途の最も有望な候補のうちの１つと考えられている。なぜならμＬＥＤは、明るさ、発光効率、稼動寿命、および解像度において顕著な性能を提供するからである［１－７］。μＬＥＤの汎用性は、ディスプレイに限定されない。なぜならそれらはまた、生体電子デバイスおよび可視光通信（ＶＬＣ）用途において使用されているからである［８，９］。

【0034】

ＩｎＧａＮ材料系は、ＧａＡｓベースの材料より低い表面再結合速度を有するので、ＩＩＩ族窒化物μＬＥＤは、ディスプレイおよび超低電力のモノのインターネット（ＩｏＴ）用途に関して、ＧａＡｓベースのμＬＥＤより非常に優れているはずである［１０－１２］。

【0035】

以前の報告は、ピークＥＱＥが、μＬＥＤ寸法が縮小するにつれて減少することを示した［１３－１５］。このピークＥＱＥ低下は、Ｓｈｏｃｋｌｅｙ－Ｒｅａｄ－Ｈａｌｌ（ＳＲＨ）非発光再結合部位として作用する、ドライエッチングに由来する表面再結合および側壁損傷の結果として特定される［１６－１８］。この影響は、上記デバイスサイズが減少し、周長：面積比が増大するにつれて、有効性に対してますます有害になる。

【0036】

種々の技術が、側壁損傷の影響を低減するために使用されているが、これらの方法のいずれも、サイズ非依存性のピークＥＱＥを示さなかった［１５，１９－２１］。全ての方法の中で、ＡＬＤを使用する誘電体側壁パッシベーションは、漏洩電流および表面欠陥を抑制するために最も有効な技術である［１９，２１］。湿式化学品（例えば、ＫＯＨおよび硫化アンモニウム）は、電気的性能を改善し、従来のＬＥＤにおいてドライエッチングに由来する側壁損傷を低減するために使用されている［２２］。しかし、従来のＬＥＤの有効性に対する化学処理の効果は、十分に研究されてこなかった。側壁損傷の影響は、従来のＬＥＤにおいてよりμＬＥＤにおいてより顕著であるので、化学処理は、μＬＥＤの性能に有益であるはずであるが、μＬＥＤに対する化学処理の影響は、明確には理解されていない。

【0037】

本発明において、μＬＥＤの電気的特性および効率特性に対するＡＬＤ側壁パッシベーションと合わせたＫＯＨ化学処理の効果を、調査した。さらに、本発明は、１０×１０～１００×１００μｍ^２の持続したピークＥＱＥを有するμＬＥＤを示した。対照的に、側壁処理なしのμＬＥＤは、デバイスサイズが減少するにつれて、特徴的なピークＥＱＥが減少することを示した。１０×１０～１００×１００μｍ^２ μＬＥＤのサイズ非依存性ピークＥＱＥの挙動を、先ず観察した。本発明は、μＬＥＤのサイズ依存性効率が解決され得、側壁損傷の影響が適切な側壁処理によって最小化され得ることを明らかにした。

【0038】

μＬＥＤ構造を、パターン化したサファイア基材上に成長させた市販のｃ面ＩｎＧａＮブルーＬＥＤエピタキシャルウェハに対して製作した。産業用ウェハを使用して、成長条件における変動を最小限にし、ウェハにわたる均一性を担保した。６つの寸法を有するμＬＥＤを製作した： １０×１０、２０×２０、４０×４０、６０×６０、８０×８０、１００×１００μｍ^２（具体的なデバイスデザインは、他の箇所で報告されている）［１４，１９，２３］。全てのデバイスを、いかなる製作変動をも最小限にするために一緒に処理した。

【0039】

ウェハの最初の処理の前に、王水、緩衝化フッ化水素酸（ＢＨＦ）、および溶媒洗浄を行って、潜在的な汚染物質を除去した。洗浄後、１１０ｎｍの酸化インジウムスズ（ＩＴＯ）を、透明なｐコンタクトとして電子線蒸着を介して蒸着した。デバイスのメサを反応性イオンエッチング（ＲＩＥ）によって規定して、メタン／水素／アルゴンを使用してＩＴＯをエッチングし、四塩化ケイ素を使用してｎ－ＧａＮ層までエッチングした。エッチング後、側壁処理ありのμＬＥＤを、室温において４０分間、ＫＯＨで処理した。４３０～４５０ｎｍの間の波長範囲において９５．５％ 反射率を有する二酸化ケイ素（ＳｉＯ_２）および酸化タンタル（Ｔａ_２Ｏ_５）の３対から構成される全方向性反射器（ｏｍｎｉｄｉｒｅｃｔｉｏｎａｌ ｒｅｆｌｅｃｔｏｒ）（ＯＤＲ）を、金属分離誘電体層（ｍｅｔａｌ ｉｓｏｌａｔｉｏｎ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）としてイオンビーム蒸着によって蒸着した。酸化アルミニウム（Ａｌ_２Ｏ_３）を、金属接着層としてＯＤＲの上に蒸着させた。５０ｎｍのＳｉＯ_２を、側壁パッシベーションのために３００℃においてＡＬＤを使用して、側壁処理ありのμＬＥＤ上に蒸着させた。ＡＬＤ ＳｉＯ_２ブランケット蒸着後、ＳｉＯ_２の選択的領域を、金属接触ウインドウのためにＢＨＦを使用して除去した。共通するｐコンタクトおよびｎコンタクトは、７００／１００／７００ｎｍのＡｌ／Ｎｉ／Ａｕから構成され、電子線蒸着を使用して蒸着した。

【0040】

電流電圧特性を、オンウェハ検査（ｏｎ－ｗａｆｅｒ ｔｅｓｔｉｎｇ）によって分析した。ＥＱＥを決定するために、μＬＥＤを、７５０×７５０μｍ^２ダイへと単一化した。次いで、その切断した（ｄｉｃｅｄ）デバイスを、シルバーヘッダーに取り付け、ワイヤで接続し、屈折率１．５４を有するＤｏｗ Ｃｏｒｎｉｎｇ ＯＥ－６６５０^ＴＭ樹脂を使用してカプセル化した。ＥＱＥデータを、積分球によって測定した。

【0041】

μＬＥＤの光放射プロフィールに対するＫＯＨ化学処理の効果は、１Ａ／ｃｍ^２においてμＬＥＤのエレクトロルミネッセンス（ＥＬ）画像によって示され得る（図３に示される）。側壁処理なしのμＬＥＤ（「参照」と示される）は、大きなデバイスにおいて不均一な光放射を、小さなデバイスにおいて暗いが均一な光放射を生じた［１３，１４，１９］。化学処理なしの１０×１０μｍ^２ μＬＥＤからの光強度は、カメラによる捕捉には暗すぎた。他方で、ＫＯＨ化学処理ありのμＬＥＤは、全６つのサイズにわたって均一な光放射を生じた。さらに、調光挙動（ｄｉｍｍｉｎｇ ｂｅｈａｖｉｏｒ）は、ＫＯＨで処理した小さい方のμＬＥＤでは出現しなかった。これは、ＫＯＨ化学処理が、低電流密度においてＥＬ均一性を改善することを例証する。漏洩経路は、ドライエッチング後に側壁において生成された［２２，２４，２５］ので、電流は、縁部の周りに殺到し、よって、不均一な光放射が大きなμＬＥＤにおいて観察された。ＫＯＨ化学処理を使用することによって、側壁における漏洩経路が除去され、電流は、デバイスへと均一に注入された。結果として、ＫＯＨ化学処理ありのμＬＥＤは、均質な光放射を生じた。

【0042】

ＫＯＨは以前、デバイス側壁上のプラズマで損傷した材料を除去することによって、代表的なＧａＮベースのデバイスの電気的性能を改善するために使用されてきた［２２，２４］。しかし、μＬＥＤに対するＫＯＨの影響は、広範囲に研究されてはいなかった。図４は、ＫＯＨ化学処理の前後のμＬＥＤ側壁プロフィールのＳＥＭ画像（（ａ）および（ｂ）として表示される）を示す。ＫＯＨ処理なしのデバイスに関しては、ＲＩＥの高出力物理的エッチングの性質は、粗い側壁表面を生じた。ＫＯＨ処理を有した側壁に関しては、５０～２００ｎｍの間のサイズでｍ面のファセット形成した外形が、形成された。デバイス側壁上のｍ面ファセットの形成は、ＫＯＨまたは水酸化テトラメチルアンモニウム（ＴＭＡＨ）を使用する以前の研究において報告されている［２４－２６］。ｍ面ファセットの寸法は、ＫＯＨ処理時間とともに増大した。ＫＯＨ処理のこの特性は、これがμＬＥＤの光取り出し効率を改善するために使用され得ることを示唆し、類似の効果が、ＴＭＡＨを使用して示されている［２７］。にもかかわらず、両方のサンプルにおいて類似の光取り出し効率を維持するために、ここで報告されたｍ面ファセット形成した外形は、Ｓｙｎｏｐｓｙｓ ＬｉｇｈｔＴｏｏｌｓ^ＴＭソフトウェアを使用するモンテカルロレイトレーシングシミュレーションに基づいて、光取り出し効率の無視できる程度の増大（５％未満）を有する。処理時間の他に、温度もまた、デバイス側壁形態に顕著な影響を有した。図４における画像（ｂ）の中の挿入図は、８０℃において４０分間、ＫＯＨで処理したデバイスの側壁プロフィールを示し、ｍ面ファセットの形成が、温度によって影響を与えられ得ることを明らかに示す。温度が異なれば、異なる側壁プロフィールが観察されたが、電気的性能に関して顕著な差異は存在しなかった。ＫＯＨを使用してデバイス側壁からプラズマで損傷した材料を除去することは、非常に表面的であり、全体の横方向のエッチング長は約５００ｎｍで、μＬＥＤデバイス寸法を顕著には低減しなかった。

【0043】

ＫＯＨ処理の効果を示した後に、ＫＯＨおよびＡＬＤパッシベーションの組み合わせの影響をここで考察する。図５（ａ）および５（ｂ）は、それぞれ、ＫＯＨおよびＡＬＤ側壁処理の組み合わせなしおよびありの、１０×１０μｍ^２～１００×１００μｍ^２のμＬＥＤのＥＱＥ曲線を示す。図５（ａ）から、４０×４０μｍ^２～１００×１００μｍ^２のμＬＥＤは、製作変動に起因する小さな差異とともに、２２％～２５％の間のピークＥＱＥを生じた。しかし、μＬＥＤ寸法が縮小するにつれて、２０×２０μｍ^２および１０×１０μｍ^２デバイスのピークＥＱＥは、２０％未満に低下した。１００×１００μｍ^２デバイスおよび１０×１０μｍ^２デバイスのピークＥＱＥ間の差異は、約３０％であった。最大ＥＱＥにおけるこの減少は、側壁損傷および表面再結合によって引き起こされるＳＲＨ非発光再結合部位の影響によって説明され得る。ピークＥＱＥにおける電流密度は、１００×１００μｍ^２ μＬＥＤに関する５Ａ／ｃｍ^２からｔｏ １０×１０μｍ^２ μＬＥＤに関する１５Ａ／ｃｍ^２へとシフトした。このシフトは、効果的なＳＲＨ非発光再結合の増大に起因する［１３，１４，１７］。

【0044】

他方で、側壁処理ありの全μＬＥＤのピークＥＱＥは、２２％～２３％の間であり、ピークＥＱＥにおいて無視できる程度の差異を示した。これらのデバイスは、側壁処理ありのμＬＥＤにおいてサイズ非依存性ＥＱＥを示したが、ピークＥＱＥ位置のシフトは残った。ＳＲＨ非発光再結合の影響は完全に排除されなかったので、ＳＲＨ非発光再結合に対する化学処理の有効性を理解するには、さらなる研究が必要とされる。

【0045】

両方のサンプルセットに関して、６０×６０μｍ^２より小さなデバイスは、より大きなデバイスより顕著に少ない効率低下を示した。この効果は、他の報告から観察されており、そこではより小さなデバイスは、より均一な電流および熱拡散を生じた［１３，１４，１６］。ピークＥＱＥに対する側壁処理の一貫性は、図６に示されるように、両方のサンプルにおいて各サイズの５つのデバイスを測定することによって決定した。側壁処理なしのμＬＥＤは、ピークＥＱＥが、４０×４０μｍ^２より小さいデバイスに関して徐々に減少するという傾向を示した。側壁処理ありのμＬＥＤは、比較的小さな変動を伴って、２２％～２７％野間だのピークＥＱＥの分布を有した。

【0046】

μＬＥＤの電流電圧特性および理想係数に対するＫＯＨおよびＡＬＤ側壁処理の影響を、決定した。側壁処理ありおよびなしの１００×１００および１０×１０μｍ^２デバイスの電流密度電圧特性を、図７（ａ）に示す。１０×１０μｍ^２デバイスは、同じ印加電圧で１００×１００μｍ^２デバイスより高い電流密度を達成した。これは以前の報告において観察されている［１３，１４］。この効果は、１０×１０μｍ^２ デバイスにおいてより良好な熱および電流拡散に寄与する［１６］。側壁処理なしの両方のデバイスが、側壁処理ありのデバイスより数桁高い順方向漏洩電流密度を生じた。これは、側壁処理が、漏洩電流を抑制するために十分であったことを示す。理想係数を、以下の式１を使用して、５Ａ／ｃｍ^２におけるμＬＥＤの順方向電流電圧特性から計算した：

【数1】

ここでｎは理想係数であり、ｑは電気素量であり、ｋはボルツマン定数であり、Ｔは温度（ケルビン単位）であり、Ｉは電流であり、Ｖは電圧である［２９］。図７（ｂ）は、側壁処理ありおよびなしの６つの異なるサイズのμＬＥＤの計算された理想係数を示す。側壁処理なしのデバイスの理想係数、約３．４は、側壁処理ありのμＬＥＤのものより高く、側壁処理が、電気的性能に対して有利な効果を有することを明らかにした［３０，３１］。側壁処理ありのμＬＥＤに関しては、理想係数は約２．５であった。これは、キャリア再結合が、おそらく、これらのデバイスにおいて起こっている支配的な機構であったことを示す［３２］。その２つのサンプルにおける理想係数間の差異は、ドライエッチングに由来する側壁損傷によって説明され得る。プラズマ損傷は、電気的性能を劣化させ、理想係数を増大させることが報告されている［３１，３２］。よって、理想係数から、μＬＥＤの電気的性能が、側壁処理で顕著に改善されることも確認された。さらに、理想係数は、側壁処理の有効性を決定するための代替の計量法（ｍｅｔｒｉｃ）として働き得る。焼き鈍しおよび誘電体側壁パッシベーションを含む種々の側壁処理は、側壁損傷からμＬＥＤ性能を回復させることが示されているが、改善は、オンウェハまたはパッケージされたＥＱＥ測定によっても示される［１５，１９－２１］。ＥＱＥの他に、理想係数は、ドライエッチングによって引き起こされる漏洩電流の低減に対する側壁処理の有効性に関してさらなる情報を提供する。

【0047】

結論として、本発明は、ＫＯＨ化学処理、続いて、ＡＬＤ側壁パッシベーションを使用して、１０×１０μｍ^２～１００×１００μｍ^２のμＬＥＤのサイズ非依存性ピークＥＱＥを示した。側壁処理なしのμＬＥＤに関して、ピークＥＱＥは、４０×４０μｍ^２より小さいデバイスサイズにおいて減少し始め、１００×１００μｍ^２から１０×１０μｍ^２へとデバイス寸法を縮小することから、約３０％低下した。理想係数は、側壁処理ありおよびなしのデバイスで、それぞれ２．５および３．４であった。これらの結果は、ＫＯＨ化学処理とＡＬＤ側壁パッシベーションとの組み合わせが、プラズマ損傷によって誘導されるＳＲＨ非発光再結合および表面再結合の低減にとって有効であることを示した。

【0048】

プロセス工程
図８は、本発明の１つの実施形態において使用されるプロセス工程のフローチャートである。

【0049】

ブロック８００は、任意の成長技術を使用して、１またはこれより多くのＩＩＩ族窒化物半導体層を基材上に成長させる工程を表す。

【0050】

ブロック８０１は、デバイスの製作の間にＩＩＩ族窒化物半導体層のドライエッチングの工程を表す。ここでドライエッチングは、欠陥および表面状態を、上記デバイスの１またはこれより多くの側壁上に導入し、上記欠陥および表面状態は、電荷キャリアトラップとして働き、上記デバイスの漏洩電流および非発光再結合の確率を増大させる。１つの実施形態において、ドライエッチングは、プラズマベースのドライエッチングを含み、上記プラズマベースのドライエッチングは、行われている化学処理および／または蒸着されている誘電体材料からの効果を増強するように変更される。また、デバイスの製作に関して、上記デバイスは、好ましくは、６０μｍ未満の長さを有する１もしくはこれより多くの縁部を有する、および／または上記デバイスは、４０μｍ未満の直径を有する。

【0051】

ブロック８０２は、１またはこれより多くの化学処理を行って、上記デバイスの側壁から損傷を除去する工程を表す。好ましくは、上記化学処理は、ＫＯＨを使用するウェットエッチングを含み、上記デバイスは、化学処理が行われる前に保護される。さらに、上記デバイスの側壁のうちの１またはこれより多くのプロフィールは、化学処理によって変更され得る。

【0052】

ブロック８０３は、上記デバイスの側壁上に誘電体材料を蒸着して、上記ドライエッチングによって生成される上記デバイスの漏洩電流を低下させるために、上記デバイスの側壁をパッシベーション処理し、上記欠陥および表面状態を埋める工程を表す。この点において、上記デバイスの漏洩電流の低減は、上記デバイスの有効性において増大を生じる。

【0053】

好ましくは、上記誘電体材料は、上記デバイスのＩＩＩ族窒化物半導体層と比較して、より大きな電気抵抗を有し、例えば、誘電体材料は、ＳｉＯ_２、ＳｉＮ_ｘ、Ａｌ_２Ｏ_３、ＡｌＮ、または別の絶縁性の酸化物もしくは窒化物を含み得る。誘電体材料の重要な要件は、塊の状態で密であること、および低不純物濃度で化学量論的比に近いことであり、ここでその不純物は、水素または炭素であり得る。

【0054】

さらに、誘電体材料の蒸着は、コンフォーマル側壁カバレッジを提供する蒸着法を使用して行われ得、例えば、誘電体材料の蒸着は、ＡＬＤを使用して行われ得る。他の誘電法（スパッタリングおよびイオンビーム蒸着を含む）はまた、同様に使用され得る。

【0055】

さらに、蒸着後処理は、誘電体フィルム品質を改善して、同じ結果を達成するために使用され得る。例えば、プラズマ支援化学気相蒸着法（ＰＥＣＶＤ）を使用して蒸着した誘電体材料の品質は、焼き鈍し後に増強される［３４，３５］。

【0056】

誘電体材料の品質は、化学組成および材料境界面における情報を提供するために、従来の材料および光学的特徴付け技術（例えば、Ｘ線光電子分光法（ＸＰＳ）および屈折率変化）によるのみならず、電子顕微鏡法（例えば、走査型電子顕微鏡法および透過型電子顕微鏡法）によっても決定され得る。

【0057】

ブロック８０２の化学処理は、ブロック８０３の誘電体材料が蒸着される前に行われ得るが、その順序は、ブロック８０２の化学処理が行われる前にブロック８０３の誘電体材料が蒸着されて、逆になってもよいことに注意のこと。さらに、他の製作プロセスは、化学処理が行われる工程と誘電体材料が蒸着される工程との間に、または誘電体材料が蒸着される工程と上記化学処理が行われる工程との間に、上記デバイスに対して行われてもよい。

【0058】

ブロック８０４は、上記方法の最終結果、すなわち、図８の方法を使用して製作したデバイスを表す。好ましくは、上記デバイスは、６０μｍ未満の長さを有する１もしくはこれより多くの縁部を有するか、または上記デバイスは、４０μｍ未満の直径を有する。１つの実施形態において、上記デバイスは、１０×１０μｍ^２～１００×１００μｍ^２の寸法ならびに２２％および２７％のサイズ非依存性ピークＥＱＥを有する。

【0059】

参考文献
以下の刊行物は、本明細書に参考として援用される：

【化1】

【化2】

【化3】

【化4】

【0060】

利益および利点
μＬＥＤは、超高解像度を有するディスプレイを生じ得、かつ現在のディスプレイ技術よりエネルギー効率的である、将来的なディスプレイ用途に関する最も有望な候補である。μＬＥＤを有するディスプレイを形成するために、数千万から数億個のμＬＥＤが必要とされ、各μＬＥＤは、可能な限り効率的であるべきである。言い換えると、μＬＥＤは、高い光出力および低い漏洩電流を有するべきである。本発明を使用することによって、各μＬＥＤは、漏洩電流を低減し、かつ光出力を増大させることによって、より効率的であり得る。本発明において記載される処理ありのμＬＥＤは、均一な光放射、高い光出力電力性能、および超低漏洩電流を伴う電流電圧特性を有する。本発明は、高エネルギー効率を有するディスプレイを提供するμＬＥＤ性能に役立ち得る。

【0061】

結論
これは、本発明の好ましい実施形態の説明を締めくくる。本発明の１またはこれより多くの実施形態の前述の説明は、例証および説明の目的で提示されている。網羅的であることまたは本発明を開示される正確な形態に限定することは意図されない。多くの改変およびバリエーションが、上記の教示に鑑みて可能である。本発明の範囲は、この詳細な説明によって限定されるのではなく、むしろ本明細書に添付される特許請求の範囲によって限定されることが意図される。
本発明は、例えば以下の項目を提供する。
（項目１）
方法であって、
１またはこれより多くのＩＩＩ族窒化物半導体層を基材上に成長させる工程；
デバイスの製作の間に前記ＩＩＩ族窒化物半導体層をドライエッチングする工程であって、ここで前記ドライエッチングは、前記デバイスの１またはこれより多くの側壁に欠陥および表面状態を導入し、前記欠陥および表面状態は、電荷キャリアトラップとして働き、前記欠陥および表面状態は、前記デバイスの漏洩電流および前記デバイスにおける非発光再結合の確率を増大させる工程；
１またはこれより多くの化学処理を行って、前記デバイスの側壁から損傷を除去する工程；ならびに
１またはこれより多くの誘電体材料を前記デバイスの側壁に蒸着させて、前記デバイスの側壁をパッシベーション処理し、前記ドライエッチングによって生成される前記デバイスの漏洩電流を低下させるために前記欠陥および表面状態を埋める工程、
を包含する方法。
（項目２）
前記化学処理は、前記誘電体材料が蒸着される前に行われる、項目１に記載の方法。
（項目３）
他の製作プロセスが、前記化学処理を行う工程と前記誘電体材料を蒸着する工程との間に、前記デバイスに対して行われる、項目２に記載の方法。
（項目４）
前記誘電体材料が、前記化学処理が行われる前に蒸着される、項目１に記載の方法。
（項目５）
他の製作プロセスは、前記誘電体材料を蒸着する工程と前記化学処理を行う工程との間に、前記デバイスに対して行われる、項目４に記載の方法。
（項目６）
前記ドライエッチングは、プラズマベースのドライエッチングを含み、前記プラズマベースのドライエッチングは、前記化学処理を行う工程および／または前記誘電体材料を蒸着する工程からの効果を増強するように変更される、項目１に記載の方法。
（項目７）
前記化学処理は、水酸化カリウム（ＫＯＨ）を使用するウェットエッチングを含む、項目１に記載の方法。
（項目８）
前記デバイスは、前記化学処理を行う前に保護される、項目１に記載の方法。
（項目９）
前記デバイスの側壁のうちの１またはこれより多くのプロフィールは、前記化学処理によって変更される、項目１に記載の方法。
（項目１０）
前記誘電体材料は、ＩＩＩ族窒化物半導体層と比較して、より大きな電気抵抗を有する、項目１に記載の方法。
（項目１１）
前記誘電体材料は、ＳｉＯ _２ 、ＳｉＮ _ｘ 、Ａｌ _２ Ｏ _３ 、ＡｌＮ、または別の絶縁性の酸化物もしくは窒化物を含む、項目１に記載の方法。
（項目１２）
前記誘電体材料の蒸着は、コンフォーマル側壁カバレッジを提供する蒸着法を使用して行われる、項目１に記載の方法。
（項目１３）
前記誘電体材料の蒸着は、原子層堆積（ＡＬＤ）を使用して行われる、項目１２に記載の方法。
（項目１４）
前記デバイスの漏洩電流の低減は、前記デバイスの効率の増大を生じる、項目１に記載の方法。
（項目１５）
項目１に記載の方法を使用して製作されるデバイス。

【図1】

【図2】

【図3】

【図4(a)】

【図4(b)】

【図5】

【図6】

【図7】

【図8】