特許 7375701 双方向絶縁型ＤＣ／ＤＣコンバータおよびその制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-10-30

(45)【発行日】2023-11-08

(54)【発明の名称】双方向絶縁型ＤＣ／ＤＣコンバータおよびその制御方法

(51)【国際特許分類】

   H02M 3/28 20060101AFI20231031BHJP

【ＦＩ】

H02M3/28 H

H02M3/28 B

【請求項の数】 4

(21)【出願番号】P 2020128815

(22)【出願日】2020-07-30

(65)【公開番号】P2022025755

(43)【公開日】2022-02-10

【審査請求日】2023-02-21

(73)【特許権者】

【識別番号】000006105

【氏名又は名称】株式会社明電舎

(74)【代理人】

【識別番号】100086232

【弁理士】

【氏名又は名称】小林 博通

(74)【代理人】

【識別番号】100092613

【弁理士】

【氏名又は名称】富岡 潔

(74)【代理人】

【識別番号】100104938

【弁理士】

【氏名又は名称】鵜澤 英久

(74)【代理人】

【識別番号】100210240

【弁理士】

【氏名又は名称】太田 友幸

(72)【発明者】

【氏名】比嘉 隼

(72)【発明者】

【氏名】大井 一伸

【審査官】白井 亮

(56)【参考文献】

【文献】特開２０１３－２５１９９８（ＪＰ，Ａ）

【文献】特開２０２０－１０８２４６（ＪＰ，Ａ）

【文献】特開２０１４－０８７１３４（ＪＰ，Ａ）

【文献】国際公開第２０１８／１５９４３７（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／２８

(57)【特許請求の範囲】

【請求項1】

第１直流電源に接続された第１インバータと、
第２直流電源に接続された第２インバータと、
前記第１インバータの交流側に１次巻線が接続され、前記第２インバータの交流側に２次巻線が接続されたトランスと、を備えた双方向絶縁型ＤＣ／ＤＣコンバータであって、
位相差指令としてφ＊と零を切り替えて出力し、装置停止時は前記位相差指令として零を出力する位相差指令切替部と、
前記位相差指令が零からφ＊に切り替わった時、零からφ＊に徐々に増加させて補正後位相差指令として出力するランプアップ部と、
前記補正後位相差指令と矩形波に基づいて被比較波を生成する被比較波生成部と、
キャリア信号と前記被比較波との比較に基づいて、ゲート信号を生成するＰＷＭ制御部と、
装置停止時はゲートイネーブル信号を零とし、装置が初期駆動を開始し、かつ、前記キャリア信号が山頂点または谷頂点となった時点で前記ゲートイネーブル信号を１レベルにして保持するゲートイネーブル信号生成部と、
前記ゲートイネーブル信号が１レベルの時は前記ゲート信号を前記第１，第２インバータに出力し、前記ゲートイネーブル信号が０レベルの時は前記ゲート信号を前記第１，第２インバータに出力しないゲート信号出力部と、
を備えたことを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータ。

【請求項2】

前記位相差指令切替部は、
前記ゲートイネーブル信号が１レベルの時は前記位相差指令としてφ＊を出力し、前記ゲートイネーブル信号が０レベルの時は前記位相差指令として零を出力することを特徴とする請求項１記載の双方向絶縁型ＤＣ／ＤＣコンバータ。

【請求項3】

前記位相差指令切替部は、
前記ゲートイネーブル信号が１レベルで、かつ、前記キャリア信号が山頂点または谷頂点となった時点で前記位相差指令をφ＊にして保持し、
前記ゲートイネーブル信号が０レベルで、かつ、前記キャリア信号が山頂点または谷頂点となった時点で前記位相差指令を零にして保持することを特徴とする請求項１記載の双方向絶縁型ＤＣ／ＤＣコンバータ。

【請求項4】

第１直流電源に接続された第１インバータと、
第２直流電源に接続された第２インバータと、
前記第１インバータの交流側に１次巻線が接続され、前記第２インバータの交流側に２次巻線が接続されたトランスと、を備えた双方向絶縁型ＤＣ／ＤＣコンバータの制御方法であって、
位相差指令切替部が、位相差指令としてφ＊と零を切り替えて出力し、装置停止時は前記位相差指令として零を出力し、
ランプアップ部が、前記位相差指令が零からφ＊に切り替わった時、零からφ＊に徐々に増加させて補正後位相差指令として出力し、
被比較波生成部が、前記補正後位相差指令と矩形波に基づいて被比較波を生成し、
ＰＷＭ制御部が、キャリア信号と前記被比較波との比較に基づいて、ゲート信号を生成し、
ゲートイネーブル信号生成部が、装置停止時はゲートイネーブル信号を零とし、装置が初期駆動を開始し、かつ、前記キャリア信号が山頂点または谷頂点となった時点で前記ゲートイネーブル信号を１レベルにして保持し、
ゲート信号出力部が、前記ゲートイネーブル信号が１レベルの時は前記ゲート信号を前記第１，第２インバータに出力し、前記ゲートイネーブル信号が０レベルの時は前記ゲート信号を前記第１，第２インバータに出力しない
ことを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータの制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、入出力を絶縁しながら双方向に電力伝送を行う直流電源装置（双方向絶縁型ＤＣ／ＤＣコンバータ）に係り、特に、初期駆動時のトランス電流の直流成分を抑制するための技術に関する。

【背景技術】

【0002】

双方向絶縁型ＤＣ／ＤＣコンバータの一方式であるＤｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ方式は非特許文献１，２に開示されている。Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ方式は、２台のフルブリッジインバータ（ハーフブリッジでもよい）、高周波トランスおよびインダクタ（もしくはトランスの漏れインダクタンスのみでもよい）で構成されている。各インバータ出力は方形波電圧であり、その位相差により伝送電力を制御する。

【先行技術文献】

【非特許文献】

【0003】

【文献】山岸達也，赤木泰文，木ノ内伸一，宮崎裕二，小山正人「ＳｉＣ－ＭＯＳＦＥＴ／ＳＢＤモジュールを用いた７５０Ｖ，１００ｋＷ，２０ｋＨｚ双方向絶縁形ＤＣ／ＤＣコンバータ」，電気学会論文誌Ｄ，Ｖｏｌ．１３４，Ｎｏ．５，ｐｐ．５４４－５５３（２０１４）

【文献】高木一斗，藤田英明「Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅを用いた絶縁形ＤＣ－ＤＣコンバータの過渡特性の改善」電気学会論文誌Ｄ、Ｖｏｌ．１３６，Ｎｏ．９，ｐ．６２２－６２８（２０１６）

【発明の概要】

【発明が解決しようとする課題】

【0004】

Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ方式において、高周波トランスやインダクタに流れる電流は理想的には交流成分のみである。しかし、初期駆動において、位相差の初期値やゲートイネーブルのタイミングにより高周波トランスやインダクタに流れる電流が完全な交流にならず、直流成分が重畳する。それらの直流成分の発生により効率の低下もしくは高周波トランスが磁気飽和を起こし突入電流が流れ、機器の破損を招く場合がある。

【0005】

それらの対策として、トランス電流の正負をそれぞれサンプリングし、その和を零にすることで直流重畳を抑制する手法がある。この手法は定常的に発生する直流重畳の低減には有効である。しかし、この手法で過渡的に発生する直流重畳を抑制するためには高周波を正確に測定する高価なハードウェアが必要となる。

【0006】

また、非特許文献２では急峻な位相差指令値変化時に発生する過渡的な直流重畳を抑制する方法が開示されている。これは各アームの位相差指令値の更新タイミングを分割する方式である。しかし、初期駆動における直流重畳の低減方法について検討されていない。

【0007】

以上示したようなことから、双方向絶縁型ＤＣ／ＤＣコンバータにおいて、追加のハードウェアを必要とすることなく、初期駆動時における直流成分を抑制することが課題となる。

【課題を解決するための手段】

【0008】

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、第１直流電源に接続された第１インバータと、第２直流電源に接続された第２インバータと、前記第１インバータの交流側に１次巻線が接続され、前記第２インバータの交流側に２次巻線が接続されたトランスと、を備えた双方向絶縁型ＤＣ／ＤＣコンバータであって、位相差指令としてφ＊と零を切り替えて出力し、装置停止時は前記位相差指令として零を出力する位相差指令切替部と、前記位相差指令が零からφ＊に切り替わった時、零からφ＊に徐々に増加させて補正後位相差指令として出力するランプアップ部と、前記補正後位相差指令と矩形波に基づいて被比較波を生成する被比較波生成部と、キャリア信号と前記被比較波との比較に基づいて、ゲート信号を生成するＰＷＭ制御部と、装置停止時はゲートイネーブル信号を零とし、装置が初期駆動を開始し、かつ、前記キャリア信号が山頂点または谷頂点となった時点で前記ゲートイネーブル信号を１レベルにして保持するゲートイネーブル信号生成部と、前記ゲートイネーブル信号が１レベルの時は前記ゲート信号を前記第１，第２インバータに出力し、前記ゲートイネーブル信号が０レベルの時は前記ゲート信号を前記第１，第２インバータに出力しないゲート信号出力部と、を備えたことを特徴とする。

【0009】

また、その一態様として、前記位相差指令切替部は、前記ゲートイネーブル信号が１レベルの時は前記位相差指令としてφ＊を出力し、前記ゲートイネーブル信号が０レベルの時は前記位相差指令として零を出力することを特徴とする。

【0010】

また、その一態様として、前記位相差指令切替部は、前記ゲートイネーブル信号が１レベルで、かつ、前記キャリア信号が山頂点または谷頂点となった時点で前記位相差指令をφ＊にして保持し、前記ゲートイネーブル信号が０レベルで、かつ、前記キャリア信号が山頂点または谷頂点となった時点で前記位相差指令を零にして保持することを特徴とする。

【発明の効果】

【0011】

本発明によれば、双方向絶縁型ＤＣ／ＤＣコンバータにおいて、追加のハードウェアを必要とすることなく、初期駆動時における直流成分を抑制することが可能となる。

【図面の簡単な説明】

【0012】

【図1】実施形態１～３における双方向絶縁型ＤＣ／ＤＣコンバータの回路構成図。

【図2】従来技術における制御部を示すブロック図。

【図3】実施形態１における制御部を示すブロック図。

【図4】実施形態１における各波形を示すタイムチャート。

【図5】実施形態２における制御部を示すブロック図。

【図6】実施形態２における各波形を示すタイムチャート。

【図7】実施形態３における制御部を示すブロック図。

【図8】実施形態３における各波形を示すタイムチャート。

【図9】従来技術における動作波形を示すタイムチャート。

【図10】実施形態１における動作波形を示すタイムチャート。

【図11】実施形態２における動作波形を示すタイムチャート。

【図12】実施形態２における動作波形を示すタイムチャート。

【図13】実施形態３における動作波形を示すタイムチャート。

【発明を実施するための形態】

【0013】

以下、本願発明における双方向絶縁型ＤＣ／ＤＣコンバータの実施形態１～３を図１～図１３に基づいて詳述する。

【0014】

［実施形態１］
図１に本実施形態１の制御方法を適用するＤｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ方式の双方向絶縁型ＤＣ／ＤＣコンバータの主回路構成を示す。

【0015】

図１に示すように、第１直流電圧ＤＣ１の正極端と負極端との間には第１，第２半導体スイッチング素子１ａ，１ｂが直列接続される。また、第１直流電圧ＤＣ１の正極端と負極端との間には第３，第４半導体スイッチング素子１ｃ，１ｄが直列接続される。第１～第４半導体スイッチング素子１ａ～１ｄが第１インバータを構成する。

【0016】

第１，第２半導体スイッチング素子１ａ，１ｂの接続点は、第１インダクタＬ１を介してトランスＴｒの１次巻線の一端に接続される。第３，第４半導体スイッチング素子１ｃ，１ｄの接続点は、トランスＴｒの１次巻線の他端に接続される。すなわち、第１インバータの交流側にトランスＴｒの１次巻線が接続される。

【0017】

第２直流電圧ＤＣ２の正極端と負極端との間には第５，第６半導体スイッチング素子２ａ，２ｂが直列接続される。また、第２直流電圧ＤＣ２の正極端と負極端との間には第７，第８半導体スイッチング素子２ｃ，２ｄが直列接続される。第５～第８半導体スイッチング素子２ａ～２ｄが第２インバータを構成する。

【0018】

第５，第６半導体スイッチング素子２ａ，２ｂの接続点は、第２インダクタＬ２を介してトランスＴｒの２次巻線の一端に接続される。第７，第８半導体スイッチング素子２ｃ，２ｄの接続点は、トランスＴｒの２次巻線の他端に接続される。すなわち、第２インバータの交流側にトランスＴｒの２次巻線が接続される。

【0019】

なお、第１，第２インダクタＬ１，Ｌ２は省略し、トランスＴｒの漏れインダクタンスのみとしても良い。また、第１，第２インバータは、フルブリッジインバータの他、ハーフブリッジインバータでもよい。

【0020】

図２に従来法の制御ブロック図を示す。位相差指令φ＊は、電力制御、電圧制御や電流制御から出力される値である。キャリア生成部３はアップダウンカウントによりキャリア信号と矩形波を生成する。

【0021】

被比較波生成部２０は、ゲイン乗算部１と、リミッタ２と、乗算器４ａ，４ｂと、乗算器５と、を備える。被比較波生成部２０は、位相差指令φ＊と矩形波に基づいて被比較波を生成する。

【0022】

ゲイン乗算部１は、位相差指令φ＊にゲインを乗算し、出力αを計算する。ここでは、ゲインを１／πとしている。リミッタ２は、出力αを－０．５から０．５の範囲に制限する。

【0023】

乗算器４ａ，４ｂは、リミッタ２の出力に矩形波を乗算し、被比較波を生成する。なお、各インバータの被比較波は１８０°の位相差を持たせるために片側の乗算器４ｂの入力を乗算器５で－１倍している。乗算器４ａの出力を被比較波βとし、乗算器４ｂの出力を被比較波γとする。

【0024】

ＰＷＭ制御部２１は、比較器６ａ～６ｄと、ＮＯＴ素子７ａ～７ｄと、デッドタイム生成部８ａ～８ｈと、を備える。ＰＷＭ制御部２１は、キャリア信号と被比較波との比較に基づいてゲート信号を生成する。

【0025】

具体的には、比較器６ａ～６ｄは、キャリア信号と被比較波β，γを比較する。ＮＯＴ素子７ａ～７ｄは、上下アームで反転した信号を生成するため、比較器６ａ～６ｄの出力を反転させる。デッドタイム生成部８ａ～８ｈは、比較器６ａ～６ｄおよびＮＯＴ素子７ａ～７ｄの出力にデッドタイムを付加する。

【0026】

ＡＮＤ素子（ゲート信号出力部）９ａ～９ｈは、デッドタイム生成部８ａ～８ｈの出力と駆動開始信号との論理積を求める。ＡＮＤ素子９ａ～９ｈの出力がゲート信号として第１～第８半導体スイッチング素子１ａ～１ｄ，２ａ～２ｄに出力される。駆動開始信号が０の場合はすべての半導体スイッチング素子はＯＦＦ状態になる。

【0027】

図３に本実施形態１における制御部のブロックを示す。本実施形態１は初期駆動時の位相差指令の設定およびゲート信号出力タイミングの同期方法に特徴がある。本実施形態１の制御部は従来技術の制御部に以下の構成を追加している。

【0028】

セレクタ（位相差指令切替部）１０は、位相差指令としてφ＊と零とを切り替えて出力する。セレクタ１０は、装置停止時は零、初期駆動信号が入力されたら位相差指令φ＊を出力する。

【0029】

移動平均部（ランプアップ部）１１は、入力した位相差指令が零からφ＊に切り替わった時、位相差指令をあらかじめ設定した時間で移動平均処理を行い、出力を零からφ＊に徐々に増加させて補正後位相差指令として出力する。

【0030】

キャリア生成部３は、キャリア信号と矩形波とトリガ信号を出力する。矩形波は、キャリア信号のアップカウント時に－１、ダウンカウント時に１となる信号である。トリガ信号は、キャリア信号の山頂点と谷頂点のタイミングでＨｉｇｈとなる信号である。本実施形態１の被比較波生成部２０は、補正後位相差指令と矩形波に基づいて被比較波を生成する。

【0031】

Ｄフリップフロップ（ゲートイネーブル信号生成部）１２は、初期駆動信号とトリガ信号を入力し、ゲートイネーブル信号ｆｌｇを出力する。装置停止時はゲートイネーブル信号を０レベルとし、装置が初期駆動を開始し、かつ、キャリア信号の山頂点または谷頂点となった時点でゲートイネーブル信号を１レベルにして保持する。すなわち、ゲートイネーブル信号ｆｌｇのレベル変化のタイミングを、キャリア信号の山頂点もしくは谷頂点のタイミングと同期させる。

【0032】

本実施形態１は初期駆動信号と同じタイミングで位相差指令φ＊の出力が開始される。また、初期駆動信号が１レベルとなり、キャリア信号が山頂点、または、谷頂点となった時点でゲート信号の出力が開始される。駆動中は所望の位相差を常に達成するようにＤｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅを駆動する。

【0033】

位相差指令φ＊は一般的な電圧制御や電流制御の他に、非特許文献１で示されている伝送電力の以下の（１）式により求めてもよい。

【0034】

【数1】

【0035】

ただし、Ｐは伝送電力、Ｅ₁は第１直流電圧、Ｅ₂は第２直流電圧、Ｎはトランス巻数比、ωはスイッチング角周波数、φは各インバータ出力電圧の位相差（位相差範囲は－π／２≦φ≦π／２）、Ｌは１次側に等価換算したインダクタとトランスの漏れインダンクタンスの和である。

【0036】

その後、被比較波β，γがキャリア信号の振幅となるように移動平均部１１の出力に対して１／πを乗算する。なお、その値を矩形波と乗算することで矩形波の振幅が位相指令値となる。

【0037】

本実施形態１ではＤフリップフロップ１２を用いてゲートイネーブル信号のタイミングをキャリア信号の山頂点もしくは谷頂点と同期させる。励磁電流の直流重畳を抑制するために励磁電流がゼロとなるタイミングとゲートイネーブル信号を同期させる。

【0038】

Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ方式において、各インバータの出力電圧は方形波であるため、励磁電流は三角波となる。したがって、方形波の立ち上がりのタイミングをθ＝０ｒａｄとした場合、励磁電流ｉ_Lmは以下の（２）式で計算できる。

【0039】

【数2】

【0040】

ただし、ｆ_swはスイッチング周波数、Ｌ_mは励磁インダクタンスである。（２）式から励磁電流ｉ_Lmがゼロとなる位相はθ＝π／２，３π／２となる。これは方形波電圧の正もしくは負電圧期間の中間点である。また、方形波電圧の正期間の中間点がキャリア信号の谷頂点に負期間の中間点がキャリア信号の山頂点と同期している。したがって、本実施形態１では図４に示すように、ゲートイネーブル信号ｆｌｇをキャリア信号の山頂点もしくは谷頂点に同期させる。

【0041】

また、位相差指令φ＊が急峻に変化するとトランスおよびインダクタ電流に直流重畳が発生する。そのため、図４に示すように、位相差指令を零から所望のφ＊にランプアップさせることで、位相差指令φ＊（補正後位相差指令）の急峻な変化を抑制し、インダクタ電流の直流重畳を低減できる。

【0042】

以上示したように、本実施形態１によれば、Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ駆動時の高周波トランスに流れる励磁電流の直流成分を抑制することが可能となる。また、トランスの磁気飽和を防ぐことができ、トランス鉄心断面積の低減・小型化を図ることが可能となり、突入電流発生・機器破損を抑制できる。

【0043】

［実施形態２］
図５に本実施形態２における制御部のブロック図を示す。本実施形態２では、セレクタ（位相差指令切替部）１０の出力信号変更を初期駆動信号ではなくゲートイネーブル信号ｆｌｇで行う。

【0044】

実施形態１では、スイッチング周波数が低くなると、図４に示すように初期駆動信号とゲートイネーブル信号ｆｌｇのずれが大きくなるため、初期駆動直後に位相差指令値がゼロとならず、初期駆動時にインダクタ電流に直流成分が重畳する。

【0045】

本実施形態２では、位相差指令を０からφ＊に変更するタイミングをゲートイネーブル信号ｆｌｇに同期させる。すなわち、ゲートイネーブル信号が１レベルの時は位相差指令としてφ＊を出力し、ゲートイネーブル信号が０レベルの時は位相差指令として０を出力する。

【0046】

これにより、ゲート信号出力と位相差指令φ＊のランプアップ開始が同期し、Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅの駆動時における励磁電流とインダクタ電流の直流重畳を抑制できる。

【0047】

本実施形態２によれば、位相差指令φ＊の変更をゲート信号出力のタイミングと同期させることでインダクタ電流の直流成分を抑制できる。トランスやインダクタの銅損、Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ方式の導通損を低減できる。特にスイッチング周波数が低い場合に直流成分の抑制効果が大きい。

【0048】

［実施形態３］
図７に本実施形態３における制御部のブロック図を示す。本実施形態３では、実施形態２における制御部に対して、セレクタ１０と移動平均部１１の間にＤフリップフロップ１３を追加したものである。Ｄフリップフロップ１３は、位相差指令がφ＊（ゲートイネーブル信号が１レベル）で、かつ、キャリア信号が山頂点、または、谷頂点となった時点で位相差指令をφ＊として出力し保持する。また、Ｄフリップフロップ１３は、位相差指令が０（ゲートイネーブル信号が０レベル）で、かつ、キャリア信号が山頂点、または、谷頂点となった時点で位相差指令を０として出力し保持する。本実施形態３では、セレクタ１０とＤフリップフロップ１３とで位相差指令切替部を構成する。

【0049】

実施形態２の図６に示すように、移動平均部１１の周期が短い場合は位相差指令の更新直後にキャリア信号と被比較波の大小関係（位相差指令値）が変化するため、半導体スイッチング素子のオン期間とオフ期間の差（図６中Ｔｏｆｆ＿２とＴｏｎ＿２の差）が大きくなる可能性がある。この差はインバータ出力電圧の直流分の原因となり、高周波トランスおよびインダクタ電流の直流成分増加を招く。

【0050】

本実施形態３では、Ｄフリップフロップ１３により、位相差指令を更新するタイミングをキャリア信号の山頂点と谷頂点に同期させる。

【0051】

本実施形態３により、図８に示すように位相差指令の更新直後（被比較波の最大値はキャリア信号のピーク値に対して半分の値である）はキャリア信号の現在値が被比較波よりも大きく、オン期間の変化量が小さくなる。したがって、インダクタ電流の直流成分を抑制できる。

【0052】

本実施形態３によれば、移動平均の周期がスイッチング周期より短い条件であっても位相差指令変更時に発生する直流成分も抑制することができる。また、Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅの応答速度を高め、性能を向上させることができる。

【0053】

図９に初期駆動時における従来法の動作波形を示す。インバータ出力電圧が発生するタイミングと位相差指令の更新タイミングとゲート信号を出力するタイミングがキャリア信号の山頂点もしくは谷頂点に同期しておらず、励磁電流におよびインダクタ電流に直流成分が重畳している。

【0054】

図１０に駆動時における実施形態１の動作波形を示す。位相差指令φ＊をランプアップさせ、かつ、ゲート信号を出力するタイミングがキャリア信号の山頂点もしくは谷頂点に同期しており、励磁電流の直流成分を抑制している。しかし、ゲートイネーブル信号と位相差指令の変更タイミングが非同期であるため、インダクタ電流の平均値がゼロになっておらず、インダクタ電流に直流成分が重畳している。

【0055】

図１１および図１２に駆動中における実施形態２の動作波形を示す。図１１は移動平均部１１の周期がスイッチング周期の２倍、図１２は移動平均部１１の周期がスイッチング周期の０．５倍の波形である。図１１ではインダクタ電流の直流重畳が図１０と比較して低減している。しかし、図１２のように、移動平均部１１の周期が短くなると（具体的にはスイッチング周期の１倍以下）インダクタ電流の直流成分が増加する。

【0056】

図１３に駆動中における実施形態３の動作波形を示す。位相差指令φ＊の更新タイミングをキャリア信号の山頂点もしくは谷頂点と同期することで移動平均部１１の周期が短い条件であってもインダクタ電流の直流成分を抑制している。

【0057】

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

【符号の説明】

【0058】

１…ゲイン乗算部
２…リミッタ
３…キャリア生成部
４ａ，４ｂ，５…乗算器
６ａ～６ｄ…比較器
７ａ～７ｄ…ＮＯＴ素子
８ａ～８ｈ…デッドタイム生成部
９ａ～９ｈ…ＡＮＤ素子（ゲート信号出力部）
１０…セレクタ（位相差指令切替部）
１１…移動平均部（ランプアップ部）
１２…Ｄフリップフロップ（ゲートイネーブル信号生成部）
１３…Ｄフリップフロップ
２０…被比較波生成部
２１…ＰＷＭ制御部
ＤＣ１，ＤＣ２…第１，第２直流電圧
１ａ～１ｄ，２ａ～２ｄ…第１～第８半導体スイッチング素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】