特許 7376972 ＤＣ－ＤＣコンバータ回路及び電源回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-10-31

(45)【発行日】2023-11-09

(54)【発明の名称】ＤＣ－ＤＣコンバータ回路及び電源回路

(51)【国際特許分類】

   H02M 3/155 20060101AFI20231101BHJP

【ＦＩ】

H02M3/155 U

H02M3/155 H

【請求項の数】 4

(21)【出願番号】P 2020070547

(22)【出願日】2020-04-09

(65)【公開番号】P2021168547

(43)【公開日】2021-10-21

【審査請求日】2022-12-09

(73)【特許権者】

【識別番号】000000929

【氏名又は名称】カヤバ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】山口 雄一

(72)【発明者】

【氏名】河野 智行

(72)【発明者】

【氏名】松島 英郎

(72)【発明者】

【氏名】高島 元弘

(72)【発明者】

【氏名】町田 誠

【審査官】栗栖 正和

(56)【参考文献】

【文献】特開２００６－２５４５１８（ＪＰ，Ａ）

【文献】特開２０１７－０６０３９３（ＪＰ，Ａ）

【文献】特開２０１１－０８７３８９（ＪＰ，Ａ）

【文献】特開２００５－１９２３１２（ＪＰ，Ａ）

【文献】特開２００４－１３５３７２（ＪＰ，Ａ）

【文献】特開２０１２－０２９３６０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

第１端子が入力電源の高電位側に接続される、第１スイッチング素子と、
第１端子が前記第１スイッチング素子の第２端子に接続され、第２端子が低電位側の出力端子に接続される、第２スイッチング素子と、
一端が前記第１スイッチング素子の第２端子及び前記第２スイッチング素子の第１端子に接続された、インダクタと、
第１端子が前記低電位側の出力端子の電位よりも高い電位である高電位側の出力端子に接続され、第２端子が前記インダクタの他端に接続された、第３スイッチング素子と、
第１端子が前記第３スイッチング素子の第２端子及び前記インダクタの他端に接続され、第２端子が前記入力電源の高電位側の電位よりも低い電位である前記入力電源の低電位側に接続される、第４スイッチング素子と、
一端が前記第３スイッチング素子の第１端子に接続され、他端が前記入力電源の高電位側および前記高電位側の出力端子の電位よりも低く、前記入力電源の低電位側および前記低電位側の出力端子の電位よりも高い電位である基準電位に接続された、第１コンデンサと、
一端が前記基準電位に接続され、他端が前記第２スイッチング素子の第２端子に接続された、第２コンデンサと、
を含む、
ＤＣ－ＤＣコンバータ回路。

【請求項2】

請求項１に記載のＤＣ－ＤＣコンバータ回路であって、
前記第２スイッチング素子に代えて、カソードが前記第１スイッチング素子の第２端子に接続され、アノードが前記第２コンデンサの他端に接続された、第１ダイオードを含み、
前記第３スイッチング素子に代えて、アノードが前記インダクタの他端に接続され、カソードが前記第１コンデンサの一端に接続された、第２ダイオードを含む、
ＤＣ－ＤＣコンバータ回路。

【請求項3】

請求項１に記載のＤＣ－ＤＣコンバータ回路と、
前記第１スイッチング素子から前記第４スイッチング素子までの第３端子に、スイッチング制御信号を出力する制御部と、
を含み、
前記制御部は、
出力電圧を目標電圧に近づけるときに、前記第１スイッチング素子及び前記第４スイッチング素子がオン状態であり且つ前記第２スイッチング素子及び前記第３スイッチング素子がオフ状態である第１スイッチング状態と、前記第１スイッチング素子及び前記第４スイッチング素子がオフ状態であり且つ前記第２スイッチング素子及び前記第３スイッチング素子がオン状態である第２スイッチング状態と、を繰り返すように、前記第１スイッチング素子から前記第４スイッチング素子までを制御し、
前記入力電源の高電位側の電位が前記高電位側の出力端子の電位を超えた場合に、前記第１スイッチング素子及び前記第３スイッチング素子がオン状態であり且つ前記第２スイッチング素子及び前記第４スイッチング素子がオフ状態である第３スイッチング状態と、前記第１スイッチング素子及び前記第４スイッチング素子がオフ状態であり且つ前記第２スイッチング素子及び前記第３スイッチング素子がオン状態である第４スイッチング状態と、を繰り返すように、前記第１スイッチング素子から前記第４スイッチング素子までを制御する、
電源回路。

【請求項4】

請求項２に記載のＤＣ－ＤＣコンバータ回路と、
前記第１スイッチング素子及び前記第４スイッチング素子の第３端子に、スイッチング制御信号を出力する制御部と、
を含み、
前記制御部は、
出力電圧を目標電圧に近づけるときに、前記第１スイッチング素子及び前記第４スイッチング素子がオン状態である第１スイッチング状態と、前記第１スイッチング素子及び前記第４スイッチング素子がオフ状態である第２スイッチング状態と、を繰り返すように、前記第１スイッチング素子及び前記第４スイッチング素子を制御し、
前記入力電源の高電位側の電位が前記高電位側の出力端子の電位を超えた場合に、前記第１スイッチング素子がオン状態であり且つ前記第４スイッチング素子がオフ状態である第３スイッチング状態と、前記第１スイッチング素子及び前記第４スイッチング素子がオフ状態である第４スイッチング状態と、を繰り返すように、前記第１スイッチング素子及び前記第４スイッチング素子を制御する、
電源回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＤＣ－ＤＣコンバータ回路及び電源回路に関する。

【背景技術】

【0002】

下記の特許文献１には、入力される直流電圧を異なる直流電圧へ変換するチョッパ装置（ＤＣ－ＤＣコンバータ）が記載されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００６－２５４５１８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＤＣ－ＤＣコンバータの後段の回路として、インバータ回路が例示される。インバータ回路のハイサイドのスイッチング素子には、ＤＣ－ＤＣコンバータの高電位側の出力電位と仮想中性点の電位との電位差である電圧が掛かる。このため、スイッチング素子は、上記電圧より高い耐圧を有するものを使用する必要がある。従って、インバータ回路のコストが高く、装置サイズが大きくなる。

【0005】

以上のような事情に鑑み、本発明の目的は、素子の耐圧を低くすることができるＤＣ－ＤＣコンバータ回路及び電源回路を提供することにある。

【課題を解決するための手段】

【0006】

上記の課題を解決するために、本発明の一形態に係るＤＣ－ＤＣコンバータ回路は、第１端子が入力電源の高電位側に接続される、第１スイッチング素子と、第１端子が第１スイッチング素子の第２端子に接続された、第２スイッチング素子と、一端が第１スイッチング素子の第２端子及び第２スイッチング素子の第１端子に接続された、インダクタと、第１端子から出力電圧として直流電圧を出力し、第２端子がインダクタの他端に接続された、第３スイッチング素子と、第１端子が第３スイッチング素子の第２端子及びインダクタの他端に接続され、第２端子が入力電源の低電位側に接続される、第４スイッチング素子と、一端が第３スイッチング素子の第１端子に接続され、他端が基準電位に接続された、第１コンデンサと、一端が基準電位に接続され、他端が第２スイッチング素子の第２端子に接続された、第２コンデンサと、を含む。

【0007】

本発明の一形態に係るＤＣ－ＤＣコンバータにおいて、第２スイッチング素子に代えて、カソードが第１スイッチング素子の第２端子に接続され、アノードが第２コンデンサの他端に接続された、第１ダイオードを含み、第３スイッチング素子に代えて、アノードがインダクタの他端に接続され、カソードが第１コンデンサの一端に接続された、第２ダイオードを含んでも良い。

【0008】

上記の課題を解決するために、本発明の一形態に係る電源回路は、上記ＤＣ－ＤＣコンバータ回路と、第１スイッチング素子から第４スイッチング素子までの第３端子に、スイッチング制御信号を出力する制御部と、を含む。制御部は、出力電圧を目標電圧に近づけるときに、第１スイッチング素子及び第４スイッチング素子がオン状態であり且つ第２スイッチング素子及び第３スイッチング素子がオフ状態である第１スイッチング状態と、第１スイッチング素子及び第４スイッチング素子がオフ状態であり且つ第２スイッチング素子及び第３スイッチング素子がオン状態である第２スイッチング状態と、を繰り返すように、第１スイッチング素子から第４スイッチング素子までを制御し、入力電源の高電位側の電位が出力電圧の高電位側の電位を超えた場合に、第１スイッチング素子及び第３スイッチング素子がオン状態であり且つ第２スイッチング素子及び第４スイッチング素子がオフ状態である第３スイッチング状態と、第１スイッチング素子及び第４スイッチング素子がオフ状態であり且つ第２スイッチング素子及び第３スイッチング素子がオン状態である第４スイッチング状態と、を繰り返すように、第１スイッチング素子から第４スイッチング素子までを制御する。

【0009】

上記の課題を解決するために、本発明の一形態に係る電源回路は、上記ＤＣ－ＤＣコンバータ回路と、第１スイッチング素子及び第４スイッチング素子の第３端子に、スイッチング制御信号を出力する制御部と、を含む。制御部は、出力電圧を目標電圧に近づけるときに、第１スイッチング素子及び第４スイッチング素子がオン状態である第１スイッチング状態と、第１スイッチング素子及び第４スイッチング素子がオフ状態である第２スイッチング状態と、を繰り返すように、第１スイッチング素子及び第４スイッチング素子を制御し、入力電源の高電位側の電位が出力電圧の高電位側の電位を超えた場合に、第１スイッチング素子がオン状態であり且つ第４スイッチング素子がオフ状態である第３スイッチング状態と、第１スイッチング素子及び第４スイッチング素子がオフ状態である第４スイッチング状態と、を繰り返すように、第１スイッチング素子及び第４スイッチング素子を制御する。

【0010】

本発明の一形態に係る電源回路において、交流電圧を出力する交流電源を更に含み、入力電源は、交流電圧を整流して出力する整流回路であり、第１スイッチング素子の第１端子に基準電位よりも高い電圧を出力し、第２スイッチング素子の第２端子に基準電位よりも低い電圧を出力する。

【発明の効果】

【0011】

以上のように、本発明によれば、素子の耐圧を低くすることができるので、コストを抑制し、装置の小型化が可能となる。

【図面の簡単な説明】

【0012】

【図1】比較例の電源回路の回路構成を示す図である。

【図2】比較例の電源回路の電圧指令信号の一例を示す図である。

【図3】比較例の電源回路の回路シミュレーション結果の一例を示す図である。

【図4】第１の実施の形態の電源回路の回路構成を示す図である。

【図5】第１の実施の形態の電源回路の電圧指令信号の一例を示す図である。

【図6】第１の実施の形態の電源回路の回路シミュレーション結果の一例を示す図である。

【図7】第２の実施の形態の電源回路の回路構成を示す図である。

【発明を実施するための形態】

【0013】

以下、図面を参照しながら本発明の実施の形態を説明する。

【0014】

＜第１の実施の形態及び比較例＞
以下、第１の実施の形態について説明するが、第１の実施の形態の理解を容易にするため、先に比較例について説明する。

【0015】

（比較例）
図１は、比較例の電源回路の回路構成を示す図である。電源回路１００は、交流電源２と、整流回路３と、ＤＣ－ＤＣコンバータ回路１０１と、駆動回路５と、制御部６と、を含む。

【0016】

交流電源２は、Ｒ相、Ｓ相及びＴ相を有する三相交流電源とするが、本開示はこれに限定されない。交流電源２は、単相交流電源であっても良い。交流電源２は、系統電源であっても良い。交流電源２は、Ｙ結線、Δ結線又はＶ結線のいずれであっても良い。交流電源２のＳ相は、基準電位に電気的に接続されている。基準電位は、フレームグラウンド（ＦＧ）、つまり接地電位が例示されるが、本開示はこれに限定されない。

【0017】

整流回路３は、交流電源２から出力される三相交流電圧を直流電圧に半波整流又は全波整流する、三相整流回路である。整流回路３は、ブリッジダイオードを利用することが例示されるが、本開示はこれに限定されない。整流回路３が出力する電圧Ａ（Ｖ（ボルト））は、４００Ｖから８００Ｖ程度が例示されるが、本開示はこれに限定されない。

【0018】

整流回路３の高電位側の出力端子３ａは、ＤＣ－ＤＣコンバータ回路１０１の高電位側の入力端子１０１ａに電気的に接続されている。整流回路３の低電位側の出力端子３ｂは、ＤＣ－ＤＣコンバータ回路１０１の低電位側の入力端子１０１ｂに電気的に接続されている。

【0019】

ＤＣ－ＤＣコンバータ回路１０１は、整流回路３から供給される電圧Ａ（Ｖ）の電圧を変換して、電圧Ｂ（Ｖ）を出力する。ＤＣ－ＤＣコンバータ回路１０１は、電圧Ａ（Ｖ）を降圧して電圧Ｂ（Ｖ）を出力することとするが、本開示はこれに限定されない。ＤＣ－ＤＣコンバータ回路１０１は、電圧Ａ（Ｖ）を昇圧して電圧Ｂ（Ｖ）を出力することとしても良い。ＤＣ－ＤＣコンバータ回路１０１が出力する電圧Ｂ（Ｖ）は、２００Ｖから４００Ｖ程度が例示されるが、本開示はこれに限定されない。

【0020】

ＤＣ－ＤＣコンバータ回路１０１は、２つのハーフブリッジで構成された、いわゆるフルブリッジ型のコンバータ回路である。ＤＣ－ＤＣコンバータ回路１０１は、コンデンサ１１及び１２と、第１スイッチング素子ＳＷ１から第４スイッチング素子ＳＷ４までと、インダクタＬ１と、を含む。

【0021】

第１スイッチング素子ＳＷ１から第４スイッチング素子ＳＷ４までの各々は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であることとするが、本開示はこれに限定されない。各スイッチング素子は、バイポーラトランジスタ、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などであっても良い。

【0022】

各トランジスタは、寄生ダイオード（ボディダイオード）を有する。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。寄生ダイオードは、トランジスタのオフ時の過渡的な逆起電力を逃すためのフリーホイールダイオードとして利用可能である。

【0023】

第１スイッチング素子ＳＷ１から第４スイッチング素子ＳＷ４までの各々がＭＯＳＦＥＴである場合は、ドレインが本開示の「第１端子」に相当し、ソースが本開示の「第２端子」に相当し、ゲートが本開示の「第３端子」に相当する。第１スイッチング素子ＳＷ１から第４スイッチング素子ＳＷ４までの各々がバイポーラトランジスタである場合は、コレクタが本開示の「第１端子」に相当し、エミッタが本開示の「第２端子」に相当し、ベースが本開示の「第３端子」に相当する。

【0024】

コンデンサ１１は、整流された電圧Ａ（Ｖ）を平滑化する、入力コンデンサである。コンデンサ１１の一端は、ＤＣ－ＤＣコンバータ回路１０１の高電位側の入力端子１０１ａに電気的に接続されている。コンデンサ１１の他端は、ＤＣ－ＤＣコンバータ回路１０１の低電位側の入力端子１０１ｂに電気的に接続されている。

【0025】

第１スイッチング素子ＳＷ１の第１端子は、コンデンサ１１の一端に電気的に接続されている。第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２とは、直列に電気的に接続されている。つまり、第１スイッチング素子ＳＷ１の第２端子は、第２スイッチング素子ＳＷ２の第１端子に電気的に接続されている。第２スイッチング素子ＳＷ２の第２端子は、基準電位に電気的に接続されている。

【0026】

第３スイッチング素子ＳＷ３の第１端子は、コンデンサ１２の一端に電気的に接続されている。第３スイッチング素子ＳＷ３と第４スイッチング素子ＳＷ４とは、直列に電気的に接続されている。つまり、第３スイッチング素子ＳＷ３の第２端子は、第４スイッチング素子ＳＷ４の第１端子に電気的に接続されている。第４スイッチング素子ＳＷ４の第２端子は、コンデンサ１１の他端及びＤＣ－ＤＣコンバータ回路１０１の低電位側の入力端子１０１ｂに、電気的に接続されている。

【0027】

インダクタＬ１の一端は、第１スイッチング素子ＳＷ１の第２端子及び第２スイッチング素子ＳＷ２の第１端子に電気的に接続されている。インダクタＬ１の他端は、第３スイッチング素子ＳＷ３の第２端子及び第４スイッチング素子ＳＷ４の第１端子に電気的に接続されている。

【0028】

コンデンサ１２は、電圧Ｂ（Ｖ）を平滑化する、出力コンデンサである。コンデンサ１２の一端は、第３スイッチング素子ＳＷ３の第１端子及びＤＣ－ＤＣコンバータ回路１０１の高電位側の出力端子１０１ｃに、電気的に接続されている。コンデンサ１２の他端は、第２スイッチング素子の第２端子、基準電位、及び、ＤＣ－ＤＣコンバータ回路１０１の低電位側の出力端子１０１ｄに、電気的に接続されている。

【0029】

換言すると、第１スイッチング素子ＳＷ１及び第４スイッチング素子ＳＷ４は、互いに直列に電気的に接続され、コンデンサ１１に対して並列に電気的に接続されている。また、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３は、互いに直列に電気的に接続され、コンデンサ１２に対して並列に電気的に接続される。そして、第２スイッチング素子ＳＷ２の第２端子と、第４スイッチング素子ＳＷ４の第２端子とは、異なる電位である。

【0030】

駆動回路５は、三相インバータであることとするが、本開示はこれに限定されない。駆動回路５は、単相インバータ、コンバータ等であっても良い。駆動回路５は、第５スイッチング素子ＳＷ５から第１０スイッチング素子ＳＷ１０までを含む。

【0031】

駆動回路５の高電位側の入力端子５ａは、ＤＣ－ＤＣコンバータ回路１０１の高電位側の出力端子１０１ｃに電気的に接続されている。駆動回路５の低電位側の入力端子５ｂは、ＤＣ－ＤＣコンバータ回路１０１の低電位側の出力端子１０１ｄに電気的に接続されている。

【0032】

第５スイッチング素子ＳＷ５から第１０スイッチング素子ＳＷ１０までの各々は、バイポーラトランジスタであることとするが、本開示はこれに限定されない。各スイッチング素子は、ＭＯＳＦＥＴ、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、ＩＧＢＴなどであっても良い。

【0033】

駆動回路５のＵ相レグ（Ｕ相アーム）は、ハイサイドの第５スイッチング素子ＳＷ５と、ローサイドの第６スイッチング素子ＳＷ６と、を含む。駆動回路５のＶ相レグ（Ｖ相アーム）は、ハイサイドの第７スイッチング素子ＳＷ７と、ローサイドの第８スイッチング素子ＳＷ８と、を含む。駆動回路５のＷ相レグ（Ｗ相アーム）は、ハイサイドの第９スイッチング素子ＳＷ９と、ローサイドの第１０スイッチング素子ＳＷ１０と、を含む。

【0034】

第５スイッチング素子ＳＷ５、第７スイッチング素子ＳＷ７及び第９スイッチング素子ＳＷ９の第１端子は、駆動回路５の高電位側の入力端子５ａに電気的に接続されている。第６スイッチング素子ＳＷ６、第８スイッチング素子ＳＷ８及び第１０スイッチング素子ＳＷ１０の第２端子は、駆動回路５の低電位側の入力端子５ｂに電気的に接続されている。

【0035】

第５スイッチング素子ＳＷ５の第２端子と第６スイッチング素子ＳＷ６の第１端子との接続点から、Ｕ相の電圧が出力される。第７スイッチング素子ＳＷ７の第２端子と第８スイッチング素子ＳＷ８の第１端子との接続点から、Ｖ相の電圧が出力される。第９スイッチング素子ＳＷ９の第２端子と第１０スイッチング素子ＳＷ１０の第１端子との接続点から、Ｗ相の電圧が出力される。

【0036】

Ｕ相、Ｖ相及びＷ相の電圧は、後段の負荷（図示せず）に供給される。Ｕ相、Ｖ相及びＷ相の電圧は、例えば、三相モータのＵ相端子、Ｖ相端子及びＷ相端子に夫々供給される。

【0037】

制御部６は、第１スイッチング素子ＳＷ１から第４スイッチング素子ＳＷ４までのスイッチング動作を制御する。制御部６は、第１スイッチング素子ＳＷ１から第４スイッチング素子ＳＷ４までの第３端子に、スイッチング制御信号（例えば、ＰＷＭ（Pulse Width Modulation）制御信号）を出力する。

【0038】

制御部６は、ＰＷＭ制御部６１と、パワー回路６２と、を含む。ＰＷＭ制御部６１は、マイクロコンピュータ、ＣＰＵ（Central Processing Unit）等がプログラムを実行することで実現することが例示されるが、本開示はこれに限定されない。ＰＷＭ制御部６１は、ハードワイヤード実現されても良い。パワー回路６２は、ＰＷＭ回路、ゲートドライブ回路、スイッチング出力回路等で構成されることが例示されるが、本開示はこれに限定されない。パワー回路６２は、ＰＷＭ制御部６１からの電圧指令信号（目標値）とＤＣ－ＤＣコンバータ回路１０１が出力する電圧Ｂ（Ｖ）（実測値）とを比較してＰＩＤ制御を行い、第１スイッチング素子ＳＷ１から第４スイッチング素子ＳＷ４までの各々をオン状態又はオフ状態に制御するスイッチング制御信号を出力する。

【0039】

図２は、比較例の電源回路の電圧指令信号の一例を示す図である。図２の横軸は位相、縦軸は電圧（電位）である。線２００は、電圧指令信号を示す線である。電圧指令信号は、一定の時間幅で、Ｂ（Ｖ）→０Ｖ→Ｂ（Ｖ）→０Ｖ→・・・と変化する。

【0040】

制御部６は、電圧指令信号に基づき、次の第１スイッチング状態と第２スイッチング状態とを繰り返すように、第１スイッチング素子ＳＷ１から第４スイッチング素子ＳＷ４までをオン状態又はオフ状態に制御する。

【0041】

［第１スイッチング状態］
第１スイッチング状態は、第１スイッチング素子ＳＷ１及び第４スイッチング素子ＳＷ４がオン状態、且つ、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３がオフ状態となる状態である。第１スイッチング状態では、インダクタＬ１に電流Ｉが流れ、交流電源２からインダクタＬ１にエネルギが蓄えられる。

【0042】

［第２スイッチング状態］
第２スイッチング状態は、第１スイッチング素子ＳＷ１及び第４スイッチング素子ＳＷ４がオフ状態、且つ、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３がオン状態となる状態である。第２スイッチング状態では、インダクタＬ１に蓄えられたエネルギが、コンデンサ１２及び駆動回路５へ移動する。

【0043】

制御部６は、第１スイッチング素子ＳＷ１から第４スイッチング素子ＳＷ４までの各々のオン状態の時間幅（デューティ）を変化させる。つまり、制御部６は、第１スイッチング状態の時間幅と、第２スイッチング状態の時間幅と、を変化させる。これにより、ＤＣ－ＤＣコンバータ回路１０１は、電圧Ａ（Ｖ）を電圧Ｂ（Ｖ）に変換できる。

【0044】

電圧Ａ（Ｖ）と電圧Ｂ（Ｖ）との比は、第１スイッチング状態と第２スイッチング状態との間のデューティ比（例えば、予め定められたデューティ比として５０％）、及び、ＤＣ－ＤＣコンバータ回路１０１から駆動回路５へ流れる負荷電流で決定される。このデューティ比及び負荷電流は、制御部６及び交流電源２により調整可能である。

【0045】

第１スイッチング状態及び第２スイッチング状態において、交流電源２側からインダクタＬ１へ流れる電流Ｉ及びインダクタＬ１から駆動回路５側へ流れる電流Ｉの向きは、通常は、図１中の左側から右側への向きである。しかしながら、第２スイッチング状態において、インダクタＬ１からコンデンサ１２及び駆動回路５へ流し得る負荷電流が少ない場合、つまり、インダクタＬ１に蓄えられたエネルギが足りない場合に、電流Ｉの向きが逆になる（逆流する）ことがあり得る。電流Ｉが逆流する場合は、電力ロスが発生するので、電源回路１００の効率が低下することになる。

【0046】

制御部６は、第２スイッチング状態において、インダクタＬ１の電流Ｉの向きが逆になった場合、第２スイッチング素子ＳＷ２だけをオフ状態に制御し、電流Ｉの逆流を抑制する。或いは、制御部６は、第３スイッチング素子ＳＷ３だけをオフ状態に制御しても良いし、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３の両方をオフ状態に制御しても良い。これにより、電源回路１００は、効率の低下を抑制することができる。

【0047】

この逆流防止制御の代わりに、第３スイッチング素子ＳＷ３の下流に逆流防止ダイオードが配置されてもよい。

【0048】

図３は、比較例の電源回路の回路シミュレーション結果の一例を示す図である。詳しくは、図３は、電圧指令信号（図２の線２００参照）を目標値とした、電源回路１００の回路シミュレーション結果を示す図である。図３の横軸は位相、縦軸は電圧（電位）である。

【0049】

図３中の線２０１は、電位０Ｖ（フレームグラウンド）を示す線である。線２０２は、ＤＣ－ＤＣコンバータ回路１０１の高電位側の入力端子１０１ａの電位Ａ_Ｈ（Ｖ）を示す線である。電位Ａ_Ｈ（Ｖ）は、基準電位よりも高い電位であることが例示されるが、本開示はこれに限定されない。線２０３は、ＤＣ－ＤＣコンバータ回路１０１の低電位側の入力端子１０１ｂの電位Ａ_Ｌ（Ｖ）を示す線である。電位Ａ_Ｌ（Ｖ）は、基準電位よりも低い電位であることが例示されるが、本開示はこれに限定されない。電位Ａ_Ｌ（Ｖ）は、コンデンサ１１の他端が基準電位に電気的に接続されていないので、位相に応じて変化する。矢印２０５で示される、電位Ａ_Ｈ（Ｖ）と電位Ａ_Ｌ（Ｖ）との間の電位差が、電圧Ａ（Ｖ）である。

【0050】

線２０４は、ＤＣ－ＤＣコンバータ回路１０１の高電位側の出力端子１０１ｃの電位Ｂ_Ｈ（Ｖ）を示す線である。電位Ｂ_Ｈ（Ｖ）は、コンデンサ１２の他端が基準電位（フレームグラウンド）に電気的に接続されているので、位相に関係なく一定である。矢印２０６で示される、電位Ｂ_Ｈ（Ｖ）と電位０Ｖ（フレームグラウンド）との間の電位差が、電圧Ｂ（Ｖ）である。

【0051】

電源回路１００は、第２スイッチング素子ＳＷ２の第２端子の電位と第４スイッチング素子ＳＷ４の第２端子の電位とを異なる電位にし、第２スイッチング素子ＳＷ２の第２端子及びコンデンサ１２の他端を基準電位に電気的に接続している。これにより、ＤＣ－ＤＣコンバータ回路１０１の高電位側の出力端子１０１ｃの電位が、Ｂ（Ｖ）になり、ＤＣ－ＤＣコンバータ回路１０１の低電位側の出力端子１０１ｄの電位が、基準電位（フレームグラウンド）になる。

【0052】

駆動回路５内の各相のレグ（アーム）のハイサイドの第５スイッチング素子ＳＷ５、第７スイッチング素子ＳＷ７及び第９スイッチング素子ＳＷ９は、駆動回路５の後段の負荷の仮想中性点が基準電位となる場合を考慮すると、電圧Ｂ（Ｖ）より高い耐圧を有する必要がある。

【0053】

（第１の実施の形態）
第１の実施の形態において、比較例と同様の構成要素については、同一の参照符号を付して、説明を省略する。

【0054】

図４は、第１の実施の形態の電源回路の回路構成を示す図である。電源回路１は、交流電源２と、整流回路３と、ＤＣ－ＤＣコンバータ回路４と、駆動回路５と、制御部６と、を含む。

【0055】

整流回路３の高電位側の出力端子３ａは、ＤＣ－ＤＣコンバータ回路４の高電位側の入力端子４ａに電気的に接続されている。整流回路３の低電位側の出力端子３ｂは、ＤＣ－ＤＣコンバータ回路４の低電位側の入力端子４ｂに電気的に接続されている。

【0056】

ＤＣ－ＤＣコンバータ回路４は、整流回路３から供給される電圧Ａ（Ｖ）の電圧を変換して、電圧Ｂ（Ｖ）を出力する。ＤＣ－ＤＣコンバータ回路４は、電圧Ａ（Ｖ）を降圧して電圧Ｂ（Ｖ）を出力することとするが、本開示はこれに限定されない。ＤＣ－ＤＣコンバータ回路４は、電圧Ａ（Ｖ）を昇圧して電圧Ｂ（Ｖ）を出力することとしても良い。ＤＣ－ＤＣコンバータ回路４が出力する電圧Ｂ（Ｖ）は、２００Ｖから４００Ｖ程度が例示されるが、本開示はこれに限定されない。

【0057】

ＤＣ－ＤＣコンバータ回路４は、２つのハーフブリッジで構成された、いわゆるフルブリッジ型のコンバータ回路である。ＤＣ－ＤＣコンバータ回路４は、コンデンサ１１、第１コンデンサＣ１及び第２コンデンサＣ２と、第１スイッチング素子ＳＷ１から第４スイッチング素子ＳＷ４までと、インダクタＬ１と、を含む。

【0058】

第１コンデンサＣ１の一端は、第３スイッチング素子ＳＷ３の第１端子及びＤＣ－ＤＣコンバータ回路４の高電位側の出力端子４ｃに、電気的に接続されている。第１コンデンサＣ１の他端は、基準電位に、電気的に接続されている。

【0059】

第２コンデンサＣ２の一端は、基準電位に電気的に接続されている。第２コンデンサＣ２の他端は、第２スイッチング素子ＳＷ２の第２端子及びＤＣ－ＤＣコンバータ回路４の低電位側の出力端子４ｄに、電気的に接続されている。

【0060】

第１コンデンサＣ１の電圧と第２コンデンサＣ２の電圧との和が、電圧Ｂ（Ｖ）である。つまり、直列に電気的に接続された第１コンデンサＣ１と第２コンデンサＣ２とが、出力コンデンサを構成する。

【0061】

なお、第１の実施の形態では、第１コンデンサＣ１の静電容量と、第２コンデンサＣ２の静電容量と、は同じであることとするが、本開示はこれに限定されない。第１コンデンサＣ１の静電容量と、第２コンデンサＣ２の静電容量と、は異なっていても良い。但し、第１コンデンサＣ１の電圧と、第２コンデンサＣ２の電圧と、のバランスを考慮すると、第１コンデンサＣ１の静電容量と、第２コンデンサＣ２の静電容量と、は同じであることが好ましい。

【0062】

第１コンデンサＣ１及び第２コンデンサＣ２の各々は、複数のコンデンサの並列接続又は直列接続で構成されても良い。

【0063】

第１コンデンサＣ１及び第２コンデンサＣ２の各々の静電容量は、個体差を有する場合がある。そこで、第１コンデンサＣ１の電圧と、第２コンデンサＣ２の電圧と、をバランスさせるために、第１コンデンサＣ１及び第２コンデンサＣ２の内の一方又は各々に、抵抗を並列接続することとしても良い。

【0064】

第１コンデンサＣ１の静電容量と、第２コンデンサＣ２の静電容量と、が同じである場合、ＤＣ－ＤＣコンバータ回路４の高電位側の出力端子４ｃの電位は、Ｂ／２（Ｖ）となり、ＤＣ－ＤＣコンバータ回路４の低電位側の出力端子４ｄの電位は、－Ｂ／２（Ｖ）となる。そして、ＤＣ－ＤＣコンバータ回路４の高電位側の出力端子４ｃの電位と、ＤＣ－ＤＣコンバータ回路４の低電位側の出力端子４ｄの電位との間の電位差が、電圧Ｂ（Ｖ）となる。

【0065】

図５は、第１の実施の形態の電源回路の電圧指令信号の一例を示す図である。図５の横軸は位相、縦軸は電圧（電位）である。線２１０は、電圧指令信号を示す線である。電圧指令信号は、一定の時間幅で、Ｂ／２（Ｖ）→－Ｂ／２（Ｖ）→Ｂ／２（Ｖ）→－Ｂ／２（Ｖ）→・・・と変化する。

【0066】

制御部６は、電圧指令信号に基づき、上記した第１スイッチング状態と第２スイッチング状態とを繰り返すように、第１スイッチング素子ＳＷ１から第４スイッチング素子ＳＷ４までをオン状態又はオフ状態に制御する。

【0067】

図６は、第１の実施の形態の電源回路の回路シミュレーション結果の一例を示す図である。詳しくは、図６は、電圧指令信号（図５の線２１０参照）を目標値とした、電源回路１の回路シミュレーション結果を示す図である。図６の横軸は位相、縦軸は電圧（電位）である。

【0068】

図６中の線２１１は、電位０Ｖ（フレームグラウンド）を示す線である。線２１２は、ＤＣ－ＤＣコンバータ回路４の高電位側の入力端子４ａの電位Ａ_Ｈ（Ｖ）を示す線である。電位Ａ_Ｈ（Ｖ）は、基準電位よりも高い電位であることが例示されるが、本開示はこれに限定されない。線２１３は、ＤＣ－ＤＣコンバータ回路４の低電位側の入力端子４ｂの電位Ａ_Ｌ（Ｖ）を示す線である。電位Ａ_Ｌ（Ｖ）は、基準電位よりも低い電位であることが例示されるが、本開示はこれに限定されない。電位Ａ_Ｌ（Ｖ）は、コンデンサ１１の他端が基準電位に電気的に接続されていないので、位相に応じて変化する。矢印２１６で示される、電位Ａ_Ｈ（Ｖ）と電位Ａ_Ｌ（Ｖ）との間の電位差が、電圧Ａ（Ｖ）である。

【0069】

線２１４は、ＤＣ－ＤＣコンバータ回路４の高電位側の出力端子４ｃの電位Ｂ_Ｈ（Ｖ）を示す線である。電位Ｂ_Ｈ（Ｖ）は、第１コンデンサＣ１の他端が基準電位（フレームグラウンド）に電気的に接続されているので、位相に関係なく一定である。矢印２１７で示される、電位Ｂ_Ｈ（Ｖ）と電位０Ｖ（フレームグラウンド）との間の電位差が、電圧Ｂ／２（Ｖ）である。

【0070】

線２１５は、ＤＣ－ＤＣコンバータ回路４の低電位側の出力端子４ｄの電位Ｂ_Ｌ（Ｖ）を示す線である。電位Ｂ_Ｌ（Ｖ）は、第２コンデンサＣ２の一端が基準電位（フレームグラウンド）に電気的に接続されているので、位相に関係なく一定である。矢印２１８で示される、電位０Ｖ（フレームグラウンド）と電位Ｂ_Ｈ（Ｖ）との間の電位差が、電圧－Ｂ／２（Ｖ）である。

【0071】

電源回路１は、第１コンデンサＣ１の他端及び第２コンデンサＣ２の一端を基準電位に電気的に接続している。これにより、ＤＣ－ＤＣコンバータ回路４の高電位側の出力端子４ｃの電位が、Ｂ／２（Ｖ）になり、ＤＣ－ＤＣコンバータ回路４の低電位側の出力端子４ｄの電位が、－Ｂ／２（Ｖ）になる。

【0072】

駆動回路５内の各相のレグ（アーム）のハイサイドの第５スイッチング素子ＳＷ５、第７スイッチング素子ＳＷ７及び第９スイッチング素子ＳＷ９は、駆動回路５の後段の負荷の仮想中性点が基準電位となる場合を考慮すると、Ｂ／２（Ｖ）より高い耐圧を有していれば足りる。なお、駆動回路５内の各相のレグ（アーム）のローサイドの第６スイッチング素子ＳＷ６、第８スイッチング素子ＳＷ８及び第１０スイッチング素子ＳＷ１０も、Ｂ／２（Ｖ）より高い耐圧を有していれば足りる。

【0073】

なお、制御部６は、電位Ａ_Ｈ（Ｖ）（図６中の線２１２）が電位Ｂ_Ｈ（Ｖ）（図６中の線２１４）を超えている場合、即ち、Ａ_Ｈ＞Ｂ_Ｈである場合に、ＤＣ－ＤＣコンバータ回路４を、次の第３スイッチング状態及び第４スイッチング状態に制御することが好ましい。

【0074】

制御部６は、次の第３スイッチング状態と第４スイッチング状態とを繰り返すように、第１スイッチング素子ＳＷ１から第４スイッチング素子ＳＷ４までをオン状態又はオフ状態に制御する。

【0075】

［第３のスイッチング状態］
第３スイッチング状態は、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３がオン状態、且つ、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４がオフ状態となる状態である。Ａ_Ｈ＞Ｂ_Ｈであるので、第３スイッチング状態では、整流回路３（コンデンサ１１）→第１スイッチング素子ＳＷ１→インダクタＬ１→第３スイッチング素子ＳＷ３→駆動回路５（第１コンデンサＣ１及び第２コンデンサＣ２）の経路に、電流Ｉが流れる。

【0076】

［第４のスイッチング状態］
第４スイッチング状態は、第１スイッチング素子ＳＷ１及び第４スイッチング素子ＳＷ４がオフ状態、且つ、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３がオン状態となる状態である。第４スイッチング状態は、上述した第２スイッチング状態と同じ状態であり、インダクタＬ１に蓄えられたエネルギが、第１コンデンサＣ１、第２コンデンサＣ２及び駆動回路５へ移動する。このとき、第１コンデンサＣ１及び第２コンデンサＣ２は、インダクタＬ１から駆動回路５へ流れる電流Ｉが所望より少ない場合に、電流Ｉを補償する電流を駆動回路５へ流すように機能する。

【0077】

［まとめ］
以上説明したように、電源回路１は、比較例の電源回路１００と比較して、駆動回路５の各相のレグ（アーム）のハイサイドの第５スイッチング素子ＳＷ５、第７スイッチング素子ＳＷ７及び第９スイッチング素子ＳＷ９の耐圧を、Ｂ（Ｖ）からＢ／２（Ｖ）へと低くすることができる。つまり、電源回路１は、第５スイッチング素子ＳＷ５、第７スイッチング素子ＳＷ７及び第９スイッチング素子ＳＷ９として、安価で、小型のスイッチング素子を利用することができる。これにより、電源回路１は、コストを抑制することができ、装置サイズを抑制することができる。電源回路１は、第５スイッチング素子ＳＷ５、第７スイッチング素子ＳＷ７及び第９スイッチング素子ＳＷ９の耐圧を低くすることにより、駆動回路５の周辺の部品の耐圧要求仕様も低くすることが可能である。

【0078】

電源回路１は、第３スイッチング状態及び第４スイッチング状態の両方の状態において、電流Ｉを駆動回路５側へ流すことができる。つまり、電源回路１は、第３スイッチング状態及び第４スイッチング状態において、第１スイッチング状態及び第２スイッチング状態と比較して、駆動回路５に供給される電流Ｉを多くすることができる。換言すると、電源回路１は、インダクタＬ１に蓄えられたエネルギが足りなくなることを抑制することができる。これにより、電源回路１は、電流Ｉを交流電源２側から駆動回路５側へと一方向に流すことができ、電流Ｉが逆流することを抑制することができる。したがって、電源回路１は、電力ロスの発生を抑制できるので、効率の向上を図ることができる。

【0079】

＜第２の実施の形態＞
第２の実施の形態において、第１の実施の形態及び比較例と同様の構成要素については、同一の参照符号を付して、説明を省略する。

【0080】

図７は、第２の実施の形態の電源回路の回路構成を示す図である。電源回路１Ａは、第１の実施の形態の電源回路１（図４参照）と比較して、ＤＣ－ＤＣコンバータ回路４に代えて、ＤＣ－ＤＣコンバータ回路４Ａを含む。

【0081】

ＤＣ－ＤＣコンバータ回路４Ａは、ＤＣ－ＤＣコンバータ回路４と比較して、第２スイッチング素子ＳＷ２に代えて、第１ダイオードＤ１を含む。また、ＤＣ－ＤＣコンバータ回路４Ａは、ＤＣ－ＤＣコンバータ回路４と比較して、第３スイッチング素子ＳＷ３に代えて、第２ダイオードＤ２を含む。

【0082】

第１ダイオードＤ１のカソードは、第１スイッチング素子ＳＷ１の第２端子及びインダクタＬ１の一端に、電気的に接続されている。第１ダイオードＤ１のアノードは、第２コンデンサＣ２の低電位側の端子に、電気的に接続されている。

【0083】

第２ダイオードＤ２のアノードは、第４スイッチング素子ＳＷ４の第１端子及びインダクタＬ１の他端に、電気的に接続されている。第２ダイオードＤ２のカソードは、第１コンデンサＣ１の一端に、電気的に接続されている。

【0084】

第２の実施の形態では、制御部６は、次のような制御を行う。

【0085】

［第１スイッチング状態］
制御部６は、第１スイッチング素子ＳＷ１及び第４スイッチング素子ＳＷ４をオン状態に制御する。第１スイッチング状態では、インダクタＬ１に電流Ｉが流れ、交流電源２からインダクタＬ１にエネルギが蓄えられる。

【0086】

［第２スイッチング状態］
制御部６は、第１スイッチング素子ＳＷ１及び第４スイッチング素子ＳＷ４をオフ状態に制御する。第２スイッチング状態では、インダクタＬ１に蓄えられたエネルギが、コンデンサ１２及び駆動回路５へ移動する。

【0087】

［第３のスイッチング状態］
制御部６は、第１スイッチング素子ＳＷ１をオン状態に制御し、且つ、第４スイッチング素子ＳＷ４をオフ状態に制御する。Ａ_Ｈ＞Ｂ_Ｈであるので、第３スイッチング状態では、整流回路３（コンデンサ１１）→第１スイッチング素子ＳＷ１→インダクタＬ１→第２ダイオードＤ２→駆動回路５（第１コンデンサＣ１及び第２コンデンサＣ２）の経路に、電流Ｉが流れる。

【0088】

［第４のスイッチング状態］
制御部６は、第１スイッチング素子ＳＷ１及び第４スイッチング素子ＳＷ４をオフ状態に制御する。第４スイッチング状態は、上述した第２スイッチング状態と同じ状態であり、インダクタＬ１に蓄えられたエネルギが、第１コンデンサＣ１、第２コンデンサＣ２及び駆動回路５へ移動する。

【0089】

［まとめ］
以上説明したように、電源回路１Ａは、第１ダイオードＤ１及び第２ダイオードＤ２の整流作用により、インダクタＬ１から第１コンデンサＣ１、第２コンデンサＣ２及び駆動回路５へ流し得る負荷電流が少ない場合、つまり、インダクタＬ１に蓄えられたエネルギが足りない場合に、電流Ｉが逆流することを抑制することができる。これにより、電源回路１Ａは、電力ロスの発生を抑制できるので、効率の低下を抑制することができる。従って、電源回路１Ａは、効率の低下による排熱対策が不要になり、装置の小型化が可能となる。

【0090】

また、制御部６は、第１スイッチング状態から第４スイッチング状態までの全ての状態において、第１スイッチング素子ＳＷ１と第４スイッチング素子ＳＷ４とだけをスイッチング制御すれば済む。これにより、電源回路１Ａは、制御を簡素化することができ、スイッチング信号配線を少なくすることができる。また、一般に、ダイオードは、スイッチング素子よりも、安価で、小型である。従って、電源回路１Ａは、コストを抑制することができ、装置サイズを抑制することができる。

【符号の説明】

【0091】

１、１Ａ、１００ 電源回路
２ 交流電源
３ 整流回路
４、４Ａ、１０１ ＤＣ－ＤＣコンバータ回路
５ 駆動回路
６ 制御部
１１、１２ コンデンサ
Ｃ１ 第１コンデンサ
Ｃ２ 第２コンデンサ
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
Ｌ１ インダクタ
ＳＷ１ 第１スイッチング素子
ＳＷ２ 第２スイッチング素子
ＳＷ３ 第３スイッチング素子
ＳＷ４ 第４スイッチング素子
ＳＷ５ 第５スイッチング素子
ＳＷ６ 第６スイッチング素子
ＳＷ７ 第７スイッチング素子
ＳＷ８ 第８スイッチング素子
ＳＷ９ 第９スイッチング素子
ＳＷ１０ 第１０スイッチング素子
６１ ＰＷＭ制御部
６２ パワー回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】