ホーム > 特許ランキング > エイブリック株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-11-02
(45)【発行日】2023-11-13
(54)【発明の名称】半導体装置及びその製造方法
(51)【国際特許分類】
H01L 21/3205 20060101AFI20231106BHJP
H01L 21/768 20060101ALI20231106BHJP
H01L 23/522 20060101ALI20231106BHJP
H01L 21/822 20060101ALI20231106BHJP
H01L 27/04 20060101ALI20231106BHJP
H01L 21/82 20060101ALI20231106BHJP
【ＦＩ】
H01L21/88 S
H01L27/04 D
H01L21/82 W
【請求項の数】
11
(21)【出願番号】P 2020062008
(22)【出願日】2020-03-31
(65)【公開番号】P2021163806
(43)【公開日】2021-10-11
【審査請求日】2023-02-07
(73)【特許権者】
【識別番号】715010864
【氏名又は名称】エイブリック株式会社
(72)【発明者】
【氏名】長谷川 尚
(72)【発明者】
【氏名】畠中 雅宏
【審査官】宇多川 勉
(56)【参考文献】
【文献】特開２００９－０８８００２（ＪＰ，Ａ）
【文献】特開２００６－３０３４５２（ＪＰ，Ａ）
【文献】特開２０１３－１２８１４０（ＪＰ，Ａ）
【文献】特開２０１０－２３８８７７（ＪＰ，Ａ）
【文献】特開２０１１－２３３７４６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１１／００３１６２４（ＵＳ，Ａ１）
【文献】米国特許出願公開第２００８／００４２２９２（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／３２０５
Ｈ０１Ｌ ２１／８２２
Ｈ０１Ｌ ２１／８２
(57)【特許請求の範囲】
【請求項1】
半導体基板上に、複数の回路素子が形成されている素子形成領域と、平面視において前記素子形成領域の周囲に１以上の保護壁が形成されている保護壁形成領域と、を有し、前記素子形成領域において、前記複数の回路素子と電気的にそれぞれ接続する多層配線の最上層の上面に高融点金属膜が形成されており、
前記保護壁形成領域において、前記１以上の保護壁が多層配線構造を有し、前記１以上の保護壁の最上層のうち最外縁に位置する前記保護壁の最上層以外の上面に前記高融点金属膜が形成されており、
前記素子形成領域及び前記保護壁形成領域における最上面にパッシベーション膜が形成され、前記最外縁に位置する前記保護壁の最上層の上面全域と前記パッシベーション膜とが接していることを特徴とする半導体装置。
【請求項2】
前記高融点金属膜が窒化チタンを含む請求項１に記載の半導体装置。
【請求項3】
前記多層配線及び前記１以上の保護壁が、プラグの上面に金属配線が配置された構造体を複数積層した構造をそれぞれ有する請求項１又は２に記載の半導体装置。
【請求項4】
最外縁に位置する前記保護壁の最上層の前記構造体以外は、前記金属配線の側面以外を前記高融点金属膜で覆われている請求項３に記載の半導体装置。
【請求項5】
前記多層配線及び前記１以上の保護壁における前記金属配線がアルミニウムを含む請求項３又は４に記載の半導体装置。
【請求項6】
前記多層配線の最上層における前記金属配線の上方に開口部が設けられている請求項３から５のいずれかに記載の半導体装置。
【請求項7】
前記開口部から前記金属配線の上に形成されている前記高融点金属膜が露出しないように、前記開口部の内壁に絶縁膜が形成されている請求項６に記載の半導体装置。
【請求項8】
前記保護壁が２以上形成されている場合には、互いに隣接する前記保護壁は、それぞれ離間している請求項１から７のいずれかに記載の半導体装置。
【請求項9】
前記保護壁が２以上形成されている場合には、最外縁に位置する前記保護壁以外の前記保護壁における最上層の上面に前記高融点金属膜が形成されている請求項１から８のいずれかに記載の半導体装置。
【請求項10】
半導体基板上に、複数の回路素子が形成されている素子形成領域と、平面視において前記素子形成領域の周囲に１以上の保護壁が形成されている保護壁形成領域と、を有する半導体装置の製造方法であって、前記素子形成領域及び前記保護壁形成領域において、
前記複数の回路素子と電気的にそれぞれ接続する多層配線を形成するとともに、多層配線構造を有する前記１以上の保護壁を形成する工程と、
前記多層配線及び前記１以上の保護壁の最上層の上面に高融点金属膜を形成する工程と、
前記素子形成領域及び前記保護壁形成領域における最上面にパッシベーション膜を形成する工程と、を含み、
前記保護壁形成領域において、
前記パッシベーション膜を形成する前に、前記１以上の保護壁のうち少なくとも最外縁に位置する前記保護壁の最上層の上面全域から前記高融点金属膜を除去する工程を含むことを特徴とする半導体装置の製造方法。
【請求項11】
半導体基板上に、複数の回路素子が形成されている素子形成領域と、平面視において前記素子形成領域の周囲に１以上の保護壁が形成されている保護壁形成領域と、を有する半導体装置の製造方法であって、前記素子形成領域及び前記保護壁形成領域において、
前記複数の回路素子と電気的にそれぞれ接続する多層配線を形成するとともに、多層配線構造を有する前記１以上の保護壁を形成する工程と、
前記多層配線及び前記１以上の保護壁の最上層のうち、最外縁に位置する前記保護壁の最上層以外の上面に高融点金属膜を形成する工程と、
前記素子形成領域及び前記保護壁形成領域における最上面に、前記最外縁に位置する前記保護壁の最上層の上面全域と接するようにパッシベーション膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【0002】
半導体製造プロセスには、ウエハ状の半導体基板上に形成された複数の半導体チップを分離する際に、ダイシングブレードと称する円形回転刃を回転させながらスクライブ領域に沿って移動させ切断するダイシング工程が含まれる。
【0003】
このダイシング工程においては切断面からクラックが発生する場合があるため、半導体チップの内側の素子形成領域にクラックが伝播しないように、素子形成領域の周縁に沿ってガードリングなどと称されるリング状の構造体が半導体チップごとに形成されているものがある。さらに、素子形成領域にクラックが伝播しないようにするだけでなく、水分やガスを浸入させないようにする保護壁もある。例えば、素子形成領域の周囲に金属壁を二重あるいはそれ以上形成し、相互に隣接する金属壁の最上層が溝状コンタクトホールの上方で相互に一体化させて、素子形成領域に水分や腐食性ガスを浸入させないようにする半導体装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１３－１２８１４０号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
一つの側面では、クラックの伝播を阻止するとともに、更なるクラックの発生を抑制することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
一つの実施形態では、半導体装置は、
半導体基板上に、複数の回路素子が形成されている素子形成領域と、平面視において前記素子形成領域の周囲に１以上の保護壁が形成されている保護壁形成領域と、を有し、
前記素子形成領域において、前記複数の回路素子と電気的にそれぞれ接続する多層配線の最上層の上面に高融点金属膜が形成されており、
前記保護壁形成領域において、前記１以上の保護壁が多層配線構造を有し、前記１以上の保護壁の最上層のうち最外縁に位置する前記保護壁の最上層以外の上面に前記高融点金属膜が形成されており、
前記素子形成領域及び前記保護壁形成領域における最上面にパッシベーション膜が形成され、前記最外縁に位置する前記保護壁の最上層の上面全域と前記パッシベーション膜とが接していること。
半導体基板上に、複数の回路素子が形成されている素子形成領域と、平面視において前記素子形成領域の周囲に１以上の保護壁が形成されている保護壁形成領域と、を有し、
前記素子形成領域において、前記複数の回路素子と電気的にそれぞれ接続する多層配線の最上層の上面に高融点金属膜が形成されており、
前記保護壁形成領域において、前記１以上の保護壁が多層配線構造を有し、前記１以上の保護壁の最上層のうち最外縁に位置する前記保護壁の最上層以外の上面に前記高融点金属膜が形成されており、
前記素子形成領域及び前記保護壁形成領域における最上面にパッシベーション膜が形成され、前記最外縁に位置する前記保護壁の最上層の上面全域と前記パッシベーション膜とが接していること。
【発明の効果】
【0007】
一つの側面では、クラックの伝播を阻止するとともに、更なるクラックの発生を抑制することができる半導体装置を提供することができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
本発明の一実施形態に係る半導体装置は、半導体基板上に、複数の回路素子が形成されている素子形成領域と、平面視において素子形成領域の周囲に１以上の保護壁が形成されている保護壁形成領域と、を有し、素子形成領域において、複数の回路素子と電気的にそれぞれ接続する多層配線の最上層の上面に高融点金属膜が形成されており、保護壁形成領域において、１以上の保護壁が多層配線構造を有し、１以上の保護壁の最上層のうち最外縁に位置する保護壁の最上層以外の上面に高融点金属膜が形成されており、素子形成領域及び保護壁形成領域における最上面にパッシベーション膜が形成され、最外縁に位置する保護壁の最上層の上面全域とパッシベーション膜とが接している。
【0010】
本発明の一実施形態に係る半導体装置は、以下の知見に基づくものである。
【0011】
半導体製造プロセスにおいて多層配線を形成する配線工程では、フォトリソグラフィによる加工精度を確保するために、高融点金属膜を金属配線の上面に形成する場合がある。また、金属配線の主成分がアルミニウムであるとエレクトロマイグレーションなどが発生しやすくなるため、これらの発生を抑制する目的で、金属配線の上面全域には高融点金属膜の機能と兼ねて窒化チタン膜を積層することが多い。
そして、半導体チップの表面全域には、水分やガスが素子形成領域に浸入しないようにパッシベーション膜を形成するようにしている。
そして、半導体チップの表面全域には、水分やガスが素子形成領域に浸入しないようにパッシベーション膜を形成するようにしている。
【0012】
このように各膜を形成した場合、例えば、特許文献１に記載されているような従来の半導体装置では、保護壁によりクラックの伝播を抑制することができ、かつマイグレーションによる不具合の発生、及び表面から水分やガスの浸入を抑制することができる。
しかしながら、保護壁の最上層に窒化チタン膜が形成されていると、クラックから浸入した水分で窒化チタン膜が酸化して体積が膨張し、これにより生じたクラックから更に水分が浸入することを繰り返すことになり、窒化チタン膜の上に形成されているパッシベーション膜に連鎖的にクラックが発生する。すると、従来の半導体装置では、素子形成領域の内部に形成されている回路素子に水分が浸入しやすくなるため、半導体装置の信頼性が低下してしまうという問題があった。
しかしながら、保護壁の最上層に窒化チタン膜が形成されていると、クラックから浸入した水分で窒化チタン膜が酸化して体積が膨張し、これにより生じたクラックから更に水分が浸入することを繰り返すことになり、窒化チタン膜の上に形成されているパッシベーション膜に連鎖的にクラックが発生する。すると、従来の半導体装置では、素子形成領域の内部に形成されている回路素子に水分が浸入しやすくなるため、半導体装置の信頼性が低下してしまうという問題があった。
【0013】
そこで、本発明の一実施形態に係る半導体装置は、保護壁形成領域において、１以上の保護壁が多層配線構造を有し、１以上の保護壁の最上層のうち最外縁に位置する保護壁の最上層以外の上面に高融点金属膜が形成されている。また、この半導体装置は、素子形成領域及び保護壁形成領域における最上面にパッシベーション膜が形成され、最外縁に位置する保護壁の最上層の上面全域とパッシベーション膜とが接している。言い換えると、この半導体装置は、１以上の保護壁のうち少なくとも最外縁に位置する保護壁の最上層の上面全域に高融点金属膜が配置されていない。
これにより、ダイシングの際に最外縁の保護壁の最上層の上面に達したクラックから水分が浸入しても、そこに高融点金属膜が配置されていないため、高融点金属膜、特に窒化チタン膜の膨張で生じるクラックの連鎖を抑制することができる。
つまり、本発明の一実施形態に係る半導体装置では、ダイシング工程でのクラックの伝播を阻止するとともに、保護壁を起点とする更なるクラックの発生を抑制することができる。
これにより、ダイシングの際に最外縁の保護壁の最上層の上面に達したクラックから水分が浸入しても、そこに高融点金属膜が配置されていないため、高融点金属膜、特に窒化チタン膜の膨張で生じるクラックの連鎖を抑制することができる。
つまり、本発明の一実施形態に係る半導体装置では、ダイシング工程でのクラックの伝播を阻止するとともに、保護壁を起点とする更なるクラックの発生を抑制することができる。
【0014】
さらに、本発明の一実施形態に係る半導体装置は、上記のように、最外縁に位置する保護壁を起点とする更なるクラックの発生を抑制していることから、その保護壁の内側に存在する素子形成領域までクラックが到達しにくく、高融点金属膜が水分で膨張してしまうおそれが少ない。このため、素子形成領域においては、多層配線の最上層の上面に窒化チタン膜を配置することにより、当該最上層にある金属配線におけるエレクトロマイグレーション、ストレスマイグレーションなどの発生を抑制することができる。
【0015】
また、本発明の一実施形態に係る半導体装置の製造方法は、半導体基板上に、複数の回路素子が形成されている素子形成領域と、平面視において素子形成領域の周囲に１以上の保護壁が形成されている保護壁形成領域と、を有する半導体装置の製造方法である。この半導体装置の製造方法は、素子形成領域及び保護壁形成領域において、複数の回路素子と電気的にそれぞれ接続する多層配線を形成するとともに、多層配線構造を有する１以上の保護壁を形成する工程と、多層配線及び１以上の保護壁の最上層の上面に高融点金属膜を形成する工程と、素子形成領域及び保護壁形成領域における最上面にパッシベーション膜を形成する工程と、を含む。また、この半導体装置の製造方法は、保護壁形成領域において、パッシベーション膜を形成する前に、１以上の保護壁のうち少なくとも最外縁に位置する保護壁の最上層の上面全域から高融点金属膜を除去する工程を含む。
これにより、本発明の一実施形態に係る半導体装置の製造方法で、本発明の一実施形態に係る半導体装置を製造することできる。
なお、この半導体装置の製造方法においては、パッシベーション膜を形成する前に、１以上の保護壁のうち少なくとも最外縁に位置する保護壁の最上層の上面全域から高融点金属膜を除去するようにしたが、これに限ることはない。例えば、多層配線及び１以上の保護壁の最上層のうち、最外縁に位置する保護壁の最上層以外の上面に高融点金属膜を形成する工程と、素子形成領域及び保護壁形成領域における最上面に、最外縁に位置する保護壁の最上層の上面全域と接するようにパッシベーション膜を形成する工程と、を含むようにしてよい。
これにより、本発明の一実施形態に係る半導体装置の製造方法で、本発明の一実施形態に係る半導体装置を製造することできる。
なお、この半導体装置の製造方法においては、パッシベーション膜を形成する前に、１以上の保護壁のうち少なくとも最外縁に位置する保護壁の最上層の上面全域から高融点金属膜を除去するようにしたが、これに限ることはない。例えば、多層配線及び１以上の保護壁の最上層のうち、最外縁に位置する保護壁の最上層以外の上面に高融点金属膜を形成する工程と、素子形成領域及び保護壁形成領域における最上面に、最外縁に位置する保護壁の最上層の上面全域と接するようにパッシベーション膜を形成する工程と、を含むようにしてよい。
【0016】
次に、本発明の半導体装置の各実施形態について、図面を参照しながら説明する。
なお、実施形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、本発明が適用される装置の構成、各種条件等により適宜変更されてもよい。
なお、実施形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、本発明が適用される装置の構成、各種条件等により適宜変更されてもよい。
【0017】
各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
また、図面において、Ｘ方向、Ｙ方向及びＺ方向は、互いに直交する。Ｘ方向と、当該Ｘ方向の反対の方向（－Ｘ方向）とを含む方向を「Ｘ軸方向」といい、Ｙ方向（上方向）と、当該Ｙ方向の反対の方向（－Ｙ方向、下方向）とを含む方向を「Ｙ軸方向」といい、Ｚ方向と、当該Ｚ方向の反対の方向（－Ｚ方向）とを含む方向を「Ｚ軸方向」（高さ方向、厚さ方向）という。
さらに、Ｘ軸方向及びＹ軸方向を含む平面を「ＸＹ面」といい、Ｘ軸方向及びＺ軸方向を含む平面を「ＸＺ面」といい、Ｙ軸方向及びＺ軸方向を含む平面を「ＹＺ面」という。
また、図面において、Ｘ方向、Ｙ方向及びＺ方向は、互いに直交する。Ｘ方向と、当該Ｘ方向の反対の方向（－Ｘ方向）とを含む方向を「Ｘ軸方向」といい、Ｙ方向（上方向）と、当該Ｙ方向の反対の方向（－Ｙ方向、下方向）とを含む方向を「Ｙ軸方向」といい、Ｚ方向と、当該Ｚ方向の反対の方向（－Ｚ方向）とを含む方向を「Ｚ軸方向」（高さ方向、厚さ方向）という。
さらに、Ｘ軸方向及びＹ軸方向を含む平面を「ＸＹ面」といい、Ｘ軸方向及びＺ軸方向を含む平面を「ＸＺ面」といい、Ｙ軸方向及びＺ軸方向を含む平面を「ＹＺ面」という。
【0018】
（第１の実施形態）
（半導体基板）
図１は、第１の実施形態に係る半導体装置が形成されている半導体ウエハを示す概略上面図である。
図１に示すように、シリコン半導体基板である半導体ウエハＷを平面視すると、複数の半導体装置１００は、半導体ウエハＷの表面に形成されている。
なお、半導体ウエハＷの形状、構造、大きさ及び材質としては、特に制限はなく、目的に応じて適宜選択することができる。
（半導体基板）
図１は、第１の実施形態に係る半導体装置が形成されている半導体ウエハを示す概略上面図である。
図１に示すように、シリコン半導体基板である半導体ウエハＷを平面視すると、複数の半導体装置１００は、半導体ウエハＷの表面に形成されている。
なお、半導体ウエハＷの形状、構造、大きさ及び材質としては、特に制限はなく、目的に応じて適宜選択することができる。
【0019】
図２は、図１で示した半導体ウエハの拡大図である。
図２に示すように、複数の半導体装置１００は、半導体チップとして切り離す際の切削領域であるスクライブ領域Ｓで矩形状に分断されており、それぞれ素子形成領域１１０及び保護壁形成領域１２０を有する。
なお、スクライブ領域Ｓの形状及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
図２に示すように、複数の半導体装置１００は、半導体チップとして切り離す際の切削領域であるスクライブ領域Ｓで矩形状に分断されており、それぞれ素子形成領域１１０及び保護壁形成領域１２０を有する。
なお、スクライブ領域Ｓの形状及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
【0020】
＜半導体装置＞
図３は、図２で示した複数の半導体装置のうちの１つを示す拡大図である。
図３に示すように、半導体装置１００の保護壁形成領域１２０には、素子形成領域１１０の周囲を二重に囲むように、第１の保護壁１２１及び第２の保護壁１２２が形成されている。
なお、このような保護壁は、ガードリング、シールリング、耐湿リング、金属リング、クラックストップなどと称されることがある。
図３は、図２で示した複数の半導体装置のうちの１つを示す拡大図である。
図３に示すように、半導体装置１００の保護壁形成領域１２０には、素子形成領域１１０の周囲を二重に囲むように、第１の保護壁１２１及び第２の保護壁１２２が形成されている。
なお、このような保護壁は、ガードリング、シールリング、耐湿リング、金属リング、クラックストップなどと称されることがある。
【0021】
図４は、図３で示したＡ－Ａ線における断面を示す概略図である。
図４に示すように、半導体装置１００には、第１の保護壁１２１及び第２の保護壁１２２が保護壁形成領域１２０に形成されている。第１の保護壁１２１及び第２の保護壁１２２は、素子形成領域１１０の多層配線１１１と同等の深さを有する。
また、最上面には、素子形成領域１１０に水分やガスが浸入しないようにパッシベーション膜Ｐ１，Ｐ２が形成されている。
図４に示すように、半導体装置１００には、第１の保護壁１２１及び第２の保護壁１２２が保護壁形成領域１２０に形成されている。第１の保護壁１２１及び第２の保護壁１２２は、素子形成領域１１０の多層配線１１１と同等の深さを有する。
また、最上面には、素子形成領域１１０に水分やガスが浸入しないようにパッシベーション膜Ｐ１，Ｐ２が形成されている。
【0022】
＜＜素子形成領域＞＞
素子形成領域１１０には、複数の回路素子と、複数の回路素子を電気的に接続する多層配線１１１とが形成されている。
複数の回路素子としては、例えば、トランジスタ、容量、抵抗、ヒューズなどが挙げられるが、図４中には、複数の回路素子の一例としてトランジスタＴｒを図示した。
素子形成領域１１０には、複数の回路素子と、複数の回路素子を電気的に接続する多層配線１１１とが形成されている。
複数の回路素子としては、例えば、トランジスタ、容量、抵抗、ヒューズなどが挙げられるが、図４中には、複数の回路素子の一例としてトランジスタＴｒを図示した。
【0023】
－多層配線－
多層配線１１１は、複数の回路素子の上方に配置され、複数の回路素子を電気的に接続することにより、例えば、基準電圧発生回路などを形成する。
多層配線１１１は、層間絶縁膜Ｌ１から層間絶縁膜Ｌ４を貫通するように設けられている。この多層配線１１１は、プラグの上面に金属配線が配置され、かつ金属配線の側面以外をバリアメタル膜及び反射防止膜で覆った構造体を積層して形成されている。
多層配線１１１は、複数の回路素子の上方に配置され、複数の回路素子を電気的に接続することにより、例えば、基準電圧発生回路などを形成する。
多層配線１１１は、層間絶縁膜Ｌ１から層間絶縁膜Ｌ４を貫通するように設けられている。この多層配線１１１は、プラグの上面に金属配線が配置され、かつ金属配線の側面以外をバリアメタル膜及び反射防止膜で覆った構造体を積層して形成されている。
【0024】
バリアメタル膜１１１ａ，１１１ｅ，１１１ｉ，１１１ｍは、層間絶縁膜Ｌ１，Ｌ２，Ｌ３，Ｌ４の上面にそれぞれ積層される金属配線１１１ｃ，１１１ｇ，１１１ｋ，１１１ｏの下地として形成されている。また、層間絶縁膜Ｌ１，Ｌ２，Ｌ３，Ｌ４の上面からエッチングでそれぞれ設けられたビアホール内部にも形成されている。
このバリアメタル膜１１１ａ，１１１ｅ，１１１ｉ，１１１ｍは、チタン膜及び窒化チタン膜（以下、「Ｔｉ／ＴｉＮ膜」と称する）で形成されている。
このバリアメタル膜１１１ａ，１１１ｅ，１１１ｉ，１１１ｍは、チタン膜及び窒化チタン膜（以下、「Ｔｉ／ＴｉＮ膜」と称する）で形成されている。
【0025】
プラグ１１１ｂ，１１１ｆ，１１１ｊ，１１１ｎは、バリアメタル膜が形成されているビアホール内部に、タングステンを堆積して形成されている。
【0026】
金属配線１１１ｃ，１１１ｇ，１１１ｋ，１１１ｏは、プラグ１１１ｂ，１１１ｆ，１１１ｊ，１１１ｎの上面及びその周囲に位置するバリアメタル膜の上面に、アルミニウム合金であるＡｌ－Ｃｕを堆積して形成されている。
【0027】
高融点金属膜としての反射防止膜１１１ｄ，１１１ｈ，１１１ｌ，１１１ｐは、金属配線１１１ｃ，１１１ｇ，１１１ｋ，１１１ｏの上面全域に形成されている。つまり、多層配線１１１の最上層の上面に、高融点金属膜が形成されている。
この反射防止膜１１１ｄ，１１１ｈ，１１１ｌ，１１１ｐは、バリアメタル膜１１１ａ，１１１ｅ，１１１ｉ，１１１ｍと同様に、Ｔｉ／ＴｉＮ膜で形成されている。
なお、Ｔｉ／ＴｉＮ膜で形成されているバリアメタル膜も高融点金属膜といえる。
この反射防止膜１１１ｄ，１１１ｈ，１１１ｌ，１１１ｐは、バリアメタル膜１１１ａ，１１１ｅ，１１１ｉ，１１１ｍと同様に、Ｔｉ／ＴｉＮ膜で形成されている。
なお、Ｔｉ／ＴｉＮ膜で形成されているバリアメタル膜も高融点金属膜といえる。
【0028】
層間絶縁膜Ｌ１，Ｌ２，Ｌ３，Ｌ４は、本実施形態では燐及びホウ素を添加したシリコン酸化膜（以下、「ＢＰＳＧ膜」と称する）であるが、例えば、他のシリコン酸化膜、シリコン炭化膜、シリコン炭窒化膜などとの積層構造としてもよい。
【0029】
＜＜保護壁形成領域＞＞
保護壁形成領域１２０には、上述のとおり、素子形成領域１１０の周囲を二重に囲むように、第１の保護壁１２１及び第２の保護壁１２２が形成されている。
なお、このような保護壁は、ガードリング、シールリング、耐湿リング、金属リング、クラックストップなどと称されることがある。
保護壁形成領域１２０には、上述のとおり、素子形成領域１１０の周囲を二重に囲むように、第１の保護壁１２１及び第２の保護壁１２２が形成されている。
なお、このような保護壁は、ガードリング、シールリング、耐湿リング、金属リング、クラックストップなどと称されることがある。
【0030】
－第１の保護壁－
第１の保護壁１２１は、層間絶縁膜Ｌ１から層間絶縁膜Ｌ４を貫通するように設けられている。この第１の保護壁１２１は、プラグの上面に金属配線が配置され、かつ金属配線の側面以外をバリアメタル膜及び反射防止膜で覆った構造体を積層して形成されている。
第１の保護壁１２１は、層間絶縁膜Ｌ１から層間絶縁膜Ｌ４を貫通するように設けられている。この第１の保護壁１２１は、プラグの上面に金属配線が配置され、かつ金属配線の側面以外をバリアメタル膜及び反射防止膜で覆った構造体を積層して形成されている。
【0031】
バリアメタル膜１２１ａ，１２１ｅ，１２１ｉ，１２１ｍは、層間絶縁膜Ｌ１，Ｌ２，Ｌ３，Ｌ４の上面にそれぞれ積層される金属配線１２１ｃ，１２１ｇ，１２１ｋ，１２１ｏの下地として形成されている。また、層間絶縁膜Ｌ１，Ｌ２，Ｌ３，Ｌ４の上面からエッチングでそれぞれ設けられた溝状ビアホール内部にも形成されている。この溝状ビアホールは、素子形成領域１１０の周囲を囲むように、溝状に連続的に形成される。
このバリアメタル膜１２１ａ，１２１ｅ，１２１ｉ，１２１ｍは、Ｔｉ／ＴｉＮ膜で形成されている。
このバリアメタル膜１２１ａ，１２１ｅ，１２１ｉ，１２１ｍは、Ｔｉ／ＴｉＮ膜で形成されている。
【0032】
溝状プラグ１２１ｂ，１２１ｆ，１２１ｊ，１２１ｎは、溝状ビアホール内部に、バリアメタル膜を下地としてタングステンを堆積して形成されている。
【0033】
金属配線１２１ｃ，１２１ｇ，１２１ｋ，１２１ｏは、溝状プラグ１２１ｂ，１２１ｆ，１２１ｊ，１２１ｎの上面及びその周囲に位置するバリアメタル膜の上面に、Ａｌ－Ｃｕを堆積して形成されている。
【0034】
高融点金属膜としての反射防止膜１２１ｄ，１２１ｈ，１２１ｌ，１２１ｐは、金属配線１２１ｃ，１２１ｇ，１２１ｋ，１２１ｏの上面全域に形成されている。つまり、第１の保護壁１２１の最上層の上面に、高融点金属膜が形成されている。
この反射防止膜１２１ｄ，１２１ｈ，１２１ｌ，１２１ｐは、バリアメタル膜１２１ａ，１２１ｅ，１２１ｉ，１２１ｍと同様に、Ｔｉ／ＴｉＮ膜で形成されている。
この反射防止膜１２１ｄ，１２１ｈ，１２１ｌ，１２１ｐは、バリアメタル膜１２１ａ，１２１ｅ，１２１ｉ，１２１ｍと同様に、Ｔｉ／ＴｉＮ膜で形成されている。
【0035】
このように、半導体装置１００は、金属配線の上面及び下面の一部に高融点金属膜が形成されていることにより、金属配線にアルミニウムや銅が含まれていても、金属配線の周縁にある層間絶縁膜に金属配線からアルミニウムや銅が拡散しにくくなるため、エレクトロマイグレーションなどを抑制することができる。また、金属配線の上面に形成されている高融点金属膜が反射防止膜として機能するため、フォトリソグラフィによる加工精度を高めることができる。
【0036】
－第２の保護壁－
第２の保護壁１２２は、第１の保護壁１２１の最上層における金属配線の上面の高融点金属膜が全域で除去されているため、最上層における金属配線の上面全域がパッシベーション膜Ｐ１と接している以外は第１の保護壁１２１と同様の構造を有する。言い換えると、第１の保護壁１２１と比較すると、第２の保護壁１２２の最上層である金属配線１２２ｏの上面には、高融点金属膜が配置されていない点で異なる。
これにより、ダイシングの際に金属配線１２２ｏの上面に達したクラックから水分が浸入しても、高融点金属膜の酸化による体積の膨張でパッシベーション膜Ｐ１，Ｐ２にクラックが発生することを抑制できる。すなわち、第２の保護壁１２２は、クラックの伝播を阻止するとともに、第２の保護壁１２２を起点とする更なるクラックの発生を抑制することができる。
第２の保護壁１２２は、第１の保護壁１２１の最上層における金属配線の上面の高融点金属膜が全域で除去されているため、最上層における金属配線の上面全域がパッシベーション膜Ｐ１と接している以外は第１の保護壁１２１と同様の構造を有する。言い換えると、第１の保護壁１２１と比較すると、第２の保護壁１２２の最上層である金属配線１２２ｏの上面には、高融点金属膜が配置されていない点で異なる。
これにより、ダイシングの際に金属配線１２２ｏの上面に達したクラックから水分が浸入しても、高融点金属膜の酸化による体積の膨張でパッシベーション膜Ｐ１，Ｐ２にクラックが発生することを抑制できる。すなわち、第２の保護壁１２２は、クラックの伝播を阻止するとともに、第２の保護壁１２２を起点とする更なるクラックの発生を抑制することができる。
【0037】
また、互いに隣接する第１の保護壁１２１及び第２の保護壁１２２は、それぞれ離間して配置されている。第１の保護壁１２１と第２の保護壁１２２との距離としては、第２の保護壁１２２のＴｉ／ＴｉＮ膜が膨張してクラックが発生しても、そのクラックが第１の保護壁１２１に達しない程度に離間することが好ましい。
これにより、ダイシングの際のクラックが最上層でない他の層に達した場合には、第２の保護壁１２２を起点とする更なるクラックが発生しても、クラックが隣接する第１の保護壁１２１に伝播しにくくすることができる。
これにより、ダイシングの際のクラックが最上層でない他の層に達した場合には、第２の保護壁１２２を起点とする更なるクラックが発生しても、クラックが隣接する第１の保護壁１２１に伝播しにくくすることができる。
【0038】
＜＜パッシベーション膜＞＞
パッシベーション膜Ｐ１は、プラズマにより形成されたシリコン酸化膜であり、半導体ウエハＷ表面全域、即ち素子形成領域１１０、保護壁形成領域１２０及びスクライブ領域Ｓの全域における最上面に形成されている。
パッシベーション膜Ｐ２は、プラズマにより形成されたシリコン窒化膜であり、パッシベーション膜Ｐ１と同様に、素子形成領域１１０、保護壁形成領域１２０及びスクライブ領域Ｓの全域における最上面に形成されている。
これらのパッシベーション膜Ｐ１，Ｐ２は、クラックが発生すると水分やガスが浸入しやすくなるため、少なくとも製造時にクラックが発生しないようにする必要がある。
パッシベーション膜Ｐ１は、プラズマにより形成されたシリコン酸化膜であり、半導体ウエハＷ表面全域、即ち素子形成領域１１０、保護壁形成領域１２０及びスクライブ領域Ｓの全域における最上面に形成されている。
パッシベーション膜Ｐ２は、プラズマにより形成されたシリコン窒化膜であり、パッシベーション膜Ｐ１と同様に、素子形成領域１１０、保護壁形成領域１２０及びスクライブ領域Ｓの全域における最上面に形成されている。
これらのパッシベーション膜Ｐ１，Ｐ２は、クラックが発生すると水分やガスが浸入しやすくなるため、少なくとも製造時にクラックが発生しないようにする必要がある。
【0039】
このように、半導体装置１００は、保護壁１２１，１２２の最上層のうち、最外縁に位置する保護壁１２２の最上層以外の上面に高融点金属膜が形成されており、素子形成領域１１０及び保護壁形成領域１２０における最上面にパッシベーション膜Ｐ１，Ｐ２が形成され、最外縁に位置する保護壁１２２の最上層の上面全域とパッシベーション膜Ｐ１とが接している。
【0040】
（半導体装置の製造方法）
次に、第１の実施形態に係る半導体装置の製造方法について説明する。
第１の実施形態に係る半導体装置１００の製造方法は、素子形成工程と、配線工程と、を含む。
次に、第１の実施形態に係る半導体装置の製造方法について説明する。
第１の実施形態に係る半導体装置１００の製造方法は、素子形成工程と、配線工程と、を含む。
【0041】
＜素子形成工程＞
素子形成工程は、素子形成領域１１０に複数の回路素子を形成する工程であり、フロントエンドと称することもある。ここでは、回路素子の形成の一例として、トランジスタＴｒを半導体ウエハＷ上に形成した例を図５に示す。
素子形成工程は、素子形成領域１１０に複数の回路素子を形成する工程であり、フロントエンドと称することもある。ここでは、回路素子の形成の一例として、トランジスタＴｒを半導体ウエハＷ上に形成した例を図５に示す。
【0042】
トランジスタＴｒは、Ｐ型ウェル領域１と、分離用酸化膜２と、ゲート酸化膜３と、ソース・ドレイン領域４と、ゲート電極５と、を構造的に組み合わせて形成される。
トランジスタＴｒを形成するには、まずＬＯＣＯＳ（LOCal Oxidation of Silicon）である分離用酸化膜２により分離されているアクティブ領域の一部にボロンを注入してＰ型ウェル領域１を形成する。次に、Ｐ型ウェル領域１の表面の一部にＮ型のチャネルドープ領域を形成し、このチャネルドープ領域の上にゲート酸化膜３を形成する。次に、ゲート酸化膜３の上に形成したポリシリコン膜に低濃度のリンを注入してゲート電極５を形成する。次に、ゲート酸化膜３の下のチャネルドープ領域を挟み込む位置に、高濃度のＮ型のソース・ドレイン領域４をＰ型ウェル領域１の表面に形成する。
そして、ＢＰＳＧ膜である層間絶縁膜Ｌ１を半導体ウエハＷ全域に形成する。
トランジスタＴｒを形成するには、まずＬＯＣＯＳ（LOCal Oxidation of Silicon）である分離用酸化膜２により分離されているアクティブ領域の一部にボロンを注入してＰ型ウェル領域１を形成する。次に、Ｐ型ウェル領域１の表面の一部にＮ型のチャネルドープ領域を形成し、このチャネルドープ領域の上にゲート酸化膜３を形成する。次に、ゲート酸化膜３の上に形成したポリシリコン膜に低濃度のリンを注入してゲート電極５を形成する。次に、ゲート酸化膜３の下のチャネルドープ領域を挟み込む位置に、高濃度のＮ型のソース・ドレイン領域４をＰ型ウェル領域１の表面に形成する。
そして、ＢＰＳＧ膜である層間絶縁膜Ｌ１を半導体ウエハＷ全域に形成する。
【0043】
なお、これらは必要な部分にフォトマスク処理を行うフォトリソグラフィにより形成する。
また、本実施形態では、分離用酸化膜をＬＯＣＯＳとしたが、これに限ることなく、例えば、ＳＴＩ（Shallow Trench Isolation）などとしてもよい。
また、本実施形態では、分離用酸化膜をＬＯＣＯＳとしたが、これに限ることなく、例えば、ＳＴＩ（Shallow Trench Isolation）などとしてもよい。
【0044】
＜配線工程＞
配線工程は、素子形成領域１１０に複数の回路素子と電気的に接続する多層配線１１１を形成する工程であり、バックエンドと称することもある。また、この配線工程では、多層配線１１１を形成すると同時に、保護壁形成領域１２０において多層配線構造を有する第１の保護壁１２１及び第２の保護壁１２２を形成する。
配線工程は、素子形成領域１１０に複数の回路素子と電気的に接続する多層配線１１１を形成する工程であり、バックエンドと称することもある。また、この配線工程では、多層配線１１１を形成すると同時に、保護壁形成領域１２０において多層配線構造を有する第１の保護壁１２１及び第２の保護壁１２２を形成する。
【0045】
具体的には、まず層間絶縁膜Ｌ１の上面において、回路素子と接続する位置及び保護壁を設ける位置に、フォトリソグラフィによる選択的なエッチングでビアホールを設けた後（図６参照）、Ｔｉ／ＴｉＮ膜であるバリアメタル膜をウエハ全域に形成する（図７参照）。
【0046】
【0047】
次に、平坦化された面、即ちバリアメタル膜及びプラグ１１１ｂの上面にＡｌ－Ｃｕの金属配線を形成した後、Ｔｉ／ＴｉＮ膜である反射防止膜（高融点金属膜）をウエハ全域に形成する（図１０参照）。
【0048】
そして、素子形成領域１１０においては複数の回路素子を電気的に接続する金属配線としての形状に、保護壁形成領域１２０においては素子形成領域１１０の周囲を囲むリング状に、高融点金属膜、金属配線及びバリアメタル膜をフォトリソグラフィで選択的にエッチングして除去する。
【0049】
すると、図１１に示すように、素子形成領域１１０には、バリアメタル膜１１１ａ、プラグ１１１ｂ、金属配線１１１ｃ及び反射防止膜１１１ｄによる組合せの多層配線１１１の一部が形成される。また、これと同時に、保護壁形成領域１２０には、バリアメタル膜１２１ａ、溝状プラグ１２１ｂ、金属配線１２１ｃ及び反射防止膜１２１ｄによる組合せの第１の保護壁１２１の一部と、バリアメタル膜１２２ａ、溝状プラグ１２２ｂ、金属配線１２２ｃ及び高融点金属膜１２２ｄによる組合せの第２の保護壁１２２の一部とが形成される。
次に、図１２に示すように、ＢＰＳＧ膜である層間絶縁膜Ｌ２をウエハ全域に形成する。
次に、図１２に示すように、ＢＰＳＧ膜である層間絶縁膜Ｌ２をウエハ全域に形成する。
【0050】
配線工程においてこのような処理を繰り返すことにより、バリアメタル膜、（溝状）プラグ、金属配線及び高融点金属膜による構造体を順次積層することで、最上層以外の多層配線１１１、第１の保護壁１２１及び第２の保護壁１２２を形成する。
次に、最上層の形成について説明する。
次に、最上層の形成について説明する。
【0051】
図１３は、多層配線１１１、第１の保護壁１２１及び第２の保護壁１２２の最上層の上面に窒化チタン膜を含む高融点金属膜が形成されている状態を示す。
この状態から、第２の保護壁１２２の上方に形成されている高融点金属膜をフォトリソグラフィで選択的にエッチングして除去する（図１４参照）。つまり、保護壁形成領域１２０において、最外縁に位置する第２の保護壁１２２の最上層である金属配線１２２ｏの上面全域から高融点金属膜である反射防止膜を除去する。
この状態から、第２の保護壁１２２の上方に形成されている高融点金属膜をフォトリソグラフィで選択的にエッチングして除去する（図１４参照）。つまり、保護壁形成領域１２０において、最外縁に位置する第２の保護壁１２２の最上層である金属配線１２２ｏの上面全域から高融点金属膜である反射防止膜を除去する。
【0052】
そして、図１５に示すように、多層配線１１１では複数の回路素子を電気的に接続する金属配線としての形状に、第１の保護壁１２１では素子形成領域１１０の周囲を囲むリング状に、反射防止膜、金属配線及びバリアメタル膜をエッチングで除去する。なお、第２の保護壁１２２では、反射防止膜は既に除去されているので、金属配線及びバリアメタル膜をリング状に除去する。
【0053】
最後に、ウエハ全域の最上面において、パッシベーション膜Ｐ１を形成した後、パッシベーション膜Ｐ２を形成する（図４参照）。
このような製造方法により、第１の実施形態に係る半導体装置１００を製造することができる。
このような製造方法により、第１の実施形態に係る半導体装置１００を製造することができる。
【0054】
このように、第１の実施形態では、保護壁１２１，１２２の最上層のうち、最外縁に位置する保護壁１２２の最上層以外の上面に高融点金属膜が形成されており、素子形成領域１１０及び保護壁形成領域１２０における最上面にパッシベーション膜Ｐ１，Ｐ２が形成され、最外縁に位置する保護壁１２２の最上層の上面全域とパッシベーション膜Ｐ１とが接している。言い換えると、保護壁形成領域１２０において、最外縁に位置する第２の保護壁１２２の最上層の金属配線１２２ｏの上面全域に窒化チタン膜が配置されていない。
これにより、ダイシングの際に第２の保護壁１２２の最上層の上面に達したクラックから水分が浸入しても、そこに窒化チタン膜が配置されていないため、窒化チタン膜の膨張で生じるクラックの連鎖を抑制することができる。つまり、第１の実施形態では、保護壁によりダイシング工程でのクラックの伝播を阻止するとともに、クラックの伝播を阻止した保護壁を起点とする更なるクラックの発生を抑制することができる。
これにより、ダイシングの際に第２の保護壁１２２の最上層の上面に達したクラックから水分が浸入しても、そこに窒化チタン膜が配置されていないため、窒化チタン膜の膨張で生じるクラックの連鎖を抑制することができる。つまり、第１の実施形態では、保護壁によりダイシング工程でのクラックの伝播を阻止するとともに、クラックの伝播を阻止した保護壁を起点とする更なるクラックの発生を抑制することができる。
【0055】
（第２の実施形態）
第２の実施形態は、第１の実施形態において多層配線の最上層の金属配線をボンディングパッドとして機能させるようにした実施形態である。
具体的には、図１６に示すように、多層配線の最上層にある金属配線１１１ｑは、他の金属配線１１１ｃ，１１１ｇ，１１１ｋと比較して面積が広くなっており、平面視したときにパッド形状に形成されている。また、金属配線１１１ｑの上面に形成されている反射防止膜１１１ｒは、端部を残してエッチングで除去されている。さらに、その上方に位置するパッシベーション膜Ｐ１，Ｐ２がエッチングで除去されており、開口部１１１ｓが設けられている。
これにより、第２の実施形態では、多層配線の最上層の金属配線をボンディングパッドとして用いることができる。
第２の実施形態は、第１の実施形態において多層配線の最上層の金属配線をボンディングパッドとして機能させるようにした実施形態である。
具体的には、図１６に示すように、多層配線の最上層にある金属配線１１１ｑは、他の金属配線１１１ｃ，１１１ｇ，１１１ｋと比較して面積が広くなっており、平面視したときにパッド形状に形成されている。また、金属配線１１１ｑの上面に形成されている反射防止膜１１１ｒは、端部を残してエッチングで除去されている。さらに、その上方に位置するパッシベーション膜Ｐ１，Ｐ２がエッチングで除去されており、開口部１１１ｓが設けられている。
これにより、第２の実施形態では、多層配線の最上層の金属配線をボンディングパッドとして用いることができる。
【0056】
また、開口部１１１ｓの側壁には、反射防止膜１１１ｒが開口部１１１ｓから露出しないように、絶縁膜１１１ｔが形成されている。
これにより、第２の実施形態では、反射防止膜１１１ｒに含まれる窒化チタンが酸化により体積が膨張しないようにすることができ、パッシベーション膜Ｐのクラックの発生を抑制することができる。
これにより、第２の実施形態では、反射防止膜１１１ｒに含まれる窒化チタンが酸化により体積が膨張しないようにすることができ、パッシベーション膜Ｐのクラックの発生を抑制することができる。
【0057】
次に、第２の実施形態に係る半導体装置の製造方法について説明する。
第２の実施形態に係る半導体装置の製造方法は、第１の実施形態での工程に加え、開口部形成工程を含む。
第２の実施形態に係る半導体装置の製造方法は、第１の実施形態での工程に加え、開口部形成工程を含む。
【0058】
＜開口部形成工程＞
図１７は、多層配線の最上層には他の金属配線１１１ｃ，１１１ｇ，１１１ｋと比較して面積が広い金属配線１１１ｑが形成されており、また最上面にはパッシベーション膜Ｐ１，Ｐ２が形成されている状態を示す。
この状態から、金属配線１１１ｑの上方に形成されている反射防止膜１１１ｒ、パッシベーション膜Ｐ１，Ｐ２をエッチングで除去して開口部１１１ｓを形成する（図１８参照）。
図１７は、多層配線の最上層には他の金属配線１１１ｃ，１１１ｇ，１１１ｋと比較して面積が広い金属配線１１１ｑが形成されており、また最上面にはパッシベーション膜Ｐ１，Ｐ２が形成されている状態を示す。
この状態から、金属配線１１１ｑの上方に形成されている反射防止膜１１１ｒ、パッシベーション膜Ｐ１，Ｐ２をエッチングで除去して開口部１１１ｓを形成する（図１８参照）。
【0059】
次に、開口部１１１ｓの側壁に、反射防止膜１１１ｒが開口部１１１ｓから露出しないように、絶縁膜１１１ｔを形成する（図１６参照）。
【0060】
このように、第２の実施形態では、開口部１１１ｓを形成して多層配線１１１の最上層の金属配線１１１ｑをボンディングパッドとして用いる場合には、金属配線１１１ｑの上面の反射防止膜１１１ｒが開口部１１１ｓから露出しないように開口部１１１ｓの側壁に絶縁膜１１１ｔを形成する。
これにより、反射防止膜１１１ｒに含まれる窒化チタンが酸化により体積が膨張しないようにすることができ、パッシベーション膜Ｐ１，Ｐ２のクラックの発生を抑制することができる。
これにより、反射防止膜１１１ｒに含まれる窒化チタンが酸化により体積が膨張しないようにすることができ、パッシベーション膜Ｐ１，Ｐ２のクラックの発生を抑制することができる。
【0061】
なお、本実施形態では、開口部１１１ｓを形成する際に反射防止膜１１１ｒの端部を残して除去したが、これに限ることなく、窒化チタンが膨張してその周辺にクラックを発生させない観点から、金属配線１１１ｑの上面全域の反射防止膜１１１ｒを除去してもよい。
また、本実施形態では、開口部１１１ｓの側壁に絶縁膜１１１ｔを形成したが、端部に残った反射防止膜１１１ｒの窒化チタンが膨張してもその周辺にクラックが発生しない程度であれば、絶縁膜１１１ｔを形成しなくともよい。
また、本実施形態では、開口部１１１ｓの側壁に絶縁膜１１１ｔを形成したが、端部に残った反射防止膜１１１ｒの窒化チタンが膨張してもその周辺にクラックが発生しない程度であれば、絶縁膜１１１ｔを形成しなくともよい。
【0062】
以上説明したように、本発明の一実施形態に係る半導体装置は、半導体基板上に、複数の回路素子が形成されている素子形成領域と、平面視において素子形成領域の周囲に１以上の保護壁が形成されている保護壁形成領域と、を有し、素子形成領域において、複数の回路素子と電気的にそれぞれ接続する多層配線の最上層の上面に高融点金属膜が形成されており、保護壁形成領域において、１以上の保護壁が多層配線構造を有し、１以上の保護壁の最上層のうち最外縁に位置する保護壁の最上層以外の上面に高融点金属膜が形成されており、素子形成領域及び保護壁形成領域における最上面にパッシベーション膜が形成され、最外縁に位置する保護壁の最上層の上面全域とパッシベーション膜とが接している。
これにより、本発明の一実施形態に係る半導体装置は、クラックの伝播を阻止するとともに、更なるクラックの発生を抑制することができる。
これにより、本発明の一実施形態に係る半導体装置は、クラックの伝播を阻止するとともに、更なるクラックの発生を抑制することができる。
【0063】
なお、各実施形態においては、保護壁の深さを多層配線の深さと同等としたが、素子形成領域のほうに進行するクラックの伝播を阻止でき、かつ水分やガスの浸入を抑制できれば、これに限ることはない。
また、金属配線の材料をＡｌ－Ｃｕとしたが、これに限ることなく、例えば、アルミニウム、Ａｌ－Ｓｉ－Ｃｕ等の他のアルミニウム合金などとしてもよい。
さらに、各膜の厚さとしては、特に制限はなく、それぞれ目的に応じて適宜選択することができる。
また、金属配線の材料をＡｌ－Ｃｕとしたが、これに限ることなく、例えば、アルミニウム、Ａｌ－Ｓｉ－Ｃｕ等の他のアルミニウム合金などとしてもよい。
さらに、各膜の厚さとしては、特に制限はなく、それぞれ目的に応じて適宜選択することができる。
【符号の説明】
【0064】
１００ 半導体装置
１１０ 素子形成領域
１１１ 多層配線
１１１ａ，１１１ｅ，１１１ｉ，１１１ｍ バリアメタル膜
１１１ｂ，１１１ｆ，１１１ｊ，１１１ｎ プラグ
１１１ｃ，１１１ｇ，１１１ｋ，１１１ｏ，１１１ｑ 金属配線
１１１ｄ，１１１ｈ，１１１ｌ，１１１ｐ，１１１ｒ 反射防止膜（高融点金属膜）
１１１ｓ 開口部
１１１ｔ 絶縁膜
１２０ 保護壁形成領域
１２１ 第１の保護壁
１２１ａ，１２１ｅ，１２１ｉ，１２１ｍ バリアメタル膜
１２１ｂ，１２１ｆ，１２１ｊ，１２１ｎ 溝状プラグ
１２１ｃ，１２１ｇ，１２１ｋ，１２１ｏ 金属配線
１２１ｄ，１２１ｈ，１２１ｌ，１２１ｐ 反射防止膜（高融点金属膜）
１２２ 第２の保護壁（最外縁に位置する保護壁）
１２２ａ，１２２ｅ，１２２ｉ，１２２ｍ バリアメタル膜
１２２ｂ，１２２ｆ，１２２ｊ，１２２ｎ 溝状プラグ
１２２ｃ，１２２ｇ，１２２ｋ，１２２ｏ 金属配線
１２２ｄ，１２２ｈ，１２２ｌ 反射防止膜（高融点金属膜）
Ｗ 半導体ウエハ（半導体基板）
Ｌ１，Ｌ２，Ｌ３，Ｌ４ 層間絶縁膜
Ｐ１，Ｐ２ パッシベーション膜
Ｓ スクライブ領域
Ｔｒ トランジスタ（回路素子の一例）
１１０ 素子形成領域
１１１ 多層配線
１１１ａ，１１１ｅ，１１１ｉ，１１１ｍ バリアメタル膜
１１１ｂ，１１１ｆ，１１１ｊ，１１１ｎ プラグ
１１１ｃ，１１１ｇ，１１１ｋ，１１１ｏ，１１１ｑ 金属配線
１１１ｄ，１１１ｈ，１１１ｌ，１１１ｐ，１１１ｒ 反射防止膜（高融点金属膜）
１１１ｓ 開口部
１１１ｔ 絶縁膜
１２０ 保護壁形成領域
１２１ 第１の保護壁
１２１ａ，１２１ｅ，１２１ｉ，１２１ｍ バリアメタル膜
１２１ｂ，１２１ｆ，１２１ｊ，１２１ｎ 溝状プラグ
１２１ｃ，１２１ｇ，１２１ｋ，１２１ｏ 金属配線
１２１ｄ，１２１ｈ，１２１ｌ，１２１ｐ 反射防止膜（高融点金属膜）
１２２ 第２の保護壁（最外縁に位置する保護壁）
１２２ａ，１２２ｅ，１２２ｉ，１２２ｍ バリアメタル膜
１２２ｂ，１２２ｆ，１２２ｊ，１２２ｎ 溝状プラグ
１２２ｃ，１２２ｇ，１２２ｋ，１２２ｏ 金属配線
１２２ｄ，１２２ｈ，１２２ｌ 反射防止膜（高融点金属膜）
Ｗ 半導体ウエハ（半導体基板）
Ｌ１，Ｌ２，Ｌ３，Ｌ４ 層間絶縁膜
Ｐ１，Ｐ２ パッシベーション膜
Ｓ スクライブ領域
Ｔｒ トランジスタ（回路素子の一例）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
