(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-11-02
(45)【発行日】2023-11-13
(54)【発明の名称】表示パネル
(51)【国際特許分類】
G09G 3/3233 20160101AFI20231106BHJP
G09F 9/30 20060101ALI20231106BHJP
G09G 3/20 20060101ALI20231106BHJP
【ＦＩ】
G09G3/3233
G09F9/30 365
G09G3/20 624B
G09G3/20 680H
G09G3/20 680G
G09G3/20 642A
G09G3/20 611J
G09G3/20 621A
【請求項の数】
9
(21)【出願番号】P 2022528192
(86)(22)【出願日】2021-03-26
(65)【公表番号】
(43)【公表日】2023-01-18
(86)【国際出願番号】 CN2021083388
(87)【国際公開番号】W WO2021208708
(87)【国際公開日】2021-10-21
【審査請求日】2022-05-13
(31)【優先権主張番号】202010308108.2
(32)【優先日】2020-04-17
(33)【優先権主張国・地域又は機関】CN
(73)【特許権者】
【識別番号】515179325
【氏名又は名称】昆山国顕光電有限公司
【氏名又は名称原語表記】ＫＵＮＳＨＡＮ ＧＯ－ＶＩＳＩＯＮＯＸ ＯＰＴＯ－ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．， ＬＴＤ．
【住所又は居所原語表記】Ｂｕｉｌｄｉｎｇ ４， Ｎｏ． １， Ｌｏｎｇｔｅｎｇ Ｒｏａｄ， Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ Ｋｕｎｓｈａｎ， Ｊｉａｎｇｓｕ， Ｐｅｏｐｌｅ’ｓ Ｒｅｐｕｂｌｉｃ ｏｆ Ｃｈｉｎａ
(74)【代理人】
【識別番号】100112656
【弁理士】
【氏名又は名称】宮田 英毅
(74)【代理人】
【識別番号】100089118
【弁理士】
【氏名又は名称】酒井 宏明
(72)【発明者】
【氏名】姚遠
(72)【発明者】
【氏名】叶帥
(72)【発明者】
【氏名】賈溪洋
(72)【発明者】
【氏名】朱正勇
【審査官】西島 篤宏
(56)【参考文献】
【文献】中国特許出願公開第１０７４８１６６９（ＣＮ，Ａ）
【文献】中国特許出願公開第１０７１３４４７３（ＣＮ，Ａ）
【文献】中国特許出願公開第１０７９９４０６０（ＣＮ，Ａ）
【文献】特表２０２０－５０４８７３（ＪＰ，Ａ）
【文献】特表２０１８－５３４６１３（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／００９００６１（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１６／０２１８１５５（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｇ ３／００ － ３／３８
Ｇ０９Ｆ ９／３０
(57)【特許請求の範囲】
【請求項1】
第一領域と第二領域を含み、前記第一領域は複数の第一画素行を含み、前記第二領域は複数の第二画素行を含み、前記第一画素行と前記第二画素行は複数の画素点を含み、各前記第一画素行の前記画素点の数量は各前記第二画素行の前記画素点の数量より多く、前記第一画素行に位置している複数の前記画素点は複数の表示画素点であり、前記第二画素行に位置している複数の前記画素点は複数の前記表示画素点と複数のバーチャル画素点であり、前記表示画素点は表示画素回路を含み、前記バーチャル画素点はバーチャル画素回路を含み、前記バーチャル画素回路は補償ユニットを含み、前記バーチャル画素回路は、同一の前記第二画素行に位置している前記表示画素回路をリセットするとき、リセット補償を実施することにより、前記第一領域と前記第二領域の前記表示画素回路のリセット後、前記表示画素回路の発光素子のノードの電圧の差異を低減し、
前記表示画素回路と前記バーチャル画素回路は、書込みユニット、駆動ユニット、制御ユニット及びリセットユニットを含み、
前記書込みユニットは第一走査信号を受信し、書込みのステップにおいて前記第一走査信号の駆動によりドライバーノードにデータ信号を書き込み、
前記駆動ユニットは前記ドライバーノードにより前記書込みユニットに接続され、
前記制御ユニットはイネーブル信号を受信し、かつ前記制御ユニットは前記駆動ユニットに接続されることにより、前記駆動ユニットが前記制御ユニットにより電源信号線に接続されるようにし、
前記リセットユニットは第二走査信号を受信し、かつ前記リセットユニットが前記ドライバーノードと前記制御ユニットに接続されることにより前記リセットユニットは前記第二走査信号の駆動により基準信号を受信し、前記リセットユニットは前記基準信号により前記ドライバーノード及び前記リセットユニットと前記制御ユニットとの間の第一ノードに対してリセットを実施し、
前記表示画素回路中の前記制御ユニットは、前記第一ノードにおいて前記発光素子に接続され、前記バーチャル画素回路中の前記ドライバーノードにおいて前記補償ユニットに接続される、表示パネル。
【請求項2】
前記第一画素行に位置している前記画素点と前記第二画素行に位置している前記画素点は同一の前記基準信号を受信し、かつ同一の前記第二画素行に位置している前記表示画素回路と前記バーチャル画素回路の前記リセットユニットは同一の基準信号線に接続され、前記バーチャル画素回路は発光素子を具備しない、請求項１に記載の表示パネル。
【請求項3】
前記補償ユニットは補償キャパシターまたは補償抵抗であり、前記補償ユニットが前記補償キャパシターである場合、前記補償キャパシターの一端は前記ドライバーノードに接続され、他端は前記電源信号線に接続され、
前記補償キャパシターの数量は前記バーチャル画素点の数量以下であり、または前記第一画素行中の前記画素点の数量と前記第二画素行中の前記画素点の数量との差である、請求項１に記載の表示パネル。
【請求項4】
前記第二領域はバーチャル画素領域を含み、前記バーチャル画素領域は２個の穿孔領域と２個の前記穿孔領域の間に位置する隔離領域とを含み、前記バーチャル画素点は前記隔離領域に位置する、請求項１に記載の表示パネル。
【請求項5】
前記書込みユニットは第一トランジスターと第二トランジスターを含み、前記第一トランジスターは、第一接続端、第二接続端及び制御端を含み、前記第一トランジスターの第一接続端はデータ信号線に接続されることによりデータ信号を受信し、前記第一トランジスターの第二接続端は前記駆動ユニットと前記制御ユニットに接続され、前記第一トランジスターの制御端は第一走査信号線に接続されることにより第一走査信号を受信し、
前記第二トランジスターは、第一接続端、第二接続端及び制御端を含み、前記第二トランジスターの第一接続端は前記駆動ユニットに接続され、前記第二トランジスターの第二接続端は前記駆動ユニットと前記制御ユニットに接続され、前記第二トランジスターの制御端は前記第一走査信号線に接続されることにより第一走査信号を受信する、請求項１に記載の表示パネル。
【請求項6】
前記駆動ユニットは第三トランジスターを含み、前記第三トランジスターは、第一接続端、第二接続端及び制御端を含み、前記第三トランジスターの第一接続端は前記制御ユニットと前記書込みユニットに接続され、前記第三トランジスターの第二接続端は前記制御ユニットと前記書込みユニットに接続され、前記第三トランジスターの制御端は前記リセットユニットと前記書込みユニットに接続される、請求項１に記載の表示パネル。
【請求項7】
前記リセットユニットは第一リセットサブユニットと第二リセットサブユニットを含み、前記第一リセットサブユニットは、第一走査リセットサブ信号と前記基準信号を受信し、かつ前記ドライバーノードに接続されることにより、第一走査リセットサブ信号に対応する第一リセットサブ期間内に、前記基準信号により前記ドライバーノードに対してリセットを実施し、
前記第二リセットサブユニットは、第二走査リセットサブ信号と前記基準信号を受信し、かつ前記第一ノードに接続されることにより、第二走査リセットサブ信号に対応する第二リセットサブ期間内に、前記基準信号により前記第一ノードに対してリセットを実施する、請求項１に記載の表示パネル。
【請求項8】
前記第一リセットサブユニットは第四トランジスターを含み、前記第四トランジスターは、第一接続端、第二接続端及び制御端を含み、前記第四トランジスターの第一接続端は前記ドライバーノードに接続され、前記第四トランジスターの第二接続端は基準信号線に接続されることにより前記基準信号を受信し、前記第四トランジスターの制御端は第一走査リセットサブ信号線に接続されることにより前記第一走査リセットサブ信号を受信し、
前記第二リセットサブユニットは第五トランジスターを含み、前記第五トランジスターは、第一接続端、第二接続端及び制御端を含み、前記第五トランジスターの第一接続端は前記第一ノードに接続され、前記第五トランジスターの第二接続端は基準信号線に接続されることにより前記基準信号を受信し、前記第五トランジスターの制御端は第二走査リセットサブ信号線に接続されることにより前記第二走査リセットサブ信号を受信する、請求項７に記載の表示パネル。
【請求項9】
前記制御ユニットは第六トランジスターと第七トランジスターを含み、前記第六トランジスターは、第一接続端、第二接続端及び制御端を含み、前記第六トランジスターの第一接続端は前記電源信号線に接続されることにより電源信号を受信し、前記第六トランジスターの第二接続端は前記駆動ユニットに接続され、前記第六トランジスターの制御端はイネーブル信号線に接続されることにより前記イネーブル信号を受信し、
前記第七トランジスターは、第一接続端、第二接続端及び制御端を含み、前記第七トランジスターの第一接続端は前記第六トランジスターの第二接続端に接続され、前記第七トランジスターの第二接続端は前記第一ノードに接続され、前記第七トランジスターの制御端はイネーブル信号線に接続されることにより前記イネーブル信号を受信し、
前記表示画素回路と前記バーチャル画素回路はストレージキャパシターを更に含み、前記ストレージキャパシターは第一接続端と第二接続端を含み、前記ストレージキャパシターの第一接続端は前記電源信号線に接続され、前記ストレージキャパシターの第二接続端は前記駆動ユニットに接続される、請求項１に記載の表示パネル。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示技術の分野に属し、特に、表示パネルに関するものである。
【背景技術】
【0002】
フルスクリーンは、画面占有率が高く、ベゼルが狭いという利点を有しており、かつ使用者の視覚効果を大幅に向上させることができるので、広く注目を集めている。フルスクリーンの表示装置において、自撮り、ビデオ通話及び指紋識別等の機能を獲得するため、通常、表示装置の正面に異形領域を形成し、かつ前記異形領域にカメラ、レシーバー、指紋識別装置または物理ボタンを設ける。
【0003】
しかしながら、表示装置上に異形領域が形成されることにより、画素の数量と負荷が変化し、画素の表示が不均等になり、表示の異常が生ずるおそれがある。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の目的は表示パネルを提供することにより表示の効果を向上させることにある。
【課題を解決するための手段】
【0005】
上記の技術的問題を解決するため、本発明は第一技術的事項、すなわち表示パネルを提供する。表示パネルは第一領域と第二領域を含み、前記第一領域は複数の第一画素行を含み、前記第二領域は複数の第二画素行を含み、前記第一画素行と前記第二画素行は複数の画素点を含み、各前記第一画素行の前記画素点の数量は各前記第二画素行の前記画素点の数量より多く、前記第一画素行に位置している複数の前記画素点は複数の表示画素点であり、前記第二画素行に位置している複数の前記画素点は複数の前記表示画素点と複数のバーチャル画素点であり、前記表示画素点は表示画素回路を含み、前記バーチャル画素点はバーチャル画素回路を含み、前記バーチャル画素回路は補償ユニットを含み、前記バーチャル画素回路は同一の前記第二画素行に位置している前記表示画素回路をリセットするとき、リセット補償を実施することにより、前記第一領域と前記第二領域の前記表示画素回路のリセット後、前記表示画素回路の発光素子のノードの電圧の差異を低減する。
【0006】
前記表示画素回路と前記バーチャル画素回路は、書込みユニット、駆動ユニット、制御ユニット及びリセットユニットを含み、前記書込みユニットは第一走査信号を受信し、書込みのステップにおいて前記第一走査信号の駆動によりドライバーノードにデータ信号を書き込み、前記駆動ユニットは前記ドライバーノードにより前記書込みユニットに接続され、前記制御ユニットはイネーブル信号を受信し、かつ前記制御ユニットは前記駆動ユニットに接続されることにより、前記駆動ユニットが前記制御ユニットにより電源信号線に接続されるようにし、前記リセットユニットは第二走査信号を受信し、かつ前記リセットユニットが前記ドライバーノードと前記制御ユニットに接続されることにより前記リセットユニットは前記第二走査信号の駆動により基準信号を受信し、前記リセットユニットは前記基準信号により前記ドライバーノード及び前記リセットユニットと前記制御ユニットとの間の第一ノードに対してリセットを実施し、前記表示画素回路中の前記制御ユニットは、前記第一ノードにおいて前記発光素子に接続され、前記バーチャル画素回路中の前記ドライバーノードにおいて前記補償ユニットに接続される。
【0007】
前記第一画素行に位置している前記画素点と前記第二画素行に位置している前記画素点は同一の前記基準信号を受信し、かつ同一の前記第二画素行に位置している前記表示画素回路と前記バーチャル画素回路の前記リセットユニットは同一の基準信号線に接続される。
【0008】
前記バーチャル画素回路は発光素子を含まない。
【0009】
前記補償ユニットは補償キャパシターまたは補償抵抗である。
【0010】
前記補償ユニットは前記補償キャパシターであり、前記補償キャパシターの一端は前記ドライバーノードに接続され、他端は前記電源信号線に接続される。
【0011】
前記補償キャパシターの数量は前記バーチャル画素点の数量以下である。
【0012】
前記補償キャパシターの数量は、前記第一画素行中の前記画素点の数量と前記第二画素行中の前記画素点の数量との差である。
【0013】
前記第二領域はバーチャル画素領域を含み、前記バーチャル画素領域は２個の穿孔領域と２個の前記穿孔領域の間に位置する隔離領域とを含み、前記バーチャル画素点は前記隔離領域に位置する。
【0014】
前記書込みユニットは第一トランジスターと第二トランジスターを含み、前記第一トランジスターは、第一接続端、第二接続端及び制御端を含み、前記第一トランジスターの第一接続端はデータ信号線に接続されることによりデータ信号を受信し、前記第一トランジスターの第二接続端は前記駆動ユニットと前記制御ユニットに接続され、前記第一トランジスターの制御端は第一走査信号線に接続されることにより第一走査信号を受信し、前記第二トランジスターは、第一接続端、第二接続端及び制御端を含み、前記第二トランジスターの第一接続端は前記駆動ユニットに接続され、前記第二トランジスターの第二接続端は前記駆動ユニットと前記制御ユニットに接続され、前記第二トランジスターの制御端は前記第一走査信号線に接続されることにより第一走査信号を受信する。
【0015】
前記駆動ユニットは第三トランジスターを含み、前記第三トランジスターは、第一接続端、第二接続端及び制御端を含み、前記第三トランジスターの第一接続端は前記制御ユニットと前記書込みユニットに接続され、前記第三トランジスターの第二接続端は前記制御ユニットと前記書込みユニットに接続され、前記第三トランジスターの制御端は前記リセットユニットと前記書込みユニットに接続される。
【0016】
前記リセットユニットは第一リセットサブユニットと第二リセットサブユニットを含み、前記第一リセットサブユニットは、第一走査リセットサブ信号と前記基準信号を受信し、かつ前記ドライバーノードに接続されることにより、第一走査リセットサブ信号に対応する第一リセットサブ期間内に、前記基準信号により前記ドライバーノードに対してリセットを実施し、前記第二リセットサブユニットは、第二走査リセットサブ信号と前記基準信号を受信し、かつ前記第一ノードに接続されることにより、第二走査リセットサブ信号に対応する第二リセットサブ期間内に、前記基準信号により前記第一ノードに対してリセットを実施する。
【0017】
前記第一リセットサブユニットは第四トランジスターを含み、前記第四トランジスターは、第一接続端、第二接続端及び制御端を含み、前記第四トランジスターの第一接続端は前記ドライバーノードに接続され、前記第四トランジスターの第二接続端は基準信号線に接続されることにより前記基準信号を受信し、前記第四トランジスターの制御端は第一走査リセットサブ信号線に接続されることにより前記第一走査リセットサブ信号を受信する。
【0018】
前記第二リセットサブユニットは第五トランジスターを含み、前記第五トランジスターは、第一接続端、第二接続端及び制御端を含み、前記第五トランジスターの第一接続端は前記第一ノードに接続され、前記第五トランジスターの第二接続端は基準信号線に接続されることにより前記基準信号を受信し、前記第五トランジスターの制御端は第二走査リセットサブ信号線に接続されることにより前記第二走査リセットサブ信号を受信する。
【0019】
前記制御ユニットは第六トランジスターと第七トランジスターを含み、前記第六トランジスターは、第一接続端、第二接続端及び制御端を含み、前記第六トランジスターの第一接続端は前記電源信号線に接続されることにより前記電源信号を受信し、前記第六トランジスターの第二接続端は前記駆動ユニットに接続され、前記第六トランジスターの制御端はイネーブル信号線に接続されることにより前記イネーブル信号を受信し、前記第七トランジスターは、第一接続端、第二接続端及び制御端を含み、前記第七トランジスターの第一接続端は前記第六トランジスターの第二接続端に接続され、前記第七トランジスターの第二接続端は前記第一ノードに接続され、前記第七トランジスターの制御端はイネーブル信号線に接続されることにより前記イネーブル信号を受信する。
【0020】
前記表示画素回路と前記バーチャル画素回路はストレージキャパシターを更に含み、前記ストレージキャパシターは第一接続端と第二接続端を含み、前記ストレージキャパシターの第一接続端は前記電源信号線に接続され、前記ストレージキャパシターの第二接続端は駆動ユニットに接続される。
【発明の効果】
【0022】
従来の技術と比較してみると、本発明の技術的特徴により下記発明の効果を獲得することができる。本発明の実施例において、バーチャル画素回路に補償ユニットを設け、リセット時に、バーチャル画素回路は同一の第二画素行に位置している表示画素回路に対してリセット補償を実施することにより、第一領域と第二領域の表示画素回路のリセット後、発光素子のノードにおける電圧の差異を低減し、表示の効果を向上させることができる。
【図面の簡単な説明】
【0023】
【図1a】本発明の実施例に係る表示パネルの構造を示す図である。
【図1b】本発明の実施例に係る表示パネルの構造を示す図である。
【図2】本発明の実施例に係る表示パネルの第一領域と第二領域中の表示画素回路の構造を示す図である。
【図3】本発明の実施例に係る第二領域中のバーチャル画素回路の構造を示す図である。
【図4a】従来の表示パネルにおいてリセットのステップを実施するとき、第一領域の第一ノードの電圧と第二領域の第一ノードの電圧のシミュレーションを示す図である。
【図4b】本発明の表示パネルにおいてリセットのステップを実施するとき、第一領域の第一ノードの電圧と第二領域の第一ノードの電圧のシミュレーションを示す図である。
【図5】本発明の実施例に係る表示装置の構造を示す図である。
【発明を実施するための形態】
【0024】
現在、フルスクリーンの表示装置において、自撮り（selfie）、ビデオ通話及び指紋識別（fingerprint identification）等の機能を獲得するため、通常、表示装置の正面に異形領域を形成し、かつ前記異形領域にカメラ、レシーバー（receiver）、指紋識別装置または物理ボタンを設ける。しかしながら、表示装置に異形領域が形成されることにより、異形領域に対応する同一行領域における画素点の数量または負荷が変化し、リセットのステップにおいて異形領域と同一行に位置し、かつ同一の基準信号線に接続されている表示領域の画素回路のリセット時点のリセット電圧（Reset voltage）に影響を与える。したがって、リセットが実施された後、異形領域の画素回路の発光素子のノード（すなわち発光素子の陽極）の電圧と他の領域の画素回路の発光素子のノード（すなわち発光素子の陽極）の電圧との差異は随分大きくなる。それにより、発光素子の陽極の電圧が上昇するときに生じる差異が大きくなり、１つのフレームにおいて異形領域の画素点の発光時間と他の領域の画素点の発光時間との差異も随分大きくなる。それにより、異形領域に対応する表示領域の表示と他の表示領域の表示とが不均等になり、表示の異常が生ずるおそれがある。
【0025】
具体的には、異形領域が形成されている常用の表示パネルは穿孔スクリーン（Perforated screen）、ノッチスクリーン（Notch screen）等がある。図１ａに示すとおり、穿孔スクリーンの一例である２穿孔付きスクリーンにおいて、表示パネルの表示領域には異形領域２０１が形成され、異形領域２０１は少なくとも２個の穿孔領域１２２を含み、２個の穿孔領域１２２は隔離領域１２３により分割されている。このように、穿孔領域１２２が形成される個所の画素点はなくなり、隔離領域１２３は表示をしないので、その領域に発光素子を設けない。図１ｂに示すとおり、ノッチスクリーンの例において、表示領域には異形領域２０１が形成され、異形領域２０１にはカメラ等の装置が設けられている。異形領域２０１が形成されることにより表示領域は一部の画素点がなくなる。
【0026】
通常、異なる領域の画素行に位置している各画素点は同一の基準信号を受信し、同一行に位置している画素点の画素駆動回路は同一の基準信号線に接続される。それにより、リセットのステップにおいて、同一行の画素駆動回路の発光素子の陽極に対してリセットを実施することができる。しかしながら、異形領域２０１が形成されることにより画素行中の一部分の画素点はなくなっている。したがって、リセットのステップを実施した後、異形領域２０１の表示画素点の発光素子の陽極の電圧と正常表示領域の表示画素点の発光素子の陽極の電圧とは異なる。それにより、発光素子の陽極の電圧が上昇するときに生じる差異は大きくなり、１つのフレームにおいて異形領域の画素点の発光時間と他の領域の画素点の発光時間との差異も随分大きくなる。それにより、表示のステップにおいて、表示が不均等になるおそれがある。
【0027】
従来の技術の問題を解決し、表示の不均等を除去し、表示の効果を向上させるという本発明の目的を達成するため、以下、図面により本発明の実施例に係る表示パネル及び表示装置の具体的な実施例を詳細に説明する。
【0028】
本発明の実施例において表示パネルを提供する。図１ａと図１ｂに示すとおり、前記表示パネルは第一領域１１と第二領域１２を含む。第一領域１１は複数の第一画素行を含み、第二領域１２は複数の第二画素行を含み、第一画素行と第二画素行は複数の画素点を含む。具体的には、第二領域１２に異形領域２０１が形成されていることにより第二領域１２の一部分の画素点はなくなっている。具体的には、第二領域１２の各第二画素行の画素点の数量は第一領域１１の各第一画素行の画素点の数量より少ない。第一画素行に位置している複数の画素点は複数の表示画素点であり、第二画素行に位置している複数の画素点は複数の表示画素点と複数のバーチャル画素点である。さらに、表示画素点は表示画素回路を含み、バーチャル画素点はバーチャル画素回路を含み、バーチャル画素回路は補償ユニット（Compensation unit）を含む。リセットのステップにおいて、バーチャル画素回路は同一の第二画素行に位置している表示画素回路に対してリセット補償を実施する。それにより、第一領域１１と第二領域１２の表示画素回路のリセット後、第一領域１１の表示画素回路の発光素子のノード（すなわち発光素子の陽極）の電圧と第二領域１２の表示画素回路の発光素子のノード（すなわち発光素子の陽極）の電圧の差異を低減し、第一領域１１の発光と第二領域１２の発光の差異を減少させ、表示効果を向上させる。
【0029】
具体的には、本発明の実施例において、バーチャル画素回路と第二領域１２中の同一の第二画素行に位置している表示画素回路のリセットユニットは同一の基準信号線に接続される。第二領域１２の各第二画素行にはバーチャル画素点が存在し、かつ第二領域１２の第二画素行の画素点の数量は第一領域１１の第一画素行中の画素点の数量より少ない。すなわち、リセットのステップにおいて、リセット電圧により数量が異なる表示画素回路に対してリセットを実施することで、第一領域１１の表示画素回路の発光素子の陽極の電圧と第二領域１２の表示画素回路の発光素子の陽極の電圧が異なることになり、表示のステップにおいて表示の不均等が生じるおそれがある。従来の技術において、リセット電圧を同一にするため、通常、複数の基準信号線を接続させる方法を採用する。すなわち第二領域１２に位置している第二画素行と第一領域１１に位置している第一画素行に異なる基準信号線を接続させることにより、第二領域１２の画素回路のリセット電圧と第一領域１１の画素回路のリセット電圧を同一にし、表示パネルの異なる領域の表示の効果を同一にすることができるが、その方法は、配線が複雑であり、表示の効果を改善する効果がよくないという欠点を有している。本発明の実施例において、第一領域１１に位置している第一画素行の画素点と第二領域１２に位置している第二画素行の画素点は同一の基準信号を受信し、同一の第二画素行に位置しているバーチャル画素回路と表示画素回路のリセットユニットは同一の基準信号線に接続される。それにより表示パネルの配線を簡単にすることができる。また、リセットのステップにおいて、バーチャル画素回路中の補償ユニットは第二領域１２中の表示画素回路に対して負荷補償（load compensation）をすることにより、第一領域１１中の表示画素回路の発光素子の陽極の電圧と第二領域１２中の表示画素回路の発光素子の陽極の電圧とを同一にすることができる。したがって、表示をするとき、第一領域１１の表示と第二領域１２の表示の均等性を確保し、表示の効果を向上させることができる。
【0030】
本発明の実施例において、図１ａに示すとおり、表示パネルが２穿孔付きスクリーンである場合、バーチャル画素回路は隔離領域１２３の位置に設けられ、図１ｂに示すとおり、表示パネルがノッチスクリーンである場合、バーチャル画素回路は異形領域２０１の周辺に設けられるか或いは表示パネルのフレームの位置に設けられる。第二領域１２の表示画素回路に対して補償をできるものであればいずれでもよく、本発明では説明を省略する。
【0031】
本発明の実施例に係る図２と図３を参照すると、図２は本発明の実施例に係る第一領域と第二領域中の表示画素回路の構造を示す図であり、図３は本発明の実施例に係る第二領域中のバーチャル画素回路の構造を示す図である。表示画素回路とバーチャル画素回路は、書込みユニット４０２、駆動ユニット４０３、制御ユニット４０４及びリセットユニット（Reset unit）４０５を含む。書込みユニット４０２は第一走査信号Ｓ１を受信し、書込みのステップにおいて第一走査信号Ｓ１の駆動によりドライバーノード（driver nodes）ｎ２にデータ信号Dataを書き込む。駆動ユニット４０３はドライバーノードｎ２により書込みユニット４０２に接続される。制御ユニット４０４はイネーブル信号（Enable signal）ＥＭを受信し、かつ制御ユニット４０４は駆動ユニット４０３に接続されることにより駆動ユニット４０３が制御ユニット４０４により電源信号線に接続されるようにする。リセットユニット４０５は第二走査信号を受信し、かつリセットユニット４０５がドライバーノードｎ２と制御ユニット４０４に接続されることにより、リセットユニット４０５は第二走査信号の駆動により基準信号（reference signal）Ｖｅｒｆを受信することができる。リセットユニット４０５は基準信号Ｖｅｒｆによりドライバーノードｎ２及びリセットユニット４０５と制御ユニット４０４との間の第一ノードｎ１に対してリセットを実施する。
【0032】
表示画素回路の構造を示す図２において、表示画素回路の制御ユニット４０４の、リセットユニット４０５が接続される第一ノードｎ１には発光素子４０１が接続されている。バーチャル画素回路の構造を示す図３において、バーチャル画素回路中の駆動ユニット４０３のドライバーノードｎ２には補償ユニット４０６が接続され、バーチャル画素回路中の制御ユニット４０４の、リセットユニット４０５が接続される第一ノードｎ１には発光素子４０１が接続されていない。
【0033】
本発明の実施例において、表示のステップにおいて第一画素行の表示画素点と第二画素行の表示画素点を表示するので、第一画素行の表示画素点と第二画素行の表示画素点は発光素子を具備する。しかしながら、バーチャル画素点は表示をしないので、バーチャル画素点は発光素子を具備しなくてもよい。発光素子４０１は有機発光ダイオード（organic light-emitting diodes、ＯＬＥＤ）であり、発光素子４０１は、赤色ＯＬＥＤ、青色ＯＬＥＤ及び緑色ＯＬＥＤを含むことができる。他の実施例において、発光素子４０１は白色ＯＬＥＤを更に含むことができる。本発明は発光素子の種類を限定せず、表示パネルに画面を表示し、表示パネルに必要な表示効果を獲得できるものであればいずれもよい。
【0034】
本発明の実施例において、補償ユニット４０６は補償キャパシター（compensation capacitor）または補償抵抗（compensating resistance）であることができる。具体的には、図３に示すとおり、前記バーチャル画素回路中の補償ユニット４０６は補償キャパシターである。補償キャパシターの一端はドライバーノードｎ２に接続され、他端は電源信号線に接続されることにより電源信号ＶＤＤを受信する。他の実施例において、バーチャル画素回路中の補償ユニット４０６は補償抵抗であることもできる。その場合、図３の補償キャパシターのように、補償抵抗の一端はドライバーノードｎ２に接続され、他端は電源信号線に接続されることにより電源信号ＶＤＤを受信することができる。リセットのステップにおいて電圧の補償をすることにより、第二領域１２の表示画素回路の第一ノードｎ１（発光素子の陽極）の電圧と第一領域１１の表示画素回路の第一ノードｎ１（発光素子の陽極）の電圧とをほぼ同一にできるものであればいずれでもよく、本発明では説明を省略する。
【0035】
本発明の実施例において、バーチャル画素回路中の各ドライバーノードｎ２に補償キャパシターを１つずつ接続させることができる。他の実施例において、リセットのステップを実施した後、第二領域１２の表示画素回路の第一ノードｎ１（発光素子の陽極）の電圧と第一領域１１の表示画素回路の第一ノードｎ１（発光素子の陽極）の電圧とをほぼ同一にするとき、バーチャル画素回路中の一部分のドライバーノードｎ２に補償キャパシターを更に接続させることができる。すなわち、補償キャパシターの数量は前記バーチャル画素点の数量以下である。具体的に、本発明の実施例において、補償キャパシターの数量は前記第一画素行中の画素点の数量と前記第二画素行中の画素点の数量との差である。例えば、ノッチスクリーンの例において、異形領域２０１が形成されることにより２００個の画素点がなくなる場合、異形領域が５行の第二画像行を含むと、各第二画像行中の４０個の画素点がなくなる。その場合、各第二画像行に補償キャパシターが設けられた４０個のバーチャル画素回路を設け、４０個のバーチャル画素回路を各行の基準信号線に対応させることができる。
【0036】
図１ａに示すとおり、狭いベゼルを実現するため、第二領域１２はバーチャル画素領域を含むことができる。バーチャル画素領域は２個の穿孔領域１２２と２個の穿孔領域１２２の間に形成される隔離領域１２３とを含み、前記バーチャル画素点は前記隔離領域１２３に位置する。
【0037】
他の実施例において、図１ｂの表示パネルにおいて、バーチャル画素点を異形領域２０１の周辺に設けるか或いはバーチャル画素点を表示パネルのベゼルに設けることができる。
【0038】
本発明において、表示画素回路とバーチャル画素回路は複数の設置方法を含むことができる。本実施例中の表示画素回路とバーチャル画素回路が７Ｔ１Ｃ回路を用いることを例として説明する。具体的に、７Ｔ１Ｃ回路において、書込みユニット４０２は第一トランジスター（transistor）Ｍ１及び第二トランジスターＭ２を含む。第一トランジスターＭ１は、第一接続端、第二接続端及び制御端を含む。第一トランジスターＭ１の第一接続端はデータ信号線に接続されることによりデータ信号Dataを受信する。第一トランジスターＭ１の第二接続端は駆動ユニット４０３と制御ユニット４０４に接続される。具体的に、第一トランジスターＭ１の第二接続端は駆動ユニット４０３中の第三トランジスターＭ３の第一接続端と制御ユニット４０４中の第六トランジスターＭ６の第二接続端に接続される。第一トランジスターＭ１の制御端は第一走査信号線に接続されることにより第一走査信号Ｓ１を受信する。第二トランジスターＭ２は、第一接続端、第二接続端及び制御端を含む。第二トランジスターＭ２の第一接続端は駆動ユニット４０３に接続される。具体的に、第二トランジスターＭ２の第一接続端は駆動ユニット４０３中の第三トランジスターＭ３の制御端（すなわちドライバーノードｎ２）に接続される。第二トランジスターＭ２の第二接続端は駆動ユニット４０３中の第三トランジスターＭ３の第二接続端と制御ユニット４０４中の第七トランジスターＭ７の第一接続端に接続される。第二トランジスターＭ２の制御端は第一走査信号線に接続されることにより第一走査信号Ｓ１を受信する。
【0039】
駆動ユニット４０３は第三トランジスターＭ３を含む。第三トランジスターＭ３は、第一接続端、第二接続端及び制御端を含む。第三トランジスターＭ３の第一接続端は制御ユニット４０４と書込みユニット４０２に接続される。具体的に、第三トランジスターＭ３の第一接続端は制御ユニット４０４中の第六トランジスターＭ６の第二接続端と書込みユニット４０２中の第一トランジスターＭ１の第二接続端に接続される。第三トランジスターＭ３の第二接続端は制御ユニット４０４と書込みユニット４０２に接続される。具体的に、第三トランジスターＭ３の第二接続端は制御ユニット４０４中の第七トランジスターＭ７の第一接続端と書込みユニット４０２中の第二トランジスターＭ２の第二接続端に接続される。第三トランジスターＭ３の制御端はリセットユニット４０５と書込みユニット４０２に接続される。具体的に、第三トランジスターＭ３の制御端はリセットユニット４０５中の第四トランジスターＭ４の第一接続端と書込みユニット４０２中の第二トランジスターＭ２の第一接続端に接続される。
【0040】
本実施例において、リセットユニット４０５は、第二走査信号を受信し、かつドライバーノードｎ２と制御ユニット４０４に接続される。リセットユニット４０５は、第二走査信号の駆動により基準信号Ｖｅｒｆを受信し、かつ基準信号Ｖｅｒｆによりドライバーノードｎ２及びリセットユニット４０５と制御ユニット４０４との間の第一ノードｎ１に対してリセットを実施する。本発明の具体的な実施例において、第二走査信号は第一走査リセットサブ信号Ｓ２と第二走査リセットサブ信号Ｓ３を含む。リセットユニット４０５は第一リセットサブユニットと第二リセットサブユニットを含む。第一リセットサブユニットは、第一走査リセットサブ信号Ｓ２と基準信号Ｖｅｒｆを受信し、かつドライバーノードｎ２に接続される。したがって、第一リセットサブユニットは、第一走査リセットサブ信号Ｓ２に対応する第一リセットサブ期間内に、基準信号Ｖｅｒｆによりドライバーノードｎ２に対してリセットを実施することができる。第二リセットサブユニットは、第二走査リセットサブ信号Ｓ３と基準信号Ｖｅｒｆを受信し、かつ第一ノードｎ１に接続される。したがって、第二リセットサブユニットは、第二走査リセットサブ信号Ｓ３に対応する第二リセットサブ期間内に、基準信号Ｖｅｒｆにより第一ノードｎ１に対してリセットを実施することができる。
【0041】
第一リセットサブユニットは第四トランジスターＭ４を含む。第四トランジスターＭ４は、第一接続端、第二接続端及び制御端を含む。第四トランジスターＭ４の第一接続端は駆動ユニット４０３に接続される。具体的に、第四トランジスターＭ４の第一接続端は駆動ユニット４０３中の第三トランジスターＭ３の制御端（すなわちドライバーノードｎ２）に接続される。第四トランジスターＭ４の第二接続端は基準信号線に接続されることにより基準信号Ｖｅｒｆを受信する。第四トランジスターＭ４の制御端は第一走査リセットサブ信号線に接続されることにより第一走査リセットサブ信号Ｓ２を受信する。
【0042】
第二リセットサブユニットは第五トランジスターＭ５を含む。第五トランジスターＭ５は、第一接続端、第二接続端及び制御端を含む。第五トランジスターＭ５の第一接続端は第一ノードｎ１に接続される。具体的に、第五トランジスターＭ５の第一接続端は制御ユニット４０４中の第七トランジスターＭ７の第二接続端に接続される。表示画素点において、第五トランジスターＭ５の第一接続端は発光素子４０１の陽極にさらに接続される。第五トランジスターＭ５の第二接続端は基準信号線に接続されることにより基準信号Ｖｅｒｆを受信する。第五トランジスターＭ５の制御端は第二走査リセットサブ信号線に接続されることにより第二走査リセットサブ信号Ｓ３を受信する。
【0043】
制御ユニット４０４は第六トランジスターＭ６と第七トランジスターＭ７を含む。第六トランジスターＭ６は、第一接続端、第二接続端及び制御端を含む。第六トランジスターＭ６の第一接続端は電源信号線に接続されることにより電源信号ＶＤＤを受信する。第六トランジスターＭ６の第二接続端は駆動ユニット４０３に接続される。具体的に、第六トランジスターＭ６の第二接続端は駆動ユニット４０３中の第三トランジスターＭ３の第一接続端に接続される。第六トランジスターＭ６の制御端はイネーブル信号線に接続されることによりイネーブル信号ＥＭを受信する。第七トランジスターＭ７は、第一接続端、第二接続端及び制御端を含む。第七トランジスターＭ７の第一接続端は第六トランジスターＭ６の第二接続端に接続され、第七トランジスターＭ７の第二接続端は第一ノードｎ１に接続され、第七トランジスターＭ７の制御端はイネーブル信号線に接続されることによりイネーブル信号ＥＭを受信する。
【0044】
本発明の実施例において、表示画素回路とバーチャル画素回路はストレージキャパシター（storage capacitor）Ｃｓｔを更に含む。ストレージキャパシターＣｓｔは第一接続端と第二接続端を含み、ストレージキャパシターＣｓｔの第一接続端は電源信号線に接続され、ストレージキャパシターＣｓｔの第二接続端は第三トランジスターＭ３の制御端に接続される。
【0045】
リセットのステップにおいて、リセットユニット４０５中の第四トランジスターＭ４と第五トランジスターＭ５はオン状態になり、リセットユニット４０５は基準信号Ｖｅｒｆにより駆動ユニット４０３のドライバーノードｎ２と発光素子４０１の陽極（すなわち第一ノードｎ１）に対してリセットを実施する。従来の表示パネルにおいて、第二領域１２の第二画素行中の各行の画素点の数量は第一領域１１の第一画素行中の各行の画素点の数量より少ないが、第一画素行と第二画素行は同一の基準信号を受信する。したがって、リセットを実施した後、第一領域１１の第一画素行の表示画素回路中の発光素子の陽極の電圧と第二領域１２の第二画素行の表示画素回路中の発光素子の陽極の電圧は異なる。それにより、書込みのステップと発光のステップにおいて第一領域１１と第二領域１２の表示は不均等になり、表示の品質が低下するおそれがある。本発明の表示パネルにおいて、各行の第二画素行に同一の基準信号線に接続されるバーチャル画素点を設け、バーチャル画素点のドライバーノードｎ２に補償ユニットを接続させる。リセットのステップにおいてリセットを実施するとき、補償ユニットは同一行の第二画素行の画素点に対して電圧の補償をすることにより、第一領域１１の表示画素回路中の発光素子の陽極の電圧と第二領域１２の表示画素回路中の発光素子の陽極の電圧とをほぼ同一にすることができる。それにより、第一領域１１の表示画素回路中の発光素子の陽極の電圧と第二領域１２の表示画素回路中の発光素子の陽極の電圧との差異を減少させ、第一領域１１と第二領域１２の表示の均等性を確保し、表示の品質を向上させることができる。
【0046】
本実施例において、７Ｔ１Ｃ回路を例として説明してきたが、他の実施例において６Ｔ１Ｃ回路、３Ｔ１Ｃ回路または８Ｔ１Ｃ回路を用いることもでき、本発明はそれを限定しない。リセットのステップを実施した後、第一領域の発光素子の陽極の電圧と第二領域の発光素子の陽極の電圧とをほぼ同一にできるものであればいずれでもよい。
【0047】
図４ａを参照すると、図４ａは、従来の表示パネルにおいてリセットのステップを実施するとき、第一領域の第一ノードの電圧と第二領域の第一ノードの電圧のシミュレーション（Simulation）を示す図である。リセットのステップを実施した後、第二領域１２の表示画素回路中の発光素子の陽極（すなわち第一ノードｎ１）の電圧は－２．６４５７Ｖであり、リセットのステップを実施した後、第一領域１１の表示画素回路中の発光素子の陽極（すなわち第一ノードｎ１）の電圧は－２．６０５６Ｖである。以上のとおり、従来の表示パネルにおいて、リセットのステップを実施した後、第一領域の表示画素回路中の発光素子の陽極の電圧と第二領域の表示画素回路中の発光素子の陽極の電圧との差異は４０．１ｍＶである。
【0048】
図４ｂを参照すると、図４ｂは、本発明の表示パネルにおいてリセットのステップを実施するとき、第一領域の第一ノードの電圧と第二領域の第一ノードの電圧のシミュレーションを示す図である。バーチャル画素回路中の補償ユニットの作用により、リセットのステップを実施した後、第二領域の表示画素回路中の発光素子の陽極の電圧は－２．５９９７Ｖになり、リセットのステップを実施した後、第一領域の表示画素回路中の発光素子の陽極の電圧は－２．５９９９Ｖになる。以上のとおり、本発明の表示パネルにおいて、リセットのステップが実施された後、第一領域の表示画素回路中の発光素子の陽極の電圧と第二領域の表示画素回路中の発光素子の陽極の電圧との差異は０．２ｍＶである。従来の技術と比較してみると、本発明の技術的特徴によりリセットのステップを実施した後、第一領域の表示画素点の発光素子の陽極の電圧と第二領域の表示画素点の発光素子の陽極の電圧との差異を大幅に低減することができる。本発明の実施例において、第一領域の表示画素回路中の発光素子の陽極の電圧と第二領域の表示画素回路中の発光素子の陽極の電圧との差異が０．２ｍＶであることは、エミュレーター（emulator）の精度の誤差によるものである。理論上、本発明の実施例に係る補償ユニットの作用により、リセットのステップを実施した後、第一領域の表示画素回路中の発光素子の陽極の電圧と第二領域の表示画素回路中の発光素子の陽極の電圧とはほぼ同一である。
【0049】
本発明の表示パネルは、両面表示パネル（Double sided display panel）、フレキシブル表示パネル、フルスクリーン（Full screen）表示パネルのうちいずれか一種であることができる。柔軟性表示パネルは湾曲が可能な電子装置に使用され、両面表示パネルは表示パネル両側の使用者がいずれも表示内容を観覧できるパネルに使用され、フルスクリーン表示パネルはフルスクリーン携帯電話または他の装置に使用されることができるが、本発明はそれを限定しない。
【0050】
本発明の表示パネルにおいて、第二領域の第二画素行にはバーチャル画素回路を含むバーチャル画素点が設けられ、バーチャル画素回路は補償ユニットを更に含み、補償ユニットはドライバーノードと電源信号線に接続されることにより、リセットのステップにおいて第二領域の表示画素回路の発光素子の陽極の電圧を補償することができる。それにより、第二領域の表示画素回路の発光素子の陽極の電圧と第一領域の表示画素回路の発光素子の陽極の電圧とをほぼ同一にし、表示のステップにおいて第一領域と第二領域の表示の差異を低減し、表示の効果を向上させることができる。
【0051】
【0052】
本発明の実施例において、前記表示装置は、携帯電話、タブレットパソコン、テレビ、表示器、ノートブックコンピューター（notebook computer）、デジタルフォトフレーム（digital photo frame）、ナビゲーター（navigator）等のような表示機能を有している任意の製品またはモジュールであることができる。表示パネルの他の構成部分として当技術分野の常用のものについては、本発明はそれを限定せず、説明を省略する。前記表示装置の実施例は前記表示パネルの実施例を参照することができるので、ここで再び説明しない。
【0053】
本発明の各実施例において、表示パネルと表示装置は一分の関連する構造のみを説明してきた。表示パネルと表示装置の他の構造は従来の表示パネル及び表示装置と同様であるので、ここで再び説明しない。
【0054】
以上は本発明の実施例に過ぎず、これにより本発明の請求の範囲が限定されるものではない。本発明の明細書及び図面の内容により実施される等価的な構造、または等価的なフローを用いた変更、あるいは直接または間接的に他の関連する技術分野に応用することは、同様に本発明の保護範囲に含まれる。
【図1a】
【図1b】
【図2】
【図3】
【図4a】
【図4b】
【図5】
