特許 7379845 半導体装置、半導体装置の製造方法、電子デバイス、電子機器および移動体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-07

(45)【発行日】2023-11-15

(54)【発明の名称】半導体装置、半導体装置の製造方法、電子デバイス、電子機器および移動体

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20231108BHJP

   H01L 21/768 20060101ALI20231108BHJP

   H01L 23/522 20060101ALI20231108BHJP

   H01L 21/60 20060101ALI20231108BHJP

【ＦＩ】

H01L21/88 T

H01L21/92 602J

H01L21/92 604J

H01L21/60 301N

【請求項の数】 12

(21)【出願番号】P 2019062586

(22)【出願日】2019-03-28

(65)【公開番号】P2020161764

(43)【公開日】2020-10-01

【審査請求日】2022-02-02

(73)【特許権者】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】100179475

【弁理士】

【氏名又は名称】仲井 智至

(74)【代理人】

【識別番号】100216253

【弁理士】

【氏名又は名称】松岡 宏紀

(74)【代理人】

【識別番号】100225901

【弁理士】

【氏名又は名称】今村 真之

(72)【発明者】

【氏名】石川 博也

【審査官】船越 亮

(56)【参考文献】

【文献】特開２０１９－０１２７３８（ＪＰ，Ａ）

【文献】特開平１０－３４０９２０（ＪＰ，Ａ）

【文献】特開平０７－３３５６９０（ＪＰ，Ａ）

【文献】特開２０１７－１１２５７６（ＪＰ，Ａ）

【文献】特開２０２０－１０７７８７（ＪＰ，Ａ）

【文献】特開２０１４－０３３１０５（ＪＰ，Ａ）

【文献】特開２０１３－００４７８１（ＪＰ，Ａ）

【文献】特開平０５－０２９４７６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３２０５

Ｈ０１Ｌ ２１／６０

(57)【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板上に設けられている電極パッドと、
開口部を有して、前記半導体基板上および前記電極パッドの前記半導体基板側とは反対の側の面上に設けられ、平面視で前記電極パッドの一部と重なるパッシベーション膜と、
平面視での前記開口部の内側において、前記電極パッドの前記半導体基板側とは反対の側の面上に設けられている第１導体層と、
断面視で前記電極パッドと前記パッシベーション膜との間に設けられ、前記電極パッドより光反射率が低い第２導体層と、
を備え、
前記第１導体層は、断面視で前記電極パッドと前記パッシベーション膜との間にも設けられていることを特徴とする半導体装置。

【請求項2】

前記第２導体層が設けられている部分における前記電極パッドの厚さは、前記第１導体層が設けられている部分における前記電極パッドの厚さより厚い請求項１に記載の半導体装置。

【請求項3】

前記第１導体層の主材料はＮｉまたはＮｉ合金であり、前記第１導体層の厚さは２．０μｍ以上１０．０μｍ以下である請求項１に記載の半導体装置。

【請求項4】

前記第１導体層の前記電極パッドとは反対の面上に設けられ、ＰｄまたはＰｄ合金を主材料とする第３導体層と、
前記第３導体層の前記第１導体層とは反対の面上に設けられ、ＡｕまたはＡｕ合金を主材料とする第４導体層と、
を備える請求項３に記載の半導体装置。

【請求項5】

前記第２導体層の主材料はＴｉＮ、ＴｉＯＮまたはＴｉ合金であり、前記第２導体層の厚さは１０ｎｍ以上１００ｎｍ以下である請求項１ないし４のいずれか１項に記載の半導体装置。

【請求項6】

前記電極パッドの主材料はＡｌまたはＡｌ合金であり、前記電極パッドの厚さは０．１μｍ以上５．０μｍ以下である請求項１ないし４のいずれか１項に記載の半導体装置。

【請求項7】

前記電極パッドの前記半導体基板とは反対側の面側に設けられているボンディングワイヤーまたはスタッドバンプを備える請求項１ないし４のいずれか１項に記載の半導体装置。

【請求項8】

電極パッドを有する半導体ウエハーを用意する工程と、
前記電極パッド上に、前記電極パッドより光反射率が低い反射防止膜を形成する工程と、
前記半導体ウエハー上および前記反射防止膜上に絶縁膜を形成する工程と、
前記絶縁膜をパターニングして開口部を形成し、パッシベーション膜を得るとともに、前記開口部の内側に対応する領域の前記反射防止膜を除去し、断面視で前記電極パッドと前記パッシベーション膜との間に設けられる第２導体層を得る工程と、
前記電極パッドに対しエッチング処理を施し、前記電極パッドのうち、前記パッシベーション膜で覆われている部分の一部をエッチングする工程と、
前記電極パッドの、前記開口部の内側に対応する領域に第１導体層を形成するとともに、断面視で前記電極パッドと前記パッシベーション膜との間に前記第１導体層を設ける工程と、
を有することを特徴とする半導体装置の製造方法。

【請求項9】

請求項１ないし４のいずれか１項に記載の半導体装置を備えることを特徴とする電子デバイス。

【請求項10】

振動子を備え、
前記半導体装置は、前記振動子を発振させる発振回路を含む請求項９に記載の電子デバイス。

【請求項11】

請求項１ないし４のいずれか１項に記載の半導体装置を備えることを特徴とする電子機器。

【請求項12】

請求項１ないし４のいずれか１項に記載の半導体装置を備えることを特徴とする移動体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置、半導体装置の製造方法、電子デバイス、電子機器および移動体に関するものである。

【背景技術】

【0002】

特許文献１には、半導体チップの表面に設けられたＡｌ電極と、Ａｌ電極が露出するように開口部が形成されているパッシベーション膜と、Ａｌ電極上に設けられたＴｉＮ層およびＣｕ層と、Ｃｕ層の上に設けられたＣｕやＡｕ等からなるメタルポストと、メタルポストの上に設けられた半田ボールと、を有する半導体装置が開示されている。

【0003】

このうち、ＴｉＮ層は、バリアメタルとして、開口部によりパッシベーション膜から露出しているＡｌ電極面に設けられている。また、特許文献１では、このＴｉＮ層が開口部の内壁やパッシベーション膜の上面にかけて延在するように設けられている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０００－１６４６２１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところが、本発明者は、ＴｉＮ層が一部の金属に対して密着性を低下させることを見出した。このような密着性の低下は、ＴｉＮ層上にＣｕ層やＮｉ層のような導体層を配置した場合に、接合界面にポーラスを生じさせ、接合強度の低下を招く。

【0006】

その一方、ＴｉＮ層は、フォトリソグラフィーを用いてパッシベーション膜をパターニングする際、反射防止膜として機能するという利点もある。すなわち、ＴｉＮ層はＡｌに比べてフォトリソグラフィーに用いる光の波長における反射率が低い。このため、Ａｌ電極のような電極パッド上にＴｉＮ層を設けておくことにより、Ａｌ電極を覆うように設けられたパッシベーション膜をパターニングする際、光の反射を抑制することができる。その結果、パターニング精度が低下するのを抑制することができる。

【0007】

以上を踏まえると、パッシベーション膜のパターニング精度を維持しながら、電極パッドとその上に設けられる導体層との接合強度の低下を抑制することが求められている。

【課題を解決するための手段】

【0008】

本発明の適用例に係る半導体装置は、半導体基板と、
前記半導体基板上に設けられている電極パッドと、
開口部を有して、前記半導体基板上および前記電極パッドの前記半導体基板側とは反対の側の面上に設けられ、平面視で前記電極パッドの一部と重なるパッシベーション膜と、
平面視での前記開口部の内側において、前記電極パッドの前記半導体基板側とは反対の側の面上に設けられている第１導体層と、
断面視で前記電極パッドと前記パッシベーション膜との間に設けられ、前記電極パッドより光反射率が低い第２導体層と、
を備えることを特徴とする。

【図面の簡単な説明】

【0009】

【図1】第１実施形態に係る半導体装置を含む半導体デバイスを示す斜視図である。

【図2】図１のＡ－Ａ線断面図である。

【図3】図２のＢ部拡大図である。

【図4】図２に示す半導体チップの変形例である。

【図5】図２に示す半導体チップを製造する方法を示す工程図である。

【図6】図２に示す半導体チップの製造方法を説明するための図である。

【図7】図２に示す半導体チップの製造方法を説明するための図である。

【図8】図２に示す半導体チップの製造方法を説明するための図である。

【図9】図２に示す半導体チップの製造方法を説明するための図である。

【図10】図２に示す半導体チップの製造方法を説明するための図である。

【図11】図２に示す半導体チップの製造方法を説明するための図である。

【図12】図２に示す半導体チップの製造方法を説明するための図である。

【図13】図２に示す半導体チップの製造方法を説明するための図である。

【図14】図２に示す半導体チップの製造方法を説明するための図である。

【図15】第２実施形態に係る半導体装置の部分拡大図である。

【図16】実施形態に係る電子デバイスである発振器を示す断面図である。

【図17】実施形態に係る電子機器であるモバイル型のパーソナルコンピューターを示す斜視図である。

【図18】実施形態に係る電子機器である携帯電話機を示す平面図である。

【図19】実施形態に係る電子機器であるデジタルスチールカメラを示す斜視図である。

【図20】実施形態に係る移動体である自動車を示す斜視図である。

【発明を実施するための形態】

【0010】

以下、本発明の半導体装置、半導体装置の製造方法、電子デバイス、電子機器および移動体を、添付図面に示す好適な実施形態に基づいて詳細に説明する。

【0011】

≪第１実施形態≫
＜半導体装置＞
まず、第１実施形態に係る半導体装置について説明する。

【0012】

図１は、第１実施形態に係る半導体装置を含む半導体デバイスを示す斜視図である。図２は、図１のＡ－Ａ線断面図である。図３は、図２のＢ部拡大図である。なお、本明細書において、「面上に設けられる」や「基板上に設けられる」のように「～上に設けられる」としているのは、その面や基板等に接して設けられている状態、または、その面や基板等に任意の介在物を介して設けられている状態、のいずれかを指している。

【0013】

図１に示す半導体デバイス１は、ダイパッド２と、ダイパッド２上に設けられている半導体チップ３（半導体装置）と、リード４と、を有している。そして、これらの各部は、図示しないモールド樹脂で被覆されている。

【0014】

すなわち、図１に示す半導体デバイス１は、実施形態に係る半導体装置である半導体チップ３をパッケージに実装してなるデバイスである。なお、図１に示すパッケージ構造は一例であり、図１に示すＱＦＰ（Quad Flat Package）のようなリードフレーム型のパッケージであってもよく、ＢＧＡ（Ball Grid Array）、ＰＧＡ（Pin Grid Array）のようなフェイスダウン型のパッケージであってもよい。

【0015】

このうち、半導体チップ３は、図２に示すように、半導体基板３１と、電極パッド３２と、パッシベーション膜３３と、第１導体層３４と、第２導体層３５と、電極パッド３２とリード４とを接続しているボンディングワイヤー５１と、を備えている。以下、各部について説明する。

【0016】

半導体基板３１は、例えば図示しない集積回路が形成されているＳｉ基板やその他の半導体材料で構成されている板状の小片である。

【0017】

電極パッド３２は、集積回路の外部接続用の電極となるパッドである。電極パッド３２は、膜状をなし、半導体基板３１上に所定の間隔を開けて複数配置されている。

【0018】

電極パッド３２の主材料は、導電性材料であれば特に限定されないが、ＡｌまたはＡｌ合金であるのが好ましい。これらは、導電性が高いため、電極パッド３２の主材料として有用である。なお、本明細書において主材料とは、含有率が８０質量％以上の構成材料のことをいう。

【0019】

電極パッド３２の厚さは、０．１μｍ以上５．０μｍ以下であるのが好ましく、０．５μｍ以上４．５μｍ以下であるのがより好ましい。電極パッド３２の厚さを前記範囲内に設定することにより、電極パッド３２の表面がエッチング等の処理に供された場合でも、導電性が低下しない程度の厚さを維持することができる。

【0020】

パッシベーション膜３３は、半導体基板３１上、および、電極パッド３２の半導体基板３１とは反対の面３２２上に設けられている。そして、パッシベーション膜３３は、その厚さ方向からの平面視において、電極パッド３２と重なる開口部３３２を有している。なお、開口部３３２は、パッシベーション膜３３が電極パット３２と平面視で重なる部分を、所定形状にエッチングすることで形成される。従って、平面視で、電極パッド３２の開口部３３２の内側には、パッシベーション膜３３が形成されていないことになる。換言すれば、開口部３３２は、電極パッド３２の外縁よりも内側に設けられ、電極パッド３２の中央部３２６をパッシベーション膜３３より露出させている。パッシベーション膜３３は、半導体基板３１上から電極パッド３２の側面を経て、電極パッド３２の外縁部３２４に重なるまで延在していることになる。

【0021】

パッシベーション膜３３の主材料は、絶縁性材料であれば特に限定されないが、例えば酸化ケイ素、窒化ケイ素、酸窒化ケイ素のような無機材料の他、有機材料等が挙げられる。

【0022】

パッシベーション膜３３の厚さは、特に限定されないが、０．１μｍ以上５．０μｍ以下であるのが好ましく、０．３μｍ以上３．０μｍ以下であるのがより好ましい。

【0023】

第１導体層３４は、開口部３３２内の、電極パッド３２の半導体基板３１とは反対の面である中央部３２６上に設けられている。第１導体層３４は、図２に示すように、開口部３３２を充填するとともに、開口部３３２の外側、具体的には電極パッド３２の外縁部３２４を覆っているパッシベーション膜３３上にも延在しているのが好ましい。このような構成によれば、電極パッド３２と第１導体層３４とでパッシベーション膜３３を挟み込むことができる。

【0024】

第１導体層３４の主材料は、導電性材料であれば特に限定されないが、ＮｉまたはＮｉ合金であるのが好ましい。これらは、電極パッド３２の構成材料として用いられることが多いＡｌやＡｌ合金との接合性が良好であるため、第１導体層３４の主材料として有用である。

【0025】

第１導体層３４の厚さは、２．０μｍ以上１０．０μｍ以下であるのが好ましく、３．０μｍ以上５．０μｍ以下であるのがより好ましい。第１導体層３４の厚さをこの範囲内にすることにより、第１導体層３４に十分な緩衝機能を付与することができる。これにより、例えば第１導体層３４上にボンディングワイヤー５１を接合する際、大きな荷重が加わっても、その荷重が電極パッド３２側に伝わりにくくなる。その結果、電極パッド３２や半導体基板３１の荷重による影響を緩和することができる。

【0026】

第２導体層３５は、図３に示すように、電極パッド３２とパッシベーション膜３３との間に設けられている。具体的には、第２導体層３５は、電極パッド３２の外縁部３２４と、それを覆っているパッシベーション膜３３と、の間に位置している。したがって、第２導体層３５は、電極パッド３２の中央部３２６上には設けられておらず、外縁部３２４上に選択的に設けられている。なお、第２導体層３５については、後に詳述する。

【0027】

また、図２に示す半導体チップ３は、さらに、第３導体層３６および第４導体層３７を備えている。

【0028】

このうち、第３導体層３６は、第１導体層３４上、すなわち第１導体層３４の電極パッド３２とは反対の面上に設けられている。この第３導体層３６は、第１導体層３４と第４導体層３７との間に介在し、双方の密着性を高め、かつ、第１導体層３４が第４導体層３７へ拡散するのを防ぐバリア層としての役割を果たす。

【0029】

第３導体層３６の主材料は、導電性材料であって、かつ、第１導体層３４および第４導体層３７の双方と密着性が良好な材料であれば、特に限定されないが、例えばＰｄまたはＰｄ合金が挙げられる。

【0030】

第３導体層３６の厚さは、１０ｎｍ以上５００ｎｍ以下であるのが好ましく、３０ｎｍ以上３００ｎｍ以下であるのがより好ましい。これにより、前述した密着性やバリア性を高める効果が十分に発揮される。

【0031】

なお、第３導体層３６は、必要に応じて設けられればよく、例えば第１導体層３４と第４導体層３７との密着性が良好である場合や、第１導体層３４とボンディングワイヤー５１等との接触抵抗が小さい場合には、省略されてもよい。

【0032】

また、第４導体層３７は、第３導体層３６上、すなわち第３導体層３６の第１導体層３４とは反対の面上に設けられている。この第４導体層３７は、例えばボンディングワイヤー５１の接合に寄与する。これにより、ボンディングワイヤー５１との接触抵抗を低下させることができる。

【0033】

第４導体層３７の主材料は、導電性材料であって、かつ、例えばボンディングワイヤー５１のように半導体チップ３との電気的接続を図る部材との接触抵抗が低い材料であれば、特に限定されないが、例えばＡｕまたはＡｕ合金が挙げられる。

【0034】

第４導体層３７の厚さは、１０ｎｍ以上５００ｎｍ以下であるのが好ましく、３０ｎｍ以上３００ｎｍ以下であるのがより好ましい。これにより、前述した接触抵抗を低下させる効果が十分に発揮される。

【0035】

なお、第４導体層３７は、必要に応じて設けられればよく、例えば第１導体層３４とボンディングワイヤー５１等との接触抵抗が小さい場合には、省略されてもよい。

【0036】

ボンディングワイヤー５１は、その一端が半導体チップ３の第４導体層３７と接合され、他端がリード４と接合されている。

【0037】

ボンディングワイヤー５１の主材料は、導電性材料であれば特に限定されないが、ＣｕまたはＣｕ合金、ＡｕまたはＡｕ合金、ＡｌまたはＡｌ合金等が挙げられる。

【0038】

以上、半導体チップ３について説明したが、続いて、ダイパッド２およびリード４について説明する。

【0039】

ダイパッド２は、半導体チップ３を支持、固定する部材である。また、リード４は、ダイパッド２に隣り合うように設けられ、ボンディングワイヤー５１を介して半導体チップ３と電気的に接続される。そして、リード４は、例えば図示しないモールド樹脂の外側まで延在しており、半導体デバイス１の外部接続端子となる。

【0040】

ここで、図４は、図２に示す半導体チップ３の変形例である。
図４では、前述したボンディングワイヤー５１に代えて、スタッドバンプ５２が配置されている。スタッドバンプ５２は、例えばフリップチップボンディングにより、半導体チップ３を各種基板や各種パッケージに実装する際に用いられる。

【0041】

スタッドバンプ５２の主材料も、ボンディングワイヤー５１の主材料と同様、導電性材料であれば特に限定されないが、ＣｕまたはＣｕ合金、ＡｕまたはＡｕ合金、ＡｌまたはＡｌ合金等が挙げられる。

【0042】

以上のように、半導体チップ３（半導体装置）は、電極パッド３２の半導体基板３１とは反対側の面側に、第１導体層３４、第３導体層３６および第４導体層３７を介して設けられているボンディングワイヤー５１またはスタッドバンプ５２を備えている。これにより、ワイヤーボンディングやフリップチップボンディングによって、半導体チップ３を実装することができる。なお、実装の際には、電極パッド３２に荷重が加わるが、主に第１導体層３４が設けられていることにより、その荷重を緩和することができる。これにより、実装時の荷重に伴う悪影響を軽減することができる。また、この効果により、電極パッド３２の厚さを必要以上に厚くする必要がないため、半導体チップ３の製造工程の簡略化を図ることができる。

【0043】

＜半導体装置の製造方法＞
次に、実施形態に係る半導体装置の製造方法について説明する。

【0044】

図５は、図２に示す半導体チップ３を製造する方法を示す工程図である。図６ないし図１４は、それぞれ図２に示す半導体チップ３の製造方法を説明するための図である。なお、図７ないし図１４は、それぞれ図６のＣ－Ｃ線断面図に相当する領域を示している。

【0045】

実施形態に係る半導体装置の製造方法を適用した半導体チップ３の製造方法は、図５に示すように、準備工程Ｓ０１と、反射防止膜形成工程Ｓ０２と、絶縁膜形成工程Ｓ０３と、絶縁膜パターニング工程Ｓ０４と、第２導体層形成工程Ｓ０５と、第１導体層形成工程Ｓ０６と、を有する。以下、各工程について順次説明する。

【0046】

［１］準備工程Ｓ０１
まず、図６に示す半導体ウエハー３１０を用意する。この半導体ウエハー３１０は、矩形状をなす複数のチップ領域３０を有している。これらのチップ領域３０は、それぞれ、個片化により半導体チップ３となる領域である。各チップ領域３０には、図６および図７に示すように、電極パッド３２が形成されている。なお、半導体ウエハー３１０が有するチップ領域３０の数は１つであってもよい。

【0047】

［２］反射防止膜形成工程Ｓ０２
次に、図８に示すように、電極パッド３２上を覆うように反射防止膜３５０を形成する。反射防止膜３５０は、第２導体層３５を形成するための膜であり、電極パッド３２よりも光反射率が低い膜である。このような反射防止膜３５０は、例えば、スパッタリング法、イオンプレーティング法のような各種蒸着法により成膜される。そして、得られた蒸着膜を、必要に応じてフォトリソグラフィーおよびエッチング等によりパターニングすることにより、反射防止膜３５０が得られる。

【0048】

［３］絶縁膜形成工程Ｓ０３
次に、図９に示すように、半導体ウエハー３１０上および反射防止膜３５０上に、絶縁膜３３０を形成する。絶縁膜３３０は、パッシベーション膜３３を形成するための膜である。絶縁膜３３０は、例えば、ＣＶＤ（Chemical Vapor Deposition）のような蒸着法により成膜される。

【0049】

［４］絶縁膜パターニング工程Ｓ０４
次に、絶縁膜３３０をパターニングする。絶縁膜３３０のパターニングでは、まず、図１０に示すように、絶縁膜３３０を覆うようにフォトレジスト膜９１を成膜する。

【0050】

続いて、図１１に示すように、マスク９２の透光部９２２を介してフォトレジスト膜９１に光Ｌを照射し、フォトリソグラフィー処理、すなわち露光、現像処理を施す。これにより、フォトレジスト膜９１が例えば感光性がポジ型であれば、図１２に示すように、感光した部分が除去され、フォトレジスト膜９１のパターニングがなされる。

【0051】

続いて、パターニングされたフォトレジスト膜９１をマスクとして、絶縁膜３３０にエッチング処理を施す。エッチング処理には、ドライエッチングおよびウエットエッチングのいずれか一方または双方が用いられる。これにより、図１３に示すように、絶縁膜３３０に開口部３３２が形成され、パッシベーション膜３３が得られるとともに、開口部３３２内には電極パッド３２が露出する。

【0052】

ここで、フォトリソグラフィー処理において用いる光Ｌは、フォトレジスト膜９１に照射されるとともに、フォトレジスト膜９１および絶縁膜３３０を透過して、反射防止膜３５０にも照射される。その際、仮に、反射防止膜３５０が存在していない場合、光Ｌは、電極パッド３２に照射されることとなる。ところが、電極パッド３２には、ＡｌやＡｌ合金等、比較的反射率の高い材料が用いられている。このため、照射された光Ｌは、電極パッド３２で反射し、フォトレジスト膜９１のうち、マスク９２の遮蔽部９２４で覆われている部分にも照射されてしまうことがある。そうすると、意図していない部分にも露光処理がなされてしまい、絶縁膜３３０のパターニング精度が低下するという問題を生じる。

【0053】

そこで、本実施形態では、前述したように、電極パッド３２上に反射防止膜３５０を形成している。このような反射防止膜３５０をあらかじめ形成しておくことにより、電極パッド３２の反射率を下げることができる。これにより、光Ｌの反射を抑制することができ、フォトレジスト膜９１の露光、現像処理における分解能の低下を抑制することができる。

【0054】

［５］第２導体層形成工程Ｓ０５
次に、開口部３３２に対応する領域の反射防止膜３５０を除去する。具体的には、絶縁膜３３０に開口部３３２が形成され、パッシベーション膜３３が得られると、続いて、そのパッシベーション膜３３をマスクとして、反射防止膜３５０にエッチング処理を施す。エッチング処理には、ドライエッチングおよびウエットエッチングのいずれか一方または双方が用いられる。このようにして反射防止膜３５０をパターニングすることができ、反射防止膜３５０のうち、電極パッド３２の中央部３２６に対応する部分に位置する開口部３５２を形成することができる。一方、反射防止膜３５０のうち、電極パッド３２の外縁部３２４に対応する部分、すなわち、電極パッド３２とパッシベーション膜３３とで挟まれた部分には、反射防止膜３５０が残存する。この反射防止膜３５０が図１３に示す第２導体層３５となる。

【0055】

なお、反射防止膜３５０は非常に薄いため、開口部３３２を形成する段階で一緒に除去されてしまってもよい。つまり、絶縁膜パターニング工程Ｓ０４と第２導体層形成工程Ｓ０５とが同時に行われてもよい。

【0056】

ウエットエッチングで用いるエッチング液としては、例えば、ドライエッチング後残渣除去剤、レジスト剥離液、バンプ工程用レジスト剥離液等が用いられる。また、エッチング液は、有機系であるのが好ましく、ｐＨは、１０以上１３以下程度の強アルカリ性であるのが好ましい。

【0057】

また、上述した強アルカリ性のエッチング液を使用した後、必要に応じて、ｐＨが７．５以上９．０以下程度の弱アルカリ性のエッチング液を使用するようにしてもよい。これにより、電極パッド３２の表面が除去されるため、その際に反射防止膜３５０もより確実に除去される。
その後、フォトレジスト膜９１を除去する。

【0058】

なお、反射防止膜３５０の主材料および第２導体層３５の主材料は、ＴｉＮ、ＴｉＯＮまたはＴｉ合金であるのが好ましい。これらは、電極パッド３２よりも光Ｌの反射率が低いため、絶縁膜３３０のパターニング精度を低下させにくい。このため、反射防止膜３５０の主材料および第２導体層３５の主材料として有用である。

【0059】

反射防止膜３５０および第２導体層３５の厚さは、１０ｎｍ以上１００ｎｍ以下であるのが好ましく、２０ｎｍ以上３０ｎｍ以下であるのがより好ましい。反射防止膜３５０および第２導体層３５の厚さをこの範囲内にすることにより、上述したような反射防止膜として十分に機能するとともに、膜厚がバラついたときでも途切れにくくなる。

【0060】

ここで、反射防止膜３５０は、前述したような反射を防止する機能を有し、その点で有用であるものの、一方で、電極パッド３２の半導体基板３１とは反対側の面に配設されていると、第１導体層３４の形成や電極パッド３２と第１導体層３４との接合を阻害するという問題を生じる。

【0061】

かかる懸念に対し、本工程では、上述したようにして、開口部３３２内に位置する反射防止膜３５０を除去する。これにより、電極パッド３２が露出するため、後述する工程において開口部３３２内に第１導体層３４を形成することにより、電極パッド３２と第１導体層３４とを直接に接触させることができる。その結果、電極パッド３２と第１導体層３４との接合強度の低下を抑制することができ、第１導体層３４の成形時の不具合や剥離等の不具合の発生を抑制することができる。

【0062】

［６］第１導体層形成工程Ｓ０６
次に、図１４に示すように、開口部３３２内に露出させた電極パッド３２上に第１導体層３４を形成する。第１導体層３４は、例えばめっき法、特に無電解めっき法により成膜される。

【0063】

続いて、第３導体層３６および第４導体層３７を順次形成する。これらは、めっき法、特に無電解めっき法により成膜される。

【0064】

以上のようにして図６に示すチップ領域３０が形成された半導体ウエハー３１０が得られる。その後、半導体ウエハー３１０を切断して個片化することにより、半導体基板３１を含む半導体チップ３が得られる。

【0065】

その後、半導体チップ３をダイパッド２上に載置するとともに、ボンディングワイヤー５１により、半導体チップ３とリード４とを接続する。そして、図示しないモールド樹脂で被覆することにより、半導体チップ３（半導体装置）が得られるとともに、半導体デバイス１が得られる。

【0066】

以上のように、本実施形態に係る半導体装置の製造方法は、電極パッド３２を有する半導体ウエハー３１０を用意する準備工程Ｓ０１と、電極パッド３２上に、電極パッド３２より光反射率が低い反射防止膜３５０を形成する反射防止膜形成工程Ｓ０２と、半導体ウエハー３１０上および反射防止膜３５０上に絶縁膜３３０を形成する絶縁膜形成工程Ｓ０３と、絶縁膜３３０をパターニングして開口部３３２を形成し、パッシベーション膜３３を得る絶縁膜パターニング工程Ｓ０４と、開口部３３２の内側に対応する領域の反射防止膜３５０を除去し、断面視で電極パッド３２とパッシベーション膜３３との間に設けられる第２導体層３５を得る第２導体層形成工程Ｓ０５と、電極パッド３２の開口部３３２の内側に対応する領域に第１導体層３４、第３導体層３６および第４導体層３７を形成する第１導体層形成工程Ｓ０６と、を有する。

【0067】

以上のような半導体装置の製造方法によれば、電極パッド３２上に反射防止膜３５０を設けているため、絶縁膜３３０のパターニングを高精度に行うことができ、寸法精度の高いパッシベーション膜３３が得られる。また、電極パッド３２上に位置する反射防止膜３５０を除去する工程を含むため、電極パッド３２と第１導体層３４との接合強度の低下を抑制することができる。その結果、電極パッド３２同士のピッチが短い場合でも、信頼性の高い半導体チップ３を歩留まりよく製造することができる。

【0068】

また、以上のような半導体チップ３（半導体装置）は、半導体基板３１と、半導体基板３１上に設けられている電極パッド３２と、半導体基板３１上および電極パッド３２の半導体基板３１側とは反対の側の面上に設けられ、平面視で電極パッド３２の一部と重なる開口部３３２を有するパッシベーション膜３３と、平面視での開口部３３２の内側において、電極パッド３２の半導体基板３１側とは反対の側の面上に設けられている第１導体層３４と、断面視で電極パッド３２とパッシベーション膜３３との間に設けられ、電極パッド３２よりも光反射率が低い第２導体層３５と、を備えている。

【0069】

このような半導体チップ３によれば、電極パッド３２とパッシベーション膜３３との間に、電極パッド３２よりも光Ｌの反射率が低い第２導体層３５を選択的に設けているため、製造時には、第２導体層３５が有する光反射率が低いという特長を活かしつつ、その一方で、第２導体層３５による電極パッド３２と第１導体層３４との接合を阻害するという悪影響を排除することができる。よって、パッシベーション膜３３のパターニング精度が高く、かつ、電極パッド３２とその上に設けられる第１導体層３４との接合強度が高い半導体チップ３を実現することができる。その結果、電極パッド３２同士のピッチが短い場合でも、信頼性の高い半導体チップ３が得られる。

【0070】

なお、上記において「平面視」とは、パッシベーション膜３３の厚さ方向から見ることをいう。また、「断面視」とは、パッシベーション膜３３の厚さ方向と直交する方向から見ることをいう。

【0071】

≪第２実施形態≫
次に、第２実施形態に係る半導体装置およびその製造方法について説明する。
図１５は、第２実施形態に係る半導体装置の部分拡大図である。

【0072】

以下、第２実施形態について説明するが、以下の説明では、第１実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。また、図１５において、第１実施形態と同様の構成については、同一の符号を付している。

【0073】

第２実施形態は、電極パッド３２、第１導体層３４および第２導体層３５の構成が異なる以外、第１実施形態と同様である。

【0074】

すなわち、図１５では、電極パッド３２の第２導体層３５が設けられている第２部分３２８の厚さが、第１導体層３４が設けられている第１部分３２７の厚さより厚くなっている。このように第２部分３２８の厚さが厚いことにより、電極パッド３２の外縁部の厚さを確保することができるので、電極パッド３２の信頼性を高めることができる。一方、第１部分３２７の厚さが薄いことにより、表面に付着していた第２導体層３５が確実に除去されていることになるため、電極パッド３２と第１導体層３４との接合強度を高めることができる。

【0075】

第１部分３２７の厚さｔ１は、少なくとも０．２μｍ以上であるのが好ましい。これにより、第１部分３２７の機械的強度を確保することができ、信頼性を高めることができる。

【0076】

第１部分３２７の厚さｔ１と第２部分３２８の厚さｔ２との差は、特に限定されない。これにより、第１部分３２７において第２導体層３５をより確実に除去するとともに、第２部分３２８の厚さを確保することができる。

【0077】

また、図１５では、第１部分３２７がパッシベーション膜３３の開口部３３２よりも外側に入り込んでいる。換言すれば、相対的に厚さが薄い第１部分３２７に対してパッシベーション膜３３がオーバーラップしている。これにより、第１部分３２７上に設けられた第１導体層３４も、第１部分３２７とパッシベーション膜３３との間に入り込むように設けられている。

【0078】

このような構成によれば、第１導体層３４は、パッシベーション膜３３を挟み込んだ状態になる。つまり、第１導体層３４は、パッシベーション膜３３よりも図１５の下方に位置する電極パッド３２側に入り込むとともに、パッシベーション膜３３よりも図１５の上側に覆いかぶさっている。このため、断面視で電極パッド３２とパッシベーション膜３３との間にも第１導体層３４が設けられることになり、パッシベーション膜３３を第１導体層３４でクランプすることができる。その結果、第１導体層３４の機械的特性の向上や剥離の抑制等が可能となる。

【0079】

なお、図１５に示すような第１部分３２７および第２部分３２８は、次のようにして製造される。

【0080】

まず、前述した第１導体層形成工程Ｓ０６において、第１導体層３４の形成に先立ち、電極パッド３２に対してエッチング処理を施す。エッチング処理は、ドライエッチングおよびウエットエッチングのいずれか一方または双方が用いられる。エッチング処理が施されると、電極パッド３２のうち、パッシベーション膜３３の開口部３３２に対応する部分がエッチングされ、その部分の厚さが減少する。なお、このエッチングにおいて、エッチング量を増やすことにより、いわゆるサイドエッチングも進行する。サイドエッチングとは、電極パッド３２のうち、パッシベーション膜３３で覆われている部分もエッチングされることをいう。また、電極パッド３２がエッチングされることにより、その上に設けられている第２導体層３５も除去される。これにより、図１５に示す第１部分３２７および第２部分３２８が形成される。

【0081】

第１導体層３４が入り込んでいる長さＬ１は、特に限定されないが、０．０３μｍ以上０．５μｍ以下であるのが好ましく、０．１μｍ以上０．３μｍ以下であるのがより好ましい。これにより、第１導体層３４と電極パッド３２とでパッシベーション膜３３をより確実にクランプすることができ、前述した剥離等を抑制することができる。
以上のような第２実施形態においても、第１実施形態と同様の効果が得られる。

【0082】

＜電子デバイス＞
次に、実施形態に係る電子デバイスについて説明する。

【0083】

図１６は、実施形態に係る電子デバイスである発振器を示す断面図である。なお、以下の説明では、説明の便宜上、図１６の上方を「上」、下方を「下」として説明する。

【0084】

図１６に示す発振器８は、振動子８２と、前述した実施形態に係る半導体装置である半導体チップ３と、これらを収容するパッケージ８６と、を有している。

【0085】

振動子８２としては、例えば水晶振動子等が挙げられる。また、半導体チップ３は、振動子８２を発振させる発振回路の他、必要に応じて設けられる温度補償回路、出力回路、逓倍回路等を含んでいる。

【0086】

パッケージ８６は、上面に開口する凹部８６２と、下面に開口する凹部８６４と、外部接続端子８６６と、を有している。そして、凹部８６２内には、振動子８２が収容されている。また、凹部８６２は、蓋体８８で封止されている。一方、凹部８６４には、半導体チップ３が収容されている。そして、半導体チップ３は、スタッドバンプ８４２を有しており、凹部８６４の底面に対してフリップチップボンディングによって実装されている。

【0087】

以上のように、発振器８（電子デバイス）は、振動子８２を備え、半導体チップ３（半導体装置）は、振動子８２を発振させる発振回路を含んでいる。半導体チップ３は、前述したように、電極パッド３２同士のピッチが短い場合でも、信頼性が高い。このため、小型化および高密度化が可能でかつ信頼性の高い発振器８を実現することができる。

【0088】

なお、発振器８としては、例えば、水晶発振器（ＳＰＸＯ）、電圧制御水晶発振器（ＶＣＸＯ）、温度補償水晶発振器（ＴＣＸＯ）、電圧制御型ＳＡＷ発振器（ＶＣＳＯ）、恒温槽一体型水晶発振器（ＯＣＸＯ）、ＳＡＷ発振器（ＳＰＳＯ）、ＭＥＭＳ発振器、原子発振器等であってもよい。

【0089】

また、実施形態に係る電子デバイスとしては、発振器８以外に、例えば、ジャイロセンサー、力覚センサー、感圧センサー、圧力センサー、画像センサー、測距センサー等の各種センサー等が挙げられる。これにより、小型が可能でかつ信頼性の高い電子デバイスを実現することができる。

【0090】

＜電子機器＞
図１７は、実施形態に係る電子機器であるモバイル型のパーソナルコンピューターを示す斜視図である。

【0091】

図１７において、パーソナルコンピューター１１００は、キーボード１１０２を備えた本体部１１０４と、表示部１１０８を備えた表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。このようなパーソナルコンピューター１１００には、その作動を制御するための半導体デバイス１が内蔵されている。

【0092】

図１８は、実施形態に係る電子機器である携帯電話機を示す平面図である。
図１８において、携帯電話機１２００は、図示しないアンテナ、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６を備え、操作ボタン１２０２と受話口１２０４との間には、表示部１２０８が配置されている。このような携帯電話機１２００には、その作動を制御するための半導体デバイス１が内蔵されている。

【0093】

図１９は、実施形態に係る電子機器であるデジタルスチールカメラを示す斜視図である。

【0094】

図１９において、デジタルスチールカメラ１３００におけるケース１３０２の背面には表示部１３１０が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、表示部１３１０は、被写体を電子画像として表示するファインダーとして機能する。また、ケース１３０２の正面側、すなわち図中裏面側には、光学レンズのような撮像光学系やＣＣＤなどを含む受光ユニット１３０４が設けられている。そして、撮影者が表示部１３１０に表示された被写体像を確認し、シャッターボタン１３０６を押すと、その時点におけるＣＣＤの撮像信号が、メモリー１３０８に転送・格納される。このようなデジタルスチールカメラ１３００には、その作動を制御するための半導体デバイス１が内蔵されている。

【0095】

以上のような電子機器は、半導体チップ３（半導体装置）を含む半導体デバイス１を備える。半導体デバイス１は、小型化および高密度化が可能で、かつ、信頼性の高いものであることから、電子機器の信頼性を向上させることができる。

【0096】

なお、半導体デバイス１を備える電子機器は、図１７のパーソナルコンピューター、図１８の携帯電話機、図１９のデジタルスチールカメラの他、例えば、スマートフォン、タブレット端末、スマートウォッチを含む時計、例えばインクジェットプリンターのようなインクジェット式吐出装置、ＨＭＤ（ヘッドマウントディスプレイ）等のウェアラブル端末、ラップトップ型パーソナルコンピューター、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャー、通信機能を含む電子手帳、電子辞書、電卓、電子ゲーム機器、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡のような医療機器、魚群探知機、各種測定機器、車両、航空機、船舶のような計器類、携帯端末用の基地局、フライトシミュレーター等であってもよい。

【0097】

＜移動体＞
図２０は、実施形態に係る移動体である自動車を示す斜視図である。

【0098】

図２０に示す自動車１５００には、前述した半導体デバイス１が内蔵されている。半導体デバイス１は、例えば、キーレスエントリー、イモビライザー、カーナビゲーションシステム、カーエアコン、アンチロックブレーキシステム（ＡＢＳ）、エアバック、タイヤ・プレッシャー・モニタリング・システム（ＴＰＭＳ：Tire Pressure Monitoring System）、エンジンコントロール、ブレーキシステム、ハイブリッド自動車や電気自動車の電池モニター、車体姿勢制御システム、等の電子制御ユニット（ＥＣＵ：electronic control unit）に広く適用できる。

【0099】

以上のような移動体は、半導体チップ３（半導体装置）を含む半導体デバイス１を備える。半導体デバイス１は、小型化および高密度化が可能で、かつ、信頼性の高いものであることから、移動体の信頼性を向上させることができる。

【0100】

なお、半導体デバイス１を備える移動体は、図２０に示す自動車の他、例えばロボット、ドローン、二輪車、航空機、船舶、電車、ロケット、宇宙船等であってもよい。

【0101】

以上、本発明の半導体装置、半導体装置の製造方法、電子デバイス、電子機器および移動体を図示の実施形態に基づいて説明したが、本発明は、これに限定されるものではなく、前記実施形態の構成要素は、同様の機能を有する任意の構成要素に置換することができる。また、前記実施形態には、他の任意の構成要素が付加されていてもよい。さらに、本発明の半導体装置の製造方法は、前記実施形態に任意の工程が付加されたものであってもよい。また、前述した各工程の順序は入れ替わっていてもよく、複数の工程が同時または時間的に重複して行われてもよい。

【符号の説明】

【0102】

１…半導体デバイス、２…ダイパッド、３…半導体チップ、４…リード、８…発振器、３０…チップ領域、３１…半導体基板、３２…電極パッド、３３…パッシベーション膜、３４…第１導体層、３５…第２導体層、３６…第３導体層、３７…第４導体層、５１…ボンディングワイヤー、５２…スタッドバンプ、８２…振動子、８６…パッケージ、８８…蓋体、９１…フォトレジスト膜、９２…マスク、３１０…半導体ウエハー、３２２…面、３２４…外縁部、３２６…中央部、３２７…第１部分、３２８…第２部分、３３０…絶縁膜、３３２…開口部、３５０…反射防止膜、３５２…開口部、８４２…スタッドバンプ、８６２…凹部、８６４…凹部、８６６…外部接続端子、９２２…透光部、９２４…遮蔽部、１１００…パーソナルコンピューター、１１０２…キーボード、１１０４…本体部、１１０６…表示ユニット、１１０８…表示部、１２００…携帯電話機、１２０２…操作ボタン、１２０４…受話口、１２０６…送話口、１２０８…表示部、１３００…デジタルスチールカメラ、１３０２…ケース、１３０４…受光ユニット、１３０６…シャッターボタン、１３０８…メモリー、１３１０…表示部、１５００…自動車、Ｌ…光、Ｓ０１…準備工程、Ｓ０２…反射防止膜形成工程、Ｓ０３…絶縁膜形成工程、Ｓ０４…絶縁膜パターニング工程、Ｓ０５…第２導体層形成工程、Ｓ０６…第１導体層形成工程

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】