(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-11-10
(45)【発行日】2023-11-20
(54)【発明の名称】回路基板
(51)【国際特許分類】
H05K 3/46 20060101AFI20231113BHJP
H05K 1/02 20060101ALI20231113BHJP
H05K 1/16 20060101ALI20231113BHJP
【FI】
H05K3/46 U
H05K1/02 C
H05K1/02 Q
H05K1/16 B
H05K3/46 Q
(21)【出願番号】P 2018233665
(22)【出願日】2018-12-13
【審査請求日】2021-11-24
(73)【特許権者】
【識別番号】000003193
【氏名又は名称】TOPPANホールディングス株式会社
(74)【代理人】
【識別番号】100105854
【氏名又は名称】廣瀬 一
(74)【代理人】
【識別番号】100116012
【氏名又は名称】宮坂 徹
(72)【発明者】
【氏名】小野原 淳
【審査官】鹿野 博司
(56)【参考文献】
【文献】特開2018-120932(JP,A)
【文献】国際公開第2014/061448(WO,A1)
【文献】特開2016-096262(JP,A)
【文献】特開2018-107419(JP,A)
【文献】特開2018-160607(JP,A)
【文献】特開2018-182283(JP,A)
【文献】特開2015-070169(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H05K 3/46
H05K 1/02
H05K 1/16
(57)【特許請求の範囲】
【請求項1】
表裏面を貫通する貫通穴を有するガラス基板と、
前記貫通穴の内面及び前記ガラス基板の前記表裏面に形成された導電性部材を含むLC回路と、を備えた多層構造の回路基板であって、
当該回路基板の外層に配置され前記LC回路に含まれる前記導電性部材と電気的に接続される所定の高周波用部品と、
前記貫通穴の内面に形成された前記導電性部材及び前記所定の高周波用部品と熱的に接続されるサーマルビアと、
を備え、
前記LC回路はインダクタとしてコイルを有し、前記貫通穴の内面に形成された前記導電性部材は前記コイルの一部をなし、
前記サーマルビアは、前記所定の高周波用部品と
、前記コイルの一部をなす前記貫通穴の内面に形成された前記導電性部材と
、を熱的に接続し、且つ、前記所定の高周波用部品の放熱を、当該所定の高周波用部品が配置された側の面とは逆側の面まで伝達するように設けられ、
前記コイルの一部をなす前記貫通穴の内面に形成された前記導電性部材と前記サーマルビアとは、前記ガラス基板の表裏面側から見て重なるように配置されており、
前記高周波用部品は、前記回路基板の外層の、縦断面視で、
前記コイルの一部をなす少なくとも二つの前記貫通穴の内面に形成された前記導電性部材に挟まれた領域の上方となる位置に配置され、
前記コイルの一部をなす前記少なくとも二つの前記貫通穴の内面に形成された前記導電性部材は、それぞれ同一の前記高周波用部品と熱的に接続されていることを特徴とする回路基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、回路基板に関する。
【背景技術】
【0002】
近年、スマートフォンの出荷量は横ばいであるが、動画配信サービス拡大を背景としてスマートフォンの通信データ量は増大する傾向があり、この傾向はますます続くと予想されている。通信量増大に対応する為に、High Band(3.5~6.0GHz)帯域の時分割二重化送受信通信技術に加え、CA(Carrier Aggregation)通信、MIMO(Multi Input Multi Output)アンテナ技術等の新しいセルラー通信技術の普及が進み、1台のスマートフォンが使用するRF(Radio Frequency)フィルタの数が増加しているという実情がある。
【0003】
現在のセルラー通信における送受信方式として、TDD(Time Division Duplex)方式とFDD(Frequency Division Duplex)方式とがある。TDD方式は連続した一つの通信帯域を時分割で送受信二重化を行う通信技術であり、FDD方式は隣接した1組の通信帯域(以下、送信帯域をUL:Up Link、受信帯域をDL:Down Linkと呼ぶ)を使用して送受信二重化を行う通信技術である。
【0004】
ここで、FDD方式による送受信は電波を対称に使用するが、TDD方式による送受信は電波を非対称に使用することが出来る為、TDD方式による送受信は、電波の利用効率においてFDD方式に対して原理的に優位性を持つ。また、2波長帯を使うFDD方式に対し、1波長帯で使用できるTDD方式は、回路構成もよりシンプルになるという優位性も持つ。
しかるに、デジタルセルラー通信開始当初は、端末・基地局同期精度が低く、送信期間と受信期間の間に広いブランク期間を設ける必要があり、有限資源である電波利用効率からFDD方式の普及が進んだという経緯がある。
【0005】
また、電波は高周波化に伴い、減衰特性や障害物の回りこみ特性といった伝達特性が低下するため、セルラー通信開始当初、これが伝達特性に優れた1GHz以下でのFDD方式の普及に弾みをつけた。これに対し、最近のTDD方式では、基地局・端末同期技術の進歩によるブランク期間が短縮し、電波利用高効率が向上している。更に広帯域連続同期による高速通信も可能となり、TDD方式の普及が加速しているという実情がある。したがって、近い将来的にはTDD方式による送受信が本格化すると考えられる。
スマートフォンは、ノイズとなる外来通信波から使用通信帯域を隔離する為に、帯域毎にバンドパスフィルタ(以下、BPFと略する、または、周波数フィルタと呼ぶ場合がある)を使用する。
【0006】
隣接した一組の狭い帯域を使用する1GHz以下のFDD方式による周波数フィルタには、一例として12バンドFDD方式の場合、UL幅17MHz、Gap13MHz、DL幅17MHz、という、シャープなバンドパス特性をもつAW(Acoustic Wave)周波数フィルタが使用される。
AWフィルタには、SAW(Surface Acoustic Wave)フィルタとBAW(Balk Acoustic Wave)フィルタとがある。SAWフィルタは、圧電体の上に櫛歯型対向電極を形成し、表面弾性波の共振を利用するフィルタである。BAWフィルタは圧電体フィルムの下にMEMS技術を用い、キャビティを設けバルク弾性波の共振を利用するフィルタである。一般的にBAWフィルタに比較し、SAWフィルタは安価である。
【0007】
高周波化による伝達特性の低下から、送信時は通信波アンプで増幅し、より大きな電力をフィルタに挿入するため、BAWフィルタは高周波帯域優位性をもっており、実用上使用帯域において下記の棲み分けが生じている。
低周波帯域 (~1.0GHz):SAWフィルタを使用
中周波帯域(1.0GHz~2.3GHz):SAWフィルタ又はBAWフィルタを使用
高周波帯域(2.3GHz~3.5GHz):BAWフィルタを使用
世界各国で使用可能なハイエンド・スマートフォンは、各国地域と通信キャリアとに応じて使用帯域を切り替える為に、10~20帯域分の複雑なRF(Radio Frequency)回路を有し、従ってハイエンド・スマートフォンのRF回路の実装には極めて高い集積度が要求される。また、高集積度の部品実装では、基板配線の複雑化が様々な信号干渉の要因となる為、モジュール化による配線単純化が必要となる。
【0008】
更にスマートフォンでは、厚さ6mm程度の筐体に、回路基板と共にディスプレイを搭載しなければならない為、モジュールに許容される厚みは0.6mm~0.9mm程度と相当な薄さが要求される。
リアクタンス素子とキャパシタンス素子を組み合わせたLCフィルタも、周波数フィルタである。ここで、従来主流であった隣接した帯域を同時に使用するFDD方式では、要求特性として閾値の急峻性を示すスカート特性が最重要であり、LCフィルタをセルラー通信の周波数フィルタとして用いることは困難であった。しかしながら、スカート特性の要求が緩和されるTDD方式では、LCフィルタを周波数フィルタとして用いる事が可能である。
【0009】
また、今後普及すると考えられる、3.5~6.0GHz帯 High Band TDD方式では、要求特性として、挿入電力、広帯域幅、温度ドリフトの重要度が高まる為、AWフィルタに対するLCフィルタの優位性が注目されている。しかしながら、LCフィルタの普及に当たり、そのサイズが一つの課題となっている。すなわち、従来のLCフィルタのサイズが比較的大きいことから、ハイエンド・スマートフォンのモジュールには使用することが困難とされていた。
また、CA(Carrier Aggregation)方式は、複数周波数帯の同時使用による高速化通信技術である。従来の周波数フィルタは主に外来信号から通信周波数帯を隔離する事が目的であったが、CA方式では同時使用する自らの通信信号から各々の周波数帯を隔離する必要がある。この為、CA方式単位でのモジュール化による回路適正化が要求される。
【0010】
このように、例えばスマートフォンの筐体内に、いかにしてLCフィルタを高密度実装するかという課題がある。これに対し、回路基板にコイルを内蔵することで、よりコンパクトな回路構成を実現する技術が、特許文献1に開示されている。
【先行技術文献】
【特許文献】
【0011】
【発明の概要】
【発明が解決しようとする課題】
【0012】
特許文献1には、配線パターン層のうち、少なくとも2層以上にコイルの一部となるコイル用パターンが形成され、コイル用パターンに挟まれた電気絶縁性基材の所定位置に、コイル用パターンの各々の端部間を連通する貫通穴が設けられ、貫通穴内に導電性ペーストが充填されて各々の端部間が電気的に接続されているコイル内蔵多層回路基板が開示されている。
ここで、上記電気絶縁性基材は、いわゆるガラスエポキシ基板等であり、貫通穴をドリル等の機械加工で形成しているため、貫通穴の内周にガラス繊維の端部が露出し、それにより内周面が凹凸状となっている。また、ガラスエポキシ基板の表面も本来的に凹凸を有する粗面である。したがって、上述したようにコイルパターンを形成できたとしても、その配線の幅や径が局所的に変化するので、コイルの電気的特性が悪く、また高周波モジュールにおけるAWフィルタの発熱という問題がある。
【0013】
これに対し、LTCC(Low Temperature Co-fired Ceramics)技術で高密度実装用LCフィルタを製造することも知られている。かかるLTCC技術では、リアクタンス素子を多層セラミックス配線により基板表面鉛直方向に形成する為、本来的に薄形化が難しく、薄形のスマートフォンの筐体内に収容することは困難である。さらに、AWフィルタの放熱のためのサーマルビアを設けることも困難である。
また、シリコン基板にコイルを内蔵する試みもあるが、シリコンは完全な絶縁体でないため、回路基板として使用するには絶縁膜を形成しなくてはならず、コストが高くなるという問題がある。
【0014】
本発明は、かかる課題に鑑みてなされたものであり、例えばスマートフォンの大容量通信に対応でき、コンパクトでありながら放熱性に優れた回路基板を提供することを目的とする。
【課題を解決するための手段】
【0015】
本願発明の一態様によれば、表裏面を貫通する貫通穴を有するガラス基板と、貫通穴の内面及びガラス基板の表裏面に形成された導電性部材を含むLC回路と、を備えた多層構造の回路基板であって、回路基板の外層に配置されLC回路に含まれる導電性部材と電気的に接続される所定の高周波用部品と、貫通穴の内面に形成された導電性部材及び所定の高周波用部品と熱的に接続されるサーマルビアと、を備え、LC回路はインダクタとしてコイルを有し、貫通穴の内面に形成された前記導電性部材はコイルの一部をなし、サーマルビアは、所定の高周波用部品と、コイルの一部をなす貫通穴の内面に形成された導電性部材と、を熱的に接続し、且つ、所定の高周波用部品の放熱を、所定の高周波用部品が配置された側の面とは逆側の面まで伝達するように設けられ、コイルの一部をなす貫通穴の内面に形成された導電性部材とサーマルビアとは、ガラス基板の表裏面側から見て重なるように配置されており、高周波用部品は、回路基板の外層の、縦断面視で、コイルの一部をなす少なくとも二つの貫通穴の内面に形成された導電性部材に挟まれた領域の上方となる位置に配置され、コイルの一部をなす少なくとも二つの貫通穴の内面に形成された導電性部材は、それぞれ同一の高周波用部品と熱的に接続されていることを特徴としている。
【発明の効果】
【0016】
本発明の一態様によれば、例えばスマートフォンの大容量通信に対応でき、コンパクトでありながら放熱性に優れた回路基板を提供することができる。
【図面の簡単な説明】
【0017】
【
図1】本発明の一実施形態に係る回路基板を備えた回路の一例を示すブロック図である。
【
図2】本発明の一実施形態に係るキャパシタの一例を示す端面図である。
【
図3】本発明の一実施形態に係るインダクタの一例を示す斜視図である。
【
図4】本発明の一実施形態に係るバンドパスフィルタの一例を示す回路図である。
【
図5】本発明の一実施形態に係るバンドパスフィルタを備えた回路基板の一例を示す端面図である。
【
図6】本発明の一実施形態に係る回路基板の製造工程を示す端面図である。
【発明を実施するための形態】
【0018】
<実施形態>
以下に、本発明の実施形態について、図面を参照して説明する。ただし、以下に説明する各図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。
さらに、本発明の実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、各部の材質、形状、構造、配置、寸法等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【0019】
なお、本明細書中、「上」とはガラス基板から遠ざかる方向にある位置をいい、「下」とはガラス基板に近づく方向にある位置をいう。また、「回路素子」とは、抵抗器、キャパシタ、インダクタ、リアクトルなどの受動素子であり、好ましくはLC回路の構成要素となる素子をいう。かかる回路素子は、複数帯域通信の内、少なくとも2GHz以上の帯域で時分割二重化送受通信に使用するバンドパスフィルタを構成するLCフィルタの部品であると好ましい。このLCフィルタは、ローパスフィルタ、ハイパスフィルタ、ダイプレクサ等の分波フィルタや、特定帯域のノイズを除去する、ノッチフィルタとして構成しても良い。
【0020】
まず、本実施形態にかかる回路基板を用いた送受信回路全体の構造と機能について、
図1を参照して説明する。
図1に示す送受信回路は、次世代のスマートフォンに好適に用いることができる。ここでいう次世代のスマートフォンとは、同時複数帯域通信を行い、高速通信を実現するセルラーRF回路を使用するスマートフォンであって、各々の帯域で周波数フィルタとして使用するバンドパスフィルタと、必要に応じて、ハイパスフィルタ、ローパスフィルタ、ダイプレクサ等の分波フィルタや、スイッチ、アンプなど、何れかのRF部品と、を集積する回路基板を有するものである。
【0021】
かかる回路基板において、該複数帯域通信の内、少なくとも2GHz以上の帯域で時分割二重化送受通信(TDD: Time Division Duplex)に使用するバンドパスフィルタをLCフィルタで構成していると好ましい。このLCフィルタのリアクタンス素子は、少なくともその構造の一部を回路基板内に有すると好ましく、またLCフィルタ以外のRF部品を回路基板に実装することで、よりコンパクトな回路基板を実現できる。
図1において、受信された電波は、まずダイプレクサ1によって、約1000MHzより小さい帯域Lのものと、約1000MHz以上の帯域Hのものとに分離される。帯域Lの電波は比較的低い周波数のものとして、SAWフィルタ2aによって受信用の帯域の電波(約925MHz~960MHz)と送信用の帯域の電波(約880MHz~915MHz)とに分離され、それぞれ周波数分割複信(以下、FDDという)方式によって処理される。
【0022】
一方、帯域Hの電波は比較的高い周波数のものとして処理され、まず、SAWフィルタ2bにより周波数の帯域に応じて2つの帯域の電波に分割される。具体的には、約2300MHz以上の帯域の電波と、約2300MHzより小さい帯域の電波と、に分割される。さらに、約2300MHzより小さい帯域の電波のうち、1920MHz以上、2155MHz以下の帯域の電波は、BAWフィルタ3によって、受信用の帯域の電波(2110MHz~2155MHzと、送信用の帯域の電波(1920MHz~1980MHz)とに分離され、FDD方式によって処理される。また、1710MHz以上、1880MHz以下の帯域の電波は、BAWフィルタ4によって、受信用の帯域の電波(1805MHz~1880MHzと、送信用の帯域の電波(1710MHz~1785MHz)とに分離され、FDD方式によって理される。さらに、2300MHz以上の帯域の電波のうち、2496MHz以上、2690MHz以下の帯域の電波は、LC回路(BPF(バンドパスフィルタ))5によってフィルタリングされて、時分割複信(以下TDD)方式にて処理される。3400MHz以上、3600MHz以下の帯域の電波も、LC回路(BPF)6によってフィルタリングされ、TDD方式によって処理される。
【0023】
ここでTDD方式については、帯域ごとに高周波を受信用と送信用に切り替えるスイッチ7、8が必要である。
本実施形態に係る回路基板は、LC回路5、6を構成する回路素子の一部又は全部を基板内部に内蔵したものであり、ダイプレクサ1、BAWフィルタ3及び4、SAWフィルタ2a及び2b、スイッチ7及び8などは、受動部品として回路基板表面に実装される。
本実施形態においては、回路基板に回路素子を内蔵することで、回路基板表面における、内蔵された回路素子の上方に位置する領域を、他の部品の実装に充てることができ、これにより高機能でありながらコンパクトな回路基板を実現できる。
【0024】
次に、ガラス基板をコア材として、その両面に配線層と絶縁樹脂層を交互に形成した基板を例にとって、LC回路を構成する回路素子としてのキャパシタ及びインダクタの例を、それぞれ説明する。
キャパシタについては、二枚の導体板の間に誘電体を挟んだ構造とする。キャパシタの例としては、
図2の端面図に示すように、不図示のガラス基板直上に、またはガラス基板上に形成した絶縁樹脂層11の上に、下電極12を積層して導体パターンを形成し、かかる導体パターンの上に誘電体層13を積層し、さらにその上に上電極14となる導体を積層したものがあげられる。下電極12と上電極14は、シード層と導電層からなる多層構造であっても良い。
【0025】
インダクタについては、らせん状のコイルと同様の性能を、貫通穴を備えた基板(コア材としてのガラス基板)に内蔵することができる。
図3においては、2列に並んだ貫通穴を有する平行平板状のガラス基板を透明化して図示している。
図3において、ガラス基板の表裏面において貫通穴の1列目と2列目との間で隣接する貫通穴の開口部同士を接続するように、ガラス基板の表面及び裏面それぞれにおいて配線21及び22を形成する。またガラス基板の表裏面を連通する貫通穴23の内壁に導体層を形成し、TGV(Through Glass Via)とする。
【0026】
ここで、1列目n番目の導体層TGVを、TGV(1、n)とし、2列目n番目の導体層TGVを、TGV(2、n)とする。裏面側の配線22により導体層TGV(1、n)と導体層TGV(2、n)とを接続し、表面側の配線21により導体層TGV(1、n)と導体層TGV(2、n+1)とを接続すると、配線22と、導体層TGV(1、n)と、配線21と、導体層TGV(1、n+1)とで、ガラス基板の貫通穴の内面と表裏面とを導体が一周(一巻き)する、オープン回路を構成することができる。この回路に電流を流すことで、インダクタとして機能させることができる。インダクタの特性は、巻き数を変えることで調整することができる。
【0027】
次に、基板内部に形成されるLC回路によるバンドパスフィルタ(BPF)について、説明する。BPFの基本的な回路図は、一例として
図4に示すように、並列に接続したインダクタとキャパシタとを、二段に接続した回路となる。そして、
図4に示す回路図中のキャパシタの電気容量(以下キャパシタンス)とインダクタの誘導係数(以下インダクタンス)を適切に設定することによって、所望の帯域の周波数のみを通過させ、それ以外を遮断するバンドパス効果を発現させることができる。
図4の回路図に示したキャパシタとインダクタとを、回路基板内部に形成した状態を示す模式図を、
図5に示す。図中C1~C3がキャパシタ、L1~L3がインダクタを示す。キャパシタC1~C3は、
図5において、ガラスコア(ガラス基板からなるコア部材)31の上表面に下電極33を配置し、誘電体35を挟んで、上電極34を積層することにより形成されている。全体としてキャパシタC1~C3は、ガラスコア31の上表面上に積層された絶縁樹脂層32に埋設されるようになっており、回路基板外部の電極と接続したい場合には、絶縁樹脂層32にビアホールを作ることで、ビアホールの内面の導体を介して接続することができる。
【0028】
インダクタL1~L3は、ガラスコア31内のTGVと、ガラスコア31の表裏面の配線(
図3の21及び22)を接続することでソレノイドコイルを作ることができる。インダクタL1~L3本体は、ガラスコア31の内部と、その表裏面に積層された絶縁樹脂層32に埋設されるようになっており、回路基板最外層の電極37との導通は、キャパシタC1~C3と同様に、絶縁樹脂層32内にビアホールを形成しその導電性部材を利用することによって、ビアホールを介して行うことができる。
図5では、電極37に、高周波用部品36が実装され、高周波用部品36はモールド樹脂38によって回路基板と一体に封止されている。
図5中、39はサーマルビアである。
高周波用部品36とは、例えば、スイッチ回路、BAWフィルタ、増幅器(アンプ)等といった、高周波フィルタ、或いは高周波フィルタを構成する素子を含む。
【0029】
(基板作成プロセス)
次に、
図6~
図13を用いて、ガラス基板をコア部材として用いた
図4に示すバンドパスフィルタを実現するための回路基板の作成プロセスの一例を示す。
まず回路設計を行うため、バンドパスフィルタの、通過又は遮断する電波の周波数帯域に応じて、必要なキャパシタンスとインダクタンスを、シミュレーションソフトによって算出する。例えば3400MHz以上、3600MHz以下の帯域の電波に対し、
図4に示すような回路構成を有するBPF(
図1のLC回路6に相当)において、所望の特性を実現するための各素子の仕様を表1及び表2に示す。ここで、インダクタL1とL3については、インダクタンスが非常に小さいため、コイルの形状にする必要がなく、一本の配線の自己インダクタンスで足りるため、表中では、その配線の寸法について示してある。
【0030】
【0031】
【0032】
2496MHz以上、2690MHz以下の帯域用のBPF(
図1のLC回路5に相当)についても、同様の手順によって、キャパシタンス、インダクタンスを計算し、必要な回路の設計を行う(数値については省略)。
以上の回路設計に基づいて、
図4に示すバンドパスフィルタを実現するために必要な回路基板を製作する。
【0033】
まず、
図6(a)に示すように、低膨張のガラスコア42(厚さ300μm、CTE(熱膨張率):3.5ppm/K)を準備する。次いで
図6(b)に示すように、かかるガラスコア42に開口径80μm以上100μm以下の貫通穴43を形成する。形成にあたっては、第一段階として、貫通穴43の形成を所望する位置にUVレーザー光をパルス照射して、ガラスコア42の、UVレーザー光がパルス照射された部分に脆弱部を作る。次に、第二段階として、ガラスコア42全体に対してフッ酸水溶液によるエッチングを行う。これにより脆弱部が選択的にエッチングされ、高精度な貫通穴43が迅速に形成される。コア部材としてガラスエポキシ基板を用いる場合と比較すると、より高精度な内径を持ち且つ凹凸のない内周面を有する貫通穴43を形成することができる。
【0034】
つぎに
図6(c)に示すように、後述の配線層の下、及びガラスコア42に形成された貫通穴43の内壁に設けられる密着層44として、ガラスコア42の表面全面(ガラスコア42の表面及び裏面と、貫通穴43の内壁とを含む)にTi膜とCu膜とを、この順序でスパッタリング法にて2層製膜し、ガラスコア42の表面の導電化を行う。膜の厚さは、Ti膜を50nm、Cu膜を300nmとする。
ついで、
図6(d)に示すように、貫通穴43内壁のスパッタ膜の薄い部分を補完するため、無電解ニッケルめっきを施してニッケルめっき層45を形成し、Ti/Cu/Niからなる密着層44とニッケルめっき層45との積層体を形成する。無電解ニッケルめっき加工はガラスコア42の表裏全面と貫通穴43内壁に対して行い、めっき厚さは0.2μmに設定する。これによりニッケルめっき層45からなるシード層が形成される。
【0035】
次に、図示していないが、後工程で、ニッケルめっき層45をシード層として、セミアディティブ法によって、インダクタの配線、キャパシタの下電極、外部接続用のパッドなどの導体パターン46を形成するために、ガラスコア42の両面に、例えば日立化成株式会社製ドライフィルムレジスト、商品名RY-3525(厚さ25μm)をラミネートする。レジスト層は、液状レジストを塗布することで形成してもよい。その後、フォトリソグラフィー法により、導体パターンすなわち配線パターンを形成するためのマスクを介してレジスト層に露光し、現像によってレジスト層に配線パターン(開口部)を形成する。
【0036】
次に、レジスト層が除去された部分である上記開口部に、電解銅めっきによって銅を析出させ、導電性部材である導体パターン46を15μmの厚さで形成する。この段階において、ガラスコア42の貫通穴43内壁にも銅めっきが析出する。続いて、ドライフィルムレジストを剥離する。この段階において、
図7(a)に示すように、ガラスコア42の表裏面はTi/Cu/Niからなる密着層44及びニッケルめっき層45の積層体で覆われた部分と、さらにその上にCuが積層された導体パターン46の部分が混在している。
図7(a)の工程で、導体パターン46の所定の位置には、キャパシタの下電極が形成される。または、導体パターン46の一部を利用してキャパシタの下電極とすることも可能である。
【0037】
続いて、
図7(b)に示すように、まずガラスコア42のキャパシタを形成する側の面全体に、CVD製膜法にて、200nm以上400nm以下の厚さのSiN膜を形成してキャパシタの誘電体層47を形成する。更に、
図7(c)に示すように、キャパシタの上電極を形成する際のシード層48として、スパッタ製膜法にて、Ti膜とCu膜をおのおの50nm、300nmにて、この順序で誘電体層47の上全体に成膜する。
続いて、
図8(a)に示すように、キャパシタの上電極を形成すべく、フォトリソグラフィーにて、上電極を形成する部分のみを露出させた状態でドライフィルムレジストDRを形成する。次いで
図8(b)に示すように、電解銅めっきにて、厚さ9μm~10μmにて上電極49を形成する。これにより、ドライフィルムレジストDRが形成されていない部分に銅めっきが析出する。その後、
図8(c)に示すように、ドライフィルムレジストDRを除去する。この時点では、キャパシタ以外にもSiN層などが積層されている。
【0038】
そこで、
図9(a)に示すように、余分な密着層、めっきシード層などを除去すべく、まずフォトリソグラフィーにて、上記キャパシタの上電極49上のみをドライフィルムレジスト50で保護する。
続いて、キャパシタの上電極49を製膜する際のスパッタCu層のうち、余分な部分を除去するべく、ウエットエッチング法にて基板を処理し、続いて、余分な部分のTi層、SiN層を除去すべく、基板をドライエッチング法にて処理する。
より具体的には、まず余分な部分で一番上にあるスパッタCu層をエッチング液にて除去する。つぎに、その下のスパッタTi層とCVD製膜したSiN層(誘電体層47)とを、ドライエッチングにて除去する。そのあとで、キャパシタの上電極49を保護していたドライフィルムレジスト50を剥離除去する。
図9(b)に示すように、この時点で、まだガラスコア42直上のシード層(ニッケルめっき層45)は残っている。
【0039】
次に、
図10(a)に示すように、キャパシタの下電極およびその他の、ガラスコア42の表面に形成されている導電層を作製するためのシード層(ニッケルめっき層45)を除去すべく、Ni層、そしてTi層の順に、ウエットエッチング工法にて処理する。Ni層45をエッチングにより除去することにより、ニッケルめっき層45の下方にあるスパッタCu層も同時に除去される。一方、配線、キャパシタ電極などを形成しているCu層は、多少はエッチング液に溶けるが、その厚さが比較的大きいため、完全に除去されてしまうことはない。そのあとで、密着層44に含まれるスパッタTi層をエッチングにて除去する。ここまで終えると、配線、電極などのない部分には、ガラスコア42が露出することとなる。以上の結果として、ガラスコア42の表面にはキャパシタ101が形成され、またインダクタ102(
図11(b)参照)を形成する連続する配線HN(
図10(a)参照)の一部も形成されて、導体層TGVとつながる。そのどちらもない部分のガラスコア42の表面領域AR(
図10(a)参照)は、密着層44、シード層(ニッケルめっき層45)が取り除かれ、外部に露出している。
【0040】
つぎに、
図10(b)に示すように、ガラスコア42の両面に、例えば味の素ファインテクノ株式会社製の絶縁樹脂(商品名「ABF-GX-T31R」)を貼付して、絶縁樹脂層(樹脂ビルド層)51を形成する。加工は真空プレスラミネート装置にて、ガラスコア42の貫通穴43の内部にボイドなく絶縁樹脂を封入する。絶縁樹脂層51の厚さは35μm程度とし、キャパシタの上電極49まで確実に埋没するようにする。
さらにレーザー加工によって、導通をとりたい位置に絶縁樹脂層51を貫通させ、
図10(c)に示すように、ガラスコア42の配線層に達する孔(スルーホール)52を形成する。孔52の直径は60μm程度が好ましい。
【0041】
図示していないが、ガラスコア42の表裏面の絶縁樹脂層51を、アルカリ系の表面粗化液にて処理し、算術表面粗さRa60nmになるように調整する。これは、次の工程にて、シード層の密着力を高めるためのものである。
つぎに、
図11(a)に示すように、ガラスコア42の表裏面の絶縁樹脂層51に無電解銅めっきを施し、導電シード層53を形成する。その厚さは0.6μmとすると好ましい。この処理によって、表裏面のみならず、先にレーザー加工にて形成した孔の内壁にも導電シード層53が形成される。
【0042】
つづいて、
図11(b)に示すように、基板両面にドライフィルムレジストDRを貼付し、フォトリソグラフィー法によって、配線54を設けたい部分に開口部を設ける。ついで、基板に電解めっきを施し、厚さ15μmにて配線54を形成する。また、この電解めっき処理において、絶縁樹脂層51内の孔52の内部も銅で満たされ、ガラスコア42表面の導体層との導通もとれる。
その後、不要な導電シード層をエッチングで除去する。以上をもって、キャパシタC1~C3とインダクタL1~L3とを有するLC回路206用の内蔵素子を含む基本的な回路基板41が完成する。なお、図中、ガラスコア42の下側のビルドアップ配線については、回路基板に内蔵されるキャパシタ、インダクタにとって、グランドとなる場合を想定して、あたかも銅層があるように示しているが、実際の回路基板では必ずしもそうである必要はなく、回路基板完成時に所定のキャパシタ、インダクタが接地されていればよい。
【0043】
このあと、必要に応じて、
図10(b)~
図11(b)の工程を繰り返して、
図12(a)、(b)に示すように絶縁層51a、導体配線層54aを積層し、電子部品を実装してよい。また、ガラスコア42又は絶縁樹脂層51の表面に平面状(たとえば渦巻き状)のリアクタンス素子(コイル)を形成することもできる。また、電気的に中性なスルーホールをリアクタンス素子間に配置し、相互誘導による損失を低減することも可能であり、スルーホール内にキャパシタンスを設けることも可能である。
また、ガラスコア42に銅の導体パターン46を積層した場合において、応力バランスの崩れからガラスコア42の反りや割れが生じることを防ぐべく、例えばガラスコア42の直上に、シリコンナイトライド層などを形成することができる。このシリコンナイトライド層は、銅の導体パターン46の残留応力をキャンセルする機能を持ち、この組み合わせにより応力調整したビルド配線層を構成する。ただし、シリコンナイトライド層は一例であり、これに限られることはない。
【0044】
続いて
図13に示すように、ガラスコア42の一方の面における導電性部材を、回路基板に実装される高周波用部品201に接続し、モールド樹脂203でこれら高周波用部品201を含んで封止し、モジュール基板とする。このとき、高周波用部品201からの放熱のためにサーマルビア204を配置して、ガラスコア42の他方の面における導電性部材を、マザー基板(不図示)に接続することができる。
そのため、
図13中に破線で囲んだように、高周波用部品201は、一方の面側から見て導体配線層54a、配線54及びサーマルビア204を介して、ガラスコア42の他方の面に設けられた導体配線層54aに熱的に接続され、
図13中に破線で示すように、ガラスコア42を挟んで、一方の面側に配置された高周波用部品201から他方の面側に配置された導体配線層54aに熱的につながる放熱経路205が形成される。導体配線層54aを例えば図示しないマザー基板に熱的に接続することにより、マザー基板からの放熱が可能となるため、高周波用部品201の放熱を効率よく行うことができ、放熱に優れた回路基板を実現することができる。
【0045】
さらに、このとき高周波用部品201の放熱のためのサーマルビア204を、一方の面側から見て貫通穴の内面に形成された導電性部材と重なるように配置している。そのため、放熱経路205の距離を比較的短くすることができ、すなわち放熱効果を向上させることができる。
さらに、このとき、貫通穴の内壁に形成した導電性部材(TGV)とガラス基板上に形成した配線とを接続することで、コイルを作製してLC回路206のインダクタLとして機能させ、インダクタLのTGVを、放熱経路205の一部として利用するようにしているため、別途放熱経路205を設ける場合に比較して、回路基板41の小型化を図ることができる。
【0046】
以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【符号の説明】
【0047】
11・・・絶縁樹脂層
12・・・キャパシタの下電極
13・・・キャパシタの誘電体層
14・・・導体(キャパシタの上電極)
21、22・・・配線
23・・・貫通穴
31・・・ガラスコア
32・・・絶縁樹脂層
33・・・下電極
34・・・上電極
35・・・誘電体
36・・・高周波用部品
37・・・電極
38・・・モールド樹脂
39・・・サーマルビア
41・・・回路基板
42・・・ガラスコア
43・・・貫通穴
44・・・密着層(Ni/Cuスパッタ層)
45・・・ニッケルメッキ(Ni)層
46・・・導体パターン(ガラス直上銅配線:キャパシタ下電極を含む)
47・・・誘電体層
48・・・シード層(誘電体層上Ni/Cuスパッタ層)
49・・・キャパシタの上電極、
50・・・キャパシタ保護用のドライフィルムレジスト層
51・・・絶縁樹脂層
52・・・絶縁樹脂層の孔
101・・・キャパシタ
102・・・インダクタ
201・・・高周波用部品
203・・・モールド樹脂
204・・・サーマルビア
205・・・放熱経路
206・・・LC回路