特許 7384273 半導体装置、リザバーコンピューティングシステム及び半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-13

(45)【発行日】2023-11-21

(54)【発明の名称】半導体装置、リザバーコンピューティングシステム及び半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/861 20060101AFI20231114BHJP

   H01L 29/868 20060101ALI20231114BHJP

   H01L 21/329 20060101ALI20231114BHJP

   H01L 29/88 20060101ALI20231114BHJP

   H01L 29/06 20060101ALI20231114BHJP

【ＦＩ】

H01L29/91 L

H01L29/91 F

H01L29/88 Z

H01L29/06 601N

H01L29/91 C

H01L29/91 A

【請求項の数】 8

(21)【出願番号】P 2022514920

(86)(22)【出願日】2020-04-15

(86)【国際出願番号】 JP2020016567

(87)【国際公開番号】W WO2021210095

(87)【国際公開日】2021-10-21

【審査請求日】2022-09-26

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100107515

【弁理士】

【氏名又は名称】廣田 浩一

(72)【発明者】

【氏名】河口 研一

(72)【発明者】

【氏名】高橋 剛

【審査官】杉山 芳弘

(56)【参考文献】

【文献】特表２０１３－５０８９６６（ＪＰ，Ａ）

【文献】特表２０１６－５１０９４３（ＪＰ，Ａ）

【文献】特表２００８－５１１９８５（ＪＰ，Ａ）

【文献】Ganjipour et al.，High Current Density Esaki Tunnel Diodes Based on GaSb-InAsSb Heterostructure Nanowires，NANO LETTERS，11，米国，American Chemical Society，2011年09月06日，pp.4222-4226，dx.doi.org/10.1021/nl202180b

【文献】HU et al.，MultilayerRTD-memristor-basedcellularneuralnetworksforcolor imageprocessing，Neurocomputing，ND，ELSEVIER，2015年05月04日，Vol.162，pp.150-162，dx.doi.org/10.1016/j.neucom.2015.03.057

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２９／８８

Ｈ０１Ｌ ２１／３２９

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２９／８６８

(57)【特許請求の範囲】

【請求項1】

各々が、第１導電型の第１半導体領域と、前記第１半導体領域の上に設けられ、ナノワイヤの形状を有する第２導電型の第２半導体領域とを備えた複数のトンネルダイオードと、
前記第２半導体領域の側面を覆う絶縁膜と、
各々が前記第１半導体領域に接続された複数の第１電極と、
各々が前記第２半導体領域に接続された複数の第２電極と、
を有し、
前記第２電極は、前記絶縁膜を間に挟んで前記第２半導体領域の側面に対向する第１面を有し、
前記第２電極の前記第１面の下端は、前記第１半導体領域と前記第２半導体領域との界面よりも上方に位置し、
前記複数のトンネルダイオードの間で前記第２半導体領域の直径が相違することを特徴とする半導体装置。

【請求項2】

前記第２半導体領域の上面における直径をｄ（ｃｍ）、前記第２半導体領域に含まれる第２導電型の不純物の濃度をρ（ｃｍ^－３）としたとき、式（１）の関係が成り立つことを特徴とする請求項１に記載の半導体装置。
１．８×１０^７≦ｄ^２×ρ≦２×１０^８ ・・・式（１）

【請求項3】

前記絶縁膜の厚さは、１０ｎｍ以上３０ｎｍ以下であることを特徴とする請求項１又は２に記載の半導体装置。

【請求項4】

前記複数の第１電極の一部が、他の第１電極又は前記複数の第２電極のいずれかに接続されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。

【請求項5】

前記複数の第２電極の一部が、他の第２電極又は前記複数の第１電極のいずれかに接続されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。

【請求項6】

入力回路と、
出力回路と、
前記入力回路と前記出力回路との間に接続されたリザバー回路と、
を有し、
前記リザバー回路は、請求項１乃至５のいずれか１項に記載の半導体装置を含むことを特徴とするリザバーコンピューティングシステム。

【請求項7】

前記リザバー回路はアナログメモリを有し、
前記アナログメモリに教師データを入力する学習データ回路を有することを特徴とする請求項６に記載のリザバーコンピューティングシステム。

【請求項8】

各々が、第１導電型の第１半導体領域と、前記第１半導体領域の上に設けられ、ナノワイヤの形状を有する第２導電型の第２半導体領域とを備えた複数のトンネルダイオードを形成する工程と、
前記第２半導体領域の側面を覆う絶縁膜を形成する工程と、
各々が前記第１半導体領域に接続される複数の第１電極を形成する工程と、
各々が前記第２半導体領域に接続される複数の第２電極を形成する工程と、
を有し、
前記複数のトンネルダイオードを形成する工程は、
基板の上方に、直径が相違する複数の開口部を備えた成長マスクを形成する工程と、
前記複数の開口部を通じて複数の前記第１半導体領域を成長させる工程と、
前記第１半導体領域の各々の上に前記第２半導体領域を成長させる工程と、
を有し、
前記第２電極は、前記絶縁膜を間に挟んで前記第２半導体領域の側面に対向する第１面を有し、
前記第２電極の前記第１面の下端は、前記第１半導体領域と前記第２半導体領域との界面よりも上方に位置し、
前記複数のトンネルダイオードの間で前記第２半導体領域の直径が相違することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置、リザバーコンピューティングシステム及び半導体装置の製造方法に関する。

【背景技術】

【0002】

人工知能（artificial intelligence）を活用した高度な情報処理サービスを提供するために、ＡＩ向けのコンピューティングシステムの開発が進められている。そのようなシステムを、生体の神経モデルに着想を得たニューロモーフィックコンピューティングを採用することで実現しようという動きが開発化している。その中で、リザバーコンピューティングは、時系列情報処理が可能であるため、動画認識や予測などのＡＩを高度化する技術として期待されている。リザバーコンピューティングシステムには、リザバー回路とよばれる、非線形特性が相違する複数の非線形素子を含んだネットワーク型の回路が用いられる。

【先行技術文献】

【特許文献】

【0003】

【文献】特開平８－２１３５６１号公報

【文献】特開２０１１－２３８９０９号公報

【文献】特表２０１５－５２９００６号公報

【非特許文献】

【0004】

【文献】Extended Abstracts of the 2019 International Conference on Solid State Devices and Materials, Nagoya, 2019, pp195-196

【発明の概要】

【発明が解決しようとする課題】

【0005】

非線形特性が相違する複数の非線形素子を高い集積度で配置することは困難である。

【0006】

本開示の目的は、非線形特性が相違する複数の非線形素子を高い集積度で配置することができる半導体装置、リザバーコンピューティングシステム及び半導体装置の製造方法を提供することにある。

【課題を解決するための手段】

【0007】

本開示の一形態によれば、各々が、第１導電型の第１半導体領域と、前記第１半導体領域の上に設けられ、ナノワイヤの形状を有する第２導電型の第２半導体領域とを備えた複数のトンネルダイオードと、前記第２半導体領域の側面を覆う絶縁膜と、各々が前記第１半導体領域に接続された複数の第１電極と、各々が前記第２半導体領域に接続された複数の第２電極と、を有し、前記第２電極は、前記絶縁膜を間に挟んで前記第２半導体領域の側面に対向する第１面を有し、前記第２電極の前記第１面の下端は、前記第１半導体領域と前記第２半導体領域との界面よりも上方に位置し、前記複数のトンネルダイオードの間で前記第２半導体領域の直径が相違する半導体装置が提供される。

【発明の効果】

【0008】

本開示によれば、非線形特性が相違する複数の非線形素子を高い集積度で配置することができる。

【図面の簡単な説明】

【0009】

【図1】第１実施形態に係る半導体装置を示す断面図である。

【図2】動作時の第１実施形態に係る半導体装置を示す断面図である。

【図3】ナノワイヤの電圧－電流特性を示す図である。

【図4】第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図5】第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図6】第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図7】第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。

【図8】第１実施形態に係る半導体装置の製造方法を示す断面図（その５）である。

【図9】第１実施形態に係る半導体装置の製造方法を示す断面図（その６）である。

【図10】第１実施形態に係る半導体装置の製造方法を示す断面図（その７）である。

【図11】第１実施形態に係る半導体装置の製造方法を示す断面図（その８）である。

【図12】第１実施形態に係る半導体装置の製造方法を示す断面図（その９）である。

【図13】直径が相違する種々の第２半導体領域を備えたナノワイヤの電圧－電流特性を示す図である。

【図14】ドーピング濃度が相違する種々の第２半導体領域を備えたナノワイヤの電圧－電流特性を示す図である。

【図15】第２実施形態に係るリザバー回路を示す回路図である。

【図16】第２実施形態に係るリザバー回路を示す断面図である。

【図17】第２実施形態の変形例に係るリザバー回路を示す回路図である。

【図18】第３実施形態に係るリザバー回路を示す回路図である。

【図19】第３実施形態に係るリザバー回路を示す断面図である。

【図20】第４実施形態に係るリザバーコンピューティングシステムを示すブロック図である。

【発明を実施するための形態】

【0010】

以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。

【0011】

（第１実施形態）
第１実施形態について説明する。第１実施形態は、ナノワイヤの形状を有する半導体領域を備えた半導体装置に関する。図１は、第１実施形態に係る半導体装置を示す断面図である。

【0012】

図１に示すように、第１実施形態に係る半導体装置１００では、基板１０１の上にｎ型半導体層１０２が形成され、ｎ型半導体層１０２の上に絶縁膜１０３が形成されている。絶縁膜１０３には、ｎ型半導体層１０２に達する開口部２１及び２２が形成されている。例えば、基板１０１は半絶縁性（semi-insulating：ＳＩ）－ＧａＡｓ（１１１）Ｂ基板であり、ｎ型半導体層１０２は、厚さが１００ｎｍ～３００ｎｍのｎ型ＧａＡｓ層である。例えば、絶縁膜１０３は、厚さが４０ｎｍ～６０ｎｍのシリコン窒化膜であり、開口部２１及び２２の直径は４０ｎｍ～２００ｎｍである。開口部２１の直径が開口部２２の直径よりも大きい。

【0013】

半導体装置１００は、開口部２１を通じて基板１０１の上方に成長した第１ナノワイヤ１１と、開口部２２を通じて基板１０１の上方に成長した第２ナノワイヤ１２とを有する。例えば、第１ナノワイヤ１１及び第２ナノワイヤ１２の直径は４０ｎｍ～２００ｎｍである。第１ナノワイヤ１１が第２ナノワイヤ１２よりも太い。ｎ型半導体層１０２は、素子分離溝１０９により、第１ナノワイヤ１１に接続される領域と、第２ナノワイヤ１２に接続される領域とに分離されている。

【0014】

第１ナノワイヤ１１は、ｎ型の第１半導体領域１１１と、ｐ型の第２半導体領域１１２とを有する。第１半導体領域１１１はｎ型半導体層１０２上に設けられ、上方に延びる。第２半導体領域１１２は第１半導体領域１１１上に設けられ、上方に延びる。第２半導体領域１１２上に金属膜３１が形成されている。金属膜３１は、例えば直径が４０ｎｍ～２００ｎｍの金（Ａｕ）膜である。

【0015】

第２ナノワイヤ１２は、ｎ型の第１半導体領域１２１と、ｐ型の第２半導体領域１２２とを有する。第１半導体領域１２１はｎ型半導体層１０２上に設けられ、上方に延びる。第２半導体領域１２２は第１半導体領域１２１上に設けられ、上方に延びる。第２半導体領域１２２上に金属膜３２が形成されている。金属膜３２は、例えば直径が４０ｎｍ～２００ｎｍの金（Ａｕ）膜である。

【0016】

第２半導体領域１１２及び１２２がナノワイヤの形状を有する。第１半導体領域１１１及び１２１も、ナノワイヤの形状を有してよい。例えば、第１半導体領域１１１及び１２１はｎ型ＩｎＡｓのナノワイヤであり、第２半導体領域１１２及び１２２はｐ型ＧａＡｓ_１－ｘＳｂ_ｘのナノワイヤである。ＧａＡｓ_１－ｘＳｂ_ｘのＳｂ組成比ｘは、０．８以上であることが好ましく、Ｓｂ組成比ｘが１．０であってもよい。ｎ型の第１半導体領域１１１とｐ型の第２半導体領域１１２とが互いにトンネル接合し、ｎ型の第１半導体領域１２１とｐ型の第２半導体領域１２２とが互いにトンネル接合している。第１ナノワイヤ１１及び第２ナノワイヤ１２はトンネルダイオードの一例である。

【0017】

第１半導体領域１１１及び１２１の高さ（長さ）は、例えば０．５μｍ～０．７μｍであり、第１半導体領域１１１の高さと第１半導体領域１２１の高さとが等しくてもよい。第２半導体領域１１２及び１２２の高さ（長さ）は、例えば１．０μｍ～１．５μｍであり、第２半導体領域１１２の高さと第２半導体領域１２２の高さとが等しくてもよい。第１ナノワイヤ１１及び第２ナノワイヤ１２の高さ（長さ）は、例えば１．５μｍ～２．０μｍであり、第１ナノワイヤ１１の高さと第２ナノワイヤ１２の高さとが等しくてもよい。

【0018】

第１ナノワイヤ１１の側面及び第２ナノワイヤ１２の側面を覆う絶縁膜１０４が形成されている。絶縁膜１０４は、例えば、厚さが１０ｎｍ～３０ｎｍのアルミニウム酸化膜又はハフニウム酸化膜である。ここでいう厚さは、第２半導体領域１１２、１２２の側面１１２Ａ、１２２Ａに垂直な方向における厚さである。絶縁膜１０４は絶縁膜１０３上にも形成されている。

【0019】

絶縁膜１０４の上に有機絶縁膜１０５が形成されている。有機絶縁膜１０５は、例えばベンゾシクロブテン（ＢＣＢ）の膜である。有機絶縁膜１０５の上面は、第１半導体領域１１１と第２半導体領域１１２との接合界面１１３及び第１半導体領域１２１と第２半導体領域１２２との接合界面１２３よりも上方にある。

【0020】

有機絶縁膜１０５上に、金属膜３１に接触する金属膜４１と、金属膜３２に接触する金属膜４２とが形成されている。金属膜４１及び４２は、例えば、白金（Ｐｔ）膜と、その上の金（Ａｕ）膜との積層膜である。金属膜４１は、絶縁膜１０４を間に挟んで第２半導体領域１１２の側面１１２Ａと対向する面４１Ａを有する。金属膜４２は、絶縁膜１０４を間に挟んで第２半導体領域１２２の側面１２２Ａと対向する面４２Ａを有する。例えば、金属膜４１の下面４１Ｂ及び金属膜４２の下面４２Ｂは、第１半導体領域１１１と第２半導体領域１１２との接合界面１１３及び第１半導体領域１２１と第２半導体領域１２２との接合界面１２３よりも上方にある。金属膜３１及び４１がアノード電極５１に含まれ、アノード電極５１は第２半導体領域１１２にオーミック接触している。金属膜３２及び４２がアノード電極５２に含まれ、アノード電極５２は第２半導体領域１２２にオーミック接触している。アノード電極５１及び５２は、第２電極の一例である。面４１Ａ及び４２Ａは、第１面の一例である。

【0021】

有機絶縁膜１０５、絶縁膜１０４及び絶縁膜１０３に、ｎ型半導体層１０２の第１半導体領域１１１に接続される領域に達する開口部７１と、ｎ型半導体層１０２の第１半導体領域１２１に接続される領域に達する開口部７２とが形成されている。有機絶縁膜１０５上に、開口部７１を通じてｎ型半導体層１０２に接触するカソード電極６１と、開口部７２を通じてｎ型半導体層１０２に接触するカソード電極６２とが形成されている。金属膜４１及び４２は、例えば、金ゲルマニウム（ＡｕＧｅ）膜と、その上の金（Ａｕ）膜との積層膜である。カソード電極６１及び６２は、第１電極の一例である。

【0022】

ここで、半導体装置１００の作用について説明する。図２は、動作時の第１実施形態に係る半導体装置１００を示す断面図である。図３は、第１ナノワイヤ１１及び第２ナノワイヤ１２の電圧－電流特性を示す図である。

【0023】

アノード電極５１とカソード電極６１との間に順方向の電圧が印加されると、図２に示すように、第２半導体領域１１２の側面１１２Ａの近傍に、金属膜４１からの電界の影響により空乏層１１４が形成される。同様に、アノード電極５２とカソード電極６２との間に順方向の電圧が印加されると、図２に示すように、第２半導体領域１２２の側面１２２Ａの近傍に、金属膜４２からの電界の影響により空乏層１２４が形成される。順方向の電圧の大きさが同程度であれば、空乏層１１４及び１２４の厚さは同程度となる。半導体装置１００では、第２半導体領域１１２の直径が第２半導体領域１２２の直径よりも大きい。このため、空乏層１１４及び１２４の厚さが同程度であると、空乏層１１４が径方向で第２半導体領域１１２を占める割合は、空乏層１２４が径方向で第２半導体領域１２２を占める割合よりも小さくなる。従って、図３にように、第１ナノワイヤ１１の電圧－電流特性と第２ナノワイヤ１２の電圧－電流特性とが相違する。つまり、第１ナノワイヤ１１と第２ナノワイヤ１２との間で非線形特性が相違する。例えば、第１ナノワイヤ１１はエサキダイオードとして機能し、負性抵抗成分を含むＳ字特性を示すのに対し、第２ナノワイヤ１２は単純な整流特性を示す。

【0024】

絶縁膜１０４の厚さは、好ましくは１０ｎｍ以上３０ｎｍ以下であり、より好ましくは１０ｎｍ以上２０ｎｍ以下である。絶縁膜１０４が薄すぎる場合、第２半導体領域１１２と金属膜４１との間の絶縁性及び第２半導体領域１２２と金属膜４２との間の絶縁性を十分に確保できないおそれがある。絶縁膜１０４が厚すぎる場合、空乏層１１４及び１２４が十分に形成されない恐れがある。

【0025】

次に、半導体装置１００の製造方法について説明する。図４～図１２は、第１実施形態に係る半導体装置１００の製造方法を示す断面図である。

【0026】

まず、図４に示すように、基板１０１上にｎ型半導体層１０２を形成する。ｎ型半導体層１０２は、例えば有機金属化学気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）法により成長させることができる。次いで、ｎ型半導体層１０２の上に絶縁膜１０３を形成する。

【0027】

その後、図５に示すように、絶縁膜１０３に開口部２１及び２２を形成する。開口部２１及び２２は、例えば、リソグラフィによるマスクの形成と、マスクを用いた絶縁膜１０３のエッチングとにより形成することができる。開口部２１及び２２の直径は４０ｎｍ～２００ｎｍとし、開口部２１の直径は開口部２２の直径よりも大きくする。続いて、ナノワイヤの触媒として、開口部２１内に、例えば円板状の金属膜３１を形成し、開口部２２内に、例えば円板状の金属膜３２を形成する。金属膜３１及び３２の材料としては、例えば金（Ａｕ）を用いる。このようにして、基板１０１、ｎ型半導体層１０２、絶縁膜１０３、金属膜３１及び金属膜３２を備えた結晶成長用の基板が得られる。開口部２１及び２２が形成された絶縁膜１０３は、成長マスクの一例である。

【0028】

次いで、図６に示すように、ｎ型のＧａＡｓから構成され、ナノワイヤの形状を有する第１半導体領域１１１及び１２１を基板１０１の上方に成長させる。第１半導体領域１１１は開口部２１の内側から成長させ、第１半導体領域１２１は開口部２２の内側から成長させる。第１半導体領域１１１及び１２１は、例えばＭＯＣＶＤ法により成長させることができる。例えば、成長温度は４００℃～４５０℃とし、第１半導体領域１１１及び１２１の高さ（長さ）は０．５μｍ～０．７μｍとする。例えば、Ｇａの原料にトリエチルガリウム（ＴＥＧａ）を用い、Ａｓの原料にアルシン（ＡｓＨ_３）を用いる。また、ｎ型不純物の原料に硫化水素（Ｈ_２Ｓ）を用い、ｎ型不純物として硫黄（Ｓ）をドーピングする。Ｓ濃度は、例えば１×１０^１８ｃｍ^－３～１×１０^２０ｃｍ^－３とする。第１半導体領域１１１及び１２１の組成は互いに等しく、第１半導体領域１１１及び１２１に含まれるｎ型不純物の濃度も互いに等しい。

【0029】

更に、同じく図６に示すように、ｐ型のＧａＡｓＳｂから構成され、ナノワイヤの形状を有する第２半導体領域１１２及び１２２を基板１０１の上方に成長させる。第２半導体領域１１２は第１半導体領域１１１上に成長させ、第２半導体領域１２２は第１半導体領域１２１上に成長させる。第２半導体領域１１２及び１２２は、第１半導体領域１１１及び１２１と同じくＭＯＣＶＤ法により成長させることができる。例えば、成長温度は４００℃～４５０℃とし、第２半導体領域１１２及び１２２の高さ（長さ）は１．０μｍ～１．５μｍとする。例えば、Ｇａの原料にトリエチルガリウム（ＴＥＧａ）を用い、Ａｓの原料にアルシン（ＡｓＨ_３）を用い、Ｓｂの原料にトリメチルアンチモン（ＴＭＳｂ）を用いる。また、ｐ型不純物の原料にジエチル亜鉛（ＤＥＺｎ）を用い、ｐ型不純物としてＺｎをドーピングする。Ｚｎ濃度は、例えば１×１０^１８ｃｍ^－３～１×１０^２０ｃｍ^－３とする。第２半導体領域１１２及び１２２の組成は互いに等しく、第２半導体領域１１２及び１２２に含まれるｐ型不純物の濃度も互いに等しい。

【0030】

この結果、第１半導体領域１１１及び第２半導体領域１１２を備えた第１ナノワイヤ１１と、第１半導体領域１２１及び第２半導体領域１２２を備えた第２ナノワイヤ１２が得られる。第１ナノワイヤ１１の直径は第２ナノワイヤ１２の直径よりも大きい。

【0031】

次いで、図７に示すように、第１ナノワイヤ１１、第２ナノワイヤ１２及び絶縁膜１０３を覆う絶縁膜１０４を形成する。絶縁膜１０４としては、例えば厚さが１０ｎｍ～３０ｎｍ、好ましくは１０ｎｍ～２０ｎｍのアルミニウム酸化膜又はハフニウム酸化膜を形成する。絶縁膜１０４は、例えば原子層堆積（atomic layer deposition：ＡＬＤ）法により形成することができる。

【0032】

その後、図８に示すように、絶縁膜１０４、絶縁膜１０３及びｎ型半導体層１０２に素子分離溝１０９を形成する。素子分離溝１０９は、ｎ型半導体層１０２を、第１ナノワイヤ１１に接続される領域と、第２ナノワイヤ１２に接続される領域とに分離するように形成する。素子分離溝１０９は、例えば、リソグラフィによるマスクの形成と、マスクを用いた絶縁膜１０４、絶縁膜１０３及びｎ型半導体層１０２のエッチングとによって形成することができる。

【0033】

続いて、図９に示すように、素子分離溝１０９を埋めながら、絶縁膜１０４の上に、有機絶縁膜１０５を形成する。有機絶縁膜１０５は、その上面の全体が金属膜３１及び３２の頂部よりも上方に位置する程度の厚さで形成することが好ましい。有機絶縁膜１０５としては、例えばＢＣＢ膜を形成する。

【0034】

次いで、図１０に示すように、有機絶縁膜１０５を、その上面が第１ナノワイヤ１１及び第２ナノワイヤ１２の頂部よりも３００ｎｍ程度下方に位置する程度の厚さになるまでドライエッチングする。ドライエッチングには、例えば四フッ化炭素（ＣＦ_４）と酸素（Ｏ_２）との混合ガスを用いることができる。有機絶縁膜１０５と絶縁膜１０４との間のエッチングレートの差を利用して、絶縁膜１０４の金属膜３１及び３２を覆っている部分も除去する。有機絶縁膜１０５のドライエッチングの際に絶縁膜１０４の金属膜３１及び３２を覆っている部分を十分に除去できない場合は、有機絶縁膜１０５のドライエッチングの後に絶縁膜１０４の金属膜３１及び３２を覆っている部分を、例えばアルゴン（Ａｒ）イオンを用いたイオンスパッタリングにより除去してもよい。

【0035】

その後、図１１に示すように、有機絶縁膜１０５の上に、金属膜３１に接触する金属膜４１と、金属膜３２に接触する金属膜４２とを形成する。金属膜３１及び３２としては、例えば白金（Ｐｔ）膜、その上の金（Ａｕ）膜との積層膜を形成する。金属膜３１及び４１がアノード電極５１に含まれ、金属膜３２及び４２がアノード電極５２に含まれる。

【0036】

続いて、図１２に示すように、有機絶縁膜１０５、絶縁膜１０４及び絶縁膜１０３に、ｎ型半導体層１０２の第１半導体領域１１１に接続される領域に達する開口部７１と、ｎ型半導体層１０２の第１半導体領域１２１に接続される領域に達する開口部７２とを形成する。開口部７１及び７２は、例えば、リソグラフィによるマスクの形成と、マスクを用いた有機絶縁膜１０５、絶縁膜１０４及び絶縁膜１０３のエッチングとによって形成することができる。絶縁膜１０４及び絶縁膜１０３は、例えばアルゴン（Ａｒ）イオンを用いたイオンスパッタリングにより除去してもよい。開口部７１及び７２の形成後、有機絶縁膜１０５上に、開口部７１を通じてｎ型半導体層１０２に接触するカソード電極６１と、開口部７２を通じてｎ型半導体層１０２に接触するカソード電極６２とを形成する。金属膜４１及び４２としては、例えば、金ゲルマニウム（ＡｕＧｅ）膜と、その上の金（Ａｕ）膜との積層膜を形成する。

【0037】

このようにして、第１実施形態に係る半導体装置１００を製造することができる。

【0038】

この方法によれば、電圧－電流特性が相違する複数のナノワイヤ（第１ナノワイヤ１１及び第２ナノワイヤ１２）が高集積度で配置された半導体装置１００を簡便に製造することができる。従って、非線形特性が相違する複数の非線形素子を高集積度で配置することができる。

【0039】

第１実施形態では、基板１０１の上方に第１ナノワイヤ１１及び第２ナノワイヤ１２のみが設けられているが、より多数のナノワイヤが設けられていてもよい。

【0040】

第１半導体領域１１１及び１２１はナノワイヤの形状を有している必要はないが、第１半導体領域１１１及び１２１がナノワイヤの形状を有している方がナノワイヤの形状を有する第２半導体領域１１２及び１２２を形成しやすい。

【0041】

上述のように、第１ナノワイヤ１１及び第２ナノワイヤ１２の電圧－電流特性は、第２半導体領域１１２及び１２２の直径に応じて変化する。ここで、第２半導体領域の直径と電圧－電流特性との関係について説明する。図１３は、直径が相違する種々の第２半導体領域を備えたナノワイヤの電圧－電流特性を示す図である。図１３には、ｐ型不純物が５×１０^１７ｃｍ^－３の濃度でドーピングされ、２０ｎｍ～２００ｎｍの直径ｄを備えた第２半導体領域を有するナノワイヤの電圧－電流特性を示してある。順方向電流がマイクロアンペアオーダーからナノアンペアオーダーに遷移する直径領域を使うことで、順方向トンネル電流を大きく変化させることができ、多様な非線形性素子をまとめて用意することができる。この観点から、図１３に示す例では、直径は６０ｎｍ～２００ｎｍ程度であることが好ましい。

【0042】

第１ナノワイヤ１１及び第２ナノワイヤ１２の電圧－電流特性は、第２半導体領域１１２及び１２２の直径だけでなく、第２半導体領域１１２及び１２２に含まれるｐ型不純物のドーピング濃度（以下、ドーピング濃度ということがある）に応じても変化する。ここで、ドーピング濃度と電圧－電流特性との関係について説明する。図１４は、ドーピング濃度が相違する種々の第２半導体領域を備えたナノワイヤの電圧－電流特性を示す図である。図１４には、直径が６０ｎｍで、１×１０^１７ｃｍ^－３～５×１０^１８ｃｍ^－３のドーピング濃度ρを備えた第２半導体領域を有するナノワイヤの電圧－電流特性を示してある。上述のように、順方向電流がマイクロアンペアオーダーからナノアンペアオーダーに遷移する直径領域を使うことで、順方向トンネル電流を大きく変化させることができ、多様な非線形性素子をまとめて用意することができる。この観点から、図１４に示す例では、ドーピング濃度は５×１０^１７ｃｍ^－３～５×１０^１８ｃｍ^－３程度であることが好ましい。

【0043】

本願発明者らは、図１３及び図１４に示す関係をより一般化させるべく鋭意検討を行った。この結果、第２半導体領域の直径ｄ（ｃｍ）及びドーピング濃度ρ（ｃｍ^－３）が下記の式（１）を満たす場合に、直径が相違する第２半導体領域を備えた複数のナノワイヤを用いて、効率的に多様な非線形素子が得られることが判明した。
１．８×１０^７≦ｄ^２×ρ≦ ２×１０^８ ・・・式（１）

【0044】

なお、第２半導体領域の直径が高さ方向で変化する場合、例えば第２半導体領域の直径が基板側ほど大きい場合、式（１）における直径ｄは、第２半導体領域の上面における直径である。

【0045】

（第２実施形態）
第２実施形態について説明する。第２実施形態は、非線形特性が相違する複数のナノワイヤを備えたリザバー回路に関する。リザバー回路は半導体装置の一例である。図１５及び図１６は、第２実施形態に係るリザバー回路を示す図である。図１５は、複数のナノワイヤの接続関係を示す回路図であり、図１６は、複数のナノワイヤの接続関係を示す断面図である。図１６では、絶縁膜等の一部の構成を省略してある。

【0046】

図１６に示すように、第２実施形態に係るリザバー回路２００は、基板１０１と、ｎ型半導体層１０２と、複数のナノワイヤ２０と、配線２３３と、配線２３４と、配線２３５と、配線２３６と、入力端子２３１と、出力端子２３２とを有する。

【0047】

ナノワイヤ２０は、ｎ型の第１半導体領域２０１と、ｐ型の第２半導体領域２０２とを有する。第１半導体領域２０１はｎ型半導体層１０２上に設けられ、上方に延びる。第２半導体領域２０２は第１半導体領域２０１上に設けられ、上方に延びる。複数のナノワイヤ２０の間で直径が相違している。すべてのナノワイヤ２０の間で直径が相違している必要はなく、直径が等しいナノワイヤ２０が含まれていてもよい。ｎ型半導体層１０２は、ナノワイヤ２０毎に素子分離されている。

【0048】

図１５に示すように、例えば、複数のナノワイヤ２０は、互いに直交する２方向（Ｘ方向、Ｙ方向）に等間隔で配置されている。すなわち、複数のナノワイヤ２０は、基板１０１の上方に、平面視で格子状に配置されている。例えば、入力端子２３１及び出力端子２３２は、Ｘ方向に並ぶ複数のナノワイヤ２０からなる行の数と同数設けられている。配線２３３は、入力端子２３１と、Ｘ方向に並ぶ複数のナノワイヤ２０のうち一方の端に位置するナノワイヤ２０の第２半導体領域２０２とを接続する。配線２３４は、出力端子２３２と、Ｘ方向に並ぶ複数のナノワイヤ２０のうち他方の端に位置するナノワイヤ２０の第１半導体領域２０１に接続されたｎ型半導体層１０２とを接続する。配線２３５は、Ｘ方向で隣り合う２個のナノワイヤ２０の間で、一方の第１半導体領域２０１に接続されたｎ型半導体層１０２と、他方の第２半導体領域２０２とを接続する。配線２３６は、Ｙ方向で隣り合う２個のナノワイヤ２０の間で、一方の第２半導体領域２０２と、他方の第２半導体領域２０２とを接続する。

【0049】

配線２３３の一部及び配線２３６の一部はアノード電極として機能し、配線２３４の一部はカソード電極として機能する。配線２３５の一部はアノード電極として機能し、他の一部はカソード電極として機能する。配線２３３、２３５及び２３６のアノード電極として機能する部分は、第１実施形態における金属膜４１及び４２と同様に、絶縁膜２０４を間に挟んで第２半導体領域２０２の側面と対向する面を有するように構成されている。

【0050】

第２実施形態によれば、非線形特性が相違する複数のナノワイヤ２０がネットワーク状に接続されている。従って、多様な非線形特性を備えた複数の非線形素子を高い集積度で含むリザバー回路２００が得られる。また、複数のナノワイヤ２０の間で、材料及び組成が同一であっても直径が相違していれば非線形特性が相違するため、複雑な処理を要せずに製造することができる。

【0051】

図１５には６×６の３６個のナノワイヤ２０が図示されているが、より多数のナノワイヤ２０が設けられていることが好ましい。

【0052】

（第２実施形態の変形例）
第２実施形態の変形例について説明する。変形例は、複数のナノワイヤ２０の間の接続関係の点で第２実施形態と相違する。図１７は、第２実施形態の変形例に係るリザバー回路を示す図である。図１７は、複数のナノワイヤの接続関係を示す回路図である。

【0053】

図１７に示すように、変形例に係るリザバー回路２００Ａでは、Ｘ方向で隣り合うナノワイヤ２０の対の一部において、配線２３５が設けられていない。また、Ｙ方向で隣り合うナノワイヤ２０の対の一部において、配線２３６が設けられていない。

【0054】

他の構成は第２実施形態と同様である。

【0055】

変形例に係るリザバー回路２００Ａによれば、第２実施形態に係るリザバー回路２００よりも非線形素子のネットワークの不規則性を高くすることができる。

【0056】

第２実施形態又はその変形例では、配線を介して、複数の第２半導体領域が接続されたり、第１半導体領域と第２半導体領域とが接続されたりしているが、配線を介して、複数の第１半導体領域が接続されてもよい。

【0057】

（第３実施形態）
第３実施形態について説明する。第３実施形態は、非線形特性が相違する複数のナノワイヤを備え、可変重み付け回路を含むリザバー回路に関する。リザバー回路は半導体装置の一例である。図１８及び図１９は、第３実施形態に係るリザバー回路を示す図である。図１８は、複数のナノワイヤの接続関係を示す回路図であり、図１９は、複数のナノワイヤの接続関係を示す断面図である。図１９では、絶縁膜等の一部の構成を省略してある。

【0058】

図１９に示すように、第３実施形態に係るリザバー回路３００は、基板１０１と、ｎ型半導体層１０２と、複数のナノワイヤ２０と、配線２３３と、配線２３４と、配線２３５と、配線２３６と、配線２３７と、可変重み付け回路２３８と、入力端子２３１と、出力端子２３２とを有する。基板１０１、ｎ型半導体層１０２、複数のナノワイヤ２０、配線２３３、配線２３５及び配線２３６は第２実施形態と同様に構成されている。

【0059】

可変重み付け回路２３８は、Ｘ方向に並ぶ複数のナノワイヤ２０からなる行毎に設けられた酸化物メモリスタ２３９を含む。配線２３４は、酸化物メモリスタ２３９の一方の端部と、Ｘ方向に並ぶ複数のナノワイヤ２０のうち他方の端に位置するナノワイヤ２０の第１半導体領域２０１に接続されたｎ型半導体層１０２とを接続する。配線２３７は、出力端子２３２と、酸化物メモリスタ２３９の他方の端部が接続されたｎ型半導体層１０２とを接続する。酸化物メモリスタ２３９は、アナログメモリの一例である。

【0060】

他の構成は第２実施形態と同様である。

【0061】

第３実施形態に係るリザバー回路３００では、配線２３４を通じて複数のナノワイヤ２０から出力された電流（信号の強度）に応じて酸化物メモリスタ２３９の抵抗が変化し、可変重み付け回路２３８に重み情報が保持される。第３実施形態に係るリザバー回路３００は、リザバーコンピューティングシステムにおける線形読み出しまでを集積したデバイスに相当する。

【0062】

（第４実施形態）
第４実施形態について説明する。第４実施形態は、リザバー回路を備えたリザバーコンピューティングシステムに関する。図２０は、第４実施形態に係るリザバーコンピューティングシステムを示すブロック図である。

【0063】

図２０に示すように、第４実施形態に係るリザバーコンピューティングシステム４００は、入力回路４０１と、リザバー回路４０２と、出力回路４０３とを有する。リザバー回路４０２は、読み出し重み付け部４０４を含む。リザバーコンピューティングシステム４００が、学習データ回路４０５を更に有してもよい。リザバー回路４０２として、リザバー回路２００又は３００が用いられてもよい。

【0064】

リザバーコンピューティングシステム４００の学習時には、学習データ回路４０５から読み出し重み付け部４０４に学習データ（教師データ）が入力され、適切な重み付けがなされるように読み出し重み付け部４０４が調整される。読み出し重み付け部４０４は、アナログメモリの一例である。

【0065】

リザバーコンピューティングシステム４００の利用時には、リザバー回路４０２から学習データ回路４０５が切り離される。そして、入力回路４０１からリザバー回路４０２にデータが入力され、リザバー回路４０２において、入力されたデータに対する読み出し重み付け部４０４による重み付け等の演算処理が行われる。リザバー回路４０２での演算処理の結果が出力回路４０３から出力される。

【0066】

第４実施形態によれば、リザバーコンピューティングシステム４００に含まれる複数の非線形素子たるナノワイヤを高い集積度で配置することができる。

【0067】

以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。

【符号の説明】

【0068】

１１、１２、２０：ナノワイヤ
２１、２２：開口部
３１、３２、４１、４２：金属膜
４１Ａ、４２Ａ：面
５１、５２：アノード電極
６１、６２：カソード電極
１００：半導体装置
１０３、１０４、２０４：絶縁膜
１１１、１１２、１２１、１２２、２０１、２０２：半導体領域
１１２Ａ、１２２Ａ：側面
１１３、１２３：接合界面
１１４、１２４：空乏層
２００、２００Ａ、３００：リザバー回路
２３１：入力端子
２３２：出力端子
２３３、２３４、２３５、２３６、２３７：配線
２３８：可変重み付け回路
２３９：酸化物メモリスタ
４００：リザバーコンピューティングシステム
４０１：入力回路
４０２：リザバー回路
４０３：出力回路
４０４：読み出し重み付け部
４０５：学習データ回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】