特許 7385678 過電流保護回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-14

(45)【発行日】2023-11-22

(54)【発明の名称】過電流保護回路

(51)【国際特許分類】

   H02H 7/20 20060101AFI20231115BHJP

   H02H 3/087 20060101ALI20231115BHJP

   H02H 5/04 20060101ALI20231115BHJP

   H02H 9/02 20060101ALI20231115BHJP

   H03K 17/08 20060101ALI20231115BHJP

   H03K 17/082 20060101ALN20231115BHJP

【ＦＩ】

H02H7/20 D

H02H3/087

H02H5/04 110

H02H9/02 Z

H03K17/08 C

H03K17/082

【請求項の数】 8

(21)【出願番号】P 2021565646

(86)(22)【出願日】2020-12-17

(86)【国際出願番号】 JP2020047163

(87)【国際公開番号】W WO2021125269

(87)【国際公開日】2021-06-24

【審査請求日】2022-05-23

(31)【優先権主張番号】P 2019230705

(32)【優先日】2019-12-20

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】宅間 徹

【審査官】井上 弘亘

(56)【参考文献】

【文献】特開２００２－３４４２９６（ＪＰ，Ａ）

【文献】特開２００４－２４８４５２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｈ ７／２０

Ｈ０２Ｈ ３／０８７

Ｈ０２Ｈ ５／０４

Ｈ０２Ｈ ９／０２

Ｈ０３Ｋ １７／０８

Ｈ０３Ｋ １７／０８２

(57)【特許請求の範囲】

【請求項1】

スイッチ素子に流れる出力電流が過電流状態となったときに所定のオン時間及びオフ時間を繰り返すように前記スイッチ素子をヒカップ駆動するヒカップ制御部を有し、
前記ヒカップ制御部は、前記スイッチ素子の温度、及び、前記スイッチ素子と他素子との温度差の少なくとも一方を検出して生成される温度検出信号に応じて前記オン時間及び前記オフ時間を制御するものであって、
前記温度又は前記温度差が第１閾値を下回っている第１温度領域では、前記オン時間を第１オン時間に設定して前記オフ時間を第１オフ時間に設定し、
前記温度又は前記温度差が前記第１閾値よりも高い第２閾値を上回っている第２温度領域では、前記オン時間を前記第１オン時間よりも短い第２オン時間に設定して前記オフ時間を前記第１オフ時間よりも長い第２オフ時間に設定し、
前記温度又は前記温度差が前記第１閾値を上回りかつ前記第２閾値を下回っている第３温度領域では、前記温度が高い又は前記温度差が大きいほど前記オン時間を前記第１オン時間から前記第２オン時間まで連続的に短縮して前記オフ時間を前記第１オフ時間から前記第２オフ時間まで連続的に延長する、過電流保護回路。

【請求項2】

前記ヒカップ制御部は、
キャパシタと、
前記キャパシタの充電電流を生成する充電電流生成部と、
前記キャパシタの放電電流を生成する放電電流生成部と、
前記キャパシタの充電電圧と第１閾値電圧を比較して第１比較信号を生成する第１コンパレータと、
前記充電電圧と第２閾値電圧を比較して第２比較信号を生成する第２コンパレータと、
前記第１比較信号及び前記第２比較信号に応じて前記スイッチ素子のヒカップ駆動信号を生成するフリップフロップと、
を含む、請求項１に記載の過電流保護回路。

【請求項3】

前記ヒカップ制御部は、前記充電電流及び前記放電電流の少なくとも一方を変化させて前記オン時間及び前記オフ時間を制御する、請求項２に記載の過電流保護回路。

【請求項4】

前記出力電流を所定の過電流制限値以下に制限する過電流検出部をさらに有する、請求項１～３のいずれか一項に記載の過電流保護回路。

【請求項5】

スイッチ素子と、
請求項１～４のいずれか一項に記載の過電流保護回路と、
を有する、スイッチ装置。

【請求項6】

請求項５に記載のスイッチ装置と、
前記スイッチ装置に接続される負荷と、
を有する、電子機器。

【請求項7】

前記負荷は、バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータである、請求項６に記載の電子機器。

【請求項8】

請求項６又は７に記載の電子機器を有する、車両。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書中に開示されている発明は、過電流保護回路に関する。

【背景技術】

【0002】

本願出願人は、以前より、車載ＩＰＤ［intelligent power device］などのスイッチ装置に関して、数多くの新技術を提案している（例えば特許文献１を参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】国際公開第２０１７／１８７７８５号

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、従来のスイッチ装置では、その過電流保護機能について更なる改善の余地があった。

【0005】

本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、安全性の高い過電流保護回路を提供することを目的とする。

【課題を解決するための手段】

【0006】

本明細書中に開示されている過電流保護回路は、スイッチ素子に流れる出力電流が過電流状態となったときに所定のオン時間及びオフ時間を繰り返すように前記スイッチ素子をヒカップ駆動するヒカップ制御部を有し、前記ヒカップ制御部は、温度検出信号に応じて前記オン時間及び前記オフ時間の少なくとも一方を制御する構成である。

【0007】

なお、その他の特徴、要素、ステップ、利点、及び、特性については、以下に続く発明を実施するための形態及びこれに関する添付の図面によって、さらに明らかとなる。

【発明の効果】

【0008】

本明細書中に開示されている発明によれば、安全性の高い過電流保護回路を提供することが可能となる。

【図面の簡単な説明】

【0009】

【図1】図１は、半導体集積回路装置の全体構成を示す図である。

【図2】図２は、ゲート制御部の一構成例を示す図である。

【図3】図３は、過電流保護動作の第１例（電流制限動作）を示す図である。

【図4】図４は、過電流保護動作の第２例（ヒカップ動作）を示す図である。

【図5】図５は、過電流保護動作の第３例（オフラッチ動作）を示す図である。

【図6】図６は、過電流保護回路の一構成例を示す図である。

【図7】図７は、ヒカップ制御の一例を示す図である。

【図8】図８は、ヒカップ制御部の一構成例を示す図である。

【図9】図９は、充電電圧及びヒカップ駆動信号の挙動を示す図である。

【図10】図１０は、ヒカップ制御の第１変形例を示す図である。

【図11】図１１は、ヒカップ制御の第２変形例を示す図である。

【図12】図１２は、半導体集積回路装置のレイアウト図である。

【図13】図１３は、車両の外観を示す図である。

【発明を実施するための形態】

【0010】

＜半導体集積回路装置＞
図１は、半導体集積回路装置の全体構成を示す図である。本構成例の半導体集積回路装置１は、ＥＣＵ［electronic control unit］２からの指示に応じて電源電圧ＶＢＢの印加端と負荷３との間を導通／遮断する車載用ハイサイドスイッチＬＳＩ（＝車載ＩＰＤの一種）である。

【0011】

なお、半導体集積回路装置１は、装置外部との電気的な接続を確立するための手段として、外部端子Ｔ１～Ｔ４を備えている。外部端子Ｔ１は、不図示のバッテリから電源電圧ＶＢＢ（例えば１２Ｖ）の供給を受け付けるための電源端子（ＶＢＢピン）である。外部端子Ｔ２は、負荷３（バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータなど）を外部接続するための負荷接続端子ないしは出力端子（ＯＵＴピン）である。外部端子Ｔ３は、ＥＣＵ２から外部制御信号Ｓｉの外部入力を受け付けるための信号入力端子（ＩＮピン）である。外部端子Ｔ４は、ＥＣＵ２に状態報知信号Ｓｏを外部出力するための信号出力端子（ＳＥＮＳＥピン）である。なお、外部端子Ｔ４と接地端との間には、外部センス抵抗４が外付けされている。

【0012】

また、半導体集積回路装置１は、ＮＭＯＳＦＥＴ１０と、出力電流監視部２０と、ゲート制御部３０と、制御ロジック部４０と、信号入力部５０と、内部電源部６０と、異常保護部７０と、出力電流検出部８０と、信号出力部９０と、を集積化して成る。

【0013】

ＮＭＯＳＦＥＴ１０は、ドレインが外部端子Ｔ１に接続されてソースが外部端子Ｔ２に接続された高耐圧（例えば４２Ｖ耐圧）のパワートランジスタである。このように接続されたＮＭＯＳＦＥＴ１０は、電源電圧ＶＢＢの印加端から負荷３を介して接地端に至る電流経路を導通／遮断するためのスイッチ素子（ハイサイドスイッチ）として機能する。なお、ＮＭＯＳＦＥＴ１０は、ゲート駆動信号Ｇ１がハイレベルであるときにオンし、ゲート駆動信号Ｇ１がローレベルであるときにオフする。

【0014】

また、ＮＭＯＳＦＥＴ１０は、オン抵抗Ｒｏｎが数十ｍΩとなるように素子を設計すればよい。ただし、ＮＭＯＳＦＥＴ１０のオン抵抗Ｒｏｎが低いほど、外部端子Ｔ２の地絡（＝接地端ないしはこれに準ずる低電位端への短絡異常）が発生したときに過電流が流れやすくなり、異常発熱を生じやすくなる。従って、ＮＭＯＳＦＥＴ１０のオン抵抗Ｒｏｎを下げるほど、後述する過電流保護回路７１や温度保護回路７３の重要性が高くなる。

【0015】

出力電流監視部２０は、ＮＭＯＳＦＥＴ２１及び２２と、センス抵抗２３とを含み、ＮＭＯＳＦＥＴ１０に流れる出力電流Ｉｏに応じたセンス電圧Ｖｓ（＝センス信号に相当）を生成する。

【0016】

ＮＭＯＳＦＥＴ２１及び２２は、いずれもＮＭＯＳＦＥＴ１０に対して並列に接続されたミラートランジスタであり、出力電流Ｉｏに応じたセンス電流Ｉｓ及びＩｓ２を生成する。ＮＭＯＳＦＥＴ１０とＮＭＯＳＦＥＴ２１及び２２とのサイズ比は、ｍ：１（ただしｍ＞１）である。従って、センス電流Ｉｓ及びＩｓ２は、出力電流Ｉｏを１／ｍに減じた大きさとなる。なお、ＮＭＯＳＦＥＴ２１及び２２は、ＮＭＯＳＦＥＴ１０と同様、ゲート駆動信号Ｇ１がハイレベルであるときにオンし、ゲート電圧Ｇ１がローレベルであるときにオフする。

【0017】

センス抵抗２３（抵抗値：Ｒｓ）は、ＮＭＯＳＦＥＴ２１のソースと外部端子Ｔ２との間に接続されており、センス電流Ｉｓに応じたセンス電圧Ｖｓ（＝Ｉｓ×Ｒｓ＋Ｖｏ、ただし、Ｖｏは外部端子Ｔ２に現れる出力電圧）を生成する電流／電圧変換素子である。

【0018】

ゲート制御部３０は、ゲート制御信号Ｓ１の電流能力を高めたゲート駆動信号Ｇ１を生成してＮＭＯＳＦＥＴ１０（並びにＮＭＯＳＦＥＴ２１及び２２）のゲートに出力することにより、ＮＭＯＳＦＥＴ１０のオン／オフ制御を行う。なお、ゲート制御部３０は、過電流保護信号Ｓ７１に応じて出力電流Ｉｏを制限するようにＮＭＯＳＦＥＴ１０を制御する機能を備えている。

【0019】

制御ロジック部４０は、内部電源電圧Ｖｒｅｇの供給を受けてゲート制御信号Ｓ１を生成する。例えば、外部制御信号Ｓｉがハイレベル（＝ＮＭＯＳＦＥＴ１０をオンさせるときの論理レベル）であるときには、内部電源部６０から内部電源電圧Ｖｒｅｇが供給されるので、制御ロジック部４０が動作状態となり、ゲート制御信号Ｓ１がハイレベル（＝Ｖｒｅｇ）となる。一方、外部制御信号Ｓｉがローレベル（＝ＮＭＯＳＦＥＴ１０をオフさせるときの論理レベル）であるときには、内部電源部６０から内部電源電圧Ｖｒｅｇが供給されないので、制御ロジック部４０が非動作状態となり、ゲート制御信号Ｓ１がローレベル（＝ＧＮＤ）となる。また、制御ロジック部４０は、各種の異常保護信号（過電流保護信号Ｓ７１、オープン保護信号Ｓ７２、温度保護信号Ｓ７３、及び、減電圧保護信号Ｓ７４）を監視している。なお、制御ロジック部４０は、上記した異常保護信号のうち、過電流保護信号Ｓ７１、オープン保護信号Ｓ７２、及び、温度保護信号Ｓ７３の監視結果に応じて出力切替信号Ｓ２を生成する機能も備えている。

【0020】

信号入力部５０は、外部端子Ｔ３から外部制御信号Ｓｉの入力を受け付けて制御ロジック部４０や内部電源部６０に伝達するシュミットトリガである。なお、外部制御信号Ｓｉは、例えば、ＮＭＯＳＦＥＴ１０をオンさせるときにハイレベルとなり、ＮＭＯＳＦＥＴ１０をオフさせるときにローレベルとなる。

【0021】

内部電源部６０は、電源電圧ＶＢＢから所定の内部電源電圧Ｖｒｅｇを生成して半導体集積回路装置１の各部に供給する。なお、内部電源部６０の動作可否は、外部制御信号Ｓｉに応じて制御される。より具体的に述べると、内部電源部６０は、外部制御信号Ｓｉがハイレベルであるときに動作状態となり、外部制御信号Ｓｉがローレベルであるときに非動作状態となる。

【0022】

異常保護部７０は、半導体集積回路装置１の各種異常を検出する回路ブロックであり、過電流保護回路７１と、オープン保護回路７２と、温度保護回路７３と、減電圧保護回路７４と、を含む。

【0023】

過電流保護回路７１は、センス電圧Ｖｓの監視結果（＝出力電流Ｉｏの過電流異常が生じているか否か）に応じた過電流保護信号Ｓ７１を生成する。なお、過電流保護信号Ｓ７１は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。

【0024】

オープン保護回路７２は、出力電圧Ｖｏの監視結果（＝負荷３のオープン異常が生じているか否か）に応じたオープン保護信号Ｓ７２を生成する。なお、オープン保護信号Ｓ７２は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。

【0025】

温度保護回路７３は、半導体集積回路装置１（特にＮＭＯＳＦＥＴ１０周辺）の異常発熱を検出する温度検出素子（不図示）を含み、その検出結果（＝異常発熱が生じているか否か）に応じた温度保護信号Ｓ７３を生成する。なお、温度保護信号Ｓ７３は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。

【0026】

減電圧保護回路７４は、電源電圧ＶＢＢないしは内部電源電圧Ｖｒｅｇの監視結果（＝減電圧異常が生じているか否か）に応じた減電圧保護信号Ｓ７４を生成する。なお、減電圧保護信号Ｓ７４は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。

【0027】

出力電流検出部８０は、不図示のバイアス手段を用いて、ＮＭＯＳＦＥＴ２２のソース電圧と出力電圧Ｖｏとを一致させることにより、出力電流Ｉｏに応じたセンス電流Ｉｓ２（＝Ｉｏ／ｍ）を生成して信号出力部９０に出力する。

【0028】

信号出力部９０は、出力選択信号Ｓ２に基づいてセンス電流Ｉｓ２（＝出力電流Ｉｏの検出結果に相当）と固定電圧Ｖ９０（＝異常フラグに相当、本図では明示せず）の一方を外部端子Ｔ４に選択出力する。センス電流Ｉｓ２が選択出力された場合には、状態報知信号Ｓｏとして、センス電流Ｉｓ２を外部センス抵抗４（抵抗値：Ｒ４）で電流／電圧変換した出力検出電圧Ｖ８０（＝Ｉｓ２×Ｒ４）がＥＣＵ２に伝達される。出力検出電圧Ｖ８０は、出力電流Ｉｏが大きいほど高くなり、出力電流Ｉｏが小さいほど低くなる。一方、固定電圧Ｖ９０が選択出力された場合には、状態報知信号Ｓｏとして、固定電圧Ｖ９０がＥＣＵ２に伝達される。なお、状態報知信号Ｓｏから出力電流Ｉｏの電流値を読み取る場合には、状態報知信号ＳｏをＡ／Ｄ［analog-to-digital］変換してやればよい。一方、状態報知信号Ｓｏから異常フラグを読み取る場合には、固定電圧Ｖ９０よりもやや低い閾値を用いて状態報知信号Ｓｏの論理レベルを判定してやればよい。

【0029】

＜ゲート制御部＞
図２は、ゲート制御部３０の一構成例を示す図である。本図のゲート制御部３０は、ゲートドライバ３１と、オシレータ３２と、チャージポンプ３３と、クランパ３４と、ＮＭＯＳＦＥＴ３５と、抵抗３６（抵抗値：Ｒ３６）と、キャパシタ３７（容量値：Ｃ３７）と、ツェナダイオード３８と、を含む。

【0030】

ゲートドライバ３１は、チャージポンプ３３の出力端（＝昇圧電圧ＶＧの印加端）と外部端子Ｔ２（＝出力電圧Ｖｏの印加端）との間に接続されており、ゲート制御信号Ｓ１の電流能力を高めたゲート駆動信号Ｇ１を生成する。なお、ゲート駆動信号Ｇ１は、ゲート制御信号Ｓ１がハイレベルであるときにハイレベル（＝ＶＧ）となり、ゲート制御信号Ｓ１がローレベルであるときにローレベル（＝Ｖｏ）となる。

【0031】

オシレータ３２は、所定周波数のクロック信号ＣＬＫを生成してチャージポンプ３３に出力する。なお、オシレータ３２の動作可否は、制御ロジック部４０からのイネーブル信号Ｓａに応じて制御される。

【0032】

チャージポンプ３３は、クロック信号ＣＬＫを用いてフライングキャパシタを駆動することにより、電源電圧ＶＢＢよりも高い昇圧電圧ＶＧを生成してゲートドライバ３１に供給する昇圧部の一例である。なお、チャージポンプ３３の動作可否は、制御ロジック部４０からのイネーブル信号Ｓｂに応じて制御される。

【0033】

クランパ３４は、外部端子Ｔ１（＝電源電圧ＶＢＢの印加端）とＮＭＯＳＦＥＴ１０のゲートとの間に接続されている。外部端子Ｔ２に誘導性の負荷３が接続されるアプリケーションでは、ＮＭＯＳＦＥＴ１０をオンからオフへ切り替える際、負荷３の逆起電力により、出力電圧Ｖｏが負電圧（＜ＧＮＤ）となる。そのため、エネルギー吸収用にクランパ３４（いわゆるアクティブクランプ回路）が設けられている。

【0034】

ＮＭＯＳＦＥＴ３５のドレインは、ＮＭＯＳＦＥＴ１０のゲートに接続されている。ＮＭＯＳＦＥＴ３５のソースは、外部端子Ｔ２に接続されている。ＮＭＯＳＦＥＴ３５のゲートは、過電流保護信号Ｓ７１の印加端に接続されている。また、ＮＭＯＳＦＥＴ３５のドレイン・ゲート間には、抵抗３６とキャパシタ３７が直列に接続されている。

【0035】

ツェナダイオード３８のカソードは、ＮＭＯＳＦＥＴ１０のゲートに接続されている。ツェナダイオード３８のアノードは、ＮＭＯＳＦＥＴ１０のソースに接続されている。このように接続されたツェナダイオード３８は、ＮＭＯＳＦＥＴ１０のゲート・ソース間電圧（＝ＶＧ－Ｖｏ）を所定値以下に制限するクランプ素子として機能する。

【0036】

本構成例のゲート制御部３０において、過電流保護信号Ｓ７１がハイレベルに立ち上げられると、ゲート駆動信号Ｇ１が定常時のハイレベル（＝ＶＧ）から所定の時定数τ（＝Ｒ３６×Ｃ３７）で引き下げられていく。その結果、ＮＭＯＳＦＥＴ１０の導通度が徐々に低下していくので、出力電流Ｉｏに制限が掛けられる。一方、過電流保護信号Ｓ７１がローレベルに立ち下げられると、ゲート駆動信号Ｇ１が所定の時定数τで引き上げられていく。その結果、ＮＭＯＳＦＥＴ１０の導通度が徐々に上昇していくので、出力電流Ｉｏの制限が解除される。

【0037】

このように、本構成例のゲート制御部３０は、過電流保護信号Ｓ７１に応じて出力電流Ｉｏを制限するようにゲート駆動信号Ｇ１を制御する機能を備えている。

【0038】

＜過電流保護動作に関する考察＞
一般に、過電流保護動作は、（１）電流制限動作、（２）ヒカップ動作、及び、（３）オフラッチ動作の３種類に大別することができる。

【0039】

図３は、過電流保護動作の第１例（電流制限動作）を示す図である。本図で示したように、電流制限動作では、出力電流Ｉｏが過電流状態となったときに、ＮＭＯＳＦＥＴ１０のオン抵抗Ｒｏｎが引き上げられることにより、出力電流Ｉｏが所定の過電流制限値Ｉｏｃｐ以下に制限される。

【0040】

図４は、過電流保護動作の第２例（ヒカップ動作）を示す図である。本図で示したように、ヒカップ動作では、出力電流Ｉｏが過電流状態となったときに、所定のオン時間ｔｏｎ及びオフ時間ｔｏｆｆを繰り返すようにＮＭＯＳＦＥＴ１０がヒカップ駆動（＝オン状態とオフ状態が周期的に切り替わる間欠駆動）される。このヒカップ動作は、特に、誘導性の負荷３（＝ソレノイドコイルやリレーコイルなど）が接続される場合に有効である。

【0041】

図５は、過電流保護動作の第３例（オフラッチ動作）を示す図である。本図で示したように、オフラッチ動作では、出力電流Ｉｏが過電流状態となったときに、ＮＭＯＳＦＥＴ１０が強制的にオフされる。なお、一旦オフラッチ動作が掛かると、半導体集積回路装置１が再起動されるまで、ＮＭＯＳＦＥＴ１０がオフ状態に保持される。

【0042】

上記した３種類の過電流保護動作のうち、出力電流Ｉｏを周期的にオン／オフさせるヒカップ動作（図４）は、出力電流Ｉｏを流し続ける電流制限動作（図３）と比べて、過電流保護動作中における半導体集積回路装置１（特にＮＭＯＳＦＥＴ１０）の温度上昇を抑えることができる。

【0043】

特に、車両の基幹部（＝高温状態となるエンジンやトランスミッションなど）での使用が想定される半導体集積回路装置１では、過電流保護動作中に過熱状態とならないように上記のヒカップ動作が好まれている。

【0044】

しかしながら、従来のヒカップ動作では、ＮＭＯＳＦＥＴ１０のオン時間ｔｏｎ及びオフ時間ｔｏｆｆが予め固定されていた。そのため、ＮＭＯＳＦＥＴ１０のオン抵抗Ｒｏｎやパッケージの熱抵抗によっては、ヒカップ動作でも過熱状態に陥るおそれがあった。

【0045】

上記の考察に鑑み、以下では、ヒカップ動作時の安全性向上（温度上昇抑制）を実現することのできる過電流保護回路７１を提案する。

【0046】

＜過電流保護回路＞
図６は、過電流保護回路７１の一構成例を示す図である。本構成例の過電流保護回路７１は、過電流検出部７１ａと、ヒカップ制御部７１ｂと、ＮＯＲゲート７１ｃと、ＮＭＯＳＦＥＴ７１ｄ及び７１ｅと、を含む。

【0047】

過電流検出部７１ａは、センス電圧Ｖｓ（延いては出力電流Ｉｏ）を監視して、過電流検出信号Ｓ７１ａを生成する。例えば、過電流検出信号Ｓ７１ａは、過電流検出時（Ｉｏ＞Ｉｏｃｐ）にハイレベルとなり、過電流未検出時（Ｉｏ＜Ｉｏｃｐ）にローレベルとなる。なお、過電流検出信号Ｓ７１ａは、ヒカップ制御部７１ｂに出力される一方、先述の過電流保護信号Ｓ７１としてＮＭＯＳＦＥＴ３５のゲートにも出力されている。従って、ゲート駆動信号Ｇ１が過電流検出信号Ｓ７１ａ（＝過電流保護信号Ｓ７１）に応じて制御されるので、出力電流Ｉｏを過電流制限値Ｉｏｃｐ以下に制限することが可能となる。

【0048】

ヒカップ制御部７１ｂは、過電流検出信号Ｓ７１ａ及び温度検出信号Ｓ７１ｃの双方に基づいて、ヒカップ駆動信号Ｓ７１ｂを生成することにより、過電流検出時（Ｓ７１ａ＝Ｈ）にＮＭＯＳＦＥＴ１０をヒカップ駆動（間欠駆動）させる。なお、ヒカップ制御部７１ｂの構成及び動作については、後ほど詳述する。

【0049】

ＮＯＲゲート７１ｃは、第１温度検出信号Ｓ７３ａと第２温度検出信号Ｓ７３ｂとの否定論理和演算により温度検出信号Ｓ７１ｃを生成してヒカップ制御部７１ｂに出力する。

【0050】

第１温度検出信号Ｓ７３ａは、温度保護回路７３（特に温度検出部７３ａ）でＮＭＯＳＦＥＴ１０の温度Ｔｊ（ジャンクション温度）を検出することにより生成される。なお、第１温度検出信号Ｓ７３ａは、温度異常検出時（Ｔｊ＞Ｔｔｈ、例えば、Ｔｔｈ＝１００℃）にハイレベルとなり、温度異常未検出時（Ｔｊ＜Ｔｔｈ）にローレベルとなる。

【0051】

第２温度検出信号Ｓ７３ｂは、温度保護回路７３（特に温度差検出部７３ｂ）でＮＭＯＳＦＥＴ１０と他素子（制御ロジック部４０の構成素子など）との温度差ΔＴｊを検出することにより生成される。なお、第２温度検出信号Ｓ７３ａは、温度差異常検出時（ΔＴｊ＞ΔＴｔｈ）にハイレベルとなり、温度差異常未検出時（ΔＴｊ＜ΔＴｔｈ）にローレベルとなる。

【0052】

従って、第１温度検出信号Ｓ７３ａ及び第２温度検出信号Ｓ７３ｂの少なくとも一方がハイレベルであるときには、温度検出信号Ｓ７１ｃがローレベルとなり、第１温度検出信号Ｓ７３ａ及び第２温度検出信号Ｓ７３ｂの双方がローレベルであるときには、温度検出信号Ｓ７１ｃがハイレベルとなる。

【0053】

なお、第１温度検出信号Ｓ７１ａ及び第２温度検出信号Ｓ７１ｂの一方だけをヒカップ制御部７１ｂに入力する場合には、ＮＯＲゲート７１ｃを省略することができる。

【0054】

ＮＭＯＳＦＥＴ７１ｄのドレインは、ＮＭＯＳＦＥＴ１０のゲートに接続されている。ＮＭＯＳＦＥＴ７１ｄのゲート及びソースは、トランジスタ７１ｅのドレインに接続されている。なお、ＮＭＯＳＦＥＴ７１ｄは、デプレッション型である。従って、このように接続されたＮＭＯＳＦＥＴ７１ｄは、定電流源として機能する。

【0055】

ＮＭＯＳＦＥＴ７１ｅのドレインは、ＮＭＯＳＦＥＴ７１ｄのゲート及びソースに接続されている。ＮＭＯＳＦＥＴ７１ｅのソースは、接地端に接続されている。ＮＭＯＳＦＥＴ７１ｅのゲートは、ヒカップ駆動信号Ｓ７１ｂの印加端に接続されている。従って、ＮＭＯＳＦＥＴ７１ｅは、ヒカップ駆動信号Ｓ７１ｂがハイレベルであるときにオンして、ヒカップ駆動信号Ｓ７１ｂがローレベルであるときにオフする。

【0056】

なお、ＮＭＯＳＦＥＴ７１ｅがオンされているときには、ゲート信号Ｇ１がローレベル（＝ＧＮＤ）に引き下げられるので、ＮＭＯＳＦＥＴ１０が強制的にオフされる。一方、ＮＭＯＳＦＥＴ７１ｅがオフされているときには、ゲート信号Ｇ１がローレベル（＝ＧＮＤ）に引き下げられないので、ＮＭＯＳＦＥＴ１０の強制オフが解除される。

【0057】

すなわち、ヒカップ駆動信号Ｓ７１ｂのローレベル期間は、ヒカップ動作中におけるＮＭＯＳＦＥＴ１０のオン時間ｔｏｎに相当し、ヒカップ駆動信号Ｓ７１ｂのハイレベル期間は、ヒカップ動作中におけるＮＭＯＳＦＥＴ１０のオフ時間ｔｏｆｆに相当する。

【0058】

ここで、ヒカップ制御部７１ｂは、温度検出信号Ｓ７１ｃに応じて上記のオン時間ｔｏｎ及びオフ時間ｔｏｆｆの少なくとも一方を制御する機能を備えている。以下では、図面を参照しながら詳細に説明する。

【0059】

＜ヒカップ制御＞
図７は、過電流保護回路７１（特にヒカップ制御部７１）におけるヒカップ制御の一例を示す図である。なお、本図上段には、温度Ｔｊ又は温度差ΔＴｊの異常未検出時（Ｓ７１ｃ＝Ｈ、例えば、Ｔｊ＝２５℃）におけるヒカップ駆動信号Ｓ７１ｂの挙動が示されている。一方、本図下段には、温度Ｔｊ又は温度差ΔＴｊの異常検出時（Ｓ７１ｃ＝Ｌ、例えば、Ｔｊ＝１５０℃）におけるヒカップ駆動信号Ｓ７１ｂの挙動が示されている。

【0060】

本図上段で示すように、温度Ｔｊ又は温度差ΔＴｊの異常未検出時（Ｓ７１ｃ＝Ｈ）におけるヒカップ動作では、ヒカップ駆動信号Ｓ７１ｂのローレベル期間、すなわち、ＮＭＯＳＦＥＴ１０のオン時間ｔｏｎが第１オン時間ｔｏｎ１（例えば１０μｓ）に設定されて、ヒカップ駆動信号Ｓ７１ｂのハイレベル期間、すなわち、ＮＭＯＳＦＥＴ１０のオフ時間ｔｏｆｆが第１オフ時間ｔｏｆｆ１（例えば５００μｓ）に設定される。

【0061】

一方、本図下段で示したように、温度Ｔｊまたは温度差ΔＴｊの異常検出時（Ｓ７１ｃ＝Ｌ）におけるヒカップ動作では、ヒカップ駆動信号Ｓ７１ｂのローレベル期間、すなわち、ＮＭＯＳＦＥＴ１０のオン時間ｔｏｎが第２オン時間ｔｏｎ２（例えば５μｓ）に設定され、ヒカップ駆動信号Ｓ７１ｂのハイレベル期間、すなわち、ＮＭＯＳＦＥＴ１０のオフ時間ｔｏｆｆが第２オフ時間ｔｏｆｆ２（例えば１０００μｓ）に設定される。

【0062】

このように、温度Ｔｊ又は温度差ΔＴｊの異常検出時（Ｓ７１ｃ＝Ｌ）におけるヒカップ動作では、オン時間ｔｏｎが短縮されるとともに、オフ時間ｔｏｆｆが延長される。その結果、半導体集積回路装置１（特にＮＭＯＳＦＥＴ１０）の発熱を抑えることができるので、ヒカップ動作時の安全性を向上することが可能となる。

【0063】

なお、ヒカップ駆動信号Ｓ７１ｂがＥＣＵ２により周期的に監視されている場合には、その監視周期よりも短い周期でＮＭＯＳＦＥＴ１０のオン／オフが繰り返されるように、オン時間ｔｏｎ及びオフ時間ｔｏｆｆを適宜設定することが望ましい。

【0064】

＜ヒカップ制御部＞
図８は、ヒカップ制御部７１ｂの一構成例を示す図である。本構成例のヒカップ制御部７１ｂは、ＮＭＯＳＦＥＴｂ１～ｂ１０と、ＰＭＯＳＦＥＴｂ１１～ｂ１３と、電流源ｂ１４～ｂ１６と、キャパシタｂ１７と、抵抗ｂ１８～ｂ２０と、コンパレータｂ２１及びｂ２２と、ＲＳフリップフロップｂ２３と、を含む。

【0065】

電流源ｂ１４～ｂ１６それぞれの第１端は、いずれも内部電源電圧Ｖｒｅｇの印加端に接続されている。電流源ｂ１４～ｂ１６それぞれの制御端は、いずれも過電流検出信号Ｓ７１ａの印加端に接続されている。なお、電流源ｂ１４～ｂ１６は、それぞれ、過電流検出時（Ｓ７１ａ＝Ｈ）に電流Ｉａ～Ｉｃの生成を行い、過電流未検出時（Ｓ７１ａ＝Ｌ）に電流Ｉａ～Ｉｃの生成を停止する。

【0066】

ＮＭＯＳＦＥＴｂ１及びｂ２それぞれのドレインは、いずれも、電流源ｂ１４の第２端（＝電流Ｉａの出力端）に接続されている。ＮＭＯＳＦＥＴｂ１のゲートは、温度検出信号Ｓ７１ｃの印加端に接続されている。ＮＭＯＳＦＥＴｂ２～ｂ４それぞれのゲートは、いずれもＮＭＯＳＦＥＴｂ２のドレインに接続されている。ＮＭＯＳＦＥＴｂ１～ｂ４それぞれのソースは、いずれも接地端に接続されている。

【0067】

ＮＭＯＳＦＥＴｂ４～ｂ６それぞれのドレインは、いずれも電流源ｂ１５の第２端（＝電流Ｉｂの出力端）に接続されている。ＮＭＯＳＦＥＴｂ５のゲートは、過電流検出信号Ｓ７１ａの印加端に接続されている。ＮＭＯＳＦＥＴｂ６及びｂ７それぞれのゲートは、いずれもＮＭＯＳＦＥＴｂ６のドレインに接続されている。ＮＭＯＳＦＥＴｂ５～ｂ７それぞれのソースは、いずれも接地端に接続されている。

【0068】

ＮＭＯＳＦＥＴｂ８及びｂ９それぞれのドレインは、いずれも、電流源ｂ１６の第２端（＝電流Ｉｃの出力端）に接続されている。ＮＭＯＳＦＥＴｂ８のゲートは、過電流検出信号Ｓ７１ａの印加端に接続されている。ＮＭＯＳＦＥＴｂ９及びｂ１０それぞれのゲートは、いずれもＮＭＯＳＦＥＴｂ９のドレインに接続されている。ＮＭＯＳＦＥＴｂ８～ｂ１０それぞれのソースは、いずれも接地端に接続されている。

【0069】

ＰＭＯＳＦＥＴｂ１１～ｂ１３それぞれのソースは、いずれも内部電源電圧Ｖｒｅｇの印加端に接続されている。ＰＭＯＳＦＥＴｂ１１及びｂ１２それぞれのゲート、並びに、ＰＭＯＳＦＥＴｂ１３のドレインは、いずれもＰＭＯＳＦＥＴｂ１１のドレインに接続されている。ＰＭＯＳＦＥＴｂ１１のドレインは、ＮＭＯＳＦＥＴｂ７のドレインに接続されている。ＰＭＯＳＦＥＴｂ１３のゲートは、ＲＳフリップフロップｂ２３の出力端（＝ヒカップ駆動信号Ｓ７１ｂの印加端）に接続されている。

【0070】

なお、上記構成要素のうち、電流源ｂ１４及びｂ１５、ＮＭＯＳＦＥＴｂ１及びｂ２、ＮＭＯＳＦＥＴｂ４～ｂ７、並びに、ＰＭＯＳＦＥＴｂ１１～ｂ１３は、キャパシタｂ１７の充電電流Ｉ１を生成する充電電流生成部として機能する。

【0071】

また、上記構成要素のうち、電流源ｂ１４及びｂ１６、ＮＭＯＳＦＥＴｂ１～ｂ３、及び、ＮＭＯＳＦＥＴｂ８～ｂ１０は、キャパシタｂ１７の放電電流Ｉ２（＜Ｉ１）を生成する放電電流生成部として機能する。

【0072】

キャパシタｂ１７の第１端は、ＰＭＯＳＦＥＴｂ１２のドレイン、並びに、ＮＭＯＳＦＥＴｂ３及びｂ１０それぞれのドレインに接続されている。キャパシタの第２端は、接地端に接続されている。

【0073】

抵抗ｂ１８の第１端は、内部電源電圧Ｖｒｅｇの印加端に接続されている。抵抗ｂ１８の第２端及び抵抗ｂ１９の第１端は、いずれも閾値電圧ＶＨの印加端に接続されている。抵抗ｂ１９の第２端及び抵抗ｂ２０の第１端は、いずれも閾値電圧ＶＬ（＜ＶＨ）の印加端に接続されている。抵抗ｂ２０の第２端は、接地端に接続されている。

【0074】

コンパレータｂ２１は、反転入力端（－）に入力される閾値電圧ＶＨと、非反転入力端（＋）に入力されるキャパシタｂ１７の充電電圧ＶＣとを比較して、ＲＳフリップフロップｂ２３のセット信号Ｓ（＝第１比較信号に相当）を生成する。セット信号Ｓは、ＶＣ＞ＶＨであるときにハイレベルとなり、ＶＣ＜ＶＨであるときにローレベルとなる。

【0075】

コンパレータｂ２２は、反転入力端（－）に入力される閾値電圧ＶＬと、非反転入力端（＋）に入力されるキャパシタｂ１７の充電電圧ＶＣとを比較して、ＲＳフリップフロップｂ２３のリセット信号Ｒ（＝第２比較信号に相当）を生成する。リセット信号Ｒは、ＶＣ＞ＶＬであるときにハイレベルとなり、ＶＣ＜ＶＬであるときにローレベルとなる。

【0076】

ＲＳフリップフロップｂ２３は、セット端（Ｓ）に入力されるセット信号Ｓと、リセット端（Ｒ）に入力されるリセット信号Ｒに応じて、反転出力端（ＱＢ）からヒカップ駆動信号Ｓ７１ｂを出力する。なお、ヒカップ駆動信号Ｓ７１ｂは、セット信号Ｓがハイレベルに立ち上がるタイミングでローレベルにセットされ、リセット信号Ｒがローレベルに立ち下がるタイミングでハイレベルにリセットされる。

【0077】

上記構成から成るヒカップ制御部７１ｂにおいて、過電流未検出時（Ｓ７１ａ＝Ｌ）には、キャパシタｂ１７の充電電流Ｉ１及び放電電流Ｉ２がいずれも生成されない状態となる。このとき、ヒカップ駆動信号Ｓ７１ｂがローレベルに固定されて、ＮＭＯＳＦＥＴ７１ｅがオフしたままとなる。この状態は、ＮＭＯＳＦＥＴ１０の強制オフが解除された状態、すなわち、ヒカップ動作が実施されない状態に相当する。

【0078】

一方、過電流検出時（Ｓ７１ａ＝Ｈ）には、キャパシタｂ１７の充電電流Ｉ１及び放電電流Ｉ２がそれぞれ生成される状態となる。

【0079】

ここで、例えば、ヒカップ駆動信号Ｓ７１ｂがハイレベルである場合を考える。この場合、ＰＭＯＳＦＥＴｂ１３がオフされて、ＰＭＯＳＦＥＴｂ１１及びｂ１２から成るカレントミラーが有効となるので、充電電流Ｉ１がキャパシタｂ１７に流し込まれる。一方、放電電流Ｉ２は、ヒカップ駆動信号Ｓ７１ｂの論理レベルに依ることなく、キャパシタｂ１７から常時引き抜かれている。従って、キャパシタｂ１７は、充電電流Ｉ１から放電電流Ｉ２を差し引いた差分電流（＝Ｉ１－Ｉ２）により充電される。その結果、充電電圧ＶＣは、差分電流（＝Ｉ１－Ｉ２）に応じた傾きで上昇していく。

【0080】

充電電圧ＶＣが閾値電圧ＶＨを上回ると、ヒカップ駆動信号Ｓ７１ｂがローレベルにセットされてＰＭＯＳＦＥＴｂ１３がオンされるので、ＰＭＯＳＦＥＴｂ１１及びｂ１２から成るカレントミラーが無効となる。従って、充電電流Ｉ１がキャパシタｂ１７に供給されなくなり、キャパシタｂ１７が放電電流Ｉ２により放電される。その結果、充電電圧ＶＣは、放電電流Ｉ２に応じた傾きで低下していく。

【0081】

充電電圧ＶＣが閾値電圧ＶＬを下回ると、ヒカップ駆動信号Ｓ７１ｂがハイレベルにリセットされるので、ＰＭＯＳＦＥＴｂ１３が再びオフされる。従って、上記の差分電流（＝Ｉ１－Ｉ２）によるキャパシタｂ１７の充電が再開される。

【0082】

以降も上記と同様の動作が繰り返されることにより、ヒカップ駆動信号Ｓ７１ｂが周期的にパルス駆動される。

【0083】

なお、充電電圧ＶＣが閾値電圧ＶＨから閾値電圧ＶＬまで低下する間、ヒカップ駆動信号Ｓ７１ｂがローレベルとなり、ＮＭＯＳＦＥＴ１０の強制オフが解除される。つまり、キャパシタｂ１７の放電期間は、ヒカップ動作におけるＮＭＯＳＦＥＴ１０のオン時間ｔｏｎに相当する。

【0084】

一方、充電電圧ＶＣが閾値電圧ＶＬから閾値電圧ＶＨまで上昇する間、ヒカップ駆動信号Ｓ７１ｂがハイレベルとなり、ＮＭＯＳＦＥＴ１０が強制オフされる。つまり、キャパシタｂ１７の充電期間は、ヒカップ動作におけるＮＭＯＳＦＥＴ１０のオフ時間ｔｏｆｆに相当する。

【0085】

ところで、上記の充電電流Ｉ１及び放電電流Ｉ２は、それぞれ、温度検出信号Ｓ７１ｃの論理レベルに応じた電流値に切り替えられる。

【0086】

まず、温度Ｔｊまたは温度差ΔＴｊの異常未検出時（Ｓ７１ｃ＝Ｈ）について考える。この場合、ＮＭＯＳＦＥＴｂ１がオンして、ＮＭＯＳＦＥＴｂ２～ｂ４から成るカレントミラーが無効とされる。その結果、電流Ｉｂが充電電流Ｉ１となり、電流Ｉｃが放電電流Ｉ２となる。従って、充電電圧ＶＣは、充電電流Ｉ１（＝Ｉｂ）から放電電流Ｉ２（＝Ｉｃ）を差し引いた差分電流（＝Ｉｂ－Ｉｃ）に応じた傾きで上昇し、放電電流Ｉ２（＝Ｉｃ）に応じた傾きで低下する。

【0087】

次に、温度Ｔｊまたは温度差ΔＴｊの異常検出時（Ｓ７１ｃ＝Ｌ）について考える。この場合、ＮＭＯＳＦＥＴｂ１がオフして、ＮＭＯＳＦＥＴｂ２～ｂ４から成るカレントミラーが有効とされる。その結果、電流Ｉｂから電流Ｉａを差し引いた差分電流（＝Ｉｂ－Ｉａ）が充電電流Ｉ１となり、電流Ｉｃに電流Ｉａを足し合わせた加算電流（＝Ｉｃ＋Ｉａ）が放電電流Ｉ２となる。従って、充電電圧ＶＣは、充電電流Ｉ１（＝Ｉｂ－Ｉａ）から放電電流Ｉ２（＝Ｉｃ＋Ｉａ）を差し引いた差分電流（＝Ｉｂ－Ｉｃ－２×Ｉａ）に応じた傾きで上昇し、放電電流Ｉ２（＝Ｉｃ＋Ｉａ）に応じた傾きで低下する。

【0088】

このように、ヒカップ制御部７１ｂは、温度Ｔｊまたは温度差ΔＴｊの異常検出時（Ｓ７１ｃ＝Ｌ）において、充電電流Ｉ１を減少させると共に、放電電流Ｉ２を増大させる。その結果、キャパシタｂ１７の放電期間（＝オン時間ｔｏｎ）が短縮されて、キャパシタｂ１７の充電期間（＝オフ時間ｔｏｆｆ）が延長される。従って、半導体集積回路装置１（特にＮＭＯＳＦＥＴ１０）の発熱を抑えることが可能となる。

【0089】

図９は、充電電圧ＶＣとヒカップ駆動信号Ｓ７１ｂの挙動を示す図である。なお、本図中において、実線は温度Ｔｊ又は温度差ΔＴｊの異常未検出時（Ｓ７１ｃ＝Ｈ、例えば、Ｔｊ＝２５℃）における挙動を示しており、破線は温度Ｔｊ又は温度差ΔＴｊの異常検出時（Ｓ７１ｃ＝Ｌ、例えば、Ｔｊ＝１５０℃）における挙動を示している。

【0090】

まず、実線を参照しつつ、温度Ｔｊ又は温度差ΔＴｊの異常未検出時（Ｓ７１ｃ＝Ｈ）における挙動について、詳細に説明する。この場合、充電電圧ＶＣは、充電電流Ｉ１（＝Ｉｂ）から放電電流Ｉ２（＝Ｉｃ）を差し引いた差分電流（＝Ｉｂ－Ｉｃ）に応じた傾きで上昇し、放電電流Ｉ２（＝Ｉｃ）に応じた傾きで低下する。

【0091】

このとき、ＮＭＯＳＦＥＴ１０のオン時間ｔｏｎは、第１オン時間ｔｏｎ１（＝｛（ＶＨ－ＶＬ）／Ｉｃ｝×Ｃ、ただしＣはキャパシタｂ１７の容量値）に設定される。一方、オフ時間ｔｏｆｆは、第１オフ時間ｔｏｆｆ１（｛（ＶＨ－ＶＬ）／（Ｉｂ－Ｉｃ）｝×Ｃ）に設定される。

【0092】

次に、破線を参照しながら、温度Ｔｊ又は温度差ΔＴｊの異常検出時（Ｓ７１ｃ＝Ｌ）における挙動について詳細に説明する。この場合、充電電圧ＶＣは、先述の異常未検出時（Ｓ７１ｃ＝Ｈ）と比べて、充電電流Ｉ１（＝Ｉｂ－Ｉａ）から放電電流Ｉ２（＝Ｉｃ＋Ｉａ）を差し引いた差分電流（＝Ｉｂ－Ｉｃ－２×Ｉａ）に応じた傾きでより緩やかに上昇し、放電電流Ｉ２（＝Ｉｃ＋Ｉａ）に応じた傾きでより急峻に低下する。

【0093】

このとき、ＮＭＯＳＦＥＴ１０のオン時間ｔｏｎは、第１オン時間ｔｏｎ１よりも短い第２オン時間ｔｏｎ２（＝｛（ＶＨ－ＶＬ）／（Ｉｃ＋Ｉａ）｝×Ｃ）に設定される。これに対して、オフ時間ｔｏｆｆは、第１オフ時間ｔｏｆｆ２よりも長い第２オフ時間ｔｏｆｆ２（｛（ＶＨ－ＶＬ）／（Ｉｂ－Ｉｃ－２×Ｉａ）｝×Ｃ）に設定される。

【0094】

すなわち、温度Ｔｊまたは温度差ΔＴｊの異常検出時（Ｓ７１ｃ＝Ｌ）には、ＮＭＯＳＦＥＴ１０のオン時間ｔｏｎが短縮されて、オフ時間ｔｏｆｆが延長される。従って、半導体集積回路装置１（特にＮＭＯＳＦＥＴ１０）の発熱を抑えることが可能となる。

【0095】

＜ヒカップ制御（変形例）＞
なお、上記実施形態では、温度Ｔｊ（又は温度差ΔＴｊ）と単一の閾値Ｔｔｈ（又は閾値ΔＴｔｈ）との比較結果に応じてオン時間ｔｏｎ及びオフ時間ｔｏｆｆを調整する例を挙げたが、ヒカップ制御の手法は、これに限定されるものではない。

【0096】

図１０は、ヒカップ制御の第１変形例を示す図である。本変形例において、Ｔｊ＜Ｔｔｈ１であるときには、オン時間がｔｏｎが第１オン時間ｔｏｎ１に設定されて、オフ時間ｔｏｆｆが第１オフ時間ｔｏｆｆ１に設定される。一方、Ｔｔｈ１＜Ｔｊ＜Ｔｔｈ２であるときには、オン時間ｔｏｎが第２オン時間ｔｏｎ２（＜ｔｏｎ１）に設定されて、オフ時間ｔｏｆｆが第２オフ時間ｔｏｆｆ２（＞ｔｏｆｆ２）に設定される。また、Ｔｊ＞Ｔｔｈ２であるときには、オン時間ｔｏｎが第３オン時間ｔｏｎ３（＜ｔｏｎ２）に設定されて、オフ時間ｔｏｆｆが第３オフ時間ｔｏｆｆ３（＞ｔｏｆｆ２）に設定される。

【0097】

このように、複数の閾値Ｔｔｈ１及びＴｔｈ２を設け、オン時間ｔｏｎ及びオフ時間ｔｏｆｆを多段切替としてもよい。

【0098】

図１１は、ヒカップ制御の第２変形例を示す図である。本変形例において、Ｔｊ＜Ｔｔｈ１であるときには、オン時間ｔｏｎが第１オン時間ｔｏｎ１に設定されて、オフ時間ｔｏｆｆが第１オフ時間ｔｏｆｆに設定される。一方、Ｔｔｈ１＜Ｔｊ＜Ｔｔｈ２であるときには、温度Ｔｊが高いほど、オン時間ｔｏｎが短縮されてオフ時間ｔｏｆｆが延長される。また、Ｔｊ＞Ｔｔｈ２であるときには、オン時間ｔｏｎが第２オン時間ｔｏｎ２（＜ｔｏｎ１）に設定されて、オフ時間ｔｏｆｆが第２オフ時間ｔｏｆｆ２（＞ｔｏｆｆ１）に設定される。

【0099】

複数の閾値Ｔｔｈ１及びＴｔｈ２を設け、第１オン時間ｔｏｎ１と第２オン時間ｔｏｎ２との間、並びに、第１オフ時間ｔｏｆｆ１と第２オフ時間ｔｏｆｆ２との間に、それぞれ、連続的な遷移温度領域を設けてもよい。

【0100】

＜ＩＣレイアウト＞
図１２は、２チャンネル化された半導体集積回路装置１のレイアウト図である。本図で示したように、各チャンネルのパワーＭＯＳＦＥＴ（それぞれ、図１のＮＭＯＳＦＥＴ１０に相当）は、チップの中央部ではなく側辺部に配置されている。なお、各チャンネルのパワーＭＯＳＦＥＴは、それぞれの平面視において、Ｌ字型に形成されている。これは、インダクタなどの誘導性負荷に対する耐量を高めるための形状として一般的である。

【0101】

チップの中央部には、各チャンネルのドライバＤＲＶ（それぞれ、図１のゲート制御部３０に相当）と温度保護回路ＴＳＤ／ΔＴｊ（図１の温度保護回路７３に相当）が形成されており、各チャンネルのパワーＭＯＳＦＥＴないしはその他の回路要素により、その周囲を取り囲まれている。

【0102】

パワーＭＯＳＦＥＴの温度Ｔｊ１を検出する温度検出素子Ｄ１は、パワーＭＯＳＦＥＴの形成領域内において、最も熱集中を生じやすい箇所に配設することが望ましい。単純に考えると、当該箇所はパワーＭＯＳＦＥＴの中央部であるように思われるが、実際には、パッドの配置やパワーＭＯＳＦＥＴの面積などに依存して、最も熱集中を生じやすい箇所が決まる。本図では、パワーＭＯＳＦＥＴが２チャンネルであることから、左右の均等性やレイアウト配線の敷設容易性を鑑み、パワーＭＯＳＦＥＴのパッド近傍（特に、パッドの四角のうち温度保護回路ＴＳＤ／ΔＴｊに最も近い角部の近傍）に温度検出素子Ｄ１が設けられており、当該箇所で最も発熱が集中するようにパッドの位置が調整されている。

【0103】

また、パワーＭＯＳＦＥＴ以外の集積回路の温度Ｔｊ２を検出する温度検出素子Ｄ２についても、パワーＭＯＳＦＥＴから不必要に遠ざける必要はなく、むしろ、検出精度を鑑みればパワーＭＯＳＦＥＴの近傍に配置することが望ましい。本図の例では、パワーＭＯＳＦＥＴに隣接する温度保護回路ＴＳＤ／ΔＴｊの形成領域内に温度検出素子Ｄ２が配設されている。パワーＭＯＳＦＥＴの温度Ｔｊ１（＝温度検出素子Ｄ１の検出信号）は、パワーＭＯＳＦＥＴがオンして電流が流れるときに一気に上昇し、パワーＭＯＳＦＥＴがオフすると低下する。一方、温度保護回路ＴＳＤ／ΔＴｊの温度Ｔｊ２（＝温度検出素子Ｄ２の検出信号）は、パワーＭＯＳＦＥＴの発熱により徐々に変化する。

【0104】

なお、温度保護回路ＴＳＤ／ΔＴｊは、パワーＭＯＳＦＥＴの温度Ｔｊ１を監視する機能ブロック（図６の温度検出部７３ａに相当）だけでなく、パワーＭＯＳＦＥＴとそれ以外の集積回路との温度差ΔＴｊ（＝Ｔｊ１－Ｔｊ２）を監視する機能ブロック（図６の温度検出部７３ｂ）も備えている。

【0105】

＜車両への適用＞
図１３は、車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（本図では不図示）と、バッテリから電力供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８とを搭載している。なお、本図における電子機器Ｘ１１～Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。

【0106】

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

【0107】

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

【0108】

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

【0109】

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。

【0110】

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

【0111】

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

【0112】

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

【0113】

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

【0114】

なお、先に説明した半導体集積回路装置１、ＥＣＵ２、及び、負荷３は、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。

【0115】

＜総括＞
以下では、これまでに説明してきた種々の実施形態について総括的に述べる。

【0116】

本明細書中に開示されている過電流保護回路は、スイッチ素子に流れる出力電流が過電流状態となったときに所定のオン時間及びオフ時間を繰り返すように前記スイッチ素子をヒカップ駆動するヒカップ制御部を有し、前記ヒカップ制御部は、温度検出信号に応じて前記オン時間及び前記オフ時間の少なくとも一方を制御する構成（第１の構成）である。

【0117】

なお、上記第１の構成から成る過電流保護回路において、前記温度検出信号は、前記スイッチ素子の温度、及び、前記スイッチ素子と他素子との温度差の少なくとも一方を検出して生成される構成（第２の構成）にしてもよい。

【0118】

また、上記第２の構成から成る過電流保護回路において、前記ヒカップ制御部は、前記温度及び前記温度差の少なくとも一方が所定の閾値よりも高いときに前記オン時間の短縮及び前記オフ時間の延長の少なくとも一方を実施する構成（第３の構成）にしてもよい。

【0119】

また、上記第１～第３いずれかの構成から成る過電流保護回路において、前記ヒカップ制御部は、キャパシタと、前記キャパシタの充電電流を生成する充電電流生成部と、前記キャパシタの放電電流を生成する放電電流生成部と、前記キャパシタの充電電圧と第１閾値電圧を比較して第１比較信号を生成する第１コンパレータと、前記充電電圧と第２閾値電圧を比較して第２比較信号を生成する第２コンパレータと、前記第１比較信号及び前記第２比較信号に応じて前記スイッチ素子のヒカップ駆動信号を生成するフリップフロップと、を含む構成（第４の構成）にしてもよい。

【0120】

また、上記第４の構成から成る過電流保護回路において、前記ヒカップ制御部は、前記スイッチ素子の温度、及び、及び前記スイッチ素子と他素子との温度差の少なくとも一方が所定の閾値よりも高いときに、前記充電電流及び前記放電電流の少なくとも一方を変化させる構成（第５の構成）にしてもよい。

【0121】

また、上記第１～第５いずれかの構成から成る過電流保護回路は、前記出力電流を過電流制限値以下に制限する過電流検出部をさらに有する構成（第６の構成）にしてもよい。

【0122】

また、本明細書中に開示されているスイッチ装置は、スイッチ素子と、上記第１～第６いずれかの構成から成る過電流保護回路と、を有する構成（第７の構成）とされている。

【0123】

また、本明細書中に開示されている電子機器は、上記第７の構成から成るスイッチ装置と、前記スイッチ装置に接続される負荷と、を有する構成（第８の構成）とされている。

【0124】

なお、上記第８の構成から成る電子機器において、前記負荷は、バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータである構成（第９の構成）にしてもよい。

【0125】

また、本明細書中に開示されている車両は、上記第８または第９の構成から成る電子機器を有する構成（第１０の構成）とされている。

【0126】

＜その他の変形例＞
上記の実施形態では、車載用のハイサイドスイッチＬＳＩを例に挙げたが、本明細書中に開示されている過電流保護回路の適用対象は、何らこれに限定されるものではなく、例えば、その他の車載用ＩＰＤ（車載用電源ＬＳＩなど）はもちろん、車載用途以外の半導体集積回路装置（例えば汎用的な電源制御回路）にも広く適用することができる。

【0127】

また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【産業上の利用可能性】

【0128】

本明細書中に開示されている発明は、車載用ＩＰＤなどに利用することが可能である。

【符号の説明】

【0129】

１ 半導体集積回路装置（スイッチ装置）
２ ＥＣＵ
３ 負荷
４ 外部センス抵抗
１０ ＮＭＯＳＦＥＴ（スイッチ素子）
２０ 出力電流監視部
２１、２２ ＮＭＯＳＦＥＴ
２３ センス抵抗
３０ ゲート制御部
３１ ゲートドライバ
３２ オシレータ
３３ チャージポンプ（昇圧部）
３４ クランパ
３５ ＮＭＯＳＦＥＴ
３６ 抵抗
３７ キャパシタ
３８ ツェナダイオード（クランプ素子）
４０ 制御ロジック部
５０ 信号入力部
６０ 内部電源部
７０ 異常保護部
７１ 過電流保護回路
７１ａ 過電流検出部
７１ｂ ヒカップ制御部
７１ｃ ＮＯＲゲート
７１ｄ、７１ｅ ＮＭＯＳＦＥＴ
７２ オープン保護回路
７３ 温度保護回路
７３ａ 温度検出部
７３ｂ 温度差検出部
７４ 減電圧保護回路
８０ 出力電流検出部
９０ 信号出力部
ｂ１～ｂ１０ ＮＭＯＳＦＥＴ
ｂ１１～ｂ１３ ＰＭＯＳＦＥＴ
ｂ１４～ｂ１６ 電流源
ｂ１７ キャパシタ
ｂ１８～ｂ２０ 抵抗
ｂ２１、ｂ２２ コンパレータ
ｂ２３ ＲＳフリップフロップ
Ｄ１、Ｄ２ 温度検出素子
Ｔ１～Ｔ４ 外部端子
Ｘ 車両
Ｘ１１～Ｘ１８ 電子機器

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】