特許 7385857 ショットキーダイオード

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-15

(45)【発行日】2023-11-24

(54)【発明の名称】ショットキーダイオード

(51)【国際特許分類】

   H01L 29/872 20060101AFI20231116BHJP

   H01L 29/861 20060101ALI20231116BHJP

   H01L 29/868 20060101ALI20231116BHJP

   H01L 29/47 20060101ALI20231116BHJP

【ＦＩ】

H01L29/86 301F

H01L29/86 301D

H01L29/86 301E

H01L29/91 K

H01L29/48 D

H01L29/48 F

【請求項の数】 6

(21)【出願番号】P 2019071261

(22)【出願日】2019-04-03

(65)【公開番号】P2020170787

(43)【公開日】2020-10-15

【審査請求日】2022-03-25

(73)【特許権者】

【識別番号】390005223

【氏名又は名称】株式会社タムラ製作所

(73)【特許権者】

【識別番号】515277942

【氏名又は名称】株式会社ノベルクリスタルテクノロジー

(74)【代理人】

【識別番号】110002583

【氏名又は名称】弁理士法人平田国際特許事務所

(72)【発明者】

【氏名】佐々木 公平

【審査官】恩田 和彦

(56)【参考文献】

【文献】国際公開第２０１８／１５０４５１（ＷＯ，Ａ１）

【文献】特開２０１８－１４２５７７（ＪＰ，Ａ）

【文献】特開２０１８－０６０９９２（ＪＰ，Ａ）

【文献】特開２０１４－２０５８９９（ＪＰ，Ａ）

【文献】特開２０１３－２１９３３２（ＪＰ，Ａ）

【文献】特開２０１４－１８３２４４（ＪＰ，Ａ）

【文献】特開２００９－２２４１３６（ＪＰ，Ａ）

【文献】特開２００８－２８２９７３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／８７２

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２９／８６８

Ｈ０１Ｌ ２９／４７

Ｈ０１Ｌ ２１／３２９

(57)【特許請求の範囲】

【請求項1】

Ｇａ_２Ｏ_３系単結晶からなり、一方の面に開口する複数のトレンチを有するｎ型半導体層と、
前記ｎ型半導体層の隣接する前記トレンチの間のメサ形状領域に接続されたアノード電極と、
絶縁膜に覆われた状態で前記複数のトレンチのそれぞれに埋め込まれ、前記アノード電極に電気的に接続されたトレンチアノード電極と、
前記ｎ型半導体層の前記アノード電極と反対側に直接又は間接的に接続されたカソード電極と、
前記メサ形状領域の一部及び前記アノード電極に接続されたｐ型半導体部材と、
を備えた、ショットキーダイオード。

【請求項2】

前記ｐ型半導体部材が、価電子帯の上端のエネルギーが前記Ｇａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギー以上である第１のｐ型半導体部材を含む、
請求項１に記載のショットキーダイオード。

【請求項3】

前記第１のｐ型半導体部材が、Ｇａ_２Ｏ_３、ＮｉＯ、Ｃｕ_２Ｏ、ＳｎＯ、ＺｎＳｅ、ＧａＮ、ＳｉＣ、Ｓｉ、又はＧａＡｓからなる、
請求項２に記載のショットキーダイオード。

【請求項4】

前記ｐ型半導体部材が、価電子帯の上端のエネルギーが前記Ｇａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギーに２ｅＶを加えたエネルギー以下である第２のｐ型半導体部材を含む、
請求項１～３のいずれか１項に記載のショットキーダイオード。

【請求項5】

前記第２のｐ型半導体部材が、ＺｎＳｅ、ＧａＮ、又はダイアモンドからなる、
請求項４に記載のショットキーダイオード。

【請求項6】

前記第２のｐ型半導体部材の価電子帯の上端のエネルギーが、前記Ｇａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギー以下である、
請求項４に記載のショットキーダイオード。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ショットキーダイオードに関する。

【背景技術】

【0002】

従来、ジャンクションバリアショットキー（ＪＢＳ）ダイオードと呼ばれる、ｐｎ接合とショットキー接合を組み合わせた構造を有するダイオードが知られている（例えば、特許文献１参照）。ＪＢＳダイオードにおいては、ｐｎダイオード部分にサージ電流を流すことができるため、ｐｎ接合を有しないショットキーバリアダイオードと比較して、サージ電流への耐性に優れる。

【0003】

特許文献１に記載のＪＢＳダイオードは、ＳｉＣからなるｎ^－型ドリフト層と、ｎ^－型ドリフト層にｐ型不純物をイオン注入することにより得られるｐ型層を有し、ｎ^－型ドリフト層とｐ型層がｐｎ接合を形成している。

【0004】

また、従来、ゲート電極が半導体層に埋め込まれたトレンチＭＯＳ型のＧａ_２Ｏ_３系ショットキーダイオードが知られている（例えば、特許文献２参照）。Ｇａ_２Ｏ_３系の半導体デバイスは、Ｇａ_２Ｏ_３の広いバンドギャップに代表される物性から、高耐圧・低損失であることが知られている。さらに、特許文献１に記載のショットキーダイオードは、トレンチＭＯＳ構造を用いているため、半導体層の抵抗を増加することなく、より高い耐圧を得ることができる。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２００８－２８２９７３号公報

【文献】特開２０１８－１４２５７７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、特許文献２に示されるようなＧａ_２Ｏ_３系ショットキーダイオードのサージ電流への耐性を向上させようとした場合、ｐ型のＧａ_２Ｏ_３を得ることが非常に困難であるため、Ｇａ_２Ｏ_３層にｐ型不純物を添加してｐｎ接合領域を形成することができない。

【0007】

本発明の目的は、高耐圧かつ低損失であり、かつサージ電流への耐性に優れたＧａ_２Ｏ_３系のショットキーダイオードを提供することにある。

【課題を解決するための手段】

【0008】

本発明の一態様は、上記目的を達成するために、下記［１］～［６］のショットキーダイオードを提供する。

【0009】

［１］Ｇａ_２Ｏ_３系単結晶からなり、一方の面に開口する複数のトレンチを有するｎ型半導体層と、前記ｎ型半導体層の隣接する前記トレンチの間のメサ形状領域に接続されたアノード電極と、絶縁膜に覆われた状態で前記複数のトレンチのそれぞれに埋め込まれ、前記アノード電極に電気的に接続されたトレンチアノード電極と、前記ｎ型半導体層の前記アノード電極と反対側に直接又は間接的に接続されたカソード電極と、前記メサ形状領域の一部及び前記アノード電極に接続されたｐ型半導体部材と、を備えた、ショットキーダイオード。
［２］前記ｐ型半導体部材が、価電子帯の上端のエネルギーが前記Ｇａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギー以上である第１のｐ型半導体部材を含む、上記［１］に記載のショットキーダイオード。
［３］前記第１のｐ型半導体部材が、Ｇａ_２Ｏ_３、ＮｉＯ、Ｃｕ_２Ｏ、ＳｎＯ、ＺｎＳｅ、ＧａＮ、ＳｉＣ、Ｓｉ、又はＧａＡｓからなる、上記［２］に記載のショットキーダイオード。
［４］前記ｐ型半導体部材が、価電子帯の上端のエネルギーが前記Ｇａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギーに２ｅＶを加えたエネルギー以下である第２のｐ型半導体部材を含む、上記［１］～［３］のいずれか１項に記載のショットキーダイオード。
［５］前記第２のｐ型半導体部材が、ＺｎＳｅ、ＧａＮ、又はダイアモンドからなる、上記［４］に記載のショットキーダイオード。
［６］前記第２のｐ型半導体部材の価電子帯の上端のエネルギーが、前記Ｇａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギー以下である、上記［４］に記載のショットキーダイオード。

【発明の効果】

【0010】

本発明によれば、高耐圧かつ低損失であり、かつサージ電流への耐性に優れたＧａ_２Ｏ_３系のショットキーダイオードを提供することができる。

【図面の簡単な説明】

【0011】

【図1】図１は、本発明の実施の形態に係るショットキーダイオードの垂直断面図である。

【図2】図２は、ｐ型半導体部材とＧａ_２Ｏ_３系単結晶からなるｎ型半導体層のバンド構造と、正孔の流れを模式的に示す図である。

【図3】図３は、ショットキーダイオードがｐ型半導体部材を含む場合（Ａ）と含まない場合（Ｂ）の、突入電流が流れるときの電流－電圧特性を模式的に示すグラフである。

【図4】図４は、ｐ型半導体部材とＧａ_２Ｏ_３系単結晶からなるｎ型半導体層のバンド構造と、正孔の流れを模式的に示す図である。

【図5】図５は、本発明の実施の形態に係るショットキーダイオードの変形例の垂直断面図である。

【発明を実施するための形態】

【0012】

〔第１の実施の形態〕
（ショットキーダイオードの構成）
図１は、第１の実施の形態に係るショットキーダイオード１の垂直断面図である。ショットキーダイオード１は、トレンチＭＯＳ構造を有する縦型のショットキーダイオードである。

【0013】

ショットキーダイオード１は、ｎ型半導体基板１０と、ｎ型半導体基板１０に積層される層であって、そのｎ型半導体基板１０と反対側の面１８に開口するトレンチ１２を有するｎ型半導体層１１と、ｎ型半導体層１１の面１８上に形成されたアノード電極１３と、ｎ型半導体基板１０のｎ型半導体層１１と反対側の面上に形成されたカソード電極１４と、ｎ型半導体層１１のトレンチ１２の内面を覆うトレンチ絶縁膜１５と、ｎ型半導体層１１のトレンチ１２内にトレンチ絶縁膜１５に覆われるように埋め込まれ、アノード電極１３に電気的に接続されるアノード電極１６と、を有する。

【0014】

ショットキーダイオード１においては、アノード電極１３とカソード電極１４との間に順方向電圧（アノード電極１３側が正電位）を印加することにより、ｎ型半導体層１１から見たアノード電極１３とｎ型半導体層１１との界面のエネルギー障壁が低下し、アノード電極１３からカソード電極１４へ電流が流れる。

【0015】

一方、アノード電極１３とカソード電極１４との間に逆方向電圧（アノード電極１３側が負電位）を印加したときは、ショットキー障壁により、電流は流れない。また、アノード電極１３とカソード電極１４との間に逆方向電圧を印加すると、アノード電極１３とｎ型半導体層１１との界面及びトレンチ絶縁膜１５とｎ型半導体層１１との界面から空乏層が拡がる。

【0016】

一般的に、ショットキーダイオードの逆方向リーク電流の上限は１μＡとされている。本実施の形態では、１μＡのリーク電流が流れるときの逆方向電圧を耐圧と定義する。

【0017】

例えば、“松波弘之、大谷昇、木本恒暢、中村孝著、「半導体ＳｉＣ技術と応用」、第２版、日刊工業新聞社、２０１１年９月３０日、ｐ．３５５”に記載された、ＳｉＣを半導体層とするショットキーダイオードにおける逆方向リーク電流のショットキー界面電界強度依存性のデータによれば、逆方向リーク電流の電流密度が０．０００１Ａ／ｃｍ２のときのショットキー電極直下の電界強度は、およそ０．８ＭＶ／ｃｍである。ここで、０．０００１Ａ／ｃｍ２は、サイズが１ｍｍ×１ｍｍであるショットキー電極に１μＡの電流が流れたときのショットキー電極直下の電流密度である。

【0018】

このため、半導体材料自体の絶縁破壊電界強度が数ＭＶ／ｃｍあったとしても、ショットキー電極直下の電界強度が０．８ＭＶ／ｃｍを超えると、１μＡを超えるリーク電流が流れることになる。

【0019】

例えば、ショットキー電極直下の電界強度を抑制するための特別な構造を有さない従来のショットキーダイオードにおいて１２００Ｖの耐圧を得るためには、ショットキー電極直下の電界強度を０．８ＭＶ／ｃｍ以下に抑えるために、半導体層のドナー濃度を１０^１５ｃｍ^－３台にまで下げ、かつ半導体層を非常に厚くする必要がある。そのため、導通損失が非常に大きくなり、高耐圧かつ低損失のショットキーバリアダイオードを作製することは困難である。

【0020】

本実施の形態に係るショットキーダイオード１は、トレンチＭＯＳ構造を有するため、半導体層の抵抗を増加することなく、高い耐圧を得ることができる。すなわち、ショットキーダイオード１は、高耐圧かつ低損失のショットキーダイオードである。

【0021】

なお、高耐圧かつ低損失のショットキーダイオードとして、ジャンクションバリアショットキー（ＪＢＳ）ダイオードが知られているが、ｐ型のＧａ_２Ｏ_３は製造が困難であるため、Ｇａ_２Ｏ_３はｐ型領域が必要なＪＢＳダイオードの材料に向いていない。

【0022】

ｎ型半導体基板１０は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むｎ型のＧａ_２Ｏ_３系単結晶からなる。ｎ型半導体基板１０のドナー濃度は、例えば、１．０×１０^１８ｃｍ^－３以上かつ１．０×１０^２０ｃｍ^－３以下である。ｎ型半導体基板１０の厚さは、例えば、１０～６００μｍである。ｎ型半導体基板１０は、例えば、Ｇａ_２Ｏ_３系単結晶基板である。

【0023】

ここで、Ｇａ_２Ｏ_３系単結晶とは、Ｇａ_２Ｏ_３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたＧａ_２Ｏ_３単結晶をいう。例えば、Ａｌ及びＩｎが添加されたＧａ_２Ｏ_３単結晶である（Ｇａ_ｘＡｌ_ｙＩｎ_{（１－ｘ－ｙ）}）_２Ｏ_３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）単結晶であってもよい。Ａｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。なお、上記のＧａ_２Ｏ_３単結晶は、例えば、β型の結晶構造を有する。

【0024】

ｎ型半導体層１１は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むｎ型のＧａ_２Ｏ_３系単結晶からなる。ｎ型半導体層１１のドナー濃度は、ｎ型半導体基板１０のドナー濃度Ｎ_ｄよりも低い。ｎ型半導体層１１は、例えば、Ｇａ_２Ｏ_３系単結晶基板であるｎ型半導体基板１０上にエピタキシャル成長したエピタキシャル層である。

【0025】

なお、ｎ型半導体基板１０とｎ型半導体層１１との間に、高濃度のドナーを含む高ドナー濃度層を形成してもよい。この高ドナー濃度層は、例えば、基板であるｎ型半導体基板１０上にｎ型半導体層１１をエピタキシャル成長させる場合に用いられる。ｎ型半導体層１１の成長初期は、ドーパントの取り込み量が不安定であったり、基板であるｎ型半導体基板１０からのアクセプタ不純物の拡散があったりするため、ｎ型半導体基板１０上にｎ型半導体層１１を直接成長させると、ｎ型半導体層１１のｎ型半導体基板１０との界面に近い領域が高抵抗化する場合がある。このような問題を避けるため、高ドナー濃度層が用いられる。高ドナー濃度層の濃度は、例えば、ｎ型半導体層１１よりも高い濃度に設定され、より好ましくは、ｎ型半導体基板１０よりも高い濃度に設定される。

【0026】

ｎ型半導体層１１のドナー濃度が増加するほど、ショットキーダイオード１の各部の電界強度が増加する。ｎ型半導体層１１中のアノード電極１３直下の領域中の最大電界強度、ｎ型半導体層１１中の最大電界強度、及びトレンチ絶縁膜１５中の最大電界強度を低く抑えるためには、ｎ型半導体層１１のドナー濃度がおよそ６．０×１０^１６ｃｍ^－３以下であることが好ましい。一方、ドナー濃度Ｎ_ｄが小さくなるほどｎ型半導体層１１の抵抗が大きくなり、順方向損失が増加してしまうため、例えば１２００Ｖ以下の耐圧を得るためには、３．０×１０^１６ｃｍ^－３以上であることが好ましい。また、より高い耐圧を得るためには、ドナー濃度Ｎ_ｄを例えば１．０×１０^１６ｃｍ^－３程度まで下げることが好ましい。

【0027】

ｎ型半導体層１１の厚さＴが増加するほど、ｎ型半導体層１１中の最大電界強度及びトレンチ絶縁膜１５中の最大電界強度が低減する。ｎ型半導体層１１の厚さＴをおよそ６μｍ以上にすることにより、ｎ型半導体層１１中の最大電界強度及びトレンチ絶縁膜１５中の最大電界強度を効果的に低減することができる。これらの電界強度の低減と、ショットキーダイオード１の小型化の観点から、ｎ型半導体層１１の厚さＴはおよそ５．５μｍ以上かつ９μｍ以下であることが好ましい。

【0028】

トレンチ１２の深さＤによってショットキーダイオード１の各部の電界強度が変化する。ｎ型半導体層１１中のアノード電極１３直下の領域中の最大電界強度、ｎ型半導体層１１中の最大電界強度、及びトレンチ絶縁膜１５中の最大電界強度を低く抑えるためには、トレンチ１２の深さＤがおよそ２μｍ以上かつ６μｍ以下であることが好ましく、およそ３μｍ以上かつ４μｍ以下であることがより好ましい。

【0029】

トレンチ１２の幅Ｗ_ｔは、アノード電極１３直下の領域の電界強度とは無関係のため、自由に設定できる。トレンチ１２内には電流が流れないため、幅Ｗ_ｔは可能な限り狭い方が好ましい。しかしながら、幅Ｗ_ｔを微細化し過ぎると、トレンチ１２内へのトレンチ絶縁膜１５及びアノード電極１６の埋め込みが困難になり、製造歩留まりが悪化する。一方、本発明者の検討により、幅Ｗ_ｔが３μｍ以上になると幅Ｗ_ｔが増えてもアノード電極１６の埋め込み性にほとんど影響がないことがわかっている。また、幅Ｗ_ｔが０．５μｍ未満になると、トレンチ１２の形成のために特殊な露光装置が必要になり、製造コストが増加する場合がある。よって、幅Ｗ_ｔは、０．５μｍ以上、３μｍ以下であることが好ましい。

【0030】

ｎ型半導体層１１の隣接するトレンチ１２の間のメサ形状部分の幅が低減するほど、ｎ型半導体層１１中のアノード電極１３直下の領域中の最大電界強度が低減する。ｎ型半導体層１１中のアノード電極１３直下の領域中の最大電界強度を低く抑えるためには、メサ形状部分の幅Ｗ_ｍが２．５μｍ以下であることが好ましい。一方、メサ形状部分の幅が小さいほどトレンチ１２の製造難度が上がるため、メサ形状部分の幅Ｗ_ｍが０．５μｍ以上であることが好ましい。

【0031】

トレンチ絶縁膜１５の誘電率が増加するほど、トレンチ絶縁膜１５中の最大電界強度が低減するため、トレンチ絶縁膜１５は誘電率が高い材料からなることが好ましい。例えば、トレンチ絶縁膜１５の材料としてＡｌ_２Ｏ_３（比誘電率がおよそ９．３）、ＨｆＯ_２（比誘電率がおよそ２２）を用いることができるが、誘電率の高いＨｆＯ_２を用いることが特に好ましい。

【0032】

また、トレンチ絶縁膜１５の厚さが増加するほど、ｎ型半導体層１１中の最大電界強度が低減するが、トレンチ絶縁膜１５中の最大電界強度およびアノード電極１３直下の領域中の最大電界強度が増加する。製造容易性の観点からは、トレンチ絶縁膜１５の厚さは小さい方が好ましく、３００ｎｍ以下であることがより好ましい。ただし、当然ながら、アノード電極１６とｎ型半導体層１１の間に直接電流がほとんど流れない程度の厚さは必要である。

【0033】

アノード電極１６の材料は、導電性を有するものであれば特に限定されず、例えば、高濃度でドーピングされた多結晶Ｓｉや、Ｎｉ、Ａｕ等の金属を用いることができる。

【0034】

ショットキーダイオード１中の電界強度は、上述のように、隣接する２つのトレンチ１２の間のメサ形状部分の幅、トレンチ１２の深さＤ、トレンチ絶縁膜１５の厚さ等の影響を受けるが、トレンチ１２の平面パターンにはほとんど影響を受けない。このため、ｎ型半導体層１１のトレンチ１２の平面パターンは特に限定されない。

【0035】

ｐ型半導体部材１７は、サージ対策のために用いられる部材であり、そのエネルギー構造によって、２種類のサージ電流に対応することができる。

【0036】

ｐ型半導体部材１７の価電子帯の上端のエネルギーが、ｎ型半導体層１１を構成するＧａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギー以上である場合は、ｐ型半導体部材１７を用いることにより、逆方向電圧印加時に落雷等に起因して生じるサージ電流を逃がすことができる。以下、価電子帯の上端のエネルギーが、ｎ型半導体層１１を構成するＧａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギー以上であるｐ型半導体部材１７をｐ型半導体部材１７ａと呼ぶ。

【0037】

サージ電流はアバランシェブレークダウンの発生により生じるが、このアバランシェブレークダウンにより大量に発生する電子と正孔のうち、電子はｎ型半導体層１１からカソード電極１４を通って外部へ抜けることができる。一方、正孔は、ショットキー障壁に阻まれるため、ｎ型半導体層１１からアノード電極１３へ直接移動することはできないが、ｐ型半導体部材１７ａを通ってアノード電極１３へ移動することができる。

【0038】

図２は、ｐ型半導体部材１７とＧａ_２Ｏ_３系単結晶からなるｎ型半導体層１１のバンド構造と、正孔の流れを模式的に示す図である。図２に示されるように、ｐ型半導体部材１７の価電子帯の上端のエネルギーＥ_Ｖ２がＧａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギーＥ_Ｖ１以上であれば、ｎ型半導体層１１からｐ型半導体部材１７へ正孔が移動することができる。なお、ｐ型半導体部材１７の伝導帯の下端のエネルギーＥ_Ｃ２の大きさは、ｎ型半導体層１１からｐ型半導体部材１７への正孔の移動に影響を及ぼさないため、特定の範囲に限定されることはない。

【0039】

ｐ型半導体部材１７ａは、Ｇａ_２Ｏ_３、ＮｉＯ、Ｃｕ_２Ｏ、ＳｎＯ、ＺｎＳｅ、ＧａＮ、ＳｉＣ、Ｓｉ、ＧａＡｓなどのｐ型半導体からなる。なお、ｐ型半導体部材１７ａは、酸化物であるＧａ_２Ｏ_３系単結晶からなるｎ型半導体層１１と常に接触した状態にあるため、Ｓｉなどの非酸化物からなる場合は徐々に酸化されるおそれがある。そのため、ｐ型半導体部材１７ａは、長期安定性を確保するため、Ｇａ_２Ｏ_３、ＮｉＯ、Ｃｕ_２Ｏ、ＳｎＯ等の酸化物からなることが好ましい。また、Ｇａ_２Ｏ_３はｐ型導電性を得るのが困難なため、ＮｉＯ、Ｃｕ_２Ｏ、ＳｎＯ等がｐ型半導体部材１７ａの材料として特に好ましい。

【0040】

また、ｐ型半導体部材１７の価電子帯の上端のエネルギーが、ｎ型半導体層１１を構成するＧａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギーに２ｅＶを加えたエネルギー以下である場合は、ｐ型半導体部材１７を用いることにより、ショットキーダイオード１をオンにする際に生じ得るサージ電流（突入電流、始動電流などとも呼ばれる）発生時にドリフト層の抵抗を下げることができ、発熱や破損を抑制することができる。以下、価電子帯の上端のエネルギーが、ｎ型半導体層１１を構成するＧａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギーに２ｅＶを加えたエネルギー以下であるｐ型半導体部材１７をｐ型半導体部材１７ｂと呼ぶ。

【0041】

通常、ｐｎダイオードはショットキーダイオードよりもオン電圧が大きい。このため、ショットキーダイオード１がオンになる電圧でｐ型半導体部材１７ｂとｎ型半導体層１１で構成されるｐｎダイオード部分がオンしないような設計にすることができる。例えば、ショットキーダイオード１のオン電圧を１Ｖ程度、ｐｎダイオード部分のオン電圧を２Ｖ程度とすることができる。

【0042】

これによって、ショットキーダイオード１の通常動作においてはｐｎダイオード部分はオンしないため、ショットキーダイオード本来の高速動作が可能になる。一方、突入電流発生時はショットキーダイオード１の電圧が上昇し、ｐｎダイオード部分がオンする電圧に達し、ｐ型半導体部材１７ｂからｎ型半導体層１１へ正孔が注入される。

【0043】

そのとき、カソード電極１４からｎ型半導体層１１へはその注入された正孔と同じ数の電子が注入され、ドリフト層の抵抗が大幅に減少する。このため、突入電流という大電流がショットキーダイオード１を流れるが、電圧の上昇は抑えられるため、温度上昇が抑えられ、突入電流によるショットキーダイオード１の損傷を防ぐことができる。

【0044】

図３は、ショットキーダイオード１がｐ型半導体部材１７ｂを含む場合（Ａ）と含まない場合（Ｂ）の、突入電流が流れるときの電流－電圧特性を模式的に示すグラフである。図３に示されるように、ｐ型半導体部材１７ｂが含まれない場合、電流の増加とともに電圧が上昇し続け、ショットキーダイオード１の温度が急上昇して燃え尽きてしまう。一方、ｐ型半導体部材１７ｂが含まれる場合、ｐｎダイオード部分がオンする電圧Ｖ_ｐｎに達すると、電圧の上昇率が低下する。このように、突入電流によりショットキーダイオード１を流れる電流は上昇するが、電圧の上昇が抑えられるため、温度上昇が抑えられ、ショットキーダイオード１の損傷が防がれる。

【0045】

図４は、ｐ型半導体部材１７とＧａ_２Ｏ_３系単結晶からなるｎ型半導体層１１のバンド構造と、正孔の流れを模式的に示す図である。図４に示されるように、ｐ型半導体部材１７の価電子帯の上端のエネルギーＥ_Ｖ２がＧａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギーＥ_Ｖ１に２ｅＶを加えたエネルギー以下であれば、ｐ型半導体部材１７からｎ型半導体層１１へ正孔が注入され得る。なお、ｐ型半導体部材１７の伝導帯の下端のエネルギーＥ_Ｃ２の大きさは、ｐ型半導体部材１７からｎ型半導体層１１への正孔の注入に影響を及ぼさないため、特定の範囲に限定されることはない。

【0046】

また、ｐ型半導体部材１７の価電子帯の上端のエネルギーＥ_Ｖ２が、ｎ型半導体層１１を構成するＧａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギーＥ_Ｖ１以下である場合は、ｐ型半導体部材１７からｎ型半導体層１１への正孔の移動が容易になるため、突入電流への耐性をより高めることができる。

【0047】

ｐ型半導体部材１７ｂは、ＺｎＳｅ、ＧａＮ、ダイアモンドなどのｐ型半導体からなる。これらの材料のうち、ダイアモンドの価電子帯の上端のエネルギーはＧａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギー以下であるため、ダイアモンドをｐ型半導体部材１７ｂの材料として用いることにより、突入電流への耐性をより高めることができる。

【0048】

また、ＺｎＳｅ、ＧａＮの価電子帯の上端のエネルギーはＧａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギー以上であるため、ＺｎＳｅ、ＧａＮからなるｐ型半導体部材１７は、落雷等に起因して生じるサージ電流に対応するｐ型半導体部材１７ａと、突入電流に対応するｐ型半導体部材１７ｂのいずれとしても機能することができる。

【0049】

ｐ型半導体部材１７の大きさ、個数、配置は特に限定されない。ｐ型半導体部材１７とｎ型半導体層１１との接触面積が大きいほどサージ電流を効率的に逃がすことができるが、通常動作時に電流が流れにくくなる。このため、ｐ型半導体部材１７とｎ型半導体層１１との総接触面積は、アノード電極１３とｎ型半導体層１１との総接触面積の１０％以上かつ５０％以下であることが好ましい。

【0050】

図５は、ショットキーダイオード１の変形例である、ｐ型半導体部材１７ａとｐ型半導体部材１７ｂの両方を有するショットキーダイオード２の垂直断面図である。ショットキーダイオード２は、ｐ型半導体部材１７ａによる落雷等に起因して生じるサージ電流への高い耐性と、ｐ型半導体部材１７ｂによる突入電流への高い耐性を有する。

【0051】

ショットキーダイオード２においては、ｐ型半導体部材１７ａとｎ型半導体層１１との総接触面積と、ｐ型半導体部材１７ｂとｎ型半導体層１１との総接触面積との合計が、アノード電極１３とｎ型半導体層１１との総接触面積の１０％以上かつ５０％以下であることが好ましい。

【0052】

（実施の形態の効果）
上記実施の形態によれば、高耐圧かつ低損失であり、かつサージ電流への耐性に優れたＧａ_２Ｏ_３系のショットキーダイオードを提供することができる。

【0053】

以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

【符号の説明】

【0054】

１、２…ショットキーダイオード、 １０…ｎ型半導体基板、 １１…ｎ型半導体層、 １２…トレンチ、 １３…アノード電極、 １４…カソード電極、 １５…トレンチ絶縁膜 １６…アノード電極、、 １７、１７ａ、１７ｂ…ｐ型半導体部材

【図1】

【図2】

【図3】

【図4】

【図5】