特許 7386217 半導体装置および配線基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-15

(45)【発行日】2023-11-24

(54)【発明の名称】半導体装置および配線基板

(51)【国際特許分類】

   H01L 23/12 20060101AFI20231116BHJP

   H01L 23/58 20060101ALI20231116BHJP

【ＦＩ】

H01L23/12 501P

H01L23/56 Z

【請求項の数】 15

(21)【出願番号】P 2021186390

(22)【出願日】2021-11-16

(65)【公開番号】P2023073743

(43)【公開日】2023-05-26

【審査請求日】2023-07-31

【早期審査対象出願】

(73)【特許権者】

【識別番号】390022471

【氏名又は名称】アオイ電子株式会社

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】脇坂 伸治

(72)【発明者】

【氏名】福島 正人

(72)【発明者】

【氏名】廣石 尭之

(72)【発明者】

【氏名】三原 一郎

(72)【発明者】

【氏名】小杉 智之

【審査官】高橋 優斗

(56)【参考文献】

【文献】特開２０１１－０４９３９６（ＪＰ，Ａ）

【文献】特開２００３－１８８３１３（ＪＰ，Ａ）

【文献】特開２００５－２８５９０３（ＪＰ，Ａ）

【文献】特開２００９－１４５０７０（ＪＰ，Ａ）

【文献】特開２０１０－０７８５８３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２３／５８

(57)【特許請求の範囲】

【請求項1】

その内部に集積回路を有し、且つ、その上面に前記集積回路に電気的に接続されたパッド電極を有する基板と、
前記パッド電極を覆うように、前記基板の上面に形成された絶縁膜と、
前記パッド電極の上面に達するように、前記絶縁膜中に形成された開口部と、
前記開口部の内部および前記絶縁膜上に形成され、且つ、前記パッド電極に電気的に接続された第１再配線と、
前記第１再配線上に形成され、且つ、前記第１再配線に電気的に接続された第１外部接続用端子と、
前記絶縁膜上に形成され、且つ、前記第１再配線、前記パッド電極および前記集積回路から電気的に絶縁された第２再配線と、
前記第２再配線上に形成され、且つ、前記第２再配線に電気的に接続された複数の第２外部接続用端子と、
を備え、
前記第２再配線および前記複数の第２外部接続用端子は、抵抗値測定用の第１測定回路を構成している、半導体装置。

【請求項2】

請求項１に記載の半導体装置において、
前記第２再配線は、第１端子間接続部、第２端子間接続部、および、前記第１端子間接続部と前記第２端子間接続部とを接続する第１抵抗値測定部を有し、
前記複数の第２外部接続用端子のうち２つの前記第２外部接続用端子は、前記第１端子間接続部に電気的に接続され、且つ、第１始端端子および第２始端端子を構成し、
前記複数の第２外部接続用端子のうち他の２つの前記第２外部接続用端子が前記第２端子間接続部に電気的に接続され、且つ、第３終端端子および第４終端端子を構成し、
前記第１始端端子、前記第２始端端子、前記第３終端端子および前記第４終端端子に抵抗測定器を電気的に接続することで、前記第１抵抗値測定部の抵抗値を測定できる、半導体装置。

【請求項3】

請求項２に記載の半導体装置において、
前記第１抵抗値測定部の抵抗値と、前記第１抵抗値測定部の温度との相関関係を示すデータを参照することで、前記抵抗測定器によって測定された前記第１抵抗値測定部の抵抗値から、前記第１抵抗値測定部の温度を算出できる、半導体装置。

【請求項4】

請求項２に記載の半導体装置において、
前記第１始端端子と前記第３終端端子との間の抵抗値をＲ_１３とし、前記第２始端端子と前記第４終端端子との間の抵抗値をＲ_２４とし、前記第１始端端子と前記第２始端端子との間の抵抗値をＲ_１２とし、前記第３終端端子と前記第４終端端子との間の抵抗値をＲ_３４とした場合、前記第１抵抗値測定部の抵抗値は、｛（Ｒ_１３＋Ｒ_２４）－（Ｒ_１２＋Ｒ_３４）｝／２によって求められる、半導体装置。

【請求項5】

請求項１に記載の半導体装置において、
前記第１再配線上に形成され、且つ、前記第１再配線および前記第１外部接続用端子に電気的に接続された第１柱状電極と、
前記第２再配線上に形成され、且つ、前記第２再配線および前記複数の第２外部接続用端子に電気的に接続された複数の第２柱状電極と、
前記第１柱状電極および前記複数の第２柱状電極の各々の上面を露出させるように、前記第１再配線、前記第２再配線、前記第１柱状電極および前記複数の第２柱状電極を封止する封止樹脂と、
を更に備え、
前記第１外部接続用端子は、前記第１柱状電極の上面上に形成され、
前記複数の第２外部接続用端子は、それぞれ前記複数の第２柱状電極の上面上に形成されている、半導体装置。

【請求項6】

請求項１に記載の半導体装置において、
前記第１外部接続用端子は、前記第１再配線上に直接形成され、
前記複数の第２外部接続用端子は、それぞれ前記第２再配線上に直接形成されている、半導体装置。

【請求項7】

請求項１に記載の半導体装置において、
前記第１外部接続用端子に電気的に接続された第１リード端子と、
前記複数の第２外部接続用端子に電気的に接続された複数の第２リード端子と、
前記第１リード端子および前記複数の第２リード端子の各々の上面を露出させるように、前記第１再配線、前記第２再配線、前記第１外部接続用端子、前記複数の第２外部接続用端子、前記第１リード端子、前記複数の第２リード端子および前記基板を封止する封止樹脂と、
を更に備え、
前記第２再配線、前記複数の第２外部接続用端子および前記複数の第２リード端子は、前記第１測定回路を構成している、半導体装置。

【請求項8】

請求項７に記載の半導体装置において、
前記第２再配線は、第１端子間接続部、第２端子間接続部、および、前記第１端子間接続部と前記第２端子間接続部とを接続する第１抵抗値測定部を有し、
前記複数の第２外部接続用端子のうち２つの前記第２外部接続用端子は、前記第１端子間接続部に電気的に接続され、
前記複数の第２外部接続用端子のうち他の２つの前記第２外部接続用端子が前記第２端子間接続部に電気的に接続され、
前記複数の第２リード端子のうち前記第１端子間接続部に電気的に接続された２つの前記第２リード端子が、第１始端端子および第２始端端子を構成し、
前記複数の第２リード端子のうち前記第２端子間接続部に電気的に接続された他の２つの前記第２リード端子が、第３終端端子および第４終端端子を構成し、
前記第１始端端子、前記第２始端端子、前記第３終端端子および前記第４終端端子に抵抗測定器を電気的に接続することで、前記第１抵抗値測定部の抵抗値を測定できる、半導体装置。

【請求項9】

請求項１に記載の半導体装置において、
表面および裏面を有する配線基板を更に備え、
前記配線基板は、
前記配線基板の表面側に形成された第１表面配線および複数の第２表面配線と、
前記配線基板の裏面側に形成され、且つ、前記第１表面配線に電気的に接続された第１裏面配線と、
前記配線基板の裏面側に形成され、且つ、前記複数の第２表面配線に電気的に接続された複数の第２裏面配線と、
前記第１表面配線上に形成され、且つ、前記第１表面配線に電気的に接続された第３外部接続用端子と、
前記複数の第２表面配線上に形成され、且つ、前記複数の第２表面配線に電気的に接続された複数の第４外部接続用端子と、
を有し、
前記第１再配線、前記第２再配線、前記第１外部接続用端子、前記複数の第２外部接続用端子、前記第１裏面配線、前記複数の第２裏面配線および前記基板は、封止樹脂によって封止され、
前記複数の第２表面配線、前記複数の第２裏面配線および前記複数の第４外部接続用端子は、前記第１表面配線、前記第１裏面配線および前記第３外部接続用端子から電気的に絶縁され、
前記第１裏面配線は、前記第１外部接続用端子に電気的に接続され、
前記複数の第２裏面配線は、前記複数の第２外部接続用端子に電気的に接続され、
前記第２再配線、前記複数の第２外部接続用端子、前記複数の第２表面配線、前記複数の第２裏面配線および前記複数の第４外部接続用端子は、前記第１測定回路を構成している、半導体装置。

【請求項10】

請求項９に記載の半導体装置において、
前記第２再配線は、第１端子間接続部、第２端子間接続部、および、前記第１端子間接続部と前記第２端子間接続部とを接続する第１抵抗値測定部を有し、
前記複数の第２外部接続用端子のうち２つの前記第２外部接続用端子は、前記第１端子間接続部に電気的に接続され、
前記複数の第２外部接続用端子のうち他の２つの前記第２外部接続用端子が前記第２端子間接続部に電気的に接続され、
前記複数の第４外部接続用端子のうち前記第１端子間接続部に電気的に接続された２つの前記第４外部接続用端子が、第１始端端子および第２始端端子を構成し、
前記複数の第４外部接続用端子のうち前記第２端子間接続部に電気的に接続された他の２つの前記第４外部接続用端子が、第３終端端子および第４終端端子を構成し、
前記第１始端端子、前記第２始端端子、前記第３終端端子および前記第４終端端子に抵抗測定器を電気的に接続することで、前記第１抵抗値測定部の抵抗値を測定できる、半導体装置。

【請求項11】

請求項９に記載の半導体装置において、
前記複数の第４外部接続用端子の互いの間の距離は、前記複数の第２外部接続用端子の互いの間の距離よりも大きい、半導体装置。

【請求項12】

請求項９に記載の半導体装置において、
前記配線基板は、
前記配線基板の表面側に形成された複数の第３表面配線と、
前記配線基板の裏面側に形成され、且つ、前記複数の第３表面配線に電気的に接続された第３裏面配線と、
前記複数の第３表面配線上に形成され、且つ、前記複数の第３表面配線に電気的に接続された複数の第５外部接続用端子と、
を更に有し、
前記複数の第３表面配線、前記第３裏面配線および前記複数の第５外部接続用端子は、前記第１表面配線、前記第１裏面配線、前記第３外部接続用端子、前記複数の第２表面配線、前記複数の第２裏面配線および前記複数の第４外部接続用端子から電気的に絶縁され、
前記複数の第３表面配線、前記第３裏面配線および前記複数の第５外部接続用端子は、前記第１測定回路とは異なる抵抗値測定用の第２測定回路を構成している、半導体装置。

【請求項13】

請求項１２に記載の半導体装置において、
前記第３裏面配線は、第３端子間接続部、第４端子間接続部、および、前記第３端子間接続部と前記第４端子間接続部とを接続する第２抵抗値測定部を有し、
前記複数の第５外部接続用端子のうち２つの前記第５外部接続用端子は、前記第３端子間接続部に電気的に接続され、且つ、第５始端端子および第６始端端子を構成し、
前記複数の第５外部接続用端子のうち他の２つの前記第５外部接続用端子が前記第４端子間接続部に電気的に接続され、且つ、第７終端端子および第８終端端子を構成し、
前記第５始端端子、前記第６始端端子、前記第７終端端子および前記第８終端端子に抵抗測定器を電気的に接続することで、前記第２抵抗値測定部の抵抗値を測定できる、半導体装置。

【請求項14】

表面および裏面を有する配線基板であって、
前記配線基板の表面側に形成された第１表面配線および複数の第３表面配線と、
前記配線基板の裏面側に形成され、且つ、前記第１表面配線に電気的に接続された第１裏面配線と、
前記配線基板の裏面側に形成され、且つ、前記複数の第３表面配線に電気的に接続された第３裏面配線と、
前記第１表面配線上に形成され、且つ、前記第１表面配線に電気的に接続された第３外部接続用端子と、
前記複数の第３表面配線上に形成され、且つ、前記複数の第３表面配線に電気的に接続された複数の第５外部接続用端子と、
を有し、
前記複数の第３表面配線、前記第３裏面配線および前記複数の第５外部接続用端子は、前記第１表面配線、前記第１裏面配線および前記第３外部接続用端子から電気的に絶縁され、
前記第１表面配線、前記第１裏面配線および第３外部接続用端子は、半導体チップの内部に形成されている集積回路に電気的に接続するために使用され、
前記複数の第３表面配線、前記第３裏面配線および前記複数の第５外部接続用端子は、抵抗値測定用の第２測定回路を構成している、配線基板。

【請求項15】

請求項１４に記載の配線基板において、
前記第３裏面配線は、第３端子間接続部、第４端子間接続部、および、前記第３端子間接続部と前記第４端子間接続部とを接続する第２抵抗値測定部を有し、
前記複数の第５外部接続用端子のうち２つの前記第５外部接続用端子は、前記第３端子間接続部に電気的に接続され、且つ、第５始端端子および第６始端端子を構成し、
前記複数の第５外部接続用端子のうち他の２つの前記第５外部接続用端子が前記第４端子間接続部上に電気的に接続され、且つ、第７終端端子および第８終端端子を構成し、
前記第５始端端子、前記第６始端端子、前記第７終端端子および前記第８終端端子に抵抗測定器を電気的に接続することで、前記第２抵抗値測定部の抵抗値を測定できる、配線基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置および配線基板に関する。

【背景技術】

【0002】

近年、半導体装置の動作の高速化および小型化などの要求から、半導体基板上の多層配線層の最上層の配線の一部であるパッド電極上に、再配線と呼ばれる配線を形成する技術が開発されている。再配線は、その配線抵抗を低くするために、銅を主体とする材料からなり、例えばメッキ法によって形成される。再配線の上面の一部には、例えばバンプ電極、半田ボールまたはワイヤボンディングなどのような外部接続用端子が形成される。再配線を採用した半導体装置では、再配線を引き回すことで、パッド電極と異なる領域に外部接続用端子を配置することができる。

【0003】

特許文献１には、ＷＬＣＳＰ（Wafer Level Chip Size Package）と称される半導体装置が開示されている。特許文献１では、集積回路に電気的に接続されたパッド電極上に、再配線が形成されている。再配線上には、半田からなるボール電極が形成され、再配線は、樹脂膜によって封止されている。

【0004】

特許文献２では、エレクトロマイグレーションを評価するための半導体チップが開示されている。タングステンからなるビアおよびアルミニウムからなる配線、または、銅からなるビアおよび銅からなる配線によって、エレクトロマイグレーションを評価するための多層配線パターンが形成されている。その多層配線パターンのジュール発熱によって、エレクトロマイグレーションを加速させることで、各配線の評価を行う測定システムが考案されている。すなわち、特許文献２の半導体チップは、実製品としての機能を持つ集積回路は有さず、エレクトロマイグレーションを評価するための専用回路のみを有している。

【0005】

特許文献３および特許文献４には、半導体素子によって構成された温度測定回路が開示されている。半導体素子としてはバイポーラトランジスタが用いられ、主にバイポーラトランジスタによって構成された差動回路が、温度上昇による抵抗値の上昇を測定する回路を構成している。

【先行技術文献】

【特許文献】

【0006】

【文献】特開２００３－１８８３１３号公報

【文献】特許第４１４８９１１号公報

【文献】特開２００９－１４５０７０号公報

【文献】特許第５１４４５５９号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

近年、高性能のプロセッサ、パワーマネージメントＩＣ、ＤＣ－ＤＣコンバータまたは電源ＩＣなどの半導体装置では、半導体装置自体から発生する熱が問題視されている。このような半導体装置を実際に使用した際に、半導体装置自体から発せられる温度を測定することができれば、温度の管理または制御で有益であるが、従来技術には以下のような問題点がある。

【0008】

例えば特許文献１では、半導体装置自体に温度を測定する機能は備えられていない。従って、半導体装置に熱電対などの温度計を装着することで、温度を測定する方式が想定される。その場合、半導体装置の外側の温度しか測定することができないという問題がある。また、温度計を装着するための領域を確保する必要があるという弊害が生じる。また、温度計を装着する方式では、一括処理および自動化が困難なので、大量生産には不向きであるという問題もある。

【0009】

また、特許文献２は、エレクトロマイグレーションを評価するための専用回路を備えた評価チップである。従って、製品として出荷された半導体装置を実際に使用した際に、その温度を測定することはできない。また、このような専用回路を半導体装置の内部に設けることは、回路の複雑化またはチップサイズの拡大の原因となるので、現実的ではない。

【0010】

特許文献３および特許文献４でも同様に、温度測定回路を半導体装置の内部に設けることは、回路の複雑化またはチップサイズの拡大の原因となる。また、バイポーラトランジスタによって回路を構成するので、半導体プロセスに整合する場合でないと、このような回路を適用することは難しい。

【0011】

以上を考慮すると、製品として出荷される半導体装置に温度測定用の回路を設けるために、半導体チップのサイズを大きくせず、且つ、パッケージのサイズも大きくすることなく実現できる技術が望まれる。すなわち、半導体装置の微細化の促進を妨げることなく、半導体装置の信頼性を向上させる技術が望まれる。更に、特殊な部品の追加、または、特殊な製造工程の追加を行うことなく、それらを実現できれば、半導体装置の製造コストの抑制を達成できる。

【0012】

その他の課題および新規な特徴は、本明細書の記述および添付図面から明らかになる。

【課題を解決するための手段】

【0013】

本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

【0014】

一実施の形態における半導体装置は、その内部に集積回路を有し、且つ、その上面に前記集積回路に電気的に接続されたパッド電極を有する基板と、前記パッド電極を覆うように、前記基板の上面に形成された絶縁膜と、前記パッド電極の上面に達するように、前記絶縁膜中に形成された開口部と、前記開口部の内部および前記絶縁膜上に形成され、且つ、前記パッド電極に電気的に接続された第１再配線と、前記第１再配線上に形成され、且つ、前記第１再配線に電気的に接続された第１外部接続用端子と、前記絶縁膜上に形成され、且つ、前記第１再配線、前記パッド電極および前記集積回路から電気的に絶縁された第２再配線と、前記第２再配線上に形成され、且つ、前記第２再配線に電気的に接続された複数の第２外部接続用端子と、を備える。ここで、前記第２再配線および前記複数の第２外部接続用端子は、抵抗値測定用の第１測定回路を構成している。

【発明の効果】

【0015】

一実施の形態によれば、半導体装置の微細化の促進を妨げることなく、半導体装置の信頼性を向上できる。

【図面の簡単な説明】

【0016】

【図1】実施の形態１における半導体装置を示す平面図である。

【図2】実施の形態１における半導体装置を示す断面図である。

【図3】実施の形態１における抵抗値測定部の抵抗値を測定する際の等価回路図である。

【図4】抵抗値と温度との相関関係を示すデータを作成するためのフローチャートである。

【図5】抵抗値と温度との相関関係を示すデータである。

【図6】抵抗値と温度との相関関係を示すグラフである。

【図7】ジュール熱発熱用の配線を発熱させた場合の温度および時間を示すグラフである。

【図8】実施の形態１における半導体装置の製造工程を示す断面図である。

【図9】図８に続く半導体装置の製造工程を示す断面図である。

【図10】図９に続く半導体装置の製造工程を示す断面図である。

【図11】図１０に続く半導体装置の製造工程を示す断面図である。

【図12】図１１に続く半導体装置の製造工程を示す断面図である。

【図13】図１２に続く半導体装置の製造工程を示す断面図である。

【図14】図１３に続く半導体装置の製造工程を示す断面図である。

【図15】図１４に続く半導体装置の製造工程を示す断面図である。

【図16】図１５に続く半導体装置の製造工程を示す断面図である。

【図17】図１６に続く半導体装置の製造工程を示す断面図である。

【図18】実施の形態２における半導体装置を示す断面図である。

【図19】実施の形態２における半導体装置の実装例を示す断面図である。

【図20】変形例１における半導体装置の実装例を示す断面図である。

【図21】変形例２における半導体装置の実装例を示す断面図である。

【図22】変形例２における抵抗値測定部の抵抗値を測定する際の等価回路図である。

【図23】実施の形態３における半導体装置を示す断面図である。

【発明を実施するための形態】

【0017】

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

【0018】

また、本願において説明されるＸ方向、Ｙ方向およびＺ方向は、互いに交差し、互いに直交している。本願では、Ｚ方向をある構造体の上下方向、高さ方向または厚さ方向として説明する。また、本願で用いられる「平面図」または「平面視」などの表現は、Ｘ方向およびＹ方向によって構成される面を「平面」とし、この「平面」をＺ方向から見ることを意味する。

【0019】

（実施の形態１）
＜半導体装置の構造＞
以下に図１および図２を用いて、実施の形態１における半導体装置１００について説明する。図１は、半導体装置１００の一部を示す平面図であり、図２は、図１のＡ－Ａ線に沿った断面図である。半導体装置１００は、基板１０の上方に、再配線ＲＷ１、ＲＷ２、柱状電極ＰＥ１、ＰＥ２および外部接続用端子ＥＴ１、ＥＴ２を備えた半導体チップである。また、実施の形態１における半導体装置１００の実装例は、ＷＬＣＳＰ構造としている。

【0020】

基板１０は、その内部に集積回路を有する。上記集積回路は、シリコンなどの半導体基板に形成された複数のトランジスタと、上記半導体基板上に形成された多層配線層とから構成される。また、基板１０は、その上面に複数のパッド電極ＰＤを有し、複数のパッド電極を覆う絶縁膜ＩＦ１を有する。複数のパッド電極ＰＤは、上記多層配線層の最上層配線の一部であり、最上層配線のうち、絶縁膜ＩＦ１の開口部から露出した箇所である。複数のパッド電極ＰＤは、アルミニウムを主体とする導電性膜を含み、例えば３００～１０００ｎｍの厚さを有する。絶縁膜ＩＦ１は、基板１０の内部に水分などが侵入することを防ぐための保護膜であり、例えば窒化シリコン膜および酸化シリコン膜の積層膜であり、例えば３００～８００ｎｍの厚さを有する。

【0021】

図１および図２に示されるように、絶縁膜ＩＦ２は、複数のパッド電極ＰＤを覆っている。絶縁膜ＩＦ２は、例えば感光性ポリイミド膜であり、例えば３～１０μｍの厚さを有する。絶縁膜ＩＦ２には、複数のパッド電極ＰＤの上面に達するように、複数の開口部ＯＰが形成されている。

【0022】

再配線ＲＷ１は、開口部ＯＰの内部および絶縁膜ＩＦ２上に形成され、且つ、パッド電極ＰＤに電気的に接続されている。半導体装置１００には、複数の再配線ＲＷ１が設けられているが、ここでは、１つのパッド電極ＰＤ１に対して１つの再配線ＲＷ１が接続されている。再配線ＲＷ２は、絶縁膜ＩＦ２上に形成され、且つ、再配線ＲＷ１、パッド電極ＰＤおよび上記集積回路から電気的に絶縁されている。再配線ＲＷ１および再配線ＲＷ２は、同層に形成され、同じ厚さを有し、例えば１μｍ以上、１０μｍ以下の厚さを有する。

【0023】

再配線ＲＷ１上には、再配線ＲＷ１の厚さよりも厚い厚さを有する柱状電極ＰＥ１が形成されている。再配線ＲＷ２上には、それぞれＲＷ２の厚さよりも厚い厚さを有する複数の柱状電極ＰＥ２が形成されている。柱状電極ＰＥ１および柱状電極ＰＥ２は、同層に形成され、同じ厚さを有し、例えば１０μｍ以上、５０μｍ以下の厚さを有する。なお、再配線ＲＷ１、再配線ＲＷ２、柱状電極ＰＥ１および柱状電極ＰＥ２は、パッド電極ＰＤを構成する材料よりも低いシート抵抗値を有する材料からなり、例えば銅を主体とする導電性材料からなる。

【0024】

絶縁膜ＩＦ上には、柱状電極ＰＥ１、ＰＥ２の各々の上面を露出させるように、再配線ＲＷ１、ＲＷ２および柱状電極ＰＥ１、ＰＥ２を封止する封止樹脂ＭＲが形成されている。封止樹脂ＭＲは、例えば非感光性のエポキシ樹脂である。封止樹脂ＭＲの上面には、研磨処理が施されている。このため、柱状電極ＰＥ１、ＰＥ２および封止樹脂ＭＲの各々の上面は、平坦化され、面一になっている。

【0025】

柱状電極ＰＥ１の上面上には外部接続用端子ＥＴ１が形成され、柱状電極ＰＥ２の上面上には外部接続用端子ＥＴ２が形成されている。外部接続用端子ＥＴ１、ＥＴ２は、半導体装置１００と異なる半導体チップ、リードフレームまたは配線基板などに電気的に接続させるために設けられ、例えば半田ボールのような、半田を主体とする導電性材料からなる。平面視において、柱状電極ＰＥ１は、開口部ＯＰと異なる領域に位置する。再配線ＲＷ１によって引き回すことで、パッド電極ＰＤと異なる位置に、外部接続用端子ＥＴ１を設けることができる。

【0026】

パッド電極ＰＤ、再配線ＲＷ１、柱状電極ＰＥ１および外部接続用端子ＥＴ１は、互いに電気的に接続され、再配線ＲＷ２、柱状電極ＰＥ２および外部接続用端子ＥＴ２は、互いに電気的に接続されている。しかし、再配線ＲＷ２、柱状電極ＰＥ２および外部接続用端子ＥＴ２は、パッド電極ＰＤ、再配線ＲＷ１、柱状電極ＰＥ１および外部接続用端子ＥＴ１から電気的に絶縁されている。

【0027】

＜測定回路２０について＞
ところで、実施の形態１における半導体装置１００は、領域１Ａおよび領域２Ａを備えている。領域１Ａは、基板１０の集積回路用の配線領域であり、再配線ＲＷ１が形成される領域である。領域２Ａは、半導体装置１００の温度測定用の配線領域であり、再配線ＲＷ２が形成される領域である。

【0028】

図１に示されるように、再配線ＲＷ２は、２つの端子間接続部ＲＷ２ａ、および、２つの端子間接続部ＲＷ２ａを接続する抵抗値測定部ＲＷ２ｂを有している。複数の外部接続用端子ＥＴ２のうち２つの外部接続用端子ＥＴ２は、一方の端子間接続部ＲＷ２ａに電気的に接続され、且つ、始端端子Ｐ１および始端端子Ｐ２を構成する。複数の外部接続用端子ＥＴ２のうち他の２つの外部接続用端子ＥＴ２は、他方の端子間接続部ＲＷ２ａに電気的に接続され、且つ、終端端子Ｐ３および終端端子Ｐ４を構成する。

【0029】

このような再配線ＲＷ２、複数の柱状電極ＰＥ２および複数の外部接続用端子ＥＴ２（始端端子Ｐ１、Ｐ２、終端端子Ｐ３、Ｐ４）は、測定回路２０を構成している。また、実施の形態１では、２つの端子間接続部ＲＷ２ａおよび複数の柱状電極ＰＥ２が、抵抗値測定部ＲＷ２ｂと、始端端子Ｐ１、Ｐ２および終端端子Ｐ３、Ｐ４とを繋ぐ電気経路を構成している。

【0030】

始端端子Ｐ１、始端端子Ｐ２、終端端子Ｐ３および終端端子Ｐ４に抵抗測定器３０を電気的に接続することで、抵抗値測定部ＲＷ２ｂの抵抗値Ｒ_０を測定できる。そして、測定された抵抗値測定部ＲＷ２ｂの抵抗値Ｒ_０から、抵抗値測定部ＲＷ２ｂの温度を算出できる。以下に、そのような算出方法について説明する。

【0031】

図３は、抵抗値測定部ＲＷ２ｂの抵抗値Ｒ_０を測定する際の等価回路図である。測定時には、測定回路２０の始端端子Ｐ１、始端端子Ｐ２、終端端子Ｐ３および終端端子Ｐ４に、抵抗測定器３０および直流電源３１が電気的に接続される。測定回路２０は４端子回路となっているので、測定回路２０の配線長および接触抵抗などを排除して、抵抗値測定部ＲＷ２ｂの抵抗値Ｒ_０のみを測定できる回路となっている。すなわち、実施の形態１では、２つの端子間接続部ＲＷ２ａおよび複数の柱状電極ＰＥ２が電気経路を構成しているが、この電流経路の抵抗値を全体の抵抗値から引くことで、抵抗値測定部ＲＷ２ｂの抵抗値Ｒ_０のみを算出できる。

【0032】

始端端子Ｐ１と終端端子Ｐ３との間の抵抗値をＲ_１３とし、始端端子Ｐ２と終端端子Ｐ４との間の抵抗値をＲ_２４とし、始端端子Ｐ１と始端端子Ｐ２との間の抵抗値をＲ_１２とし、終端端子Ｐ３と終端端子Ｐ４との間の抵抗値をＲ_３４とした場合、抵抗値Ｒ_０は、以下の式１によって求められる。
Ｒ_０＝｛（Ｒ_１３＋Ｒ_２４）－（Ｒ_１２＋Ｒ_３４）｝／２ ・・・式１

【0033】

抵抗値Ｒ_０から抵抗値測定部ＲＷ２ｂの温度を算出するために、事前に、抵抗値Ｒ_０と抵抗値測定部ＲＷ２ｂの温度との相関関係を示すデータを用意する。図４は、そのデータを作成するためのフローチャートを示している。

【0034】

まず、ステップＳ１では、外部加熱によって、半導体装置１００の温度を上昇させる。例えば、半導体装置１００を恒温槽に入れた状態で、温度を上昇させながら、上述のように、抵抗値測定部ＲＷ２ｂの抵抗値Ｒ_０を測定する。この際、抵抗値Ｒ_０の測定は、ジュール熱による温度上昇が無いような低い電流値（５０ｍｍＡ程度）の電流を、測定回路２０に流すことで行われる。

【0035】

次に、ステップＳ２では、複数の温度点で取得された抵抗値Ｒ_０を基にして、最小二乗法によって以下の式２を取得する。ここで、「ｙ」は抵抗値であり、「ｘ」は温度であり、「ａ」および「ｂ」は定数である。
ｙ＝ａｘ＋ｂ ・・・式２

【0036】

次に、ステップＳ３では、上記式２によって、抵抗値測定部ＲＷ２ｂの抵抗値Ｒ_０と、抵抗値測定部ＲＷ２ｂの温度との相関関係を示すデータを得る。

【0037】

ステップＳ４は、半導体装置１００を実際に使用した際の工程である。始端端子Ｐ１、始端端子Ｐ２、終端端子Ｐ３および終端端子Ｐ４に抵抗測定器３０に接続し、基板１０の内部の集積回路を動作させると共に、抵抗測定器３０によって抵抗値Ｒ_０を測定する。ステップＳ３で得られたデータを参照することで、測定された抵抗値Ｒ_０から、抵抗値測定部ＲＷ２ｂの温度を算出することができる。

【0038】

図５～図７は、本願発明者らが行った実験の結果を示すデータである。図５および図６は、図４のステップＳ３によって得られた結果である。図６は、図５をグラフ化したものである。ここでは、抵抗値測定部ＲＷ２ｂについて、厚さを５μｍ、幅を２０μｍ、長さを１．５１ｍｍとして実験を行った。測定回路２０を恒温槽内へ設置し、熱電対を取り付けて温度を測定した。印可電流は５０ｍＡの定電流とした。

【0039】

図５に示されるように、恒温槽内の温度を３０℃、７０℃、１０５℃、１４０℃、１８０℃へ変化させ、各温度に対する電圧を測定し、抵抗値Ｒ_０を算出した。図６に示されるように、最小二乗法によって近似直線の関係式を算出した結果、上記式２が「ｙ＝０．００１２ｘ＋０．２８」となり、傾きＲａ^２が０．９９９８となった。

【0040】

図７は、抵抗値測定部ＲＷ２ｂに並走するように、ジュール熱発熱用の配線を設け、ジュール熱発熱用の配線を発熱させて、抵抗値測定部ＲＷ２ｂから温度を測定した結果を示す。なお、ジュール熱発熱用の配線について、厚さを５μｍ、幅を１０μｍ、長さを１．５１ｍｍとして実験を行った。また、抵抗値測定部ＲＷ２ｂとジュール熱発熱用の配線との間隔は、２０μｍとした。

【0041】

ジュール熱発熱用の配線に、２００ｍＡ、４００ｍＡ、６００ｍＡ、８００ｍＡの電流を、それぞれ１０分ずつ印可した。電流を印可することでジュール熱発熱用の配線が発熱している際に、隣接する抵抗値測定部ＲＷ２ｂの抵抗値Ｒ_０を、図３の等価回路図で測定した。測定した抵抗値Ｒ_０を図６の式２によって温度へ変換し、その温度を図７の縦軸としている。以上により、抵抗値測定部ＲＷ２ｂによって、半導体装置１００の内部温度を測定できることが確認できた。

【0042】

以上のように、実施の形態１によれば、半導体装置１００が測定回路２０を備えていることで、抵抗値測定部ＲＷ２ｂの抵抗値Ｒ_０から抵抗値測定部ＲＷ２ｂの温度を知ることができる。従って、基板１０内の集積回路を動作させると同時に、半導体装置１００の内部の温度を知ることができる。すなわち、抵抗値測定部ＲＷ２ｂが基板１０の表面に非常に近い位置に設けられているので、基板１０の内部の集積回路からの発熱を、より正確に測定することができる。このため、温度の管理または制御を高精度に行うことができる。更に、抵抗値測定部ＲＷ２ｂを発熱が懸念される箇所の上部に配置すれば、より正確に発熱部の温度を測定することが可能になる。

【0043】

また、測定回路２０を設けるにあたり、基板１０のサイズを大きくせず、且つ、パッケージのサイズも大きくすることなく実現できる。以上のように、実施の形態１によれば、半導体装置の微細化の促進を妨げることなく、半導体装置の信頼性を向上させることができる。

【0044】

また、実施の形態１では、測定回路２０が１つ設けられている場合を例示したが、半導体装置１００には、２つ以上の測定回路２０が設けられていてもよい。その場合、半導体装置１００内の異なる箇所において、温度を測定することが可能になる。

【0045】

また、実施の形態１における測定回路２０は、半導体装置１００が製品として使用される場合だけでなく、各特性を評価するための評価用の半導体装置にも使用することもできる。

【0046】

＜半導体装置の製造方法について＞
以下に図８～図１７を用いて、実施の形態１における半導体装置の製造方法について説明する。

【0047】

まず、図８に示されるように、集積回路と、その上面にパッド電極ＰＤとを有する基板１０を用意する。基板１０の上面は、絶縁膜ＩＦ１で覆われており、絶縁膜ＩＦ１の開口部においてパッド電極ＰＤが露出している。

【0048】

図９に示されるように、パッド電極ＰＤを覆うように、絶縁膜ＩＦ１上に絶縁膜ＩＦ２を形成する。絶縁膜ＩＦ２は、例えば感光性のポリイミド膜であり、例えば塗布法によって形成できる。次に、絶縁膜ＩＦ２に対して選択的に露光処理を行うことで、絶縁膜ＩＦ２をパターニングする。これにより、絶縁膜ＩＦ２中に、パッド電極ＰＤの上面に達する開口部ＯＰを形成する。その後、絶縁膜ＩＦ２に対して熱処理を施すことで、絶縁膜ＩＦ２を硬化させる。

【0049】

図１０に示されるように、開口部ＯＰの内部および絶縁膜ＩＦ上に、スパッタリング法を用いて、シード層ＳＤを形成する。シード層ＳＤは、例えばチタン膜のようなバリアメタル膜と、銅膜とからなる。なお、シード層ＳＤの厚さは２００～８００ｎｍ程度である。次に、絶縁膜ＩＦ２上に、少なくとも開口部ＯＰを開口するパターンを有するレジストパターンＲＰ１を形成する。レジストパターンＲＰ１は、塗布法によってレジスト膜を形成し、上記レジスト膜に対して選択的に露光処理を行い、上記レジスト膜をパターニングすることで形成される。

【0050】

図１１に示されるように、開口部ＯＰの内部および絶縁膜ＩＦ２上に、パッド電極ＰＤ１に電気的に接続される再配線ＲＷ１を形成し、絶縁膜ＩＦ２上に、再配線ＲＷ２を形成する。具体的には、電解メッキ法によって、レジストパターンＲＰ１から露出しているシード層ＳＤ上に、再配線ＲＷ１および再配線ＲＷ２を形成する。その後、例えば剥離液による溶解によって、レジストパターンＲＰ１を除去する。

【0051】

なお、以降の説明では、再配線ＲＷ１および再配線ＲＷ２に覆われているシード層ＳＤは、再配線ＲＷ１および再配線ＲＷ２の一部として説明し、その図示を省略する。

【0052】

図１２に示されるように、シード層ＳＤ、再配線ＲＷ１および再配線ＲＷ２の各々の上面上に、少なくとも再配線ＲＷ１および再配線ＲＷ２の各々の一部を開口するパターンを有するレジストパターンＲＰ２を形成する。レジストパターンＲＰ２は、塗布法によってレジスト膜を形成し、上記レジスト膜に対して選択的に露光処理を行い、上記レジスト膜をパターニングすることで形成される。

【0053】

図１３に示されるように、再配線ＲＷ１上に、再配線ＲＷ１の厚さよりも厚い厚さを有する柱状電極ＰＥ１を形成し、再配線ＲＷ２上に、それぞれ再配線ＲＷ２の厚さよりも厚い厚さを有する複数の柱状電極ＰＥ２を形成する。具体的には、電解メッキ法によって、レジストパターンＲＰ２から露出している再配線ＲＷ１上に柱状電極ＰＥ１を形成し、レジストパターンＲＰ２から露出している再配線ＲＷ２上に柱状電極ＰＥ２を形成する。

【0054】

図１４に示されるように、例えば剥離液による溶解によって、レジストパターンＲＰ２を除去する。次に、絶縁膜ＩＦ２上に残されているシード層ＳＤに対してウェットエッチング処理を施す。これにより、再配線ＲＷ１および再配線ＲＷ２から露出しているシード層ＳＤが除去される。

【0055】

図１５に示されるように、柱状電極ＰＥ１および柱状電極ＰＥ２の各々の上面を覆うように、絶縁膜ＩＦ２上において、再配線ＲＷ１、再配線ＲＷ２、柱状電極ＰＥ１および柱状電極ＰＥ２を、封止樹脂ＭＲによって封止する。封止樹脂ＭＲは、例えばスクリーン印刷法によって形成される。また、封止樹脂ＭＲは、柱状電極ＰＥ１および柱状電極ＰＥ２の各々の上面から５０～１００μｍ程度の位置まで形成される。

【0056】

図１６に示されるように、封止樹脂ＭＲに対して研磨処理を行うことで、柱状電極ＰＥ１および柱状電極ＰＥ２の各々の上面を封止樹脂ＭＲから露出させる。これにより、柱状電極ＰＥ１、柱状電極ＰＥ２および封止樹脂ＭＲの各々の上面は、平坦化され、面一になる。

【0057】

図１７に示されるように、柱状電極ＰＥ１の上面上に、外部接続用端子ＥＴ１を形成し、柱状電極ＰＥ２の上面上に、外部接続用端子ＥＴ２を形成する。外部接続用端子ＥＴは、例えば半田ボールのような、半田を主体とする導電性材料からなる。半田ボールは、例えば、半田ペーストを印刷した後、リフロー処理を行うことで形成できる。その後、ダイシングラインＤＬに沿ってダイシングを行うことで、基板１０が個片化され、図２に示される半導体装置１００が、複数個取得される。

【0058】

以上により、実施の形態１における半導体装置１００が製造される。実施の形態１によれば、半導体装置１００に測定回路２０を設けるにあたり、特殊な部品の追加、または、特殊な製造工程の追加を行うことが無い。従って、実施の形態１によれば、半導体装置１００の製造コストを抑制することができる。

【0059】

（実施の形態２）
以下に図１８および図１９を用いて、実施の形態２における半導体装置１００について説明する。なお、以下では、主に実施の形態１との相違点について説明し、実施の形態１と重複する点についての説明を省略する。

【0060】

実施の形態１では、単体で半導体パッケージとして使用できるＷＬＣＳＰ構造を例示した。実施の形態２では、再配線ＲＷ１、ＲＷ２が形成された基板１０を、リードフレームまたは配線基板などへ実装する場合を例示する。

【0061】

図１８に示されるように、再配線ＲＷ１上に柱状電極ＰＥ１が形成され、再配線ＲＷ２に柱状電極ＰＥ２が形成されている。柱状電極ＰＥ１の上面に外部接続用端子ＥＴ１が形成され、柱状電極ＰＥ２の上面に外部接続用端子ＥＴ２が形成されている。実施の形態２では、外部接続用端子ＥＴ１、ＥＴ２は、半田を主体とする導電性材料からなり、例えば半田メッキである。メッキ処理の後にリフロー処理がされているので、半田メッキは、半球形状となっている。また、半田メッキの厚さは、５～５０μｍ程である。

【0062】

また、再配線ＲＷ１、ＲＷ２を覆うように、絶縁膜ＩＦ２上に絶縁膜ＩＦ３が形成されている。絶縁膜ＩＦ３は、例えば塗布法によって形成された感光性ポリイミド膜である。なお、絶縁膜ＩＦ３は、必須ではなく、設けられていなくてもよい。

【0063】

図１９は、図１８の実装例として、ＱＦＮ（Quad Flat No leaded package）構造とした場合を示し、リードフレームから形成された複数のリード端子ＬＦ１、ＬＦ２を用いる。外部接続用端子ＥＴ１にリード端子ＬＦ１が電気的に接続され、外部接続用端子ＥＴ２にリード端子ＬＦ２が電気的に接続されている。

【0064】

実施の形態２では、複数のリード端子ＬＦ２は、測定回路２０の一部を構成し、始端端子Ｐ１、Ｐ２および終端端子Ｐ３、Ｐ４を構成する。すなわち、複数のリード端子ＬＦ２のうち一方の端子間接続部ＲＷ２ａに電気的に接続された２つのリード端子ＬＦ２が、始端端子Ｐ１および始端端子Ｐ２を構成し、複数のリード端子ＬＦ２のうち他方の端子間接続部ＲＷ２ａに電気的に接続された２つのリード端子ＬＦ２が、終端端子Ｐ３および終端端子Ｐ４を構成する。

【0065】

また、２つの端子間接続部ＲＷ２ａ、複数の柱状電極ＰＥ２および複数の外部接続用端子ＥＴ２が、抵抗値測定部ＲＷ２ｂと、始端端子Ｐ１、Ｐ２および終端端子Ｐ３、Ｐ４とを繋ぐ電気経路を構成する。

【0066】

また、封止樹脂ＭＲは、複数のリード端子ＬＦ１および複数のリード端子ＬＦ２の各々の上面を露出させるように、再配線ＲＷ１、再配線ＲＷ２、複数の外部接続用端子ＥＴ１、複数の外部接続用端子ＥＴ２、複数のリード端子ＬＦ１、複数のリード端子ＬＦ２および基板１０を封止している。

【0067】

実施の形態２でも、複数のリード端子ＬＦ２（始端端子Ｐ１、始端端子Ｐ２、終端端子Ｐ３および終端端子Ｐ４）に抵抗測定器３０を接続することで、抵抗値測定部ＲＷ２ｂの抵抗値Ｒ_０を測定することができる。

【0068】

（変形例１）
以下に図２０を用いて、実施の形態２の他の実装例について説明する。図２０は、たとえばプリント配線基板またはコアレス基板のような配線基板を用いた実装例を示している。

【0069】

なお、コアレス基板５０上には、基板１０を備えた半導体チップの他に、他の電子部品が搭載されている場合もある。変形例２では、そのような場合の半導体モジュールも半導体装置１００として扱う。

【0070】

コアレス基板５０は、表面および裏面を有し、樹脂層と配線層とが交互に積層された構造となっている。コアレス基板５０は、主に、樹脂層ＩＦ４、樹脂層ＩＦ５、複数の表面配線５１、複数の表面配線５２、複数の裏面配線５３、複数の裏面配線５４、複数の外部接続用端子５５および複数の外部接続用端子５６を有する。

【0071】

表面配線５１、５２および裏面配線５３、５４は、例えば銅を主体とする導電性材料からなり、例えばメッキ法によって形成されている。複数の再配線ＲＷ１、ＲＷ２、柱状電極ＰＥ１、ＰＥ２、複数の外部接続用端子ＥＴ１、ＥＴ２、複数の裏面配線５３、５４および基板１０は、封止樹脂ＭＲによって封止されている。樹脂層ＩＦ４、ＩＦ５は、例えばエポキシ樹脂のような樹脂材料からなる。なお、樹脂層ＩＦ４、ＩＦ５上には、表面配線５１、５２および裏面配線５３、５４の一部を覆うソルダレジストが設けられているが、ここでは、それらの図示を省略する。

【0072】

複数の表面配線５１および複数の表面配線５２は、コアレス基板５０の表面側に形成されている。複数の裏面配線５３および複数の裏面配線５４は、コアレス基板５０の表面側に形成されている。複数の裏面配線５３は、コアレス基板５０の内部に形成されている他の配線およびビアなどの導電体を介して、複数の表面配線５１に電気的に接続されている。複数の裏面配線５４は、コアレス基板５０の内部に形成されている他の配線およびビアなどの導電体を介して、複数の表面配線５２に電気的に接続されている。

【0073】

複数の外部接続用端子５５は、複数の表面配線５１上に形成され、複数の表面配線５１に電気的に接続されている。複数の外部接続用端子５６は、複数の表面配線５２上に形成され、複数の表面配線５２に電気的に接続されている。

【0074】

複数の表面配線５２、複数の裏面配線５４および複数の外部接続用端子５６は、複数の表面配線５１、複数の裏面配線５３および複数の外部接続用端子５５から電気的に絶縁されている。複数の裏面配線５３は、複数の外部接続用端子ＥＴ１に電気的に接続され、複数の裏面配線５４は、複数の外部接続用端子ＥＴ２に電気的に接続されている。複数の表面配線５１、複数の裏面配線５３および複数の外部接続用端子５５は、基板１０の集積回路のような、半導体チップの内部に形成されている集積回路に電気的に接続するために使用される。

【0075】

変形例１では、複数の表面配線５２、複数の裏面配線５４および複数の外部接続用端子５６も測定回路２０の一部を構成しており、複数の外部接続用端子５６が、始端端子Ｐ１、始端端子Ｐ２、終端端子Ｐ３および終端端子Ｐ４を構成する。すなわち、複数の外部接続用端子５６のうち一方の端子間接続部ＲＷ２ａに電気的に接続された２つの外部接続用端子５６が、始端端子Ｐ１および始端端子Ｐ２を構成し、複数の外部接続用端子５６のうち他方の端子間接続部ＲＷ２ａに電気的に接続された他の２つの外部接続用端子５６が、終端端子Ｐ３および終端端子Ｐ４を構成する。

【0076】

また、２つの端子間接続部ＲＷ２ａ、複数の柱状電極ＰＥ２、複数の外部接続用端子ＥＴ２、複数の表面配線５２および複数の裏面配線５４が、抵抗値測定部ＲＷ２ｂと、始端端子Ｐ１、Ｐ２および終端端子Ｐ３、Ｐ４とを繋ぐ電気経路を構成する。

【0077】

変形例１でも、複数の外部接続用端子５６（始端端子Ｐ１、始端端子Ｐ２、終端端子Ｐ３および終端端子Ｐ４）に抵抗測定器３０を接続することで、抵抗値測定部ＲＷ２ｂの抵抗値Ｒ_０を測定することができる。

【0078】

また、変形例１では、複数の外部接続用端子５６の互いの間の距離（ピッチ）が、複数の外部接続用端子ＥＴ２の互いの間の距離（ピッチ）よりも大きくなっている。例えば、半導体装置１００をマザーボードなどに搭載する際に、複数の外部接続用端子ＥＴ２のピッチが小さいと、ショート不良などの不具合を引き起こす恐れがある。変形例１のような実装例を適用し、複数の外部接続用端子５６のピッチを大きくすることで、そのような恐れを解消することができる。

【0079】

（変形例２）
以下に図２１および図２２を用いて、実施の形態２の他の実装例について説明する。変形例２でも変形例１と同様にコアレス基板５０を用いており、変形例２の構造は、変形例１の構造とほぼ同じである。しかし、変形例２では、図２１に示されるように、再配線ＲＷ２を用いた測定回路２０が設けられておらず、コアレス基板５０に、測定回路２０とは異なる他の抵抗値測定用の測定回路２１が設けられている。

【0080】

このような測定回路２１は、複数の表面配線５７、裏面配線５８および複数の外部接続用端子５９によって構成される。複数の表面配線５７、裏面配線５８および複数の外部接続用端子５９は、複数の表面配線５１、複数の裏面配線５３、および複数の外部接続用端子５５とは異なる領域に形成され、これらから電気的に絶縁されている。

【0081】

図２２は、測定回路２１の等価回路を示している。詳細に図示はしていないが、裏面配線５８が、再配線ＲＷ２と同じ機能をもつ構成となっている。裏面配線５８は、２つの端子間接続部５８ａ、および、２つの端子間接続部５８ａを接続する抵抗値測定部５８ｂを有している。複数の外部接続用端子５９のうち２つの外部接続用端子５９は、一方の端子間接続部５８ａに電気的に接続され、且つ、始端端子Ｐ５および始端端子Ｐ６を構成する。複数の外部接続用端子５９のうち他の２つの外部接続用端子５９は、他方の端子間接続部５８ａ上に電気的に接続され、且つ、終端端子Ｐ７および終端端子Ｐ８を構成する。

【0082】

変形例２では、２つの端子間接続部５８ａと、複数の表面配線５７と、コアレス基板５０の内部に形成されている他の配線およびビアなどの導電体とが、抵抗値測定部５８ｂと、始端端子Ｐ５、Ｐ６および終端端子Ｐ７、Ｐ８とを繋ぐ電気経路を構成している。

【0083】

始端端子Ｐ５、始端端子Ｐ６、終端端子Ｐ７および終端端子Ｐ８に抵抗測定器３０を電気的に接続することで、抵抗値測定部５８ｂの抵抗値Ｒ_０を測定できる。そして、図４のフローチャートと同じ手段を行うことで、測定された抵抗値測定部５８ｂの抵抗値Ｒ_０から、抵抗値測定部５８ｂの温度を算出できる。

【0084】

変形例２のコアレス基板５０を用いることで、再配線ＲＷ２を用いた測定回路２０が無かったとしても、半導体装置１００の内部の温度を測定することができる。そのため、例えば再配線ＲＷ１、ＲＷ２などが形成されておらず、且つ、パッド電極ＰＤ上にバンプ電極が直接形成されたような半導体装置にも変形例２を適用できる。従って、ウェハ状態での調達または加工が困難である単体の半導体チップ、または、化合物半導体など特殊材料を使用した半導体チップについても、変形例２を適用することで、半導体チップの内部の温度を測定することが可能となる。

【0085】

また、変形例１（図２０）のように再配線ＲＷ２を用いた測定回路２０を設け、測定回路２０とは別の場所に、変形例２の測定回路２１を設けることもできる。その場合、半導体装置１００の内部のうち異なる箇所での温度を同時に測定することができる。すなわち、変形例２によれば、半導体装置１００の内部の温度を測定するための回路は、コアレス基板５０の測定回路２１だけの場合もあるし、測定回路２１と、再配線ＲＷ２を用いた測定回路２０とを併用する場合もある。

【0086】

（実施の形態３）
以下に図２３を用いて、実施の形態３における半導体装置１００について説明する。なお、以下では、主に実施の形態１との相違点について説明し、実施の形態１と重複する点についての説明を省略する。

【0087】

実施の形態３では、柱状電極ＰＥ１、ＰＥ２が形成されておらず、外部接続用端子ＥＴ１は、再配線ＲＷ１上に直接形成され、複数の外部接続用端子ＥＴ２は、それぞれ再配線ＲＷ２上に直接形成されている。

【0088】

再配線ＲＷ１、ＲＷ２を覆うように、絶縁膜ＩＦ２上に絶縁膜ＩＦ３が形成されている。絶縁膜ＩＦ３は、例えば塗布法によって形成された感光性ポリイミド膜である。絶縁膜ＩＦ３の一部には複数の開口部が設けられ、複数の開口部から露出した領域に、外部接続用端子ＥＴ１、ＥＴ２が形成されている。実施の形態３における外部接続用端子ＥＴ１、ＥＴ２は、半田を主体とする導電性材料からなり、例えば半田バンプと、半田バンプの下に形成された金属膜との積層膜からなる。また、半田バンプの径は、５０～２５０μｍ程度である。

【0089】

実施の形態３では、再配線ＲＷ２および複数の外部接続用端子ＥＴ２が、測定回路２０を構成している。実施の形態３でも、複数の外部接続用端子ＥＴ２（始端端子Ｐ１、始端端子Ｐ２、終端端子Ｐ３および終端端子Ｐ４）に抵抗測定器３０を接続することで、抵抗値測定部ＲＷ２ｂの抵抗値Ｒ_０を測定することができる。

【0090】

なお、実施の形態２、変形例１および変形例２の各実装例では、図１８に示される柱状電極ＰＥ１、ＰＥ２を備えた構造を使用したが、実施の形態２、変形例１および変形例２に、実施の形態３の構造を適用してもよい。

【0091】

以上、本発明を実施の形態に基づき具体的に説明したが、本発明は、これらの実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

【符号の説明】

【0092】

１０ 基板
２０、２１ 測定回路
３０ 抵抗測定器
３１ 直流電源
５０ コアレス基板（配線基板）
５１、５２、５７ 表面配線
５３、５４、５８ 裏面配線
５５、５６、５９ 外部接続用端子
５８ａ 端子間接続部
５８ｂ 抵抗値測定部
１００ 半導体装置
１Ａ 領域（集積回路用の配線領域）
２Ａ 領域（温度測定用の配線領域）
ＤＬ ダイシングライン
ＥＴ１、ＥＴ２ 外部接続用端子
ＩＦ１～ＩＦ３ 絶縁膜
ＩＦ４、ＩＦ５ 樹脂層
ＬＦ１、ＬＦ２ リード端子
ＭＲ 封止樹脂
ＯＰ 開口部
Ｐ１、Ｐ２、Ｐ５、Ｐ６ 始端端子
Ｐ３、Ｐ４、Ｐ７、Ｐ８ 終端端子
ＰＤ パッド電極
ＰＥ１、ＰＥ２ 柱状電極
ＰＲ１、ＲＰ２ レジストパターン
ＲＷ１、ＲＷ２ 再配線
ＲＷ２ａ 端子間接続部
ＲＷ２ｂ 抵抗値測定部
ＳＤ シード層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】