特許 7386643 発振回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-16

(45)【発行日】2023-11-27

(54)【発明の名称】発振回路

(51)【国際特許分類】

   H03B 5/08 20060101AFI20231117BHJP

【ＦＩ】

H03B5/08 B

【請求項の数】 5

(21)【出願番号】P 2019133804

(22)【出願日】2019-07-19

(65)【公開番号】P2021019282

(43)【公開日】2021-02-15

【審査請求日】2022-06-21

(73)【特許権者】

【識別番号】000006666

【氏名又は名称】アズビル株式会社

(74)【代理人】

【識別番号】110003166

【氏名又は名称】弁理士法人山王内外特許事務所

(74)【代理人】

【識別番号】100101133

【弁理士】

【氏名又は名称】濱田 初音

(74)【代理人】

【識別番号】100199749

【弁理士】

【氏名又は名称】中島 成

(74)【代理人】

【識別番号】100197767

【弁理士】

【氏名又は名称】辻岡 将昭

(74)【代理人】

【識別番号】100201743

【弁理士】

【氏名又は名称】井上 和真

(72)【発明者】

【氏名】畑中 浩

(72)【発明者】

【氏名】尾身 知子

【審査官】志津木 康

(56)【参考文献】

【文献】特開昭５５－０８８２２７（ＪＰ，Ａ）

【文献】特開２００９－０９４９９４（ＪＰ，Ａ）

【文献】特開平０４－２６１２１３（ＪＰ，Ａ）

【文献】特開２００７－２３５４６８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｈ３６／００－３６／０２

Ｈ０３Ｂ５／００－５／２８

Ｈ０３Ｋ１７／７４－１７／９８

(57)【特許請求の範囲】

【請求項1】

並列共振回路の一端が接続される第１端子における電圧である発振電圧と、第１基準電圧とを比較する第１コンパレータ回路と、
前記第１コンパレータ回路による比較結果に基づいて、発振電圧が第１基準電圧より大きい場合のみに、前記第１端子に帰還電流を流すカレントミラー回路と、
前記カレントミラー回路における帰還電流量を決めるための電流を、抵抗が接続される第２端子における設定されたＤＣ電圧を当該抵抗の抵抗値で割った電流に基づいて設定する設定部とを備え、
前記設定部は、前記カレントミラー回路と前記第２端子との間に接続されている
ことを特徴とする発振回路。

【請求項2】

発振電圧と、第１基準電圧より高く且つ最大発振振幅の５～２０％以内の電圧である第２基準電圧とを比較する第２コンパレータ回路と、
前記第１コンパレータ回路及び前記第２コンパレータ回路による比較結果に基づいて、発振電圧が第１基準電圧より大きく、第２基準電圧より小さいかを判定する第１ロジック回路と、
前記第１ロジック回路により発振電圧が第１基準電圧より大きく、第２基準電圧より小さいと判定された場合に、前記第１端子に、前記第２端子における電流よりも大きな電流である第１励磁電流を流す第１励磁部とを備え、
前記カレントミラー回路は、前記第１ロジック回路により発振電圧が第１基準電圧より大きく、第２基準電圧より小さいと判定された場合には、前記第１端子に帰還電流を流さない
ことを特徴とする請求項１記載の発振回路。

【請求項3】

発振電圧と、第１基準電圧より高く且つ最大発振振幅の５～２０％以内の電圧である第２基準電圧とを比較する第２コンパレータ回路と、
前記第１コンパレータ回路及び前記第２コンパレータ回路による比較結果に基づいて、発振電圧が第１基準電圧より大きく、第２基準電圧より小さいかを判定する第１ロジック回路と、
前記第１ロジック回路により発振電圧が第１基準電圧より大きく、第２基準電圧より小さいと判定された場合に、前記第１端子に、０よりも大きな電流である第１励磁電流を流す第１励磁部とを備えた
ことを特徴とする請求項１記載の発振回路。

【請求項4】

前記第１ロジック回路は、発振電圧が第１基準電圧より大きく、第２基準電圧より小さい且つ立下りである場合での第１励磁電流の供給要否を選択可能とする
ことを特徴とする請求項２又は請求項３記載の発振回路。

【請求項5】

発振電圧と、前記並列共振回路の他端が接続されたシグナルグランドにおける電圧と同一である第３基準電圧又は第１基準電圧とを比較する第３コンパレータ回路と、
前記第３コンパレータ回路による比較結果に基づいて、一定期間発振していないかを判定する第２ロジック回路と、
前記第２ロジック回路により一定期間発振していないと判定された場合に、前記第１端子に、前記並列共振回路におけるインピーダンスとの積が第１基準電圧以上となる電流である第２励磁電流を流す第２励磁部とを備えた
ことを特徴とする請求項１から請求項４のうちの何れか１項記載の発振回路。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、近接スイッチに用いられる発振回路に関する。

【背景技術】

【0002】

従来から、カレントミラー回路によって並列共振回路に帰還電流を流す発振回路を備えた近接スイッチが知られている（例えば特許文献１参照）。
この発振回路は、例えば図７に示すように、電流源１０１１、トランジスタＱ１、トランジスタＱ２、及びカレントミラー回路１０１２を備えている。

【0003】

電流源１０１１は、電流を流す。図７において、Ｉｂは電流源１０１１により流される電流を示している。
トランジスタＱ１は、コレクタ端子及びベース端子が電流源１０１１に接続され、エミッタ端子がＯＳＣ端子１０１３に接続されている。
トランジスタＱ２は、ベース端子が電流源１０１１に接続され、エミッタ端子がＯＰ端子１０１４に接続されている。

【0004】

カレントミラー回路１０１２は、抵抗Ｒ１、抵抗Ｒ２、トランジスタＱ３及びトランジスタＱ４から構成される。

【0005】

抵抗Ｒ１は、一端に電源電圧が入力される。図７において、Ｖｃｃは電源電圧を示している。
抵抗Ｒ２は、一端に電源電圧が入力される。
トランジスタＱ３は、エミッタ端子が抵抗Ｒ１の他端に接続され、ベース端子及びコレクタ端子がトランジスタＱ２のコレクタ端子に接続されている。
トランジスタＱ４は、エミッタ端子が抵抗Ｒ２の他端に接続され、ベース端子がトランジスタＱ２のコレクタ端子に接続され、コレクタ端子がトランジスタＱ１のエミッタ端子に接続されている。

【0006】

また、ＯＳＣ端子１０１３とＧＮＤとの間には、コイルコア及び共振コンデンサから成る共振並列回路（不図示）が接続される。この並列共振回路の電圧は、トランジスタＱ１及びトランジスタＱ２を介してＯＰ端子１０１４に伝わる。
また、ＯＰ端子１０１４には、発振回路における発振振幅を決めるための抵抗（不図示）が接続される。この抵抗により電圧電流変換された電流は、カレントミラー回路１０１２を介してＯＳＣ端子１０１３に正帰還される。

【先行技術文献】

【特許文献】

【0007】

【文献】特開平０４－７８２１２号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

ここで、発振回路における発振振幅は、ＯＰ端子１０１４に接続された抵抗の抵抗値及びカレントミラー回路１０１２のゲインにより決まる。一方、帰還電流は、トランジスタの非線形特性を利用して軟発振特性を実現している。軟発振特性とは、並列共振回路のインピーダンス変化に対してアナログ的に振幅が変化する特性を示す。ここで、近接スイッチは、軟発振特性を有する発振回路を用いることで、安定表示機能を持たせることが可能となるという利点、及び、距離により変化する信号を取出せるという利点が得られる。
しかしながら、上記のように、従来の発振回路は、トランジスタの非線形特性を利用して軟発振特性を実現しているため、温度特性が悪く、ＩＣプロセスのバラツキの影響を受け易い。

【0009】

また、ＯＰ端子１０１４に接続される抵抗には高周波電流が流れる。そのため、上記抵抗の調整は、高周波電流が流れることを考慮する必要があり、手間がかかる。また、上記抵抗の調整は、ＯＰ端子１０１４の周囲に対する充填剤の充填によって寄生容量が付くことによる動作点の変動量を考慮する必要があり、調整精度を高めることが困難である。

【0010】

この発明は、上記のような課題を解決するためになされたもので、従来構成に対して温度特性が良く且つ調整精度が高まる発振回路を提供することを目的としている。

【課題を解決するための手段】

【0011】

この発明に係る発振回路は、並列共振回路の一端が接続される第１端子における電圧である発振電圧と、第１基準電圧とを比較する第１コンパレータ回路と、第１コンパレータ回路による比較結果に基づいて、発振電圧が第１基準電圧より大きい場合のみに、第１端子に帰還電流を流すカレントミラー回路と、カレントミラー回路における帰還電流量を決めるための電流を、抵抗が接続される第２端子における設定されたＤＣ電圧を当該抵抗の抵抗値で割った電流に基づいて設定する設定部とを備え、設定部は、カレントミラー回路と第２端子との間に接続されていることを特徴とする。

【発明の効果】

【0012】

この発明によれば、上記のように構成したので、従来構成に対して温度特性が良くなり且つ調整精度が高まる。

【図面の簡単な説明】

【0013】

【図1】実施の形態１に係る発振回路の構成例を示す図である。

【図2】実施の形態１に係る発振回路の動作波形の一例を示す図である。

【図3】実施の形態２に係る発振回路の構成例を示す図である。

【図4】実施の形態２に係る発振回路の動作波形の一例を示す図である。

【図5】実施の形態３に係る発振回路の構成例を示す図である。

【図6】実施の形態４に係る発振回路の構成例を示す図である。

【図7】従来の発振回路の構成例を示す図である。

【発明を実施するための形態】

【0014】

以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
図１は実施の形態１に係る発振回路１の構成例を示す図である。
発振回路１は、近接スイッチ（不図示）に用いられる。発振回路１は、図１に示すように、コンパレータ回路（第１コンパレータ回路）ｃｍｐ１、カレントミラー回路１０１、及び設定部１０２を備えている。

【0015】

コンパレータ回路ｃｍｐ１は、発振電圧と第１基準電圧とを比較する。発振電圧は、ＯＳＣ端子（第１端子）１０３における電圧である。コンパレータ回路ｃｍｐ１は、非反転入力端子に第１基準電圧が入力され、反転入力端子がＯＳＣ端子１０３に接続されている。図１において、Ｖ１は第１基準電圧を示している。第１基準電圧は、正帰還となる電圧である。なお、発振回路１が正帰還動作となるためには、発振電圧が上昇しているタイミングで帰還電流が増加し、発振電圧が下降しているタイミングで帰還電流が減少するように動作する必要がある。例えば、上昇時と下降時で同じ電圧で帰還電流量を増加及び減少させる場合、その切替え時の電圧が第１基準電圧となり、例えば後述するＳＧにおける電圧＋１０ｍＶである。

【0016】

カレントミラー回路１０１は、コンパレータ回路ｃｍｐ１による比較結果に基づいて、発振電圧が第１基準電圧より大きい場合に、ＯＳＣ端子１０３に帰還電流を流す。カレントミラー回路１０１は、ＭＯＳトランジスタＭ１、ＭＯＳトランジスタＭ２及びスイッチＳＷ１を有している。図１において、Ｉｆｂは帰還電流を示している。なお、カレントミラー回路１０１の電流比は１：１である必要はない。

【0017】

ＭＯＳトランジスタＭ１は、ゲート端子が自身のドレイン端子に接続されている。
ＭＯＳトランジスタＭ２は、ゲート端子がＭＯＳトランジスタＭ１のゲート端子に接続され、ソース端子がＭＯＳトランジスタＭ１のソース端子に接続され、ドレイン端子がＯＳＣ端子１０３に接続されている。
スイッチＳＷ１は、一端がＭＯＳトランジスタＭ１のソース端子に接続され、他端がＭＯＳトランジスタＭ１のドレイン端子に接続されている。スイッチＳＷ１は、コンパレータ回路ｃｍｐ１の出力信号がハイレベルの場合にオン（帰還電流が流れない）とし、出力信号がローレベルの場合にオフ（帰還電流が流れる）とする。

【0018】

設定部１０２は、カレントミラー回路１０１における帰還電流量を決めるための電流を、ＯＰ端子（第２端子）１０４における電圧を外付け抵抗（後述する抵抗ＲＯＰ）の抵抗値で割った電流に基づいて設定する。設定部１０２は、オペアンプＯＰ１及びＭＯＳトランジスタＭ３を有している。

【0019】

オペアンプＯＰ１は、非反転入力端子に設定電圧が入力され、反転入力端子がＯＰ端子１０４に接続されている。図１において、Ｖｏｐは設定電圧を示している。
ＭＯＳトランジスタＭ３は、ゲート端子がオペアンプＯＰ１の出力端子に接続され、ソース端子がＯＰ端子１０４に接続され、ドレイン端子がＭＯＳトランジスタＭ１のドレイン端子に接続されている。

【0020】

なお、ＯＳＣ端子１０３には並列共振回路２が接続される。並列共振回路２は、コイルコアＬ１及び共振コンデンサＣ１で構成される。
コイルコアＬ１は、一端がＯＳＣ端子１０３に接続され、他端がＳＧ（Ｓｉｇｎａｌ Ｇｒｏｕｎｄ）に接続されている。ＳＧにおける電圧は、発振回路１における発振振幅の中心点となる電圧である。
共振コンデンサＣ１は、一端がＯＳＣ端子１０３に接続され、他端がＳＧに接続されている。

【0021】

また、ＯＰ端子１０４には、抵抗ＲＯＰの一端が接続される。なお、抵抗ＲＯＰの他端は接地される。

【0022】

次に、図１に示す実施の形態１に係る発振回路１による効果について、図２を参照しながら説明する。
図１に示す実施の形態１に係る発振回路１では、コンパレータ回路ｃｍｐ１が発振電圧と第１基準電圧とを比較している。そして、図２に示すように、カレントミラー回路１０１は、発振電圧（Ｖ（ＯＳＣ））が第１基準電圧（Ｖ１）より大きい場合に動作し、ＯＳＣ端子１０３に帰還電流を流す。これにより、この発振回路１では、帰還電流量はＯＰ端子１０４における電圧と抵抗ＲＯＰの抵抗値により決まり、帰還電流が流れるタイミングは発振電圧と第１基準電圧との比較により決まるため、温度特性をほとんど持たない構成とすることが可能となる。なお、帰還電流の大きさは、ＯＰ端子１０４における電圧と抵抗ＲＯＰの抵抗値により調整できる。図２において、Ｖ（ＯＳＣ）はＯＳＣ端子１０３における電圧を示し、Ｖ（ＳＧ）はＳＧにおける電圧を示し、Ｉｏｐは上記電流（ＯＰ端子１０４における電流）を示している。

【0023】

そして、この発振回路１では、ＯＰ端子１０４における電圧が、オペアンプＯＰ１によって設定電圧と等しい電圧となり、これはＤＣ電圧となる。よって、この発振回路１では、ＯＰ端子１０４の周囲に充填剤等による寄生容量が付いたとしても、発振振幅への影響は出ない。
更に、この発振回路１では、設定電圧をＤＡＣ等でデジタル的に設定可能とすることで、動作点の調整をデジタル的に実施可能となる。よって、この発振回路１では、発振振幅の調整の安定性が増し、調整が容易となる。

【0024】

また、ＳＧにおける電圧は、発振回路１における発振振幅の中心点となる電圧である。よって、この発振回路１では、ＳＧにおける電圧を、発振状態においてＯＳＣ端子１０３における電圧が０Ｖ以上となる電圧に設定することで、非線形性を排除可能となる。
なお上記では、ＯＳＣ端子１０３における電圧が発振回路１の動作電圧範囲内とすることを目的とした設定としているが、ＳＧにおける電圧は上記に限らない。ＳＧにおける電圧が上記の電圧でなくても、例えばレベルシフト回路を用いることでも回避可能である。また、ＳＧは必須ではない。

【0025】

なお、帰還電流量は、帰還電流の波形をフーリエ変換した値となり、下式（１），（２）で表される。式（１），（２）において、Ａは発振振幅を示し、Ｉｐは帰還電流のピーク値を示している。発振振幅は例えば２Ｖである。
Ｉｆｂ＝２×Ｉｐ×ｃｏｓ（ｘ１） （１）
ｘ１＝ａｓｉｎ（Ｖ１／Ａ）（２）

【0026】

式（１），（２）から、Ｖ１が十分に小さい場合、ｃｏｓ（ｘ１）＝１となり、発振振幅に関わらず帰還電流がほぼ一定の値となる。すなわち、発振振幅が並列共振回路２のインピーダンスにほぼ比例する特性を持たせることが可能となり、軟発振が可能となる。

【0027】

なお図１では、設定部１０２として、オペアンプＯＰ１及びＭＯＳトランジスタＭ３を用いた場合を示した。しかしながら、これに限らず、設定部１０２は、カレントミラー回路１０１における帰還電流量を決めるための回路であって、カレントミラー回路１０１の入力電流を設定可能な構成であればよい。

【0028】

以上のように、この実施の形態１によれば、発振回路１は、並列共振回路２の一端が接続されるＯＳＣ端子１０３における電圧である発振電圧と、正帰還となる電圧である第１基準電圧とを比較するコンパレータ回路ｃｍｐ１と、コンパレータ回路ｃｍｐ１による比較結果に基づいて、発振電圧が第１基準電圧より大きい場合に、ＯＳＣ端子１０３に帰還電流を流すカレントミラー回路１０１とを備えた。これにより、実施の形態１に係る発振回路１は、従来構成に対して温度特性が良くなり且つ調整精度が高まる。

【0029】

実施の形態２．
実施の形態１に係る発振回路１では、帰還電流量は発振振幅（並列共振回路２のインピーダンス）に依らずほぼ一定となる。そのため、この発振回路１を備えた近接スイッチでは、検出体が近くに位置して共振インピーダンスが下がった場合に、発振条件を満たさなくなる場合がある。そこで、実施の形態２に係る発振回路１では、共振インピーダンスが下がった場合に帰還電流量を増やす機能を有する構成について説明する。
図３に示す実施の形態２に係る発振回路１は、図１に示す実施の形態１に係る発振回路１に対し、コンパレータ回路（第２コンパレータ回路）ｃｍｐ２、ロジック回路（第１ロジック回路）１０５及び励磁部（第１励磁部）１０６を追加している。その他の構成は同様であり、同一の符号を付して異なる部分についてのみ説明を行う。

【0030】

コンパレータ回路ｃｍｐ２は、発振電圧と第２基準電圧とを比較する。第２基準電圧は、第１基準電圧より高く且つ最大発振振幅の５～２０％以内の電圧である。最大発振振幅は、発振回路１の回路構成とコイルコアの特性により決まる。コンパレータ回路ｃｍｐ２は、非反転入力端子に第２基準電圧が入力され、反転入力端子にＯＳＣ端子１０３が接続されている。図３において、Ｖ２は第２基準電圧を示している。第２基準電圧は例えば０．２～０．３５Ｖである（最大発振振幅はＳＧ±２Ｖを想定）。

【0031】

ロジック回路１０５は、コンパレータ回路ｃｍｐ１及びコンパレータ回路ｃｍｐ２による比較結果に基づいて、発振電圧が第１基準電圧と第２基準電圧との範囲内であるかを判定する。そして、ロジック回路１０５は、発振電圧が第１基準電圧と第２基準電圧との範囲内であると判定した場合に、スイッチＳＷ１をオンとさせる出力信号及び後述するスイッチＳＷ２をオンとさせる出力信号を出力する。

【0032】

また、ロジック回路１０５は、発振電圧が第１基準電圧と第２基準電圧との範囲内であり且つ立下りである場合での後述する第１励磁電流の供給要否を選択可能としてもよい。図３において、ＳＥＬは、発振電圧が第１基準電圧と第２基準電圧との範囲内であり且つ立下りである場合での第１励磁電流の供給要否を選択するための信号を示している。

【0033】

励磁部１０６は、ロジック回路１０５により発振電圧が第１基準電圧と第２基準電圧との範囲内であると判定された場合に、ＯＳＣ端子１０３に第１励磁電流を流す。第１励磁電流は、ＯＰ端子１０４における電流よりも大きな電流である。図３において、Ｉ１は第１励磁電流を示している。励磁部１０６は、電流源１０６１及びスイッチＳＷ２を有している。

【0034】

電流源１０６１は、第１励磁電流を流す。

【0035】

スイッチＳＷ２は、一端が電流源１０６１の出力に接続され、他端がＯＳＣ端子１０３に接続されている。スイッチＳＷ２は、ロジック回路１０５の出力信号に応じてオンオフを切替える。

【0036】

次に、図３に示す実施の形態２に係る発振回路１による効果について、図４を参照しながら説明する。
図３に示す実施の形態２に係る発振回路１では、コンパレータ回路ｃｍｐ２が発振電圧と第２基準電圧とを比較する。そして、ロジック回路１０５は発振電圧が第１基準電圧と第２基準電圧との範囲内であるかを判定し、励磁部１０６はロジック回路１０５により発振電圧が第１基準電圧と第２基準電圧との範囲内であると判定された場合にＯＳＣ端子１０３に第１励磁電流を流す。第１励磁電流は、ＯＰ端子１０４における電流より大きな電流である。なお、発振電圧が第１基準電圧と第２基準電圧との範囲内である場合にはカレントミラー回路１０１からＯＳＣ端子１０３に帰還電流が流れず、発振電圧が第２基準電圧よりも大きい場合にはカレントミラー回路１０１からＯＳＣ端子１０３に帰還電流が流れる。これにより、図４に示すように、発振振幅が小さい場合に帰還電流量を増やすことができる。

【0037】

なお図４において、Ａ点は発振電圧の立上がり部分を示し、Ｂ点は発振電圧の立下がり部分を示している。ここで、Ｂ点において励磁部１０６が第１励磁電流を流すと負帰還となる。そのため、ロジック回路１０５において、Ｂ点で第１励磁電流を流すか否かを切替え可能としてもよい。図４に示すＳＥＬが示す信号は、事前に設定されて入力される。
この際、Ｂ点でＡ点と同じレベルの第１励磁電流を流す場合、帰還電流の位相は理想的には０となる。一方、Ｂ点で第１励磁電流を流さない場合は位相がずれる。そのため、位相ずれを問題とする場合は、励磁部１０６は、Ｂ点でも第１励磁電流を流した方がよい。

【0038】

以上のように、この実施の形態２によれば、発振回路１は、発振電圧と、第１基準電圧より高く且つ最大発振振幅の５～２０％以内の電圧である第２基準電圧とを比較するコンパレータ回路ｃｍｐ２と、コンパレータ回路ｃｍｐ１及びコンパレータ回路ｃｍｐ２による比較結果に基づいて、発振電圧が第１基準電圧と第２基準電圧との範囲内であるかを判定するロジック回路１０５と、ロジック回路１０５により発振電圧が第１基準電圧と第２基準電圧との範囲内であると判定された場合に、ＯＳＣ端子１０３に、ＯＰ端子１０４における電流よりも大きな電流である第１励磁電流を流す励磁部１０６とを備えた。これにより、実施の形態２に係る発振回路１は、実施の形態１における効果に加え、共振インピーダンスが下がった場合に帰還電流量を増やすことが可能となる。

【0039】

なお上記では、発振回路１が、発振電圧が第１基準電圧と第２基準電圧との範囲内である場合に第１励磁電流を流し、発振電圧が第２基準電圧よりも大きい場合に帰還電流を流す場合を示した。しかしながら、これに限らず、発振回路１は、発振電圧が第１基準電圧と第２基準電圧との範囲内である場合に帰還電流及び第１励磁電流を流し、発振電圧が第２基準電圧よりも大きい場合に帰還電流を流してもよく、上記と同様の効果が得られる。
すなわち、この場合、ロジック回路１０５は、発振電圧が第１基準電圧と第２基準電圧との範囲内であると判定した場合に、スイッチＳＷ２をオンとさせる出力信号を出力する。また、第１励磁電流は０より大きい値であればよい。

【0040】

なお図３では、励磁部１０６が電流源１０６１及びスイッチＳＷ２から構成された場合を示した。しかしながら、これに限らず、励磁部１０６は、ロジック回路１０５により発振電圧が第１基準電圧と第２基準電圧との範囲内であると判定された場合に、ＯＳＣ端子１０３に第１励磁電流を流す構成であればよい。例えば、励磁部１０６は、カレントミラー回路と電流出力をオンオフするスイッチから構成されていてもよい。

【0041】

実施の形態３．
実施の形態１に係る発振回路１では、発振電圧がＳＧにおける電圧とほぼ等しい電圧で安定してしまうと帰還電流が流れなくなり、発振が止まってしまうという安定状態が存在する。そこで、実施の形態３に係る発振回路１では、一定期間発振が止まった場合に帰還電流を強制的に流す機能（強制励磁機能）を有する構成について説明する。
図５に示す実施の形態３に係る発振回路１は、図１に示す実施の形態１に係る発振回路１に対し、コンパレータ回路（第３コンパレータ回路）ｃｍｐ３、ロジック回路（第２ロジック回路）１０７及び励磁部（第２励磁部）１０８を追加している。その他の構成は同様であり、同一の符号を付して異なる部分についてのみ説明を行う。

【0042】

コンパレータ回路ｃｍｐ３は、発振電圧と第３基準電圧とを比較する。第３基準電圧は、ＳＧにおける電圧と同一（略同一の意味を含む）である。コンパレータ回路ｃｍｐ３は、非反転入力端子に第３基準電圧が入力され、反転入力端子にＯＳＣ端子１０３が接続されている。図５において、Ｖ３は第３基準電圧を示している。

【0043】

ロジック回路１０７は、コンパレータ回路ｃｍｐ３による比較結果に基づいて、ＯＳＣ端子１０３が一定期間発振していないかを判定する。そして、ロジック回路１０７は、ＯＳＣ端子１０３が一定期間発振していないと判定した場合に、スイッチＳＷ３をオンとさせる出力信号を出力する。なお、この出力信号は一定の周期で繰返されるパルス信号であり、ロジック回路１０７は、発振が開始されてコンパレータ回路ｃｍｐ３による比較結果が変化した場合には、後述する第２励磁電流が流れないようにスイッチＳＷ３への出力信号の出力を停止する。

【0044】

励磁部１０８は、ロジック回路１０７によりＯＳＣ端子１０３が一定期間発振していないと判定された場合に、ＯＳＣ端子１０３に対して第２励磁電流を流す。第２励磁電流は、第２励磁電流の電流値と並列共振回路２におけるインピーダンスとの積が第１基準電圧以上となる電流である。図５において、Ｉｘは第２励磁電流を示している。励磁部１０８は、電流源１０８１及びスイッチＳＷ３を有している。

【0045】

電流源１０８１は、第２励磁電流を流す。

【0046】

スイッチＳＷ３は、一端が電流源１０８１の出力に接続され、他端がＯＳＣ端子１０３に接続されている。スイッチＳＷ３は、ロジック回路１０７の出力信号に応じてオンオフを切替える。

【0047】

次に、図５に示す実施の形態３に係る発振回路１による効果について説明する。
図５に示す実施の形態３に係る発振回路１では、コンパレータ回路ｃｍｐ３が発振電圧と第３基準電圧とを比較する。コンパレータ回路ｃｍｐ３は、発振している場合にはその出力が変化し、発振していない場合にはその出力は変化しない。そして、その出力をロジック回路１０７で判定し、コンパレータ回路ｃｍｐ３の出力が一定期間変化しない場合には発振停止状態と判定し、第２励磁電流をＯＳＣ端子１０３に流すためにスイッチＳＷ３を一定周期でパルス状にオンさせる。すなわち、この発振回路１では、発振が開始されると、コンパレータ回路ｃｍｐ３の出力は、発振周波数と同じ周波数で変化する。そのため、励磁部１０８は、発振周期の数倍以上の期間、コンパレータ回路ｃｍｐ３の出力が変化しない場合に、第２励磁電流を流す。これにより、この発振回路１では、発振電圧がＳＧにおける電圧と一致して安定してしまった場合でも発振を再開可能となる。

【0048】

また図５では、励磁部１０８が電流源１０８１及びスイッチＳＷ３から構成された場合を示した。しかしながら、これに限らず、励磁部１０８は、ロジック回路１０７によりＯＳＣ端子１０３が一定期間発振していないと判定された場合に、ＯＳＣ端子１０３に第２励磁電流を流す構成であればよい。例えば、励磁部１０８は、カレントミラー回路と電流出力をオンオフするスイッチから構成されていてもよい。

【0049】

以上のように、この実施の形態３によれば、発振回路１は、発振電圧と、並列共振回路２の他端が接続されたＳＧにおける電圧と同一である第３基準電圧とを比較するコンパレータ回路ｃｍｐ３と、コンパレータ回路ｃｍｐ３による比較結果に基づいて、一定期間発振していないかを判定するロジック回路１０７と、ロジック回路１０７により一定期間発振していないと判定された場合に、ＯＳＣ端子１０３に、並列共振回路２におけるインピーダンスとの積が第１基準電圧以上となる電流である第２励磁電流を流す励磁部１０８とを備えた。これにより、実施の形態３に係る発振回路１は、実施の形態１における効果に加え、発振電圧がＳＧにおける電圧とほぼ等しい電圧で停止してしまった場合でも発振を再開可能となる。

【0050】

なお上記では、実施の形態１に係る発振回路１に対し、コンパレータ回路ｃｍｐ３及び励磁部１０８を追加した場合を示した。しかしながら、これに限らず、実施の形態２に係る発振回路１に対し、コンパレータ回路ｃｍｐ３及び励磁部１０８を追加してもよい。

【0051】

また上記では、第３基準電圧を用いる場合を示しているが、第３基準電圧を用いなくてもよい。この場合、コンパレータ回路ｃｍｐ３は、第１基準電圧をコンパレータ回路ｃｍｐ１と共用し、発振電圧と第１基準電圧とを比較することで一定期間発振していないかを判定する。

【0052】

実施の形態４．
実施の形態１～３に係る発振回路１は、カレントミラー回路１０１を有している。このカレントミラー回路１０１では、トランジスタの出力インピーダンスが低いため、出力電圧によって出力電流が変化し、電流精度が悪くなる。そのため、このカレントミラー回路１０１では、特に出力電圧が変化する回路に電流を供給する場合に誤差が大きくなる。そこで、実施の形態４では、上記課題を解消するための構成について説明する。
図６に示す実施の形態４に係る発振回路１は、図１に示す実施の形態１に係る発振回路１に対し、カレントミラー回路１０１及び設定部１０２を、カスコードカレントミラー回路１０９及び設定部１１０に変更している。その他の構成は同様であり、同一の符号を付して異なる部分についてのみ説明を行う。

【0053】

設定部１１０は、カスコードカレントミラー回路１０９における帰還電流量を決めるための電流を、ＯＰ端子１０４における電圧（設定電圧と等しい電圧）を抵抗ＲＯＰの抵抗値で割った電流に基づいて設定する。設定部１１０は、オペアンプＯＰ２、複数並列接続されたＭＯＳトランジスタＭ２０（第２０ＭＯＳトランジスタ）、及び複数並列接続されたＭＯＳトランジスタＭ２１（第２１ＭＯＳトランジスタ）を備えている。

【0054】

オペアンプＯＰ２は、非反転入力端子に第１基準電圧が入力され、反転入力端子がＯＰ端子１０４に接続されている。

【0055】

ＭＯＳトランジスタＭ２０は、ゲート端子がオペアンプＯＰ２の出力端子に接続され、ソース端子がＯＰ端子１０４に接続されている。

【0056】

ＭＯＳトランジスタＭ２１は、ゲート端子がオペアンプＯＰ２の出力端子に接続され、ソース端子がＯＰ端子１０４に接続されている。

【0057】

図６の例では、ＭＯＳトランジスタＭ２０の並列数はｍ＝２であり、ＭＯＳトランジスタＭ２１の並列数はｍ＝２０であり、すなわちＭＯＳトランジスタＭ２０の並列数とＭＯＳトランジスタＭ２１の並列数との関係が１：１０となっているが、これは消費電流を減らすために大きな比率としており、これに限らない。

【0058】

カスコードカレントミラー回路１０９は、ＭＯＳトランジスタＭ１０～ＭＯＳトランジスタＭ１４及びスイッチＳＷ４を有している。

【0059】

ＭＯＳトランジスタＭ１０（第１０ＭＯＳトランジスタ）は、ゲート端子及びドレイン端子がＭＯＳトランジスタＭ２０のドレイン端子に接続され、ソース端子に電源電圧が入力される。図６において、Ｖｃｃは電源電圧を示している。

【0060】

ＭＯＳトランジスタＭ１１（第１１ＭＯＳトランジスタ）は、ゲート端子がＭＯＳトランジスタＭ２１のドレイン端子に接続され、ソース端子に電源電圧が入力される。

【0061】

ＭＯＳトランジスタＭ１２（第１２ＭＯＳトランジスタ）は、ゲート端子がＭＯＳトランジスタＭ２０のドレイン端子に接続され、ソース端子がＭＯＳトランジスタＭ１１のドレイン端子に接続され、ドレイン端子がＭＯＳトランジスタＭ２１のドレイン端子に接続されている。

【0062】

ＭＯＳトランジスタＭ１３（第１３ＭＯＳトランジスタ）は、ゲート端子がＭＯＳトランジスタＭ２１のドレイン端子に接続され、ソース端子に電源電圧が入力される。

【0063】

ＭＯＳトランジスタＭ１４（第１４ＭＯＳトランジスタ）は、ゲート端子がＭＯＳトランジスタＭ２０のドレイン端子に接続され、ソース端子がＭＯＳトランジスタＭ１３のドレイン端子に接続され、ドレイン端子がＯＳＣ端子１０３に接続されている。

【0064】

スイッチＳＷ４は、一端がＭＯＳトランジスタＭ１１のソース端子に接続され、他端がＭＯＳトランジスタＭ２０のドレイン端子に接続されている。スイッチＳＷ４は、コンパレータ回路ｃｍｐ１の出力信号に応じてオンオフを切替える。

【0065】

なお、ＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１３とのサイズ比、及び、ＭＯＳトランジスタＭ１２とＭＯＳトランジスタＭ１４とのサイズ比は、同一（略同一の意味を含む）である。

【0066】

次に、図６に示す実施の形態４に係る発振回路１による効果について説明する。
図６に示す実施の形態４に係る発振回路１では、抵抗ＲＯＰに複数並列接続されたＭＯＳトランジスタＭ２０及び複数並列接続されたＭＯＳトランジスタＭ２１が接続され、これらのＭＯＳトランジスタＭ２０及びＭＯＳトランジスタＭ２１がカスコードカレントミラー回路１０９に接続されている。また、ＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１３とのサイズ比、及び、ＭＯＳトランジスタＭ１２とＭＯＳトランジスタＭ１４とのサイズ比は、同一となっている。

【0067】

カスコードカレントミラー回路１０９は、ＭＯＳトランジスタＭ１１及びＭＯＳトランジスタＭ１２が飽和領域で動作するようにＭＯＳトランジスタＭ１０のサイズ及びそのドレイン電流値（＝ＭＯＳトランジスタＭ２０のドレイン電流値）を決める必要がある。一般的には、下式（１）の関係が成り立つように設計が行われる。式（１）において、ＩＤ（Ｍ２０）はＭＯＳトランジスタＭ２０のドレイン電流を示し、ＩＤ（Ｍ２１）はＭＯＳトランジスタＭ２１のドレイン電流を示している。また、Ｗ１０はＭＯＳトランジスタＭ１０のチャネル幅を示し、Ｌ１０はＭＯＳトランジスタＭ１０のチャネル長を示している。また、Ｗ１１はＭＯＳトランジスタＭ１１のチャネル幅を示し、Ｌ１１はＭＯＳトランジスタＭ１１のチャネル長を示している。また、Ｗ１２はＭＯＳトランジスタＭ１２のチャネル幅を示し、Ｌ１２はＭＯＳトランジスタＭ１２のチャネル長を示している。式（１）において、Δが大きい場合、ＭＯＳトランジスタＭ１１及びＭＯＳトランジスタＭ１３の飽和領域での余裕度は増すが、ＭＯＳトランジスタＭ１２及びＭＯＳトランジスタＭ１４のゲート電圧が下がる。そのため、この場合、発振回路１における出力電圧範囲が狭くなるため、Δは０以上で０に近い値とすることが望ましい。
√｛ＩＤ（Ｍ２０）／（Ｗ１０／Ｌ１０）｝＝√｛ＩＤ（Ｍ２１）／（Ｗ１１／Ｌ１１）｝＋√｛ＩＤ（Ｍ２１）／（Ｗ１２／Ｌ１２）｝＋Δ （１）

【0068】

一方、図６に示す実施の形態４に係る発振回路１では、ＭＯＳトランジスタＭ２０及びＭＯＳトランジスタＭ２１が相対精度よく配置される。そのため、ＩＤ（Ｍ２０）とＩＤ（Ｍ２１）の比は、抵抗ＲＯＰによる設定電流値が広い範囲で変わったとしても一定になる。よって、広い設定電流範囲でΔの値を小さくでき、出力電圧範囲を広くできる。また、図６に示す実施の形態４に係る発振回路１では、カスコードカレントミラー回路１０９を用いているため、帰還電流の精度を高く保つことが可能となる。

【0069】

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組合わせ、或いは各実施の形態の任意の構成要素の変形、若しくは各実施の形態において任意の構成要素の省略が可能である。

【符号の説明】

【0070】

１ 発振回路
２ 並列共振回路
１０１ カレントミラー回路
１０２ 設定部
１０３ ＯＳＣ端子（第１端子）
１０４ ＯＰ端子（第２端子）
１０５ ロジック回路
１０６ 励磁部（第１励磁部）
１０７ ロジック回路
１０８ 励磁部（第２励磁部）
１０９ カスコードカレントミラー回路
１１０ 設定部
１０６１ 電流源
１０８１ 電流源

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】