特許 7387391 オーディオ回路、それを用いた電子機器および車載オーディオシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-17

(45)【発行日】2023-11-28

(54)【発明の名称】オーディオ回路、それを用いた電子機器および車載オーディオシステム

(51)【国際特許分類】

   H03F 3/217 20060101AFI20231120BHJP

   H03F 3/185 20060101ALI20231120BHJP

【ＦＩ】

H03F3/217

H03F3/185

【請求項の数】 10

(21)【出願番号】P 2019198287

(22)【出願日】2019-10-31

(65)【公開番号】P2021072551

(43)【公開日】2021-05-06

【審査請求日】2022-08-31

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】酒井 光輝

(72)【発明者】

【氏名】荒木 秀夫

【審査官】竹内 亨

(56)【参考文献】

【文献】特開２０１２－０２９１８５（ＪＰ，Ａ）

【文献】特表２００４－５３８６９４（ＪＰ，Ａ）

【文献】特開２００６－１２９３６６（ＪＰ，Ａ）

【文献】特開２０１０－１５７９４１（ＪＰ，Ａ）

【文献】国際公開第２０１６／１９４６５１（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ ３／００ー３／７２

(57)【特許請求の範囲】

【請求項1】

Ｄ級アンプ回路を備え、
前記Ｄ級アンプ回路は、
正の第１電源電圧および接地電圧が供給されるプッシュプルの出力段と、
前記第１電源電圧および前記接地電圧が供給され、入力オーディオ信号および前記出力段の出力信号に応じたフィードバック信号を受ける積分器と、
前記第１電源電圧および前記接地電圧が供給され、前記積分器の出力をＰＷＭ（Pulse Width Modulation）信号に変換するコンパレータと、
前記第１電源電圧より低い正の第２電源電圧と前記接地電圧が供給され、前記コンパレータの出力である前記ＰＷＭ信号にもとづいて前記出力段を駆動するドライバと、
を含むことを特徴とするオーディオ回路。

【請求項2】

前記入力オーディオ信号はアナログ信号であることを特徴とする請求項１に記載のオーディオ回路。

【請求項3】

デジタルオーディオ信号を受信するオーディオインタフェース回路と、
前記デジタルオーディオ信号をアナログの前記入力オーディオ信号に変換するＤ／Ａコンバータと、
前記オーディオインタフェース回路が受信するマスタークロックを分周し、三角波またはのこぎり波の周期信号を生成する分周器と、
をさらに備え、
前記コンパレータは、前記積分器の出力を、前記周期信号と比較し、前記ＰＷＭ信号を生成することを特徴とする請求項２に記載のオーディオ回路。

【請求項4】

アナログオーディオ信号を調節可能なゲインで増幅し、前記入力オーディオ信号を生成する入力ゲインコントロール回路と、
所定の周波数を有する三角波またはのこぎり波の周期信号を生成するオシレータと、
をさらに備え、
前記コンパレータは、前記積分器の出力を前記周期信号と比較し、前記ＰＷＭ信号を生成することを特徴とする請求項２に記載のオーディオ回路。

【請求項5】

前記入力オーディオ信号はＰＷＭ形式の信号であり、
前記コンパレータは、前記積分器の出力を所定のしきい値電圧と比較し、前記ＰＷＭ信号を生成することを特徴とする請求項１に記載のオーディオ回路。

【請求項6】

デジタルオーディオ信号を受信するオーディオインタフェース回路と、
前記デジタルオーディオ信号をＰＷＭ形式の前記入力オーディオ信号に変換するプロセッサと、
をさらに備えることを特徴とする請求項５に記載のオーディオ回路。

【請求項7】

ＰＷＭ形式の前記入力オーディオ信号を受信し、前記積分器に出力するオーディオインタフェース回路をさらに備えることを特徴とする請求項５に記載のオーディオ回路。

【請求項8】

ひとつの基板に一体集積化されることを特徴とする請求項１から７のいずれかに記載のオーディオ回路。

【請求項9】

請求項１から７のいずれかに記載のオーディオ回路を備えることを特徴とする電子機器。

【請求項10】

請求項１から７のいずれかに記載のオーディオ回路を備えることを特徴とする車載オーディオシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スピーカやヘッドホンを駆動するオーディオアンプ回路に関する。

【背景技術】

【0002】

スピーカやヘッドホンなどの電気音響変換素子を駆動するパワーアンプとして、高効率なＤ級アンプが用いられる。図１は、Ｄ級アンプを用いたオーディオシステム１００Ｒのブロック図である。オーディオシステム１００Ｒは主として、スピーカ１０２、フィルタ１０４およびＤ級アンプ回路９００を備える。

【0003】

Ｄ級アンプ回路９００は、入力オーディオ信号Ｓ_ＩＮに応じたデューティ比を有するパルス信号Ｓ_ＯＵＴを発生する。フィルタ１０４は、Ｄ級アンプ回路９００の出力信号Ｓ_ＯＵＴの高周波成分を除去し、スピーカ１０２に供給する。

【0004】

図１のＤ級アンプ回路９００は、出力段９０２、積分器９０４、コンパレータ９０６、ドライバ９０８を備える。積分器９０４は、入力オーディオ信号Ｓ_ＩＮと出力信号Ｓ_ＯＵＴに応じたフィードバック信号Ｓ_ＦＢの差分を積分する。コンパレータ９０６は、積分器９０４の出力を、クロック信号ＣＬＫと比較し、パルス信号Ｓ_Ｄを出力する。ドライバ９０８は、パルス信号Ｓ_Ｄに応じて、出力段９０２を駆動する。

【先行技術文献】

【特許文献】

【0005】

【文献】特許第５６１８７７６号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

車載用やテレビ用のオーディオシステムでは、Ｄ級アンプ回路９００の電源として１２～１５Ｖ程度の高電圧が採用される。この場合、Ｄ級アンプ回路９００の出力段９０２のパワートランジスタを５Ｖ耐圧のＭＯＳＦＥＴで構成することができず、ドレインソース間耐圧が大きい（たとえば２０Ｖ）ＤＭＯＳ（Double-Diffused MOS）で構成する必要がある。

【0007】

ＤＭＯＳトランジスタは、ドレインソース間の耐圧は大きいが、ゲートソース間の耐圧は、５Ｖ程度とそれほど大きくない。ＤＭＯＳトランジスタのゲートソース間の耐圧をさらに大きくしようとすると、素子サイズが大きくなるという問題がある。図１のオーディオシステム１００Ｒでは、ドライバ９０８より前段の回路ブロック（９０４，９０６，９０８）を３．３Ｖ系や５Ｖ系で構成することで、ＤＭＯＳトランジスタのゲートソース間電圧を５Ｖ以下に抑え、ＤＭＯＳトランジスタのサイズを抑制している。

【0008】

このＤ級アンプ回路９００は、１４．４Ｖ／５Ｖ＝９．２ｄＢのゲインｇを有することとなる。そのため積分器９０４やその前段で発生するノイズや歪み、オフセット電圧がゲイン倍（×ｇ）されて悪化されるという問題がある。

【0009】

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、特性を改善したオーディオ回路の提供にある。

【課題を解決するための手段】

【0010】

本発明のある態様は、Ｄ級アンプ回路を備えるオーディオ回路に関する。Ｄ級アンプ回路は、第１電源電圧が供給されるプッシュプルの出力段と、第１電源電圧が供給され、入力オーディオ信号および出力段の出力信号に応じたフィードバック信号を受ける積分器と、第１電源電圧が供給され、積分器の出力をＰＷＭ信号に変換するコンパレータと、第１電源電圧より低い第２電源電圧が供給され、コンパレータの出力にもとづいて出力段を駆動するドライバと、を含む。

【0011】

このＤ級アンプ回路のゲインは１倍となり、前段のノイズ、歪み、オフセット電圧等は増幅されないため、特性を改善できる。なお、「第１電源電圧が供給される」とは、第１電源電圧が直接供給される場合のほか、間接的に供給される場合も含む。「間接的に供給される」とは、レギュレータやバッファ、分圧回路、クランプ回路などを介して、第１電源電圧よりわずかに低い（ただし、第２電源電圧より高い）電圧レベルに安定化した中間的な電圧が供給される場合も含みうる。

【0012】

入力オーディオ信号はアナログ信号であってもよい。

【0013】

オーディオ回路は、デジタルオーディオ信号を受信するオーディオインタフェース回路と、デジタルオーディオ信号をアナログの入力オーディオ信号に変換するＤ／Ａコンバータと、オーディオインタフェース回路が受信するマスタークロックを分周し、三角波またはのこぎり波の周期信号を生成する分周器と、をさらに備えてもよい。コンパレータは、積分器の出力を、周期信号と比較し、ＰＷＭ信号を生成してもよい。この場合、オーディオインタフェース回路やＤ／Ａコンバータにおいて発生するノイズ、歪み、オフセット電圧が、Ｄ級アンプ回路において増幅されるのを防止できる。

【0014】

オーディオ回路は、アナログオーディオ信号を調節可能なゲインで増幅し、入力オーディオ信号を生成する入力ゲインコントロール回路と、所定の周波数を有する三角波またはのこぎり波の周期信号を生成するオシレータと、をさらに備えてもよい。コンパレータは、積分器の出力を周期信号と比較し、ＰＷＭ信号を生成してもよい。この場合、入力ゲインコントロール回路において発生するノイズ、歪み、オフセット電圧が、Ｄ級アンプ回路において増幅されるのを防止できる。

【0015】

入力オーディオ信号はＰＷＭ（Pulse Width Modulation）信号であってもよい。コンパレータは、積分器の出力を所定のしきい値電圧と比較し、ＰＷＭ信号を生成してもよい。

【0016】

オーディオ回路は、デジタルオーディオ信号を受信するオーディオインタフェース回路と、デジタルオーディオ信号をＰＷＭ信号の入力オーディオ信号に変換するプロセッサと、をさらに備えてもよい。この場合、オーディオインタフェース回路やプロセッサにおいて発生するノイズ、歪み、オフセット電圧が、Ｄ級アンプ回路において増幅されるのを防止できる。

【0017】

オーディオ回路は、ＰＷＭオーディオ信号を受信し、積分器に出力するオーディオインタフェース回路をさらに備えてもよい。この場合、オーディオインタフェース回路において発生するノイズ、歪み、オフセット電圧が、Ｄ級アンプ回路において増幅されるのを防止できる。

【0018】

オーディオ回路は、ひとつの基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

【0019】

本発明の別の態様は電子機器に関する。電子機器は、上述のいずれかのオーディオ回路を備える。

【0020】

本発明の別の態様は車載オーディオシステムに関する。車載オーディオシステムは、上述のいずれかのオーディオ回路を備える。

【0021】

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。

【発明の効果】

【0022】

本発明のある態様によれば、特性を改善できる。

【図面の簡単な説明】

【0023】

【図1】Ｄ級アンプを用いたオーディオシステムのブロック図である。

【図2】実施の形態に係るオーディオ回路を備えるオーディオシステムのブロック図である。

【図3】図３（ａ）、（ｂ）は、積分器の構成例を示す回路図である。

【図4】図４（ａ）、（ｂ）は、コンパレータの構成例を示す回路図である。

【図5】実施例１に係るオーディオ回路の回路図である。

【図6】実施例２に係るオーディオ回路の回路図である。

【図7】実施例３に係るオーディオ回路の回路図である。

【図8】実施例４に係るオーディオ回路の回路図である。

【図9】実施の形態に係るオーディオ回路を利用した車載オーディオシステムのブロック図である。

【図10】図１０（ａ）、（ｂ）は、実施の形態に係るオーディオ回路を利用した電子機器を示す図である。

【発明を実施するための形態】

【0024】

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

【0025】

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

【0026】

図２は、実施の形態に係るオーディオ回路３００を備えるオーディオシステム１００のブロック図である。オーディオシステム１００は、スピーカ１０２、フィルタ１０４およびオーディオ回路３００を備える。

【0027】

Ｄ級アンプ回路２００は、入力オーディオ信号Ｓ_ＩＮを受け、入力オーディオ信号Ｓ_ＩＮに応じたデューティ比を有するパルス信号Ｓ_ＯＵＴを発生する。Ｄ級アンプ回路２００は、出力段２０２、積分器２０４、レベルシフト機能付きコンパレータ（以下、単にコンパレータと称する）２０８、ドライバ２１０を備え、オーディオ回路３００に集積化されている。図２には、１チャンネルの構成のみが示されるが、実際のオーディオ回路３００には、複数チャンネル分のＤ級アンプ回路２００が集積化される。

【0028】

プッシュプルの出力段２０２には、第１電源電圧Ｖ_ＤＤＨが供給される。出力段２０２は、ハイサイドトランジスタＭＨとローサイドトランジスタＭＬを含むインバータである。出力段２０２の出力信号Ｓ_ＯＵＴは、０ＶとＶ_ＤＤＨの間でスイングし、フィルタ１０４を経由してスピーカ１０２に供給される。ハイサイドトランジスタＭＨは、ＮＭＯＳトランジスタであってもよい。

【0029】

積分器２０４には、出力段２０２と同じ第１電源電圧Ｖ_ＤＤＨが供給される。積分器２０４は、入力オーディオ信号Ｓ_ＩＮおよび出力段２０２の出力信号Ｓ_ＯＵＴに応じたフィードバック信号Ｓ_ＦＢを受け、それらの差分（誤差）に相当する信号を積分する。積分器２０４の入力信号Ｓ_ＩＮ，Ｓ_ＦＢおよび出力信号Ｓ_ＩＮＴはいずれも、０～Ｖ_ＤＤＨの間で変化することとなる。

【0030】

図３（ａ）は、積分器２０４の構成例を示す回路図である。積分器２０４は、演算増幅器ＯＰ１、キャパシタＣ１１、抵抗Ｒ１１、Ｒ１２を含む。演算増幅器ＯＰ１の反転入力端子は、抵抗Ｒ１１を介して入力信号Ｓ_ＩＮを受け、抵抗Ｒ１２を介してフィードバック信号Ｓ_ＦＢを受ける。演算増幅器ＯＰ１の反転入力端子には基準電圧Ｖ_ＲＥＦが入力されている。図３（ｂ）に示すように、基準電圧Ｖ_ＲＥＦは、４個の抵抗Ｒ４１～Ｒ４１を含む抵抗ネットワークによって生成してもよい。Ｒ４１＝Ｒ４２＝Ｒ１１，Ｒ４３＝Ｒ４４＝Ｒ１２の関係を満たすように抵抗値を定めることにより、振幅が異なる２つの信号Ｓ_ＩＮとＳ_ＦＢが適切にスケーリング（レベルシフト）される。

【0031】

図２に戻る。コンパレータ２０８は、積分器２０４の出力Ｓ_ＩＮＴをＰＷＭ信号Ｓ_ＰＷＭに変換する。コンパレータ２０８の入力段は第１電源電圧Ｖ_ＤＤＨで動作するが、その出力段には、第１電源電圧Ｖ_ＤＤＨより低い第２電源電圧Ｖ_ＤＤＬが供給されており、０Ｖ－Ｖ_ＤＤＬの二値を取るＰＷＭ信号Ｓ_ＰＷＭを出力する。

【0032】

図４（ａ）、（ｂ）は、コンパレータ２０８の構成例を示す回路図である。図４（ａ）のコンパレータ２０８は、前段の差動アンプＤＡ１と、後段のバッファ（増幅段）ＢＵＦ１を含む。この構成では、差動アンプＤＡ１には第１電源電圧Ｖ_ＤＤＨが供給され、後段のバッファＢＵＦ１に第２電源電圧Ｖ_ＤＤＬが供給される。これにより、０Ｖ～Ｖ_ＤＤＨの範囲で電圧比較が可能となり、比較結果を示す出力信号Ｓ_ＰＷＭの振幅は０～Ｖ_ＤＤＬとなる。

【0033】

図４（ｂ）のコンパレータ２０８は、前段の電圧比較器ＣＯＭＰ１と、後段のレベルシフタ２０９を含む。この構成では、前段の電圧比較器ＣＯＭＰ１には第１電源電圧Ｖ_ＤＤＨが供給され、電圧比較器ＣＯＭＰ１は、０Ｖをロー、Ｖ_ＤＤＨをハイとする比較信号を出力する。後段のレベルシフタ２０９には、第１電源電圧Ｖ_ＤＤＨと第２電源電圧Ｖ_ＤＤＬが供給されており、電圧比較器ＣＯＭＰ１が生成する比較信号を、０Ｖをロー、Ｖ_ＤＤＬをハイとする出力信号Ｓ_ＰＷＭに変換する。

【0034】

図２に戻る。ドライバ２１０には、第２電源電圧Ｖ_ＤＤＬが供給され、コンパレータ２０８の出力Ｓ_ＰＷＭにもとづいて出力段２０２を駆動する。

【0035】

以上がオーディオシステム１００の構成である。続いてその利点を説明する。
このＤ級アンプ回路２００のゲインは１倍となる。したがって、図１のＤ級アンプよりもゲインが小さくなるため、図示しない前段の回路ブロックのノイズ、歪み、オフセット電圧等は増幅されないため、特性を改善できる。

【0036】

本発明は、図２の回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を容易、明確化するために、より具体的な構成例を説明する。

【0037】

（実施例１）
図５は、実施例１に係るオーディオ回路３００Ａの回路図である。オーディオ回路３００Ａは、音源１０６からデジタルオーディオ信号を受信する。たとえば音源１０６とオーディオ回路３００Ａの間の、Ｉ^２Ｓ（Inter IC Sound）などのシリアルインタフェースで接続される。

【0038】

オーディオ回路３００Ａは、Ｄ級アンプ回路２００Ａに加えて、インタフェース回路３０１Ａを含む。インタフェース回路３０１は、デジタルオーディオインタフェース３０２、Ｄ／Ａコンバータ３０４、分周器３０６を備える。デジタルオーディオインタフェース３０２は、音源１０６からデジタルオーディオ信号を受信する。Ｄ／Ａコンバータ３０４は、デジタルオーディオインタフェース３０２が受信したデジタルオーディオ信号をアナログの入力オーディオ信号Ｓ_ＩＮに変換する。Ｄ／Ａコンバータ３０４には、第１電源電圧Ｖ_ＤＤＨと第２電源電圧Ｖ_ＤＤＬが供給されており、前段のデジタルブロックは３Ｖ（あるいは５Ｖ）で動作し、出力段のアナログブロックは１４．４Ｖで動作する。

【0039】

分周器３０６は、デジタルオーディオインタフェース３０２が受信したマスタークロックＭＣＬＫを受け、それを分周し、三角波あるいはのこぎり波の周期信号Ｓ_ＯＳＣを生成する。この周期信号Ｓ_ＯＳＣは、０ＶとＶ_ＤＤＨの間で変化する。コンパレータ２０８は、積分器２０４の出力信号Ｓ_ＩＮＴを周期信号Ｓ_ＯＳＣと比較し、比較結果を示すＰＷＭ信号Ｓ_ＰＷＭを出力する。

【0040】

以上がオーディオ回路３００Ａの構成である。このオーディオ回路３００Ａによれば、デジタルオーディオインタフェース３０２やＤ／Ａコンバータ３０４において発生するノイズ、歪み、オフセット電圧が、Ｄ級アンプ回路２００Ａにおいて増幅されるのを防止できる。

【0041】

（実施例２）
図６は、実施例２に係るオーディオ回路３００Ｂの回路図である。オーディオ回路３００Ｂは、音源１０６からデジタルオーディオ信号を受信する。たとえば音源１０６とオーディオ回路３００Ａの間の、Ｉ^２Ｓ（Inter IC Sound）などのシリアルインタフェースで接続される。

【0042】

オーディオ回路３００Ｂのインタフェース回路３０１Ｂは、デジタルオーディオインタフェース３０２、ＰＷＭプロセッサ３０８および基準電圧源３１０を備える。デジタルオーディオインタフェース３０２は、音源１０６からデジタルオーディオ信号を受信する。ＰＷＭプロセッサ３０８は、デジタルオーディオインタフェース３０２が受信したデジタルオーディオ信号を、パルス幅変調された入力オーディオ信号Ｓ_ＩＮに変換する。ＰＷＭプロセッサ３０８には、第１電源電圧Ｖ_ＤＤＨと第２電源電圧Ｖ_ＤＤＬが供給されており、前段のデジタルブロックは３Ｖ（あるいは５Ｖ）で動作し、出力段は、１４．４Ｖで動作する。この実施例２における入力オーディオ信号Ｓ_ＩＮは、０ＶとＶ_ＤＤＨの二値でスイッチングするパルス信号となる。またＤ級アンプ回路２００Ｂにおいて、積分器２０４の出力信号Ｓ_ＩＮＴは周期信号となる。

【0043】

基準電圧源３１０は所定の電圧レベルを有する基準電圧Ｖ_ＲＥＦを生成する。コンパレータ２０８は、積分器２０４の出力信号Ｓ_ＩＮＴを、基準電圧Ｖ_ＲＥＦと比較し、比較結果に応じたＰＷＭ信号Ｓ_ＰＷＭを出力する。

【0044】

以上がオーディオ回路３００Ｂの構成である。このオーディオ回路３００Ｂによれば、デジタルオーディオインタフェース３０２やＰＷＭプロセッサ３０８において発生するノイズ、歪み、オフセット電圧が、Ｄ級アンプ回路２００Ｂにおいて増幅されるのを防止できる。

【0045】

（実施例３）
図７は、実施例３に係るオーディオ回路３００Ｃの回路図である。オーディオ回路３００Ｃは、音源１０６からパルス幅変調されたオーディオ信号を受信する。このオーディオ信号は、たとえば０ＶとＶ_ＤＤＬの２値でスイッチングするパルス信号である。

【0046】

オーディオ回路３００Ｃにおいて、インタフェース回路３０１Ｃは、ＰＷＭドライバ３１２を備える。ＰＷＭドライバ３１２は、音源１０６から供給されたＰＷＭ信号の信号レベルを、０Ｖ－Ｖ_ＤＤＨに変換し、入力オーディオ信号Ｓ_ＩＮとして積分器２０４に供給する。

【0047】

Ｄ級アンプ回路２００Ｃの構成は、図６のＤ級アンプ回路２００Ｂと同様である。

【0048】

以上がオーディオ回路３００Ｃの構成である。このオーディオ回路３００Ｃによれば、ＰＷＭドライバ３１２において発生するノイズ、歪み、オフセット電圧が、Ｄ級アンプ回路２００Ｃにおいて増幅されるのを防止できる。

【0049】

（実施例４）
図８は、実施例４に係るオーディオ回路３００Ｄの回路図である。オーディオ回路３００Ｄは、音源１０６から、アナログのオーディオ信号Ｓ_ＡＮＬを受信する。このオーディオ信号Ｓ_ＡＮＬは、所定の電圧範囲で変動する。

【0050】

オーディオ回路３００Ｄのインタフェース回路３０１Ｄは、入力ゲインコントローラ３１４およびオシレータ３１６を備える。入力ゲインコントローラ３１４は外部入力されるオーディオ信号Ｓ_ＡＮＬを適切な利得で増幅し、０ＶとＶ_ＤＤＨの間で変化する入力オーディオ信号Ｓ_ＩＮを生成する。オシレータ３１６は、０ＶとＶ_ＤＤＨの間で変化する三角波あるいはのこぎり波の周期信号Ｓ_ＯＳＣを生成する。Ｄ級アンプ回路２００Ｄの構成は、図５のＤ級アンプ回路２００Ａと同様である。

【0051】

以上がオーディオ回路３００Ｄの構成である。このオーディオ回路３００Ｄによれば、入力ゲインコントローラ３１４において発生するノイズ、歪み、オフセット電圧が、Ｄ級アンプ回路２００Ｃにおいて増幅されるのを防止できる。

【0052】

（用途）
オーディオ回路３００の用途を説明する。図９は、実施の形態に係るオーディオ回路を利用した車載オーディオシステムのブロック図である。

【0053】

車載オーディオシステム５００は、４個のスピーカ５０２_ＦＬ，５０２_ＦＲ，５０２_ＲＬ，５０２_ＲＲ、４個のフィルタ５０４_ＦＬ，５０４_ＦＲ，５０４_ＲＬ，５０４_ＲＲ、音源５０６およびオーディオ回路３００を備える。

【0054】

音源１０６は、左右（ＬＲ）２チャンネルあるいはマルチチャンネルのデジタルオーディオ信号を出力する。オーディオ回路３００は、４チャンネルのＤ級アンプ回路２００と、音源１０６とのインタフェース回路３０１を備える。インタフェース回路３０１の形式は限定されず、図５～図８のいずれかの構成を有してもよいし、別の構成であってもよい。

【0055】

フィルタ５０４、音源５０６およびオーディオ回路３００は、オーディオヘッドユニットやカーナビゲーション装置に内蔵される。あるいはオーディオ回路３００は、音源１０６とは独立した製品であってもよい。

【0056】

図１０（ａ）、（ｂ）は、実施の形態に係るオーディオ回路を利用した電子機器を示す図である。図１０（ａ）の電子機器は、テレビなどのディスプレイ装置６００である。ディスプレイ装置６００は、スピーカ６０２Ｌ，６０２Ｒ、フィルタ６０４Ｌ，６０４Ｒ、音源６０６およびオーディオ回路３００、ディスプレイパネル６１０を備える。

【0057】

図１０（ｂ）の電子機器は、オーディオコンポーネント装置８００である。オーディオコンポーネント装置８００は、音源に相当するオーディオ信号処理回路８０６、オーディオ回路３００、図示しないフィルタを備える。オーディオ回路３００は、スピーカケーブルを介して接続される８０２Ｌ，８０２Ｒを駆動する。

【0058】

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

【0059】

（変形例１）
実施の形態では、ハーフブリッジ型のＤ級アンプを説明したが、フルブリッジ型（ＢＴＬ：Bridge-Tied Load）のＤ級アンプにも本発明は適用可能であり、この場合、フィルタ１０４のＤＣブロックコンデンサが不要となる。さらに、フルブリッジ型のＤ級アンプでは、ローパスフィルタ１０４を省略したフィルタレス変調方式を採用してもよい。

【0060】

（変形例２）
実施の形態では、積分器２０４およびコンパレータ２０８に、出力段２０２と共通の第１電源電圧Ｖ_ＤＤＨが供給されたがその限りでない。出力段２０２に、第１電源電圧Ｖ_ＤＤＨを直接供給する一方、積分器２０４およびコンパレータ２０８には、第１電源電圧Ｖ_ＤＤＨを間接的に供給してもよい。たとえば、レギュレータやバッファ、分圧回路、クランプ回路などを利用して、第１電源電圧Ｖ_ＤＤＨよりわずかに低い（ただし、第２電源電圧Ｖ_ＤＤＬより高い）電圧レベルに安定化した中間的な電圧Ｖ_ＤＤＨ’を、積分器２０４およびコンパレータ２０８に供給してもよい。これにより、ロードダンプ試験時に、積分器２０４やコンパレータ２０８に過電圧が印加されるのを抑制できる。

【0061】

（変形例３）
オーディオ回路３００には、デジタルのオーディオ信号を処理するＤＳＰ（Digital Signal ProcessorあるいはDigital Sound Processor）が集積化されてもよい。

【符号の説明】

【0062】

１００ オーディオシステム
１０２ スピーカ
１０４ フィルタ
１０６ 音源
２００ Ｄ級アンプ回路
２０２ 出力段
２０４ 積分器
２０８ コンパレータ
２１０ ドライバ
３００ オーディオ回路
３０１ インタフェース回路
３０２ デジタルオーディオインタフェース
３０４ Ｄ／Ａコンバータ
３０６ 分周器
３０８ ＰＷＭプロセッサ
３１０ 基準電圧源
３１２ ＰＷＭドライバ
３１４ 入力ゲインコントローラ
３１６ オシレータ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】