特許 7387567 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-17

(45)【発行日】2023-11-28

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/60 20060101AFI20231120BHJP

【ＦＩ】

H01L21/60 301N

【請求項の数】 6

(21)【出願番号】P 2020159719

(22)【出願日】2020-09-24

(65)【公開番号】P2022053101

(43)【公開日】2022-04-05

【審査請求日】2022-07-05

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上 徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤 章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下 雅弘

(72)【発明者】

【氏名】小林 仁

【審査官】今井 聖和

(56)【参考文献】

【文献】特開平０７－２６３６６５（ＪＰ，Ａ）

【文献】特開２００４－１５８８３３（ＪＰ，Ａ）

【文献】特開平０８－１３９３１８（ＪＰ，Ａ）

【文献】特開平１０－３４１０１５（ＪＰ，Ａ）

【文献】特開２００６－１６５５１５（ＪＰ，Ａ）

【文献】特開２００８－３０６１９６（ＪＰ，Ａ）

【文献】特開２００２－３１９５８７（ＪＰ，Ａ）

【文献】特開２０１９－１６９５５２（ＪＰ，Ａ）

【文献】特開２０１２－１１４１３７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／６０

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２１／３２０５

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２３／５２２

Ｈ０１Ｌ ２７／０６

(57)【特許請求の範囲】

【請求項1】

半導体層を有する半導体素子と、
前記半導体素子上に配線層とを備え、
前記配線層は、前記半導体素子上に第１電極と、前記半導体素子上に第２電極と、前記半導体素子上に第３電極と、前記第１電極、第２電極及び前記第３電極上に絶縁膜と、前記絶縁膜上に前記半導体素子側とは反対側を第１面とする第１電極パッドと、前記絶縁膜上で前記第１電極パッドと隣接し、前記半導体素子側とは反対側を第１面とする第２電極パッドとを有し、
前記第１電極、前記第２電極及び前記第３電極は、前記半導体素子と前記絶縁膜の間に位置し、
前記絶縁膜を介して、前記第２電極と前記第１電極パッドが絶縁され、
前記絶縁膜を介して、前記第１電極と前記第２電極パッドが絶縁され、
前記絶縁膜に設けられた第１開口部を介して、前記第１電極と前記第１電極パッドが接して電気的に接続され、
前記絶縁膜に設けられた第２開口部を介して、前記第２電極と前記第２電極パッドが接して電気的に接続され、
前記第１電極パッドに第１ボンディングワイヤが接続し、
前記第２電極パッドに第２ボンディングワイヤが接続し、
前記第１電極パッドの前記第１ボンディングワイヤが接続する領域において、前記第１電極と前記第１電極パッドが接続されている部分の前記第１電極パッドの第１面から前記半導体層までの距離は、前記第２電極と前記第１電極パッドが絶縁されている部分の前記第１電極パッドの第１面から前記半導体層までの距離よりも大きく、
前記第２電極パッドの前記第２ボンディングワイヤが接続する領域において、前記第２電極と前記第２電極パッドが接続されている部分の前記第２電極パッドの第１面から前記半導体層までの距離は、前記第１電極と前記第２電極パッドが絶縁されている部分の前記第２電極パッドの第１面から前記半導体層までの距離よりも大きく、
前記第１電極と前記第１電極パッドが接続されている部分の前記第１電極パッドの第１面から前記半導体層までの距離と、前記第２電極と前記第１電極パッドが絶縁されている部分の前記第１電極パッドの第１面から前記半導体層までの距離の差は、１μｍ以上１０μｍ以下であり、
前記第２電極と前記第２電極パッドが接続されている部分の前記第２電極パッドの第１面から前記半導体層までの距離と、前記第１電極と前記第２電極パッドが絶縁されている部分の前記第２電極パッドの第１面から前記半導体層までの距離の差は、１μｍ以上１０μｍ以下である半導体装置。

【請求項2】

前記第１電極パッドは、凹凸を有し、前記絶縁膜に設けられた第１開口部を介して、前記第１電極と前記第１電極パッドが接して電気的に接続されている部分が凸であり、前記絶縁膜を介して、前記第２電極と前記第１電極パッドが絶縁されている部分が凹部あり、
前記第２電極パッドは、凹凸を有し、前記絶縁膜に設けられた第２開口部を介して、前記第２電極と前記第２電極パッドが接して電気的に接続されている部分が凸部であり、前記絶縁膜を介して、前記第１電極と前記第２電極パッドが絶縁されている部分が凹部であり、
前記第１電極パッドの凹部の幅は、前記第１電極パッドの凸部の幅より狭く、
前記第２電極パッドの凹部の幅は、前記第２電極パッドの凸部の幅より広い請求項１に記載の半導体装置。

【請求項3】

前記第１電極パッドは、凹凸を有し、前記絶縁膜を介して、前記第２電極と前記第１電極パッドが絶縁されている部分が凹部であり、前記第１電極パッドの前記凹部の幅は、前記第２電極の幅の２倍以上であり、
前記第２電極パッドは、凹凸を有し、前記絶縁膜に設けられた第２開口部を介して、前記第２電極と前記第２電極パッドが接して電気的に接続されている部分が凸部であり、前記第１電極パッドの前記凸部の幅は、前記第２電極の幅の１．２倍以上である請求項１又は２に記載の半導体装置。

【請求項4】

前記第１電極パッド及び前記第２電極パッドは、前記半導体素子の半導体素子領域上に設けられている請求項１ないし３のいずれか１項に記載の半導体装置。

【請求項5】

前記第３電極は、配線を介して、前記半導体素子上の非半導体素子領域上に設けられた第３電極パッドと接続し、
前記第３電極パッドに第３ボンディングワイヤが接続する請求項１ないし４のいずれか１項に記載の半導体装置。

【請求項6】

前記第１電極、前記第２電極、前記第１電極パッド及び前記第２電極パッドは、Ａｌを主体とし、
前記第１電極と前記第１電極パッドの間の絶縁膜の一部に第１クラックが存在し、前記第１クラックを介して、前記第１電極と前記第１電極パッドが接続していて、
前記第２電極と前記第２電極パッドの間の絶縁膜の一部に第２クラックが存在し、前記第２クラックを介して、前記第２電極と前記第２電極パッドが接続している請求項１ないし５のいずれか１項に機作の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

スイッチング電源回路やインバータ回路などの回路には、トランジスタやダイオードなどの半導体素子が用いられる。これらの半導体素子には高耐圧及び低オン抵抗が求められる。

【0003】

半導体素子上にパッドを設けパッド上にボンディングワイヤを形成して配線をすることでＲｏｎＳ（ｍΩｃｍ^２）を低減する試みがある。しかし、パッドとボンディングワイヤを形成する際に半導体素子に大きな応力がかかり、半導体素子が損傷する恐れがある。

【先行技術文献】

【特許文献】

【0004】

【文献】特開平8-139318号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、信頼性の高い半導体装置を提供することにある。

【課題を解決するための手段】

【0006】

実施形態の半導体装置は、半導体層を有する半導体素子と、半導体素子上に配線層とを備え、配線層は、半導体素子上に第１電極と、半導体素子上に第２電極と、半導体素子上に第３電極と、第１電極、第２電極及び第３電極上に絶縁膜と、絶縁膜上に半導体素子側とは反対側を第１面とする第１電極パッドと、絶縁膜上で第１電極パッドと隣接し、半導体素子側とは反対側を第１面とする第２電極パッドとを有し、第１電極、第２電極及び第３電極は、半導体素子と絶縁膜の間に位置し、絶縁膜を介して、第２電極と第１電極パッドが絶縁され、絶縁膜を介して、第１電極と第２電極パッドが絶縁され、絶縁膜に設けられた第１開口部を介して、第１電極と第１電極パッドが接して電気的に接続され、絶縁膜に設けられた第２開口部を介して、第２電極と第２電極パッドが接して電気的に接続され、第１電極パッドに第１ボンディングワイヤが接続し、第２電極パッドに第２ボンディングワイヤが接続し、第１電極パッドの第１ボンディングワイヤが接続する領域において、第１電極と第１電極パッドが接続されている部分の第１電極パッドの第１面から半導体層までの距離は、第２電極と第１電極パッドが絶縁されている部分の第１電極パッドの第１面から半導体層までの距離よりも大きく、第２電極パッドの第２ボンディングワイヤが接続する領域において、第２電極と第２電極パッドが接続されている部分の第２電極パッドの第１面から半導体層までの距離は、第１電極と第２電極パッドが絶縁されている部分の第２電極パッドの第１面から半導体層までの距離よりも大きく、第１電極と第１電極パッドが接続されている部分の第１電極パッドの第１面から半導体層までの距離と、第２電極と第１電極パッドが絶縁されている部分の第１電極パッドの第１面から半導体層までの距離の差は、１μｍ以上１０μｍ以下であり、第２電極と第２電極パッドが接続されている部分の第２電極パッドの第１面から半導体層までの距離と、第１電極と第２電極パッドが絶縁されている部分の第２電極パッドの第１面から半導体層までの距離の差は、１μｍ以上１０μｍ以下である。

【図面の簡単な説明】

【0007】

【図1】実施形態の半導体装置の斜視概念図。

【図2】実施形態の半導体装置の模式断面図。

【図3】実施形態の半導体装置の模式断面図。

【図4】実施形態の半導体装置の模式断面図。

【図5】実施形態の半導体装置の模式断面図。

【図6】実施形態の半導体装置の模式断面図。

【発明を実施するための形態】

【0008】

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材には同一の符号を付し、一度説明した部材についてはその説明を省略する場合がある。

【0009】

本明細書中、「窒化物半導体層」は「ＧａＮ系半導体」を含む。「ＧａＮ系半導体」とは、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）及びそれらの中間組成を備える半導体の総称である。

【0010】

本明細書中、「アンドープ」とは、不純物濃度が２×１０^１６ｃｍ^－３以下であることを意味する。

【0011】

本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。

【0012】

（第１実施形態）
第１実施形態の半導体装置は、半導体層を有する半導体素子と、半導体素子上に配線層とを備える。以下、ＧａＮ系の半導体装置を例に説明するが、半導体素子はＧａＮ系以外の横型のトランジスタでもよい。
を備える。

【0013】

図１は、第１実施形態の半導体装置１００の斜視模式図である。図２、３は、第１実施形態の半導体装置１００の模式断面図である。図２は、図１のＡ－Ａ’断面の部分断面図である。図３はＢ－Ｂ’断面の部分断面図である。半導体素子１０は、例えばＧａＮ系半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。半導体素子１０には、トランジスタとして動作する素子領域とトランジスタとしては動作しない非素子領域がある。半導体素子１０において、図１の破線２１で囲った領域に相当する位置が素子領域である。半導体素子１０の素子領域上に配線層の第１パッド電極２２と第２パッド電極２３が位置している。半導体素子１０の非素子領域上に配線層の第３パッド電極２４が位置している。図２には、第１電極５側の配線を示しており、図３には、第２電極６側の配線を示している。

【0014】

半導体素子１０は、基板１、バッファ層２、チャネル層３（第１窒化物半導体層）、バリア層４（第２窒化物半導体層）を備える。

【0015】

基板１は、例えば、シリコン（Ｓｉ）で形成される。シリコン以外にも、例えば、サファイア（Ａｌ_２Ｏ_３）や炭化珪素（ＳｉＣ）を適用することも可能である。

【0016】

基板１上に、バッファ層２が設けられる。バッファ層２は、基板１とチャネル層３との間の格子不整合を緩和する機能を備える。バッファ層２は、例えば、窒化アルミニウムガリウム（Ａｌ_ＷＧａ_１－ＷＮ（０＜Ｗ≦１））の多層構造で形成される。

【0017】

チャネル層３は、バッファ層２上に設けられる。チャネル層３は電子走行層とも称される。チャネル層３は、例えば、アンドープの窒化アルミウムガリウム（Ａｌ_ＸＧａ_１－ＸＮ（０≦Ｘ＜１））である。より具体的には、例えば、アンドープの窒化ガリウム（ＧａＮ）である。チャネル層３の厚さは、例えば、０．１μｍ以上１０μｍ以下である。実施形態において厚さは、チャネル層３を含めチャネル層３とバリア層４の積層方向における各部材の長さ（高さ）である。

【0018】

バリア層４は、チャネル層３上に設けられる。バリア層４は電子供給層とも称される。バリア層４のバンドギャップは、チャネル層３のバンドギャップよりも大きい。バリア層４は、例えば、アンドープの窒化アルミウムガリウム（Ａｌ_ＹＧａ_１－ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ））である。より具体的には、例えば、アンドープのＡｌ_０．２５Ｇａ_０．７５Ｎである。バリア層４の厚さは、例えば、２ｎｍ以上１００ｎｍ以下である。

【0019】

チャネル層３とバリア層４との間は、ヘテロ接合界面となる。ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されＨＥＭＴ１００のキャリアとなる。

【0020】

半導体装置１００の半導体素子１０上には、配線層２０が設けられている。配線層２０は、第１電極５、第２電極６、第３電極７、絶縁膜８、第１電極パッド２２、第２電極パッド２３、第３電極パッド２４、第１ボンディングワイヤ２５、第２ボンディングワイヤ２６、第３ボンディングワイヤ２７を有する。第１ボンディングワイヤ２５、第２ボンディングワイヤ２６、第３ボンディングワイヤ２７は、半導体装置１００の電極端子と接続している。

【0021】

第１電極５は、例えばソース電極である。ソース電極５は、チャネル層３及びバリア層４の上に設けられる。ソース電極５は、チャネル層３及びバリア層４に電気的に接続される。ソース電極５は、例えば、バリア層４に直接的に接する。

【0022】

ソース電極５は、例えば、金属電極である。ソース電極５は、例えば、アルミニウムを主体とし、アルミニウムを５０ｗｔ％以上含むアルミニウム膜やチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極５と、バリア層４との間はオーミックコンタクトであることが望ましい。

【0023】

ソース電極５には、フィールドプレート電極が含まれ、フィールドプレート電極がソース電極５に接続していてもよい。複数のフィールドプレート電極がソース電極５と接続していてもよい。この場合、図２の断面図で示しているソース電極５は、最もドレイン電極６側に延伸している部材を表している。

【0024】

第２電極６はドレイン電極である。ドレイン電極６は、チャネル層３及びバリア層４の上に設けられる。ドレイン電極６は、チャネル層３及びバリア層４に電気的に接続される。ドレイン電極６は、例えば、バリア層４に接する。

【0025】

ドレイン電極６は、例えば、金属電極である。ドレイン電極６は、例えば、アルミニウムを主体とし、アルミニウムを５０ｗｔ％以上含むアルミニウム膜やチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ドレイン電極６と、バリア層４との間はオーミックコンタクトであることが望ましい。

【0026】

ソース電極５とドレイン電極６との距離は、例えば、５μｍ以上３０μｍ以下である。

【0027】

なお、ソース電極５及びドレイン電極６は、チャネル層３に直接的に接する構造とすることも可能である。

【0028】

第３電極７はゲート電極である。ゲート電極７は、チャネル層３及びバリア層４の上に設けられる。ゲート電極７は、チャネル層３及びバリア層４に電気的に接続される。ゲート電極７は、例えば、バリア層４に直接的に接する。ゲート電極７は、ソース電極５とドレイン電極６の間に設けられる。

【0029】

ゲート電極７は、例えば、窒化チタン（ＴｉＮ）である。

【0030】

ゲート電極７とバリア層の間には、図示しないゲート絶縁膜を設け、半導体装置１００をＭＩＳ（Metal Insulator Semiconductor）型ＨＥＭＴとすることもできる。ゲート絶縁層は、例えば、酸化物又は酸窒化物である。ゲート絶縁層は、例えば、酸化シリコン、酸化アルミニウム、酸窒化シリコン、又は、酸窒化アルミニウムである。

【0031】

ゲート電極７には、フィールドプレート電極が含まれ、フィールドプレート電極がゲート電極７に接続していてもよい。

【0032】

絶縁膜８は、ソース電極５、ドレイン電極６及びゲート電極７を被覆している。絶縁膜８は例えば、酸化物、窒化物である。絶縁膜８は、例えば、シリコン酸化物（ＳｉＯ_２）、シリコン窒化物（ＳｉＮ）、又は高誘電率（high-k）材料などである。high-k材料としては、酸化ハフニウム（ＨｆＯ_２）などが挙げられる。

【0033】

半導体層、半導体領域の元素の種類、元素濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、ＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定することが可能である。また、元素濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ、厚さ、幅、間隔などの距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の深さ、厚さ、幅、間隔などの距離は、例えば、ＳＣＭ像とアトムプローブ像との比較画像からも求めることが可能である。

【0034】

配線層２０の第１電極パッド２２と第２電極パッド２３は、半導体素子１０の素子領域上に隣接している。第１電極パッド２２は、ソース電極パッドである。第２電極パッド２３は、ドレイン電極パッドである。また、第３電極パッド２４は、ゲート電極パッドである。

【0035】

ソース電極パッド２２は、例えば、金属電極である。ソース電極パッド２２は、例えば、アルミニウムを主体とし、アルミニウムを５０ｗｔ％以上含むアルミニウム膜やチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極パッド２２は、半導体素子側とは反対側に第１面を有する。ソース電極パッド２２と、ソース電極５との間はオーミックコンタクトであることが望ましい。ソース電極パッド２２は、第１ボンディングワイヤ２５と接続している。１つのボンディングワイヤで、ソース－ドレイン間を１つのユニットセルとすると、典型的には、３つのユニットセルを接続している。第１ボンディングワイヤ２５が設けられる位置に、図示しない凹部をソース電極パッド２２に設けることで、位置決め精度が向上する。凹部を設けるためには、例えば、第１ボンディング２５を形成する位置とその周辺部を除く部分（図２で示していない部分）のソース電源パッド２２や絶縁膜８を全体的に厚くする。このようにすることで、ソース電源パッド２２の第１ボンディングワイヤ２５と接続する領域がソース電源パッド２２の第１ボンディングワイヤ２５と接続しない領域に対して凹む。

【0036】

ドレイン電極パッド２３は、例えば、金属電極である。ドレイン電極パッド２３は、例えば、アルミニウムを主体とし、アルミニウムを５０ｗｔ％以上含むアルミニウム膜やチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ドレイン電極パッド２３は、半導体素子側とは反対側に第１面を有する。ソース電極パッド２２と、ソース電極５との間はオーミックコンタクトであることが望ましい。ドレイン電極パッド２３は、第２ボンディングワイヤ２６と接続している。１つのボンディングワイヤで、ソース－ドレイン間を１つのユニットセルとすると、典型的には、３つのユニットセルを接続している。第２ボンディングワイヤ２６が設けられる位置に、図示しない凹部をドレイン電極パッド２３に設けることで、位置決め精度が向上する。凹部を設けるためには、例えば、第２ボンディング２６を形成する位置とその周辺部を除く部分（図３で示していない部分）のドレイン電源パッド２３や絶縁膜８を全体的に厚くする。このようにすることで、ドレイン電源パッド２３の第２ボンディングワイヤ２６と接続する領域がソース電源パッド２３の第２ボンディングワイヤ２６と接続しない領域に対して凹む。

【0037】

ゲート電極パッド２４は、例えば、金属電極である。ゲート電極パッド２４は、例えば、アルミニウムを主体とし、アルミニウムを５０ｗｔ％以上含むアルミニウム膜やチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ゲート電極パッド２４は、半導体素子側とは反対側に第１面を有する。ゲート電極パッド２４と、ゲート電極７との間はオーミックコンタクトであることが望ましい。ゲート電極パッド２４は、第３ボンディングワイヤ２７と接続している。

【0038】

図２と図３の断面模式図を参照して、ソース電極パッド２２の周りの配線の接続について説明する。ソース電極５、ドレイン電極６及びゲート電極７は、半導体素子１０と絶縁膜８の間に位置している。絶縁膜８は、ソース電極パッド２２とソース電極５の間、及び、ソース電極パッド２２とドレイン電極７の間に位置している。図２、３では、絶縁膜８は、分離していないが、多層の絶縁膜でもよい。

【0039】

ソース電極５側でソース電極５とソース電極パッド２２の間に位置する絶縁膜８には第１開口部Ａが設けられている。第１開口部Ａを介して、ソース電極５とソース電極パッド２２が接続し、ソース電極５とソース電極パッド２２が電気的に接続する。

【0040】

ソース電極パッド２２下のドレイン電極６側は、絶縁膜８には開口部が無く絶縁膜８を介して、ドレイン電極６とソース電極パッド２２は絶縁されている。

【0041】

ソース電極パッド２２は、凹凸を有し、絶縁膜８に設けられた第１開口部Ａを介して、ソース電極５とソース電極パッド２２が接して電気的に接続されている部分が凸部であり、絶縁膜８を介して、ドレイン電極６とソース電極パッド２２が絶縁されている部分が凹部ある。電気的に接続する部分が出っ張っていて、電気的に接続しない部分が凹んでいる。

【0042】

ソース電極５とソース電極パッド２２が接続されている部分のソース電極パッド２２の第１面から半導体素子の半導体層（例えばチャネル層３）までの距離は、ドレイン電極６とソース電極パッド２２が絶縁されている部分のソース電極パッド２２の第１面からチャネル層までの距離よりも大きい。

【0043】

この凹凸によって、ドレイン電極６とソース電極パッド２２の短絡を防いでいる。第１ボンディングワイヤ２５をソース電極パッド２２に形成するときに。第１ボンディングワイヤ２５とソース電極パッド２２の接合部分に機械的応力がかかり、絶縁膜８が破壊されるおそれがある。ソース電極５とソース電極パッド２２は導通させているため、ソース電極５とソース電極パッド２２間で選択的に絶縁膜８が破壊されるようにすることで、短絡をふせぐことができるソース電極パッド２２の第１面が平坦であると、全体的に応力がかかり、全体的に破損しやすい。ソース電極パッド２２に出っ張りがあると、出っ張った部分に応力が集中する。短絡させたくない部分に出っ張った部分がなく、絶縁膜８が破壊されて絶縁膜８で隔てていた導電部材が接しても電気的に問題が無いところを出っ張らせることで、短絡を防ぐことができる。

【0044】

凹凸が小さいとドレイン電極６側の絶縁膜８も破壊される恐れがある。凹凸が大きすぎるとボンディングワイヤとソース電極パッド２２の接合不良箇所が生じ易い。そこで、ソース電極５とソース電極パッド２２が接続されている部分のソース電極パッド２２の第１面からチャネル層３までの距離と、ドレイン電極６とソース電極パッド２３が絶縁されている部分のソース電極パッド２２の第１面からチャネル層３までの距離の差は、１μｍ以上１０μｍ以下であることが好ましい。

【0045】

また、凹部の幅が狭いと、応力緩和の効果が少ない。そこで、凹部の幅は、ドレイン電極６の幅よりも広く、ドレイン電極６の幅の２倍以上であることが好ましい。

【0046】

ソース電極パッド２２側では、電極の幅の関係で、凹部の幅が凸部の幅より狭くなっている。

【0047】

ソース電極５とソース電極パッド２２の間の絶縁膜８の一部が破壊され、クラック（第１クラック）が生じている場合がある。アルミニウムを主体とするソース電極５とソース電極パッド２２で絶縁膜８を挟むと絶縁膜８にクラックが生じ易い。生じたクラックにおいてもソース電極５とソース電極パッド２２が接続していて導通していることが好ましい。

【0048】

ドレイン電極パッド２３側でドレイン電極６とドレイン電極パッド２３側の間に位置する絶縁膜８には第２開口部Ｂが設けられている。第２開口部Ｂを介して、ドレイン電極６とドレイン電極パッド２３が接続し、ドレイン電極６とドレイン電極パッド２３が電気的に接続する。

【0049】

ドレイン電極パッド２３側下のソース電極５側は、絶縁膜８には開口部が無く絶縁膜８を介して、ソース電極５とドレイン電極パッド２３は絶縁されている。

【0050】

ドレイン電極パッド２３側は、凹凸を有し、絶縁膜８に設けられた第２開口部Ｂを介して、ドレイン電極６とドレイン電極パッド２３が接して電気的に接続されている部分が凸部であり、絶縁膜８を介して、ソース電極５とドレイン電極パッド２３側が絶縁されている部分が凹部ある。電気的に接続する部分が出っ張っていて、電気的に接続しない部分が凹んでいる。

【0051】

ドレイン電極６とドレイン電極パッド２３側が接続されている部分のドレイン電極パッド２３側の第１面から半導体素子の半導体層（例えばチャネル層３）までの距離は、ソース電極５とドレイン電極パッド２３側が絶縁されている部分のドレイン電極パッド２３側の第１面からチャネル層までの距離よりも大きい。

【0052】

この凹凸によって、ソース電極５とドレイン電極パッド２３側の短絡を防いでいる。第２ボンディングワイヤ２６をドレイン電極パッド２３側に形成するときに。第１ボンディングワイヤ２５とドレイン電極パッド２３の接合部分に機械的応力がかかり、絶縁膜８が破壊されるおそれがある。ドレイン電極６とドレイン電極パッド２３側は導通させているため、ドレイン電極６とドレイン電極パッド２３側間で選択的に絶縁膜８が破壊されるようにすることで、短絡をふせぐことができるドレイン電極パッド２３の第１面が平坦であると、全体的に応力がかかり、全体的に破損しやすい。ドレイン電極パッド２３側に出っ張りがあると、出っ張った部分に応力が集中する。短絡させたくない部分に出っ張った部分がなく、絶縁膜８が破壊されて絶縁膜８で隔てていた導電部材が接しても電気的に問題が無いところを出っ張らせることで、短絡を防ぐことができる。

【0053】

凹凸が小さいとソース電極５側の絶縁膜８も破壊される恐れがある。凹凸が大きすぎるとボンディングワイヤとドレイン電極パッド２３側の接合不良箇所が生じ易い。そこで、ドレイン電極６とドレイン電極パッド２３側が接続されている部分のドレイン電極パッド２３側の第１面からチャネル層３までの距離と、ソース電極５とドレイン電極パッド２３側が絶縁されている部分のドレイン電極パッド２３側の第１面からチャネル層３までの距離の差は、１μｍ以上１０μｍ以下であることが好ましい。

【0054】

また、凹部の幅が狭いと、応力緩和の効果が少ない。そこで、凹部の幅は、ソース電極５の幅よりも広く、ソース電極５の幅の１．２倍以上であることが好ましい。

【0055】

ドレイン電極パッド２３側では、電極の幅の関係で、凹部の幅が凸部の幅より広くなっている。

【0056】

ドレイン電極６とドレイン電極パッド２３側の間の絶縁膜８の一部が破壊され、クラック（第２クラック）が生じている場合がある。アルミニウムを主体とするドレイン電極６とドレイン電極パッド２３側で絶縁膜８を挟むと絶縁膜８にクラックが生じ易い。生じたクラックにおいてもドレイン電極６とドレイン電極パッド２３が接続していて導通していることが好ましい。
（第２実施形態）
第２実施形態の半導体装置は、第１実施形態の半導体装置の変形例である。図４、５に第２実施形態の半導体層１０１の模式断面図を示す図４は、第２実施形態の半導体装置１０１において図１のＡ－Ａ’断面に対応する断面の部分断面図である。図５は、第２実施形態の半導体装置１０１において図１のＢ－Ｂ’断面に対応する断面の部分断面図である。第２実施形態の半導体装置１０１は、ソース電極パッド２３下のソース電極５とドレイン電極パッド２３下のドレイン電極７が厚くなっていること以外は、第１実施形態の半導体装置１００と共通する。第１実施形態の変形例を含む実施形態においては、変更や付加された構成の一部又は全部を他の実施形態に採用することが出来る。実施形態間で共通する内容についてはその説明を省略する。第２実施形態においても、第１実施形態と同様に信頼性に優れた半導体装置１０１を提供することが出来る。

【0057】

第２実施形態においては、電極の厚さを変えることで、ソース電極パッド２２及びドレイン電極パッド２３の表面に凹凸を形成している。電極の厚さを変えるために、厚い電極には、異なる金属を積層させてもよい。

【0058】

電極の厚さを変えることによっても、ソース－ドレイン間の短絡を防ぎ、信頼性の高い半導体装置１０１を提供することができる。
（第３実施形態）
第３実施形態の半導体装置は、第１実施形態の半導体装置の変形例である。図６に第３実施形態の半導体層１０２の模式断面図を示す。図６は、第３実施形態の半導体装置１０１において図１のＡ－Ａ’断面に対応する断面の部分断面図である。第３実施形態の半導体装置１０２は、ソース電極パッド２３下のソース電極５上の絶縁膜８を厚くし、図示を省略しているが、ドレイン電極パッド２３下のドレイン電極７上の絶縁膜８が厚くなっていること以外は、第１実施形態の半導体装置１００と共通する。第１実施形態の変形例を含む実施形態においては、変更や付加された構成の一部又は全部を他の実施形態に採用することが出来る。実施形態間で共通する内容についてはその説明を省略する。第３実施形態においても、第１実施形態と同様に信頼性に優れた半導体装置１０２を提供することが出来る。

【0059】

第３実施形態においては、絶縁膜８の厚さを変えることで、ソース電極パッド２２及びドレイン電極パッド２３の表面に凹凸を形成している。絶縁膜の厚さを変えるために、厚い絶縁膜には、異なる絶縁膜を積層させてもよい。

【0060】

絶縁膜の厚さを変えることによっても、ソース－ドレイン間の短絡を防ぎ、信頼性の高い半導体装置１０２を提供することができる。

【0061】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0062】

１００ 半導体装置
１０ 半導体素子
２０ 配線層
１ 基板
２ バッファ層
３ チャネル層（第１窒化物半導体層、窒化物半導体層）
４ バリア層（第２窒化物半導体層、窒化物半導体層）
５ ソース電極（第１電極）
６ ドレイン電極（第２電極）
７ ゲート電極（第３電極）
８ 絶縁膜
２２ ソース電極パッド（第１電極パッド）
２３ ドレイン電極パッド（第２電極パッド）
２４ ゲート電極パッド（第３電極パッド）
２５ 第１ボンディングワイヤ
２６ 第２ボンディングワイヤ
２７ 第３ボンディングワイヤ
１００～１０３ 半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】