特許 7388436 電源システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-20

(45)【発行日】2023-11-29

(54)【発明の名称】電源システム

(51)【国際特許分類】

   H02M 3/155 20060101AFI20231121BHJP

【ＦＩ】

H02M3/155 W

H02M3/155 H

【請求項の数】 5

(21)【出願番号】P 2021530481

(86)(22)【出願日】2020-02-10

(86)【国際出願番号】 JP2020005053

(87)【国際公開番号】W WO2021005820

(87)【国際公開日】2021-01-14

【審査請求日】2021-12-01

(31)【優先権主張番号】P 2019127566

(32)【優先日】2019-07-09

(33)【優先権主張国・地域又は機関】JP

【前置審査】

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110000970

【氏名又は名称】弁理士法人 楓国際特許事務所

(72)【発明者】

【氏名】細谷 達也

【審査官】町田 舞

(56)【参考文献】

【文献】米国特許出願公開第２００６／０２３９０４６（ＵＳ，Ａ１）

【文献】特開２００１－２８６１３５（ＪＰ，Ａ）

【文献】特開２００４－２６６９５４（ＪＰ，Ａ）

【文献】特開２００１－０２５２３９（ＪＰ，Ａ）

【文献】特開２００８－１８７８５０（ＪＰ，Ａ）

【文献】国際公開第２０１５／０６４３３９（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／００－３／４４

(57)【特許請求の範囲】

【請求項1】

出力に電流を供給する電流経路に対して直列に接続されるインダクタと、前記インダクタに流れるスイッチング電流を生成するスイッチング素子と、をそれぞれ備えた複数の電力変換回路を有する電源システムにおいて、
前記電力変換回路毎に設けられ、前記インダクタに流れる電流の大きさに比例するインダクタ電流信号を生成する個別電流検知回路と、
前記電力変換回路毎に設けられ、少なくとも、電流信号端子、共通ノード端子及び帰還信号調整端子を有する、アナログ回路により構成される集積化された個別電流バランス回路と、
前記電力変換回路毎に設けられ、少なくとも帰還信号を入力する帰還端子を有し、前記スイッチング素子に対する制御信号を発生する、アナログ回路により構成される集積化された個別スイッチング制御回路と、
同期する複数の位相を備えたデジタルの発振信号を生成し、前記電力変換回路毎の個別スイッチング制御回路に与える、プログラマブルな設定ができるマイクロプロセッサで構成されるマルチフェーズ発振信号回路と、
前記複数の電力変換回路の出力電流を合流させる共通出力部と、
前記複数の電力変換回路の前記共通ノード端子を接続する電流共有信号線と、
を備え、
前記個別電流バランス回路は、前記電流信号端子に入力される前記インダクタ電流信号を前記共通ノード端子へ出力し、前記インダクタ電流信号及び前記共通ノード端子の電圧に応じて前記帰還信号調整端子へ出力する個別帰還信号を生成し、
前記個別スイッチング制御回路は、前記帰還端子に入力される前記個別帰還信号に応じて前記スイッチング素子を制御することにより、前記複数の電力変換回路の各インダクタに流れる電流を均等化し、かつ、前記共通出力部の電圧を一定の電圧値に制御して安定化し、
前記個別電流バランス回路、前記個別スイッチング制御回路、および、前記マルチフェーズ発振信号回路は、それぞれ別体で集積化して構成し、
前記複数の電力変換回路のそれぞれは、
アナログ制御信号を用いた前記スイッチング素子のスイッチング制御により、それぞれの内部でフィードバックした前記個別帰還信号に基づいて、前記各インダクタに流れる電流を前記複数の電力変換回路で均等化し、且つ、前記共通出力部の電圧を一定の電圧値に制御し、
前記マルチフェーズ発振信号回路は、
前記電流共有信号線に流れる信号に応じて稼働させる電力変換回路の数を決定して、稼働させる前記複数の電力変換回路における前記アナログ制御信号の発生に用いる前記同期する複数の位相を決定する前記デジタルの発振信号を生成して、前記複数の電力変換回路に出力する、
電源システム。

【請求項2】

前記個別スイッチング制御回路は、アナログ回路により構成され、前記スイッチング素子を内蔵する、
請求項１に記載の電源システム。

【請求項3】

前記複数の電力変換回路は、前記複数の位相を備えたデジタルの発振信号であるマルチフェーズ発振信号に基づいて、マルチフェーズで動作する、
請求項１又は２に記載の電源システム。

【請求項4】

前記個別電流バランス回路は、前記電流共有信号線に対して、最大電流値に追従する電圧信号を出力する最大電流追従回路を備える、
請求項１から３のいずれかに記載の電源システム。

【請求項5】

前記個別電流バランス回路は、前記電流共有信号線に対して、平均電流値に追従する電圧信号を出力する平均電流追従回路を備える、
請求項１から３のいずれかに記載の電源システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複数の電力変換回路を備える電源システムに関する。

【背景技術】

【0002】

一般に、大電力を供給する電源システムにおいては、電流容量の大きな電力部品を用いる大規模な電力変換回路で構成する手段がある。しかし、このような大規模電力変換回路では、電力部品が大きく、実用上大きな体積を占め、大規模電力変換回路が大型化するという問題がある。また、電力部品に電力損失が集中し、これが信頼性を低下させる要因となる。

【0003】

上述の問題を解決する手段として、複数の電力変換回路を並列的に動作させる電源システムが開発されている（特許文献１、特許文献２）。このように、複数の電力変換回路を動作させれば、１つの電力変換回路が扱う出力電流が小さくなり、ジュール損失が低減され高効率化される。また、電力損失が分散されることで熱分散が図られ、電源システムの小型化を図ることができる。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１１－１４７２６９号公報

【文献】特開２０１３－９４０５８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

複数の電力変換回路を備える電源システムにおいて、高速応答での出力電圧制御及び電流バランス制御を実現するためには、シンプル、小型、高性能なスイッチング制御回路が必要である。

【0006】

一般には、DSP（デジタルシグナルプロセッサ）などを用いたデジタル制御回路が用いられる。このようなデジタル制御回路を用いる方式は、プログラマブルな設定ができるというメリットはあるが、高速処理を実現する大規模なプロセッサが必要となる。さらに、デジタル制御で特有のデータ処理速度が必要となり、高速応答出力電圧制御の実現は至難である。また電力変換回路における電流、電圧のアナログ値をデジタル値に変換するために複数のＡＤコンバータが必要になり、シンプルで小型の制御回路を構築することは困難である。

【0007】

別の実現手段としては、集積化されたアナログ制御ＩＣを用いる方式がある。このアナログ制御ＩＣを用いる方式では、複雑な制御回路であっても、それを集積化して小型化できる、という利点があるが、適用できる電源システムは少なく、生産量は少ない。そのため、アナログ制御ＩＣは専用のカスタム設計となることが多く、開発費は膨大となり、量産対応も大がかりとなり、アナログ制御ＩＣの単価コストが増大するという問題がある。

【0008】

そこで、本発明の目的は、複数の電力変換回路を備える電源システムにおいて、共通出力電圧を、負荷変動に対して高速に安定化させる高速応答出力電圧制御と、複数の電力変換回路のインダクタに流れる電流を均一化して電力損失の分散を図る電流バランス制御とを同時に実現する、シンプル、小型、高効率な電源システムを提供することにある。

【課題を解決するための手段】

【0009】

（１）本開示の一例としての電源システムは、
出力に電流を供給する電流経路に対して直列に接続されるインダクタと、前記インダクタに流れるスイッチング電流を生成するスイッチング素子と、をそれぞれ備えた複数の電力変換回路を有する電源システムにおいて、
前記電力変換回路毎に設けられ、前記インダクタに流れる電流の大きさに比例するインダクタ電流信号を生成する個別電流検知回路と、
前記電力変換回路毎に設けられ、少なくとも、電流信号端子、共通ノード端子及び帰還信号調整端子を有する、集積化された個別電流バランス回路と、
前記電力変換回路毎に設けられ、少なくとも帰還信号を入力する帰還端子を有し、前記スイッチング素子に対する制御信号を発生する、集積化された個別スイッチング制御回路と、
前記複数の電力変換回路の出力電流を合流させる共通出力部と、
前記複数の電力変換回路の前記共通ノード端子を接続する電流共有信号線と、
を備え、
前記個別電流バランス回路は、前記電流信号端子に入力される前記インダクタ電流信号を前記共通ノード端子へ出力し、前記インダクタ電流信号及び前記共通ノード端子の電圧に応じて前記帰還信号調整端子へ出力する個別帰還信号を生成し、
前記個別スイッチング制御回路は、前記帰還端子に入力される前記個別帰還信号に応じて前記スイッチング素子を制御することにより、前記複数の電力変換回路の各インダクタに流れる電流を均等化し、かつ、前記共通出力部の電圧を一定の電圧値に制御して安定化する。

【0010】

上記構成により、マルチフェーズ（多相発振）専用のカスタム設計のアナログ集積回路を用いることなく、汎用性の高いアナログ制御ＩＣを用いて、複数の電力変換回路の各インダクタに流れる電流が均等化されつつ共通出力部の電圧が安定化される。

【発明の効果】

【0011】

本発明によれば、複数の電力変換回路を備える電源システムにおいて、共通出力電圧を、負荷変動に対して高速に一定の電圧値に制御して安定化させる高速応答出力電圧制御と、複数の電力変換回路のインダクタに流れる電流を均等化して電力損失の分散を図る電流バランス制御とを同時に実現する、シンプル、小型、高効率な電源システムが得られる。

【図面の簡単な説明】

【0012】

【図1】図１は本発明の実施形態に係るマルチフェーズ（多相発振）電源システムの回路図である。

【図2】図２は、図１に示したインダクタＬ１を、インダクタンスＬｏ及び等価直列抵抗Ｒｓで表した部分回路図である。

【図3】図３は、図２に示した各部の電圧電流のシミュレーションによる波形図である。

【図4】図４は負荷分散コントローラ４の内部の回路構成を示すブロック図である。

【図5】図５は、図４に示した負荷分散コントローラ４とは一部の構成が異なる負荷分散コントローラの部分回路図である。

【発明を実施するための形態】

【0013】

図１は本実施形態に係るマルチフェーズ（多相発振）電源システムの回路図である。このマルチフェーズ電源システム１０１は、マイクロプロセッサ５と、セルコンバータ１１，１２等の複数のセルコンバータとで構成されている。ＶＤＤは電源電圧端子、ＧＮＤはグランド端子である。

【0014】

セルコンバータ１１，１２等の各セルコンバータは、スイッチング制御回路１、インダクタＬ１、キャパシタＣｏ，Ｃ１１、インダクタ電流検知回路２、負荷分散コントローラ４、及び抵抗素子Ｒ１１，Ｒ３１，Ｒ３２，Ｒ３３等を備える。ここで、セルコンバータ１１，１２は本発明における「電力変換回路」に相当する。スイッチング制御回路１は本発明における「個別スイッチング制御回路」に相当する。インダクタ電流検知回路２は本発明における「個別電流検知回路」に相当する。また、負荷分散コントローラ４は本発明における「個別電流バランス回路」に相当する。

【0015】

マイクロプロセッサ５は運転数信号に応じて、稼動させるセルコンバータの数を決定し、そのセルコンバータのＲＴ／ＣＬＫ端子へマルチフェーズの発振信号を与える。負荷分散コントローラ４の電流共有信号線（カレントシェアバス）ＣＳＢの電圧は稼動中のセルコンバータの数に応じた電圧となる。マイクロプロセッサ５の一部は本発明における「マルチフェーズ発振信号回路」に相当する。

【0016】

スイッチング制御回路１の出力段には、スイッチング素子Ｑ１，Ｑ２が設けられている。インダクタＬ１は共通出力部Ｐｏに電流を供給する電流経路ＣＰに対して直列に接続される。キャパシタＣｏは共通出力部Ｐｏに並列に（共通出力部Ｐｏの電圧出力端とグランドとの間に）接続される。スイッチング素子Ｑ１，Ｑ２は、インダクタＬ１に流れるスイッチング電流を生成する。スイッチング制御回路１はＶＩＮ端子の電圧を電源電圧として、スイッチング素子Ｑ１，Ｑ２をスイッチング制御する。インダクタ電流検知回路２は、インダクタＬ１に流れる電流を検知する。

【0017】

スイッチング制御回路１は、抵抗素子Ｒ３１，Ｒ３２による抵抗分圧回路の出力電圧が一定となるようにスイッチング素子Ｑ１，Ｑ２のスイッチング制御を行うことで出力電圧を安定化する。

【0018】

インダクタ電流検知回路２は、直列接続された検知キャパシタＣ１及び検知抵抗Ｒ１による時定数回路で構成されている。このインダクタ電流検知回路２はインダクタＬ１に並列接続されている。次の示すとおり、インダクタ電流検知回路２は、検知キャパシタＣ１の両端電圧を、インダクタ電流の比例値として出力する。

【0019】

図２は、図１に示したインダクタＬ１を、インダクタンスＬｏ及び等価直列抵抗Ｒｓで表した部分回路図である。インダクタ電流検知回路２の（時定数回路の）時定数は、インダクタＬ１が有するインダクタンスＬｏ及び等価直列抵抗Ｒｓの値に対して所定の関係を有する。ここで、インダクタンスＬｏの値をＬｏ、等価直列抵抗Ｒｓの抵抗値をＲｓ、検知キャパシタＣ１のキャパシタンスをＣｔ、検知抵抗Ｒ１の抵抗値をＲｔで表すと、
Ｌｏ／Ｒｓ＝ＣｔＲｔ の関係にある。ここで、Ｌｏ／ＲｓはインダクタＬ１の時定数、ＣｔＲｔはインダクタ電流検知回路２の時定数ということができる。つまり、検知抵抗Ｒ１の抵抗値をＲｔ及びインダクタＬ１の等価直列抵抗Ｒｓの抵抗値が一定であれば、検知キャパシタＣ１の両端電圧はインダクタＬ１に流れる電流に比例する（特許文献１）。

【0020】

図３は、図２に示した各部の電圧電流のシミュレーションによる波形図である。図３において、波形Ｖｓｗは、ローサイドのスイッチング素子Ｑ２のドレイン・ソース間電圧の波形である。波形ｉＬはインダクタＬ１に流れる電流の波形である。波形Ｖｏｕｔ１は等価直列抵抗Ｒｓの両端電圧の波形であり、波形Ｖｏｕｔ２はインダクタ電流検知回路２の出力電圧の波形である。波形Ｖｏｕｔ１と波形Ｖｏｕｔ２とは完全に重なって一つに見える。

【0021】

図１に戻って、インダクタ電流検知回路２の検知キャパシタＣ１の両端電圧は、抵抗素子Ｒ１１及びキャパシタＣ１１によるローパスフィルタによりノイズが除去されて、インダクタ電流の平均値に比例する電圧信号となって、負荷分散コントローラ４のＣＳ＋，ＣＳ－端子に入力される。このＣＳ＋，ＣＳ－端子は本発明における「電流信号端子」に相当する。負荷分散コントローラ４は、インダクタ電流を検知し、インダクタＬ１に流れる電流の大きさに比例する電圧信号（電流帰還信号）を発生する。この電流帰還信号は抵抗素子Ｒ３１，Ｒ３２による抵抗分圧回路に対して、抵抗素子Ｒ３３を介して合成されて、これが個別帰還信号Ｓｆｂとしてスイッチング制御回路１の帰還端子ＦＢに入力される。

【0022】

各負荷分散コントローラ４の共通ノード端子ＬＳは、電流共有信号線ＣＳＢに接続されていて、セルコンバータ１１，１２等の稼動中のセルコンバータが負荷に電流を供給する配分割合となる負荷率が等しくなるように、スイッチング制御回路１へ帰還信号を与える。つまり、負荷分散コントローラ４は、インダクタ電流検知回路２の出力電圧を入力し、２つのセルコンバータ１１，１２のインダクタ電流が等しくなるように、スイッチング制御回路１へ帰還信号をそれぞれ出力する。

【0023】

自身のセルコンバータが他のセルコンバータに比較して負荷率が低いほど、上記電流帰還信号によって、上記抵抗分圧回路の出力電圧は低下される（抵抗分圧回路から帰還信号調整端子（ＡＤＪ）へ電流が引かれる）。仮に、抵抗素子Ｒ３１，Ｒ３２による抵抗分圧回路による電圧帰還信号だけがスイッチング制御回路１に帰還される場合には、共通出力部Ｐｏの出力電圧が規定電圧になるように定電圧制御されるだけであるが、上記個別帰還信号がスイッチング制御回路１に帰還されることにより、自身のセルコンバータの負荷率が低いほど、個別帰還信号の電圧が低下して、そのセルコンバータから共通出力部Ｐｏへの出力電流が増加する。

【0024】

このように、個別帰還信号を帰還することにより、稼動中のセルコンバータの負荷率が平均化され、均等化される。各セルコンバータが扱う出力電流が小さくなり、ジュール損失が低減され高効率化される。また、電力損失が分散されることで熱分散が図られ、小型化することができる。さらに、マルチフェーズ動作により、見かけ上のスイッチング周波数が高周波化されて、スイッチング電流を平滑する平滑回路を小型化することができ、電源システムの小型化を図ることができる。

【0025】

上記スイッチング制御回路１としては、例えば、汎用の降圧コンバータ用アナログ制御IC等を採用できる。

【0026】

次に、負荷分散コントローラ４の内部の構成について示す。図４は負荷分散コントローラ４の内部の回路構成を示すブロック図である。電流検出増幅器３１はＣＳ＋，ＣＳ－端子に入力される電圧を増幅する。ＣＳＯ端子は電流検出増幅器３１の出力電圧を出力する端子である。カレントシェアバスドライバ３２は電流検出増幅器３１の出力電圧を増幅して、共通ノード端子ＬＳへ出力する。カレントシェアバスレシーバ３３は共通ノード端子ＬＳの電圧を高インピーダンスで入力する。電流誤差増幅器３４は電流検出増幅器３１の出力電圧と共通ノード端子ＬＳの電圧との差を増幅する。調整増幅器３５及びトランジスタＱａは、電流誤差増幅器３４の出力電圧に応じて、帰還信号調整端子ＡＤＪから電流を引く。ＥＡＯ端子は電流誤差増幅器３４の出力電圧を出力する端子である。この負荷分散コントローラ４としては、例えば、複数のコンバータの直流の出力電流を均等化するために構成される並列冗長構成の汎用の負荷分散コントローラのアナログ制御IC等を採用できる。

【0027】

図４に示した例では、カレントシェアバスドライバ３２の出力にダイオードＤ１を介して共通ノード端子ＬＳが接続されているので、電流共有信号線ＣＳＢに接続されている負荷分散コントローラ４の共通ノード端子ＬＳのうち最も高い電圧が、電流共有信号線ＣＳＢの電圧となる。したがって、複数のセルコンバータから出力される電流のうち最大電流値を追従するように、他のセルコンバータの出力電流が増加するように制御される。図４において、カレントシェアバスドライバ３２及びダイオードＤ１による回路部が本発明における「最大電流追従回路」に相当する。このような構成によって、負荷電流が急激に増大したとき、最大電流を出力するセルコンバータ以外の他の複数のセルコンバータが出力電流を急激に増加させるので、高い応答性が得られる。

【0028】

図５は、図４に示した負荷分散コントローラ４とは一部の構成が異なる負荷分散コントローラの部分回路図である。図４に示した例とは異なり、カレントシェアバスドライバ３２の出力が抵抗素子Ｒ４を介して共通ノード端子ＬＳに接続されている。

【0029】

図５に示す負荷分散コントローラによれば、複数のセルコンバータの共通ノード端子ＬＳが電流共有信号線ＣＳＢに接続されることで、電流共有信号線ＣＳＢの電圧は、複数のセルコンバータのカレントシェアバスドライバ３２の出力電圧の平均値となる。したがって、複数のセルコンバータの出力電流が平均電流値を追従するように、各セルコンバータの出力電流が制御される。図５において、カレントシェアバスドライバ３２及び抵抗素子Ｒ４による回路部が本発明における「平均電流追従回路」に相当する。このような構成によれば、図４に示したダイオードＤ１が不要であり、ダイオードによる温度依存性が無く、よって、温度変化に対して高い安定性が得られる。

【0030】

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。

【符号の説明】

【0031】

ＡＤＪ…帰還信号調整端子
Ｃ１…検知キャパシタ
Ｃｏ，Ｃ１１…キャパシタ
ＣＰ…電流経路
ＣＳＢ…電流共有信号線
ＣＳ＋，ＣＳ－…電流信号端子
Ｄ１…ダイオード
ＦＢ…帰還端子
Ｌ１…インダクタ
Ｌｏ…インダクタンス
ＬＳ…共通ノード端子
Ｐｏ…共通出力部
Ｑ１，Ｑ２…スイッチング素子
Ｑａ…トランジスタ
Ｒ１…検知抵抗
Ｒ１１，Ｒ３１，Ｒ３２，Ｒ３３，Ｒ４…抵抗素子
Ｒｓ…等価直列抵抗
Ｓｆｂ…個別帰還信号
１…スイッチング制御回路（個別スイッチング制御回路）
２…インダクタ電流検知回路（個別電流検知回路）
４…負荷分散コントローラ（個別電流バランス回路）
５…マイクロプロセッサ（マルチフェーズ発振信号回路）
１１，１２…セルコンバータ（電力変換回路）
３１…電流検出増幅器
３２…カレントシェアバスドライバ
３３…カレントシェアバスレシーバ
３４…電流誤差増幅器
３５…調整増幅器
１０１…マルチフェーズ電源システム

【図1】

【図2】

【図3】

【図4】

【図5】