(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-11-22
(45)【発行日】2023-12-01
(54)【発明の名称】記憶装置
(51)【国際特許分類】
G11C 11/405 20060101AFI20231124BHJP
G11C 11/56 20060101ALI20231124BHJP
【ＦＩ】
G11C11/405
G11C11/56 250
【請求項の数】
2
(21)【出願番号】P 2022144465
(22)【出願日】2022-09-12
(62)【分割の表示】P 2019561384の分割
【原出願日】2018-12-13
(65)【公開番号】P2022173276
(43)【公開日】2022-11-18
【審査請求日】2022-09-15
(31)【優先権主張番号】P 2017251543
(32)【優先日】2017-12-27
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2017251748
(32)【優先日】2017-12-27
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2018034751
(32)【優先日】2018-02-28
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2018034758
(32)【優先日】2018-02-28
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】大貫 達也
(72)【発明者】
【氏名】松嵜 隆徳
(72)【発明者】
【氏名】加藤 清
(72)【発明者】
【氏名】山崎 舜平
【審査官】小林 紀和
(56)【参考文献】
【文献】特開２０００－１２４４１８（ＪＰ，Ａ）
【文献】特開２０１７－１１８１０６（ＪＰ，Ａ）
【文献】特開２０１２－０６９９３２（ＪＰ，Ａ）
【文献】特開２０１５－１９５０７４（ＪＰ，Ａ）
【文献】特開２０１４－２３８９０２（ＪＰ，Ａ）
【文献】米国特許第０８３３１１２８（ＵＳ，Ｂ１）
【文献】米国特許出願公開第２００５／０２５４２７９（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ１１Ｃ １１／４０５
Ｇ１１Ｃ １１／５６
(57)【特許請求の範囲】
【請求項1】
メモリセルと、周辺回路と、半導体装置と、を有し、前記メモリセルは、第１のゲート及び第２のゲートを有するトランジスタを有し、
前記第１のゲートと前記第２のゲートとは、金属酸化物を含む半導体層を介して互いに重なる領域を有する記憶装置であって、
第１のデータを読み出した後に、前記第１のデータを第１の時間書き込む機能と、
保持している前記第１のデータを読み出した後に、前記第１のデータを第２の時間書き込む機能と、
前記トランジスタの前記第２のゲートに第１の電位を供給して前記トランジスタをオフ状態にした後、前記メモリセル及び前記周辺回路への電力供給を停止する機能と、を有し、
前記半導体装置は、前記第２のゲートへの前記第１の電位の供給を保持する機能を有し、
前記第１のデータは多値データであり、
前記第２の時間は、前記第１の時間よりも長い、記憶装置。
【請求項2】
請求項１において、前記第２の時間は、前記第１の時間の１．５倍以上である、記憶装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一形態は記憶装置に関する。
【0002】
また、本発明の一形態は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。本発明の一態様は、その駆動方法、または、その作製方法に関する。
【0003】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。記憶装置、表示装置、電気光学装置、蓄電装置、半導体回路および電子機器は、半導体装置を有する場合がある。また、記憶装置、表示装置、電気光学装置、蓄電装置、半導体回路および電子機器を、半導体装置ということもできる。
【背景技術】
【0004】
トランジスタに適用可能な半導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体（ＯＳ：Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）が注目されている。酸化物半導体としては、例えば、酸化インジウム、酸化亜鉛などの一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ－Ｇａ－Ｚｎ酸化物（以下、ＩＧＺＯとも呼ぶ。）に関する研究が盛んに行われている。
【0005】
ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３参照。）。非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術も開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献４および非特許文献５に示されている。
【0006】
さらに、ＩＧＺＯを活性層として用いたトランジスタは極めて低いオフ電流を持ち（非特許文献６参照。）、その特性を利用したＬＳＩおよびディスプレイが報告されている（非特許文献７および非特許文献８参照。）。
【0007】
また、チャネル形成領域に酸化物半導体を有するトランジスタ（以下、「ＯＳトランジスタ」とも呼ぶ。）を利用した様々な半導体装置が提案されている。
【0008】
特許文献１には、ＯＳトランジスタを、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に用いた例が開示されている。ＯＳトランジスタは、オフ状態でのリーク電流（オフ電流）が非常に小さいので、リフレッシュ期間が長く消費電力の少ないＤＲＡＭを作製することができる。
【0009】
また、特許文献２には、ＯＳトランジスタを用いた不揮発性メモリが開示されている。これら不揮発性メモリは、フラッシュメモリと異なり、書き換え可能回数に制限がなく、高速な動作が容易に実現でき、消費電力も少ない。
【0010】
これらＯＳトランジスタを用いたメモリは、ＯＳトランジスタのしきい値電圧を高くすることで、オフ電流を小さくすることが可能になり、メモリのデータ保持特性を向上させることができる。特許文献２には、ＯＳトランジスタに第２ゲートを設けて、ＯＳトランジスタのしきい値電圧を制御し、オフ電流を下げた例が開示されている。
【0011】
上記メモリが長期間のデータ保持を行うためには、ＯＳトランジスタの第２ゲートに、ある一定の負電位を与え続ける必要がある。特許文献２および特許文献３には、ＯＳトランジスタの第２ゲートを駆動するための回路の構成例が開示されている。
【先行技術文献】
【特許文献】
【0012】
【文献】特開２０１３－１６８６３１号公報
【文献】特開２０１２－０６９９３２号公報
【文献】特開２０１２－１４６９６５号公報
【非特許文献】
【0013】
【文献】Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， “ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ”， ２０１２， ｖｏｌｕｍｅ ４３， ｉｓｓｕｅ １， ｐ．１８３－１８６
【文献】Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， “Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ”， ２０１４， ｖｏｌｕｍｅ ５３， Ｎｕｍｂｅｒ ４Ｓ， ｐ．０４ＥＤ１８－１－０４ＥＤ１８－１０
【文献】Ｓ． Ｉｔｏ ｅｔ ａｌ．， “Ｔｈｅ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＡＭ－ＦＰＤ’１３ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ”， ２０１３， ｐ．１５１－１５４
【文献】Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， “ＥＣＳ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ”， ２０１４， ｖｏｌｕｍｅ ３， ｉｓｓｕｅ ９， ｐ．Ｑ３０１２－Ｑ３０２２
【文献】Ｓ． Ｙａｍａｚａｋｉ， “ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ”，２０１４， ｖｏｌｕｍｅ ６４， ｉｓｓｕｅ １０， ｐ．１５５－１６４
【文献】Ｋ． Ｋａｔｏ ｅｔ ａｌ．， “Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ”， ２０１２， ｖｏｌｕｍｅ ５１， ｐ．０２１２０１－１－０２１２０１－７
【文献】Ｓ． Ｍａｔｓｕｄａ ｅｔ ａｌ．， “２０１５ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ”， ２０１５， ｐ．Ｔ２１６－Ｔ２１７
【文献】Ｓ． Ａｍａｎｏ ｅｔ ａｌ．， “ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ”， ２０１０， ｖｏｌｕｍｅ ４１， ｉｓｓｕｅ １， ｐ．６２６－６２９
【発明の概要】
【発明が解決しようとする課題】
【0014】
本発明の一形態は、オン電流が高い半導体装置を提供することを課題の一とする。また、本発明の一形態は、動作速度が速い半導体装置を提供することを課題の一とする。また、本発明の一形態は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一とする。また、本発明の一形態は、消費電力が低減された半導体装置を提供することを課題の一とする。また、本発明の一形態は、新規な半導体装置を提供することを課題の一とする。
【0015】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【0016】
本発明の一態様は、行列状に配置された複数のメモリセルを有し、複数のメモリセルのそれぞれは、第１のゲートおよび第２のゲートを有するトランジスタと、容量素子と、を有し、第１のゲートおよび第２のゲートは、金属酸化物を含む半導体層を介して互いに重なる領域を有する記憶装置であって、記憶装置は、複数のメモリセルの少なくとも１つにデータを書き込む機能と、複数のメモリセルの少なくとも１つからデータを読み出す機能と、複数のメモリセルの少なくとも１つに対して、該メモリセルが保持している第１のデータを読み出した後に、該メモリセルに第１のデータを第１の時間書き込む機能と、複数のメモリセルの少なくとも１つに対して、該メモリセルが保持している第１のデータを読み出した後に、該メモリセルに第１のデータを第２の時間書き込み、該メモリセルの第２ゲートに第１の電位を供給し、その後、複数のメモリセルへの電力供給を停止する機能と、を有し、第１のデータは多値データであり、第２の時間は、第１の時間よりも長い記憶装置である。
【0017】
トランジスタの半導体層は、少なくともＩｎまたはＺｎの一方または双方を含むことが好ましい。第２の時間は、第１の時間の１．５倍以上であることが好ましい。第１の電位は、トランジスタをオフ状態にする電位である。また、トランジスタのしきい値電圧をＶｔｈとした場合に、第１の電位は－ＶｔｈＭ以下であることが好ましい。
【発明の効果】
【0018】
本発明の一形態により、オン電流が高い半導体装置を提供することができる。また、本発明の一形態により、動作速度が速い半導体装置を提供することができる。また、本発明の一形態により、長期間においてデータの保持が可能な半導体装置を提供することができる。また、本発明の一形態により、消費電力が低減された半導体装置を提供することができる。また、本発明の一形態により、新規な半導体装置を提供することができる。
【0019】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【0020】
【図1】半導体装置の構成例を説明する図。
【図2】トランジスタの電気特性を説明する図。
【図3】電圧生成回路の構成例を説明する図。
【図4】電圧保持回路の構成例を説明する図。
【図5】温度検知回路の構成例を説明する図。
【図6】温度変化に対する電圧ＶＢｉａｓの変化例を説明する図。
【図7】半導体装置の動作例を説明するタイミングチャート。
【図8】記憶装置の構成例を説明する図。
【図9】メモリセルアレイの構成例を説明する図。
【図10】メモリセルの構成例を説明する回路図。
【図11】メモリセルアレイとビット線ドライバ回路の構成例を説明する図。
【図12】回路構成例を説明する図。
【図13】記憶装置の動作例を説明するタイミングチャート。
【図14】記憶装置の動作例を説明するタイミングチャート。
【図15】記憶装置の動作例を説明するタイミングチャート。
【図16】記憶装置の動作例を説明するタイミングチャート。
【図17】記憶装置の構成例を説明する図。
【図18】メモリセルアレイとビット線ドライバ回路の構成例を説明する図。
【図19】メモリセルアレイとビット線ドライバ回路の構成例を説明する図。
【図20】記憶装置の動作例を説明するタイミングチャート。
【図21】記憶装置の動作例を説明するタイミングチャート。
【図22】記憶装置の動作例を説明するタイミングチャート。
【図23】記憶装置の構成例を説明する図。
【図24】メモリセルアレイとビット線ドライバ回路の構成例を説明する図。
【図25】記憶装置の動作例を説明するタイミングチャート。
【図26】記憶装置の動作例を説明するタイミングチャート。
【図27】記憶装置の動作例を説明するタイミングチャート。
【図28】記憶装置の構成例を説明する図。
【図29】記憶装置の構成例を説明する図。
【図30】トランジスタの構成例を説明する図。
【図31】トランジスタの構成例を説明する図。
【図32】トランジスタの構成例を説明する図。
【図33】トランジスタの構成例を説明する図。
【図34】トランジスタの構成例を説明する図。
【図35】電子部品の一例を説明する図。
【図36】電子機器の一例を説明する図。
【図37】記憶装置の応用例を説明する図。
【発明を実施するための形態】
【0021】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態および実施例の記載内容に限定して解釈されるものではない。
【0022】
なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【0023】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【0024】
なお、本明細書中において、高電源電圧をＨレベル（「ＶＤＤ」または「Ｈ電位」ともいう。）、低電源電圧をＬレベル（「ＧＮＤ」または「Ｌ電位」ともいう。）と呼ぶ場合がある。
【0025】
なお、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書などでは、明示する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
【0026】
また、本明細書は、以下の実施の形態および実施例を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
【0027】
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。また、ＯＳトランジスタと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。また、本明細書等において、窒素を有する金属酸化物も金属酸化物と総称する場合がある。
【0028】
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）のｎチャネル型電界効果トランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、０Ｖより大きいものとする。
【0029】
（実施の形態１）
＜半導体装置１００＞
図１は、本発明の一態様の半導体装置１００の構成例を示す回路図である。半導体装置１００は、電圧生成回路１１０、電圧保持回路１２０、温度検知回路１３０、および電圧制御回路１４０を有する。電圧保持回路１２０と電圧制御回路１４０の節点をノードＮＤと呼ぶ。電圧保持回路１２０と電圧制御回路１４０は、ノードＮＤを介して半導体装置１００の出力端子ＯＵＴと電気的に接続される。
＜半導体装置１００＞
図１は、本発明の一態様の半導体装置１００の構成例を示す回路図である。半導体装置１００は、電圧生成回路１１０、電圧保持回路１２０、温度検知回路１３０、および電圧制御回路１４０を有する。電圧保持回路１２０と電圧制御回路１４０の節点をノードＮＤと呼ぶ。電圧保持回路１２０と電圧制御回路１４０は、ノードＮＤを介して半導体装置１００の出力端子ＯＵＴと電気的に接続される。
【0030】
また、半導体装置１００は出力端子ＯＵＴを介して複数のトランジスタＭ１１の第２ゲートに電気的に接続されている。トランジスタＭ１１は、第１ゲート（「フロントゲート」または単に「ゲート」ともいう。）と第２ゲート（「バックゲート」ともいう。）を有するトランジスタである。第１ゲートと第２ゲートは、半導体層を介して互いに重なる領域を有する。第２ゲートは、例えばトランジスタＭ１１のしきい値電圧を制御する機能を有する。
【0031】
トランジスタＭ１１は、記憶装置、表示装置、演算装置などに含まれる様々な回路に用いられるトランジスタを表している。例えば、ＮＯＲ型またはＮＡＮＤ型などの記憶装置に含まれるトランジスタを表している。また、例えば、液晶表示装置またはＥＬ表示装置などの表示装置に含まれるトランジスタを表している。また、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、またはＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などに含まれるトランジスタを表している。
【0032】
図１では、３つのトランジスタＭ１１を示しているが、本発明の一態様はこれに限定されず、半導体装置１００はさらに多くのトランジスタＭ１１と接続されていてもよい。
【0033】
ここで、トランジスタの電気特性の１つであるＩｄ－Ｖｇ特性の温度依存性について説明しておく。図２（Ａ）および図２（Ｂ）に、トランジスタの電気特性の１つであるＩｄ－Ｖｇ特性の一例を示す。Ｉｄ－Ｖｇ特性は、ゲート電圧（Ｖｇ）の変化に対するドレイン電流（Ｉｄ）の変化を示す。図２（Ａ）および図２（Ｂ）の横軸は、Ｖｇをリニアスケールで示している。また、図２（Ａ）および図２（Ｂ）の縦軸は、Ｉｄをログスケールで示している。
【0034】
図２（Ａ）は、ＯＳトランジスタのＩｄ－Ｖｇ特性を示している。図２（Ｂ）は、チャネルが形成される半導体層にシリコンを用いたトランジスタ（「Ｓｉトランジスタ」ともいう。）のＩｄ－Ｖｇ特性を示している。なお、図２（Ａ）および図２（Ｂ）は、どちらもｎチャネル型トランジスタのＩｄ－Ｖｇ特性である。
【0035】
図２（Ａ）に示すように、ＯＳトランジスタは高温下の動作においてもオフ電流が増加しにくい。また、ＯＳトランジスタは、動作温度の上昇と共にＶｔｈがマイナス方向にシフトし、オン電流が増加する。一方で、図２（Ｂ）に示すように、Ｓｉトランジスタは、温度の上昇と共に、オフ電流が増加する。また、Ｓｉトランジスタは、温度の上昇と共にＶｔｈがプラス方向にシフトし、オン電流が低下する。
【0036】
よって、トランジスタＭ１１としてＯＳトランジスタを用いることで、高温下の動作においてもトランジスタＭ１１を含む半導体装置全体の消費電力を下げることができる。
【0037】
また、半導体装置１００は、出力端子ＯＵＴを介してトランジスタＭ１１の第２ゲートに電圧ＶＢＧを書き込み、さらにそれを保持する機能を有する。例えば、電圧ＶＢＧとして負電位が与えられた場合、トランジスタＭ１１は第２ゲートの負電位が保持されている間、Ｖｔｈをプラス方向にシフトさせることができる。高温下の動作においてもＶｔｈを高く保つことができる。例えば、トランジスタＭ１１をメモリセルの選択トランジスタに用いた場合、ストレージとして機能する容量素子の電荷を長期間保持することができる。
【0038】
〔電圧生成回路１１０〕
電圧生成回路１１０の回路構成例を図３（Ａ）、（Ｂ）に示す。これらの回路図は降圧型のチャージポンプであり、入力端子ＩＮにＧＮＤが入力され、電圧生成回路１１０の出力端子ＯＵＴから電圧ＶＢＧ０が出力される。ここでは、一例として、チャージポンプ回路の基本回路の段数は４段としているが、これに限定されず任意の段数でチャージポンプ回路を構成してもよい。
電圧生成回路１１０の回路構成例を図３（Ａ）、（Ｂ）に示す。これらの回路図は降圧型のチャージポンプであり、入力端子ＩＮにＧＮＤが入力され、電圧生成回路１１０の出力端子ＯＵＴから電圧ＶＢＧ０が出力される。ここでは、一例として、チャージポンプ回路の基本回路の段数は４段としているが、これに限定されず任意の段数でチャージポンプ回路を構成してもよい。
【0039】
図３（Ａ）に示す電圧生成回路１１０ａは、トランジスタＭ２１乃至トランジスタＭ２４、および容量素子Ｃ２１乃至容量素子Ｃ２４を有する。
【0040】
トランジスタＭ２１乃至トランジスタＭ２４は、入力端子ＩＮと出力端子ＯＵＴ間に直列に接続されており、それぞれのゲートと第１電極がダイオードとして機能するように接続されている。トランジスタＭ２１乃至トランジスタＭ２４のゲートは、それぞれ、容量素子Ｃ２１乃至容量素子Ｃ２４が接続されている。
【0041】
奇数段の容量素子Ｃ２１、容量素子Ｃ２３の第１電極には、ＣＬＫが入力され、偶数段の容量素子Ｃ２２、Ｃ２４の第１電極には、ＣＬＫＢが入力される。ＣＬＫＢは、ＣＬＫの位相を反転した反転クロック信号である。
【0042】
電圧生成回路１１０ａは、入力端子ＩＮに入力されたＧＮＤを降圧し、電圧ＶＢＧ０を生成する機能を有する。電圧生成回路１１０ａは、ＣＬＫ、ＣＬＫＢの供給のみで、負電位を生成することができる。
【0043】
上述したトランジスタＭ２１乃至トランジスタＭ２４は、ＯＳトランジスタで形成してもよい。ＯＳトランジスタを用いることで、ダイオード接続されたトランジスタＭ２１乃至トランジスタＭ２４の逆方向電流が低減できて好ましい。
【0044】
図３（Ｂ）に示す電圧生成回路１１０ｂは、ｐチャネル型トランジスタであるトランジスタＭ３１乃至トランジスタＭ３４で構成されている。その他の構成要素については、電圧生成回路１１０ａの説明を援用する。
【0045】
電圧生成回路１１０は降圧型のチャージポンプだけでなく、昇圧型のチャージポンプであってもよい。また、電圧生成回路１１０は、降圧型と昇圧型の双方のチャージポンプを有していてもよい。
【0046】
〔電圧保持回路１２０〕
電圧保持回路１２０は、トランジスタＭ１２を有する（図１（Ａ）参照）。トランジスタＭ１２の第１端子（ソースまたはドレインの一方）は電圧生成回路１１０に電気的に接続され、トランジスタＭ１２の第２端子（ソースまたはドレインの他方）はノードＮＤに電気的に接続されている。
電圧保持回路１２０は、トランジスタＭ１２を有する（図１（Ａ）参照）。トランジスタＭ１２の第１端子（ソースまたはドレインの一方）は電圧生成回路１１０に電気的に接続され、トランジスタＭ１２の第２端子（ソースまたはドレインの他方）はノードＮＤに電気的に接続されている。
【0047】
電圧保持回路１２０は、トランジスタＭ１２をオン状態にして、電圧生成回路１１０が生成した電圧ＶＢＧ０をノードＮＤに供給する機能を有する。トランジスタＭ１２のしきい値電圧をＶｔｈ１とすると、トランジスタＭ１２をオン状態にする場合は、トランジスタＭ１２のゲートに、ＶＢＧ０＋Ｖｔｈ１以上の電圧を印加することが好ましい。また、電圧保持回路１２０は、トランジスタＭ１２をオフ状態にして、ノードＮＤの電圧を保持する機能を有する。
【0048】
電圧ＶＢＧ０として負電位を供給する場合、トランジスタＭ１２に第１ゲートおよび第２ゲートを有するトランジスタを用いて、第１ゲートおよび第２ゲートを第２端子と電気的に接続してもよい（図４（Ａ）参照）。この場合、トランジスタＭ１２はダイオードとして機能できる。また、トランジスタＭ１２から出力される電圧を電圧ＶＢＧ１とすると、ＶＢＧ１＝ＶＢＧ０＋Ｖｔｈ１の関係が成り立つ。トランジスタＭ１２の第１端子をＧＮＤにすることで、ノードＮＤに書き込まれた負電位を保持することができる。
【0049】
図４（Ａ）に示すトランジスタＭ１２では、ノードＮＤに負電位を供給した後第１端子をＧＮＤにするとＶｇが０Ｖとなる。よって、Ｖｇが０Ｖの時のＩｄ（「カットオフ電流」ともいう。）が小さいことが好ましい。カットオフ電流を十分小さくすることで、ノードＮＤに書き込まれた負電位を長期間保持することができる。
【0050】
トランジスタＭ１２のチャネル長は、トランジスタＭ１１のチャネル長よりも長いことが好ましい。例えば、トランジスタＭ１１のチャネル長を１μｍ未満とした場合、トランジスタＭ１２のチャネル長は１μｍ以上、さらに好ましくは３μｍ以上、さらに好ましくは５μｍ以上、さらに好ましくは１０μｍ以上である。トランジスタＭ１２のチャネル長を長くすることで、トランジスタＭ１２は短チャネル効果の影響を受けず、カットオフ電流を低く抑えることができる。また、トランジスタＭ１２はソースとドレイン間の耐圧を高くすることができる。トランジスタＭ１２のソースとドレイン間の耐圧が高いと、高電圧を生成する電圧生成回路１１０と、トランジスタＭ１１との接続を容易にすることができて好ましい。
【0051】
トランジスタＭ１２には、ＯＳトランジスタやチャネル形成領域にワイドバンドギャップ半導体を用いたトランジスタを用いることが好ましい。ＯＳトランジスタやワイドバンドギャップ半導体を用いたトランジスタは、カットオフ電流が小さく、ソースとドレイン間の耐圧が高い。なお、本明細書においてワイドバンドギャップ半導体とは、バンドギャップが２．２ｅＶ以上の半導体である。例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなどが挙げられる。
【0052】
トランジスタＭ１２はトランジスタＭ１１よりも小さいカットオフ電流が要求される。一方で、トランジスタＭ１１はトランジスタＭ１２よりも大きなオン電流が要求される。このように、要求される性質が異なるトランジスタを同一基板上に作る場合、異なる半導体を用いてそれぞれのトランジスタを形成すればよい。トランジスタＭ１２はトランジスタＭ１１よりも、バンドギャップの大きい半導体をチャネル形成領域に用いることが好ましい。また、トランジスタＭ１１はトランジスタＭ１２よりも、電子移動度の高い半導体をチャネル形成領域に用いることが好ましい。
【0053】
また、電圧保持回路１２０は、直列に接続された複数のトランジスタＭ１２で構成されていてもよい（図４（Ｂ）、（Ｃ）参照。）。
【0054】
〔温度検知回路１３０〕
温度検知回路１３０は、温度センサ１３１と、アナログ－デジタル変換回路（「ＡＤＣ」ともいう。）１３２を有する（図５参照。）。
温度検知回路１３０は、温度センサ１３１と、アナログ－デジタル変換回路（「ＡＤＣ」ともいう。）１３２を有する（図５参照。）。
【0055】
温度センサ１３１は、半導体装置１００の温度をセンシングし、温度に応じたアナログ信号ＶＡを出力する機能を有する。温度センサ１３１としては、例えば、白金、ニッケルまたは銅などの測温抵抗体、サーミスタ、熱電対、ＩＣ温度センサなどを用いることができる。
【0056】
アナログ－デジタル変換回路１３２は、アナログ信号ＶＡをｎビット（ｎは１以上の整数）のデジタル信号ＶＤに変換する機能を有する。デジタル信号ＶＤは温度検知回路１３０から出力され、電圧制御回路１４０に供給される。
【0057】
温度検知回路１３０で検出したアナログ信号の温度情報をデジタル信号に変換して出力することで、配線抵抗および寄生容量による信号の減衰や、ノイズの影響を低減することができる。よって、温度検知回路１３０が電圧制御回路１４０から離れた位置に設けられている場合であっても、温度情報を電圧制御回路１４０に正確に伝えることができる。
【0058】
〔電圧制御回路１４０〕
図２（Ａ）を用いて説明したように、ＯＳトランジスタは、低温になるほどＶｔｈがプラス側にシフトしてオン電流が低下する。その結果、回路の動作速度が低下する。また、高温になるほどＶｔｈがマイナス側にシフトし、カットオフ電流が増大する。これは、回路にとって動作可能な温度範囲を狭めてしまう要因となる。電圧制御回路１４０を用いてノードＮＤに動作温度に応じた補正電圧を印加することで、半導体装置１００の出力端子ＯＵＴから出力される電圧を補正し、該出力端子ＯＵＴと電気的に接続された回路の動作可能な温度範囲を広げることが出来る。
図２（Ａ）を用いて説明したように、ＯＳトランジスタは、低温になるほどＶｔｈがプラス側にシフトしてオン電流が低下する。その結果、回路の動作速度が低下する。また、高温になるほどＶｔｈがマイナス側にシフトし、カットオフ電流が増大する。これは、回路にとって動作可能な温度範囲を狭めてしまう要因となる。電圧制御回路１４０を用いてノードＮＤに動作温度に応じた補正電圧を印加することで、半導体装置１００の出力端子ＯＵＴから出力される電圧を補正し、該出力端子ＯＵＴと電気的に接続された回路の動作可能な温度範囲を広げることが出来る。
【0059】
電圧制御回路１４０は、ロジック回路１４５、および電圧生成回路１４６を有する（図１（Ｂ）参照。）。ロジック回路１４５は、温度検知回路１３０から供給されたデジタル信号（温度情報）を電圧生成回路１４６に供給する機能を有する。例えば、温度検知回路１３０から供給されたシリアル信号をパラレル信号に変換して電圧生成回路１４６に供給する。また、温度検知回路１３０から供給されたｎビットのデジタル信号を、ｍビット（ｍは１以上の整数）のデジタル信号に変換して電圧生成回路１４６に供給する機能を有する。
【0060】
電圧生成回路１４６は、ロジック回路１４５から供給されたｍビットのデジタル信号を２ｍ段階の電圧に変換して出力する機能を有する。図１（Ｂ）では、ｍが４の場合を例示している。図１（Ｂ）において、電圧生成回路１４６は、バッファＢＦ１、バッファＢＦ２、バッファＢＦ３、バッファＢＦ４、容量素子Ｃ１、容量素子Ｃ２、容量素子Ｃ４、および容量素子Ｃ８を有する。
【0061】
ロジック回路１４５が出力する４ビットのデジタル信号は、バッファＢＦ１乃至バッファＢＦ４の入力端子に供給される。具体的には、４ビットのデジタル信号の１桁目の情報がバッファＢＦ１に入力され、２桁目の情報がバッファＢＦ２に入力され、３桁目の情報がバッファＢＦ３に入力され、４桁目の情報がバッファＢＦ４に入力される。
【0062】
容量素子Ｃ１の一方の電極はバッファＢＦ１の出力端子と電気的に接続され、他方の電極は出力端子ＯＵＴと電気的に接続される。容量素子Ｃ２の一方の電極はバッファＢＦ２の出力端子と電気的に接続され、他方の電極は出力端子ＯＵＴと電気的に接続される。容量素子Ｃ４の一方の電極はバッファＢＦ３の出力端子と電気的に接続され、他方の電極は出力端子ＯＵＴと電気的に接続される。容量素子Ｃ８の一方の電極はバッファＢＦ４の出力と電気的に接続され、他方の電極は出力端子ＯＵＴと電気的に接続される。
【0063】
電圧制御回路１４０の出力端子ＯＵＴから出力される電圧を「電圧ＶＢｉａｓ」と呼ぶ。電圧制御回路１４０の出力端子ＯＵＴは、半導体装置１００のノードＮＤと電気的に接続される。
【0064】
電圧制御回路１４０からノードＮＤに印加する電圧は、容量素子Ｃ１、容量素子Ｃ２、容量素子Ｃ４、および容量素子Ｃ８の合成容量と、ノードＮＤに生じる寄生容量の比で決定される。容量素子Ｃ１の容量値は、該寄生容量の容量値より十分大きいことが好ましい。具体的には、容量素子Ｃ１の容量値は、該寄生容量の容量値の５倍以上が好ましく、１０倍以上がより好ましい。
【0065】
また、容量素子Ｃ１、容量素子Ｃ２、容量素子Ｃ４、および容量素子Ｃ８の容量値は、全て同じ容量値としてもよいが、少なくとも一部もしくは全部を異なる容量値とすることが好ましい。本実施の形態では、容量素子Ｃ２の容量値を容量素子Ｃ１の容量値の２倍とし、容量素子Ｃ４の容量値を容量素子Ｃ１の容量値の４倍とし、容量素子Ｃ８の容量値を容量素子Ｃ１の容量値の８倍とする。このようにすることで、電圧制御回路１４０からノードＮＤに１６段階の電圧を供給することができる。
【0066】
図６（Ａ）乃至（Ｃ）に、温度変化に対する電圧ＶＢｉａｓの電圧変化の一例を示す。図６（Ａ）乃至（Ｃ）の横軸は、温度をリニアスケールで示している。また、図６（Ａ）乃至（Ｃ）の縦軸は、電圧ＶＢｉａｓをリニアスケールで示している。トランジスタＭ１１がＯＳトランジスタである場合、電圧ＶＢｉａｓの大きさは、トランジスタＭ１１の動作温度が高くなるほど、小さくなるように変化することが好ましい（図６（Ａ）参照。）。また、目的や用途に応じて、動作温度が高くなるほど、大きくなるように変化してもかまわない（図６（Ｂ）参照。）。また、電圧ＶＢｉａｓの大きさは、温度変化に対して非線形に変化してもよい（図６（Ｃ）参照。）。温度変化に対する電圧ＶＢｉａｓの電圧変化は、ロジック回路１４５で設定することができる。
【0067】
＜半導体装置１００の動作例＞
図７は半導体装置１００の動作例を説明するタイミングチャートである。本実施の形態では、トランジスタＭ１１がＯＳトランジスタであり、動作温度が１００℃～－５０℃の範囲で変化する場合に、電圧ＶＢｉａｓが０Ｖ～７．５Ｖの範囲で直線的に変化する動作例について説明する。また、動作温度が２０℃の時に電圧ＶＢＧが－３Ｖになるものとする。
図７は半導体装置１００の動作例を説明するタイミングチャートである。本実施の形態では、トランジスタＭ１１がＯＳトランジスタであり、動作温度が１００℃～－５０℃の範囲で変化する場合に、電圧ＶＢｉａｓが０Ｖ～７．５Ｖの範囲で直線的に変化する動作例について説明する。また、動作温度が２０℃の時に電圧ＶＢＧが－３Ｖになるものとする。
【0068】
また、温度検知回路１３０からは、４ビットのデジタル信号ＶＤが出力されるものとする。本実施の形態では、動作温度が１００℃の時にデジタル信号ＶＤとして”００００”が出力され、動作温度が－５０℃の時に”１１１１”が出力されるものとする。
【0069】
また、容量素子Ｃ１の一方の電極に接続するバッファＢＦ１の出力がＬ電位からＨ電位に変化すると、容量素子Ｃ１の他方の電極の電位が０．５Ｖ上昇するものとする。また、容量素子Ｃ２の一方の電極に接続するバッファＢＦ２の出力がＬ電位からＨ電位に変化すると、容量素子Ｃ２の他方の電極の電位が１．０Ｖ上昇するものとする。また、容量素子Ｃ４の一方の電極に接続するバッファＢＦ３の出力がＬ電位からＨ電位に変化すると、容量素子Ｃ４の他方の電極の電位が２．０Ｖ上昇するものとする。また、容量素子Ｃ８の一方の電極に接続するバッファＢＦ４の出力がＬ電位からＨ電位に変化すると、容量素子Ｃ８の他方の電極の電位が４．０Ｖ上昇するものとする。
【0070】
〔期間Ｔ０〕
期間Ｔ０はリセット期間である。期間Ｔ０において、バッファＢＦ１乃至バッファＢＦ４の各出力端子からＬ電位（０Ｖ）を出力する。また、電圧ＶＢＧ０を－７Ｖとし、トランジスタＭ１２をオン状態にする。よって、電圧ＶＢＧが－７Ｖになる。期間Ｔ０において、温度検知回路１３０は、デジタル信号ＶＤの出力を停止してもよい。また、温度検知回路１３０の動作を停止してもよい。
期間Ｔ０はリセット期間である。期間Ｔ０において、バッファＢＦ１乃至バッファＢＦ４の各出力端子からＬ電位（０Ｖ）を出力する。また、電圧ＶＢＧ０を－７Ｖとし、トランジスタＭ１２をオン状態にする。よって、電圧ＶＢＧが－７Ｖになる。期間Ｔ０において、温度検知回路１３０は、デジタル信号ＶＤの出力を停止してもよい。また、温度検知回路１３０の動作を停止してもよい。
【0071】
〔期間Ｔ１〕
期間Ｔ１において、トランジスタＭ１２をオフ状態にする。ノードＮＤの電圧が－７Ｖに保持される。よって、電圧ＶＢＧも－７Ｖのままである。
期間Ｔ１において、トランジスタＭ１２をオフ状態にする。ノードＮＤの電圧が－７Ｖに保持される。よって、電圧ＶＢＧも－７Ｖのままである。
【0072】
〔期間Ｔ２〕
期間Ｔ２において、温度検知回路１３０から電圧制御回路１４０にデジタル信号ＶＤ（温度情報）が供給される。例えば、２０℃を示すデジタル信号ＶＤとして”１０００”を電圧制御回路１４０に供給する。
期間Ｔ２において、温度検知回路１３０から電圧制御回路１４０にデジタル信号ＶＤ（温度情報）が供給される。例えば、２０℃を示すデジタル信号ＶＤとして”１０００”を電圧制御回路１４０に供給する。
【0073】
ロジック回路１４５は、バッファＢＦ１乃至バッファＢＦ４に、デジタル信号ＶＤに応じた電位を入力する。具体的には、デジタル信号ＶＤが”１０００”である場合、バッファＢＦ１乃至バッファＢＦ３の出力がＬ電位、バッファＢＦ４の出力がＨ電位になるように、バッファＢＦ１乃至バッファＢＦ４を制御する。
【0074】
すると、電圧制御回路１４０の出力端子ＯＵＴの電位が４Ｖ上昇する。すると、ノードＮＤの電圧が－７Ｖから－３Ｖに変化し、電圧ＶＢＧが－３Ｖになる。
【0075】
〔期間Ｔ３〕
期間Ｔ３において、温度検知回路１３０から電圧制御回路１４０にデジタル信号ＶＤ（温度情報）が供給される。例えば、５０℃を示すデジタル信号ＶＤとして”０１０１”を電圧制御回路１４０に供給する。
期間Ｔ３において、温度検知回路１３０から電圧制御回路１４０にデジタル信号ＶＤ（温度情報）が供給される。例えば、５０℃を示すデジタル信号ＶＤとして”０１０１”を電圧制御回路１４０に供給する。
【0076】
期間Ｔ２と同様に、ロジック回路１４５は、バッファＢＦ１乃至バッファＢＦ４に、デジタル信号ＶＤに応じた電位を入力する。デジタル信号ＶＤが”０１０１”のとき、バッファＢＦ１の出力がＨ電位、バッファＢＦ２の出力がＬ電位、バッファＢＦ３の出力がＨ電位、バッファＢＦ４の出力がＬ電位になる。すると、電圧ＶＢＧが－４．５Ｖになる。
【0077】
〔期間Ｔ４〕
期間Ｔ４において、温度検知回路１３０から電圧制御回路１４０にデジタル信号ＶＤ（温度情報）が供給される。例えば、－２０℃を示すデジタル信号ＶＤとして”１１００”を電圧制御回路１４０に供給する。
期間Ｔ４において、温度検知回路１３０から電圧制御回路１４０にデジタル信号ＶＤ（温度情報）が供給される。例えば、－２０℃を示すデジタル信号ＶＤとして”１１００”を電圧制御回路１４０に供給する。
【0078】
期間Ｔ２および期間Ｔ３と同様に、ロジック回路１４５は、バッファＢＦ１乃至バッファＢＦ４に、デジタル信号ＶＤに応じた電位を入力する。デジタル信号ＶＤが”１１００”のとき、バッファＢＦ１の出力がＬ電位、バッファＢＦ２の出力がＬ電位、バッファＢＦ３の出力がＨ電位、バッファＢＦ４の出力がＨ電位になる。すると、電圧ＶＢＧが－１．０Ｖになる。
【0079】
このようにして、温度変化に応じて電圧ＶＢＧを変化させることが出来る。また、トランジスタＭ１１の電気特性の温度変化を考慮しない場合、必要以上に大きな電圧をトランジスタＭ１１の第２ゲートに印加することになる。必要以上に大きな電圧が、トランジスタＭ１１の第２ゲートに長時間印加されると、トランジスタＭ１１の電気特性が劣化し、信頼性を損ねる恐れがある。本発明の一態様によれば、温度変化に応じてトランジスタＭ１１の第２ゲートに印加する電圧を変化させることができる。よって、必要最低限の電圧をトランジスタＭ１１の第２ゲートに印加することができる。本発明の一態様によれば、トランジスタＭ１１を含む半導体装置の信頼性を高めることができる。
【0080】
また、一定時間毎にリセット期間（期間Ｔ０）を設けて、ノードＮＤの電圧をリフレッシュしてもよい。
【0081】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0082】
（実施の形態２）
本実施の形態では、実施の形態１に記載の半導体装置１００を用いた記憶装置について説明する。
本実施の形態では、実施の形態１に記載の半導体装置１００を用いた記憶装置について説明する。
【0083】
＜記憶装置＞
図８は、記憶装置の構成例を示すブロック図である。記憶装置３００は、周辺回路３１１、セルアレイ（Ｃｅｌｌ Ａｒｒａｙ）４０１、および半導体装置１００を有する。周辺回路３１１は、ローデコーダ３２１、ワード線ドライバ回路３２２、カラムデコーダ３３１、ビット線ドライバ回路３３０、出力回路３４０、コントロールロジック回路３６０を有する。
図８は、記憶装置の構成例を示すブロック図である。記憶装置３００は、周辺回路３１１、セルアレイ（Ｃｅｌｌ Ａｒｒａｙ）４０１、および半導体装置１００を有する。周辺回路３１１は、ローデコーダ３２１、ワード線ドライバ回路３２２、カラムデコーダ３３１、ビット線ドライバ回路３３０、出力回路３４０、コントロールロジック回路３６０を有する。
【0084】
ワード線ドライバ回路３２２は、配線ＷＬに電位を供給する機能を有する。ビット線ドライバ回路３３０は、プリチャージ回路３３２、増幅回路３３３、および入出力回路３３４を有する。プリチャージ回路３３２は、配線ＳＬ（図示せず）、配線ＢＩＬまたは配線ＲＢＬなどをプリチャージする機能を有する。増幅回路３３３は、配線ＢＩＬまたは配線ＲＢＬから読み出されたデータ信号を増幅する機能を有する。なお、配線ＷＬ、配線ＳＬ、配線ＢＩＬ、および配線ＲＢＬは、セルアレイ４０１が有するメモリセル（Ｍｅｍｏｒｙ Ｃｅｌｌ）４１１に接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路３４０を介して、デジタルのデータ信号ＲＤＡＴＡとして記憶装置３００の外部に出力される。
【0085】
記憶装置３００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路３１１用の高電源電圧（ＶＤＤ）、セルアレイ４０１用の高電源電圧（ＶＩＬ）が供給される。
【0086】
また、記憶装置３００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、ローデコーダ３２１およびカラムデコーダ３３１に入力され、データ信号ＷＤＡＴＡは入出力回路３３４に入力される。
【0087】
コントロールロジック回路３６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、ローデコーダ３２１、カラムデコーダ３３１の制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路３６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
【0088】
なお、上述の各回路あるいは各信号は、必要に応じて、適宜、取捨することができる。
【0089】
セルアレイ４０１を構成するトランジスタにＯＳトランジスタを適用することができる。また、周辺回路３１１を構成するトランジスタにＯＳトランジスタを適用することができる。セルアレイ４０１と周辺回路３１１を、ＯＳトランジスタを用いて形成することで、セルアレイ４０１と周辺回路３１１を、同一の製造工程で作製することが可能になり、製造コストを低く抑えることができる。
【0090】
〔セルアレイの構成例〕
図９にセルアレイ４０１の詳細を記載する。セルアレイ４０１は、一列にｍ（ｍは１以上の整数である。）個、一行にｎ（ｎは１以上の整数である。）個、計ｍ×ｎ個のメモリセル４１１を有し、メモリセル４１１は行列状に配置されている。図９では、メモリセル４１１のアドレスも併せて表記している。例えば、［１，１］は１行１列目のアドレスに位置しているメモリセル４１１を示し、［ｉ，ｊ］（ｉは、１以上ｍ以下の整数であり、ｊは、１以上ｎ以下の整数である。）はｉ行ｊ列目のアドレスに位置しているメモリセル４１１を示している。なお、セルアレイ４０１とワード線ドライバ回路３２２を接続している配線の数は、メモリセル４１１の構成、一列中に含まれるメモリセル４１１の数などによって決まる。また、セルアレイ４０１とビット線ドライバ回路３３０を接続している配線の数は、メモリセル４１１の構成、一行中に含まれるメモリセル４１１の数などによって決まる。
図９にセルアレイ４０１の詳細を記載する。セルアレイ４０１は、一列にｍ（ｍは１以上の整数である。）個、一行にｎ（ｎは１以上の整数である。）個、計ｍ×ｎ個のメモリセル４１１を有し、メモリセル４１１は行列状に配置されている。図９では、メモリセル４１１のアドレスも併せて表記している。例えば、［１，１］は１行１列目のアドレスに位置しているメモリセル４１１を示し、［ｉ，ｊ］（ｉは、１以上ｍ以下の整数であり、ｊは、１以上ｎ以下の整数である。）はｉ行ｊ列目のアドレスに位置しているメモリセル４１１を示している。なお、セルアレイ４０１とワード線ドライバ回路３２２を接続している配線の数は、メモリセル４１１の構成、一列中に含まれるメモリセル４１１の数などによって決まる。また、セルアレイ４０１とビット線ドライバ回路３３０を接続している配線の数は、メモリセル４１１の構成、一行中に含まれるメモリセル４１１の数などによって決まる。
【0091】
〔メモリセルの構成例〕
図１０に、上述のメモリセル４１１に適用できるメモリセル４１１Ａ乃至メモリセル４１１Ｅの構成例を示す。
図１０に、上述のメモリセル４１１に適用できるメモリセル４１１Ａ乃至メモリセル４１１Ｅの構成例を示す。
【0092】
［ＤＯＳＲＡＭ］
図１０（Ａ）に、ＤＲＡＭ型のメモリセル４１１Ａの回路構成例を示す。本明細書等において、ＯＳトランジスタを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ。メモリセル４１１Ａは、トランジスタＭ１１と、容量素子Ｃｓと、を有する。
図１０（Ａ）に、ＤＲＡＭ型のメモリセル４１１Ａの回路構成例を示す。本明細書等において、ＯＳトランジスタを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ。メモリセル４１１Ａは、トランジスタＭ１１と、容量素子Ｃｓと、を有する。
【0093】
トランジスタＭ１１の第１端子は、容量素子Ｃｓの第１端子と接続され、トランジスタＭ１１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１１のゲートは、配線ＷＬと接続され、トランジスタＭ１１のバックゲートは、配線ＢＧＬと接続されている。容量素子Ｃｓの第２端子は、配線ＧＮＤＬと接続されている。配線ＧＮＤＬは、低レベル電位（基準電位という場合がある。）を与える配線である。
【0094】
配線ＢＩＬは、ビット線として機能し、配線ＷＬは、ワード線として機能する。配線ＢＧＬは、トランジスタＭ１１のバックゲートに電位を印加するための配線として機能する。また、配線ＢＧＬは、半導体装置１００の出力端子ＯＵＴと電気的に接続される。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１１のしきい値電圧を増減することができる。
【0095】
データの書き込みおよび読み出しは、配線ＷＬに高レベル電位を印加し、トランジスタＭ１１を導通状態にし、配線ＢＩＬと容量素子Ｃｓの第１端子を電気的に接続することによって行われる。
【0096】
また、上述した記憶装置３００が有するメモリセルは、メモリセル４１１Ａに限定されず、回路構成の変更を行うことができる。
【0097】
トランジスタＭ１１をメモリセルに用いる場合は、トランジスタＭ１１にＯＳトランジスタを用いることが好ましい。また、ＯＳトランジスタの半導体層に、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛のいずれか一を有する酸化物半導体を用いることが好ましい。特に、インジウム、ガリウム、亜鉛を含む酸化物半導体を用いることが好ましい。
【0098】
インジウム、ガリウム、亜鉛を含む酸化物半導体を適用したＯＳトランジスタは、オフ電流が極めて小さいという特性を有している。トランジスタＭ１１としてＯＳトランジスタを用いることによって、トランジスタＭ１１のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭ１１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル４１１Ａに対して多値データ、またはアナログデータを保持することができる。
【0099】
トランジスタＭ１１としてＯＳトランジスタを適用することにより、ＤＯＳＲＡＭを構成することができる。
【0100】
［ＮＯＳＲＡＭ］
図１０（Ｂ）に、２つのトランジスタと１つの容量素子を有するゲインセル型（「２Ｔｒ１Ｃ型」ともいう。）のメモリセル４１１Ｂの回路構成例を示す。メモリセル４１１Ｂは、トランジスタＭ１１と、トランジスタＭ３と、容量素子Ｃｓと、を有する。
図１０（Ｂ）に、２つのトランジスタと１つの容量素子を有するゲインセル型（「２Ｔｒ１Ｃ型」ともいう。）のメモリセル４１１Ｂの回路構成例を示す。メモリセル４１１Ｂは、トランジスタＭ１１と、トランジスタＭ３と、容量素子Ｃｓと、を有する。
【0101】
トランジスタＭ１１の第１端子は、容量素子Ｃｓの第１端子と接続され、トランジスタＭ１１の第２端子は、配線ＷＢＬと接続され、トランジスタＭ１１のゲートは、配線ＷＬと接続され、トランジスタＭ１１のバックゲートは、配線ＢＧＬと接続されている。容量素子Ｃｓの第２端子は、配線ＲＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子Ｃｓの第１端子と接続されている。
【0102】
配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＬは、ワード線として機能する。配線ＲＬは、容量素子Ｃｓの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、配線ＲＬには、基準電位を印加するのが好ましい。
【0103】
配線ＢＧＬは、トランジスタＭ１１のバックゲートに電位を印加するための配線として機能する。また、配線ＢＧＬは、半導体装置１００の出力端子ＯＵＴと電気的に接続される。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１１のしきい値電圧を増減することができる。
【0104】
データの書き込みは、配線ＷＬに高レベル電位を印加し、トランジスタＭ１１を導通状態にし、配線ＷＢＬと容量素子Ｃｓの第１端子を電気的に接続することによって行われる。具体的には、トランジスタＭ１１が導通状態のときに、配線ＷＢＬに記録する情報に対応する電位を印加し、容量素子Ｃｓの第１端子、およびトランジスタＭ３のゲートに該電位を書き込む。その後、配線ＷＬに低レベル電位を印加し、トランジスタＭ１１を非導通状態にすることによって、容量素子Ｃｓの第１端子の電位、およびトランジスタＭ３のゲートの電位を保持する。
【0105】
データの読み出しは、配線ＲＬと配線ＳＬに所定の電位を印加することによって行われる。トランジスタＭ３のソース－ドレイン間に流れる電流、およびトランジスタＭ３の第１端子の電位は、トランジスタＭ３のゲートの電位、およびトランジスタＭ３の第２端子の電位によって決まるので、トランジスタＭ３の第１端子に接続されている配線ＲＢＬの電位を読み出すことによって、容量素子Ｃｓの第１端子（またはトランジスタＭ３のゲート）に保持されている電位を読み出すことができる。つまり、容量素子Ｃｓの第１端子（またはトランジスタＭ３のゲート）に保持されている電位から、このメモリセルに書き込まれている情報を読み出すことができる。または、このメモリセルに書き込まれている情報の有無を知ることができる。
【0106】
また、上述した記憶装置３００が有するメモリセルは、メモリセル４１１Ｂに限定されず、回路の構成を適宜変更することができる。
【0107】
例えば、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。そのメモリセルの回路構成例を図１０（Ｃ）に示す。メモリセル４１１Ｃは、メモリセル４１１Ｂの配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとして、トランジスタＭ１１の第２端子、およびトランジスタＭ３の第１端子が、配線ＢＩＬと接続されている構成となっている。つまり、メモリセル４１１Ｃは、１本の配線ＢＩＬが、書き込みビット線および読み出しビット線として機能する構成となっている。
【0108】
なお、メモリセル４１１Ｂおよびメモリセル４１１Ｃにおいても、トランジスタＭ１１にＯＳトランジスタを用いることが好ましい。トランジスタＭ１１にＯＳトランジスタを用いて、メモリセル４１１Ｂおよびメモリセル４１１Ｃのような２Ｔｒ１Ｃ型のメモリセルを用いた記憶装置をＮＯＳＲＡＭ（Ｎｏｎ－ｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）という。
【0109】
なお、トランジスタＭ３のチャネル形成領域には、シリコンを有することが好ましい。特に、該シリコンは、非晶質シリコン、多結晶シリコン、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉｌｉｃｏｎ）とすることができる（以後、該シリコンを有するトランジスタをＳｉトランジスタと呼称する。）。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合があるため、読み出しトランジスタとして、Ｓｉトランジスタを適用するのは好適といえる。
【0110】
また、トランジスタＭ３としてＯＳトランジスタを用いた場合、メモリセルを単極性回路で構成することができる。
【0111】
また、図１０（Ｄ）に、３トランジスタ１容量素子のゲインセル型（「３Ｔｒ１Ｃ型」ともいう。）のメモリセル４１１Ｄの回路構成例を示す。メモリセル４１１Ｄは、トランジスタＭ１１、トランジスタＭ５、およびトランジスタＭ６と、容量素子Ｃｓと、を有する。
【0112】
トランジスタＭ１１の第１端子は、容量素子Ｃｓの第１端子と接続され、トランジスタＭ１１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１１のゲートは、配線ＷＬと接続され、トランジスタＭ１１のバックゲートは、配線ＢＧＬと電気的に接続されている。容量素子Ｃｓの第２端子は、トランジスタＭ５の第１端子と、配線ＧＮＤＬと、に電気的に接続されている。トランジスタＭ５の第２端子は、トランジスタＭ６の第１端子と接続され、トランジスタＭ５のゲートは、容量素子Ｃｓの第１端子と接続されている。トランジスタＭ６の第２端子は、配線ＢＩＬと接続され、トランジスタＭ６のゲートは配線ＲＬと接続されている。
【0113】
配線ＢＩＬは、ビット線として機能し、配線ＷＬは、書き込みワード線として機能し、配線ＲＬは、読み出しワード線として機能する。
【0114】
配線ＢＧＬは、トランジスタＭ１１のバックゲートに電位を印加するための配線として機能する。また、配線ＢＧＬは、半導体装置１００の出力端子ＯＵＴと電気的に接続される。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１１のしきい値電圧を増減することができる。
【0115】
データの書き込みは、配線ＷＬに高レベル電位を印加し、トランジスタＭ１１を導通状態にし、配線ＢＩＬと容量素子Ｃｓの第１端子を接続することによって行われる。具体的には、トランジスタＭ１１が導通状態のときに、配線ＢＩＬに記録する情報に対応する電位を印加し、容量素子Ｃｓの第１端子、およびトランジスタＭ５のゲートに該電位を書き込む。その後、配線ＷＬに低レベル電位を印加し、トランジスタＭ１１を非導通状態にすることによって、容量素子Ｃｓの第１端子の電位、およびトランジスタＭ５のゲートの電位を保持する。
【0116】
データの読み出しは、配線ＢＩＬに所定の電位をプリチャージして、その後配線ＢＩＬを電気的に浮遊状態にし、かつ配線ＲＬに高レベル電位を印加することによって行われる。配線ＲＬが高レベル電位となるので、トランジスタＭ６は導通状態となり、配線ＢＩＬとトランジスタＭ５の第２端子が電気的に接続状態となる。このとき、トランジスタＭ５の第２端子には、配線ＢＩＬの電位が印加されることになるが、容量素子Ｃｓの第１端子（またはトランジスタＭ５のゲート）に保持されている電位に応じて、トランジスタＭ５の第２端子の電位、および配線ＢＩＬの電位が変化する。ここで、配線ＢＩＬの電位を読み出すことによって、容量素子Ｃｓの第１端子（またはトランジスタＭ５のゲート）に保持されている電位を読み出すことができる。つまり、容量素子Ｃｓの第１端子（またはトランジスタＭ５のゲート）に保持されている電位から、このメモリセルに書き込まれている情報を読み出すことができる。または、このメモリセルに書き込まれている情報の有無を知ることができる。
【0117】
また、上述した記憶装置３００が有するメモリセルは、回路の構成を適宜変更することができる。
【0118】
なお、メモリセル４１１Ｄにおいても、トランジスタＭ１１にＯＳトランジスタを用いることが好ましい。トランジスタＭ１１としてＯＳトランジスタを適用した３Ｔｒ１Ｃ型のメモリセル４１１Ｄは、前述したＮＯＳＲＡＭの一態様である。
【0119】
なお、本実施の形態で説明したトランジスタＭ５およびＭ６のチャネル形成領域には、シリコンを有することが好ましい。特に、該シリコンは、非晶質シリコン、多結晶シリコン、低温ポリシリコンとすることができる。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合があるため、読み出しトランジスタとして、Ｓｉトランジスタを適用するのは好適といえる。
【0120】
また、トランジスタＭ５およびＭ６としてＯＳトランジスタを用いた場合、メモリセルを単極性回路で構成することができる。
【0121】
［ｏｘＳＲＡＭ］
図１０（Ｅ）に、ＯＳトランジスタを用いたＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）型のメモリセル４１１Ｅの回路構成例を示す。本明細書等において、ＯＳトランジスタを用いたＳＲＡＭを、ｏｘＳＲＡＭと呼ぶ。なお、図１０（Ｅ）に示すメモリセル４１１Ｅは、バックアップ可能なＳＲＡＭ型のメモリセルである。
図１０（Ｅ）に、ＯＳトランジスタを用いたＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）型のメモリセル４１１Ｅの回路構成例を示す。本明細書等において、ＯＳトランジスタを用いたＳＲＡＭを、ｏｘＳＲＡＭと呼ぶ。なお、図１０（Ｅ）に示すメモリセル４１１Ｅは、バックアップ可能なＳＲＡＭ型のメモリセルである。
【0122】
メモリセル４１１Ｅは、トランジスタＭ７乃至トランジスタＭ１０と、トランジスタＭＳ１乃至トランジスタＭＳ４と、容量素子Ｃｓ１と、容量素子Ｃｓ２と、を有する。また、トランジスタＭ７およびトランジスタＭ８は、トランジスタＭ１１に相当する。なお、トランジスタＭ７乃至トランジスタＭ１０は、バックゲートを有するトランジスタである。なお、トランジスタＭＳ１、およびトランジスタＭＳ２は、ｐチャネル型トランジスタであり、トランジスタＭＳ３、およびトランジスタＭＳ４は、ｎチャネル型トランジスタである。
【0123】
トランジスタＭ７の第１端子は、配線ＢＩＬと接続され、トランジスタＭ７の第２端子は、トランジスタＭＳ１の第１端子と、トランジスタＭＳ３の第１端子と、トランジスタＭＳ２のゲートと、トランジスタＭＳ４のゲートと、トランジスタＭ１０の第１端子と、に接続されている。トランジスタＭ７のゲートは、配線ＷＬと接続され、トランジスタＭ７のバックゲートは、配線ＢＧＬ１と接続されている。
【0124】
トランジスタＭ８の第１端子は、配線ＢＩＬＢと接続され、トランジスタＭ８の第２端子は、トランジスタＭＳ２の第１端子と、トランジスタＭＳ４の第１端子と、トランジスタＭＳ１のゲートと、トランジスタＭＳ３のゲートと、トランジスタＭ９の第１端子と、に接続されている。トランジスタＭ８のゲートは、配線ＷＬと接続され、トランジスタＭ８のバックゲートは、配線ＢＧＬ２と接続されている。
【0125】
トランジスタＭＳ１の第２端子は、配線ＶＤＬと電気的に接続されている。トランジスタＭＳ２の第２端子は、配線ＶＤＬと電気的に接続されている。トランジスタＭＳ３の第２端子は、配線ＧＮＤＬと電気的に接続されている。トランジスタＭＳ４の第２端子は、配線ＧＮＤＬと接続されている。
【0126】
トランジスタＭ９の第２端子は、容量素子Ｃｓ１の第１端子と接続され、トランジスタＭ９のゲートは、配線ＢＲＬと接続され、トランジスタＭ９のバックゲートは、配線ＢＧＬ３と接続されている。トランジスタＭ１０の第２端子は、容量素子Ｃｓ２の第１端子と接続され、トランジスタＭ１０のゲートは、配線ＢＲＬと接続され、トランジスタＭ１０のバックゲートは、配線ＢＧＬ４と接続されている。
【0127】
容量素子Ｃｓ１の第２端子は、配線ＧＮＤＬと接続され、容量素子Ｃｓ２の第２端子は、配線ＧＮＤＬと接続されている。
【0128】
配線ＢＩＬおよび配線ＢＩＬＢは、ビット線として機能し、配線ＷＬは、ワード線として機能し、配線ＢＲＬは、トランジスタＭ９、およびトランジスタＭ１０の導通状態、非導通状態を制御する配線である。
【0129】
配線ＢＧＬ１乃至配線ＢＧＬ４は、それぞれトランジスタＭ７乃至トランジスタＭ１０のバックゲートに電位を印加するための配線として機能する。
【0130】
配線ＢＧＬ１乃至配線ＢＧＬ４は、半導体装置１００の出力端子ＯＵＴと電気的に接続される。なお、記憶装置３００に複数の半導体装置１００を設け、配線ＢＧＬ１乃至配線ＢＧＬ４をそれぞれ異なる半導体装置１００と電気的に接続してもよい。配線ＢＧＬ１乃至配線ＢＧＬ４に任意の電位を印加することによって、それぞれトランジスタＭ７乃至トランジスタＭ１０のしきい値電圧を増減することができる。
【0131】
配線ＶＤＬは、高レベル電位を与える配線であり、配線ＧＮＤＬは、低レベル電位を与える配線である。
【0132】
データの書き込みは、配線ＷＬに高レベル電位を印加し、かつ配線ＢＲＬに高レベル電位を印加することによって行われる。具体的には、トランジスタＭ１０が導通状態のときに、配線ＢＩＬに記録する情報に対応する電位を印加し、トランジスタＭ１０の第２端子側に該電位を書き込む。
【0133】
ところで、メモリセル４１１Ｅは、トランジスタＭＳ１およびトランジスタＭＳ２によってインバータループを構成しているので、トランジスタＭ８の第２端子側に、該電位に対応するデータ信号の反転信号が入力される。トランジスタＭ８が導通状態であるため、配線ＢＩＬＢには、配線ＢＩＬに印加されている電位、すなわち配線ＢＩＬに入力されている信号の反転信号が出力される。また、トランジスタＭ９、およびトランジスタＭ１０が導通状態であるため、トランジスタＭ７の第２端子の電位、およびトランジスタＭ８の第２端子の電位は、それぞれ容量素子Ｃｓ２の第１端子、および容量素子Ｃｓ１の第１端子に保持される。その後、配線ＷＬに低レベル電位を印加し、かつ配線ＢＲＬに低レベル電位を印加し、トランジスタＭ７乃至トランジスタＭ１０を非導通状態にすることによって、容量素子Ｃｓ１の第１端子、および容量素子Ｃｓ２の第１端子の電位を保持する。
【0134】
データの読み出しは、あらかじめ配線ＢＩＬおよび配線ＢＩＬＢを所定の電位にプリチャージした後に、配線ＷＬに高レベル電位を印加し、配線ＢＲＬに高レベル電位を印加することによって、容量素子Ｃｓ１の第１端子の電位が、メモリセル４１１Ｅのインバータループによってリフレッシュされ、配線ＢＩＬＢに出力される。また、容量素子Ｃｓ２の第１端子の電位が、メモリセル４１１Ｅのインバータループによってリフレッシュされ、配線ＢＩＬに出力される。配線ＢＩＬおよび配線ＢＩＬＢでは、それぞれプリチャージされた電位から容量素子Ｃｓ２の第１端子の電位、および容量素子Ｃｓ１の第１端子の電位に変動するため、配線ＢＩＬまたは配線ＢＩＬＢの電位から、メモリセルに保持された電位を読み出すことができる。
【0135】
なお、トランジスタＭ７乃至トランジスタＭ１０としてＯＳトランジスタを用いることが好ましい。トランジスタＭ７乃至トランジスタＭ１０にＯＳトランジスタを用いることによって、メモリセル４１１Ｅに書き込んだデータを長時間保持することができるため、メモリセル４１１Ｅのリフレッシュの頻度を少なくすることができる。また、メモリセル４１１Ｅのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル４１１Ｅに対して多値データ、またはアナログデータを保持することができる。
【0136】
なお、トランジスタＭＳ１乃至トランジスタＭＳ４のチャネル形成領域には、シリコンを有することが好ましい。特に、該シリコンは、非晶質シリコン、多結晶シリコン、低温ポリシリコンとすることができる。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合があるため、インバータに含まれるトランジスタとして、Ｓｉトランジスタを適用するのは好適といえる。
【0137】
また、メモリセルにＯＳトランジスタを用いることで、メモリセルへの電力供給を停止してもメモリセルに書き込まれた情報を長期間保持することができる。よって、情報の読み書きが必要の無い期間に、周辺回路３１１の一部または全部への電力供給を停止させることができる。
【0138】
１つの半導体装置１００を全てのメモリセルと電気的に接続してもよい。また、記憶装置３００に複数の半導体装置１００を設けて、１列毎または複数列毎に複数のメモリセルと１つの半導体装置１００を電気的に接続してもよい。また、１行毎または複数行毎に複数のメモリセルと１つの半導体装置１００を電気的に接続してもよい。また、セルアレイに含まれる複数のメモリセルを複数のブロックに分けて、１ブロック毎または複数のブロック毎に１つの半導体装置１００を設けてもよい。
【0139】
本実施の形態で説明したメモリセルは、ＣＰＵやＧＰＵなどに含まれる、レジスタおよびキャッシュなどの記憶素子に用いることができる。
【0140】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0141】
（実施の形態３）
本実施の形態では、記憶装置３００に含まれるセルアレイ４０１の構成例と、その動作例について説明する。本実施の形態では、メモリセル４１１としてＤＲＡＭ型のメモリセル４１１Ａを用いる。
本実施の形態では、記憶装置３００に含まれるセルアレイ４０１の構成例と、その動作例について説明する。本実施の形態では、メモリセル４１１としてＤＲＡＭ型のメモリセル４１１Ａを用いる。
【0142】
図１１に、図９と異なるセルアレイ４０１の一例を示す。図１１は、折り返しビット線方式（フォールデッドビット線方式）のメモリセルアレイである。なお、メモリセル４１１Ａは、開放型ビット線方式（オープンビット線方式）のメモリセルアレイに用いることもできる。
【0143】
図１１に示すセルアレイ４０１は、一列にｍ（ｍは１以上の整数である。）個、一行にｎ（ｎは１以上の整数である。）個、計ｍ×ｎ個のメモリセル４１１Ａを有し、メモリセル４１１Ａは行列状に配置されている。図１１では、メモリセル４１１Ａのアドレスも併せて示している。例えば、［ｉ，ｊ］はｉ行ｊ列目のメモリセル４１１Ａを示している。
【0144】
また、図１１に示すセルアレイ４０１は、ワード線ドライバ回路３２２と電気的に接続するｍ本の配線ＷＬを有する。配線ＷＬ［１］は１行目のメモリセル４１１Ａと電気的に接続される。同様に、配線ＷＬ［ｉ］はｉ行目のメモリセル４１１Ａと電気的に接続される。
【0145】
また、図１１に示すセルアレイ４０１は、１列に２つの配線ＢＩＬ（配線ＢＩＬａおよび配線ＢＩＬｂ）を有する。図１１では１列目の配線ＢＩＬａを配線ＢＩＬａ［１］と示し、ｊ列目の配線ＢＩＬｂを配線ＢＩＬｂ［ｊ］と示している。
【0146】
奇数行に配置されたメモリセル４１１Ａは、配線ＢＩＬａまたは配線ＢＩＬｂの一方と電気的に接続され、偶数行に配置されたメモリセル４１１Ａは、配線ＢＩＬａまたは配線ＢＩＬｂの他方と電気的に接続される。
【0147】
また、配線ＢＩＬａおよび配線ＢＩＬｂは、列毎に設けられた、プリチャージ回路３３２、増幅回路３３３、および入出力回路３３４と電気的に接続される。また、入出力回路３３４は、列毎に配線ＳＡＬａおよび配線ＳＡＬｂと電気的に接続される。図１１では１列目のプリチャージ回路３３２をプリチャージ回路３３２［１］と示し、ｊ列目のプリチャージ回路３３２をプリチャージ回路３３２［ｊ］と示している。増幅回路３３３および入出力回路３３４も同様に表記している。なお、ビット線ドライバ回路３３０は、カラムデコーダ３３１（図８参照。）を有する。
【0148】
＜回路構成例＞
図１２に、Ｊ列目のメモリセル４１１Ａ、プリチャージ回路３３２、増幅回路３３３、および入出力回路３３４の回路構成例を示す。
図１２に、Ｊ列目のメモリセル４１１Ａ、プリチャージ回路３３２、増幅回路３３３、および入出力回路３３４の回路構成例を示す。
【0149】
〔プリチャージ回路３３２〕
プリチャージ回路３３２［ｊ］は、ｎチャネル型のトランジスタＴｒ２１乃至トランジスタＴｒ２３を有する。なお、トランジスタＴｒ２１乃至トランジスタＴｒ２３は、ｐチャネル型であってもよい。トランジスタＴｒ２１のソース又はドレインの一方は配線ＢＩＬａ［ｊ］と接続され、ソース又はドレインの他方は配線ＰＲＥと接続されている。トランジスタＴｒ２２のソース又はドレインの一方は配線ＢＩＬｂ［ｊ］と接続され、ソース又はドレインの他方は配線ＰＲＥと接続されている。トランジスタＴｒ２３のソース又はドレインの一方は配線ＢＩＬａ［ｊ］と接続され、ソース又はドレインの他方は配線ＢＩＬｂ［ｊ］と接続されている。トランジスタＴｒ２１のゲート、トランジスタＴｒ２２のゲート、及びトランジスタＴｒ２３のゲートは、配線ＰＬと接続されている。プリチャージ回路３３２［ｊ］は、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］の電位を初期化する機能を有する。
プリチャージ回路３３２［ｊ］は、ｎチャネル型のトランジスタＴｒ２１乃至トランジスタＴｒ２３を有する。なお、トランジスタＴｒ２１乃至トランジスタＴｒ２３は、ｐチャネル型であってもよい。トランジスタＴｒ２１のソース又はドレインの一方は配線ＢＩＬａ［ｊ］と接続され、ソース又はドレインの他方は配線ＰＲＥと接続されている。トランジスタＴｒ２２のソース又はドレインの一方は配線ＢＩＬｂ［ｊ］と接続され、ソース又はドレインの他方は配線ＰＲＥと接続されている。トランジスタＴｒ２３のソース又はドレインの一方は配線ＢＩＬａ［ｊ］と接続され、ソース又はドレインの他方は配線ＢＩＬｂ［ｊ］と接続されている。トランジスタＴｒ２１のゲート、トランジスタＴｒ２２のゲート、及びトランジスタＴｒ２３のゲートは、配線ＰＬと接続されている。プリチャージ回路３３２［ｊ］は、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］の電位を初期化する機能を有する。
【0150】
〔増幅回路３３３〕
増幅回路３３３［ｊ］は、ｐチャネル型のトランジスタＴｒ３１及びトランジスタＴｒ３２と、ｎチャネル型のトランジスタＴｒ３３及びトランジスタＴｒ３４を有する。トランジスタＴｒ３１のソース又はドレインの一方は配線ＳＰと接続され、ソース又はドレインの他方はトランジスタＴｒ３２のゲート、トランジスタＴｒ３４のゲート、及び配線ＢＩＬａ［ｊ］と接続されている。トランジスタＴｒ３３のソース又はドレインの一方はトランジスタＴｒ３２のゲート、トランジスタＴｒ３４のゲート、及び配線ＢＩＬａ［ｊ］と接続され、ソース又はドレインの他方は配線ＳＮと接続されている。トランジスタＴｒ３２のソース又はドレインの一方は配線ＳＰと接続され、ソース又はドレインの他方はトランジスタＴｒ３１のゲート、トランジスタＴｒ３３のゲート、及び配線ＢＩＬｂ［ｊ］と接続されている。トランジスタＴｒ３４のソース又はドレインの一方はトランジスタＴｒ３１のゲート、トランジスタＴｒ３３のゲート、及び配線ＢＩＬｂ［ｊ］と接続され、ソース又はドレインの他方は配線ＳＮと接続されている。増幅回路３３３［ｊ］は、配線ＢＩＬａ［ｊ］、ＢＩＬｂ［ｊ］の電位を増幅する機能を有する。なお、増幅回路３３３［ｊ］は、ラッチ型のセンスアンプとして機能する。
増幅回路３３３［ｊ］は、ｐチャネル型のトランジスタＴｒ３１及びトランジスタＴｒ３２と、ｎチャネル型のトランジスタＴｒ３３及びトランジスタＴｒ３４を有する。トランジスタＴｒ３１のソース又はドレインの一方は配線ＳＰと接続され、ソース又はドレインの他方はトランジスタＴｒ３２のゲート、トランジスタＴｒ３４のゲート、及び配線ＢＩＬａ［ｊ］と接続されている。トランジスタＴｒ３３のソース又はドレインの一方はトランジスタＴｒ３２のゲート、トランジスタＴｒ３４のゲート、及び配線ＢＩＬａ［ｊ］と接続され、ソース又はドレインの他方は配線ＳＮと接続されている。トランジスタＴｒ３２のソース又はドレインの一方は配線ＳＰと接続され、ソース又はドレインの他方はトランジスタＴｒ３１のゲート、トランジスタＴｒ３３のゲート、及び配線ＢＩＬｂ［ｊ］と接続されている。トランジスタＴｒ３４のソース又はドレインの一方はトランジスタＴｒ３１のゲート、トランジスタＴｒ３３のゲート、及び配線ＢＩＬｂ［ｊ］と接続され、ソース又はドレインの他方は配線ＳＮと接続されている。増幅回路３３３［ｊ］は、配線ＢＩＬａ［ｊ］、ＢＩＬｂ［ｊ］の電位を増幅する機能を有する。なお、増幅回路３３３［ｊ］は、ラッチ型のセンスアンプとして機能する。
【0151】
〔入出力回路３３４〕
入出力回路３３４［ｊ］は、ｎチャネル型のトランジスタＴｒ４１及びトランジスタＴｒ４２を有する。なお、トランジスタＴｒ４１及びトランジスタＴｒ４２は、ｐチャネル型であってもよい。トランジスタＴｒ４１のソース又はドレインの一方は配線ＢＩＬａ［ｊ］と接続され、ソース又はドレインの他方は配線ＳＡＬａ［ｊ］と接続されている。トランジスタＴｒ４２のソース又はドレインの一方は配線ＢＩＬｂ［ｊ］と接続され、ソース又はドレインの他方は配線ＳＡＬｂ［ｊ］と接続されている。トランジスタＴｒ４１のゲート及びトランジスタＴｒ４２のゲートは、配線ＣＳＥＬと接続されている。
入出力回路３３４［ｊ］は、ｎチャネル型のトランジスタＴｒ４１及びトランジスタＴｒ４２を有する。なお、トランジスタＴｒ４１及びトランジスタＴｒ４２は、ｐチャネル型であってもよい。トランジスタＴｒ４１のソース又はドレインの一方は配線ＢＩＬａ［ｊ］と接続され、ソース又はドレインの他方は配線ＳＡＬａ［ｊ］と接続されている。トランジスタＴｒ４２のソース又はドレインの一方は配線ＢＩＬｂ［ｊ］と接続され、ソース又はドレインの他方は配線ＳＡＬｂ［ｊ］と接続されている。トランジスタＴｒ４１のゲート及びトランジスタＴｒ４２のゲートは、配線ＣＳＥＬと接続されている。
【0152】
入出力回路３３４［ｊ］は、配線ＣＳＥＬに供給される電位に基づいて、配線ＢＩＬａ［ｊ］と配線ＳＡＬａ［ｊ］の導通状態、及び配線ＢＩＬｂ［ｊ］と配線ＳＡＬｂ［ｊ］の導通状態を制御する機能を有する。すなわち、入出力回路３３４［ｊ］によって、配線ＳＡＬａ［ｊ］、配線ＳＡＬｂ［ｊ］に電位を出力するか否かを選択することができる。
【0153】
配線ＳＰ、配線ＳＮ、配線ＣＳＥＬ、配線ＰＲＥ、配線ＰＬは、プリチャージ回路３３２、増幅回路３３３、および入出力回路３３４の動作を制御するための信号を伝える機能を有する。配線ＳＰ、配線ＳＮ、配線ＣＳＥＬ、配線ＰＲＥ、配線ＰＬは、図８に示すコントロールロジック回路３６０と接続されている。コントロールロジック回路３６０は、配線ＳＰ、配線ＳＮ、配線ＣＳＥＬ、配線ＰＲＥ、配線ＰＬに制御信号を供給する機能を有する。
【0154】
＜動作例＞
図１２に示すメモリセル４１１Ａ［ｉ，ｊ］、プリチャージ回路３３２［ｊ］、増幅回路３３３［ｊ］、および入出力回路３３４［ｊ］を用いて、記憶装置３００の動作モードについて説明する。記憶装置３００は２０℃で動作しているものとする。よって、半導体装置１００から配線ＢＧＬに－３Ｖが供給されているものとする。
図１２に示すメモリセル４１１Ａ［ｉ，ｊ］、プリチャージ回路３３２［ｊ］、増幅回路３３３［ｊ］、および入出力回路３３４［ｊ］を用いて、記憶装置３００の動作モードについて説明する。記憶装置３００は２０℃で動作しているものとする。よって、半導体装置１００から配線ＢＧＬに－３Ｖが供給されているものとする。
【0155】
〔読み出しモード〕
まず、メモリセル４１１Ａ［ｉ，ｊ］からデータを読み出す際の増幅回路３３３［ｊ］の動作例について、図１３に示したタイミングチャートを用いて説明する。
まず、メモリセル４１１Ａ［ｉ，ｊ］からデータを読み出す際の増幅回路３３３［ｊ］の動作例について、図１３に示したタイミングチャートを用いて説明する。
【0156】
［期間Ｔ１１］
期間Ｔ１１において、プリチャージ回路３３２［ｊ］を動作させ、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］の電位を初期化する。具体的には、配線ＰＬの電位をハイレベル（ＶＨ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオン状態にする。これにより、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］に、配線ＰＲＥの電位Ｖｐｒｅが供給される。なお、電位Ｖｐｒｅは、例えば（ＶＨ＿ＳＰ＋ＶＬ＿ＳＮ）／２とすることができる。
期間Ｔ１１において、プリチャージ回路３３２［ｊ］を動作させ、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］の電位を初期化する。具体的には、配線ＰＬの電位をハイレベル（ＶＨ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオン状態にする。これにより、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］に、配線ＰＲＥの電位Ｖｐｒｅが供給される。なお、電位Ｖｐｒｅは、例えば（ＶＨ＿ＳＰ＋ＶＬ＿ＳＮ）／２とすることができる。
【0157】
なお、期間Ｔ１１において、配線ＣＳＥＬの電位はローレベル（ＶＬ＿ＣＳＥＬ）であり、入出力回路３３４［ｊ］においてトランジスタＴｒ４１、トランジスタＴｒ４２はオフ状態である。また、配線ＷＬ［ｉ］の電位はローレベル（ＶＬ＿ＷＬ）であり、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１はオフ状態である。同様に、図１３には図示していないが、配線ＷＬ［ｉ＋１］の電位はローレベル（ＶＬ＿ＷＬ）であり、メモリセル４１１Ａ［ｉ＋１，ｊ］が有するトランジスタＭ１１はオフ状態である。また、配線ＳＰ及び配線ＳＮの電位は電位Ｖｐｒｅであり、増幅回路３３３［ｊ］は停止状態となっている。
【0158】
［期間Ｔ１２］
期間Ｔ１２において、配線ＰＬの電位をローレベル（ＶＬ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオフ状態にする。また、配線ＷＬ［ｉ］を選択する。具体的には、配線ＷＬ［ｉ］の電位をハイレベル（ＶＨ＿ＷＬ）とすることにより、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１をオン状態にする。これにより、メモリセル４１１Ａ［ｉ，ｊ］において配線ＢＩＬａ［ｊ］と容量素子ＣｓがトランジスタＭ１１を介して導通状態となり、容量素子Ｃｓに保持されている電荷の量に応じて配線ＢＩＬａ［ｊ］の電位が変動する。
期間Ｔ１２において、配線ＰＬの電位をローレベル（ＶＬ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオフ状態にする。また、配線ＷＬ［ｉ］を選択する。具体的には、配線ＷＬ［ｉ］の電位をハイレベル（ＶＨ＿ＷＬ）とすることにより、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１をオン状態にする。これにより、メモリセル４１１Ａ［ｉ，ｊ］において配線ＢＩＬａ［ｊ］と容量素子ＣｓがトランジスタＭ１１を介して導通状態となり、容量素子Ｃｓに保持されている電荷の量に応じて配線ＢＩＬａ［ｊ］の電位が変動する。
【0159】
図１３では、メモリセル４１１Ａ［ｉ，ｊ］にデータ“１”が格納され、容量素子Ｃｓに蓄積されている電荷の量が多い場合を例示している。具体的に、容量素子Ｃｓに蓄積されている電荷の量が多い場合、容量素子Ｃｓから配線ＢＩＬａ［ｊ］へ電荷が放出されることにより、電位ＶｐｒｅからΔＶ１だけ配線ＢＩＬａ［ｊ］の電位が上昇する。一方、メモリセル４１１Ａ［ｉ，ｊ］にデータ“０”が格納され、容量素子Ｃｓに蓄積されている電荷の量が少ない場合は、配線ＢＩＬａ［ｊ］から容量素子Ｃｓへ電荷が流入することにより、配線ＢＩＬａ［ｊ］の電位はΔＶ２だけ下降する（図示せず。）。
【0160】
なお、期間Ｔ１２において、配線ＣＳＥＬの電位はローレベル（ＶＬ＿ＣＳＥＬ）であり、入出力回路３３４［ｊ］においてトランジスタＴｒ４１、トランジスタＴｒ４２はオフ状態である。また、配線ＳＰ及び配線ＳＮの電位は電位Ｖｐｒｅであり、増幅回路３３３［ｊ］は停止状態を維持する。
【0161】
［期間Ｔ１３］
期間Ｔ１３において、配線ＳＰの電位をハイレベル（ＶＨ＿ＳＰ）まで変化させ、配線ＳＮの電位をローレベル（ＶＬ＿ＳＮ）まで変化させる。すると、増幅回路３３３［ｊ］が動作状態になる。増幅回路３３３［ｊ］は、配線ＢＩＬａ［ｊ］と配線ＢＩＬｂ［ｊ］の電位差（図１３においてはΔＶ１）を増幅させる機能を有する。増幅回路３３３［ｊ］が動作状態になることにより、配線ＢＩＬａ［ｊ］の電位は、Ｖｐｒｅ＋ΔＶ１から配線ＳＰの電位（ＶＨ＿ＳＰ）に近づく。また、配線ＢＩＬｂ［ｊ］の電位は、Ｖｐｒｅから配線ＳＮの電位（ＶＬ＿ＳＮ）に近づく。
期間Ｔ１３において、配線ＳＰの電位をハイレベル（ＶＨ＿ＳＰ）まで変化させ、配線ＳＮの電位をローレベル（ＶＬ＿ＳＮ）まで変化させる。すると、増幅回路３３３［ｊ］が動作状態になる。増幅回路３３３［ｊ］は、配線ＢＩＬａ［ｊ］と配線ＢＩＬｂ［ｊ］の電位差（図１３においてはΔＶ１）を増幅させる機能を有する。増幅回路３３３［ｊ］が動作状態になることにより、配線ＢＩＬａ［ｊ］の電位は、Ｖｐｒｅ＋ΔＶ１から配線ＳＰの電位（ＶＨ＿ＳＰ）に近づく。また、配線ＢＩＬｂ［ｊ］の電位は、Ｖｐｒｅから配線ＳＮの電位（ＶＬ＿ＳＮ）に近づく。
【0162】
なお、期間Ｔ１３の初期において、配線ＢＩＬａ［ｊ］の電位がＶｐｒｅ－ΔＶ２である場合は、増幅回路３３３［ｊ］が動作状態になることにより、配線ＢＩＬａ［ｊ］の電位は、Ｖｐｒｅ－ΔＶ２から配線ＳＮの電位（ＶＬ＿ＳＮ）に近づく。また、配線ＢＩＬｂ［ｊ］の電位は、電位Ｖｐｒｅから配線ＳＰの電位（ＶＨ＿ＳＰ）に近づく。
【0163】
また、期間Ｔ１３において配線ＰＬの電位はローレベル（ＶＬ＿ＰＬ）であり、プリチャージ回路３３２［ｊ］においてトランジスタＴｒ２１乃至トランジスタＴｒ２３はオフ状態である。また、配線ＣＳＥＬの電位はローレベル（ＶＬ＿ＣＳＥＬ）であり、入出力回路３３４［ｊ］においてトランジスタＴｒ４１、トランジスタＴｒ４２はオフ状態である。また、配線ＷＬ［ｉ］の電位はハイレベル（ＶＨ＿ＷＬ）であり、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１はオン状態である。よって、メモリセル４１１Ａ［ｉ，ｊ］では、配線ＢＩＬａ［ｊ］の電位（ＶＨ＿ＳＰ）に応じた電荷量が、容量素子Ｃｓに蓄積される。
【0164】
［期間Ｔ１４］
期間Ｔ１４において、配線ＣＳＥＬの電位を制御することにより、入出力回路３３４［ｊ］をオン状態にする。具体的には、配線ＣＳＥＬの電位をハイレベル（ＶＨ＿ＣＳＥＬ）とすることにより、トランジスタＴｒ４１とトランジスタＴｒ４２をオン状態にする。これにより、配線ＢＩＬａ［ｊ］の電位が配線ＳＡＬａ［ｊ］に供給され、配線ＢＩＬｂ［ｊ］の電位が配線ＳＡＬｂ［ｊ］に供給される。
期間Ｔ１４において、配線ＣＳＥＬの電位を制御することにより、入出力回路３３４［ｊ］をオン状態にする。具体的には、配線ＣＳＥＬの電位をハイレベル（ＶＨ＿ＣＳＥＬ）とすることにより、トランジスタＴｒ４１とトランジスタＴｒ４２をオン状態にする。これにより、配線ＢＩＬａ［ｊ］の電位が配線ＳＡＬａ［ｊ］に供給され、配線ＢＩＬｂ［ｊ］の電位が配線ＳＡＬｂ［ｊ］に供給される。
【0165】
なお、期間Ｔ１４において、配線ＰＬの電位はローレベル（ＶＬ＿ＰＬ）であり、プリチャージ回路３３２［ｊ］においてトランジスタＴｒ２１乃至トランジスタＴｒ２３はオフ状態である。また、配線ＷＬ［ｉ］の電位はハイレベル（ＶＨ＿ＷＬ）であり、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１はオン状態である。また、配線ＳＰの電位はハイレベル（ＶＨ＿ＳＰ）であり、配線ＳＮの電位はローレベル（ＶＬ＿ＳＮ）であり、増幅回路３３３［ｊ］は動作状態である。よって、メモリセル４１１Ａ［ｉ，ｊ］では、配線ＢＩＬａ［ｊ］の電位（ＶＨ＿ＳＰ）に応じた電荷が、容量素子Ｃｓに蓄積されている。
【0166】
［期間Ｔ１５］
期間Ｔ１５において、配線ＣＳＥＬの電位を制御することにより、入出力回路３３４［ｊ］をオフ状態にする。具体的には、配線ＣＳＥＬの電位をローレベル（ＶＬ＿ＣＳＥＬ）とすることにより、トランジスタＴｒ４１、トランジスタＴｒ４２をオフ状態にする。
期間Ｔ１５において、配線ＣＳＥＬの電位を制御することにより、入出力回路３３４［ｊ］をオフ状態にする。具体的には、配線ＣＳＥＬの電位をローレベル（ＶＬ＿ＣＳＥＬ）とすることにより、トランジスタＴｒ４１、トランジスタＴｒ４２をオフ状態にする。
【0167】
また、期間Ｔ１５において、配線ＷＬ［ｉ］を非選択の状態とする。具体的には、配線ＷＬ［ｉ］の電位をローレベル（ＶＬ＿ＷＬ）とする。すると、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタがオフ状態になる。これにより、配線ＢＩＬａの電位（ＶＨ＿ＳＰ）に応じた電荷量が、メモリセル４１１Ａ［ｉ，ｊ］が有する容量素子Ｃｓに保持される。よって、データの読み出しが行われた後も、データがメモリセル４１１Ａ［ｉ，ｊ］に保持される。
【0168】
なお、期間Ｔ１５において入出力回路３３４［ｊ］をオフ状態にしても、増幅回路３３３［ｊ］が動作状態であれば、配線ＢＩＬａ［ｊ］と配線ＢＩＬｂ［ｊ］の電位は増幅回路３３３［ｊ］により保持される。そのため、増幅回路３３３［ｊ］はメモリセル４１１Ａ［ｉ，ｊ］から読み出したデータを一時的に保持する機能を有する。
【0169】
上記の動作により、メモリセル４１１Ａ［ｉ，ｊ］からデータを読み出すことができる。読み出されたデータは、配線ＳＡＬａ［ｊ］および／または配線ＳＡＬｂ［ｊ］を介して出力回路３４０（図８参照。）に供給される。なお、メモリセル４１１Ａ［ｉ＋１，ｊ］からのデータの読み出しも、メモリセル４１１Ａ［ｉ，ｊ］と同様に行うことができる。
【0170】
〔書き込みモード〕
次に、メモリセル４１１Ａ［ｉ，ｊ］にデータを書き込む際の増幅回路３３３［ｊ］の動作例について、図１４に示したタイミングチャートを用いて説明する。メモリセル４１１Ａ［ｉ＋１，ｊ］へのデータの書き込みは、上記と同様の原理で行うことができる。
次に、メモリセル４１１Ａ［ｉ，ｊ］にデータを書き込む際の増幅回路３３３［ｊ］の動作例について、図１４に示したタイミングチャートを用いて説明する。メモリセル４１１Ａ［ｉ＋１，ｊ］へのデータの書き込みは、上記と同様の原理で行うことができる。
【0171】
［期間Ｔ２１］
期間Ｔ２１において、プリチャージ回路３３２［ｊ］が有するトランジスタＴｒ２１乃至トランジスタＴｒ２３をオン状態にして、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］の電位を初期化する。具体的には、配線ＰＬの電位をハイレベル（ＶＨ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオン状態にする。これにより、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］に、配線ＰＲＥの電位Ｖｐｒｅが供給される。なお、電位Ｖｐｒｅは、例えば（ＶＨ＿ＳＰ＋ＶＬ＿ＳＮ）／２とすることができる。
期間Ｔ２１において、プリチャージ回路３３２［ｊ］が有するトランジスタＴｒ２１乃至トランジスタＴｒ２３をオン状態にして、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］の電位を初期化する。具体的には、配線ＰＬの電位をハイレベル（ＶＨ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオン状態にする。これにより、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］に、配線ＰＲＥの電位Ｖｐｒｅが供給される。なお、電位Ｖｐｒｅは、例えば（ＶＨ＿ＳＰ＋ＶＬ＿ＳＮ）／２とすることができる。
【0172】
［期間Ｔ２２］
期間Ｔ２２において、その後、配線ＰＬの電位をローレベル（ＶＬ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオフ状態にする。また、データの書き込みを行うメモリセル４１１Ａ［ｉ，ｊ］と接続された配線ＷＬ［ｉ］を選択する。具体的には、配線ＷＬ［ｉ］の電位をハイレベル（ＶＨ＿ＷＬ）とし、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１をオン状態にする。これにより、メモリセル４１１Ａ［ｉ，ｊ］において配線ＢＩＬａ［ｊ］と容量素子ＣｓがトランジスタＭ１１を介して導通状態になる。
期間Ｔ２２において、その後、配線ＰＬの電位をローレベル（ＶＬ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオフ状態にする。また、データの書き込みを行うメモリセル４１１Ａ［ｉ，ｊ］と接続された配線ＷＬ［ｉ］を選択する。具体的には、配線ＷＬ［ｉ］の電位をハイレベル（ＶＨ＿ＷＬ）とし、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１をオン状態にする。これにより、メモリセル４１１Ａ［ｉ，ｊ］において配線ＢＩＬａ［ｊ］と容量素子ＣｓがトランジスタＭ１１を介して導通状態になる。
【0173】
この時、既にメモリセル４１１Ａ［ｉ，ｊ］にデータ“１”が格納されている場合、容量素子Ｃｓから配線ＢＩＬａ［ｊ］へ電荷が放出されることにより、電位ＶｐｒｅからΔＶ１だけ配線ＢＩＬａ［ｊ］の電位が上昇する。
【0174】
［期間Ｔ２３］
期間Ｔ２３において、配線ＳＰの電位をハイレベル（ＶＨ＿ＳＰ）とし、配線ＳＮの電位をローレベル（ＶＬ＿ＳＮ）とし、増幅回路３３３［ｊ］を動作状態にする。
期間Ｔ２３において、配線ＳＰの電位をハイレベル（ＶＨ＿ＳＰ）とし、配線ＳＮの電位をローレベル（ＶＬ＿ＳＮ）とし、増幅回路３３３［ｊ］を動作状態にする。
【0175】
［期間Ｔ２４］
期間Ｔ２４において、配線ＣＳＥＬの電位を制御することにより、入出力回路３３４［ｊ］をオン状態にする。これにより、配線ＢＩＬａ［ｊ］と配線ＳＡＬａ［ｊ］とが導通状態となり、配線ＢＩＬｂ［ｊ］と配線ＳＡＬｂ［ｊ］とが導通状態となる。
期間Ｔ２４において、配線ＣＳＥＬの電位を制御することにより、入出力回路３３４［ｊ］をオン状態にする。これにより、配線ＢＩＬａ［ｊ］と配線ＳＡＬａ［ｊ］とが導通状態となり、配線ＢＩＬｂ［ｊ］と配線ＳＡＬｂ［ｊ］とが導通状態となる。
【0176】
データ信号ＷＤＡＴＡは、配線ＳＡＬａ［ｊ］および配線ＳＡＬｂ［ｊ］を介して入出力回路３３４［ｊ］に供給される。配線ＳＡＬａ［ｊ］および配線ＳＡＬｂ［ｊ］に、データ信号ＷＤＡＴＡに相当する書き込み電位を供給することにより、入出力回路３３４［ｊ］を介して配線ＢＩＬａ［ｊ］および配線ＢＩＬｂ［ｊ］に書き込み電位が与えられる。例えば、メモリセル４１１Ａ［ｉ，ｊ］にデータ“０”を格納する場合、配線ＳＡＬａ［ｊ］にローレベル（ＶＬ＿ＳＮ）を供給し、配線ＳＡＬｂ［ｊ］にハイレベル（ＶＨ＿ＳＰ）を供給する。
【0177】
すると、増幅回路３３３［ｊ］が有するトランジスタＴｒ３１乃至トランジスタＴｒ３４のオンオフ状態が反転し、配線ＢＩＬａ［ｊ］に配線ＳＮの電位（ＶＬ＿ＳＮ）が供給され、配線ＢＩＬｂ［ｊ］に配線ＳＰの電位（ＶＨ＿ＳＰ）が供給される。よって、データ“０”を示す電位（ＶＬ＿ＳＮ）に応じた電荷量が容量素子Ｃｓに蓄積される。このような動作により、メモリセル４１１Ａ［ｉ，ｊ］にデータを書き込むことができる。
【0178】
［期間Ｔ２５］
期間Ｔ２５において、配線ＷＬ［ｉ］を非選択の状態とする。これにより、メモリセル４１１Ａ［ｉ，ｊ］に書き込まれた電荷が保持される。また、配線ＣＳＥＬの電位をローレベル（ＶＬ＿ＣＳＥＬ）とすることにより、トランジスタＴｒ４１、トランジスタＴｒ４２をオフ状態にする。
期間Ｔ２５において、配線ＷＬ［ｉ］を非選択の状態とする。これにより、メモリセル４１１Ａ［ｉ，ｊ］に書き込まれた電荷が保持される。また、配線ＣＳＥＬの電位をローレベル（ＶＬ＿ＣＳＥＬ）とすることにより、トランジスタＴｒ４１、トランジスタＴｒ４２をオフ状態にする。
【0179】
なお、配線ＢＩＬａ［ｊ］に配線ＳＡＬａ［ｊ］の電位が供給された後は、入出力回路３３４［ｊ］においてトランジスタＴｒ４１、トランジスタＴｒ４２をオフ状態にしても、増幅回路３３３［ｊ］が動作状態であれば、配線ＢＩＬａ［ｊ］と配線ＢＩＬｂ［ｊ］の電位は増幅回路３３３［ｊ］により保持される。よって、トランジスタＴｒ４１、トランジスタＴｒ４２をオン状態からオフ状態に変更するタイミングは、配線ＷＬ［ｉ］を選択する前であっても後であってもよい。
【0180】
上記の動作により、メモリセル４１１Ａ［ｉ，ｊ］にデータを書き込むことができる。なお、メモリセル４１１Ａ［ｉ＋１，ｊ］へのデータの書き込みも、メモリセル４１１Ａ［ｉ，ｊ］と同様に行うことができる。
【0181】
〔リフレッシュモード〕
メモリセル４１１Ａ［ｉ，ｊ］に書き込まれたデータを維持するため、一定期間毎にリフレッシュ動作（再書き込み動作）を行なう。リフレッシュ動作時の増幅回路３３３［ｊ］の動作例について、図１５に示したタイミングチャートを用いて説明する。なお、リフレッシュ動作も上記と同様の原理で行うことができる。
メモリセル４１１Ａ［ｉ，ｊ］に書き込まれたデータを維持するため、一定期間毎にリフレッシュ動作（再書き込み動作）を行なう。リフレッシュ動作時の増幅回路３３３［ｊ］の動作例について、図１５に示したタイミングチャートを用いて説明する。なお、リフレッシュ動作も上記と同様の原理で行うことができる。
【0182】
［期間Ｔ３１］
期間Ｔ３１において、プリチャージ回路３３２［ｊ］が有するトランジスタＴｒ２１乃至トランジスタＴｒ２３をオン状態にして、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］の電位を初期化する。具体的には、配線ＰＬの電位をハイレベル（ＶＨ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオン状態にする。これにより、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］に、配線ＰＲＥの電位Ｖｐｒｅが供給される。
期間Ｔ３１において、プリチャージ回路３３２［ｊ］が有するトランジスタＴｒ２１乃至トランジスタＴｒ２３をオン状態にして、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］の電位を初期化する。具体的には、配線ＰＬの電位をハイレベル（ＶＨ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオン状態にする。これにより、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］に、配線ＰＲＥの電位Ｖｐｒｅが供給される。
【0183】
［期間Ｔ３２］
期間Ｔ３２において、配線ＰＬの電位をローレベル（ＶＬ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオフ状態にする。また、データの書き込みを行うメモリセル４１１Ａ［ｉ，ｊ］と接続された配線ＷＬ［ｉ］を選択する。具体的には、配線ＷＬ［ｉ］の電位をハイレベル（ＶＨ＿ＷＬ）とし、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１をオン状態にする。これにより、メモリセル４１１Ａ［ｉ，ｊ］において配線ＢＩＬａ［ｊ］と容量素子ＣｓがトランジスタＭ１１を介して導通状態になる。
期間Ｔ３２において、配線ＰＬの電位をローレベル（ＶＬ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオフ状態にする。また、データの書き込みを行うメモリセル４１１Ａ［ｉ，ｊ］と接続された配線ＷＬ［ｉ］を選択する。具体的には、配線ＷＬ［ｉ］の電位をハイレベル（ＶＨ＿ＷＬ）とし、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１をオン状態にする。これにより、メモリセル４１１Ａ［ｉ，ｊ］において配線ＢＩＬａ［ｊ］と容量素子ＣｓがトランジスタＭ１１を介して導通状態になる。
【0184】
この時、既にメモリセル４１１Ａ［ｉ，ｊ］にデータ“１”が格納されている場合、容量素子Ｃｓから配線ＢＩＬａ［ｊ］へ電荷が放出されることにより、電位ＶｐｒｅからΔＶ１だけ配線ＢＩＬａ［ｊ］の電位が上昇する。
【0185】
［期間Ｔ３３］
期間Ｔ３３において、配線ＳＰの電位をハイレベル（ＶＨ＿ＳＰ）とし、配線ＳＮの電位をローレベル（ＶＬ＿ＳＮ）とし、増幅回路３３３［ｊ］を動作状態にする。増幅回路３３３［ｊ］が動作状態になることにより、配線ＢＩＬａ［ｊ］の電位は、Ｖｐｒｅ＋ΔＶ１から配線ＳＰの電位（ＶＨ＿ＳＰ）に近づく。また、配線ＢＩＬｂ［ｊ］の電位は、Ｖｐｒｅから配線ＳＮの電位（ＶＬ＿ＳＮ）に近づく。なお、本明細書などにおいて、期間Ｔ３３に要する時間を「書き込み時間」という。
期間Ｔ３３において、配線ＳＰの電位をハイレベル（ＶＨ＿ＳＰ）とし、配線ＳＮの電位をローレベル（ＶＬ＿ＳＮ）とし、増幅回路３３３［ｊ］を動作状態にする。増幅回路３３３［ｊ］が動作状態になることにより、配線ＢＩＬａ［ｊ］の電位は、Ｖｐｒｅ＋ΔＶ１から配線ＳＰの電位（ＶＨ＿ＳＰ）に近づく。また、配線ＢＩＬｂ［ｊ］の電位は、Ｖｐｒｅから配線ＳＮの電位（ＶＬ＿ＳＮ）に近づく。なお、本明細書などにおいて、期間Ｔ３３に要する時間を「書き込み時間」という。
【0186】
［期間Ｔ３４］
期間Ｔ３４において、配線ＷＬ［ｉ］を非選択の状態とする。具体的には、配線ＷＬ［ｉ］の電位をローレベル（ＶＬ＿ＷＬ）とすることにより、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタをオフ状態にする。これにより、配線ＢＩＬａの電位（ＶＨ＿ＳＰ）に応じた電荷量がメモリセル４１１Ａ［ｉ，ｊ］が有する容量素子Ｃｓに保持される。
期間Ｔ３４において、配線ＷＬ［ｉ］を非選択の状態とする。具体的には、配線ＷＬ［ｉ］の電位をローレベル（ＶＬ＿ＷＬ）とすることにより、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタをオフ状態にする。これにより、配線ＢＩＬａの電位（ＶＨ＿ＳＰ）に応じた電荷量がメモリセル４１１Ａ［ｉ，ｊ］が有する容量素子Ｃｓに保持される。
【0187】
リフレッシュモードでは、データの読み出しまたは書き込みを行なわないため、入出力回路３３４［ｊ］はオフ状態のままでよい。よって、リフレッシュモードは、読み出しモードおよび書き込みモードよりも短期間で行なうことができる。なお、メモリセル４１１Ａ［ｉ＋１，ｊ］のリフレッシュモードも、メモリセル４１１Ａ［ｉ，ｊ］と同様に行うことができる。
【0188】
〔ＮＶモード〕
トランジスタＭ１１にＯＳトランジスタを用いることで、情報の読み書きが必要の無い期間に、周辺回路３１１の一部または全部と、セルアレイ４０１への電力供給を停止させることができる。この時、記憶装置３００をＮＶモード（Ｎｏｎ－ｖｏｌａｔｉｌｅ ｍｏｄｅ（不揮発性モード））で動作させることが好ましい。ＮＶモードの動作例について、図１６に示したタイミングチャートを用いて説明する。
トランジスタＭ１１にＯＳトランジスタを用いることで、情報の読み書きが必要の無い期間に、周辺回路３１１の一部または全部と、セルアレイ４０１への電力供給を停止させることができる。この時、記憶装置３００をＮＶモード（Ｎｏｎ－ｖｏｌａｔｉｌｅ ｍｏｄｅ（不揮発性モード））で動作させることが好ましい。ＮＶモードの動作例について、図１６に示したタイミングチャートを用いて説明する。
【0189】
［期間Ｔ４１］
期間Ｔ４１において、プリチャージ回路３３２［ｊ］が有するトランジスタＴｒ２１乃至トランジスタＴｒ２３をオン状態にして、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］の電位を初期化する。具体的には、配線ＰＬの電位をハイレベル（ＶＨ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオン状態にする。これにより、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］に、配線ＰＲＥの電位Ｖｐｒｅが供給される。なお、期間Ｔ４１は、リフレッシュモードにおける期間Ｔ３１に相当する。
期間Ｔ４１において、プリチャージ回路３３２［ｊ］が有するトランジスタＴｒ２１乃至トランジスタＴｒ２３をオン状態にして、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］の電位を初期化する。具体的には、配線ＰＬの電位をハイレベル（ＶＨ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオン状態にする。これにより、配線ＢＩＬａ［ｊ］及び配線ＢＩＬｂ［ｊ］に、配線ＰＲＥの電位Ｖｐｒｅが供給される。なお、期間Ｔ４１は、リフレッシュモードにおける期間Ｔ３１に相当する。
【0190】
［期間Ｔ４２］
期間Ｔ４２において、配線ＰＬの電位をローレベル（ＶＬ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオフ状態にする。また、データの書き込みを行うメモリセル４１１Ａ［ｉ，ｊ］と接続された配線ＷＬ［ｉ］を選択する。具体的には、配線ＷＬ［ｉ］の電位をハイレベル（ＶＨ＿ＷＬ）とし、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１をオン状態にする。これにより、メモリセル４１１Ａ［ｉ，ｊ］において配線ＢＩＬａ［ｊ］と容量素子ＣｓがトランジスタＭ１１を介して導通状態になる。
期間Ｔ４２において、配線ＰＬの電位をローレベル（ＶＬ＿ＰＬ）とし、トランジスタＴｒ２１乃至トランジスタＴｒ２３をオフ状態にする。また、データの書き込みを行うメモリセル４１１Ａ［ｉ，ｊ］と接続された配線ＷＬ［ｉ］を選択する。具体的には、配線ＷＬ［ｉ］の電位をハイレベル（ＶＨ＿ＷＬ）とし、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１をオン状態にする。これにより、メモリセル４１１Ａ［ｉ，ｊ］において配線ＢＩＬａ［ｊ］と容量素子ＣｓがトランジスタＭ１１を介して導通状態になる。
【0191】
この時、既にメモリセル４１１Ａ［ｉ，ｊ］にデータ“１”が格納されている場合、容量素子Ｃｓから配線ＢＩＬａ［ｊ］へ電荷が放出されることにより、電位ＶｐｒｅからΔＶ１だけ配線ＢＩＬａ［ｊ］の電位が上昇する。なお、期間Ｔ４２は、リフレッシュモードにおける期間Ｔ３２に相当する。
【0192】
［期間Ｔ４３］
期間Ｔ４３において、配線ＳＰの電位をハイレベル（ＶＨ＿ＳＰ）とし、配線ＳＮの電位をローレベル（ＶＬ＿ＳＮ）とし、増幅回路３３３［ｊ］を動作状態にする。増幅回路３３３［ｊ］が動作状態になることにより、配線ＢＩＬａ［ｊ］の電位は、Ｖｐｒｅ＋ΔＶ１から配線ＳＰの電位（ＶＨ＿ＳＰ）に近づく。また、配線ＢＩＬｂ［ｊ］の電位は、Ｖｐｒｅから配線ＳＮの電位（ＶＬ＿ＳＮ）に近づく。なお、期間Ｔ４３は、リフレッシュモードにおける期間Ｔ３３に相当する。よって、ＮＶモードでは、期間Ｔ４３に要する時間が「書き込み時間」である。
期間Ｔ４３において、配線ＳＰの電位をハイレベル（ＶＨ＿ＳＰ）とし、配線ＳＮの電位をローレベル（ＶＬ＿ＳＮ）とし、増幅回路３３３［ｊ］を動作状態にする。増幅回路３３３［ｊ］が動作状態になることにより、配線ＢＩＬａ［ｊ］の電位は、Ｖｐｒｅ＋ΔＶ１から配線ＳＰの電位（ＶＨ＿ＳＰ）に近づく。また、配線ＢＩＬｂ［ｊ］の電位は、Ｖｐｒｅから配線ＳＮの電位（ＶＬ＿ＳＮ）に近づく。なお、期間Ｔ４３は、リフレッシュモードにおける期間Ｔ３３に相当する。よって、ＮＶモードでは、期間Ｔ４３に要する時間が「書き込み時間」である。
【0193】
ここで、ＮＶモードでは、データに応じた電荷量を容量素子Ｃｓに確実に蓄積させるため、書き込み時間をリフレッシュモード時の書き込み時間よりも長くする。ＮＶモード時の書き込み時間は、リフレッシュモード時の書き込み時間の１．５倍以上が好ましく、２倍以上がより好ましく、５倍以上がさらに好ましい。書き込み時間を長くすることで、データの書き込み不足を防ぐことができる。
【0194】
［期間Ｔ４４］
期間Ｔ４４において、配線ＷＬ［ｉ］の電位をローレベル（ＶＬ＿ＷＬ）にして、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタをオフ状態にする。また、トランジスタＭ１１のしきい値をＶｔｈＭ（ＶｔｈＭ＞０Ｖ）とした場合、動作温度にかかわらず配線ＢＧＬに－ＶｔｈＭ以下、好ましくは－２×ＶｔｈＭ以下、より好ましくは－３×ＶｔｈＭ以下の電位を供給する。例えば、ＶｔｈＭが２Ｖである場合、動作温度にかかわらず配線ＢＧＬに－２Ｖ以下、好ましくは－４Ｖ以下、より好ましくは－６Ｖ以下の電位を供給する。本実施の形態では、期間Ｔ４４において配線ＢＧＬに－７Ｖを供給する。
期間Ｔ４４において、配線ＷＬ［ｉ］の電位をローレベル（ＶＬ＿ＷＬ）にして、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタをオフ状態にする。また、トランジスタＭ１１のしきい値をＶｔｈＭ（ＶｔｈＭ＞０Ｖ）とした場合、動作温度にかかわらず配線ＢＧＬに－ＶｔｈＭ以下、好ましくは－２×ＶｔｈＭ以下、より好ましくは－３×ＶｔｈＭ以下の電位を供給する。例えば、ＶｔｈＭが２Ｖである場合、動作温度にかかわらず配線ＢＧＬに－２Ｖ以下、好ましくは－４Ｖ以下、より好ましくは－６Ｖ以下の電位を供給する。本実施の形態では、期間Ｔ４４において配線ＢＧＬに－７Ｖを供給する。
【0195】
期間Ｔ４４の終了後、周辺回路３１１の一部または全部と、セルアレイ４０１への電力供給を停止する。
【0196】
書き込み時間をリフレッシュモード時の書き込み時間よりも長くし、配線ＢＧＬに－ＶｔｈＭ以下、好ましくは－２×ＶｔｈＭ以下、より好ましくは－３×ＶｔｈＭ以下の電位を供給することで、セルアレイ４０１への電力供給を停止した場合でも、書き込まれたデータを８５℃の環境下で１０年以上保持することが可能となる。
【0197】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0198】
（実施の形態４）
本実施の形態では、１つのメモリセルに複数ビットのデータ（多値データ）を保持可能な記憶装置３００Ａおよび記憶装置３００Ｂの構成例および動作例を説明する。記憶装置３００Ａは、前述した記憶装置３００の変形例である。説明の繰り返しを減らすため、主に記憶装置３００Ａの記憶装置３００と異なる点について説明する。本実施の形態に説明の無い部分については、他の実施の形態や、当業者が有する技術常識を参酌すればよい。本実施の形態では、メモリセル４１１としてＤＲＡＭ型のメモリセル４１１Ａを用いる。
本実施の形態では、１つのメモリセルに複数ビットのデータ（多値データ）を保持可能な記憶装置３００Ａおよび記憶装置３００Ｂの構成例および動作例を説明する。記憶装置３００Ａは、前述した記憶装置３００の変形例である。説明の繰り返しを減らすため、主に記憶装置３００Ａの記憶装置３００と異なる点について説明する。本実施の形態に説明の無い部分については、他の実施の形態や、当業者が有する技術常識を参酌すればよい。本実施の形態では、メモリセル４１１としてＤＲＡＭ型のメモリセル４１１Ａを用いる。
【0199】
＜＜記憶装置３００Ａ＞＞
＜構成例＞
図１７に記憶装置３００Ａの構成例を説明するブロック図を示す。記憶装置３００Ａは、図８に示した記憶装置３００に、グローバルロジック回路３５０を追加した構成を有する。また、記憶装置３００Ａは、ビット線ドライバ回路３３０Ａを有する。ビット線ドライバ回路３３０Ａは、記憶装置３００が有するビット線ドライバ回路３３０と異なる構成を有する。
＜構成例＞
図１７に記憶装置３００Ａの構成例を説明するブロック図を示す。記憶装置３００Ａは、図８に示した記憶装置３００に、グローバルロジック回路３５０を追加した構成を有する。また、記憶装置３００Ａは、ビット線ドライバ回路３３０Ａを有する。ビット線ドライバ回路３３０Ａは、記憶装置３００が有するビット線ドライバ回路３３０と異なる構成を有する。
【0200】
グローバルロジック回路３５０は、外部から入力されたデータ信号ＷＤＡＴＡを保持する機能を有する。また、グローバルロジック回路３５０は、データ信号ＷＤＡＴＡを配線ＳＡＬを介してビット線ドライバ回路３３０Ａに供給する機能を有する。
【0201】
メモリセル４１１Ａに記憶されている情報は、ビット線ドライバ回路３３０Ａで読み出され、グローバルロジック回路３５０に供給される。グローバルロジック回路３５０は、該情報を保持する機能を有する。また、グローバルロジック回路３５０は、該情報を出力回路３４０に供給する機能を有する。出力回路３４０は、該情報をデジタルのデータ信号ＲＤＡＴＡとして外部に出力する機能を有する。
【0202】
記憶装置３００Ａが有するビット線ドライバ回路３３０Ａは、プリチャージ回路３３２と、入出力回路３３４と、信号変換回路３３５と、を有する。信号変換回路３３５は、ＤＡＣ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）３３７と、ＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）３３８と、を有する。
【0203】
図１８に、記憶装置３００Ａのセルアレイ４０１とビット線ドライバ回路３３０Ａの構成例を示す。図１８に示すセルアレイ４０１は、一列にｍ個、一行にｎ個、計ｍ×ｎ個のメモリセル４１１Ａを有し、メモリセル４１１Ａは行列状に配置されている。
【0204】
また、図１８に示すセルアレイ４０１は、ワード線ドライバ回路３２２と電気的に接続するｍ本の配線ＷＬを有する。配線ＷＬ［１］は１行目のメモリセル４１１Ａと電気的に接続される。同様に、配線ＷＬ［ｉ］はｉ行目のメモリセル４１１Ａと電気的に接続される。
【0205】
また、図１８に示すセルアレイ４０１は、ビット線ドライバ回路３３０Ａと電気的に接続するｎ本の配線ＢＩＬを有する。配線ＢＩＬ［１］は１列目のメモリセル４１１Ａと電気的に接続される。同様に、配線ＢＩＬ［ｊ］はｊ列目のメモリセル４１１Ａと電気的に接続される。
【0206】
配線ＢＩＬは、列毎に設けられた、プリチャージ回路３３２、信号変換回路３３５（ＤＡＣ３３７、ＡＤＣ３３８）、および入出力回路３３４と電気的に接続される。図１１などと同様に、図１８でも１列目のプリチャージ回路３３２をプリチャージ回路３３２［１］と示し、ｊ列目のプリチャージ回路３３２をプリチャージ回路３３２［ｊ］と示している。信号変換回路３３５、および入出力回路３３４なども同様に表記している。
【0207】
記憶装置３００Ａが有する入出力回路３３４は、信号変換回路３３５の動作を決定する機能を有する。入出力回路３３４は、動作モードに応じて、メモリセル４１１Ａに記憶されているデータの読み出しと、メモリセル４１１Ａに記憶するデータの書き込みを切り換える機能を有する。入出力回路３３４は配線ＳＡＬを介してグローバルロジック回路３５０と電気的に接続される。
【0208】
なお、プリチャージ回路３３２、信号変換回路３３５、および入出力回路３３４などの動作をコントロールロジック回路３６０（図１７参照。）で制御することもできる。
【0209】
図１９に、より詳細なセルアレイ４０１とビット線ドライバ回路３３０Ａの構成例を示す。図１９は、ｉ行ｊ列からｉ＋２行ｊ＋２列までの９個のメモリセル４１１Ａと、ｊ列からｊ＋２列のそれぞれに対応するビット線ドライバ回路３３０Ａの一部を示している。
【0210】
プリチャージ回路３３２［ｊ］は配線ＢＩＬ［ｊ］と電気的に接続される。プリチャージ回路３３２［ｊ］は、配線ＢＩＬ［ｊ］をプリチャージする機能を有する。入出力回路３３４［ｊ］は、動作モードに応じて、ＤＡＣ３３７［ｊ］およびＡＤＣ３３８［ｊ］の動作を決定する機能を有する。具体的には、書き込みモードで動作する場合はＤＡＣ３３７［ｊ］を動作させ、ＡＤＣ３３８［ｊ］を停止させる。
【0211】
ＤＡＣ３３７［ｊ］の入力端子は入出力回路３３４［ｊ］と電気的に接続され、出力端子は配線ＢＩＬ［ｊ］と電気的に接続される。ＡＤＣ３３８［ｊ］の入力端子は配線ＢＩＬ［ｊ］と電気的に接続され、出力端子は入出力回路３３４［ｊ］と電気的に接続される。
【0212】
なお、配線ＢＩＬ［ｊ］とＡＤＣ３３８［ｊ］の間に増幅回路を設けてもよい。
【0213】
ＤＡＣ３３７［ｊ］は入出力回路３３４から供給されたｋビット（ｋは２以上の整数）のデジタルデータを多値データ（アナログデータ）に変換する機能を有する。ＡＤＣ３３８［ｊ］は、メモリセル４１１Ａ［ｉ，ｊ］に記憶されている多値データ（アナログデータ）をｋビットのデジタルデータに変換する機能を有する。
【0214】
＜動作例＞
続いて、記憶装置３００Ａの動作モードについて説明する。記憶装置３００Ａは２０℃で動作しているものとする。よって、半導体装置１００から配線ＢＧＬに－３Ｖが供給されているものとする。
続いて、記憶装置３００Ａの動作モードについて説明する。記憶装置３００Ａは２０℃で動作しているものとする。よって、半導体装置１００から配線ＢＧＬに－３Ｖが供給されているものとする。
【0215】
〔読み出しモード〕
次に、メモリセル４１１Ａ［ｉ，ｊ］からデータを読み出す際のビット線ドライバ回路３３０Ａの動作例について、図２０に示したタイミングチャートを用いて説明する。また、メモリセル４１１Ａ［ｉ，ｊ］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”１０１０”に相当する電荷量が保持されているものとする。
次に、メモリセル４１１Ａ［ｉ，ｊ］からデータを読み出す際のビット線ドライバ回路３３０Ａの動作例について、図２０に示したタイミングチャートを用いて説明する。また、メモリセル４１１Ａ［ｉ，ｊ］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”１０１０”に相当する電荷量が保持されているものとする。
【0216】
［期間Ｔ５１］
期間Ｔ５１において、プリチャージ回路３３２［ｊ］を動作させ、配線ＢＩＬ［ｊ］の電位を初期化する。具体的には、配線ＢＩＬ［ｊ］に、電位Ｖｐｒｅを供給する。なお、本実施の形態において、電位Ｖｐｒｅは、ＤＡＣ３３７［ｊ］から出力される最高電位（ＶＨ＿ＤＡ）と最低電位（ＶＬ＿ＤＡ）の平均電位とする。すなわち、電位Ｖｐｒｅ＝（ＶＨ＿ＤＡ＋ＶＬ＿ＤＡ）／２とする。
期間Ｔ５１において、プリチャージ回路３３２［ｊ］を動作させ、配線ＢＩＬ［ｊ］の電位を初期化する。具体的には、配線ＢＩＬ［ｊ］に、電位Ｖｐｒｅを供給する。なお、本実施の形態において、電位Ｖｐｒｅは、ＤＡＣ３３７［ｊ］から出力される最高電位（ＶＨ＿ＤＡ）と最低電位（ＶＬ＿ＤＡ）の平均電位とする。すなわち、電位Ｖｐｒｅ＝（ＶＨ＿ＤＡ＋ＶＬ＿ＤＡ）／２とする。
【0217】
期間Ｔ５１において、配線ＷＬ［ｉ］の電位はローレベル（ＶＬ＿ＷＬ）であり、トランジスタＭ１１はオフ状態になっている。また、ＤＡＣ３３７［ｊ］、ＡＤＣ３３８［ｊ］、および入出力回路３３４［ｊ］は停止状態となっている。なお、図２０には図示していないが、配線ＷＬ［ｉ］以外の配線ＷＬの電位もＶＬ＿ＷＬになっている。
【0218】
［期間Ｔ５２］
期間Ｔ５２において、プリチャージ回路３３２［ｊ］を停止して、配線ＷＬ［ｉ］を選択する。具体的には、配線ＷＬ［ｉ］の電位をハイレベル（ＶＨ＿ＷＬ）とすることにより、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１をオン状態にする。これにより、メモリセル４１１Ａ［ｉ，ｊ］において配線ＢＩＬ［ｊ］と容量素子ＣｓがトランジスタＭ１１を介して導通状態となり、容量素子Ｃｓに保持されている電荷の量に応じて配線ＢＩＬ［ｊ］の電位が変動する。
期間Ｔ５２において、プリチャージ回路３３２［ｊ］を停止して、配線ＷＬ［ｉ］を選択する。具体的には、配線ＷＬ［ｉ］の電位をハイレベル（ＶＨ＿ＷＬ）とすることにより、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１をオン状態にする。これにより、メモリセル４１１Ａ［ｉ，ｊ］において配線ＢＩＬ［ｊ］と容量素子ＣｓがトランジスタＭ１１を介して導通状態となり、容量素子Ｃｓに保持されている電荷の量に応じて配線ＢＩＬ［ｊ］の電位が変動する。
【0219】
図２０では、メモリセル４１１Ａ［ｉ，ｊ］の容量素子Ｃｓにデータ”１０１０”に相当する電荷量が保持されている。容量素子Ｃｓから配線ＢＩＬ［ｊ］へ電荷が放出されることにより、電位ＶｐｒｅからΔＶ１だけ配線ＢＩＬ［ｊ］の電位が上昇する。なお、容量素子Ｃｓに保持されている電荷量によっては、配線ＢＩＬ［ｊ］の電位が下降する場合もある。トランジスタＭ１１がオン状態になることにより、メモリセル４１１Ａ［ｉ，ｊ］の容量素子Ｃｓの電位と配線ＢＩＬ［ｊ］の電位が等しくなる。また、入出力回路３３４［ｊ］の動作を開始する。
【0220】
［期間Ｔ５３］
期間Ｔ５３において、ＡＤＣ３３８［ｊ］の動作を開始する。また、期間Ｔ５３で配線ＷＬ［ｉ］の電位をＶＬ＿ＷＬにしてもよい。
期間Ｔ５３において、ＡＤＣ３３８［ｊ］の動作を開始する。また、期間Ｔ５３で配線ＷＬ［ｉ］の電位をＶＬ＿ＷＬにしてもよい。
【0221】
［期間Ｔ５４］
期間Ｔ５４において、ＡＤＣ３３８［ｊ］は配線ＢＩＬ［ｊ］の電位をデジタルデータに変換して、配線ＳＡＬ［ｊ］に出力する。
期間Ｔ５４において、ＡＤＣ３３８［ｊ］は配線ＢＩＬ［ｊ］の電位をデジタルデータに変換して、配線ＳＡＬ［ｊ］に出力する。
【0222】
［期間Ｔ５５］
期間Ｔ５５において、配線ＷＬ［ｉ］を非選択の状態とする。具体的には、配線ＷＬ［ｉ］の電位をローレベル（ＶＬ＿ＷＬ）とする。また、ＡＤＣ３３８［ｊ］および入出力回路３３４［ｊ］の動作を停止する。
期間Ｔ５５において、配線ＷＬ［ｉ］を非選択の状態とする。具体的には、配線ＷＬ［ｉ］の電位をローレベル（ＶＬ＿ＷＬ）とする。また、ＡＤＣ３３８［ｊ］および入出力回路３３４［ｊ］の動作を停止する。
【0223】
上記の動作により、メモリセル４１１Ａ［ｉ，ｊ］からデータを読み出すことができる。読み出されたデータは、配線ＳＡＬ［ｊ］を介してグローバルロジック回路３５０に供給される。前述した様に、グローバルロジック回路３５０は、該データを保持する機能と、該データを出力回路３４０に供給する機能を有する。該データは、出力回路３４０を介してデータ信号ＲＤＡＴＡとして外部に出力される。
【0224】
読み出しモードで動作することにより、メモリセル４１１Ａ［ｉ，ｊ］に保持されていた電荷量が変化してしまう。すなわち、メモリセル４１１Ａ［ｉ，ｊ］が記憶している情報が破壊されてしまう。
【0225】
破壊された情報を復元するため、読み出しモードで動作した後に、記憶装置３００Ａを後述する書き込みモードで動作させる。具体的には、読み出しモードで動作した時に、グローバルロジック回路３５０で保持しているメモリセル４１１Ａ［ｉ，ｊ］のデータを、再度メモリセル４１１Ａ［ｉ，ｊ］に書き込む。
【0226】
〔書き込みモード〕
次に、メモリセル４１１Ａ［ｉ，ｊ］にデータを書き込む際のビット線ドライバ回路３３０Ａの動作例について、図２１に示したタイミングチャートを用いて説明する。本実施の形態では、メモリセル４１１Ａ［ｉ，ｊ］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”１０１０”に相当する電荷量を書き込むものとする。
次に、メモリセル４１１Ａ［ｉ，ｊ］にデータを書き込む際のビット線ドライバ回路３３０Ａの動作例について、図２１に示したタイミングチャートを用いて説明する。本実施の形態では、メモリセル４１１Ａ［ｉ，ｊ］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”１０１０”に相当する電荷量を書き込むものとする。
【0227】
［期間Ｔ６１］
期間Ｔ６１において、プリチャージ回路３３２［ｊ］を動作させ、配線ＢＩＬ［ｊ］の電位を初期化する。具体的には、配線ＢＩＬ［ｊ］に、電位Ｖｐｒｅを供給する。また、配線ＷＬ［ｉ］を選択して、トランジスタＭ１１をオン状態にする。すると、メモリセル４１１Ａ［ｉ，ｊ］の容量素子Ｃｓの電位も電位Ｖｐｒｅとなる。
期間Ｔ６１において、プリチャージ回路３３２［ｊ］を動作させ、配線ＢＩＬ［ｊ］の電位を初期化する。具体的には、配線ＢＩＬ［ｊ］に、電位Ｖｐｒｅを供給する。また、配線ＷＬ［ｉ］を選択して、トランジスタＭ１１をオン状態にする。すると、メモリセル４１１Ａ［ｉ，ｊ］の容量素子Ｃｓの電位も電位Ｖｐｒｅとなる。
【0228】
期間Ｔ６１において、ＤＡＣ３３７［ｊ］、ＡＤＣ３３８［ｊ］、および入出力回路３３４［ｊ］は停止状態となっている。
【0229】
［期間Ｔ６２］
期間Ｔ６２において、入出力回路３３４［ｊ］の動作を開始する。
期間Ｔ６２において、入出力回路３３４［ｊ］の動作を開始する。
【0230】
［期間Ｔ６３］
期間Ｔ６３において、ＤＡＣ３３７［ｊ］の動作を開始する。
期間Ｔ６３において、ＤＡＣ３３７［ｊ］の動作を開始する。
【0231】
［期間Ｔ６４］
期間Ｔ６４において、外部から入力されたデータ信号ＷＤＡＴＡがグローバルロジック回路３５０を介して配線ＳＡＬ［ｊ］に供給される。本実施の形態では、データ信号ＷＤＡＴＡとして、データ”１０１０”が配線ＳＡＬ［ｊ］に供給されるものとする。
期間Ｔ６４において、外部から入力されたデータ信号ＷＤＡＴＡがグローバルロジック回路３５０を介して配線ＳＡＬ［ｊ］に供給される。本実施の形態では、データ信号ＷＤＡＴＡとして、データ”１０１０”が配線ＳＡＬ［ｊ］に供給されるものとする。
【0232】
配線ＳＡＬ［ｊ］に供給されたデータ”１０１０”は、ＤＡＣ３３７［ｊ］によりデータ”１０１０”に応じた電位に変換され、配線ＢＩＬ［ｊ］に供給される。この時、トランジスタＭ１１がオン状態であるため、メモリセル４１１Ａ［ｉ，ｊ］の容量素子Ｃｓに配線ＢＩＬ［ｊ］と同じ電位になる電荷量が供給される。
【0233】
［期間Ｔ６５］
期間Ｔ６５において、配線ＷＬ［ｉ］を非選択状態にして、トランジスタＭ１１をオフ状態にすることで、メモリセル４１１Ａ［ｉ，ｊ］にデータ”１０１０”に応じた電荷量が保持される。また、ＡＤＣ３３８［ｊ］および入出力回路３３４［ｊ］の動作を停止する。
期間Ｔ６５において、配線ＷＬ［ｉ］を非選択状態にして、トランジスタＭ１１をオフ状態にすることで、メモリセル４１１Ａ［ｉ，ｊ］にデータ”１０１０”に応じた電荷量が保持される。また、ＡＤＣ３３８［ｊ］および入出力回路３３４［ｊ］の動作を停止する。
【0234】
上記の動作により、メモリセル４１１Ａ［ｉ，ｊ］にデータを書き込むことができる。本実施の形態では、期間Ｔ６４に要する時間が「書き込み時間」である。
【0235】
〔リフレッシュモード〕
メモリセル４１１Ａ［ｉ，ｊ］に書き込まれたデータを維持するため、一定期間毎にリフレッシュ動作（再書き込み動作）を行なう。具体的には、まず、記憶装置３００Ａを読み出しモードで動作させて、メモリセル４１１Ａ［ｉ，ｊ］に保持されているデータをグローバルロジック回路３５０に保持する。その後、書き込みモードで動作させて、グローバルロジック回路３５０に保持されたデータを再びメモリセル４１１Ａ［ｉ，ｊ］に書き込めばよい。リフレッシュモードにおいても、期間Ｔ６４に要する時間が「書き込み時間」である。
メモリセル４１１Ａ［ｉ，ｊ］に書き込まれたデータを維持するため、一定期間毎にリフレッシュ動作（再書き込み動作）を行なう。具体的には、まず、記憶装置３００Ａを読み出しモードで動作させて、メモリセル４１１Ａ［ｉ，ｊ］に保持されているデータをグローバルロジック回路３５０に保持する。その後、書き込みモードで動作させて、グローバルロジック回路３５０に保持されたデータを再びメモリセル４１１Ａ［ｉ，ｊ］に書き込めばよい。リフレッシュモードにおいても、期間Ｔ６４に要する時間が「書き込み時間」である。
【0236】
リフレッシュモードでは、データ信号ＷＤＡＴＡのグローバルロジック回路３５０への入力、およびグローバルロジック回路３５０から出力回路３４０への出力は行なわれない。
【0237】
〔ＮＶモード〕
ＮＶモードは、読み出しモードの実行後に行なう。ＮＶモードの実行に先立ち、事前処理として記憶装置３００Ａを読み出しモードで動作させて、メモリセル４１１Ａ［ｉ，ｊ］に保持されているデータをグローバルロジック回路３５０に記憶する。ＮＶモードの事前処理として行なう読み出しモードでは、リフレッシュモード実行時と同様に、データ信号ＷＤＡＴＡのグローバルロジック回路３５０への入力、およびグローバルロジック回路３５０から出力回路３４０への出力を行なわなくてもよい。
ＮＶモードは、読み出しモードの実行後に行なう。ＮＶモードの実行に先立ち、事前処理として記憶装置３００Ａを読み出しモードで動作させて、メモリセル４１１Ａ［ｉ，ｊ］に保持されているデータをグローバルロジック回路３５０に記憶する。ＮＶモードの事前処理として行なう読み出しモードでは、リフレッシュモード実行時と同様に、データ信号ＷＤＡＴＡのグローバルロジック回路３５０への入力、およびグローバルロジック回路３５０から出力回路３４０への出力を行なわなくてもよい。
【0238】
記憶装置３００ＡにおけるＮＶモードの動作例について、図２２に示したタイミングチャートを用いて説明する。ＮＶモードは書き込みモードとほぼ同様の動作モードである。図２２では、ＮＶモードを期間Ｔ７１乃至期間Ｔ７５で示している。また、期間Ｔ７１乃至期間Ｔ７４は、書き込みモードの期間Ｔ６１乃至期間Ｔ６４に対応する。よって、期間Ｔ７１乃至期間Ｔ７４の説明は省略する。
【0239】
ＮＶモードでは、データに応じた電荷量を容量素子Ｃｓに確実に蓄積させるため、書き込み時間をリフレッシュモード時の書き込み時間よりも長くする。期間Ｔ７４に要する時間がＮＶモードにおける「書き込み時間」である。ＮＶモード時の書き込み時間は、リフレッシュモード時の書き込み時間の１．５倍以上が好ましく、２倍以上がより好ましく、５倍以上がさらに好ましい。書き込み時間を長くすることで、データの書き込み不足を防ぐことができる。
【0240】
［期間Ｔ７５］
期間Ｔ７５において、配線ＷＬ［ｉ］の電位をローレベル（ＶＬ＿ＷＬ）にして、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタをオフ状態にする。トランジスタＭ１１をオフ状態にすることで、メモリセル４１１Ａ［ｉ，ｊ］にデータ”１０１０”に応じた電荷量が保持される。
期間Ｔ７５において、配線ＷＬ［ｉ］の電位をローレベル（ＶＬ＿ＷＬ）にして、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタをオフ状態にする。トランジスタＭ１１をオフ状態にすることで、メモリセル４１１Ａ［ｉ，ｊ］にデータ”１０１０”に応じた電荷量が保持される。
【0241】
また、トランジスタＭ１１のしきい値をＶｔｈＭ（ＶｔｈＭ＞０Ｖ）とした場合、動作温度にかかわらず配線ＢＧＬに－ＶｔｈＭ以下、好ましくは－２×ＶｔｈＭ以下、より好ましくは－３×ＶｔｈＭ以下の電位を供給する。例えば、ＶｔｈＭが２Ｖである場合、動作温度にかかわらず配線ＢＧＬに－２Ｖ以下、好ましくは－４Ｖ以下、より好ましくは－６Ｖ以下の電位を供給する。本実施の形態では、期間Ｔ７５において配線ＢＧＬに－７Ｖを供給する。また、ＡＤＣ３３８［ｊ］および入出力回路３３４［ｊ］の動作を停止する。
【0242】
期間Ｔ７５の終了後、周辺回路３１１の一部または全部と、セルアレイ４０１への電力供給を停止する。
【0243】
ＮＶモード時の書き込み時間をリフレッシュモード時の書き込み時間よりも長くし、配線ＢＧＬに－ＶｔｈＭ以下、好ましくは－２×ＶｔｈＭ以下、より好ましくは－３×ＶｔｈＭ以下の電位を供給することで、セルアレイ４０１への電力供給を停止した場合でも、書き込まれたデータを８５℃の環境下で１０年以上保持することが可能となる。
【0244】
セルアレイ４０１に含まれる複数のメモリセル４１１Ａの一列毎に、プリチャージ回路３３２、信号変換回路３３５（ＤＡＣ３３７、ＡＤＣ３３８）、および入出力回路３３４を設けることで、データの読み出しおよび書き込みを高速で行なうことができる。
【0245】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0246】
（実施の形態５）
データ信号ＷＤＡＴＡのビット数が増えると、ビット線ドライバ回路３３０の占有面積が指数関数的に大きくなる。特に、信号変換回路３３５の占有面積が大きくなる。このため、メモリセル１列毎に、プリチャージ回路３３２、信号変換回路３３５、および入出力回路３３４を設けると、記憶装置３００自体が大きくなる。
データ信号ＷＤＡＴＡのビット数が増えると、ビット線ドライバ回路３３０の占有面積が指数関数的に大きくなる。特に、信号変換回路３３５の占有面積が大きくなる。このため、メモリセル１列毎に、プリチャージ回路３３２、信号変換回路３３５、および入出力回路３３４を設けると、記憶装置３００自体が大きくなる。
【0247】
本実施の形態では、データ信号ＷＤＡＴＡのビット数が増えてもビット線ドライバ回路３３０の占有面積が大きくなりにくい構成を有する記憶装置３００Ｂについて説明する。なお、記憶装置３００Ｂは記憶装置３００Ａの変形例である。記憶装置３００Ｂに示す構成例は、データ信号ＷＤＡＴＡが３ビット以上のデジタルデータである時に特に有効である。
【0248】
＜＜記憶装置３００Ｂ＞＞
＜構成例＞
図２３に記憶装置３００Ｂの構成例を説明するブロック図を示す。記憶装置３００Ｂは、ビット線ドライバ回路３３０Ａに換えてビット線ドライバ回路３３０Ｂを有する。ビット線ドライバ回路３３０Ｂは、セルアレイ４０１とプリチャージ回路３３２の間に列切り換え回路３３９を有する。
＜構成例＞
図２３に記憶装置３００Ｂの構成例を説明するブロック図を示す。記憶装置３００Ｂは、ビット線ドライバ回路３３０Ａに換えてビット線ドライバ回路３３０Ｂを有する。ビット線ドライバ回路３３０Ｂは、セルアレイ４０１とプリチャージ回路３３２の間に列切り換え回路３３９を有する。
【0249】
図２４に、セルアレイ４０１の一部とビット線ドライバ回路３３０Ｂの構成例を示す。図２４では、ｉ行ｊ列からｉ＋２行ｊ＋２列までの３列のメモリセル４１１Ａを示している。また、図２４では、３列毎に、列切り換え回路３３９、プリチャージ回路３３２、信号変換回路３３５、および入出力回路３３４を設ける構成を示している。
【0250】
また、図２４では、ｇ番目の列切り換え回路３３９を列切り換え回路３３９［ｇ］と示している（ｇは１以上の整数）。プリチャージ回路３３２、信号変換回路３３５、および入出力回路３３４なども同様に表記している。ｆ列（ｆは２以上の整数）毎に、列切り換え回路３３９、プリチャージ回路３３２、信号変換回路３３５、および入出力回路３３４を設ける場合、ｇは、ｎ／ｆで表すことができる。よって、ｎはｆの倍数であることが好ましい。
【0251】
列切り換え回路３３９は、ｆ個のスイッチＳＷを有する。また、列切り換え回路３３９は、ｆ個の配線ＳＣＬと電気的に接続する。図２４では、ｆが３の場合を示している。よって、図２４に示す列切り換え回路３３９は、スイッチＳＷ［１］乃至スイッチＳＷ［３］を有し、配線ＳＣＬ［１］乃至配線ＳＣＬ［３］と電気的に接続される。
【0252】
配線ＳＣＬ［１］はスイッチＳＷ［１］と電気的に接続され、スイッチＳＷ［１］のオン状態とオフ状態を制御する機能を有する。配線ＳＣＬ［２］はスイッチＳＷ［２］と電気的に接続され、スイッチＳＷ［２］のオン状態とオフ状態を制御する機能を有する。配線ＳＣＬ［３］はスイッチＳＷ［３］と電気的に接続され、スイッチＳＷ［３］のオン状態とオフ状態を制御する機能を有する。
【0253】
また、回路３３９［ｇ］とＡＤＣ３３８［ｇ］の間に増幅回路を設けてもよい。また、配線ＢＩＬ［ｊ］とスイッチＳＷ［１］の間に増幅回路を設けてもよい。また、配線ＢＩＬ［ｊ＋１］とスイッチＳＷ［２］の間に増幅回路を設けてもよい。また、配線ＢＩＬ［ｊ＋２］とスイッチＳＷ［３］の間に増幅回路を設けてもよい。
【0254】
＜動作例＞
続いて、記憶装置３００Ｂの動作モードについて説明する。記憶装置３００Ｂは２０℃で動作しているものとする。よって、半導体装置１００から配線ＢＧＬに－３Ｖが供給されているものとする。
続いて、記憶装置３００Ｂの動作モードについて説明する。記憶装置３００Ｂは２０℃で動作しているものとする。よって、半導体装置１００から配線ＢＧＬに－３Ｖが供給されているものとする。
【0255】
〔読み出しモード〕
メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ，ｊ＋２］からデータを読み出す際のビット線ドライバ回路３３０Ｂの動作例について、図２５に示したタイミングチャートを用いて説明する。また、メモリセル４１１Ａ［ｉ，ｊ］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”１０１０”に相当する電荷量が保持されているものとする。また、メモリセル４１１Ａ［ｉ＋１，ｊ］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”００１０”に相当する電荷量が保持されているものとする。また、メモリセル４１１Ａ［ｉ＋２，ｊ］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”０１１１”に相当する電荷量が保持されているものとする。
メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ，ｊ＋２］からデータを読み出す際のビット線ドライバ回路３３０Ｂの動作例について、図２５に示したタイミングチャートを用いて説明する。また、メモリセル４１１Ａ［ｉ，ｊ］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”１０１０”に相当する電荷量が保持されているものとする。また、メモリセル４１１Ａ［ｉ＋１，ｊ］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”００１０”に相当する電荷量が保持されているものとする。また、メモリセル４１１Ａ［ｉ＋２，ｊ］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”０１１１”に相当する電荷量が保持されているものとする。
【0256】
［期間Ｔ８１］
期間Ｔ８１において、プリチャージ回路３３２［ｇ］を動作させる。また、配線ＳＣＬ［１］乃至配線ＳＣＬ［３］にハイレベル（ＶＨ＿ＳＣＬ）の電位を供給し、スイッチＳＷ［１］乃至スイッチＳＷ［３］をオン状態にする。すると、配線ＢＩＬ［ｊ］乃至配線ＢＩＬ［ｊ＋２］（図２５に図示せず。）の電位が初期化される。具体的には、配線ＢＩＬ［ｊ］乃至配線ＢＩＬ［ｊ＋２］に、電位Ｖｐｒｅが供給される。
期間Ｔ８１において、プリチャージ回路３３２［ｇ］を動作させる。また、配線ＳＣＬ［１］乃至配線ＳＣＬ［３］にハイレベル（ＶＨ＿ＳＣＬ）の電位を供給し、スイッチＳＷ［１］乃至スイッチＳＷ［３］をオン状態にする。すると、配線ＢＩＬ［ｊ］乃至配線ＢＩＬ［ｊ＋２］（図２５に図示せず。）の電位が初期化される。具体的には、配線ＢＩＬ［ｊ］乃至配線ＢＩＬ［ｊ＋２］に、電位Ｖｐｒｅが供給される。
【0257】
期間Ｔ８１において、配線ＷＬ［ｉ］の電位はローレベル（ＶＬ＿ＷＬ）であり、トランジスタＭ１１はオフ状態になっている。また、ＤＡＣ３３７［ｇ］、ＡＤＣ３３８［ｇ］、および入出力回路３３４［ｇ］は停止状態となっている。
【0258】
［期間Ｔ８２］
期間Ｔ８２において、プリチャージ回路３３２［ｇ］を停止する。また、配線ＳＣＬ［１］乃至配線ＳＣＬ［３］にローレベル（ＶＬ＿ＳＣＬ）の電位を供給し、スイッチＳＷ［１］乃至スイッチＳＷ［３］をオフ状態にする。また、配線ＷＬ［ｉ］を選択する。具体的には、配線ＷＬ［ｉ］の電位をハイレベル（ＶＨ＿ＷＬ）とすることにより、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１をオン状態にする。
期間Ｔ８２において、プリチャージ回路３３２［ｇ］を停止する。また、配線ＳＣＬ［１］乃至配線ＳＣＬ［３］にローレベル（ＶＬ＿ＳＣＬ）の電位を供給し、スイッチＳＷ［１］乃至スイッチＳＷ［３］をオフ状態にする。また、配線ＷＬ［ｉ］を選択する。具体的には、配線ＷＬ［ｉ］の電位をハイレベル（ＶＨ＿ＷＬ）とすることにより、メモリセル４１１Ａ［ｉ，ｊ］が有するトランジスタＭ１１をオン状態にする。
【0259】
これにより、メモリセル４１１Ａ［ｉ，ｊ］において、配線ＢＩＬ［ｊ］と容量素子ＣｓがトランジスタＭ１１を介して導通状態となり、容量素子Ｃｓに保持されている電荷の量に応じて配線ＢＩＬ［ｊ］の電位が変動する。メモリセル４１１Ａ［ｉ＋１，ｊ］およびメモリセル４１１Ａ［ｉ＋２，ｊ］も同様に動作し、配線ＢＩＬ［ｊ＋１］および配線ＢＩＬ［ｊ＋２］の電位が変動する。
【0260】
また、入出力回路３３４［ｇ］の動作を開始する。
【0261】
［期間Ｔ８３］
期間Ｔ８３において、ＡＤＣ３３８［ｇ］の動作を開始する。また、期間Ｔ８３で配線ＷＬ［ｉ］の電位をＶＬ＿ＷＬにしてもよい。
期間Ｔ８３において、ＡＤＣ３３８［ｇ］の動作を開始する。また、期間Ｔ８３で配線ＷＬ［ｉ］の電位をＶＬ＿ＷＬにしてもよい。
【0262】
［期間Ｔ８４］
期間Ｔ８４において、配線ＳＣＬ［１］の電位をハイレベル（ＶＨ＿ＳＣＬ［１］）として、配線ＢＩＬ［ｊ］とＡＤＣ３３８［ｇ］を電気的に接続する。ＡＤＣ３３８［ｇ］は配線ＢＩＬ［ｊ］の電位をデジタルデータに変換して、配線ＳＡＬ［ｇ］に出力する。
期間Ｔ８４において、配線ＳＣＬ［１］の電位をハイレベル（ＶＨ＿ＳＣＬ［１］）として、配線ＢＩＬ［ｊ］とＡＤＣ３３８［ｇ］を電気的に接続する。ＡＤＣ３３８［ｇ］は配線ＢＩＬ［ｊ］の電位をデジタルデータに変換して、配線ＳＡＬ［ｇ］に出力する。
【0263】
［期間Ｔ８５］
期間Ｔ８５において、配線ＳＣＬ［１］の電位をローレベル（ＶＬ＿ＳＣＬ［１］）とする。また、配線ＳＣＬ［２］の電位をハイレベル（ＶＨ＿ＳＣＬ［２］）として、配線ＢＩＬ［ｊ＋１］とＡＤＣ３３８［ｇ］を電気的に接続する。ＡＤＣ３３８［ｇ］は配線ＢＩＬ［ｊ＋１］の電位をデジタルデータに変換して、配線ＳＡＬ［ｇ］に出力する。
期間Ｔ８５において、配線ＳＣＬ［１］の電位をローレベル（ＶＬ＿ＳＣＬ［１］）とする。また、配線ＳＣＬ［２］の電位をハイレベル（ＶＨ＿ＳＣＬ［２］）として、配線ＢＩＬ［ｊ＋１］とＡＤＣ３３８［ｇ］を電気的に接続する。ＡＤＣ３３８［ｇ］は配線ＢＩＬ［ｊ＋１］の電位をデジタルデータに変換して、配線ＳＡＬ［ｇ］に出力する。
【0264】
［期間Ｔ８６］
期間Ｔ８６において、配線ＳＣＬ［２］の電位をローレベル（ＶＬ＿ＳＣＬ［２］）とする。また、配線ＳＣＬ［３］の電位をハイレベル（ＶＨ＿ＳＣＬ［３］）として、配線ＢＩＬ［ｊ＋２］とＡＤＣ３３８［ｇ］を電気的に接続する。ＡＤＣ３３８［ｇ］は配線ＢＩＬ［ｊ＋２］の電位をデジタルデータに変換して、配線ＳＡＬ［ｇ］に出力する。
期間Ｔ８６において、配線ＳＣＬ［２］の電位をローレベル（ＶＬ＿ＳＣＬ［２］）とする。また、配線ＳＣＬ［３］の電位をハイレベル（ＶＨ＿ＳＣＬ［３］）として、配線ＢＩＬ［ｊ＋２］とＡＤＣ３３８［ｇ］を電気的に接続する。ＡＤＣ３３８［ｇ］は配線ＢＩＬ［ｊ＋２］の電位をデジタルデータに変換して、配線ＳＡＬ［ｇ］に出力する。
【0265】
［期間Ｔ８７］
期間Ｔ８７において、配線ＷＬ［ｉ］を非選択の状態とする。具体的には、配線ＷＬ［ｉ］の電位をローレベル（ＶＬ＿ＷＬ）とする。また、配線ＳＣＬ［３］の電位をローレベル（ＶＬ＿ＳＣＬ［３］）とする。また、ＡＤＣ３３８［ｇ］および入出力回路３３４［ｇ］の動作を停止する。
期間Ｔ８７において、配線ＷＬ［ｉ］を非選択の状態とする。具体的には、配線ＷＬ［ｉ］の電位をローレベル（ＶＬ＿ＷＬ）とする。また、配線ＳＣＬ［３］の電位をローレベル（ＶＬ＿ＳＣＬ［３］）とする。また、ＡＤＣ３３８［ｇ］および入出力回路３３４［ｇ］の動作を停止する。
【0266】
上記の動作により、メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ＋２，ｊ］に保持されているデータを順番に読み出すことができる。読み出されたデータは、配線ＳＡＬ［ｇ］を介してグローバルロジック回路３５０に供給される。該データは、出力回路３４０を介してデータ信号ＲＤＡＴＡとして外部に出力される。
【0267】
列切り換え回路３３９が有するスイッチＳＷには、トランジスタなどのスイッチング素子を用いればよい。また、記憶装置３００Ｂでは、メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ＋２，ｊ］に保持されているデータを順番に読み出す。このため、列切り換え回路３３９が有するスイッチＳＷ（スイッチＳＷ［１］乃至スイッチＳＷ［３］）は、ＯＳトランジスタなどのオフ電流の極めて少ないトランジスタを用いることが好ましい。
【0268】
読み出しモードで動作することにより、メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ＋２，ｊ］に保持されていた電荷量が変化してしまう。すなわち、メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ＋２，ｊ］が記憶している情報が破壊されてしまう。
【0269】
破壊された情報を復元するため、読み出しモードで動作した後に、記憶装置３００Ｂを後述する書き込みモードで動作させる。具体的には、読み出しモードで動作した時に、グローバルロジック回路３５０で保持しているメモリセル４１１Ｂ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ＋２，ｊ］のデータを、再度メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ＋２，ｊ］に書き込む。
【0270】
〔書き込みモード〕
次に、メモリセル４１１Ａ［ｉ，ｊ］にデータを書き込む際のビット線ドライバ回路３３０Ｂの動作例について、図２６に示したタイミングチャートを用いて説明する。本実施の形態では、メモリセル４１１Ａ［ｉ，ｊ］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”１０１０”に相当する電荷量を書き込むものとする。また、メモリセル４１１Ａ［ｉ，ｊ＋１］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”００１０”に相当する電荷量を書き込むものとする。また、メモリセル４１１Ａ［ｉ，ｊ＋２］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”０１１１”に相当する電荷量を書き込むものとする。
次に、メモリセル４１１Ａ［ｉ，ｊ］にデータを書き込む際のビット線ドライバ回路３３０Ｂの動作例について、図２６に示したタイミングチャートを用いて説明する。本実施の形態では、メモリセル４１１Ａ［ｉ，ｊ］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”１０１０”に相当する電荷量を書き込むものとする。また、メモリセル４１１Ａ［ｉ，ｊ＋１］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”００１０”に相当する電荷量を書き込むものとする。また、メモリセル４１１Ａ［ｉ，ｊ＋２］の容量素子Ｃｓに４ビット（１６値）のデジタルデータのうち、データ”０１１１”に相当する電荷量を書き込むものとする。
【0271】
［期間Ｔ９１］
期間Ｔ９１において、プリチャージ回路３３２［ｇ］を動作させる。また、配線ＳＣＬ［１］乃至配線ＳＣＬ［３］にハイレベル（ＶＨ＿ＳＣＬ）の電位を供給し、スイッチＳＷ［１］乃至スイッチＳＷ［３］をオン状態にする。すると、配線ＢＩＬ［ｊ］乃至配線ＢＩＬ［ｊ＋２］（図２６に図示せず。）の電位が初期化される。また、配線ＷＬ［ｉ］を選択して、トランジスタＭ１１をオン状態にする。すると、メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ，ｊ＋２］の容量素子Ｃｓの電位も初期化される。
期間Ｔ９１において、プリチャージ回路３３２［ｇ］を動作させる。また、配線ＳＣＬ［１］乃至配線ＳＣＬ［３］にハイレベル（ＶＨ＿ＳＣＬ）の電位を供給し、スイッチＳＷ［１］乃至スイッチＳＷ［３］をオン状態にする。すると、配線ＢＩＬ［ｊ］乃至配線ＢＩＬ［ｊ＋２］（図２６に図示せず。）の電位が初期化される。また、配線ＷＬ［ｉ］を選択して、トランジスタＭ１１をオン状態にする。すると、メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ，ｊ＋２］の容量素子Ｃｓの電位も初期化される。
【0272】
期間Ｔ９１において、ＤＡＣ３３７［ｇ］、ＡＤＣ３３８［ｇ］、および入出力回路３３４［ｇ］は停止状態となっている。
【0273】
［期間Ｔ９２］
期間Ｔ９２において、入出力回路３３４［ｇ］の動作を開始する。
期間Ｔ９２において、入出力回路３３４［ｇ］の動作を開始する。
【0274】
［期間Ｔ９３］
期間Ｔ９３において、ＤＡＣ３３７［ｇ］の動作を開始する。
期間Ｔ９３において、ＤＡＣ３３７［ｇ］の動作を開始する。
【0275】
［期間Ｔ９４］
期間Ｔ９４において、配線ＳＣＬ［１］の電位をハイレベル（ＶＨ＿ＳＣＬ［１］）として、配線ＢＩＬ［ｊ］とＤＡＣ３３７［ｇ］を電気的に接続する。また、外部から入力されたデータ信号ＷＤＡＴＡがグローバルロジック回路３５０を介して配線ＳＡＬ［ｇ］に供給される。ここでは、データ信号ＷＤＡＴＡとして、データ”１０１０”が配線ＳＡＬ［ｊ］に供給されるものとする。
期間Ｔ９４において、配線ＳＣＬ［１］の電位をハイレベル（ＶＨ＿ＳＣＬ［１］）として、配線ＢＩＬ［ｊ］とＤＡＣ３３７［ｇ］を電気的に接続する。また、外部から入力されたデータ信号ＷＤＡＴＡがグローバルロジック回路３５０を介して配線ＳＡＬ［ｇ］に供給される。ここでは、データ信号ＷＤＡＴＡとして、データ”１０１０”が配線ＳＡＬ［ｊ］に供給されるものとする。
【0276】
配線ＳＡＬ［ｊ］に供給されたデータ”１０１０”は、ＤＡＣ３３７［ｇ］によりデータ”１０１０”に応じた電位に変換され、配線ＢＩＬ［ｊ］に供給される。この時、トランジスタＭ１１がオン状態であるため、メモリセル４１１Ａ［ｉ，ｊ］の容量素子Ｃｓに配線ＢＩＬ［ｊ］と同じ電位になる電荷量が供給される。
【0277】
［期間Ｔ９５］
期間Ｔ９５において、配線ＳＣＬ［１］の電位をローレベル（ＶＬ＿ＳＣＬ［１］）とする。また、配線ＳＣＬ［２］の電位をハイレベル（ＶＨ＿ＳＣＬ［２］）として、配線ＢＩＬ［ｊ＋１］とＤＡＣ３３７［ｇ］を電気的に接続する。また、外部から入力されたデータ信号ＷＤＡＴＡがグローバルロジック回路３５０を介して配線ＳＡＬ［ｇ］に供給される。ここでは、データ信号ＷＤＡＴＡとして、データ”００１０”が配線ＳＡＬ［ｇ］に供給されるものとする。
期間Ｔ９５において、配線ＳＣＬ［１］の電位をローレベル（ＶＬ＿ＳＣＬ［１］）とする。また、配線ＳＣＬ［２］の電位をハイレベル（ＶＨ＿ＳＣＬ［２］）として、配線ＢＩＬ［ｊ＋１］とＤＡＣ３３７［ｇ］を電気的に接続する。また、外部から入力されたデータ信号ＷＤＡＴＡがグローバルロジック回路３５０を介して配線ＳＡＬ［ｇ］に供給される。ここでは、データ信号ＷＤＡＴＡとして、データ”００１０”が配線ＳＡＬ［ｇ］に供給されるものとする。
【0278】
配線ＳＡＬ［ｇ］に供給されたデータ”００１０”は、ＤＡＣ３３７［ｇ］によりデータ”００１０”に応じた電位に変換され、配線ＢＩＬ［ｊ＋１］に供給される。この時、トランジスタＭ１１がオン状態であるため、メモリセル４１１Ａ［ｉ，ｊ＋１］の容量素子Ｃｓに配線ＢＩＬ［ｊ＋１］と同じ電位になる電荷量が供給される。
【0279】
［期間Ｔ９６］
期間Ｔ９６において、配線ＳＣＬ［２］の電位をローレベル（ＶＬ＿ＳＣＬ［２］）とする。また、配線ＳＣＬ［３］の電位をハイレベル（ＶＨ＿ＳＣＬ［３］）として、配線ＢＩＬ［ｊ＋２］とＤＡＣ３３７［ｇ］を電気的に接続する。また、外部から入力されたデータ信号ＷＤＡＴＡがグローバルロジック回路３５０を介して配線ＳＡＬ［ｇ］に供給される。ここでは、データ信号ＷＤＡＴＡとして、データ”００１０”が配線ＳＡＬ［ｇ］に供給されるものとする。
期間Ｔ９６において、配線ＳＣＬ［２］の電位をローレベル（ＶＬ＿ＳＣＬ［２］）とする。また、配線ＳＣＬ［３］の電位をハイレベル（ＶＨ＿ＳＣＬ［３］）として、配線ＢＩＬ［ｊ＋２］とＤＡＣ３３７［ｇ］を電気的に接続する。また、外部から入力されたデータ信号ＷＤＡＴＡがグローバルロジック回路３５０を介して配線ＳＡＬ［ｇ］に供給される。ここでは、データ信号ＷＤＡＴＡとして、データ”００１０”が配線ＳＡＬ［ｇ］に供給されるものとする。
【0280】
配線ＳＡＬ［ｇ］に供給されたデータ”００１０”は、ＤＡＣ３３７［ｇ］によりデータ”００１０”に応じた電位に変換され、配線ＢＩＬ［ｊ＋２］に供給される。この時、トランジスタＭ１１がオン状態であるため、メモリセル４１１Ａ［ｉ，ｊ＋２］の容量素子Ｃｓに配線ＢＩＬ［ｊ＋２］と同じ電位になる電荷量が供給される。
【0281】
［期間Ｔ９７］
期間Ｔ９７において、配線ＷＬ［ｉ］を非選択状態にして、トランジスタＭ１１をオフ状態にすることで、メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ，ｊ＋２］にそれぞれのデータに応じた電荷量が保持される。また、配線ＳＣＬ［３］の電位をローレベル（ＶＬ＿ＳＣＬ［３］）とする。また、ＡＤＣ３３８［ｇ］および入出力回路３３４［ｇ］の動作を停止する。
期間Ｔ９７において、配線ＷＬ［ｉ］を非選択状態にして、トランジスタＭ１１をオフ状態にすることで、メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ，ｊ＋２］にそれぞれのデータに応じた電荷量が保持される。また、配線ＳＣＬ［３］の電位をローレベル（ＶＬ＿ＳＣＬ［３］）とする。また、ＡＤＣ３３８［ｇ］および入出力回路３３４［ｇ］の動作を停止する。
【0282】
上記の動作により、メモリセル４１１Ａ［ｉ，ｊ］にデータを書き込むことができる。本実施の形態では、期間Ｔ９４乃至期間Ｔ９６に要する時間が「書き込み時間」である。
【0283】
〔リフレッシュモード〕
記憶装置３００Ｂのリフレッシュモードも、記憶装置３００Ａと同様に動作すればよい。よって、ここでの詳細な説明は省略する。
記憶装置３００Ｂのリフレッシュモードも、記憶装置３００Ａと同様に動作すればよい。よって、ここでの詳細な説明は省略する。
【0284】
〔ＮＶモード〕
記憶装置３００ＢのＮＶモードも、記憶装置３００Ａと同様に、読み出しモードの実行後に行なう。図２７は記憶装置３００ＢにおけるＮＶモードの動作例を示すタイミングチャートである。ＮＶモードは書き込みモードとほぼ同様の動作モードである。図２７では、ＮＶモードを期間Ｔ１０１乃至期間Ｔ１０７で示している。また、期間Ｔ１０１乃至期間Ｔ１０６は、書き込みモードの期間Ｔ９１乃至期間Ｔ９６に対応する。よって、期間Ｔ１０１乃至期間Ｔ１０６の説明は省略する。
記憶装置３００ＢのＮＶモードも、記憶装置３００Ａと同様に、読み出しモードの実行後に行なう。図２７は記憶装置３００ＢにおけるＮＶモードの動作例を示すタイミングチャートである。ＮＶモードは書き込みモードとほぼ同様の動作モードである。図２７では、ＮＶモードを期間Ｔ１０１乃至期間Ｔ１０７で示している。また、期間Ｔ１０１乃至期間Ｔ１０６は、書き込みモードの期間Ｔ９１乃至期間Ｔ９６に対応する。よって、期間Ｔ１０１乃至期間Ｔ１０６の説明は省略する。
【0285】
ＮＶモードでは、データに応じた電荷量を容量素子Ｃｓに確実に蓄積させるため、書き込み時間をリフレッシュモード時の書き込み時間よりも長くする。期間Ｔ１０４乃至期間Ｔ１０６に要する時間がＮＶモードにおける「書き込み時間」である。ＮＶモード時の書き込み時間は、リフレッシュモード時の書き込み時間の１．５倍以上が好ましく、２倍以上がより好ましく、５倍以上がさらに好ましい。書き込み時間を長くすることで、データの書き込み不足を防ぐことができる。
【0286】
［期間Ｔ１０７］
期間Ｔ１０７において、配線ＷＬ［ｉ］の電位をローレベル（ＶＬ＿ＷＬ）にして、メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ，ｊ＋２］が有するトランジスタをオフ状態にする。トランジスタＭ１１をオフ状態にすることで、メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ，ｊ＋２］にそれぞれのデータに応じた電荷量が保持される。
期間Ｔ１０７において、配線ＷＬ［ｉ］の電位をローレベル（ＶＬ＿ＷＬ）にして、メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ，ｊ＋２］が有するトランジスタをオフ状態にする。トランジスタＭ１１をオフ状態にすることで、メモリセル４１１Ａ［ｉ，ｊ］乃至メモリセル４１１Ａ［ｉ，ｊ＋２］にそれぞれのデータに応じた電荷量が保持される。
【0287】
また、トランジスタＭ１１のしきい値をＶｔｈＭ（ＶｔｈＭ＞０Ｖ）とした場合、動作温度にかかわらず配線ＢＧＬに－ＶｔｈＭ以下、好ましくは－２×ＶｔｈＭ以下、より好ましくは－３×ＶｔｈＭ以下の電位を供給する。例えば、ＶｔｈＭが２Ｖである場合、動作温度にかかわらず配線ＢＧＬに－２Ｖ以下、好ましくは－４Ｖ以下、より好ましくは－６Ｖ以下の電位を供給する。本実施の形態では、期間Ｔ７５において配線ＢＧＬに－７Ｖを供給する。また、ＡＤＣ３３８［ｇ］および入出力回路３３４［ｇ］の動作を停止する。
【0288】
期間Ｔ７５の終了後、周辺回路３１１の一部または全部と、セルアレイ４０１への電力供給を停止する。
【0289】
ＮＶモード時の書き込み時間をリフレッシュモード時の書き込み時間よりも長くし、配線ＢＧＬに－ＶｔｈＭ以下、好ましくは－２×ＶｔｈＭ以下、より好ましくは－３×ＶｔｈＭ以下の電位を供給することで、セルアレイ４０１への電力供給を停止した場合でも、書き込まれたデータを８５℃の環境下で１０年以上保持することが可能となる。
【0290】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0291】
（実施の形態６）
本実施の形態では、記憶装置３００の断面構成例について図面を用いて説明する。
本実施の形態では、記憶装置３００の断面構成例について図面を用いて説明する。
【0292】
＜記憶装置の構造例＞
図２８に、記憶装置３００の一部の断面を示す。図２８に示す記憶装置３００は、基板２３１上に、層３１０および層３２０を積層している。図２８では、基板２３１として単結晶半導体基板（例えば、単結晶シリコン基板）を用いる場合を示している。
図２８に、記憶装置３００の一部の断面を示す。図２８に示す記憶装置３００は、基板２３１上に、層３１０および層３２０を積層している。図２８では、基板２３１として単結晶半導体基板（例えば、単結晶シリコン基板）を用いる場合を示している。
【0293】
〔層３１０〕
図２８において、層３１０は、基板２３１上にトランジスタ２３３ａ、トランジスタ２３３ｂ、およびトランジスタ２３３ｃを有する。図２８では、トランジスタ２３３ａ、トランジスタ２３３ｂ、およびトランジスタ２３３ｃのチャネル長方向の断面を示している。
図２８において、層３１０は、基板２３１上にトランジスタ２３３ａ、トランジスタ２３３ｂ、およびトランジスタ２３３ｃを有する。図２８では、トランジスタ２３３ａ、トランジスタ２３３ｂ、およびトランジスタ２３３ｃのチャネル長方向の断面を示している。
【0294】
トランジスタ２３３ａ、トランジスタ２３３ｂ、およびトランジスタ２３３ｃのチャネルは、基板２３１の一部に形成される。集積回路に高速動作が求められる場合は、基板２３１として単結晶半導体基板を用いることが好ましい。
【0295】
トランジスタ２３３ａ、トランジスタ２３３ｂ、およびトランジスタ２３３ｃは、素子分離層２３２によってそれぞれ電気的に分離される。素子分離層の形成は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法や、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などを用いることができる。
【0296】
また、基板２３１上に絶縁層２３４が設けられ、トランジスタ２３３ａ、トランジスタ２３３ｂ、およびトランジスタ２３３ｃ上に絶縁層２３５、絶縁層２３７が設けられ、絶縁層２３７中に電極２３８が埋設されている。電極２３８はコンタクトプラグ２３６を介してトランジスタ２３３ａのソースまたはドレインの一方と電気的に接続されている。
【0297】
また、電極２３８および絶縁層２３７の上に、絶縁層２３９、絶縁層２４０、および絶縁層２４１が設けられ、絶縁層２３９、絶縁層２４０、および絶縁層２４１の中に電極２４２が埋設されている。電極２４２は、電極２３８と電気的に接続される。
【0298】
また、電極２４２および絶縁層２４１の上に、絶縁層２４３、および絶縁層２４４が設けられ、絶縁層２４３、および絶縁層２４４の中に電極２４５が埋設されている。電極２４５は、電極２４２と電気的に接続される。
【0299】
また、電極２４５および絶縁層２４４の上に、絶縁層２４６および絶縁層２４７が設けられ、絶縁層２４６および絶縁層２４７の中に電極２４９が埋設されている。電極２４９は、電極２４５と電気的に接続される。
【0300】
また、電極２４９および絶縁層２４７の上に、絶縁層２４８および絶縁層２５０が設けられ、絶縁層２４８および絶縁層２５０の中に電極２５１が埋設されている。電極２５１は、電極２４９と電気的に接続される。
【0301】
〔層３２０〕
層３２０は、層３１０上に設けられる。層３２０は、トランジスタ３６８ａ、トランジスタ３６８ｂ、容量素子３６９ａ、および容量素子３６９ｂを有する。図２８では、トランジスタ３６８ａおよびトランジスタ３６８ｂのチャネル長方向の断面を示している。なお、トランジスタ３６８ａ、およびトランジスタ３６８ｂは、バックゲートを有するトランジスタである。
層３２０は、層３１０上に設けられる。層３２０は、トランジスタ３６８ａ、トランジスタ３６８ｂ、容量素子３６９ａ、および容量素子３６９ｂを有する。図２８では、トランジスタ３６８ａおよびトランジスタ３６８ｂのチャネル長方向の断面を示している。なお、トランジスタ３６８ａ、およびトランジスタ３６８ｂは、バックゲートを有するトランジスタである。
【0302】
トランジスタ３６８ａ、およびトランジスタ３６８ｂは、上記実施の形態に示したトランジスタＭ１１に相当する。よって、トランジスタ３６８ａ、およびトランジスタ３６８ｂの半導体層に、金属酸化物の一種である酸化物半導体を用いることが好ましい。すなわち、トランジスタ３６８ａ、およびトランジスタ３６８ｂにＯＳトランジスタを用いることが好ましい。
【0303】
トランジスタ３６８ａ、およびトランジスタ３６８ｂは、絶縁層３６１および絶縁層３６２上に設けられている。また、絶縁層３６２上に絶縁層３６３および絶縁層３６４が設けられている。トランジスタ３６８ａ、およびトランジスタ３６８ｂのバックゲートは、絶縁層３６３および絶縁層３６４中に埋設されている。絶縁層３６４上に、絶縁層３６５および絶縁層３６６が設けられている。また、電極３６７が、絶縁層３６１乃至絶縁層３６６中に埋設されている。電極３６７は、電極２５１と電気的に接続されている。
【0304】
また、トランジスタ３６８ａ、トランジスタ３６８ｂ、容量素子３６９ａ、および容量素子３６９ｂ上に、絶縁層３７１、絶縁層３７２、および絶縁層３７３が形成され、絶縁層３７３上に電極３７５が形成されている。電極３７５はコンタクトプラグ３７４を介して電極３６７と電気的に接続される。
【0305】
また、電極３７５上に、絶縁層３７６、絶縁層３７７、絶縁層３７８、および絶縁層３７９が設けられている。また、電極３８０が、絶縁層３７６乃至絶縁層３７９中に埋設されている。電極３８０は、電極３７５と電気的に接続されている。
【0306】
また、電極３８０および絶縁層３７９の上に、絶縁層３８１および絶縁層３８２が設けられている。
【0307】
＜変形例＞
図２９に記憶装置３００Ａの一部の断面を示す。記憶装置３００Ａは記憶装置３００の変形例である。記憶装置３００Ａは、層３１０Ａおよび層３２０を有する。記憶装置３００Ａでは、基板２３１として絶縁性基板（例えば、ガラス基板）を用いる。
図２９に記憶装置３００Ａの一部の断面を示す。記憶装置３００Ａは記憶装置３００の変形例である。記憶装置３００Ａは、層３１０Ａおよび層３２０を有する。記憶装置３００Ａでは、基板２３１として絶縁性基板（例えば、ガラス基板）を用いる。
【0308】
層３１０Ａは、トランジスタ２６８ａ、トランジスタ２６８ｂ、および容量素子２６９ａを有する。層３１０Ａに含まれるトランジスタに薄膜トランジスタ（例えば、ＯＳトランジスタ）を用いる。層３１０Ａに含まれるトランジスタを全てＯＳトランジスタとすることで、層３１０Ａを単極性の集積回路にすることができる。記憶装置３００Ａに含まれるトランジスタを全てＯＳトランジスタとすることで、記憶装置３００Ａを単極性の記憶装置にすることができる。
【0309】
＜構成材料について＞
〔基板〕
基板として用いる材料に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いることができる。また、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。すなわち、基板は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。
〔基板〕
基板として用いる材料に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いることができる。また、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。すなわち、基板は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。
【0310】
また、基板として、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることもできる。なお、基板として、可撓性基板（フレキシブル基板）を用いてもよい。可撓性基板を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトランジスタや容量素子などとの間に剥離層を設けるとよい。
【0311】
可撓性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。基板に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板に用いる可撓性基板は、例えば、線膨張率が１×１０－３／Ｋ以下、５×１０－５／Ｋ以下、または１×１０－５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
【0312】
〔絶縁層〕
絶縁層は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
絶縁層は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
【0313】
なお、本明細書等において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
【0314】
また、半導体層として金属酸化物の一種である酸化物半導体を用いる場合は、半導体層中の水素濃度の増加を防ぐために、絶縁層中の水素濃度を低減することが好ましい。具体的には、絶縁層中の水素濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。特に、半導体層と接する絶縁層の水素濃度を低減することが好ましい。
【0315】
また、半導体層中の窒素濃度の増加を防ぐために、絶縁層中の窒素濃度を低減することが好ましい。具体的には、絶縁層中の窒素濃度を、ＳＩＭＳにおいて５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【0316】
また、絶縁層の少なくとも半導体層と接する領域と、絶縁層の少なくとも半導体層と接する領域は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。例えば、絶縁層として、酸化シリコン層または酸化窒化シリコン層を用いる場合、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層または酸化窒化シリコン層を用いればよい。
【0317】
また、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、およびｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
【0318】
例えば、絶縁層として、二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁層を用いると好適である。
【0319】
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁層中に準位を形成する。当該準位は、酸化物半導体層のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁層と酸化物半導体層の界面に拡散すると、当該準位が絶縁層側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層と酸化物半導体層の界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁層および絶縁層として窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
【0320】
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁層としては、例えば、酸化窒化シリコン層を用いることができる。当該酸化窒化シリコン層は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
【0321】
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニアおよび酸素と反応するため、アンモニアの放出量が多い絶縁層を用いることで窒素酸化物（ＮＯｘ）が低減される。
【0322】
また、酸化物半導体層に接する絶縁層のうち少なくとも１つは、加熱により酸素が放出される絶縁層を用いて形成することが好ましい。具体的には、絶縁層の表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴＤＳにて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または１．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁層を用いることが好ましい。なお、本明細書などにおいて、加熱により放出される酸素を「過剰酸素」ともいう。
【0323】
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸化性雰囲気下における熱処理やプラズマ処理などで行なうことができる。または、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法などを用いて酸素を添加してもよい。酸素を添加する処理に用いるガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガス、またはオゾンガスなどの、酸素を含むガスが挙げられる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。酸素ドープ処理は、基板を加熱して行なってもよい。
【0324】
また、絶縁層として、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層を形成してもよい。
【0325】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【0326】
絶縁層の形成方法は、特に限定されない。なお、絶縁層に用いる材料によっては焼成工程が必要な場合がある。この場合、絶縁層の焼成工程と他の熱処理工程を兼ねることで、効率よくトランジスタを作製することが可能となる。
【0327】
〔電極〕
電極を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
電極を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【0328】
また、上記の金属元素および酸素を含む導電性材料を用いてもよい。また、上記の金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、インジウムガリウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
【0329】
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、窒素を含む導電性材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【0330】
なお、半導体層に酸化物半導体を用いて、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いる場合は、酸素を含む導電性材料を半導体層側に設けるとよい。酸素を含む導電性材料を半導体層側に設けることで、当該導電性材料から離脱した酸素が半導体層に供給されやすくなる。
【0331】
なお、電極としては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いればよい。また、埋め込み性の高い導電性材料と、チタン層、窒化チタン層、窒化タンタル層などのバリア層（拡散防止層）を組み合わせて用いてもよい。なお、電極を「コンタクトプラグ」という場合がある。
【0332】
特に、ゲート絶縁体と接する電極に不純物が透過しにくい導電性材料を用いることが好ましい。不純物が透過しにくい導電性材料として、例えば窒化タンタルが挙げられる。
【0333】
絶縁層に不純物が透過しにくい絶縁性材料を用い、電極に不純物が透過しにくい導電性材料を用いることで、トランジスタへの不純物の拡散をさらに抑制することができる。よって、トランジスタの信頼性をさらに高めることができる。すなわち、記憶装置の信頼性をさらに高めることができる。
【0334】
〔半導体層〕
半導体層として、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などを、単体でまたは組み合わせて用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
半導体層として、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などを、単体でまたは組み合わせて用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
【0335】
また、半導体層として有機物半導体を用いる場合は、芳香環をもつ低分子有機材料やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレンなどを用いることができる。
【0336】
なお、半導体層を積層してもよい。半導体層を積層する場合は、それぞれ異なる結晶状態を有する半導体を用いてもよいし、それぞれ異なる半導体材料を用いてもよい。
【0337】
また、金属酸化物の一種である酸化物半導体のバンドギャップは２ｅＶ以上あるため、半導体層に酸化物半導体を用いると、オフ電流が極めて少ないトランジスタを実現することができる。具体的には、ソースとドレイン間の電圧が３．５Ｖ、室温（代表的には２５℃）下において、チャネル幅１μｍ当たりのオフ電流を１×１０－２０Ａ未満、１×１０－２２Ａ未満、あるいは１×１０－２４Ａ未満とすることができる。すなわち、オンオフ比を２０桁以上とすることもできる。また、半導体層に酸化物半導体を用いたトランジスタ（ＯＳトランジスタ）は、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、出力電圧が大きく高耐圧なトランジスタを提供できる。また、信頼性の良好な記憶装置などを提供できる。また、出力電圧が大きく高耐圧な記憶装置などを提供することができる。
【0338】
また、本明細書等において、チャネルが形成される半導体層に結晶性を有するシリコンを用いたトランジスタを「結晶性Ｓｉトランジスタ」ともいう。
【0339】
結晶性Ｓｉトランジスタは、ＯＳトランジスタよりも比較的高い移動度を得やすい。一方で、結晶性Ｓｉトランジスタは、ＯＳトランジスタのように極めて少ないオフ電流の実現が困難である。よって、半導体層に用いる半導体材料は、目的や用途に応じて適宜使い分けることが肝要である。例えば、目的や用途に応じて、ＯＳトランジスタと結晶性Ｓｉトランジスタなどを組み合わせて用いてもよい。
【0340】
半導体層として酸化物半導体層を用いる場合は、酸化物半導体層をスパッタリング法で形成することが好ましい。酸化物半導体層は、スパッタリング法で形成すると酸化物半導体層の密度を高められるため、好適である。スパッタリング法で酸化物半導体層を形成する場合、スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または、希ガスおよび酸素の混合ガスを用いればよい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスや希ガスは、露点が－６０℃以下、好ましくは－１００℃以下にまで高純度化したガスを用いる。高純度化されたスパッタリングガスを用いて成膜することで、酸化物半導体層に水分等が取り込まれることを可能な限り防ぐことができる。
【0341】
また、スパッタリング法で酸化物半導体層を形成する場合、スパッタリング装置が有する成膜室内の水分を可能な限り除去することが好ましい。例えば、クライオポンプのような吸着式の真空排気ポンプを用いて、成膜室内を高真空（５×１０－７Ｐａから１×１０－４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、成膜室内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０－４Ｐａ以下、好ましく５×１０－５Ｐａ以下とすることが好ましい。
【0342】
〔金属酸化物〕
金属酸化物の一種である酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
金属酸化物の一種である酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【0343】
ここで、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素として、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【0344】
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【0345】
［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
【0346】
なお、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【0347】
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（または正孔）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【0348】
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【0349】
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【0350】
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
【0351】
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【0352】
［金属酸化物の構造］
金属酸化物の一種である酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
金属酸化物の一種である酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【0353】
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【0354】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
【0355】
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ、Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ、Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ、Ｍ、Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ、Ｍ）層と表すこともできる。
【0356】
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
【0357】
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【0358】
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
【0359】
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
【0360】
［金属酸化物を有するトランジスタ］
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
【0361】
なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【0362】
また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上とすればよい。
【0363】
また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【0364】
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
【0365】
したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【0366】
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
ここで、金属酸化物中における各不純物の影響について説明する。
【0367】
金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【0368】
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【0369】
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例えば、金属酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【0370】
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【0371】
不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【0372】
＜成膜方法について＞
絶縁層を形成するための絶縁性材料、電極を形成するための導電性材料、または半導体層を形成するための半導体材料は、スパッタリング法、スピンコート法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、高密度プラズマＣＶＤ（Ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ＣＶＤ）法、ＬＰＣＶＤ（ｌｏｗ ｐｒｅｓｓｕｒｅ ＣＶＤ）法、ＡＰＣＶＤ（ａｔｍｏｓｐｈｅｒｉｃ ｐｒｅｓｓｕｒｅ ＣＶＤ）法等を含む）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、または、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ディップ法、スプレー塗布法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）を用いて形成することができる。
絶縁層を形成するための絶縁性材料、電極を形成するための導電性材料、または半導体層を形成するための半導体材料は、スパッタリング法、スピンコート法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、高密度プラズマＣＶＤ（Ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ＣＶＤ）法、ＬＰＣＶＤ（ｌｏｗ ｐｒｅｓｓｕｒｅ ＣＶＤ）法、ＡＰＣＶＤ（ａｔｍｏｓｐｈｅｒｉｃ ｐｒｅｓｓｕｒｅ ＣＶＤ）法等を含む）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、または、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ディップ法、スプレー塗布法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）を用いて形成することができる。
【0373】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、または熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくい。例えば、記憶装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、記憶装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない成膜方法の場合、こういったプラズマダメージが生じないため、記憶装置の歩留まりを高くすることができる。また、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【0374】
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【0375】
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、記憶装置の生産性を高めることができる場合がある。
【0376】
なお、ＡＬＤ法により成膜する場合は、材料ガスとして塩素を含まないガスを用いることが好ましい。
【0377】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0378】
（実施の形態７）
本実施の形態では、上記実施の形態に示した半導体装置などに用いることができるトランジスタの構造例について説明する。
本実施の形態では、上記実施の形態に示した半導体装置などに用いることができるトランジスタの構造例について説明する。
【0379】
＜トランジスタの構造例１＞
図３０（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ａの構造例を説明する。図３０（Ａ）はトランジスタ５１０Ａの上面図である。図３０（Ｂ）は、図３０（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図３０（Ｃ）は、図３０（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図３０（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図３０（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ａの構造例を説明する。図３０（Ａ）はトランジスタ５１０Ａの上面図である。図３０（Ｂ）は、図３０（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図３０（Ｃ）は、図３０（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図３０（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【0380】
図３０（Ａ）、（Ｂ）および（Ｃ）では、トランジスタ５１０Ａと、層間膜として機能する絶縁層５１１、絶縁層５１２、絶縁層５１４、絶縁層５１６、絶縁層５８０、絶縁層５８２、および絶縁層５８４を示している。また、トランジスタ５１０Ａと電気的に接続し、コンタクトプラグとして機能する導電層５４６（導電層５４６ａ、および導電層５４６ｂ）と、配線として機能する導電層５０３と、を示している。
【0381】
トランジスタ５１０Ａは、第１のゲート電極として機能する導電層５６０（導電層５６０ａ、および導電層５６０ｂ）と、第２のゲート電極として機能する導電層５０５（導電層５０５ａ、および導電層５０５ｂ）と、第１のゲート絶縁体として機能する絶縁層５５０と、第２のゲート絶縁体として機能する絶縁層５２１、絶縁層５２２、および絶縁層５２４と、チャネルが形成される領域を有する酸化物５３０（酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃ）と、ソースまたはドレインの一方として機能する導電層５４２ａと、ソースまたはドレインの他方として機能する導電層５４２ｂと、絶縁層５７４とを有する。
【0382】
また、図３０に示すトランジスタ５１０Ａでは、酸化物５３０ｃ、絶縁層５５０、および導電層５６０が、絶縁層５８０に設けられた開口部内に、絶縁層５７４を介して配置される。また、酸化物５３０ｃ、絶縁層５５０、および導電層５６０は、導電層５４２ａ、および導電層５４２ｂとの間に配置される。
【0383】
絶縁層５１１、および絶縁層５１２は、層間膜として機能する。
【0384】
層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【0385】
例えば、絶縁層５１１は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア層として機能することが好ましい。したがって、絶縁層５１１は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。また、例えば、絶縁層５１１として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁層５１１よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。
【0386】
例えば、絶縁層５１２は、絶縁層５１１よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【0387】
導電層５０３は、絶縁層５１２に埋め込まれるように形成される。ここで、導電層５０３の上面の高さと、絶縁層５１２の上面の高さは同程度にできる。なお導電層５０３は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電層５０３を２層以上の積層構造としてもよい。なお、導電層５０３は、タングステン、銅、またはアルミニウムを主成分とする導電性が高い導電性材料を用いることが好ましい。
【0388】
トランジスタ５１０Ａにおいて、導電層５６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電層５０５は、第２のゲート（ボトムゲートともいう。）電極として機能する。その場合、導電層５０５に印加する電位を、導電層５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５１０Ａの閾値電圧を制御することができる。特に、導電層５０５に負の電位を印加することにより、トランジスタ５１０Ａの閾値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電層５０５に負の電位を印加したほうが、印加しない場合よりも、導電層５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【0389】
また、例えば、導電層５０５と、導電層５６０とを重畳して設けることで、導電層５６０、および導電層５０５に電位を印加した場合、導電層５６０から生じる電界と、導電層５０５から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
【0390】
つまり、第１のゲート電極としての機能を有する導電層５６０の電界と、第２のゲート電極としての機能を有する導電層５０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
【0391】
絶縁層５１４、および絶縁層５１６は、絶縁層５１１および絶縁層５１２と同様に、層間膜として機能する。例えば、絶縁層５１４は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア層として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁層５１４よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。また、例えば、絶縁層５１６は、絶縁層５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【0392】
第２のゲートとして機能する導電層５０５は、絶縁層５１４および絶縁層５１６の開口の内壁に接して導電層５０５ａが形成され、さらに内側に導電層５０５ｂが形成されている。ここで、導電層５０５ａおよび導電層５０５ｂの上面の高さと、絶縁層５１６の上面の高さは同程度にできる。なお、トランジスタ５１０Ａでは、導電層５０５ａおよび導電層５０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電層５０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
【0393】
ここで、導電層５０５ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
【0394】
例えば、導電層５０５ａが酸素の拡散を抑制する機能を持つことにより、導電層５０５ｂが酸化して導電率が低下することを抑制することができる。
【0395】
また、導電層５０５が配線の機能を兼ねる場合、導電層５０５ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電層５０３は、必ずしも設けなくともよい。なお、導電層５０５ｂを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【0396】
絶縁層５２１、絶縁層５２２、および絶縁層５２４は、第２のゲート絶縁体としての機能を有する。
【0397】
また、絶縁層５２２は、バリア性を有することが好ましい。絶縁層５２２がバリア性を有することで、トランジスタ５１０Ａの周辺部からトランジスタ５１０Ａへの水素等の不純物の混入を抑制する層として機能する。
【0398】
絶縁層５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【0399】
例えば、絶縁層５２１は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ－ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁層５２１を得ることができる。
【0400】
なお、図３０には、第２のゲート絶縁体として、３層の積層構造を示したが、単層、または２層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【0401】
チャネル形成領域として機能する領域を有する酸化物５３０は、酸化物５３０ａと、酸化物５３０ａ上の酸化物５３０ｂと、酸化物５３０ｂ上の酸化物５３０ｃと、を有する。酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。酸化物５３０として、上記実施の形態に示した金属酸化物の一種である酸化物半導体を用いることができる。
【0402】
なお、酸化物５３０ｃは、絶縁層５８０に設けられた開口部内に、絶縁層５７４を介して設けられることが好ましい。絶縁層５７４がバリア性を有する場合、絶縁層５８０からの不純物が酸化物５３０へと拡散することを抑制することができる。
【0403】
導電層５４２は、一方がソース電極として機能し、他方がドレイン電極として機能する。
【0404】
導電層５４２ａと、導電層５４２ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
【0405】
また、図３０では単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
【0406】
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【0407】
また、導電層５４２上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁層５７４を成膜する際に、導電層５４２が酸化することを抑制することができる。
【0408】
バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。
【0409】
バリア層を有することで、導電層５４２の材料選択の幅を広げることができる。例えば、導電層５４２に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
【0410】
絶縁層５５０は、第１のゲート絶縁体として機能する。絶縁層５５０は、絶縁層５８０に設けられた開口部内に、酸化物５３０ｃ、および絶縁層５７４を介して設けられることが好ましい。
【0411】
トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁層５５０は、第２のゲート絶縁体と同様に、積層構造としてもよい。ゲート絶縁体として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【0412】
第１のゲート電極として機能する導電層５６０は、導電層５６０ａ、および導電層５６０ａ上の導電層５６０ｂを有する。導電層５６０ａは、導電層５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【0413】
導電層５６０ａが酸素の拡散を抑制する機能を持つことにより、導電層５６０ｂの材料選択性を向上することができる。つまり、導電層５６０ａを有することで、導電層５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
【0414】
酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電層５６０ａとして、酸化物５３０として用いることができる酸化物半導体を用いることができる。その場合、導電層５６０ｂをスパッタリング法で成膜することで、酸化物半導体の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【0415】
導電層５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電層５６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電層５６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【0416】
絶縁層５８０と、トランジスタ５１０Ａとの間に絶縁層５７４を配置する。絶縁層５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【0417】
絶縁層５７４を有することで、絶縁層５８０が有する水、および水素などの不純物が酸化物５３０ｃ、絶縁層５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁層５８０が有する過剰酸素により、導電層５６０が酸化するのを抑制することができる。
【0418】
絶縁層５８０、絶縁層５８２、および絶縁層５８４は、層間膜として機能する。
【0419】
絶縁層５８２は、絶縁層５１４と同様に、水または水素などの不純物が、外部からトランジスタ５１０Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。
【0420】
また、絶縁層５８０、および絶縁層５８４は、絶縁層５１６と同様に、絶縁層５８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【0421】
また、トランジスタ５１０Ａは、絶縁層５８０、絶縁層５８２、および絶縁層５８４に埋め込まれた導電層５４６などのプラグや配線を介して、他の構造と電気的に接続してもよい。
【0422】
また、導電層５４６の材料としては、導電層５０５と同様に、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【0423】
例えば、導電層５４６としては、例えば、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
【0424】
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
【0425】
＜トランジスタの構造例２＞
図３１（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｂの構造例を説明する。図３１（Ａ）はトランジスタ５１０Ｂの上面図である。図３１（Ｂ）は、図３１（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図３１（Ｃ）は、図３１（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図３１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図３１（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｂの構造例を説明する。図３１（Ａ）はトランジスタ５１０Ｂの上面図である。図３１（Ｂ）は、図３１（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図３１（Ｃ）は、図３１（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図３１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【0426】
トランジスタ５１０Ｂはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
【0427】
トランジスタ５１０Ｂは、導電層５４２（導電層５４２ａ、および導電層５４２ｂ）と、酸化物５３０ｃ、絶縁層５５０、および導電層５６０と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
【0428】
第１のゲート電極として機能する導電層５６０は、導電層５６０ａ、および導電層５６０ａ上の導電層５６０ｂを有する。導電層５６０ａは、導電層５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【0429】
導電層５６０ａが酸素の拡散を抑制する機能を持つことにより、導電層５６０ｂの材料選択性を向上することができる。つまり、導電層５６０ａを有することで、導電層５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
【0430】
また、導電層５６０の上面および側面、絶縁層５５０の側面、および酸化物５３０ｃの側面を覆うように、絶縁層５７４を設けることが好ましい。なお、絶縁層５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【0431】
絶縁層５７４を設けることで、導電層５６０の酸化を抑制することができる。また、絶縁層５７４を有することで、絶縁層５８０が有する水、および水素などの不純物がトランジスタ５１０Ｂへ拡散することを抑制することができる。
【0432】
また、導電層５４６と、絶縁層５８０との間に、バリア性を有する絶縁層５７６（絶縁層５７６ａ、および絶縁層５７６ｂ）を配置してもよい。絶縁層５７６を設けることで、絶縁層５８０の酸素が導電層５４６と反応し、導電層５４６が酸化することを抑制することができる。
【0433】
また、バリア性を有する絶縁層５７６を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電層５４６に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることができる。
【0434】
＜トランジスタの構造例３＞
図３２（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｃの構造例を説明する。図３２（Ａ）はトランジスタ５１０Ｃの上面図である。図３２（Ｂ）は、図３２（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図３２（Ｃ）は、図３２（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図３２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図３２（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｃの構造例を説明する。図３２（Ａ）はトランジスタ５１０Ｃの上面図である。図３２（Ｂ）は、図３２（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図３２（Ｃ）は、図３２（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図３２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【0435】
トランジスタ５１０Ｃはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
【0436】
図３２に示すトランジスタ５１０Ｃは、導電層５４２ａと酸化物５３０ｂの間に導電層５４７ａが配置され、導電層５４２ｂと酸化物５３０ｂの間に導電層５４７ｂが配置されている。ここで、導電層５４２ａ（導電層５４２ｂ）は、導電層５４７ａ（導電層５４７ｂ）の上面および導電層５６０側の側面を越えて延在し、酸化物５３０ｂの上面に接する領域を有する。ここで、導電層５４７は、導電層５４２に用いることができる導電体を用いればよい。さらに、導電層５４７の膜厚は、少なくとも導電層５４２より厚いことが好ましい。
【0437】
図３２に示すトランジスタ５１０Ｃは、上記のような構成を有することにより、トランジスタ５１０Ａよりも、導電層５４２を導電層５６０に近づけることができる。または、導電層５４２ａの端部および導電層５４２ｂの端部と、導電層５６０を重ねることができる。これにより、トランジスタ５１０Ｃの実質的なチャネル長を短くし、オン電流および周波数特性の向上を図ることができる。
【0438】
また、導電層５４７ａ（導電層５４７ｂ）は、導電層５４２ａ（導電層５４２ｂ）と重畳して設けられることが好ましい。このような構成にすることで、導電層５４６ａ（導電層５４６ｂ）を埋め込む開口を形成するエッチングにおいて、導電層５４７ａ（導電層５４７ｂ）がストッパとして機能し、酸化物５３０ｂがオーバーエッチングされるのを防ぐことができる。
【0439】
また、図３２に示すトランジスタ５１０Ｃは、絶縁層５４４の上に接して絶縁層５４５を配置する構成にしてもよい。絶縁層５４４は、水または水素などの不純物や、過剰な酸素が、絶縁層５８０側からトランジスタ５１０Ｃに混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁層５４５としては、絶縁層５４４に用いることができる絶縁体を用いることができる。また、絶縁層５４４としては、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化シリコンまたは窒化酸化シリコンなどの、窒化物絶縁体を用いてもよい。
【0440】
また、図３２に示すトランジスタ５１０Ｃは、図３０に示すトランジスタ５１０Ａと異なり、導電層５０５を単層構造で設けてもよい。この場合、パターン形成された導電層５０５の上に絶縁層５１６となる絶縁膜を成膜し、当該絶縁膜の上部を、導電層５０５の上面が露出するまでＣＭＰ法などを用いて除去すればよい。ここで、導電層５０５の上面の平坦性を良好にすることが好ましい。例えば、導電層５０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電層５０５の上に形成される、絶縁層の平坦性を良好にし、酸化物５３０ｂおよび酸化物５３０ｃの結晶性の向上を図ることができる。
【0441】
＜トランジスタの構造例４＞
図３３（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｄの構造例を説明する。図３３（Ａ）はトランジスタ５１０Ｄの上面図である。図３３（Ｂ）は、図３３（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図３３（Ｃ）は、図３３（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図３３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図３３（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｄの構造例を説明する。図３３（Ａ）はトランジスタ５１０Ｄの上面図である。図３３（Ｂ）は、図３３（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図３３（Ｃ）は、図３３（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図３３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【0442】
トランジスタ５１０Ｄはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
【0443】
図３３（Ａ）乃至（Ｃ）では、導電層５０３を設けずに、第２のゲートとしての機能を有する導電層５０５を配線としても機能させている。また、酸化物５３０ｃ上に絶縁層５５０を有し、絶縁層５５０上に金属酸化物５５２を有する。また、金属酸化物５５２上に導電層５６０を有し、導電層５６０上に絶縁層５７０を有する。また、絶縁層５７０上に絶縁層５７１を有する。
【0444】
金属酸化物５５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁層５５０と、導電層５６０との間に、酸素の拡散を抑制する金属酸化物５５２を設けることで、導電層５６０への酸素の拡散が抑制される。つまり、酸化物５３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電層５６０の酸化を抑制することができる。
【0445】
なお、金属酸化物５５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物５３０として用いることができる酸化物半導体を、金属酸化物５５２として用いることができる。その場合、導電層５６０をスパッタリング法で成膜することで、金属酸化物５５２の電気抵抗値を低下させて導電層とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【0446】
また、金属酸化物５５２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁層５５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物５５２は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減が可能となる。また、ゲート絶縁体として機能する絶縁層の等価酸化膜厚（ＥＯＴ）を薄くすることが可能となる。
【0447】
トランジスタ５１０Ｄにおいて、金属酸化物５５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁体の一部として機能する金属酸化物とを積層して設けてもよい。
【0448】
金属酸化物５５２を有することで、ゲート電極として機能する場合は、導電層５６０からの電界の影響を弱めることなく、トランジスタ５１０Ｄのオン電流の向上を図ることができる。または、ゲート絶縁体として機能する場合は、絶縁層５５０と、金属酸化物５５２との物理的な厚みにより、導電層５６０と、酸化物５３０との間の距離を保つことで、導電層５６０と酸化物５３０との間のリーク電流を抑制することができる。従って、絶縁層５５０、および金属酸化物５５２との積層構造を設けることで、導電層５６０と酸化物５３０との間の物理的な距離、および導電層５６０から酸化物５３０へかかる電界強度を、容易に適宜調整することができる。
【0449】
具体的には、酸化物５３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物５５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【0450】
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、金属酸化物５５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【0451】
絶縁層５７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁層５７０よりも上方からの酸素で導電層５６０が酸化するのを抑制することができる。また、絶縁層５７０よりも上方からの水または水素などの不純物が、導電層５６０および絶縁層５５０を介して、酸化物２３０に混入することを抑制することができる。
【0452】
絶縁層５７１はハードマスクとして機能する。絶縁層５７１を設けることで、導電層５６０の加工の際、導電層５６０の側面が概略垂直、具体的には、導電層５６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
【0453】
なお、絶縁層５７１に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁層５７０は設けなくともよい。
【0454】
絶縁層５７１をハードマスクとして用いて、絶縁層５７０、導電層５６０、金属酸化物５５２、絶縁層５５０、および酸化物５３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、酸化物５３０ｂ表面の一部を露出させることができる。
【0455】
また、トランジスタ５１０Ｄは、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。
【0456】
領域５３１ａおよび領域５３１ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて、露出した酸化物５３０ｂ表面にリンまたはボロンなどの不純物元素を導入することで実現できる。なお、本実施の形態などにおいて「不純物元素」とは、主成分元素以外の元素のことをいう。
【0457】
また、酸化物５３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を酸化物５３０ｂに拡散させて領域５３１ａおよび領域５３１ｂを形成することもできる。
【0458】
酸化物５３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域５３１ａおよび領域５３１ｂを「不純物領域」または「低抵抗領域」という場合がある。
【0459】
絶縁層５７１および／または導電層５６０をマスクとして用いることで、領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域５３１ａおよび／または領域５３１ｂと、導電層５６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域５３１ａまたは領域５３１ｂ）の間にオフセット領域が形成されない。領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上などを実現できる。
【0460】
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁層５７５の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁層５７５も絶縁層５７１などと同様にマスクとして機能する。よって、酸化物５３０ｂの絶縁層５７５と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
【0461】
また、トランジスタ５１０Ｄは、絶縁層５７０、導電層５６０、金属酸化物５５２、絶縁層５５０、および酸化物５３０ｃの側面に絶縁層５７５を有する。絶縁層５７５は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などであることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁層５７５に用いると、後の工程で絶縁層５７５中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁層５７５は、酸素を拡散する機能を有することが好ましい。
【0462】
また、トランジスタ５１０Ｄは、絶縁層５７５、酸化物５３０上に絶縁層５７４を有する。絶縁層５７４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。例えば、絶縁層５７４として、酸化アルミニウムを用いるとよい。
【0463】
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁層５７４が酸化物２３０および絶縁層５７５から水素および水を吸収することで、酸化物２３０および絶縁層５７５の水素濃度を低減することができる。
【0464】
＜トランジスタの構造例５＞
図３４（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｅの構造例を説明する。図３４（Ａ）はトランジスタ５１０Ｅの上面図である。図３４（Ｂ）は、図３４（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図３４（Ｃ）は、図３４（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図３４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図３４（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｅの構造例を説明する。図３４（Ａ）はトランジスタ５１０Ｅの上面図である。図３４（Ｂ）は、図３４（Ａ）に一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図３４（Ｃ）は、図３４（Ａ）に一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図３４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【0465】
トランジスタ５１０Ｅはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
【0466】
図３４（Ａ）乃至（Ｃ）では、導電層５４２を設けずに、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物５３０ｂと、絶縁層５７４の間に、絶縁層５７３を有する。
【0467】
図３４に示す、領域５３１（領域５３１ａ、および領域５３１ｂ）は、酸化物５３０ｂに上記の元素が添加された領域である。領域５３１は、例えば、ダミーゲートを用いることで形成することができる。
【0468】
具体的には、酸化物５３０ｂ上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物５３０ｂを低抵抗化する元素を添加するとよい。つまり、酸化物５３０が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域５３１が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【0469】
なお、酸化物５３０を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス元素等を用いてもよい。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法（ＳＩＭＳ）などを用いて測定すればよい。
【0470】
特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
【0471】
続いて、酸化物５３０ｂ、およびダミーゲート上に、絶縁層５７３となる絶縁膜、および絶縁層５７４となる絶縁膜を成膜してもよい。絶縁層５７３となる絶縁膜、および絶縁層５７４となる絶縁膜を積層して設けることで、領域５３１と、酸化物５３０ｃおよび絶縁層５５０とが重畳する領域を設けることができる。
【0472】
具体的には、絶縁層５７４となる絶縁膜上に絶縁層５８０となる絶縁膜を設けた後、絶縁層５８０となる絶縁膜にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁層５８０となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁層５７３の一部も除去するとよい。従って、絶縁層５８０に設けられた開口部の側面には、絶縁層５７４、および絶縁層５７３が露出し、当該開口部の底面には、酸化物５３０ｂに設けられた領域５３１の一部が露出する。次に、当該開口部に酸化物５３０ｃとなる酸化膜、絶縁層５５０となる絶縁膜、および導電層５６０となる導電膜を順に成膜した後、絶縁層５８０が露出するまでＣＭＰ処理などにより、酸化物５３０ｃとなる酸化膜、絶縁層５５０となる絶縁膜、および導電層５６０となる導電膜の一部を除去することで、図３４に示すトランジスタを形成することができる。
【0473】
なお、絶縁層５７３、および絶縁層５７４は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【0474】
図３４に示すトランジスタは、既存の装置を転用することができ、さらに、導電層５４２を設けないため、コストの低減を図ることができる。
【0475】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0476】
（実施の形態８）
本実施の形態は、上記実施の形態に示す記憶装置などが組み込まれた電子部品および電子機器の一例を示す。
本実施の形態は、上記実施の形態に示す記憶装置などが組み込まれた電子部品および電子機器の一例を示す。
【0477】
＜電子部品＞
まず、記憶装置３００が組み込まれた電子部品の例を、図３５（Ａ）、（Ｂ）を用いて説明を行う。
まず、記憶装置３００が組み込まれた電子部品の例を、図３５（Ａ）、（Ｂ）を用いて説明を行う。
【0478】
図３５（Ａ）に電子部品７００および電子部品７００が実装された基板（実装基板７０４）の斜視図を示す。図３５（Ａ）に示す電子部品７００はＩＣチップであり、リードおよび回路部を有する。電子部品７００は、例えばプリント基板７０２に実装される。このようなＩＣチップが複数組み合わされて、それぞれがプリント基板７０２上で電気的に接続されることで実装基板７０４が完成する。
【0479】
電子部品７００の回路部として、上記実施の形態に示した記憶装置３００が設けられている。図３５（Ａ）では、電子部品７００のパッケージにＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）を適用しているが、パッケージの態様はこれに限定されない。
【0480】
図３５（Ｂ）に電子部品７３０の斜視図を示す。電子部品７３０は、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の一例である。電子部品７３０は、パッケージ基板７３２（プリント基板）上にインターポーザ７３１が設けられ、インターポーザ７３１上に半導体装置７３５、および複数の記憶装置３００が設けられている。
【0481】
電子部品７３０では、記憶装置３００を広帯域メモリ（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）として用いる例を示している。また、半導体装置７３５は、ＣＰＵ、ＧＰＵ、ＦＰＧＡなどの集積回路（半導体装置）を用いることができる。
【0482】
パッケージ基板７３２は、セラミック基板、プラスチック基板、またはガラスエポキシ基板などを用いることができる。インターポーザ７３１は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
【0483】
インターポーザ７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ７３１は、インターポーザ７３１上に設けられた集積回路をパッケージ基板７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）を用いることも出来る。
【0484】
インターポーザ７３１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
【0485】
ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
【0486】
また、シリコンインターポーザを用いたＳｉＰやＭＣＭなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
【0487】
また、電子部品７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品７３０では、記憶装置３００と半導体装置７３５の高さを揃えることが好ましい。
【0488】
電子部品７３０を他の基板に実装するため、パッケージ基板７３２の底部に電極７３３を設けてもよい。図３５（Ｂ）では、電極７３３を半田ボールで形成する例を示している。パッケージ基板７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。また、電極７３３を導電性のピンで形成してもよい。パッケージ基板７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。
【0489】
電子部品７３０は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、ＱＦＰ、ＱＦＪ（Ｑｕａｄ Ｆｌａｔ Ｊ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）などの実装方法を用いることができる。
【0490】
＜電子機器＞
次に、上記電子部品を備えた電子機器の例について図３６を用いて説明を行う。
次に、上記電子部品を備えた電子機器の例について図３６を用いて説明を行う。
【0491】
ロボット７１００は、照度センサ、マイクロフォン、カメラ、スピーカ、ディスプレイ、各種センサ（赤外線センサ、超音波センサ、加速度センサ、ピエゾセンサ、光センサ、ジャイロセンサなど）、および移動機構などを備える。電子部品７３０はプロセッサなどを有し、これら周辺機器を制御する機能を有する。例えば、電子部品７００はセンサで取得されたデータを記憶する機能を有する。
【0492】
マイクロフォンは、使用者の音声および環境音などの音響信号を検知する機能を有する。また、スピーカは、音声および警告音などのオーディオ信号を発する機能を有する。ロボット７１００は、マイクロフォンを介して入力されたオーディオ信号を解析し、必要なオーディオ信号をスピーカから発することができる。ロボット７１００は、マイクロフォン、およびスピーカを用いて、使用者とコミュニケーションをとることが可能である。
【0493】
カメラは、ロボット７１００の周囲を撮像する機能を有する。また、ロボット７１００は、移動機構を用いて移動する機能を有する。ロボット７１００は、カメラを用いて周囲の画像を撮像し、画像を解析して移動する際の障害物の有無などを察知することができる。
【0494】
飛行体７１２０は、プロペラ、カメラ、およびバッテリなどを有し、自律して飛行する機能を有する。電子部品７３０はこれら周辺機器を制御する機能を有する。
【0495】
例えば、カメラで撮影した画像データは、電子部品７００に記憶される。電子部品７３０は、画像データを解析し、移動する際の障害物の有無などを察知することができる。また、電子部品７３０によってバッテリの蓄電容量の変化から、バッテリ残量を推定することができる。
【0496】
掃除ロボット７１４０は、上面に配置されたディスプレイ、側面に配置された複数のカメラ、ブラシ、操作ボタン、各種センサなどを有する。図示されていないが、掃除ロボット７３００には、タイヤ、吸い込み口等が備えられている。掃除ロボット７３００は自走し、ゴミを検知し、下面に設けられた吸い込み口からゴミを吸引することができる。
【0497】
例えば、電子部品７３０は、カメラが撮影した画像を解析し、壁、家具または段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラシに絡まりそうな物体を検知した場合は、ブラシの回転を止めることができる。
【0498】
自動車７１６０は、エンジン、タイヤ、ブレーキ、操舵装置、カメラなどを有する。例えば、電子部品７３０は、ナビゲーション情報、速度、エンジンの状態、ギアの選択状態、ブレーキの使用頻度などのデータに基づいて、自動車７１６０の走行状態を最適化するための制御を行う。例えば、カメラで撮影した画像データは電子部品７００に記憶される。
【0499】
電子部品７００および／または電子部品７３０は、ＴＶ装置７２００（テレビジョン受像装置）、スマートフォン７２１０、ＰＣ７２２０（パーソナルコンピュータ）、ＰＣ７２３０、ゲーム機７２４０、ゲーム機７２６０等に組み込むことができる。
【0500】
例えば、ＴＶ装置７２００に内蔵された電子部品７３０は画像エンジンとして機能させることができる。例えば、電子部品７３０は、ノイズ除去、解像度アップコンバージョンなどの画像処理を行う。
【0501】
スマートフォン７２１０は、携帯情報端末の一例である。スマートフォン７２１０は、マイクロフォン、カメラ、スピーカ、各種センサ、および表示部を有する。電子部品７３０によってこれら周辺機器が制御される。
【0502】
ＰＣ７２２０、ＰＣ７２３０はそれぞれノート型ＰＣ、据え置き型ＰＣの例である。ＰＣ７２３０には、キーボード７２３２、およびモニタ装置７２３３が無線または有線により接続可能である。ゲーム機７２４０は携帯型ゲーム機の例である。ゲーム機７２６０は据え置き型ゲーム機の例である。ゲーム機７２６０には、無線または有線でコントローラ７２６２が接続されている。コントローラ７２６２に、電子部品７００および／または電子部品７３０を組み込むこともできる。
【0503】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0504】
（実施の形態９）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータや、ノート型のコンピュータや、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図３７にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータや、ノート型のコンピュータや、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図３７にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
【0505】
図３７（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。基板１１０４のメモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
【0506】
図３７（Ｂ）はＳＤカードの外観の模式図であり、図３７（Ｃ）は、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。基板１１１３のメモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
【0507】
図３７（Ｄ）はＳＳＤの外観の模式図であり、図３７（Ｅ）は、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。基板１１５３のメモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
【0508】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【0509】
１００：半導体装置、１１０：電圧生成回路、１２０：電圧保持回路、１３０：温度検知回路、１３１：温度センサ、１３２：アナログ－デジタル変換回路、１４０：電圧制御回路、１４５：ロジック回路、１４６：電圧生成回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】