IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社半導体エネルギー研究所の特許一覧

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-11-27
(45)【発行日】2023-12-05
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   G11C 29/00 20060101AFI20231128BHJP
   G11C 5/02 20060101ALI20231128BHJP
   H01L 21/336 20060101ALI20231128BHJP
   H01L 29/788 20060101ALI20231128BHJP
   H01L 29/792 20060101ALI20231128BHJP
   H01L 29/786 20060101ALI20231128BHJP
   H10B 12/00 20230101ALI20231128BHJP
   H10B 41/70 20230101ALI20231128BHJP
【FI】
G11C29/00 468
G11C5/02 100
H01L29/78 371
H01L29/78 613B
H01L29/78 618B
H10B12/00 621Z
H10B12/00 671C
H10B12/00 801
H10B41/70
【請求項の数】 5
(21)【出願番号】P 2020556358
(86)(22)【出願日】2019-10-29
(86)【国際出願番号】 IB2019059245
(87)【国際公開番号】W WO2020095148
(87)【国際公開日】2020-05-14
【審査請求日】2022-10-12
(31)【優先権主張番号】P 2018210695
(32)【優先日】2018-11-08
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】大貫 達也
(72)【発明者】
【氏名】松嵜 隆徳
(72)【発明者】
【氏名】熱海 知昭
(72)【発明者】
【氏名】山崎 舜平
【審査官】後藤 彰
(56)【参考文献】
【文献】特開平06-163856(JP,A)
【文献】特開2009-071313(JP,A)
【文献】特開2001-155494(JP,A)
【文献】特開2016-225613(JP,A)
【文献】特開2002-269993(JP,A)
【文献】特開2016-001729(JP,A)
【文献】特開平05-102430(JP,A)
【文献】特開2008-181634(JP,A)
【文献】特開昭56-111194(JP,A)
【文献】特開昭61-000999(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
G11C 29/00
G11C 5/02
H10B 12/00
H10B 41/70
H01L 21/336
H01L 29/786
(57)【特許請求の範囲】
【請求項1】
基板と、第1回路と、前記第1回路上に位置する第2回路と、を有し、
前記第1回路は、前記第2回路に電気的に接続され、
前記第1回路は、複数個のメモリセルアレイを有し、
前記複数個のメモリセルアレイは、前記基板上に列を成すように形成され、
前記メモリセルアレイは、第1メモリセルと、第2メモリセルと、を有し、
前記第2回路は、第3回路と、第4回路と、を有し、
前記第1メモリセルは、前記第3回路に電気的に接続され、
前記第2メモリセルは、前記第3回路に電気的に接続され、
前記第3回路は、前記第4回路に電気的に接続され、
前記第4回路は、前記第1メモリセル又は前記第2メモリセルに書き込むためのデータを前記第3回路に送信する機能を有し、
前記第3回路は、前記第1メモリセルが不良セルであった場合に、前記第1メモリセルと前記第4回路とを非導通状態にし、前記第2メモリセルと前記第4回路と導通状態にして、前記データを前記第2メモリセルに送信する機能を有する半導体装置。
【請求項2】
請求項1において、
前記第3回路は、第1スイッチ、第2スイッチを有し、
前記第1メモリセルは、前記第1スイッチの第1端子に電気的に接続され、
前記第1スイッチの第2端子は、前記第4回路に電気的に接続され、
前記第2メモリセルは、前記第2スイッチの第1端子に電気的に接続され、
前記第2スイッチの第2端子は、前記第4回路に電気的に接続されている半導体装置。
【請求項3】
請求項2において、
前記第3回路は、第5回路を有し、
前記第5回路は、前記第1スイッチの制御端子と、前記第2スイッチの制御端子と、に電気的に接続され、
前記第5回路は、前記第1メモリセルが不良セルであるという情報を含む信号を受け取ることによって、前記第1スイッチの制御端子に、前記第1スイッチを非導通状態にする電圧を入力し、かつ前記第2スイッチの制御端子に、前記第2スイッチを導通状態にする電圧を入力する機能を有する半導体装置。
【請求項4】
請求項1において、
前記第3回路は、第3スイッチを有し、
前記第3スイッチは、第1端子と、第2端子と、第3端子と、制御端子と、を有し、
前記第3スイッチの第1端子は、前記第4回路に電気的に接続され、
前記第3スイッチの第2端子は、前記第1メモリセルに電気的に接続され、
前記第3スイッチの第3端子は、前記第2メモリセルに電気的に接続され、
前記第3スイッチは、制御端子に入力された電圧に応じて、前記第3スイッチの第1端子と、前記第3スイッチの第2端子又は第3端子の一方と、の間を導通状態にし、前記第3スイッチの第1端子と、前記第3スイッチの第2端子又は第3端子の他方と、の間を非導通状態にする機能を有する半導体装置。
【請求項5】
請求項4において、
前記第3回路は、第5回路を有し、
前記第5回路は、前記第3スイッチの制御端子に電気的に接続され、
前記第5回路は、前記第1メモリセルが不良セルであるという情報を含む信号を受け取ることによって、前記第3スイッチの制御端子に、前記第3スイッチの第1端子と第2端子との間を非導通状態にし、かつ前記第3スイッチの第1端子と第3端子との間を導通状態にする電圧を入力する半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、半導体装置、及び電子機器に関する。
【0002】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物(コンポジション・オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、信号処理装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方法、又はそれらの検査方法を一例として挙げることができる。
【背景技術】
【0003】
パーソナルコンピュータ、スマートフォン、デジタルカメラなどさまざまな電子機器に、セントラルプロセシングユニット(CPU)、グラフィクスプロセシングユニット(GPU)、記憶装置、センサなどの電子部品が用いられており、当該電子部品は、微細化、及び低消費電力など様々な面で改良が進んでいる。
【0004】
特に、近年、上述した電子機器などにおいて扱われているデータ量は増加している。データが増加するほど、データのエラー(不良ビット)が多くなるため、エラー訂正技術についても改良が進められている。例えば、特許文献1には、不良のブロックを管理する仕組みを簡略化して、効率的にメモリを使用することができるメモリシステムについて開示されている。
【先行技術文献】
【特許文献】
【0005】
【文献】特開2016-224932号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
一般的に、記憶装置の一であるNAND構造のメモリデバイス(以後、NANDメモリデバイスと呼称する。)は、書き換え耐性が低いことが知られている。そのため、NANDメモリデバイスは、エラー訂正技術を用いて、データの書き込み、読み出しを行うことがある。また、当該エラー訂正技術の一として、NANDメモリデバイスの書き込み又は読み出しの際に不良ビットを発見した場合、不良ビットが記憶されているセルの代わりに冗長セルを用いる方法がある。
【0007】
但し、不良ビットを含むセルの代わりに冗長セルを設けるには、新たにワード線、ビット線、更にはメモリセルアレイが別途必要となるため、記憶装置全体の回路面積が大きくなることがある。
【0008】
本発明の一態様は、新規な半導体装置を提供することを課題の一とする。また、本発明の一態様は、回路面積が小さい半導体装置を提供することを課題の一とする。また、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の一とする。また、本発明の一態様は、半導体装置を有する新規な電子機器を提供することを課題の一とする。
【0009】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した課題、及び他の課題の全てを解決する必要はない。
【課題を解決するための手段】
【0010】
(1)
本発明の一態様は、第1回路と、第1回路上に位置する第2回路と、を有し、第1回路は、第2回路に電気的に接続され、第1回路は、第1メモリセルと、第2メモリセルと、を有し、第2回路は、第3回路と、第4回路と、を有し、第1メモリセルは、第3回路に電気的に接続され、第2メモリセルは、第3回路に電気的に接続され、第3回路は、第4回路に電気的に接続され、第4回路は、第1メモリセル又は第2メモリセルに書き込むためのデータを第3回路に送信する機能を有し、第3回路は、第1メモリセルが不良セルであった場合に、第1メモリセルと第4回路とを非導通状態にし、第2メモリセルと第4回路とを導通状態にして、データを第2メモリセルに送信する機能を有する半導体装置である。
【0011】
(2)
又は、本発明の一態様は、上記(1)の構成において、第3回路は、第1スイッチ、第2スイッチを有し、第1メモリセルは、第1スイッチの第1端子に電気的に接続され、第1スイッチの第2端子は、第4回路に電気的に接続され、第2メモリセルは、第2スイッチの第1端子に電気的に接続され、第2スイッチの第2端子は、第4回路に電気的に接続されている半導体装置である。
【0012】
(3)
又は、本発明の一態様は、上記(2)の構成において、第3回路は、第5回路を有し、第5回路は、第1スイッチの制御端子と、第2スイッチの制御端子と、に電気的に接続され、第5回路は、第1メモリセルが不良セルであるという情報を含む信号を受け取ることによって、第1スイッチの制御端子に、第1スイッチを非導通状態にする電圧を入力し、かつ第2スイッチの制御端子に、第1スイッチを導通状態にする電圧を入力する機能を有する半導体装置である。
【0013】
(4)
又は、本発明の一態様は、上記(2)、又は(3)の構成において、第1スイッチは、第1トランジスタを有し、第2スイッチは、第2トランジスタを有し、第1トランジスタ及び第2トランジスタのそれぞれは、チャネル形成領域に金属酸化物を有する半導体装置である。
【0014】
(5)
又は、本発明の一態様は、上記(1)の構成において、第3回路は、第3スイッチを有し、第3スイッチは、第1端子と、第2端子と、第3端子と、制御端子と、を有し、第3スイッチの第1端子は、第4回路に電気的に接続され、第3スイッチの第2端子は、第1メモリセルに電気的に接続され、第3スイッチの第3端子は、第2メモリセルに電気的に接続され、第3スイッチは、制御端子に入力された電圧に応じて、第3スイッチの第1端子と、第3スイッチの第2端子又は第3端子の一方と、の間を導通状態にし、第3スイッチの第1端子と、第3スイッチの第2端子又は第3端子の他方と、の間を非導通状態にする機能を有する半導体装置である。
【0015】
(6)
又は、本発明の一態様は、上記(5)の構成において、第3回路は、第5回路を有し、第5回路は、第3スイッチの制御端子に電気的に接続され、第5回路は、第1メモリセルが不良セルであるという情報を含む信号を受け取ることによって、第3スイッチの制御端子に、第3スイッチの第1端子と第2端子との間を非導通状態にし、かつ第3スイッチの第1端子と第3端子との間を導通状態にする電圧を入力する半導体装置である。
【0016】
(7)
又は、本発明の一態様は、上記(6)の構成において、第3スイッチは、第3トランジスタを有し、第3トランジスタは、チャネル形成領域に金属酸化物を有する半導体装置である。
【0017】
(8)
又は、本発明の一態様は、上記(1)乃至(7)のいずれか一の構成において、第2回路は、単極性回路により構成されている半導体装置である。
【0018】
(9)
又は、本発明の一態様は、上記(1)乃至(8)のいずれか一の構成において、第1回路は、NANDメモリを有し、NANDメモリは、第1メモリセルと、第2メモリセルと、を有する半導体装置である。
【0019】
(10)
又は、本発明の一態様は、上記(1)乃至(9)のいずれか一の構成の半導体装置と、筐体と、を有する電子機器である。
【0020】
なお、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子(トランジスタ、ダイオード、フォトダイオード等)を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
【0021】
また、本明細書等において、XとYとが接続されていると記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に開示されているものとする。X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層など)であるとする。
【0022】
XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示デバイス、発光デバイス、負荷など)が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態(オン状態)、又は、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有している。
【0023】
XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(デジタルアナログ変換回路、アナログデジタル変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、切り替え回路、増幅回路(信号振幅又は電流量などを大きくできる回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。
【0024】
なお、XとYとが電気的に接続されている、と明示的に記載する場合は、XとYとが電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの間に別の回路を挟んで接続されている場合)と、XとYとが直接接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
【0025】
また、例えば、「XとYとトランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース(又は第1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている」と表現することができる。又は、「Xは、トランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
【0026】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【0027】
また、本明細書等において、トランジスタは、ゲート、ソース、及びドレインと呼ばれる3つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子である。ソース又はドレインとして機能する2つの端子は、トランジスタの入出力端子である。2つの入出力端子は、トランジスタの導電型(nチャネル型、pチャネル型)及びトランジスタの3つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、言い換えることができるものとする。また、本明細書等では、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」(又は第1電極、又は第1端子)、「ソース又はドレインの他方」(又は第2電極、又は第2端子)という表記を用いる。なお、トランジスタの構造によっては、上述した3つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲート又はバックゲートの一方を第1ゲートと呼称し、トランジスタのゲート又はバックゲートの他方を第2ゲートと呼称することがある。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる場合がある。また、トランジスタが、3以上のゲートを有する場合は、本明細書等においては、それぞれのゲートを第1ゲート、第2ゲート、第3ゲートなどと呼称することがある。
【0028】
また、本明細書等において、ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
【0029】
また、本明細書等において、「電圧」と「電位」は、適宜言い換えることができる。「電圧」は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位(接地電位)とすると、「電圧」を「電位」に言い換えることができる。グラウンド電位は必ずしも0Vを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【0030】
「電流」とは、電荷の移動現象(電気伝導)のことであり、例えば、「正の荷電体の電気伝導が起きている」という記載は、「その逆向きに負の荷電体の電気伝導が起きている」と換言することができる。そのため、本明細書等において、「電流」とは、特に断らない限り、キャリアの移動に伴う電荷の移動現象(電気伝導)をいうものとする。ここでいうキャリアとは、電子、正孔、アニオン、カチオン、錯イオン等が挙げられ、電流の流れる系(例えば、半導体、金属、電解液、真空中など)によってキャリアが異なる。また、配線等における「電流の向き」は、正のキャリアが移動する方向とし、正の電流量で記載する。換言すると、負のキャリアが移動する方向は、電流の向きと逆の方向となり、負の電流量で表現される。そのため、本明細書等において、電流の正負(又は電流の向き)について断りがない場合、「素子Aから素子Bに電流が流れる」等の記載は「素子Bから素子Aに電流が流れる」等に言い換えることができるものとする。また、「素子Aに電流が入力される」等の記載は「素子Aから電流が出力される」等に言い換えることができるものとする。
【0031】
また、本明細書等において、「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書等の実施の形態の一において「第1」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第2」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第1」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
【0032】
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを180度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
【0033】
また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層A上の電極B」の表現であれば、絶縁層Aの上に電極Bが直接接して形成されている必要はなく、絶縁層Aと電極Bとの間に他の構成要素を含むものを除外しない。
【0034】
また、本明細書等において、「膜」、「層」などの語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
【0035】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【0036】
また、本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
【0037】
本明細書等において、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にDOS(Density of States)が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第13族元素、第14族元素、第15族元素、主成分以外の遷移金属などがあり、特に、例えば、水素(水にも含まれる)、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。具体的には、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第15族元素などがある。
【0038】
本明細書等において、スイッチとは、導通状態(オン状態)、又は、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。一例としては、電気的なスイッチ、機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【0039】
電気的なスイッチの一例としては、トランジスタ(例えば、バイポーラトランジスタ、MOSトランジスタなど)、ダイオード(例えば、PNダイオード、PINダイオード、ショットキーダイオード、MIM(Metal Insulator Metal)ダイオード、MIS(Metal Insulator Semiconductor)ダイオード、ダイオード接続のトランジスタなど)、又はこれらを組み合わせた論理回路などがある。なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性(導電型)は特に限定されない。
【0040】
機械的なスイッチの一例としては、MEMS(マイクロ・エレクトロ・メカニカル・システム)技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【発明の効果】
【0041】
本発明の一態様によって、新規な半導体装置を提供することができる。また、本発明の一態様によって、回路面積が小さい半導体装置を提供することができる。また、本発明の一態様によって、消費電力が低減された半導体装置を提供することができる。また、本発明の一態様によって、半導体装置を有する新規な電子機器を提供することができる。
【0042】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
【図面の簡単な説明】
【0043】
図1A図1B図1Cは半導体装置の構成を説明する模式図である。
図2A図2B図2Cは半導体装置の構成を説明するブロック図、模式図である。
図3は半導体装置の構成を説明するブロック図である。
図4は半導体装置の構成を説明するブロック図である。
図5は半導体装置に含まれている回路を説明するブロック図である。
図6A図6B図6C図6Dは半導体装置に含まれている回路を説明するブロック図である。
図7は半導体装置に含まれている回路を説明するブロック図である。
図8A図8Bは半導体装置の動作例を説明するフローチャートである。
図9A図9B図9C図9D図9Eは半導体装置に含まれている回路を説明する回路図である。
図10A図10B図10Cは半導体装置に含まれている回路を説明する回路図である。
図11は半導体装置の構成を説明する断面模式図である。
図12は半導体装置の構成を説明する断面模式図である。
図13は半導体装置の構成を説明する断面模式図である。
図14A図14B図14Cは半導体装置の構成を説明する断面模式図である。
図15A図15B図15C図15Dは半導体ウェハと電子部品の一例を示す斜視図である。
図16A図16B図16C図16D図16E図16F図16G図16H図16I図16Jは製品の一例を説明する斜視図である。
図17A図17B図17C図17D図17Eは製品の一例を説明する斜視図である。
【発明を実施するための形態】
【0044】
本明細書等において、金属酸化物(metal oxide)とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductor又は単にOSともいう)などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも1つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体(metal oxide semiconductor)と呼ぶことができる。また、OSトランジスタと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
【0045】
また、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
【0046】
また、本明細書等において、各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、1つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
【0047】
なお、ある一つの実施の形態の中で述べる内容(一部の内容でもよい)は、その実施の形態で述べる別の内容(一部の内容でもよい)と、一つ若しくは複数の別の実施の形態で述べる内容(一部の内容でもよい)との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
【0048】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【0049】
なお、ある一つの実施の形態において述べる図(一部でもよい)は、その図の別の部分、その実施の形態において述べる別の図(一部でもよい)と、一つ若しくは複数の別の実施の形態において述べる図(一部でもよい)との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
【0050】
本明細書に記載の実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
【0051】
本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“_1”、“[n]”、“[m,n]”等の識別用の符号を付記して記載する場合がある。
【0052】
また、本明細書の図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【0053】
(実施の形態1)
本実施の形態では、メモリセル部MCLと、周辺回路OSCと、を有する半導体装置について説明する。
【0054】
図1Aに示す半導体装置は、周辺回路OSCがメモリセル部MCLに重畳する構成を有する。メモリセル部MCLは、基板上に複数のメモリセルが構成され、周辺回路OSCによって書き込み、読み出しが行われる。なお、図1Aに基板を図示していない。
【0055】
当該半導体装置に適用できる基板は、例えば、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等とすることができる。また、基板としては、例えば、SOI基板や、半導体基板上に歪トランジスタやFIN型トランジスタなどの半導体素子が設けられたものなどとすることもできる。また、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることもできる。更に、基板としては、例えば、可撓性基板(フレキシブル基板)を用いてもよい。
【0056】
当該基板は、メモリセル部MCLに含まれているメモリセルの構成に応じて選択することが好ましい。例えば、メモリセル部MCLとして、3次元構造のNANDメモリデバイスを適用する場合、当該基板としては、シリコン基板とするのが好ましい。
【0057】
メモリセル部MCLと周辺回路OSCとは配線EWによって、電気的に接続されている。配線EWは、メモリセル部MCLに含まれているメモリセルと、周辺回路OSCと、を電気的に接続する配線として機能する。なお、配線EWは、ビット線(書き込みビット線、読み出しビット線など)、ワード線、定電圧を供給する電圧線などから選ばれた一種以上の配線とすることができ、選ばれた配線の種類及び本数は、当該メモリセルの回路構成に応じて決められる。
【0058】
周辺回路OSCは、メモリセル部MCLの上方に重畳しているため、メモリセル部MCLと周辺回路OSCはそれぞれ異なるプロセスで作製することができる。具体的には、メモリセル部MCLと周辺回路OSCとのそれぞれに含まれるトランジスタを互いに異なる構成にすることができる。例えば、メモリセル部MCLとして3次元構造のNANDメモリデバイスを適用する場合、NANDメモリデバイスには、シリコンがチャネル形成領域に含まれているトランジスタ(以後、Siトランジスタと呼称する。)を適用し、NANDメモリデバイスを制御する周辺回路OSCは、金属酸化物がチャネル形成領域に含まれているOSトランジスタを適用することができる。特に、OSトランジスタは、Siトランジスタよりも形成温度が低いため、周辺回路OSCをOSトランジスタによる単極性回路として構成することで、メモリセル部MCLに含まれているSiトランジスタに与えられる熱の影響を少なくすることができる。また、メモリセル部MCLの上方に周辺回路OSCが重畳するため、半導体装置の回路面積の増加を抑えることができる。また、メモリセル部MCLと周辺回路OSCとの間のデータ移動距離が短くなるため、消費電力の増加を抑えることができる。
【0059】
また、本発明の一態様の半導体装置は、図1Bに示すとおり、メモリセル部MCLは、周辺回路OSCに重畳している構成としてもよい。
【0060】
また、本発明の一態様の半導体装置は、図1Cに示すとおり、メモリセル部MCLと周辺回路OSCとが同一の層に含まれている構成、又はメモリセル部MCLと周辺回路OSCとの高さが互いに揃っている構成としてもよい。
【0061】
次に、メモリセル部MCLと周辺回路OSCの構成について説明する。
【0062】
図2Aは、図1Aに示した半導体装置に含まれるメモリセル部MCLと周辺回路OSCとの一例を示している。
【0063】
メモリセル部MCLは、メモリセルアレイMCAを有する。メモリセルアレイMCAは、複数のメモリセルMCと、複数の冗長メモリセルMCJと、を有し、複数のメモリセルMCは、マトリクス状に配置されている。なお、図2AのメモリセルアレイMCAは、1列にm個、1行にn個、つまりm×n個のメモリセルMCを有する。また、図2Aでは、i行j列(ここでのiは1以上m以下の整数であって、jは1以上n以下の整数である。)に位置するメモリセルMCを、MC[i,j]と表記している。但し、図2Aでは、メモリセルMC[1,1]、メモリセルMC[i,1]、メモリセルMC[m,1]、メモリセルMC[1,j]、メモリセルMC[i,j]、メモリセルMC[m,j]、メモリセルMC[1,n]、メモリセルMC[j,n]、メモリセルMC[m,n]のみ図示しており、それ以外のメモリセルMCについては図示を省略している。また、図2Aでは、冗長メモリセルMCJは、当該マトリクスにおいて、更に1列分配置されている。そのため、図2Aにおいて、メモリセルアレイMCAは、m個の冗長メモリセルMCJを有しており、図2Aでは、冗長メモリセルMCJ[1]、冗長メモリセルMCJ[i]、冗長メモリセルMCJ[m]のみ図示している。なお、図2Aでは、冗長メモリセルMCJが1列分配置されている構成を示しているが、2列以上配置されている構成としてもよい。
【0064】
図2Aに示す配線WL、配線BL、配線BLJ、配線CLのそれぞれは、図1Aに示す配線EWに相当する。配線WLは、複数のワード線であって、配線WLのそれぞれは、マトリクスの行毎に、メモリセルMCと冗長メモリセルMCJとに電気的に接続されている。また、配線BLは、複数のビット線であって、配線BLのそれぞれは、マトリクスの列毎に、メモリセルMCに電気的にされている。また、配線BLJは、冗長メモリセルMCJにおけるビット線であって、1列に有する複数の冗長メモリセルMCJに電気的に接続されている。なお、冗長メモリセルMCJが2列以上配置されている場合、配線BLJは複数の配線としてもよい。また、配線CLは、複数の電圧線であって、配線CLのそれぞれは、マトリクスの行毎に、メモリセルMCと冗長メモリセルMCJとに電気的に接続されている。
【0065】
なお、図2Aの半導体装置に示している配線WL、配線BL、配線BLJ、配線CLは、一例であって、メモリセルMCと、冗長メモリセルMCJとのそれぞれの構成に応じて、配線の種類が決まる。例えば、配線BLは、図2Aでは、ビット線として図示しているが、当該ビット線を書き込みビット線と読み出しビット線の2本としてもよい。また、メモリセルMCと、冗長メモリセルMCJとのそれぞれの構成がSRAM(Static Random Access Memory)である場合、データを書き込むデジタルの信号と、その反転信号のそれぞれを転送するため、配線BLは2本の配線としてもよい。なお、メモリセルMCと、冗長メモリセルMCJとのそれぞれの構成がSRAMである場合については、実施の形態2で説明する。また、例えば、図2Aでは、1つのメモリセルMC(1つの冗長メモリセルMCJ)に対して1本の配線WLが電気的に接続されている構成を図示しているが、1つのメモリセルMC(1つの冗長メモリセルMCJ)に対して2本以上の配線WLが電気的に接続されていてもよい。また、例えば、図2Aでは、1つのメモリセルMC(1つの冗長メモリセルMCJ)に対して1本の配線CLが電気的に接続されている構成を図示しているが、1つのメモリセルMC(1つの冗長メモリセルMCJ)に対して2本以上の配線CLが電気的に接続されていてもよい。
【0066】
周辺回路OSCは、一例として、回路WLDと、回路BLDと、回路CVCと、を有する。回路WLDは、ワード線ドライバ回路として機能し、配線WLに電気的に接続されている。回路BLDは、ビット線ドライバ回路として機能し、配線BLと配線BLJとに電気的に接続されている。回路CVCは、定電圧を生成し、かつ当該定電圧を出力する電圧源として機能し、配線CLに接続されている。なお、回路CVCは、周辺回路OSCに含まれていなくてもよく、例えば、半導体装置の外部に設けられていてもよい。この場合、半導体装置は、外部からメモリセル部MCLに定電圧が与えられる構成となる。
【0067】
なお、メモリセルMCの回路構成によっては、配線CLから印加される定電圧を必要としなくてもよい場合がある。その場合、本発明の一態様の半導体装置は、配線CLを有さない構成としてもよい。つまり、周辺回路OSCは、回路CVCを有さない構成としてよい。
【0068】
なお、図2Aでは、メモリセル部MCLは、1つのメモリセルアレイMCAを有する構成を図示しているが、本発明の一態様は、これに限定されない。例えば、図2Bに示すとおり、メモリセル部MCLは、メモリセルアレイMCAが複数個、基板上に列を成すように形成された構成としてもよい。また、例えば、図2Cに示すとおり、メモリセル部MCLは、メモリセルアレイMCAが複数、基板上に積層された構成としてもよい。
【0069】
次に、図2Aに示す半導体装置とは異なる、メモリセル部MCLと周辺回路OSCの構成について説明する。
【0070】
図3には、図1Aのメモリセル部MCLが、NANDメモリデバイスを有する構成例を示している。
【0071】
メモリセルアレイMCAは、複数本のストリングSRGと、ストリングSRGJと、を有する。ストリングSRGは、配線BLに電気的に接続され、ストリングSRGJは、配線BLJに電気的に接続されている。それぞれのストリングは、直列に電気的に接続された複数のトランジスタCTrと、選択用トランジスタであるトランジスタBTr及びトランジスタSTrと、を有する。なお、1個のトランジスタCTrは、セルトランジスタとして機能し、ストリングSRGが有するメモリセルMC、又はストリングSRGJが有する冗長メモリセルMCJに含まれる。
【0072】
一般的に、セルトランジスタは、ノーマリーオン特性で動作するトランジスタであり、制御ゲートと、電荷蓄積層と、を有する。電荷蓄積層は、トンネル絶縁膜を介して、チャネル形成領域と重畳する領域に設けられ、制御ゲートは、ブロッキング膜を介して、電荷蓄積層と重畳する領域に設けられる。セルトランジスタは、制御ゲートに書き込み電位を印加し、かつセルトランジスタの第1端子、又は第2端子の一方に所定の電位を与えることによってトンネル電流が発生して、当該セルトランジスタのチャネル形成領域から電荷蓄積層に電子が注入される。これにより、電荷蓄積層に電子が注入されたセルトランジスタでは、しきい値電圧が高くなる。なお、電荷蓄積層の代わりとして、浮遊ゲートを用いてもよい。
【0073】
トランジスタBTr、トランジスタCTr、トランジスタSTrのチャネル形成領域は、例えば、シリコン、ゲルマニウム、ガリウムヒ素、シリコンカーバイド(SiC)、実施の形態3で説明する金属酸化物などのいずれか一、又は上記から選ばれた複数の材料を有することが好ましい。特に、当該チャネル形成領域において、インジウム、元素M(元素Mとしては、例えば、アルミニウム、ガリウム、イットリウム、錫など)、亜鉛から一、又は複数選ばれた金属酸化物が含まれる場合、当該金属酸化物は、ワイドギャップ半導体として機能することがあり、当該金属酸化物がチャネル形成領域に含まれているトランジスタBTr、トランジスタCTr、トランジスタSTrは、オフ電流が非常に低い特性を有する。つまり、オフ状態となっているトランジスタBTr、トランジスタCTr、トランジスタSTrにおけるリーク電流を低くすることができるため、半導体装置の消費電力を低減することができる場合がある。
【0074】
次に、配線BLに電気的に接続されているストリングSRGの接続構成を説明する。トランジスタBTrの第1端子は配線BLに電気的に接続され、トランジスタSTrの第1端子は、配線CLに電気的に接続されている。直列に電気的に接続されている複数のトランジスタCTrの一端には、トランジスタBTrの第2端子が電気的に接続され、直列に電気的に接続されている複数のトランジスタCTrの他端には、トランジスタSTrの第2端子が電気的に接続されている。
【0075】
また、配線BLJに電気的に接続されているストリングSRGJは、配線BLに電気的に接続されているストリングと同様に、直列に電気的に接続された複数のトランジスタCTrと、選択用トランジスタであるトランジスタBTr及びトランジスタSTrと、を有する。
【0076】
配線BSL、配線SSLは、書き込み、読み出し、消去などの動作を行うときに、当該動作を施されるストリングを選択するための配線として機能する。配線BSLは、メモリセル部MCLに含まれるトランジスタBTrのゲートに電気的に接続され、配線SSLは、メモリセル部MCLに含まれるトランジスタSTrのゲートに電気的に接続されている。
【0077】
なお、図3において、メモリセル部MCLは、1本の配線BLにつき1本のストリングSRG、配線BLJに1本のストリングSRGJが電気的に接続されている構成としているが、本発明の一態様は、これに限定されない。例えば、図4に示すとおり、メモリセル部MCLは、1本の配線BLにつき複数本のストリングSRGが電気的に接続された構成、及び配線BLJに複数本のストリングSRGJが電気的に接続された構成としてもよい。
【0078】
ここで、図2乃至図4に示す回路BLDの詳細について説明する。図5は、本発明の一態様の半導体装置に含まれる回路BLDの一例を示しており、回路BLDは、回路BLDaと、回路ESCと、を有する。
【0079】
回路BLDaは、メモリセルMC、又は冗長メモリセルMCJに書き込むためのデータ信号WDATAを配線BL、配線BLJに送信する機能と、メモリセルMC、又は冗長メモリセルMCJから読み出されたデータを適切に処理して、データ信号RDATAとして外部に出力する機能と、有する。
【0080】
例えば、回路BLDaは、書き込み回路WC、プリチャージ回路PRC、センスアンプSA、カラムデコーダCD、出力回路OPCを有する構成とすることができる。
【0081】
カラムデコーダCDは、外部から取得したアドレス信号ADDRに応じて、書き込み、又は読み出しの対象となるメモリセルMCを有する配線BLを選択する機能を有する。また、メモリセルMCが不良セルであった場合、カラムデコーダCDは、冗長メモリセルMCJを有する配線BLJを選択する機能を有してもよい。また、書き込み回路WCは、カラムデコーダCDによって選択された配線BL(配線BLJの場合もある。)にデータ信号WDATAを送信する機能を有する。
【0082】
プリチャージ回路PRCは、配線BL、配線BLJに定電圧をプリチャージする機能を有する。また、センスアンプSAは、配線BL、配線BLJから読み出されたデータ信号を増幅する機能を有する。なお、増幅されたデータ信号は、データ信号RDATAとして、出力回路OPCを介して、外部に出力される。
【0083】
回路ESCは、メモリセル部MCLに不良セルが見つかった場合に、不良セルが含まれる列に対して書き込み動作、及び読み出し動作を停止し、不良セルの代わりに冗長メモリセルMCJに対して書き込み動作、読み出し動作を行う機能を有する。回路ESCは、例えば、外部から、不良セルが配置されているアドレス情報を有する信号ERCを受け取って、信号ERCに応じて、配線BLと回路BLDaとの間、及び配線BLJと回路BLDaとの間、の導通状態、又は非導通状態の切り替えを行う。
【0084】
なお、冗長メモリセルMCJに対して書き込みを行わない場合(メモリセル部MCLに不良セルが見つかっていない場合)には、配線BLと回路BLDaとの間を導通状態にし、かつ配線BLJと回路BLDaとの間を非導通状態にすればよい。このように回路ESCを動作させるには、例えば、回路ESCに、その命令信号として、信号INIを送信すればよい。
【0085】
<回路ESCの構成例1>
回路ESCの具体例な回路構成を図6Aに示す。なお、図6Aでは、回路ESCの他に、回路ESCとの電気的な接続の構成を示すため回路BLDaも図示している。
【0086】
回路ESCは、回路ESCaと、回路ESCbと、を有する。回路ESCbは、スイッチSW[1]乃至スイッチSW[n]と、スイッチSWJと、を有する。ここでのnは、1以上の整数であって、メモリセルアレイMCAに含まれるマトリクス状に配置されたメモリセルMCの列数とする。なお、図6Aには、スイッチSW[j]を図示しており、jは1以上n以下の整数とする。
【0087】
スイッチSW[1]乃至スイッチSW[n]、スイッチSWJとしては、例えば、電気的なスイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。電気的なスイッチの一例としては、トランジスタ(例えば、バイポーラトランジスタ、MOSトランジスタなど)、ダイオード(例えば、PNダイオード、PINダイオード、ショットキーダイオード、MIM(Metal Insulator Metal)ダイオード、MIS(Metal Insulator Semiconductor)ダイオード、ダイオード接続のトランジスタなど)、又はこれらを組み合わせた論理回路(例えば、アナログスイッチなど)などがある。また、機械的なスイッチの一例としては、デジタルマイクロミラーデバイス(DMD)のように、MEMS(マイクロ・エレクトロ・メカニカル・システム)技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【0088】
本実施の形態では、スイッチSW[1]乃至スイッチSW[n]、スイッチSWJのそれぞれは、一例として、図6Cに示すとおり、nチャネル型のトランジスタTRとする。トランジスタTRの第1端子は、スイッチSW[j]の第1端子に電気的に接続され、トランジスタTRの第2端子は、スイッチSW[j]の第2端子に電気的に接続され、トランジスタTRのゲートは、スイッチSW[j]の制御端子に電気的に接続されている。このため、スイッチSW[1]乃至スイッチSW[n]、スイッチSWJのそれぞれは、制御端子に高レベル電位が印加されたときにオン状態となり、制御端子に低レベル電位が印加されたときにオフ状態となるものとする。また、当該トランジスタは、チャネル形成領域に、実施の形態3で説明する金属酸化物を有することが好ましい。トランジスタのチャネル形成領域に金属酸化物を有することで、トランジスタのオフ電流を極めて低くすることができるため、トランジスタがオフ状態のときに発生するリーク電流による消費電力を低くすることができる。
【0089】
スイッチSW[1]乃至スイッチSW[n]と、スイッチSWJと、のそれぞれの制御端子には、回路ESCaが電気的に接続されている。また、スイッチSW[1]乃至スイッチSW[n]のそれぞれの第1端子と、スイッチSWJの第1端子と、は、回路BLDaに電気的に接続されている。加えて、スイッチSW[1]乃至スイッチSW[n]のそれぞれの第2端子は、複数の配線BLに電気的に接続され、スイッチSWJの第2端子は、配線BLJに電気的に接続されている。
【0090】
回路ESCaは、スイッチSW[1]乃至スイッチSW[n]と、スイッチSWJと、の制御端子に対して高レベル電位、又は低レベル電位を与える機能を有する。具体的には、回路ESCaは、メモリセルMCに不良セルが見つかったとき、そのメモリセルMCが含まれている列の配線BLと、回路BLDaと、の間を非導通状態にするため、スイッチSW[1]乃至スイッチSW[n]の該当するスイッチの制御端子に低レベル電位を印加する。そして、回路ESCaは、不良セルの代わりとして冗長メモリセルMCJが含まれている列の配線BLJと、回路BLDaと、の間を導通状態にするため、スイッチSWJの制御端子に高レベル電位を印加する。
【0091】
<動作方法1>
ここで、図6Aに示す回路BLDを有する半導体装置の動作方法の一例について説明する。図8Aに示すフローチャートは、図6Aに示す回路BLDを有する半導体装置のデータの書き込み動作の方法の例を示したものである。なお、図8Aのフローチャートには、動作の開始を示す“START”と、動作の終了を示す“END”とを図示している。
【0092】
〔ステップST1-0〕
初めに、回路ESCに信号INIが入力される。回路ESCは、信号INIを受け取ることで、スイッチSW[1]乃至スイッチSW[n]をオン状態にし、スイッチSWJをオフ状態にする。具体的には、信号INIが回路ESCaに送られることで、回路ESCaは、スイッチSW[1]乃至スイッチSW[n]のそれぞれの制御端子に高レベル電位を印加し、スイッチSWJの制御端子に低レベル電位を印加する。
【0093】
〔ステップST1-1〕
半導体装置の周辺回路OSCに含まれる回路BLDにデータ信号WDATAとアドレス信号ADDRが入力される。
【0094】
〔ステップST1-2〕
次に、回路BLDに含まれるカラムデコーダCDは、アドレス信号ADDRを基に、データ信号WDATAの書き込み先となるメモリセルMCが含まれる列の配線BLを選択する。また、この際、回路WLDによって、データ信号WDATAの書き込み先となるメモリセルMCが電気的に接続されている配線WLが選択される。
【0095】
〔ステップST1-3〕
回路BLDaは、選択された配線BLにデータ信号WDATAを送信して、アドレス信号ADDRに基づくメモリセルMCにデータを書き込む。なお、回路BLDaに増幅回路、電位レベル変換回路などを設けて、配線BLに送信するデータ信号WDATAの電位を適切に調整してもよい。
【0096】
〔ステップST1-4〕
データ信号WDATAがメモリセルMCに書き込まれた後、そのメモリセルMCから書き込まれたデータの読み出しが行われ、書き込まれたデータと読み出されたデータとが一致するかどうかの判定が行われる。具体的には、メモリセルMCから読み出されたデータは、データ信号RDATAとして回路BLDに送信されて、エラーチェックが行われる。このとき、読み出されたデータが書き込まれたデータと異なる場合、そのメモリセルMCを不良セルとして判定する。
【0097】
なお、エラーチェックとしては、例えば、パリティチェック、チェックサム、巡回符号などを用いることができる。また、単に、書き込みに用いたデータ信号WDATAのデータと、読み出しに用いたデータ信号RDATAのデータと、を比較して判定してもよい。その場合、メモリセル部MCLの他に、別の記憶装置にデータ信号WDATAを書き込み、次に、メモリセルMCから書き込まれたデータをデータ信号RDATAとして読み出して、当該記憶装置に書き込まれたデータと比較すればよい。
【0098】
エラーチェックで、メモリセルMCに書き込まれたデータと読み出されたデータとが一致する場合(図8AのステップST1-4のYES)、書き込み動作は終了する。また、メモリセルMCに書き込まれたデータと読み出されたデータとが一致しない場合(図8AのステップST1-4のNO)、動作はステップST1-5に移行する。
【0099】
〔ステップST1-5〕
ステップST1-4において、データ信号WDATAが書き込まれたメモリセルMCが不良セルと判定されることで、ステップST1-5では、その判定の結果を含む信号ERCが回路ESCaに入力される。信号ERCは、不良セルであるメモリセルMCのアドレスが含まれており、回路ESCaは、信号ERCに応じて、スイッチSW[1]乃至スイッチSW[n]のそれぞれの制御端子に高レベル電位、又は低レベル電位の一方を印加し、不良セルが含まれない列の配線BLと回路BLDaとの間を導通状態にし、不良セルが含まれる列の配線BLと回路BLDaとの間を非導通状態にする。そして、メモリセルアレイMCAに不良セルが含まれる場合、回路ESCaは、スイッチSWJの制御端子に高レベル電位を印加して、配線BLJと回路BLDaとの間を導通状態にする。
【0100】
〔ステップST1-6〕
その後、カラムデコーダCDによって、アドレス信号ADDRを基に、データ信号WDATAの書き込み先となるメモリセルMCJが含まれる列の配線BLJが選択される。なお、ステップST1-2のときと、データ信号WDATAの書き込み先と異なるため、ステップST1-6において回路BLDaに送られたアドレス信号ADDRは、ステップST1-2のときに送られたアドレス信号ADDRと異なる。
【0101】
また、この際、回路WLDによって、データ信号WDATAの書き込み先となるメモリセルMCが電気的に接続されている配線WLが選択される。なお、ステップST1-6で選択された配線WLは、ステップST1-2で選択された配線WLと同一の配線としてもよいし、異なっていてもよい。
【0102】
〔ステップST1-7〕
回路BLDaは、選択された配線BLJにデータ信号WDATAを送信して、冗長メモリセルMCJにデータを書き込む。以上によって、書き込み動作が終了する。
【0103】
なお、図2の半導体装置のメモリセル部MCLでは、冗長メモリセルMCJを1列しか図示していないが、上述した通り、状況に応じて2列以上としてもよい。そのため、図6Aの回路ESCでは、配線BLJの本数(冗長メモリセルMCJの列数)に応じて、スイッチSWJを複数個設けてもよい。
【0104】
<回路ESCの構成例2>
次に、図6Aの別の例として、回路ESCの具体例な回路構成を図6Bに示す。なお、図6Bでは、図6Aと同様に、回路ESCの他に、回路ESCとの電気的な接続の構成を示すため回路BLDaも図示している。
【0105】
回路ESCは、回路ESCaと、回路ESCbと、を有し、回路ESCbは、スイッチSX[1]乃至スイッチSX[n]を有する。スイッチSX[1]乃至スイッチSX[n]は、第1端子乃至第3端子と、制御端子と、を有し、制御端子に入力される電圧に応じて、第1端子と第2端子又は第3端子の一方との間を導通状態にし、又は第1端子と第2端子又は第3端子の他方との間を非導通状態にする機能を有する。例えば、スイッチSX[1]乃至スイッチSX[n]は、スイッチSX[1]乃至スイッチSX[n]の制御端子に高レベル電位が印加されることで、第1端子と第2端子との間が導通状態となり、第1端子と第3端子との間が非導通状態となる。また、例えば、スイッチSX[1]乃至スイッチSX[n]は、スイッチSX[1]乃至スイッチSX[n]の制御端子に低レベル電位が印加されることで、第1端子と第3端子との間が導通状態となり、第1端子と第2端子との間が非導通状態となる。
【0106】
スイッチSX[1]乃至スイッチSX[n]のそれぞれは、一例として、図6Dに示す構成とすることができる。図6Dにおいて、スイッチSX[j]は、トランジスタTR1と、トランジスタTR2と、論理回路INV3と、を有する。論理回路INV3は、入力端子に入力された信号における反転信号を出力端子に出力する機能、つまりインバータ回路としての機能を有する。スイッチSX[j]の第1端子は、トランジスタTR1の第1端子と、トランジスタTR2の第1端子と、に電気的に接続され、スイッチSX[j]の第2端子は、トランジスタTR1の第2端子に電気的に接続され、スイッチSX[j]の第3端子は、トランジスタTR2の第2端子に電気的に接続されている。スイッチSX[j]の制御端子は、トランジスタTR1のゲートと、論理回路INV3の入力端子に電気的に接続され、論理回路INV3の出力端子はトランジスタTR2のゲートに電気的に接続されている。この構成により、制御端子に入力される電圧に応じて、第1端子と第2端子又は第3端子の一方との間を導通状態にし、又は第1端子と第2端子又は第3端子の他方との間を非導通状態にすることができる。また、トランジスタTR1、トランジスタTR2は、トランジスタTRと同様に、チャネル形成領域に酸化物半導体を有することが好ましい。また、図6Dに示すスイッチSX[j]の構成は一例であって、周辺の回路の構成などに応じて、スイッチSX[j]の構成を変更してもよい。
【0107】
スイッチSX[1]乃至スイッチSX[n]のそれぞれの第1端子は、回路BLDaに電気的に接続され、スイッチSX[1]乃至スイッチSX[n]のそれぞれの第2端子は、配線BLに電気的に接続され、スイッチSX[1]乃至スイッチSX[n]のそれぞれの第3端子は、配線BLJに電気的に接続されている。
【0108】
図6Bに示す回路ESCは、図6Aの回路ESCと同様に、メモリセルMCの不良セルの判定の結果を信号ERCとして入力されることによって、信号ERCに応じて、スイッチSX[1]乃至スイッチSX[n]のそれぞれの制御端子に高レベル電位、又は低レベル電位を印加する。例えば、j列目のメモリセルMCが不良セルであった場合、回路ESCは、j列の配線BLと、回路BLDと、の間を非導通状態にするため、スイッチSX[j]の制御端子に低レベル電位を印加する。一方、スイッチSX[j]の第1端子と第3端子との間が導通状態になるため、回路BLDaと配線BLJとの間は、導通状態になる。
【0109】
なお、冗長メモリセルMCJに対して書き込みを行わない場合(メモリセル部MCLに不良セルが見つかっていない場合)には、配線BLと回路BLDaとの間を導通状態にし、かつ配線BLJと回路BLDaとの間を非導通状態にすればよい。このように回路ESCを動作させるには、例えば、回路ESCに、その命令信号として、信号INIを送信すればよい。
【0110】
なお、図6Bの回路ESCは、1列乃至n列のうち、ある1列のメモリセルMCが不良セルであった場合に好適である。
【0111】
<動作方法2>
次に、図6Bに示す回路BLDを有する半導体装置の動作方法について説明する。図8Bに示すフローチャートは、図6Bに示す回路BLDを有する半導体装置のデータの書き込み動作の方法の例を示したものである。なお、図6Aの回路BLD、及び図8Aのフローチャートの動作例と内容が重複する部分については、説明を省略する場合がある。
【0112】
〔ステップST2-0〕
ステップST2-0では、図8AのステップST1-0と同様に、回路ESCに信号INIが入力される。具体的には、図6Bの回路BLDの場合、回路ESCは、信号INIを受け取ることで、回路ESCaからスイッチSX[1]乃至スイッチSX[n]のそれぞれの制御端子に高レベル電位を与えて、スイッチSX[1]乃至スイッチSX[n]のそれぞれによって配線BLと回路BLDaとが電気的に接続するように動作する。
【0113】
〔ステップST2-1乃至ステップST2-4〕
ステップST2-1乃至ステップST2-4については、ステップST1-1乃至ステップST1-4と同様の動作であるため、ステップST1-1乃至ステップST1-4の説明の記載を参酌する。
【0114】
なお、エラーチェックで、メモリセルMCに書き込まれたデータと読み出されたデータとが一致する場合(図8BのステップST2-4のYES)、書き込み動作は終了する。また、メモリセルMCに書き込まれたデータと読み出されたデータとが一致しない場合(図8BのステップST2-4のNO)、動作はステップST2-5に移行する。
【0115】
〔ステップST2-5〕
ステップST2-4において、データ信号WDATAが書き込まれたメモリセルMCが不良セルと判定されることで、ステップST2-5では、その判定の結果を含む信号ERCが回路ESCaに入力される。信号ERCは、不良セルであるメモリセルMCのアドレスが含まれており、回路ESCaは、信号ERCに応じて、スイッチSX[1]乃至スイッチSX[n]のそれぞれの制御端子に高レベル電位、又は低レベル電位を印加し、不良セルが含まれる列の配線BLと回路BLDaとの間を非導通状態にし、その列の配線BLの代わりに配線BLJと回路BLDaとの間を導通状態にする。ここでは、例えば、メモリセル部MCLのj列目のメモリセルMCが不良セルと判定されたものとし、スイッチSX[j]の制御端子には低レベル電位が印加され、スイッチSX[j]の第1端子と第3端子との間が導通状態になったものとする。
【0116】
〔ステップST2-6〕
ステップST2-5より前において、カラムデコーダCDは、ステップST2-2に送信されたアドレス信号ADDRを基に、データ信号WDATAの書き込み先となるメモリセルMCが含まれる列の配線BLを選択している。ステップST2-6では、カラムデコーダCDによって配線BLが選択されている状態で、回路BLDaは、データ信号WDATAの送信を行う。
【0117】
ところで、ステップST2-5において、スイッチSX[j]の第1端子と第3端子との間が導通状態になったため、回路BLDaから送られるデータ信号WDATAは、j列目の配線BLでなく、冗長メモリセルMCJに電気的に接続されている配線BLJに送信される。これにより、図6Bの回路BLDによる書き込み動作が完了する。
【0118】
なお、図6Aの回路BLDでは、メモリセル部MCLに不良セルが見つかった後は、データ信号WDATAの書き込み先を不良セルから冗長メモリセルMCJに変更するため、アドレス信号ADDRの内容を変更する必要があるが、図6Bの回路BLDに含まれる回路ESCは、上述のとおり、信号ERCと、スイッチSX[1]乃至スイッチSX[n]のいずれか一とによって、書き込み先を配線BLから配線BLJに切り替えることができるため、アドレス信号ADDRの内容を変更する必要はない。
【0119】
なお、本実施の形態に示す構成例の動作方法は、図8A、及び図8Bに示したステップST1-0乃至ステップST1-7、ステップST2-0乃至ステップST2-6に限定されない。本明細書等において、フローチャートに示す処理は、機能毎に分類し、互いに独立したステップとして示している。しかしながら実際の処理等においては、フローチャートに示す処理を機能毎に切り分けることが難しく、一つのステップに複数のステップが係わる場合や、複数のステップにわたって一つのステップが関わる場合があり得る。そのため、フローチャートに示す処理は、明細書で説明したステップ毎に限定されず、状況に応じて適切に入れ替えることができる。具体的には、状況に応じて、ステップの順序の入れ替え、ステップの追加、及び削除などを行うことができる。
【0120】
なお、本発明の一態様の半導体装置は、図2A乃至図2C図3、及び図4に示した半導体装置、図5図6A、及び図6Bに示した回路を有する半導体装置に限定されない。本発明の一態様の半導体装置は、図2A乃至図2C図3、及び図4に示した半導体装置、図5図6A、及び図6Bに示した回路を有する半導体装置の構成を適宜変更したものとしてもよい。例えば、図6A又は図6Bに示した回路BLDの構成を図7に示す回路BLDの構成に変更してもよい。図7の回路BLDは、図6A又は図6Bの回路BLDに回路OSMが電気的に接続され、配線BLJとの電気的な接続を除いた構成となっている。但し、図7において、周辺回路OSCに含まれている回路WLD、回路CVCの図示を省略している。回路OSMは、例えば、周辺回路OSCに設けることができる回路であって、データを記憶するメモリセルを有する。つまり、図7の回路BLDは、メモリセル部MCLで不良セルがあった場合に、不良セルの代わりに回路OSMに含まれるメモリセルにデータを書き込む構成となっている。また、周辺回路OSCを単極性回路として構成する場合、回路OSMは、回路BLDなどに含まれるトランジスタと同じプロセスで作製することができる。なお、図7では、回路BLDの外部に回路OSMを設けた構成を示しているが、回路OSMは、回路BLDに含まれた構成としてもよい。また、図7の回路BLDは、配線BLJとの電気的な接続を除いた構成となっているため、図7の回路BLDに電気的に接続されているメモリセル部MCLは、冗長メモリセルMCJを有さなくてもよい。
【0121】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【0122】
(実施の形態2)
本実施の形態では、実施の形態1で説明したメモリセル部MCLに含まれるメモリセルMC、冗長メモリセルMCJの構成例について説明する。
【0123】
<構成例1>
図9Aは、メモリセルアレイMCAとしてDRAM(Dynamic Random Access Memory)を適用した構成例を示している。
【0124】
図9AのメモリセルアレイMCAにおいて、メモリセルMC、冗長メモリセルMCJのそれぞれは、トランジスタM1と、容量素子C1と、を有する。
【0125】
メモリセルMCにおいて、トランジスタM1の第1端子は、配線BLに電気的に接続され、トランジスタM1の第2端子は、容量素子C1の第1端子に電気的に接続され、トランジスタM1のゲートは、複数の配線WLの一に電気的に接続されている。容量素子C1の第2端子は、配線CLに電気的に接続されている。
【0126】
冗長メモリセルMCJにおいて、トランジスタM1の第1端子は、配線BLJに電気的に接続され、トランジスタM1の第2端子は、容量素子C1の第1端子に電気的に接続され、トランジスタM1のゲートは、複数の配線WLの一に電気的に接続されている。容量素子C1の第2端子は、配線CLに電気的に接続されている。
【0127】
配線CLに入力される定電位としては、例えば、低レベル電位、接地電位などとすることができる。
【0128】
なお、図9AのメモリセルアレイMCAにおいて、トランジスタM1は、nチャネル型トランジスタとして図示しているが、トランジスタM1は、pチャネル型トランジスタとしてもよい。また、図9AのメモリセルアレイMCAだけでなく、本明細書等に図示しているnチャネル型トランジスタは、pチャネル型トランジスタに置き換えることができる場合がある。また、逆に、本明細書等に図示しているpチャネル型トランジスタは、nチャネル型トランジスタに置き換えることができる場合がある。
【0129】
また、図9AのメモリセルアレイMCAに含まれるトランジスタM1を初めとして、本明細書等に記載しているトランジスタは、シリコンがチャネル形成領域に含まれているSiトランジスタとすることができる。また、シリコンとしては、例えば、水素化アモルファスシリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることができる。また、本明細書等に記載しているトランジスタは、OSトランジスタとすることができる。また、OSトランジスタについては、実施の形態3で後述する。また、OSトランジスタ、Siトランジスタ以外のトランジスタとしては、Geなどの半導体を活性層としたトランジスタ、ZnSe、CdS、GaAs、InP、GaN、SiGeなどの化合物半導体を活性層としたトランジスタ、カーボンナノチューブを活性層としたトランジスタ、有機半導体を活性層としたトランジスタ等を用いることができる。
【0130】
特に、OSトランジスタにおいて、チャネル形成領域に含まれる金属酸化物は、インジウム、元素M(元素Mとしては、アルミニウム、ガリウム、イットリウム、スズなどが挙げられる。)、亜鉛の少なくとも一を含む酸化物であることがより好ましい。また、当該金属酸化物がチャネル形成領域に含まれるOSトランジスタのオフ電流は、チャネル幅1μmあたり10aA(1×10-17A)以下、好ましくはチャネル幅1μmあたり1aA(1×10-18A)以下、さらには好ましくはチャネル幅1μmあたり10zA(1×10-20A)以下、さらに好ましくはチャネル幅1μmあたり1zA(1×10-21A)以下、さらに好ましくはチャネル幅1μmあたり100yA(1×10-22A)以下とすることができる。また当該OSトランジスタは、金属酸化物のキャリア濃度が低いため、OSトランジスタの温度が変化した場合でも、オフ電流は低いままとなる。例えば、OSトランジスタの温度が150℃であっても、オフ電流を、チャネル幅1μmあたり100zAとすることもできる。
【0131】
特に、トランジスタM1としてOSトランジスタを用いたDRAMを、DOSRAM(Dynamic Oxide Semiconductor Random Access Memory)と呼称する場合がある。
【0132】
<構成例2>
メモリセルアレイMCAは、図9Aに示す回路図に限定されず、図9Aの回路図を適宜変更した構成としてもよい。例えば、図9Bに示すとおり、図9AのメモリセルアレイMCAにおいて、トランジスタM1にバックゲートを設けた構成としてもよい。
【0133】
図9Bでは、トランジスタM1のバックゲートの電気的な接続を図示していないが、所望するトランジスタM1の動作又は特性に応じて、トランジスタM1のバックゲートの接続先を決めることができる。例えば、トランジスタM1のバックゲートの電気的な接続先としては、トランジスタM1のゲートとすることができる。トランジスタM1のゲートとバックゲートを電気的に接続することによって、トランジスタM1のオン状態のときに流れる電流を大きくすることができる。また、例えば、トランジスタM1のバックゲートに、外部回路と電気的に接続するための配線を設けて、当該外部回路によってトランジスタM1のバックゲートに電位を与えて、しきい値電圧を上げてもよい。このような構成にすることにより、外部回路によってトランジスタM1のオフ電流を小さくすることができる。
【0134】
図9BのメモリセルアレイMCAにおいて、バックゲートを有するトランジスタM1としては、例えば、上述したOSトランジスタを用いることができる。
【0135】
なお、本構成例では、図9AのメモリセルアレイMCAのトランジスタM1にバックゲートを設けた構成を説明したが、別の構成に含まれているトランジスタにバックゲートを設けてもよい。つまり、本明細書等に記載しているトランジスタを、バックゲートを有するトランジスタとすることができる。
【0136】
<構成例3>
図9Cは、メモリセルアレイMCAとしてReRAM(Resistive Random Access Memory)を適用した構成例を示している。
【0137】
図9Cのメモリセル部MCLにおいて、メモリセルMC、冗長メモリセルMCJのそれぞれは、トランジスタM1と、抵抗変化素子VRと、を有する。図9Cに示すメモリセル部MCLは、図9Aのメモリセル部MCLにおいて、容量素子C1の代わりに抵抗変化素子VRを用いている。
【0138】
<構成例4>
図9Dは、メモリセルアレイMCAとしてMRAM(Magnetoresistive Random Access Memory)を適用した構成例を示している。
【0139】
図9Dのメモリセル部MCLにおいて、メモリセルMC、冗長メモリセルMCJのそれぞれは、トランジスタM1と、MTJ(Magnetic Tunnnel Junction)素子MRと、を有する。図9Dに示すメモリセル部MCLは、図9Aのメモリセル部MCLにおいて、容量素子C1の代わりにMTJ素子MRを用いている。
【0140】
<構成例5>
図9Eは、メモリセルアレイMCAとして相変化メモリ(相変化メモリを含む記憶装置をPRAMと呼ぶ場合がある。)を適用した構成例を示している。
【0141】
図9Eのメモリセル部MCLにおいて、メモリセルMC、冗長メモリセルMCJのそれぞれは、トランジスタM1と、相変化メモリPCMと、を有する。図9Cに示すメモリセル部MCLは、図9Aのメモリセル部MCLにおいて、容量素子C1の代わりに相変化メモリPCMを用いている。
【0142】
製造工程において、PRAMに含まれる相変化メモリPCMは、DRAMに用いられる容量素子C1の誘電体材料を相変化材料に置き換えることによって、作製することができる。つまり、DRAMの製造装置を利用することによって、PRAMを作製することができる。
【0143】
<構成例6>
図10Aは、2トランジスタ1容量素子の構成となっているメモリセルを含むメモリセルアレイMCAの例を示している。メモリセルMC(冗長メモリセルMCJ)は、トランジスタM2、トランジスタM3と、容量素子C2と、を有する。
【0144】
i行目のメモリセルMCにおいて、トランジスタM2の第1端子は、容量素子C2の第1端子と電気的に接続され、トランジスタM2の第2端子は、配線WBLと電気的に接続され、トランジスタM2のゲートは、配線WL[i]と電気的に接続されている。容量素子C2の第2端子は、配線WRL[i]と電気的に接続されている。トランジスタM3の第1端子は、配線RBLと電気的に接続され、トランジスタM3の第2端子は、配線SLと電気的に接続され、トランジスタM3のゲートは、容量素子C2の第1端子と電気的に接続されている。なお、図10Aでは、配線WL[i]、配線WRL[i]を図示せず、配線WL[1]、配線WL[m]、配線WL[1]、配線WL[m]を図示している。
【0145】
i行目の冗長メモリセルMCJにおいて、トランジスタM2の第1端子は、容量素子C2の第1端子と電気的に接続され、トランジスタM2の第2端子は、配線WBLJと電気的に接続され、トランジスタM2のゲートは、配線WL[i]と電気的に接続されている。容量素子C2の第2端子は、配線CLと電気的に接続されている。トランジスタM3の第1端子は、配線RBLJと電気的に接続され、トランジスタM3の第2端子は、配線SLJと電気的に接続され、トランジスタM3のゲートは、容量素子C2の第1端子と電気的に接続されている。
【0146】
配線WBL(配線WBLJ)は、書き込みビット線として機能し、配線RBL(配線RBLJ)は、読み出しビット線として機能し、配線WBL及び配線RBLのそれぞれは、実施の形態1で説明した配線BLに相当する。また、配線WLは、書き込みワード線として機能する。配線WRLは、読み出しワード線として機能する。例えば、データの書き込み時、データの読み出し時には、配線CLには高レベル電位を印加しておき、データ保持の最中には、配線WRLには低レベル電位、接地電位などを印加することが好ましい。配線SL(配線SLJ)は、メモリセルMC(冗長メモリセルMCJ)から読み出すときに、所定の電位を与える配線として機能する。なお、ここで述べた配線SL(配線SLJ)は、実施の形態1で説明した配線CLに相当する。
【0147】
i行目のメモリセルMC(冗長メモリセルMCJ)にデータの書き込みを行う場合、配線WL[i]に高レベル電位を印加し、トランジスタM2をオン状態、つまり、配線WBL(配線WBLJ)と容量素子C2の第1端子との間を導通状態にすることによって行われる。具体的には、トランジスタM2がオン状態のときに、配線WBL(配線WBLJ)に記録する情報に対応する電位を印加し、容量素子C2の第1端子、及びトランジスタM3のゲートに該電位を書き込む。その後、配線WL[i]に低レベル電位を印加し、トランジスタM2をオフ状態にすることによって、容量素子C2の第1端子の電位、及びトランジスタM3のゲートの電位を保持する。
【0148】
i行目のメモリセルMC(冗長メモリセルMCJ)からデータの読み出しを行う場合、配線SL(配線SLJ)に所定の電位を印加することによって行われる。トランジスタM3のソース-ドレイン間に流れる電流、及びトランジスタM3の第1端子の電位は、トランジスタM3のゲートの電位、及びトランジスタM3の第2端子の電位によって決まるので、トランジスタM3の第1端子に接続されている配線RBL(配線RBLJ)の電位を読み出すことによって、容量素子C2の第1端子(又はトランジスタM3のゲート)に保持されている電位を読み出すことができる。つまり、容量素子C2の第1端子(又はトランジスタM3のゲート)に保持されている電位から、このメモリセルに書き込まれている情報を読み出すことができる。
【0149】
また、実施の形態1で説明したメモリセルMC(冗長メモリセルMCJ)は、図10Aに示すメモリセルMC(冗長メモリセルMCJ)に限定されない。図10Aに示すメモリセルMC(冗長メモリセルMCJ)は、状況に応じて、回路の取捨、回路の接続の変更などをすることができる。例えば、トランジスタM2、トランジスタM3に、バックゲートが設けられたトランジスタを適用してもよい。
【0150】
特に、トランジスタM2としてOSトランジスタを適用した場合、図10Aに示すメモリセルMC(冗長メモリセルMCJ)を有する半導体装置をNOSRAM(Nonvolatile Oxide Semiconductor Random Access Memory)と呼称することができる。
【0151】
<構成例7>
図10Bは、SRAM(Static Random Access Memory)の一例を示したメモリセルMC(冗長メモリセルMCJ)である。メモリセルMCは、トランジスタM4、トランジスタM4rと、論理回路INV1、論理回路INV2と、を有する。
【0152】
論理回路INV1、論理回路INV2は、その回路に入力された信号に対する反転信号を生成して出力する機能を有する。論理回路INV1、論理回路INV2としては、例えば、インバータ回路を適用することができる。また、インバータ回路以外では、例えば、NAND回路、NOR回路、XOR回路、又はこれらを組み合わせた論理回路などとすることができる。
【0153】
トランジスタM4の第1端子は配線BLに電気的に接続され、トランジスタM4の第2端子は論理回路INV1の入力端子と論理回路INV2の出力端子とに電気的に接続され、トランジスタM4のゲートは配線WLに電気的に接続されている。トランジスタM4rの第1端子は配線BLBに電気的に接続され、トランジスタM4rの第2端子は論理回路INV1の出力端子と論理回路INV2の入力端子とに電気的に接続され、トランジスタM4rのゲートは配線WLに電気的に接続されている。
【0154】
論理回路INV1、論理回路INV2のそれぞれの高電源入力端子は配線C1Lに電気的に接続され、論理回路INV1、論理回路INV2のそれぞれの低電源入力端子は配線C2Lに電気的に接続されている。配線C1Lは高レベル電位を与える配線として機能し、配線C2Lは低レベル電位を与える配線として機能し、また、配線C1L、配線C2Lは、実施の形態1で説明した配線CLに相当する。
【0155】
データの書き込みは、配線WLに高レベル電位を印加し、トランジスタM4をオン状態にし、配線BLと、論理回路INV1の入力端子及び論理回路INV2の出力端子と、の間を導通状態にすることによって行われる。また、このとき、トランジスタM4rもオン状態となり、配線BLBと、論理回路INV1の出力端子及び論理回路INV2の入力端子と、の間が導通状態になる。そのため、メモリセルMC(冗長メモリセルMCJ)にデータを書き込む際、配線BL、配線BLBのそれぞれから書き込み用のデータ信号を送信することができる。なお、配線BLに入力される書き込み用のデータ信号は、配線BLBに入力される信号の反転信号とするのが好ましい。
【0156】
また、実施の形態1で説明したメモリセルMC(冗長メモリセルMCJ)は、図10Bに示すメモリセルMC(冗長メモリセルMCJ)に限定されない。図10Bに示すメモリセルMC(冗長メモリセルMCJ)は、状況に応じて、回路の取捨、回路の接続の変更などをすることができる。例えば、図10Cに示すとおり、図10BのメモリセルMC(冗長メモリセルMCJ)にトランジスタM5、トランジスタM5rと、容量素子C3、容量素子C3rと、を設けた構成としてもよい。
【0157】
トランジスタM5の第1端子は、トランジスタM4の第2端子と、論理回路INV1の入力端子と、論理回路INV2の出力端子と、に電気的に接続され、トランジスタM5の第2端子は、容量素子C3の第1端子に電気的に接続され、トランジスタM5のゲートは配線W2Lに電気的に接続されている。トランジスタM5rの第1端子は、トランジスタM4rの第2端子と、論理回路INV1の出力端子と、論理回路INV2の入力端子と、に電気的に接続され、トランジスタM5rの第2端子は、容量素子C3rの第1端子に電気的に接続され、トランジスタM5rのゲートは配線W2Lに電気的に接続されている。容量素子C3、容量素子C3rのそれぞれの第2端子は、配線CLに電気的に接続されている。
【0158】
なお、図10CのメモリセルMC(冗長メモリセルMCJ)に図示している配線W1Lは、図10Bにおける配線WLに相当する。配線W2Lは、第2のワード線として機能し、トランジスタM5、トランジスタM5rの導通状態、非導通状態の切り替えを行う。また、配線W1L、配線W2Lは、実施の形態1で説明した配線WLに相当する。
【0159】
配線CLは、容量素子C3、容量素子C3rのそれぞれの第2端子に所定の電位を印加するための配線として機能する。なお、配線CLは、配線C1L、配線C2Lと共に、実施の形態1で説明した配線CLに相当する。
【0160】
配線W2Lによって、トランジスタM5、トランジスタM5rをオン状態にすることによって、トランジスタM4の第2端子と、容量素子C3の第1端子と、の間が導通状態になり、トランジスタM4rの第2端子と、容量素子C3rの第1端子と、の間が導通状態になる。これによって、容量素子C3の第1端子に、論理回路INV1の入力端子、及び論理回路INV2の出力端子の電位が書き込まれ、容量素子C3rの第1端子に、論理回路INV1の出力端子、及び論理回路INV2の入力端子の電位が書き込まれる。その後、配線W2Lによって、トランジスタM5、トランジスタM5rをオフ状態にすることによって、容量素子C3、容量素子C3rのそれぞれの第1端子をフローティング状態にすることができ、容量素子C3、容量素子C3rのそれぞれの第1端子に書き込まれた電位を保持することができる。このとき、配線C1L、配線C2Lからの電圧の供給を一時的に停止して、論理回路INV1、論理回路INV2の駆動を停止しても、トランジスタM5、トランジスタM5rと容量素子C3、容量素子C3rとによってデータの保持を行うことができる。
【0161】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【0162】
(実施の形態3)
本実施の形態では、上記実施の形態で説明した半導体装置の構成例、及び当該半導体装置に適用可能なトランジスタの構成例について説明する。
【0163】
図11に示す半導体装置は、一例として、記憶部100と、制御部200と、を有する。図11において、制御部200は、記憶部100の上方に重畳するように設けられている。図11に示す半導体装置は、例えば、図2A図3図4に示す半導体装置の一例とすることができる。具体的には、記憶部100は、図2A図3図4のいずれかにおけるメモリセル部MCL、又はメモリセルアレイMCAに相当し、制御部200は、図2A図3図4における周辺回路OSCに相当する。
【0164】
本発明の一態様の半導体装置を図11に示す構成にすることによって、記憶部100と、制御部200と、のそれぞれに含まれるトランジスタを互いに異なる構成にすることができる。具体的には、例えば、記憶部100に含まれるトランジスタをSiトランジスタとし、制御部200に含まれるトランジスタをOSトランジスタとすることができる。つまり、記憶部100と、制御部200と、を互いに重畳した構成にすることによって、性能、構成などが異なるトランジスタを同一の半導体装置に用いることができる。
【0165】
図11に示す半導体装置は、トランジスタ300と、トランジスタ500と、を有している。図14Aはトランジスタ500のチャネル長方向の断面図であり、図14Bはトランジスタ500のチャネル幅方向の断面図であり、図14Cはトランジスタ300のチャネル幅方向の断面図である。
【0166】
トランジスタ500は、チャネル形成領域に金属酸化物を有するトランジスタ(OSトランジスタ)である。トランジスタ500は、オフ電流が小さいため、これを半導体装置が有するOSトランジスタに用いることにより、長期にわたり書き込んだデータ電圧あるいは電荷を保持することが可能である。つまり、リフレッシュ動作の頻度が少ない、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。
【0167】
本実施の形態で説明する半導体装置は、図11に示すようにトランジスタ300、トランジスタ500を有する。トランジスタ500はトランジスタ300の上方に設けられている。
【0168】
トランジスタ300は、基板311上に設けられ、導電体316、絶縁体315、基板311の一部からなる半導体領域313、ソース領域又はドレイン領域として機能する低抵抗領域314a、及び低抵抗領域314bを有する。なお、トランジスタ300は、例えば、上記実施の形態におけるストリングSRG、メモリセルMC、冗長メモリセルMCJなどが有するトランジスタ等に適用することができる。
【0169】
また、基板311としては、半導体基板(例えば単結晶基板又はシリコン基板)を用いるのが好ましい。
【0170】
トランジスタ300は、図14Cに示すように、半導体領域313の上面及びチャネル幅方向の側面が絶縁体315を介して導電体316に覆われている。このように、トランジスタ300をFin型とすることにより、実効上のチャネル幅が増大することによりトランジスタ300のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ300のオフ特性を向上させることができる。
【0171】
なお、トランジスタ300は、pチャネル型、あるいはnチャネル型のいずれでもよい。
【0172】
半導体領域313のチャネルが形成される領域、その近傍の領域、ソース領域、又はドレイン領域となる低抵抗領域314a、及び低抵抗領域314bなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ge(ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAs(ガリウムヒ素)、GaAlAs(ガリウムアルミニウムヒ素)などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はGaAsとGaAlAs等を用いることで、トランジスタ300をHEMT(High Electron Mobility Transistor)としてもよい。
【0173】
低抵抗領域314a、及び低抵抗領域314bは、半導体領域313に適用される半導体材料に加え、ヒ素、リンなどのn型の導電性を付与する元素、又はホウ素などのp型の導電性を付与する元素を含む。
【0174】
ゲート電極として機能する導電体316は、ヒ素、リンなどのn型の導電性を付与する元素、もしくはホウ素などのp型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。
【0175】
なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【0176】
なお、図11及び図14Cに示すトランジスタ300は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をOSトランジスタのみの単極性回路(nチャネル型トランジスタのみ、などと同極性のトランジスタを意味する)とする場合、図12に示すとおり、トランジスタ300の構成を、酸化物半導体を用いているトランジスタ500と同様の構成にすればよい。なお、トランジスタ500の詳細については後述する。
【0177】
また、図12の半導体装置が形成される基板の種類としては、特定のものに限定されることはない。例えば、その基板の一例としては、半導体基板(例えば単結晶基板又はシリコン基板)、SOI基板、ガラス基板、石英基板、プラスチック基板、サファイアガラス基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、ポリテトラフルオロエチレン(PTFE)に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。
【0178】
トランジスタ300を覆って、絶縁体320、絶縁体322、絶縁体324、及び絶縁体326が順に積層して設けられている。
【0179】
絶縁体320、絶縁体322、絶縁体324、及び絶縁体326として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【0180】
なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【0181】
絶縁体322は、その下方に設けられるトランジスタ300などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨(CMP)法等を用いた平坦化処理により平坦化されていてもよい。
【0182】
また、絶縁体324には、基板311、又はトランジスタ300などから、トランジスタ500が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【0183】
水素に対するバリア性を有する膜の一例として、例えば、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ500等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ500と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【0184】
水素の脱離量は、例えば、昇温脱離ガス分析法(TDS)などを用いて分析することができる。例えば、絶縁体324の水素の脱離量は、TDS分析において、膜の表面温度が50℃から500℃の範囲において、水素原子に換算した脱離量が、絶縁体324の面積当たりに換算して、10×1015atoms/cm以下、好ましくは5×1015atoms/cm以下であればよい。
【0185】
なお、絶縁体326は、絶縁体324よりも誘電率が低いことが好ましい。例えば、絶縁体326の比誘電率は4未満が好ましく、3未満がより好ましい。また例えば、絶縁体326の比誘電率は、絶縁体324の比誘電率の0.7倍以下が好ましく、0.6倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【0186】
また、絶縁体320、絶縁体322、絶縁体324、及び絶縁体326にはトランジスタ500と接続する導電体328、及び導電体330等が埋め込まれている。なお、導電体328、及び導電体330は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
【0187】
各プラグ、及び配線(導電体328、導電体330等)の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【0188】
絶縁体326、及び導電体330上に、配線層を設けてもよい。例えば、図11において、絶縁体350、絶縁体352、及び絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、及び絶縁体354には、導電体356が形成されている。導電体356は、トランジスタ300と接続するプラグ、又は配線としての機能を有する。なお導電体356は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
【0189】
なお、例えば、絶縁体350は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体356は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体350が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
【0190】
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ300からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体350と接する構造であることが好ましい。
【0191】
絶縁体354、及び導電体356上に、配線層を設けてもよい。例えば、図11において、絶縁体360、絶縁体362、及び絶縁体364が順に積層して設けられている。また、絶縁体360、絶縁体362、及び絶縁体364には、導電体366が形成されている。導電体366は、プラグ又は配線としての機能を有する。なお導電体366は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
【0192】
なお、例えば、絶縁体360は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体366は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体360が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
【0193】
絶縁体364、及び導電体366上に、配線層を設けてもよい。例えば、図11において、絶縁体370、絶縁体372、及び絶縁体374が順に積層して設けられている。また、絶縁体370、絶縁体372、及び絶縁体374には、導電体376が形成されている。導電体376は、プラグ又は配線としての機能を有する。なお導電体376は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
【0194】
なお、例えば、絶縁体370は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体376は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体370が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
【0195】
絶縁体374、及び導電体376上に、配線層を設けてもよい。例えば、図11において、絶縁体380、絶縁体382、及び絶縁体384が順に積層して設けられている。また、絶縁体380、絶縁体382、及び絶縁体384には、導電体386が形成されている。導電体386は、プラグ又は配線としての機能を有する。なお導電体386は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
【0196】
なお、例えば、絶縁体380は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体386は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体380が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
【0197】
上記において、導電体356を含む配線層、導電体366を含む配線層、導電体376を含む配線層、及び導電体386を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体356を含む配線層と同様の配線層を3層以下にしてもよいし、導電体356を含む配線層と同様の配線層を5層以上にしてもよい。
【0198】
絶縁体384上には絶縁体510、絶縁体512、絶縁体514、及び絶縁体516が、順に積層して設けられている。絶縁体510、絶縁体512、絶縁体514、及び絶縁体516のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【0199】
例えば、絶縁体510、及び絶縁体514には、例えば、基板311、又はトランジスタ300を設ける領域などから、トランジスタ500を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体324と同様の材料を用いることができる。
【0200】
水素に対するバリア性を有する膜の一例として、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ500等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ500と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【0201】
また、水素に対するバリア性を有する膜として、例えば、絶縁体510、及び絶縁体514には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【0202】
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ500への混入を防止することができる。また、トランジスタ500を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ500に対する保護膜として用いることに適している。
【0203】
また、例えば、絶縁体512、及び絶縁体516には、絶縁体320と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体512、及び絶縁体516として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【0204】
また、絶縁体510、絶縁体512、絶縁体514、及び絶縁体516には、導電体518、及びトランジスタ500を構成する導電体(例えば、導電体503)等が埋め込まれている。なお、導電体518は、トランジスタ300と接続するプラグ、又は配線としての機能を有する。導電体518は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
【0205】
特に、絶縁体510、及び絶縁体514と接する領域の導電体518は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ300とトランジスタ500とは、酸素、水素、及び水に対するバリア性を有する層で、分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
【0206】
絶縁体516の上方には、トランジスタ500が設けられている。
【0207】
図14A図14Bに示すように、トランジスタ500は、絶縁体514及び絶縁体516に埋め込まれるように配置された導電体503と、絶縁体516及び導電体503の上に配置された絶縁体520と、絶縁体520の上に配置された絶縁体522と、絶縁体522の上に配置された絶縁体524と、絶縁体524の上に配置された酸化物530aと、酸化物530aの上に配置された酸化物530bと、酸化物530b上に互いに離れて配置された導電体542a及び導電体542bと、導電体542a及び導電体542b上に配置され、導電体542aと導電体542bの間に重畳して開口が形成された絶縁体580と、開口の底面及び側面に配置された酸化物530cと、酸化物530cの形成面に配置された絶縁体550と、絶縁体550の形成面に配置された導電体560と、を有する。
【0208】
また、図14A図14Bに示すように、酸化物530a、酸化物530b、導電体542a、及び導電体542bと、絶縁体580との間に絶縁体544が配置されることが好ましい。また、図14A図14Bに示すように、導電体560は、絶縁体550の内側に設けられた導電体560aと、導電体560aの内側に埋め込まれるように設けられた導電体560bと、を有することが好ましい。また、図14A図14Bに示すように、絶縁体580、導電体560、及び絶縁体550の上に絶縁体574が配置されることが好ましい。
【0209】
なお、以下において、酸化物530a、酸化物530b、及び酸化物530cをまとめて酸化物530という場合がある。
【0210】
なお、トランジスタ500では、チャネルが形成される領域と、その近傍において、酸化物530a、酸化物530b、及び酸化物530cの3層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物530bの単層、酸化物530bと酸化物530aの2層構造、酸化物530bと酸化物530cの2層構造、又は4層以上の積層構造を設ける構成にしてもよい。また、トランジスタ500では、導電体560を2層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体560が、単層構造であってもよいし、3層以上の積層構造であってもよい。また、図11図14A図14Bに示すトランジスタ500は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【0211】
ここで、導電体560は、トランジスタのゲート電極として機能し、導電体542a及び導電体542bは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体560は、絶縁体580の開口、及び導電体542aと導電体542bに挟まれた領域に埋め込まれるように形成される。導電体560、導電体542a及び導電体542bの配置は、絶縁体580の開口に対して、自己整合的に選択される。つまり、トランジスタ500において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体560を位置合わせのマージンを設けることなく形成することができるので、トランジスタ500の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
【0212】
さらに、導電体560が、導電体542aと導電体542bの間の領域に自己整合的に形成されるので、導電体560は、導電体542a又は導電体542bと重畳する領域を有さない。これにより、導電体560と導電体542a及び導電体542bとの間に形成される寄生容量を低減することができる。よって、トランジスタ500のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
【0213】
導電体560は、第1のゲート(トップゲートともいう)電極として機能する場合がある。また、導電体503は、第2のゲート(ボトムゲートともいう)電極として機能する場合がある。その場合、導電体503に印加する電位を、導電体560に印加する電位と、連動させず、独立して変化させることで、トランジスタ500のしきい値電圧を制御することができる。特に、導電体503に負の電位を印加することにより、トランジスタ500のしきい値電圧を0Vより大きくし、オフ電流を低減することが可能となる。したがって、導電体503に負の電位を印加したほうが、印加しない場合よりも、導電体560に印加する電位が0Vのときのドレイン電流を小さくすることができる。
【0214】
導電体503は、酸化物530、及び導電体560と、重なるように配置する。これにより、導電体560、及び導電体503に電位を印加した場合、導電体560から生じる電界と、導電体503から生じる電界と、がつながり、酸化物530に形成されるチャネル形成領域を覆うことができる。本明細書等において、第1のゲート電極、及び第2のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、surrounded channel(S-channel)構造とよぶ。
【0215】
また、導電体503は、導電体518と同様の構成であり、絶縁体514及び絶縁体516の開口の内壁に接して導電体503aが形成され、さらに内側に導電体503bが形成されている。なお、トランジスタ500では、導電体503a及び導電体503bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体503は、単層、又は3層以上の積層構造として設ける構成にしてもよい。
【0216】
ここで、導電体503aは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい。)導電性材料を用いることが好ましい。又は、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい。)導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。
【0217】
例えば、導電体503aが酸素の拡散を抑制する機能を持つことにより、導電体503bが酸化して導電率が低下することを抑制することができる。
【0218】
また、導電体503が配線の機能を兼ねる場合、導電体503bは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。なお、導電体503bを単層で図示したが、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。
【0219】
絶縁体520、絶縁体522、及び絶縁体524は、第2のゲート絶縁膜としての機能を有する。
【0220】
ここで、酸化物530と接する絶縁体524は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体524には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物530に接して設けることにより、酸化物530中の酸素欠損を低減し、トランジスタ500の信頼性を向上させることができる。
【0221】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、TDS(Thermal Desorption Spectroscopy)分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm以上、好ましくは1.0×1019atoms/cm以上、さらに好ましくは2.0×1019atoms/cm以上、又は3.0×1020atoms/cm以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、又は100℃以上400℃以下の範囲が好ましい。
【0222】
また、上記過剰酸素領域を有する絶縁体と、酸化物530と、を接して加熱処理、マイクロ波処理、またはRF処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、酸化物530中の水、または水素を除去することができる。例えば、酸化物530において、VHの結合が切断される反応が起きる、別言すると「VH→V+H」という反応が起きて、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してHOとして、酸化物530、または酸化物530近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体542a、及び導電体542bに拡散または捕獲(ゲッタリングともいう)される場合がある。
【0223】
また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にRFを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にRFを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物530、または酸化物530近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を133Pa以上、好ましくは200Pa以上、さらに好ましくは400Pa以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比(O/(O+Ar))が50%以下、好ましくは10%以上30%以下で行うとよい。
【0224】
また、トランジスタ500の作製工程中において、酸化物530の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、100℃以上450℃以下、より好ましくは350℃以上400℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物530に酸素を供給して、酸素欠損(V)の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で行ってもよい。または、酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
【0225】
なお、酸化物530に加酸素化処理を行うことで、酸化物530中の酸素欠損を、供給された酸素により修復させる、別言すると「V+O→null」という反応を促進させることができる。さらに、酸化物530中に残存した水素に供給された酸素が反応することで、当該水素をHOとして除去する(脱水化する)ことができる。これにより、酸化物530中に残存していた水素が酸素欠損に再結合してVHが形成されるのを抑制することができる。
【0226】
また、絶縁体524が、過剰酸素領域を有する場合、絶縁体522は、酸素(例えば、酸素原子、酸素分子など)の拡散を抑制する機能を有する(上記酸素が透過しにくい)ことが好ましい。
【0227】
絶縁体522が、酸素や不純物の拡散を抑制する機能を有することで、酸化物530が有する酸素は、絶縁体520側へ拡散することがなく、好ましい。また、導電体503が、絶縁体524や、酸化物530が有する酸素と反応することを抑制することができる。
【0228】
絶縁体522は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物(ハフニウムアルミネート)、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO)、又は(Ba,Sr)TiO(BST)などのいわゆるhigh-k材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にhigh-k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【0229】
特に、不純物、及び酸素などの拡散を抑制する機能を有する(上記酸素が透過しにくい)絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。このような材料を用いて絶縁体522を形成した場合、絶縁体522は、酸化物530からの酸素の放出や、トランジスタ500の周辺部から酸化物530への水素等の不純物の混入を抑制する層として機能する。
【0230】
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
【0231】
また、絶縁体520は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、high-k材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体520を得ることができる。
【0232】
なお、図14A図14Bのトランジスタ500では、3層の積層構造からなる第2のゲート絶縁膜として、絶縁体520、絶縁体522、及び絶縁体524が図示されているが、第2のゲート絶縁膜は、単層、2層、又は4層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【0233】
トランジスタ500は、チャネル形成領域を含む酸化物530に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物530として、In-M-Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種)等の金属酸化物を用いるとよい。特に、酸化物530として適用できるIn-M-Zn酸化物は、実施の形態4で説明するCAAC-OS、CAC-OSであることが好ましい。また、酸化物530として、In-Ga酸化物、In-Zn酸化物を用いてもよい。
【0234】
また、トランジスタ500には、キャリア濃度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア濃度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【0235】
特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。また、酸化物530中の酸素欠損に水素が入った場合、酸素欠損と水素とが結合しVHを形成する場合がある。VHはドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。また、金属酸化物中の水素は、熱、電界などのストレスによって動きやすいため、金属酸化物に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、酸化物530中のVHをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、VHが十分低減された金属酸化物を得るには、金属酸化物中の水分、水素などの不純物を除去すること(脱水、脱水素化処理と記載する場合がある。)と、金属酸化物に酸素を供給して酸素欠損を補填すること(加酸素化処理と記載する場合がある。)が重要である。VHなどの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【0236】
酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
【0237】
よって、金属酸化物を酸化物530に用いる場合、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる水素濃度を、1×1020atoms/cm未満、好ましくは1×1019atoms/cm未満、より好ましくは5×1018atoms/cm未満、さらに好ましくは1×1018atoms/cm未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【0238】
また、酸化物530に金属酸化物を用いる場合、当該金属酸化物は、バンドギャップが高く、真性(I型ともいう。)、又は実質的に真性である半導体であって、かつチャネル形成領域の金属酸化物のキャリア濃度が、1×1018cm-3以下であることが好ましく、1×1017cm-3未満であることがより好ましく、1×1016cm-3未満であることがさらに好ましく、1×1013cm-3未満であることがさらに好ましく、1×1012cm-3未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア濃度の下限値については、特に限定は無いが、例えば、1×10-9cm-3とすることができる。
【0239】
また、酸化物530に金属酸化物を用いる場合、導電体542a(導電体542b)と酸化物530とが接することで、酸化物530中の酸素が導電体542a(導電体542b)へ拡散し、導電体542a(導電体542b)が酸化する場合がある。導電体542a(導電体542b)が酸化することで、導電体542a(導電体542b)の導電率が低下する蓋然姓が高い。なお、酸化物530中の酸素が導電体542a(導電体542b)へ拡散することを、導電体542a(導電体542b)が酸化物530中の酸素を吸収する、と言い換えることができる。
【0240】
また、酸化物530中の酸素が導電体542a及び導電体542bへ拡散することで、導電体542aと酸化物530bとの間、および、導電体542bと酸化物530bとの間に異層が形成される場合がある。当該異層は、導電体542a及び導電体542bよりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体542a及び導電体542bと、当該異層と、酸化物530bとの3層構造は、金属-絶縁体-半導体からなる3層構造とみなすことができ、MIS(Metal-Insulator-Semiconductor)構造と呼ぶ、またはMIS構造を主としたダイオード接合構造と呼ぶ場合がある。
【0241】
なお、上記異層は、導電体542a(導電体542b)と酸化物530bとの間に形成されることに限られず、例えば、異層が、導電体542a(導電体542b)と酸化物530cとの間に形成される場合や、導電体542a(導電体542b)と酸化物530bとの間、および導電体542a(導電体542b)と酸化物530cとの間に形成される場合がある。
【0242】
また、酸化物530においてチャネル形成領域として機能する金属酸化物は、バンドギャップが2eV以上、好ましくは2.5eV以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【0243】
酸化物530は、酸化物530b下に酸化物530aを有することで、酸化物530aよりも下方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。また、酸化物530b上に酸化物530cを有することで、酸化物530cよりも上方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。
【0244】
なお、酸化物530は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物530aに用いる金属酸化物において、構成元素中の元素Mの原子数比が、酸化物530bに用いる金属酸化物における、構成元素中の元素Mの原子数比より、大きいことが好ましい。また、酸化物530aに用いる金属酸化物において、Inに対する元素Mの原子数比が、酸化物530bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物530bに用いる金属酸化物において、元素Mに対するInの原子数比が、酸化物530aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。また、酸化物530cは、酸化物530a又は酸化物530bに用いることができる金属酸化物を、用いることができる。
【0245】
また、酸化物530a及び酸化物530cの伝導帯下端のエネルギーが、酸化物530bの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物530a及び酸化物530cの電子親和力が、酸化物530bの電子親和力より小さいことが好ましい。
【0246】
ここで、酸化物530a、酸化物530b、及び酸化物530cの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物530a、酸化物530b、及び酸化物530cの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物530aと酸化物530bとの界面、及び酸化物530bと酸化物530cとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【0247】
具体的には、酸化物530aと酸化物530b、酸化物530bと酸化物530cが、酸素以外に共通の元素を有する(主成分とする)ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物530bがIn-Ga-Zn酸化物の場合、酸化物530a及び酸化物530cとして、In-Ga-Zn酸化物、Ga-Zn酸化物、酸化ガリウムなどを用いるとよい。
【0248】
このとき、キャリアの主たる経路は酸化物530bとなる。酸化物530a、酸化物530cを上述の構成とすることで、酸化物530aと酸化物530bとの界面、及び酸化物530bと酸化物530cとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ500は高いオン電流を得られる。
【0249】
酸化物530b上には、ソース電極、及びドレイン電極として機能する導電体542a、及び導電体542bが設けられる。導電体542a、及び導電体542bとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。
【0250】
また、図14A図14Bでは、導電体542a、及び導電体542bを単層構造として示したが、2層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
【0251】
また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
【0252】
また、図14Aに示すように、酸化物530の、導電体542a(導電体542b)との界面とその近傍には、低抵抗領域として、領域543a、及び領域543bが形成される場合がある。このとき、領域543aはソース領域又はドレイン領域の一方として機能し、領域543bはソース領域又はドレイン領域の他方として機能する。また、領域543aと領域543bに挟まれる領域にチャネル形成領域が形成される。
【0253】
酸化物530と接するように上記導電体542a(導電体542b)を設けることで、領域543a(領域543b)の酸素濃度が低減する場合がある。また、領域543a(領域543b)に導電体542a(導電体542b)に含まれる金属と、酸化物530の成分とを含む金属化合物層が形成される場合がある。このような場合、領域543a(領域543b)のキャリア濃度が増加し、領域543a(領域543b)は、低抵抗領域となる。
【0254】
絶縁体544は、導電体542a、及び導電体542bを覆うように設けられ、導電体542a、及び導電体542bの酸化を抑制する。このとき、絶縁体544は、酸化物530の側面を覆い、絶縁体524と接するように設けられてもよい。
【0255】
絶縁体544として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。また、絶縁体544として、窒化酸化シリコン又は窒化シリコンなども用いることができる。
【0256】
特に、絶縁体544として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、及びハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体542a、及び導電体542bが耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない場合、絶縁体544は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【0257】
絶縁体544を有することで、絶縁体580に含まれる水、及び水素などの不純物が酸化物530c、絶縁体550を介して、酸化物530bに拡散することを抑制することができる。また、絶縁体580が有する過剰酸素により、導電体560が酸化するのを抑制することができる。
【0258】
絶縁体550は、第1のゲート絶縁膜として機能する。絶縁体550は、酸化物530cの内側(上面、及び側面)に接して配置することが好ましい。絶縁体550は、上述した絶縁体524と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
【0259】
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
【0260】
加熱により酸素が放出される絶縁体を、絶縁体550として、酸化物530cの上面に接して設けることにより、絶縁体550から、酸化物530cを通じて、酸化物530bのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体524と同様に、絶縁体550中の水又は水素などの不純物濃度が低減されていることが好ましい。絶縁体550の膜厚は、1nm以上20nm以下とするのが好ましい。
【0261】
また、絶縁体550が有する過剰酸素を、効率的に酸化物530へ供給するために、絶縁体550と導電体560との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体550から導電体560への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体550から導電体560への過剰酸素の拡散が抑制される。つまり、酸化物530へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体560の酸化を抑制することができる。当該金属酸化物としては、絶縁体544に用いることができる材料を用いればよい。
【0262】
なお、絶縁体550は、第2のゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、high-k材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【0263】
第1のゲート電極として機能する導電体560は、図14A図14Bでは2層構造として示しているが、単層構造でもよいし、3層以上の積層構造であってもよい。
【0264】
導電体560aは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(NO、NO、NOなど)、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体560aが酸素の拡散を抑制する機能を持つことにより、絶縁体550に含まれる酸素により、導電体560bが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムなどを用いることが好ましい。また、導電体560aとして、酸化物530に適用できる酸化物半導体を用いることができる。その場合、導電体560bをスパッタリング法で成膜することで、導電体560aの電気抵抗値を低下させて導電体にすることができる。これをOC(Oxide Conductor)電極と呼ぶことができる。
【0265】
また、導電体560bは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体560bは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体560bは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
【0266】
絶縁体580は、絶縁体544を介して、導電体542a、及び導電体542b上に設けられる。絶縁体580は、過剰酸素領域を有することが好ましい。例えば、絶縁体580として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
【0267】
絶縁体580は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体580を、酸化物530cと接して設けることで、絶縁体580中の酸素を、酸化物530cを通じて、酸化物530へと効率良く供給することができる。なお、絶縁体580中の水又は水素などの不純物濃度が低減されていることが好ましい。
【0268】
絶縁体580の開口は、導電体542aと導電体542bの間の領域に重畳して形成される。これにより、導電体560は、絶縁体580の開口、及び導電体542aと導電体542bに挟まれた領域に、埋め込まれるように形成される。
【0269】
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体560の導電性が下がらないようにする必要がある。そのために導電体560の膜厚を大きくすると、導電体560はアスペクト比が高い形状となりうる。本実施の形態では、導電体560を絶縁体580の開口に埋め込むように設けるため、導電体560をアスペクト比の高い形状にしても、工程中に導電体560を倒壊させることなく、形成することができる。
【0270】
絶縁体574は、絶縁体580の上面、導電体560の上面、及び絶縁体550の上面に接して設けられることが好ましい。絶縁体574をスパッタリング法で成膜することで、絶縁体550、及び絶縁体580へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物530中に酸素を供給することができる。
【0271】
例えば、絶縁体574として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
【0272】
特に、酸化アルミニウムはバリア性が高く、0.5nm以上3.0nm以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
【0273】
また、絶縁体574の上に、層間膜として機能する絶縁体581を設けることが好ましい。絶縁体581は、絶縁体524などと同様に、膜中の水又は水素などの不純物濃度が低減されていることが好ましい。
【0274】
また、絶縁体581、絶縁体574、絶縁体580、及び絶縁体544に形成された開口に、導電体540a、及び導電体540bを配置する。導電体540a及び導電体540bは、導電体560を挟んで対向して設ける。導電体540a及び導電体540bは、後述する導電体546、及び導電体548と同様の構成である。
【0275】
絶縁体581上には、絶縁体582が設けられている。絶縁体582は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体582には、絶縁体514と同様の材料を用いることができる。例えば、絶縁体582には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【0276】
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ500への混入を防止することができる。また、トランジスタ500を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ500に対する保護膜として用いることに適している。
【0277】
また、絶縁体582上には、絶縁体586が設けられている。絶縁体586は、絶縁体320と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体586として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【0278】
また、絶縁体520、絶縁体522、絶縁体524、絶縁体544、絶縁体580、絶縁体574、絶縁体581、絶縁体582、及び絶縁体586には、導電体546、及び導電体548等が埋め込まれている。
【0279】
導電体546、及び導電体548は、トランジスタ500、又はトランジスタ300と接続するプラグ、又は配線としての機能を有する。導電体546、及び導電体548は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
【0280】
なお、トランジスタ500の形成後、トランジスタ500を囲むように開口を形成し、当該開口を覆うように、水素、または水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ500を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。または、複数のトランジスタ500をまとめて、水素、または水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ500を囲むように開口を形成する場合、例えば、絶縁体514または絶縁体522に達する開口を形成し、絶縁体514または絶縁体522に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ500の作製工程の一部を兼ねられるため、好適である。なお、水素、または水に対するバリア性が高い絶縁体としては、例えば、絶縁体522と同様の材料を用いればよい。
【0281】
絶縁体586上に、導電体610を設けることができる。導電体610は、トランジスタ500とトランジスタ300とを電気的に接続するプラグ、又は配線としての機能を有する。
【0282】
また、導電体546、及び導電体548上に、導電体612を設けてもよい。導電体612は、トランジスタ500と接続するプラグ、又は配線としての機能を有する。なお、導電体612、及び導電体610は、同時に形成することができる。
【0283】
導電体612、及び導電体610には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜(窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【0284】
図11では、導電体612、及び導電体610は単層構造を示したが、当該構成に限定されず、2層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【0285】
絶縁体630上には、絶縁体640が設けられている。絶縁体640は、絶縁体320と同様の材料を用いて設けることができる。また、絶縁体640は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【0286】
なお、本発明の一態様は、図11に示す半導体装置の構成に限定されない。例えば、図11の半導体装置の記憶部100は、3次元構造のNANDメモリデバイスを有する構成としてもよい。
【0287】
図13は、半導体装置の構成として、記憶部100が3次元構造のNANDメモリデバイスを有する例を示している。図13に示す半導体装置の記憶部100は、3次元構造のNANDメモリデバイスの構成要素として、トランジスタ700と、複数のトランジスタ800と、トランジスタ900と、を有する。なお、トランジスタ700は、図3におけるトランジスタBTrに相当し、トランジスタ800は、図3におけるトランジスタCTrに相当し、図3におけるトランジスタSTrに相当する。
【0288】
図13に示す記憶部100は、基板上に設けられている。また、記憶部100は、当該基板の上方において、絶縁体111乃至絶縁体117、絶縁体121、絶縁体122、絶縁体131、絶縁体132、絶縁体133、導電体151乃至導電体156、半導体141乃至半導体143を有する。
【0289】
なお、当該基板としては、例えば、上述した、図12の半導体装置に適用できる基板と同じものを用いることができる場合がある。
【0290】
絶縁体111は、半導体装置が備える基板の上方に設けられている。絶縁体111が当該基板の下地膜として機能する場合、絶縁体111としては、例えば、平坦性のよい成膜方法によって、形成されるのが好ましい。
【0291】
絶縁体111としては、例えば、酸化シリコン又は酸化窒化シリコンを含む材料を用いることができる。また、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、タンタルなどから選ばれた材料を含む絶縁体を、単層で、又は積層で用いることができる。
【0292】
導電体151は、絶縁体111に積層して設けられている。導電体151は、図3における配線CLとして機能する場合がある。
【0293】
導電体151としては、例えば、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。また、本実施の形態で説明した金属酸化物に含まれる金属元素及び酸素を含む導電性材料を用いてもよい。また、チタン、タンタルなどの金属元素及び窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、例えば、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物などを用いてもよい。また、例えば、窒素を含むインジウムガリウム亜鉛酸化物などを用いてもよい。このような材料を用いることで、周辺の絶縁体などから混入する水素、又は水を捕獲することができる場合がある。
【0294】
導電体151の形成方法に特に限定は無い。例えば、スパッタリング法、CVD法(熱CVD法、MOCVD法、PECVD法等を含む)、MBE(Molecular Beam Epitaxy)法、ALD(Atomic Layer Deposition)法、PLD(Pulsed Laser Deposition)法などによって成膜することができる。
【0295】
導電体151上には、絶縁体112、導電体152、絶縁体113、導電体153、及び絶縁体114が順に積層して設けられている。また、絶縁体114の上方には、導電体154、絶縁体115、導電体155、絶縁体116、導電体156、絶縁体117が設けられている。
【0296】
絶縁体112乃至絶縁体117としては、例えば、絶縁体111と同様の材料を用いることができる。また、絶縁体112乃至絶縁体117としては、例えば、誘電率の低い材料を用いることが好ましい。絶縁体112乃至絶縁体117として、誘電率の低い材料を用いることで、導電体152乃至導電体156と、絶縁体112乃至絶縁体117によって生じる寄生容量の値を低くすることができる。そのため、記憶部100の駆動速度を向上することができる。
【0297】
絶縁体112乃至絶縁体117の形成方法に特に限定は無い。例えば、スパッタリング法、CVD法(熱CVD法、MOCVD法、PECVD法等を含む)、MBE法、ALD法、PLD法などによって成膜することができる。
【0298】
導電体152は、トランジスタ900(図3におけるトランジスタSTr)のゲート、及び図3における配線SSLとして機能する。また、導電体153乃至導電体155は、複数のトランジスタ800(図3におけるトランジスタCTr)のゲート、及び図3における配線WLとして機能する。また、導電体156は、トランジスタ700(図3におけるトランジスタBTr)のゲート、及び図3における配線BSLとして機能する。
【0299】
導電体152乃至導電体156としては、例えば、導電体151と同様の材料を用いることができる。また、導電体152乃至導電体156の形成方法としては、導電体151と同様の方法を用いることができる。
【0300】
また、絶縁体112乃至絶縁体117、導電体152乃至導電体156には、開口部が設けられている。当該開口部には、絶縁体121、絶縁体122、絶縁体131乃至絶縁体133、半導体141乃至半導体143が設けられている。
【0301】
半導体141は、当該開口部の一部の側面、及び底面に接するように設けられている。具体的には、半導体141は、一部の導電体151上に設けられ、かつ開口部の側面の絶縁体112の一部を覆うように設けられている。
【0302】
半導体141としては、例えば、不純物が拡散されたシリコンとするのが好ましい。当該不純物としては、n型不純物(ドナー)を用いることができる。n型不純物としては、例えば、リン、ヒ素などを用いることができる。また、当該不純物としてp型不純物(アクセプタ)を用いることができる。p型不純物としては、例えば、ボロン、アルミニウム、ガリウムなどを用いることができる。また、シリコンとしては、例えば、単結晶シリコン、水素化アモルファスシリコン、微結晶シリコン、または多結晶シリコン等を用いることができる。また、半導体141としては、シリコン以外では、キャリア濃度の高い金属酸化物を適用できる場合がある。また、Geなどの半導体、ZnSe、CdS、GaAs、InP、GaN、SiGeなどの化合物半導体を適用できる場合がある。
【0303】
なお、後述する半導体142、半導体143に適用する材料は、半導体141と同じ材料であることが好ましく、半導体142のキャリア濃度は、半導体141、半導体143よりも低いことが好ましい場合がある。
【0304】
例えば、半導体141として、p型不純物が拡散されたシリコンを適用する場合、半導体141を導電体151上に形成した後に、半導体141に対して、ボロン、アルミニウム、ガリウムなどのp型不純物を添加するのが好ましい。これにより、半導体141にはp型領域が形成される。また、例えば、n型不純物が拡散されたシリコンを適用する場合、半導体141を導電体151上に形成した後に、半導体141に対して、リン、ヒ素などのn型不純物を添加するのが好ましい。これにより、半導体141にはn型領域が形成される。
【0305】
また、半導体141として、一例として、金属酸化物を適用する場合、半導体141を導電体151上に形成した後に、半導体141に対して、金属元素などを添加するのが好ましい。これにより、半導体141においてキャリア濃度を増やすことができる。特に、半導体141として実施の形態3で説明する金属酸化物を適用する場合、半導体141にはn型領域(n領域)が形成される。また、半導体141に対して、金属元素などを添加するのではなく、水、水素などを添加後に熱処理を行って、半導体141に酸素欠損を生じさせてもよい。半導体141において酸素欠損が生じた領域にはn型領域が形成されるため、結果的に半導体141のキャリア濃度が増えることになる。
【0306】
絶縁体121は、当該開口部の一部の底面に接するように設けられている。具体的には、絶縁体121は、半導体141上の一部と、開口部の側面の導電体152を覆うように設けられている。
【0307】
絶縁体121は、トランジスタ900のゲート絶縁膜として機能する。
【0308】
絶縁体121としては、例えば、酸化シリコン、酸化窒化シリコンなどを用いることができる。特に、後述する半導体142として金属酸化物を用いる場合、絶縁体121は、加熱によって酸素を離脱する材料であることが好ましい。酸素を含む絶縁体121を半導体142として適用している金属酸化物に接して設けることにより、当該金属酸化物中の酸素欠損を低減し、トランジスタ900の信頼性を向上させることができる。
【0309】
絶縁体121の成膜方法に特に限定は無いが、絶縁体121は、絶縁体112、導電体152、及び絶縁体113に設けられた開口部の側面に形成されるため、被膜性の高い成膜方法が求められる。被膜性の高い成膜方法としては、例えば、ALD法などが挙げられる。
【0310】
絶縁体131は、当該開口部の一部の側面に接するように設けられている。具体的には、絶縁体131は、当該開口部の側面の導電体153乃至導電体155を覆うように設けられている。そのため、絶縁体131は、開口部の側面の絶縁体114、絶縁体115も覆うように設けられている。
【0311】
絶縁体132は、絶縁体131に接するように設けられている。また、絶縁体133は、絶縁体132に接するように設けられている。つまり、絶縁体131乃至絶縁体133は、当該開口部の側面から中心に向かって、順に積層されている。
【0312】
絶縁体131は、トランジスタ800のゲート絶縁膜として機能する。また、絶縁体132は、トランジスタ800の電荷蓄積層として機能する。また、絶縁体133は、トランジスタ800のトンネル絶縁膜として機能する。
【0313】
絶縁体131としては、例えば、酸化シリコンや、酸化窒化シリコンを用いることが好ましい。また、絶縁体131としては、例えば、酸化アルミニウム、酸化ハフニウム、またはアルミニウムおよびハフニウムを有する酸化物などを用いることができる。また、絶縁体131としては、これらを積層した絶縁体としてもよい。そして、絶縁体131を絶縁体133よりも厚くすることで、後述する半導体142から、絶縁体133を介して、絶縁体132に電荷の移動を行わせることができる。
【0314】
絶縁体132としては、例えば、窒化シリコンや、窒化酸化シリコンを用いることができる。ただし、絶縁体132に適用できる材料は、これらに限定されない。
【0315】
絶縁体133としては、例えば、酸化シリコン、又は酸化窒化シリコンを用いることが好ましい。また、絶縁体133としては、例えば、酸化アルミニウム、酸化ハフニウム、又は、アルミニウム及びハフニウムを有する酸化物などを用いてもよい。また、絶縁体133としては、これらを積層した絶縁体としてもよい。
【0316】
なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【0317】
絶縁体122は、当該開口部の一部の側面に接するように設けられている。具体的には、開口部の側面の導電体156を覆うように設けられている。
【0318】
絶縁体122は、トランジスタ700のゲート絶縁膜として機能する。
【0319】
絶縁体122としては、例えば、絶縁体121と同様の材料を用いることができる。また、絶縁体122の形成方法としては、絶縁体121と同様の方法とすることができる。
【0320】
半導体142は、当該開口部において、形成された絶縁体121、絶縁体133、及び絶縁体122の側面に接するように、設けられている。
【0321】
半導体142は、トランジスタ700、トランジスタ800、トランジスタ900のチャネル形成領域、及びトランジスタ700、トランジスタ800、トランジスタ900を直列に電気的に接続するための配線として機能する。
【0322】
半導体142としては、例えば、シリコンを用いることが好ましい。また、シリコンとしては、例えば、単結晶シリコン、水素化アモルファスシリコン、微結晶シリコン、または多結晶シリコン等を用いることができる。また、半導体142としては、シリコン以外では、金属酸化物を適用できる場合がある。また、Geなどの半導体、ZnSe、CdS、GaAs、InP、GaN、SiGeなどの化合物半導体を適用できる場合がある。
【0323】
また、半導体142は、不純物を含まない半導体であることが好ましい。半導体142としてシリコンを適用する場合、半導体142は真性半導体であることが好ましい。また、半導体142として金属酸化物を用いる場合、不純物濃度(ここでの不純物とは、水素、水などを指す。)が低く、欠陥準位密度が低いことが好ましい。
【0324】
半導体143は、当該開口部に半導体141、半導体142、絶縁体121、絶縁体122、絶縁体131、絶縁体132、絶縁体133が形成された後に、当該開口部を埋めるように設けられる。具体的には、半導体143は、絶縁体122上、及び、半導体142上に接し、絶縁体117の側面に接するように、設けられる。
【0325】
半導体143としては、例えば、半導体141と同様の材料にすることが好ましい。そのため、半導体141と半導体143のそれぞれの極性は等しくすることが好ましい。
【0326】
なお、本発明の一態様の半導体装置は、図11などに示した記憶部100が有するNANDメモリデバイスの構成に限定されない。本発明の一態様の半導体装置に適用するNANDメモリデバイスは、図11などに示したNANDメモリデバイスとは異なる構成としてもよい。
【0327】
なお、制御部200については、図11図12図14A図14Bの説明の内容を参酌する。
【0328】
なお、本実施の形態は、本明細書で示す他の実施の形態、実施例と適宜組み合わせることができる。
【0329】
(実施の形態4)
本実施の形態では、上記の実施の形態で説明したOSトランジスタに用いることができる金属酸化物の構成であるCAC-OS(Cloud-Aligned Composite Oxide Semiconductor)、及びCAAC-OS(c-axis Aligned Crystalline Oxide Semiconductor)の構成について説明する。なお、本明細書等において、CACは機能、または材料の構成の一例を表し、CAACは結晶構造の一例を表す。
【0330】
<金属酸化物の構成>
CAC-OS又はCAC-metal oxideとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、CAC-OS又はCAC-metal oxideを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子(又はホール)を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Offさせる機能)をCAC-OS又はCAC-metal oxideに付与することができる。CAC-OS又はCAC-metal oxideにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【0331】
また、CAC-OS又はCAC-metal oxideは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【0332】
また、CAC-OS又はCAC-metal oxideにおいて、導電性領域と、絶縁性領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm以下のサイズで材料中に分散している場合がある。
【0333】
また、CAC-OS又はCAC-metal oxideは、異なるバンドギャップを有する成分により構成される。例えば、CAC-OS又はCAC-metal oxideは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記CAC-OS又はCAC-metal oxideをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【0334】
すなわち、CAC-OS又はCAC-metal oxideは、マトリックス複合材(matrix composite)、又は金属マトリックス複合材(metal matrix composite)と呼称することもできる。
【0335】
<金属酸化物の構造>
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc-OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a-like OS:amorphous-like oxide semiconductor)及び非晶質酸化物半導体などがある。
【0336】
CAAC-OSは、c軸配向性を有し、かつa-b面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【0337】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、及び七角形などの格子配列を有する場合がある。なお、CAAC-OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリーともいう)を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC-OSが、a-b面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【0338】
また、CAAC-OSは、インジウム、及び酸素を有する層(以下、In層)と、元素M、亜鉛、及び酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能であり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M)層と表すこともできる。
【0339】
CAAC-OSは結晶性の高い酸化物半導体である。一方、CAAC-OSは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC-OSは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。従って、CAAC-OSを有する酸化物半導体は、物理的性質が安定する。そのため、CAAC-OSを有する酸化物半導体は熱に強く、信頼性が高い。また、CAAC-OSは、製造工程における高い温度(所謂サーマルバジェット)に対しても安定である。したがって、OSトランジスタにCAAC-OSを用いると、製造工程の自由度を広げることが可能となる。
【0340】
nc-OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc-OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc-OSは、分析方法によっては、a-like OSや非晶質酸化物半導体と区別が付かない場合がある。
【0341】
a-like OSは、nc-OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。a-like OSは、鬆又は低密度領域を有する。即ち、a-like OSは、nc-OS及びCAAC-OSと比べて、結晶性が低い。
【0342】
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a-like OS、nc-OS、CAAC-OSのうち、二種以上を有していてもよい。
【0343】
<酸化物半導体を有するトランジスタ>
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
【0344】
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【0345】
また、トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア濃度が1×1018cm-3以下であることが好ましく、1×1017cm-3未満であることがより好ましく、1×1016cm-3未満であることがさらに好ましく、1×1013cm-3未満であることがさらに好ましく、1×1012cm-3未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア濃度の下限値については、特に限定は無いが、例えば、1×10-9cm-3とすることができる。
【0346】
また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【0347】
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【0348】
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【0349】
<不純物>
ここで、酸化物半導体中における各不純物の影響について説明する。
【0350】
酸化物半導体において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度(二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。
【0351】
また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、SIMSにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。
【0352】
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
【0353】
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、SIMSにより得られる水素濃度を、1×1020atoms/cm未満、好ましくは1×1019atoms/cm未満、より好ましくは5×1018atoms/cm未満、さらに好ましくは1×1018atoms/cm未満とする。
【0354】
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【0355】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【0356】
(実施の形態5)
本実施の形態は、上記実施の形態に示す半導体装置などが形成された半導体ウェハ、及び当該半導体装置が組み込まれた電子部品の一例を示す。
【0357】
<半導体ウェハ>
初めに、半導体装置などが形成された半導体ウェハの例を、図15Aを用いて説明する。
【0358】
図15Aに示す半導体ウェハ4800は、ウェハ4801と、ウェハ4801の上面に設けられた複数の回路部4802と、を有する。なお、ウェハ4801の上面において、回路部4802の無い部分は、スペーシング4803であり、ダイシング用の領域である。
【0359】
半導体ウェハ4800は、ウェハ4801の表面に対して、前工程によって複数の回路部4802を形成することで作製することができる。また、その後に、ウェハ4801の複数の回路部4802が形成された反対側の面を研削して、ウェハ4801を薄膜化してもよい。この工程により、ウェハ4801の反りなどを低減し、部品としての小型化を図ることができる。
【0360】
次の工程としては、ダイシング工程が行われる。ダイシングは、一点鎖線で示したスクライブラインSCL1及びスクライブラインSCL2(ダイシングライン、又は切断ラインと呼ぶ場合がある)に沿って行われる。なお、スペーシング4803は、ダイシング工程を容易に行うために、複数のスクライブラインSCL1が平行になるように設け、複数のスクライブラインSCL2が平行になるように設け、スクライブラインSCL1とスクライブラインSCL2が垂直になるように設けるのが好ましい。
【0361】
ダイシング工程を行うことにより、図15Bに示すようなチップ4800aを、半導体ウェハ4800から切り出すことができる。チップ4800aは、ウェハ4801aと、回路部4802と、スペーシング4803aと、を有する。なお、スペーシング4803aは、極力小さくなるようにするのが好ましい。この場合、隣り合う回路部4802の間のスペーシング4803の幅が、スクライブラインSCL1の切りしろと、又はスクライブラインSCL2の切りしろとほぼ同等の長さであればよい。
【0362】
なお、本発明の一態様の素子基板の形状は、図15Aに図示した半導体ウェハ4800の形状に限定されない。例えば、矩形の形状の半導体ウェハあってもよい。素子基板の形状は、素子の作製工程、及び素子を作製するための装置に応じて、適宜変更することができる。
【0363】
<電子部品>
次に、チップ4800aが組み込まれた電子部品の例を、図15C図15Dを用いて説明を行う。
【0364】
図15Cに電子部品4700および電子部品4700が実装された基板(実装基板4704)の斜視図を示す。図15Cに示す電子部品4700は、リード4701と、上述したチップ4800aと、を有し、ICチップ等として機能する。
【0365】
電子部品4700は、例えば、リードフレームのリード4701とチップ4800a上の電極とを金属の細線(ワイヤー)で電気的に接続するワイヤーボンディング工程と、エポキシ樹脂等によって封止するモールド工程と、リードフレームのリード4701へのメッキ処理と、パッケージの表面への印字処理と、を行うことで作製することができる。また、ワイヤーボンディング工程は、例えば、ボールボンディングや、ウェッジボンディングなどを用いることができる。また、図15Cでは、電子部品4700のパッケージにQFP(Quad Flat Package)を適用しているが、パッケージの態様はこれに限定されない。
【0366】
電子部品4700は、例えばプリント基板4702に実装される。このようなICチップが複数組み合わされて、それぞれがプリント基板4702上で電気的に接続されることで実装基板4704が完成する。
【0367】
図15Dに電子部品4730の斜視図を示す。電子部品4730は、SiP(System in package)またはMCM(Multi Chip Module)の一例である。電子部品4730は、パッケージ基板4732(プリント基板)上にインターポーザ4731が設けられ、インターポーザ4731上に半導体装置4735、および複数の半導体装置4710が設けられている。
【0368】
電子部品4730では、半導体装置4710を有する。半導体装置4710としては、例えば、上記実施の形態で説明した半導体装置、広帯域メモリ(HBM:High Bandwidth Memory)などとすることができる。また、半導体装置4735は、CPU、GPU、FPGA、記憶装置などの集積回路(半導体装置)を用いることができる。
【0369】
パッケージ基板4732は、セラミック基板、プラスチック基板、またはガラスエポキシ基板などを用いることができる。インターポーザ4731は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
【0370】
インターポーザ4731は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ4731は、インターポーザ4731上に設けられた集積回路をパッケージ基板4732に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ4731に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板4732を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、TSV(Through Silicon Via)を用いることも出来る。
【0371】
インターポーザ4731としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
【0372】
HBMでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、HBMを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、HBMを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
【0373】
また、シリコンインターポーザを用いたSiPやMCMなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する2.5Dパッケージ(2.5次元実装)では、シリコンインターポーザを用いることが好ましい。
【0374】
また、電子部品4730と重ねてヒートシンク(放熱板)を設けてもよい。ヒートシンクを設ける場合は、インターポーザ4731上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品4730では、半導体装置4710と半導体装置4735の高さを揃えることが好ましい。
【0375】
電子部品4730を他の基板に実装するため、パッケージ基板4732の底部に電極4733を設けてもよい。図15Dでは、電極4733を半田ボールで形成する例を示している。パッケージ基板4732の底部に半田ボールをマトリクス状に設けることで、BGA(Ball Grid Array)実装を実現できる。また、電極4733を導電性のピンで形成してもよい。パッケージ基板4732の底部に導電性のピンをマトリクス状に設けることで、PGA(Pin Grid Array)実装を実現できる。
【0376】
電子部品4730は、BGAおよびPGAに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、SPGA(Staggered Pin Grid Array)、LGA(Land Grid Array)、QFP(Quad Flat Package)、QFJ(Quad Flat J-leaded package)、またはQFN(Quad Flat Non-leaded package)などの実装方法を用いることができる。
【0377】
なお、本実施の形態は、本明細書で示す他の実施の形態、又は実施例と適宜組み合わせることができる。
【0378】
(実施の形態6)
本実施の形態では、上記実施の形態で説明した半導体装置を有する電子機器の一例について説明する。なお、図16A乃至図16J図17A乃至図17Eには、当該半導体装置を有する電子部品4700が各電子機器に含まれている様子を図示している。
【0379】
[携帯電話]
図16Aに示す情報端末5500は、情報端末の一種である携帯電話(スマートフォン)である。情報端末5500は、筐体5510と、表示部5511と、を有しており、入力用インターフェースとして、タッチパネルが表示部5511に備えられ、ボタンが筐体5510に備えられている。
【0380】
情報端末5500は、上記実施の形態で説明した半導体装置を適用することで、アプリケーションの実行時に生成される一時的なファイル(例えば、ウェブブラウザの使用時のキャッシュなど)を保持することができる。
【0381】
[ウェアラブル端末]
また、図16Bには、ウェアラブル端末の一例としてスマートウォッチ5900が図示されている。スマートウォッチ5900は、筐体5901、表示部5902、操作ボタン5903、操作子5904、バンド5905などを有する。
【0382】
ウェアラブル端末は、先述した情報端末5500と同様に、上記実施の形態で説明した半導体装置を適用することで、アプリケーションの実行時に生成される一時的なファイルを保持することができる。
【0383】
[情報端末]
また、図16Cには、デスクトップ型情報端末5300が図示されている。デスクトップ型情報端末5300は、情報端末の本体5301と、ディスプレイ5302と、キーボード5303と、を有する。
【0384】
デスクトップ型情報端末5300は、先述した情報端末5500と同様に、上記実施の形態で説明した半導体装置を適用することで、アプリケーションの実行時に生成される一時的なファイルを保持することができる。
【0385】
なお、上述では、電子機器としてスマートフォン、及びデスクトップ用情報端末を例として、それぞれ図16A図16Cに図示したが、スマートフォン、及びデスクトップ用情報端末以外の情報端末を適用することができる。スマートフォン、及びデスクトップ用情報端末以外の情報端末としては、例えば、PDA(Personal Digital Assistant)、ノート型情報端末、ワークステーションなどが挙げられる。
【0386】
[電化製品]
また、図16Dには、電化製品の一例として電気冷凍冷蔵庫5800が図示されている。電気冷凍冷蔵庫5800は、筐体5801、冷蔵室用扉5802、冷凍室用扉5803等を有する。
【0387】
電気冷凍冷蔵庫5800に上記実施の形態で説明した半導体装置を適用することによって、電気冷凍冷蔵庫5800を、例えば、IoT(Internet of Things)として利用することができる。IoTを利用することによって、電気冷凍冷蔵庫5800は、電気冷凍冷蔵庫5800に保存されている食材、その食材の消費期限などの情報を、インターネットなどを通じて、上述したような情報端末などに送受信することができる。また、電気冷凍冷蔵庫5800は、当該情報を送信する際に、当該情報を一時ファイルとして、当該半導体装置に保持することができる。
【0388】
本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、IH調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
【0389】
[ゲーム機]
また、図16Eには、ゲーム機の一例である携帯ゲーム機5200が図示されている。携帯ゲーム機5200は、筐体5201、表示部5202、ボタン5203等を有する。
【0390】
更に、図16Fには、ゲーム機の一例である据え置き型ゲーム機7500が図示されている。据え置き型ゲーム機7500は、本体7520と、コントローラ7522を有する。なお、本体7520には、無線または有線によってコントローラ7522を接続することができる。また、図16Fには示していないが、コントローラ7522は、ゲームの画像を表示する表示部、ボタン以外の入力インターフェースとなるタッチパネルやスティック、回転式つまみ、スライド式つまみなどを備えることができる。また、コントローラ7522は、図16Fに示す形状に限定されず、ゲームのジャンルに応じて、コントローラ7522の形状を様々に変更してもよい。例えば、FPS(First Person Shooter)などのシューティングゲームでは、トリガーをボタンとし、銃を模した形状のコントローラを用いることができる。また、例えば、音楽ゲームなどでは、楽器、音楽機器などを模した形状のコントローラを用いることができる。更に、据え置き型ゲーム機は、コントローラを使わず、代わりにカメラ、深度センサ、マイクロフォンなどを備えて、ゲームプレイヤーのジェスチャー、及び/又は音声によって操作する形式としてもよい。
【0391】
また、上述したゲーム機の映像は、テレビジョン装置、パーソナルコンピュータ用ディスプレイ、ゲーム用ディスプレイ、ヘッドマウントディスプレイなどの表示装置によって、出力することができる。
【0392】
携帯ゲーム機5200に上記実施の形態で説明した半導体装置を適用することによって、低消費電力の携帯ゲーム機5200を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。
【0393】
更に、携帯ゲーム機5200に上記実施の形態で説明した半導体装置を適用することによって、ゲームの実行中に発生する演算に必要な一時ファイルなどの保持をおこなうことができる。
【0394】
図16Eでは、ゲーム機の一例として携帯ゲーム機を図示し、図16Fでは、ゲーム機の一例として家庭用の据え置き型ゲーム機を図示しているが、本発明の一態様の電子機器はこれに限定されない。本発明の一態様の電子機器としては、例えば、娯楽施設(ゲームセンター、遊園地など)に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
【0395】
[移動体]
上記実施の形態で説明した半導体装置は、移動体である自動車、及び自動車の運転席周辺に適用することができる。
【0396】
図16Gには移動体の一例である自動車5700が図示されている。
【0397】
自動車5700の運転席周辺には、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供するインストゥルメントパネルが備えられている。また、運転席周辺には、それらの情報を示す表示装置が備えられていてもよい。
【0398】
自動車5700に設けられた撮像装置(図示しない。)からの映像を当該表示装置に映し出すことによって、ピラーなどで遮られた視界、運転席の死角などを補うことができ、安全性を高めることができる。
【0399】
上記実施の形態で説明した半導体装置は、情報を一時的に保持することができるため、例えば、当該コンピュータを自動車5700の自動運転システムや当該コンピュータを道路案内、危険予測などを行うシステムなどにおける、必要な一時的な情報の保持に用いることができる。当該表示装置には、道路案内、危険予測などの一時的な情報を表示する構成としてもよい。また、自動車5700に備え付けられたドライビングレコーダの映像を保持する構成としてもよい。
【0400】
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体(ヘリコプター、無人航空機(ドローン)、飛行機、ロケット)なども挙げることができる。
【0401】
[カメラ]
上記実施の形態で説明した半導体装置は、カメラに適用することができる。
【0402】
図16Hには、撮像装置の一例であるデジタルカメラ6240が図示されている。デジタルカメラ6240は、筐体6241、表示部6242、操作ボタン6243、シャッターボタン6244等を有し、また、デジタルカメラ6240には、着脱可能なレンズ6246が取り付けられている。なお、ここではデジタルカメラ6240を、レンズ6246を筐体6241から取り外して交換することが可能な構成としたが、レンズ6246と筐体6241とが一体となっていてもよい。また、デジタルカメラ6240は、ストロボ装置や、ビューファインダー等を別途装着することができる構成としてもよい。
【0403】
デジタルカメラ6240に上記実施の形態で説明した半導体装置を適用することによって、低消費電力のデジタルカメラ6240を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。
【0404】
[ビデオカメラ]
上記実施の形態で説明した半導体装置は、ビデオカメラに適用することができる。
【0405】
図16Iには、撮像装置の一例であるビデオカメラ6300が図示されている。ビデオカメラ6300は、第1筐体6301、第2筐体6302、表示部6303、操作キー6304、レンズ6305、接続部6306等を有する。操作キー6304及びレンズ6305は第1筐体6301に設けられており、表示部6303は第2筐体6302に設けられている。そして、第1筐体6301と第2筐体6302とは、接続部6306により接続されており、第1筐体6301と第2筐体6302の間の角度は、接続部6306により変更が可能である。表示部6303における映像を、接続部6306における第1筐体6301と第2筐体6302との間の角度に従って切り替える構成としてもよい。
【0406】
ビデオカメラ6300で撮影した映像を記録する際、データの記録形式に応じたエンコードを行う必要がある。上述した半導体装置を利用することによって、ビデオカメラ6300は、エンコードの際に発生する一時的なファイルの保持を行うことができる。
【0407】
[ICD]
上記実施の形態で説明した半導体装置は、植え込み型除細動器(ICD)に適用することができる。
【0408】
図16(J)は、ICDの一例を示す断面模式図である。ICD本体5400は、バッテリー5401と、電子部品4700と、レギュレータと、制御回路と、アンテナ5404と、右心房へのワイヤ5402、右心室へのワイヤ5403とを少なくとも有している。
【0409】
ICD本体5400は手術により体内に設置され、二本のワイヤは、人体の鎖骨下静脈5405及び上大静脈5406を通過させて一方のワイヤ先端が右心室、もう一方のワイヤ先端が右心房に設置されるようにする。
【0410】
ICD本体5400は、ペースメーカのとしての機能を有し、心拍数が規定の範囲から外れた場合に心臓に対してペーシングを行う。また、ペーシングによって心拍数が改善しない場合(速い心室頻拍や心室細動など)、電気ショックによる治療が行われる。
【0411】
ICD本体5400は、ペーシング及び電気ショックを適切に行うため、心拍数を常に監視する必要がある。そのため、ICD本体5400は、心拍数を検知するためのセンサを有する。また、ICD本体5400は、当該センサなどによって取得した心拍数のデータ、ペーシングによる治療を行った回数、時間などを電子部品4700に記憶することができる。
【0412】
また、アンテナ5404で電力が受信でき、その電力はバッテリー5401に充電される。また、ICD本体5400は複数のバッテリーを有することにより、安全性を高くすることができる。具体的には、ICD本体5400の一部のバッテリーが使えなくなったとしても残りのバッテリーが機能させることができるため、補助電源としても機能する。
【0413】
また、電力を受信できるアンテナ5404とは別に、生理信号を送信できるアンテナを有していてもよく、例えば、脈拍、呼吸数、心拍数、体温などの生理信号を外部のモニタ装置で確認できるような心臓活動を監視するシステムを構成してもよい。
【0414】
[PC用の拡張デバイス]
上記実施の形態で説明した半導体装置は、PC(Personal Computer)などの計算機、情報端末用の拡張デバイスに適用することができる。
【0415】
図17Aは、当該拡張デバイスの一例として、持ち運びのできる、情報の記憶が可能なチップが搭載された、PCに外付けする拡張デバイス6100を示している。拡張デバイス6100は、例えば、USB(Universal Serial Bus)などでPCに接続することで、当該チップによる情報の記憶を行うことができる。なお、図17Aは、持ち運びが可能な形態の拡張デバイス6100を図示しているが、本発明の一態様に係る拡張デバイスは、これに限定されず、例えば、冷却用ファンなどを搭載した比較的大きい形態の拡張デバイスとしてもよい。
【0416】
拡張デバイス6100は、筐体6101、キャップ6102、USBコネクタ6103及び基板6104を有する。基板6104は、筐体6101に収納されている。基板6104には、上記実施の形態で説明した半導体装置などを駆動する回路が設けられている。例えば、基板6104には、電子部品4700、コントローラチップ6106が取り付けられている。USBコネクタ6103は、外部装置と接続するためのインターフェースとして機能する。
【0417】
[SDカード]
上記実施の形態で説明した半導体装置は、情報端末やデジタルカメラなどの電子機器に取り付けが可能なSDカードに適用することができる。
【0418】
図17BはSDカードの外観の模式図であり、図17Cは、SDカードの内部構造の模式図である。SDカード5110は、筐体5111、コネクタ5112及び基板5113を有する。コネクタ5112が外部装置と接続するためのインターフェースとして機能する。基板5113は筐体5111に収納されている。基板5113には、記憶装置及び記憶装置を駆動する回路が設けられている。例えば、基板5113には、電子部品4700、コントローラチップ5115が取り付けられている。なお、電子部品4700とコントローラチップ5115とのそれぞれの回路構成は、上述の記載に限定せず、状況に応じて、適宜回路構成を変更してもよい。例えば、電子部品に備えられている書き込み回路、ロードライバ、読み出し回路などは、電子部品4700でなく、コントローラチップ5115に組み込んだ構成としてもよい。
【0419】
基板5113の裏面側にも電子部品4700を設けることで、SDカード5110の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板5113に設けてもよい。これによって、外部装置とSDカード5110との間で無線通信を行うことができ、電子部品4700のデータの読み出し、書き込みが可能となる。
【0420】
[SSD]
上記実施の形態で説明した半導体装置は、情報端末など電子機器に取り付けが可能なSSD(Solid State Drive)に適用することができる。
【0421】
図17DはSSDの外観の模式図であり、図17Eは、SSDの内部構造の模式図である。SSD5150は、筐体5151、コネクタ5152及び基板5153を有する。コネクタ5152が外部装置と接続するためのインターフェースとして機能する。基板5153は筐体5151に収納されている。基板5153には、記憶装置及び記憶装置を駆動する回路が設けられている。例えば、基板5153には、電子部品4700、メモリチップ5155、コントローラチップ5156が取り付けられている。基板5153の裏面側にも電子部品4700を設けることで、SSD5150の容量を増やすことができる。メモリチップ5155にはワークメモリが組み込まれている。例えば、メモリチップ5155には、DRAMチップを用いればよい。コントローラチップ5156には、プロセッサ、ECC回路などが組み込まれている。なお、電子部品4700と、メモリチップ5155と、コントローラチップ5115と、のそれぞれの回路構成は、上述の記載に限定せず、状況に応じて、適宜回路構成を変更しても良い。例えば、コントローラチップ5156にも、ワークメモリとして機能するメモリを設けてもよい。
【0422】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【0423】
MCL:メモリセル部、OSC:周辺回路、OSM:回路、WLD:回路、BLD:回路、BLDa:回路、OPC:出力回路、CD:カラムデコーダ、SA:センスアンプ、PRC:プリチャージ回路、WC:書き込み回路、CVC:回路、ESC:回路、ESCa:回路、ESCb:回路、MCA:メモリセルアレイ、SRG:ストリング、SRGJ:ストリング、MC:メモリセル、MC[1,1]:メモリセル、MC[i,1]:メモリセル、MC[m,1]:メモリセル、MC[1,j]:メモリセル、MC[i,j]:メモリセル、MC[m,j]:メモリセル、MCJ:冗長メモリセル、MCJ[1]:冗長メモリセル、MCJ[i]:冗長メモリセル、MCJ[m]:冗長メモリセル、BTr:トランジスタ、STr:トランジスタ、CTr:トランジスタ、SW[1]:スイッチ、SW[j]:スイッチ、SW[n]:スイッチ、SWJ:スイッチ、SX[1]:スイッチ、SX[j]:スイッチ、TR:トランジスタ、TR1:トランジスタ、TR2:トランジスタ、SX[n]:スイッチ、EW:配線、WL:配線、BL:配線、BLJ:配線、CL:配線、BSL:配線、SSL:配線、ST1-0:ステップ、ST1-1:ステップ、ST1-2:ステップ、ST1-3:ステップ、ST1-4:ステップ、ST1-5:ステップ、ST1-6:ステップ、ST1-7:ステップ、ST2-0:ステップ、ST2-1:ステップ、ST2-2:ステップ、ST2-3:ステップ、ST2-4:ステップ、ST2-5:ステップ、ST2-6:ステップ、M1:トランジスタ、M2:トランジスタ、M3:トランジスタ、M4:トランジスタ、M4r:トランジスタ、M5:トランジスタ、M5r:トランジスタ、C1:容量素子、C2:容量素子、C3:容量素子、C3r:容量素子、VR:抵抗変化素子、MR:MTJ素子、PCM:相変化メモリ、WL[1]:配線、WL[m]:配線、W1L:配線、W2L:配線、RBL:配線、RBLJ:配線、WBL:配線、WBLJ:配線、SL:配線、SLJ:配線、C1L:配線、C2L:配線、BLB:配線、INV1:論理回路、INV2:論理回路、INV3:論理回路、100:記憶部、111:絶縁体、112:絶縁体、113:絶縁体、114:絶縁体、115:絶縁体、116:絶縁体、117:絶縁体、121:絶縁体、122:絶縁体、131:絶縁体、132:絶縁体、133:絶縁体、141:半導体、142:半導体、143:半導体、151:導電体、152:導電体、153:導電体、154:導電体、155:導電体、156:導電体、200:制御部、300:トランジスタ、311:基板、313:半導体領域、314a:低抵抗領域、314b:低抵抗領域、315:絶縁体、316:導電体、320:絶縁体、322:絶縁体、324:絶縁体、326:絶縁体、328:導電体、330:導電体、350:絶縁体、352:絶縁体、354:絶縁体、356:導電体、360:絶縁体、362:絶縁体、364:絶縁体、366:導電体、370:絶縁体、372:絶縁体、374:絶縁体、376:導電体、380:絶縁体、382:絶縁体、384:絶縁体、386:導電体、500:トランジスタ、503:導電体、503a:導電体、503b:導電体、505:導電体、510:絶縁体、512:絶縁体、514:絶縁体、516:絶縁体、518:導電体、520:絶縁体、522:絶縁体、524:絶縁体、526:絶縁体、530:酸化物、530a:酸化物、530b:酸化物、530c:酸化物、540a:導電体、540b:導電体、542a:導電体、542b:導電体、543a:領域、543b:領域、544:絶縁体、546:導電体、548:導電体、550:絶縁体、560:導電体、560a:導電体、560b:導電体、574:絶縁体、580:絶縁体、581:絶縁体、582:絶縁体、586:絶縁体、610:導電体、612:導電体、630:絶縁体、640:絶縁体、700:トランジスタ、800:トランジスタ、900:トランジスタ、4700:電子部品、4701:リード、4702:プリント基板、4704:実装基板、4710:半導体装置、4730:電子部品、4731:インターポーザ、4732:パッケージ基板、4733:電極、4735:半導体装置、4800:半導体ウェハ、4800a:チップ、4801:ウェハ、4801a:ウェハ、4802:回路部、4803:スペーシング、4803a:スペーシング、5110:SDカード、5111:筐体、5112:コネクタ、5113:基板、5115:コントローラチップ、5150:SSD、5151:筐体、5152:コネクタ、5153:基板、5155:メモリチップ、5156:コントローラチップ、5200:携帯ゲーム機、5201:筐体、5202:表示部、5203:ボタン、5300:デスクトップ型情報端末、5301:本体、5302:ディスプレイ、5303:キーボード、5400:ICD本体、5401:バッテリー、5402:ワイヤ、5403:ワイヤ、5404:アンテナ、5405:鎖骨下静脈、5406:上大静脈、5500:情報端末、5510:筐体、5511:表示部、5700:自動車、5800:電気冷凍冷蔵庫、5801:筐体、5802:冷蔵室用扉、5803:冷凍室用扉、5901:筐体、5902:表示部、5903:操作ボタン、5904:操作子、5905:バンド、6100:拡張デバイス、6101:筐体、6102:キャップ、6103:USBコネクタ、6104:基板、6106:コントローラチップ、6240:デジタルカメラ、6241:筐体、6242:表示部、6243:操作ボタン、6244:シャッターボタン、6246:レンズ、6300:ビデオカメラ、6301:第1筐体、6302:第2筐体、6303:表示部、6304:操作キー、6305:レンズ、6306:接続部、7520:本体、7522:コントローラ
図1A
図1B
図1C
図2A
図2B
図2C
図3
図4
図5
図6A
図6B
図6C
図6D
図7
図8A
図8B
図9A
図9B
図9C
図9D
図9E
図10A
図10B
図10C
図11
図12
図13
図14A
図14B
図14C
図15A
図15B
図15C
図15D
図16A
図16B
図16C
図16D
図16E
図16F
図16G
図16H
図16I
図16J
図17A
図17B
図17C
図17D
図17E