特許 7391920 電子回路及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-27

(45)【発行日】2023-12-05

(54)【発明の名称】電子回路及び方法

(51)【国際特許分類】

   H02M 3/28 20060101AFI20231128BHJP

【ＦＩ】

H02M3/28 Q

H02M3/28 H

【請求項の数】 17

(21)【出願番号】P 2021148895

(22)【出願日】2021-09-13

(65)【公開番号】P2023041491

(43)【公開日】2023-03-24

【審査請求日】2023-03-14

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(74)【代理人】

【識別番号】100091487

【弁理士】

【氏名又は名称】中村 行孝

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118876

【弁理士】

【氏名又は名称】鈴木 順生

(72)【発明者】

【氏名】小山 将央

(72)【発明者】

【氏名】林 祐輔

(72)【発明者】

【氏名】高尾 和人

【審査官】栗栖 正和

(56)【参考文献】

【文献】国際公開第２０１４／１２２８５３（ＷＯ，Ａ１）

【文献】国際公開第２０１２／１０１９０７（ＷＯ，Ａ１）

【文献】特開２０１４－２１７１９６（ＪＰ，Ａ）

【文献】特開２０２０－１０７４３４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／０３５３１２５（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／２８

(57)【特許請求の範囲】

【請求項1】

第１直流電圧に基づく矩形波電圧を受けて、第１電圧を発生させる共振回路と、
１次側インダクタと、２次側インダクタとを含むトランスを介して前記第１電圧を伝送する第１伝送回路と、
前記１次側インダクタの第１端に電気的に接続された第１キャパシタと、前記１次側インダクタの第２端に電気的に接続された第２キャパシタを介して前記第１電圧を伝送する第２伝送回路と、
前記第１伝送回路又は前記第２伝送回路により伝送された前記第１電圧を整流し、第２直流電圧を生成する整流回路と、
前記第１伝送回路と前記整流回路とを接続する第１スイッチ回路と、
前記第２伝送回路と前記整流回路とを接続する第２スイッチ回路と、
を備えた電子回路。

【請求項2】

前記第２スイッチ回路は、前記第１キャパシタと前記整流回路の第１入力端とを接続する第１スイッチと、前記第２キャパシタと前記整流回路の第２入力端とを接続する第２スイッチとを含む
請求項１に記載の電子回路。

【請求項3】

前記第１スイッチ回路は、
前記２次側インダクタの第１端子と前記整流回路の第１入力端との間に接続された第３スイッチと、
前記２次側インダクタの第２端子と前記整流回路の第２入力端との間に接続された第４スイッチと
のうちの少なくとも一方を含む
請求項１又は２に記載の電子回路。

【請求項4】

前記第１直流電圧を変調することにより前記矩形波電圧を生成する矩形波生成回路を備え、
前記共振回路は、前記矩形波生成回路の第１出力端と前記１次側インダクタの第１端との間に直列に接続された第３キャパシタ及び第１インダクタを含む
請求項１～３のいずれか一項に記載の電子回路。

【請求項5】

前記共振回路は、前記矩形波生成回路の第２出力端と前記１次側インダクタの第２端との間に直列に接続された第４キャパシタ及び第２インダクタを含む
請求項４に記載の電子回路。

【請求項6】

前記第１スイッチ及び前記第２スイッチは、トランジスタを含む
請求項２に記載の電子回路。

【請求項7】

前記第３スイッチ及び前記第４スイッチの少なくとも一方は、トランジスタを含む
請求項３に記載の電子回路。

【請求項8】

前記第３スイッチ及び前記第４スイッチの少なくとも一方は、直列接続された複数の前記トランジスタを含む
請求項７に記載の電子回路。

【請求項9】

前記第１直流電圧を生成する電圧源を備え、
前記矩形波生成回路は、前記電圧源に直列に接続された第１スイッチング素子及び第２スイッチング素子を含み、前記第１スイッチング素子と前記第２スイッチング素子を制御することにより前記矩形波電圧を生成する
請求項４に記載の電子回路。

【請求項10】

前記矩形波生成回路は、前記電圧源に直列に接続され第３スイッチング素子及び第４スイッチング素子を含み、
前記第３スイッチング素子及び第４スイッチング素子は、前記第１スイッチング素子及び前記第２スイッチング素子に並列に接続され、
前記矩形波生成回路は、前記第１スイッチング素子～第４スイッチング素子を制御することにより前記矩形波電圧を生成する
請求項９に記載の電子回路。

【請求項11】

前記整流回路は、直列に接続された第１整流素子及び第２整流素子と、直列に接続された第３整流素子及び第４整流素子とを備え、
前記第３整流素子及び前記第４整流素子は、前記第１整流素子及び第２整流素子に並列に接続され、
前記第１整流素子～第４整流素子を制御することにより前記第１電圧を整流する
請求項１～１０のいずれか一項に記載の電子回路。

【請求項12】

前記第１整流素子～第４整流素子はダイオードを含む
請求項１１に記載の電子回路。

【請求項13】

前記第１整流素子～第４整流素子はトランジスタを含む
請求項１１に記載の電子回路。

【請求項14】

前記第１スイッチ回路は、前記第２直流電圧の設定に応じて、前記第１伝送回路及び前記整流回路間を接続又は遮断し、
前記第２スイッチ回路は、前記第２直流電圧の設定に応じて、前記第２伝送回路及び前記整流回路間を遮断又は接続する
請求項１～１３のいずれか一項に記載の電子回路。

【請求項15】

前記第１スイッチ回路は、前記設定が低電圧の場合は、前記第１伝送回路及び前記整流回路間を接続し、前記設定が低電圧より高い高電圧の場合は、前記第１伝送回路及び前記整流回路間を遮断し、
前記第２スイッチ回路は、前記設定が前記低電圧の場合は、前記第２伝送回路及び前記整流回路間を遮断し、前記設定が低電圧より高い高電圧の場合は、前記第２伝送回路及び前記整流回路間を接続する
請求項１４に記載の電子回路。

【請求項16】

前記２次側インダクタの巻線の巻き回数は、前記１次側インダクタの巻線の巻き回数より小さい
請求項１～１５のいずれか一項に記載の電子回路。

【請求項17】

第１直流電圧を第２直流電圧に変換する方法であって、
第１直流電圧を変調して矩形波電圧を生成し、
前記矩形波電圧を共振回路に供給することで第１電圧を生成し、
前記第２直流電圧の設定が低電圧の場合は、前記第１電圧を磁気結合に基づき伝送し、
前記第２直流電圧の設定が前記低電圧より大きい高電圧の場合は、前記第１電圧を電界結合に基づき伝送し、
前記磁気結合又は前記電界結合に基づき伝送された前記第１電圧を整流して、前記第２直流電圧を生成する
方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電子回路及び方法に関する。

【背景技術】

【0002】

高効率及び低ノイズを兼ね備えたＤＣ－ＤＣコンバータとしてＬＬＣ共振コンバータが知られている。ＬＬＣ共振コンバータは、トランスの漏れインダクタンスと、１次側インダクタンス（励磁インダクタンス）及びキャパシタの共振を利用していることに由来する。ＬＬＣ共振コンバータでは、複数のスイッチング素子を交互にオンして直流電圧から矩形波電圧を生成し、矩形波電圧を共振回路に入力する。共振回路で生じた正弦波状の電圧をトランスにより変換し、変換後の電圧を整流することで、変換された直流電圧を得る。

【0003】

変換された電圧として、入力した直流電圧よりも十分に（例えば一桁以上）低い電圧を得たい場合、トランスにおける２次側巻線の巻線数を１次側巻線の巻線数よりも小さくして降圧比を調整する方法が用いられる。この場合、２次側巻線で生じる電力損失は小さく、また、２次側巻線がトランスのサイズに占める割合は１次側巻線に比べて小さい。一方で、変換された電圧として入力した直流電圧と同値もしくは半値程度の高電圧を得たい場合、トランスにおける２次側巻線の巻線数を１次側巻線の巻線数と同程度にする方法が考えられる。しかしながら、この方法では、２次側巻線による電力損失が大きくなることやトランスのサイズが大きくなる問題がある。スイッチングの周波数（動作周波数）の調整によって出力電圧と入力電圧との比を調整することも可能であるが、調整幅にも限りがある。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０２０－１０７４３４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本開示は、変換後の電圧の大きさに拘わらず、低損失で電圧を変換可能な電子回路及び方法を提供する。

【課題を解決するための手段】

【0006】

本開示の電子回路は、第１直流電圧に基づく矩形波電圧を受けて第１電圧を発生させる共振回路と、１次側インダクタと、２次側インダクタとを含むトランスを介して前記第１電圧を伝送する第１伝送回路と、前記１次側インダクタの第１端に電気的に接続された第１キャパシタと、前記１次側インダクタの第２端に電気的に接続された第２キャパシタを介して前記第１電圧を伝送する第２伝送回路と、前記第１伝送回路又は前記第２伝送回路により伝送された前記第１電圧を整流し、第２直流電圧を生成する整流回路と、前記第１伝送回路と前記整流回路とを接続する第１スイッチ回路と、前記第２伝送回路と前記整流回路とを接続する第２スイッチ回路と、を備える。

【図面の簡単な説明】

【0007】

【図1】第１の実施形態に係る電子回路１のブロック図。

【図2】第１伝送回路及び第２伝送回路をそれぞれ選択した場合の等価回路図。

【図3】図１の電子回路１にスイッチ回路を制御する制御回路を設けた例を示す図。

【図4】変形例２に係る電子回路の例を示すブロック図。

【図5】変形例３に係る電子回路の例を示すブロック図。

【図6】変形例４に係る電子回路の一例を示すブロック図。

【図7】変形例５に係る電子回路の一例を示すブロック図。

【図8】変形例６に係る電子回路の一例を示すブロック図。

【図9】変形例７に係る電子回路の一例を示すブロック図。

【発明を実施するための形態】

【0008】

以下、図面を参照しながら本発明の実施形態について説明する。図面において同一の構成要素は、同じ番号を付し、説明は、適宜省略する。

【0009】

（第１の実施形態）
図１は、第１の実施形態に係る電子回路１（電子装置）のブロック図である。電子回路１は、入力電圧（第１直流電圧）を提供する電圧源１０１と、入力電圧を出力電圧（第２直流電圧）に変換するＬＬＣ共振コンバータ１０２とを含む。

【0010】

ＬＬＣ共振コンバータ１０２は、電圧源１０１により提供される入力電圧を変調することにより矩形波電圧を生成する矩形波生成回路１１０と、矩形波電圧を入力とし共振に基づき電圧（第１電圧）を発生させる共振回路１２０とを備える。共振回路１２０により発生させられる電圧（第１電圧）は例えば正弦波状の電圧（交流電圧）である。ＬＬＣ共振コンバータ１０２は、正弦波状の電圧をトランスＴによる磁気結合を用いて伝送する第１伝送回路１３０と、正弦波状の電圧をキャパシタＣｃ１、Ｃｃ２による電界結合を用いて伝送する第２伝送回路１４０とを備える。また、ＬＬＣ共振コンバータ１０２は、第１伝送回路１３０と整流回路１６０との間を接続するスイッチ回路１５１と、第２伝送回路１４０と整流回路１６０との間を接続するスイッチ回路１５２とを備える。またＬＬＣ共振コンバータ１０２は、第１伝送回路１３０又は第２伝送回路１４０により伝送された正弦波状の電圧を整流して、直流の出力電圧Ｖｏｕｔに変換する整流回路１６０を備える。整流回路１６０の出力は、図示しない負荷装置に接続されている。負荷装置は、出力電圧による電流を消費する装置でもよいし、出力電圧の大きさを変換する他のＬＬＣコンバータでもよい。

【0011】

矩形波生成回路１１０は、電圧源１０１に直列に接続されたスイッチング素子Ｑ１、Ｑ２を備えている。スイッチング素子Ｑ１、Ｑ２はハーフブリッジ構成を有する。スイッチング素子Ｑ１、Ｑ２はＮ型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。ただし、スイッチング素子Ｑ１、Ｑ２は、ＪＦＥＴ（Junction Field-Effect-Transistor）やＨＥＭＴ（High Electron Mobility Transistor）などのユニポーラトランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのバイポーラトランジスタなど、他の種類のトランジスタでもよい。例えば、数百Ｖオーダーの高電圧出力を想定した場合、スイッチング素子Ｑ１、Ｑ２はＳｉやＳｉＣやＧａＮを材料とするパワートランジスタでもよい。スイッチング素子Ｑ１、Ｑ２間の接続ノードは、矩形波生成回路１１０の第１出力端Ｎ１に対応し、第１出力端Ｎ１と反対側のスイッチング素子Ｑ２のノードは、矩形波生成回路１１０の第２出力端Ｎ２に対応する。

【0012】

矩形波生成回路１１０は、動作周波数ｆｓｗ（スイッチング素子Ｑ１，Ｑ２のスイッチング周波数）に応じてスイッチング素子Ｑ１、Ｑ２を交互にオンすることにより、入力電圧Ｖｉｎを変調する。これにより、所望のデューティ比の矩形波電圧（方形パルス電圧）を生成する。変調の方式として、ＰＷＭ（Pulse Width Modulation）又はＰＦＭ（Pulse Frequency Modulation）などを用いてもよい。生成された矩形波電圧は共振回路１２０に入力される。デューティ比は特定の値に限定されないが、一例として１／２である。

【0013】

共振回路１２０は、キャパシタＣｒ（第３キャパシタ）、インダクタＬｒ（第１インダクタ）、トランスＴの１次側インダクタＬｍｐを含む。トランスＴの漏れインダクタをインダクタＬｒとして扱ってもよい。キャパシタＣｒ及びインダクタＬｒは、矩形波生成回路１１０の第１出力端Ｎ１と１次側インダクタＬｍｐの第１端（共振回路１２０の第１出力端Ｎ３）との間に直列に接続されている。共振回路１２０の共振周波数ｆｒは、キャパシタＣｒの容量値、インダクタＬｒのインダクタンス値依存し、さらにインダクタＬｒに電気的に接続されたキャパシタＣｃ１，Ｃｃ２の容量値にも依存する。共振回路１２０は、矩形波生成回路１１０から入力される矩形波電圧に基づき、動作周波数ｆｓｗ（矩形波の周波数）に応じた周波数を有する電圧（正弦波状の電圧）を出力する。

【0014】

第１伝送回路１３０は、トランスＴを有する。トランスＴは、１次側インダクタＬｍｐと、２次側インダクタＬｍｓとを含む。トランスＴは、１次側インダクタＬｍｐと２次側インダクタＬｍｓとの間の磁気結合を用いて、１次側インダクタＬｍｐで受けた正弦波状の電圧を２次側インダクタＬｍｓに伝送する。正弦波状の電圧は、２次側インダクタＬｍｓと１次側インダクタＬｍｐとの巻線数の比に応じた大きさに変換され、変換後の電圧が２次側インダクタＬｍｓに誘起される。２次側インダクタＬｍｓの第１端は、整流回路１６０における第１入力端Ｎ５に接続されている。２次側インダクタＬｍｓの第２端は、スイッチＳＷ１を介して、整流回路１６０における第２入力端Ｎ６に接続されている。第１伝送回路１３０は、スイッチＳＷ１がオンされている場合に、共振回路１２０から受けた正弦波状の電圧を、トランスＴを介して（磁気結合により）、後段の整流回路１６０に伝送する。

【0015】

第２伝送回路１４０は、１次側インダクタＬｍｐの第１端（共振回路１２０の第１出力端Ｎ３）に電気的に接続されたキャパシタＣｃ１（第１キャパシタ）を含む。また第２伝送回路１４０は、１次側インダクタＬｍｐの第２端（共振回路１２０の第２出力端Ｎ４）に電気的に接続されたキャパシタＣｃ２（第２キャパシタ）を含む。キャパシタＣｃ１は、スイッチＳＷ２を介して、整流回路１６０における第１入力端Ｎ５に接続されている。キャパシタＣｃ２は、スイッチＳＷ３を介して、整流回路１６０における第２入力端Ｎ６に接続されている。第２伝送回路１４０は、スイッチＳＷ２、ＳＷ３がオンにされている場合に、共振回路１２０から受けた正弦波状の電圧を、キャパシタＣｃ１、Ｃｃ２を介して（電界結合により）、後段の整流回路１６０に伝送する。キャパシタＣｃ１、Ｃｃ２は、正弦波の電圧を受ける第１電極と、第２電極とを含み、第１電極及び第２電極間の電界結合により当該電圧を第２電極側に伝送する。なお、キャパシタＣｃ１、Ｃｃ２は共振回路１２０の一部を構成してもよい。また共振回路１２０におけるキャパシタＣｒ１も、キャパシタＣｃ１、Ｃｃ２とともに、第２伝送回路１４０の一部を構成してもよい。

【0016】

スイッチ回路１５１は、第１伝送回路１３０と整流回路１６０との間の接続及び遮断を切り替える。スイッチ回路１５１はスイッチＳＷ１を含む。スイッチＳＷ１（第４スイッチ）は、２次側インダクタＬｍｓの第２端子と整流回路１６０の第２入力端Ｎ６との間を接続する。

【0017】

スイッチ回路１５２は、第２伝送回路１４０と整流回路１６０との間の接続及び遮断を切り替える。スイッチ回路１５２は、スイッチＳＷ２、ＳＷ３を含む。スイッチＳＷ２（第１スイッチ）は、キャパシタＣｃ１と整流回路１６０の第１入力端Ｎ５との間を接続する。スイッチＳＷ３（第２スイッチ）は、キャパシタＣｃ２と整流回路１６０の第２入力端Ｎ６との間を接続する。

【0018】

共振回路１２０の出力電圧（正弦波状の電圧）を第２伝送回路１４０に入力する場合は、スイッチ回路１５２におけるスイッチＳＷ２とスイッチＳＷ３とをオンにすることにより、第２伝送回路１４０と整流回路１６０との間を接続する。スイッチ回路１５１におけるスイッチＳＷ１はオフにすることにより、第１伝送回路１３０と整流回路１６０との間を遮断する。

【0019】

共振回路１２０の出力電圧（正弦波状の電圧）を第１伝送回路１３０に入力する場合は、スイッチ回路１５１におけるスイッチＳＷ１をオンにすることにより、第１伝送回路１３０と整流回路１６０との間を接続する。スイッチ回路１５２におけるスイッチＳＷ２とスイッチＳＷ３はオフにすることにより、第２伝送回路１４０と整流回路１６０との間を遮断する。

【0020】

整流回路１６０は複数のダイオードＤ１、Ｄ２、Ｄ３、Ｄ４と、出力キャパシタＣｏｕｔとを含む。ダイオードＤ１～Ｄ４は、任意の種類のダイオードでよい。例えば数百Ｖオーダーの高電圧出力を想定した場合には、ＳｉＣ－ＳＢＤ（ショットキーバリアダイオード）が用いられてよい。ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４はフルブリッジ構成を有する。すなわち、ダイオードＤ１、Ｄ２は直列に接続され、ダイオードＤ３、Ｄ４は直列に接続されている。ダイオードＤ３、Ｄ４は、ダイオードＤ１、Ｄ２に並列に接続されている。出力キャパシタＣｏｕｔは、ダイオードＤ１、Ｄ２に並列に接続され、また、ダイオードＤ３、Ｄ４に並列に接続されている。整流回路１６０は、第１伝送回路１３０又は第２伝送回路１４０から入力された電圧（正弦波状の電圧）を整流し、整流された電圧を出力キャパシタＣｏｕｔにより平滑化する。整流回路１６０は、平滑化された電圧を、変換後の出力電圧Ｖｏｕｔとして出力する。

【0021】

スイッチ回路１５１、１５２は、出力電圧の設定（目標値）に応じてスイッチＳＷ１と、スイッチＳＷ２、ＳＷ３とを相補的にオン・オフすることで、第１伝送回路１３０又は第２伝送回路１４０を選択する。すなわち第１伝送回路１３０を用いた磁気結合による伝送経路、または第２伝送回路１４０を用いた電界結合による伝送経路を選択する。

【0022】

出力電圧の設定（目標値）が所定の電圧閾値よりも小さい小電圧のときは、スイッチＳＷ１をオン、スイッチＳＷ２、ＳＷ３をオフにすることで、第１伝送回路１３０を選択する。これにより、正弦波状の電圧はトランスＴを介して伝送され、伝送された電圧は整流回路１６０に入力される。この際、電圧は、１次側インダクタと２次側インダクタとの巻き数比に応じて降圧される。２次側インダクタの巻数は、出力電圧の設定に応じてあらかじめ調整しておく。出力電圧が小電圧のため２次側インダクタの巻数は少なくてよく、このため低損失ですむ。

【0023】

図２（Ａ）は、第１伝送回路１３０を選択した場合、すなわちスイッチＳＷ１をオン、スイッチＳＷ２、ＳＷ３をオフにした場合の図１の等価回路図である。共振回路１２０の出力電圧はトランスＴを用いた磁気結合により伝送され、伝送された電圧が整流回路１６０に提供される。

【0024】

一方、出力電圧の設定（目標値）が所定の電圧閾値より大きい大電圧のときはスイッチＳＷ１をオフ、スイッチＳＷ２、ＳＷ３をオンにすることで、第２伝送回路１４０を選択する。これにより、正弦波状の電圧はキャパシタＣｃ１、Ｃｃ２による電界結合を介して伝送され、伝送された電圧は整流回路１６０に提供される。電界結合の場合、結合の前後で電圧の大きさは変わらない。キャパシタＣｃ１、Ｃｃ２は電流の直流成分を遮断し、共振回路１２０側と整流回路側１６０間を電気的に絶縁する機能を有する。キャパシタＣｃ１、Ｃｃ２の直流定格電圧すなわち直流絶縁耐圧については、トランスＴの１次側インダクタＬｍｐと２次側インダクタＬｍｓ間の絶縁耐圧と同程度の値を選択するのが望ましい。

【0025】

図２（Ｂ）は、第２伝送回路１４０を選択した場合、すなわちスイッチＳＷ１をオフ、スイッチＳＷ２、ＳＷ３をオンにした場合の図１の等価回路図である。共振回路１２０の出力電圧は、キャパシタＣｃ１、Ｃｃ２を介して伝送され、整流回路１６０に提供される。

【0026】

以下、具体例として、矩形波電圧のデューティ比が１／２の場合の動作を考える。入力電圧Ｖｉｎの１／２（Ｖｉｎ／２）など、大電圧を出力電圧の設定（目標値）とする場合は、第２伝送回路１４０を選択する。すなわち電界結合による伝送経路を選択する。一例として、キャパシタＣｃ１、Ｃｃ２にはＶｉｎ／２の振幅の電圧が入力され、入力された電圧は、キャパシタＣｃ１、Ｃｃ２で電界結合により後段に伝送される。これにより低損失で大電圧を整流回路１６０に伝送できる。一方、入力電圧Ｖｉｎの１／１６（Ｖｉｎ／１６）など小さい電圧を目標値とする場合（降圧する必要がある場合）、第１伝送回路１３０を選択する。すなわち磁気結合による伝送経路を選択する。共振回路１２０からのＶｉｎ／２の電圧はトランスＴで小さい電圧に変換され、変換された電圧は、後段に伝送される。トランスＴにおける２次側インダクタの巻線は少ないため、低損失で電圧を伝送できる。

【0027】

図３は、図１の電子回路１にスイッチＳＷ１～ＳＷ３を制御する制御回路を設けた例を示す。
制御回路１７０は、第１伝送回路１３０（磁気結合による伝送経路）を選択する場合は、スイッチＳＷ１をオンにする制御信号をスイッチＳＷ１に送り、スイッチＳＷ２、ＳＷ３をオフにする制御信号をスイッチＳＷ２、ＳＷ３に送る。一方、制御回路１７０は、第２伝送回路１４０（電界結合による伝送経路）を選択する場合は、スイッチＳＷ１をオフにする制御信号をスイッチＳＷ１に送り、スイッチＳＷ２、ＳＷ３をオンにする制御信号をスイッチＳＷ２、ＳＷ３に送る。スイッチＳＷ１～ＳＷ３は制御回路１７０からの制御信号に基づき、オン又はオフする。制御回路１７０は外部回路からの指示信号に基づき、第１伝送回路１３０及び第２伝送回路１４０のいずれを選択するかを決定してもよい。例えば制御回路１７０は、出力電圧の設定を示す信号を受信し、設定が大電圧のときは第２伝送回路１４０（電界結合による伝送経路）を選択し、設定が小電圧のときは第１伝送回路１３０（磁気結合による伝送経路）を選択する。

【0028】

磁界結合方式の場合の回路構成（図２（Ａ）参照）と、電界結合方式の場合の回路構成（図２（Ｂ）参照）とでは、キャパシタＣｃ１、Ｃｃ２の影響により共振周波数が異なる。

【0029】

磁界結合方式の場合の共振回路１２０の共振周波数ｆｒは以下の式（１）で表される。

【数1】

【0030】

電界結合方式の場合の共振回路１２０の共振周波数ｆｒは以下の式（２）で表される。

【数2】

【0031】

式（２）において、ＣｎはキャパシタＣｒ、Ｃｃ１、Ｃｃ２の合成容量である。

【0032】

例えばＣｒとＣｃ１とＣｃ２が同じ値とすると、電界結合方式の場合の共振周波数は、磁界結合方式の場合の√３（＝３^１／２）倍となる。このため、磁界結合方式と電界結合方式とで、矩形波生成回路１１０における動作周波数ｆｓｗを変更してもよい。例えば電界結合方式の場合の動作周波数ｆｓｗを、磁界結合方式よりも高くしてもよい。なお、矩形波生成回路１１０における動作周波数ｆｓｗは、共振回路１２０の共振周波数ｆｒに対し、少しだけ小さい値に設定して位相遅れを生じさせることで、ソフトスイッチングを成立させるのが望ましい。矩形波生成回路１１０のスイッチング素子Ｑ１、Ｑ２がソフトスイッチングすることにより、素子の電力損失は小さく抑えられる。望ましい動作周波数ｆｓｗと共振周波数ｆｒとの比ｆｓｗ／ｆｒは、例えば、０．９程度である。動作周波数ｆｓｗに応じてゲイン（第１伝送回路１３０及び第２伝送回路１４０の出力電圧と入力電圧との比に比例）が変動するため、所望の出力電圧Ｖｏｕｔを得るために必要なゲインに応じて、動作周波数を決定してもよい。

【0033】

以上、本実施形態によれば出力電圧が小さい場合はトランス（磁界結合）を介して電圧を伝送し、出力電圧が大きい場合は、キャパシタ（電界結合）を介して電圧を伝送する。これにより、出力電圧の大きさに拘わらず、低損失で電圧をＤＣ－ＤＣ変換することが可能になる。

【0034】

（変形例１）
上述の実施形態において２次側インダクタＬｍｓの巻数は予め決まっていたが、出力電圧の設定（目標値）を複数の中から選択可能にし、選択された設定に応じて２次側インダクタの巻数を調整する機構を設けてもよい。上述の図３の構成を用いる場合、制御回路１７０は、出力電圧の設定に応じて、２次側インダクタの巻数を目標値に応じて調整する信号を当該機構に送信するようにしてもよい。当該機構は当該信号に基づき巻数を調整する。本変形例によれば、動作周波数ｆｓｗの調整よりも広範囲で出力電圧を調整でき、かつ広範囲において低損失でＤＣ－ＤＣ変換できる。

【0035】

（変形例２）
図４は、変形例２に係る電子回路１Ａの例を示すブロック図である。共振回路１２０においてキャパシタＣｒ２（第４キャパシタ）及びインダクタＬｒ２（第４インダクタ）が追加されている。キャパシタＣｒ２及びインダクタＬｒ２は、矩形波生成回路１１０の第２出力端Ｎ２と１次側インダクタの第２端（共振回路１２０の第２出力端Ｎ４）との間に直列に接続されている。共振回路１２０の共振周波数ｆｒは、キャパシタＣｒ２の容量値及びインダクタＬｒ２のインダクタンス値にも依存する。キャパシタＣｒ２が、第２伝送回路１４０の一部を構成してもよい（つまりキャパシタＣｒ２が共振回路１２０と第２伝送回路１４０に共通に含まれる）。

【0036】

（変形例３）
図５は、変形例３に係る電子回路１Ｂの例を示す。図４の電子回路１ＡからキャパシタＣｃ１、Ｃｃ２が除去されている。共振回路１２０に含まれるキャパシタＣｒ１、Ｃｒ２が電界結合用のキャパシタとして機能する。キャパシタＣｒ１、Ｃｒ２は、容量結合により電圧を伝送する第２伝送回路１４０に含まれる。キャパシタＣｒ１は、共振回路１２０により出力された正弦波状の電圧（第１電圧）を電界結合により伝送するための、第１キャパシタ又は第３キャパシタに対応する。キャパシタＣｒ２は、共振回路１２０により出力された正弦波状の電圧（第１電圧）を電界結合により伝送するための、第２キャパシタ又は第４キャパシタに対応する。

【0037】

（変形例４）
図６は、変形例４に係る電子回路１Ｃの一例を示すブロック図である。
図１のハーフブリッジ構成の代わりに、４つのスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を接続したフルブリッジ構成を用いた矩形波生成回路１１０Ａが設けられている。

【0038】

スイッチング素子Ｑ３、Ｑ４は電圧源１０１に直列に接続されている。スイッチング素子Ｑ３、Ｑ４は、スイッチング素子Ｑ１、Ｑ２と並列に接続されている。スイッチング素子Ｑ１、Ｑ２間の接続ノードＮ１（第１出力端）がキャパシタＣｒの一端に接続されている。スイッチング素子Ｑ３、Ｑ４間の接続ノードＮ７が１次側インダクタＬｍｐの第２端（共振回路１２０の第２出力端Ｎ４）に接続されている。スイッチング素子Ｑ１、Ｑ２でデューティ比１／２の矩形波電圧を生成し、かつスイッチング素子Ｑ３、Ｑ４でデューティ比１／２の矩形波電圧を生成する場合、電界結合による伝送経路を用いた場合の出力電圧Ｖｏｕｔは、概ね入力電圧Ｖｉｎと同じ電圧となる。よって、出力電圧としてＶｉｎを得たい場合はフルブリッジ構成を用い、２／Ｖｉｎを得たい場合は上述した図１のハーフブリッジ構成を用いればよい。

【0039】

（変形例５）
図７は、変形例５に係る電子回路１Ｄの一例を示すブロック図である。
整流回路１６０Ａにおける整流素子としてダイオードＤ１～Ｄ４の代わりに、スイッチング素子ＳＲ１、ＳＲ２、ＳＲ３、ＳＲ４が用いられている。スイッチング素子ＳＲ１～ＳＲ４はＮ型のＭＯＳＦＥＴであるが、Ｐ型のＭＯＳＦＥＴまたは他の種類のトランジスタでもよい。図７の構成では、スイッチング素子ＳＲ１～ＳＲ４を制御する回路（図示せず）が必要になるが、ダイオードＤ１～Ｄ４を用いた場合よりも、導通損失を低減できる。

【0040】

（変形例６）
図８は、変形例６に係る電子回路１Ｅの一例を示すブロック図である。図１のスイッチＳＷ１、ＳＷ２、ＳＷ３を、スイッチング素子により構成した例を示す。スイッチング素子Ｑ３、Ｑ４は、図１のスイッチＳＷ１に対応し、スイッチング素子Ｑ５は、図１のスイッチＳＷ２に対応し、スイッチング素子Ｑ６は、図１のスイッチＳＷ３に対応する。スイッチング素子Ｑ３～Ｑ６は、Ｎ型のＭＯＳＦＥＴであるが、Ｐ型のＭＯＳＦＥＴ又は他の種類のトランジスタでもよい。スイッチング素子Ｑ３～Ｑ６として、ＳｉＣ－ＭＯＳＦＥＴを用いてもよい。スイッチング素子Ｑ３、Ｑ４は、２次側インダクタＬｍｓの第２端子と、整流回路１６０における第２入力端Ｎ６との間に直列に接続されている。スイッチング素子Ｑ３、Ｑ４はボディダイオードを介した通電を防ぐため、ソース・ドレインの向きが逆になっている。スイッチング素子Ｑ３、Ｑ４は同時にオンされ、あるいは同時にオフされる。

【0041】

（変形例７）
図９は、変形例７に係る電子回路１Ｆの一例を示すブロック図である。上述の図８におけるスイッチング素子Ｑ３の位置が変更されている。スイッチング素子Ｑ３は、２次側インダクタＬｍｓの第１端と、整流回路１６０における第１入力端Ｎ５との間を接続するスイッチ（第３スイッチ）である。スイッチング素子Ｑ３は、スイッチング素子Ｑ４と同時にオンされ、あるいはスイッチング素子Ｑ４と同時にオフされる。

【0042】

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

【符号の説明】

【0043】

１、１Ａ～１Ｆ 電子回路
１０１ 電圧源
１０２ ＬＬＣ共振コンバータ
１１０、１１０Ａ 矩形波生成回路
１２０ 共振回路
１３０ 第１伝送回路
１４０ 第２伝送回路
１５１ スイッチ回路
１５２ スイッチ回路
１６０、１６０Ａ 整流回路
１７０ 制御回路
Ｃｃ１、Ｃｃ２、Ｃｒ、Ｃｒ１、Ｃｒ２ キャパシタ
Ｃｎ 合成容量
Ｃｏｕｔ 出力キャパシタ
Ｄ１～Ｄ４ ダイオード
ｆｒ 共振周波数
ｆｓｗ 動作周波数
Ｌｍｐ １次側インダクタ
Ｌｍｓ ２次側インダクタ
Ｌｒ、Ｌｒ１、Ｌｒ２ インダクタ
Ｎ１ 矩形波生成回路の第１出力端
Ｎ２ 矩形波生成回路の第２出力端
Ｎ３ 共振回路の第１出力端
Ｎ４ 共振回路の第２出力端
Ｎ５ 整流回路の第１入力端
Ｎ６ 整流回路の第２入力端
Ｎ７ 矩形波生成回路の第２出力端
Ｑ１～Ｑ６ スイッチング素子
ＳＲ１～ＳＲ４ スイッチング素子
ＳＷ１～ＳＷ３ スイッチ
Ｔ トランス
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】