特許 7391972 内部アナログ制御ループを使用して電力を負荷に供給する電源および方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-27

(45)【発行日】2023-12-05

(54)【発明の名称】内部アナログ制御ループを使用して電力を負荷に供給する電源および方法

(51)【国際特許分類】

   G05F 1/575 20060101AFI20231128BHJP

   G05F 1/563 20060101ALI20231128BHJP

【ＦＩ】

G05F1/575

G05F1/563

【請求項の数】 11

(21)【出願番号】P 2021538063

(86)(22)【出願日】2020-03-13

(65)【公表番号】

(43)【公表日】2022-03-10

(86)【国際出願番号】 EP2020057002

(87)【国際公開番号】W WO2020183023

(87)【国際公開日】2020-09-17

【審査請求日】2022-02-15

(31)【優先権主張番号】62/817,983

(32)【優先日】2019-03-13

(33)【優先権主張国・地域又は機関】US

【前置審査】

(73)【特許権者】

【識別番号】390005175

【氏名又は名称】株式会社アドバンテスト

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】ルディ バウアー

【審査官】東 昌秋

(56)【参考文献】

【文献】米国特許出願公開第２００８／０１５７７４０（ＵＳ，Ａ１）

【文献】特開２０１６－２５７４８（ＪＰ，Ａ）

【文献】特開２０１７－５７７４（ＪＰ，Ａ）

【文献】特開２０１８－２３１８７（ＪＰ，Ａ）

【文献】国際公開第２００９／１２２７６９（ＷＯ，Ａ１）

【文献】特開２００６－２５２４１６（ＪＰ，Ａ）

【文献】特開２０１２－１１０１５９（ＪＰ，Ａ）

【文献】特開２０１５－１８６３８４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０５Ｆ １／００－１／７０

Ｈ０２Ｍ ３／００－３／４４

(57)【特許請求の範囲】

【請求項1】

供給電圧を得るために、供給電流を提供するように構成された、出力段と、
基準電圧情報および測定電圧情報を受信し、制御信号を提供するように構成された、デジタルレギュレータと、
内部アナログ制御ループであって、前記供給電圧に基づいたアナログフィードバック信号を前記出力段に提供して、アナログ調整を前記供給電圧の調整に寄与させるように構成された、内部アナログ制御ループと、
前記デジタルレギュレータに対して前記測定電圧情報を提供するフィードバック経路と、
前記デジタルレギュレータによって提供されるデジタル制御情報に基づいて、アナログ制御信号を得るように構成された、デジタル・アナログ変換器と、
前記デジタル・アナログ変換器によって提供される前記アナログ制御信号、および前記供給電圧を表すアナログフィードバック信号を受信し、前記デジタル・アナログ変換器によって提供される前記アナログ制御信号、および前記アナログフィードバック信号に基づいて、前記出力段に対する駆動信号を提供するように構成された、アナログレギュレータとを備え、
前記デジタルレギュレータに対する前記フィードバック経路が、前記測定電圧情報を前記デジタルレギュレータに入力するアナログ・デジタル変換器と、フィルタと、負荷接続と前記フィルタとの間に結合されるバッファとを有し、
前記フィルタが、前記バッファと前記アナログ・デジタル変換器の入力との間に結合される
電源。

【請求項2】

前記内部アナログ制御ループの帯域幅が、前記デジタルレギュレータの帯域幅の少なくとも５倍、または少なくとも１０倍、または少なくとも２０倍である、請求項１に記載の電源。

【請求項3】

前記内部アナログ制御ループの帯域幅が、前記デジタルレギュレータに対する前記測定電圧情報を提供する、アナログ・デジタル変換器のサンプリングレートの１０分の１よりも大きい、請求項１または２に記載の電源。

【請求項4】

前記内部アナログ制御ループが比例制御を実施するように構成され、
前記デジタルレギュレータが、積分制御を含む閉ループ制御を実施するように構成された、請求項１から３のいずれか１項に記載の電源。

【請求項5】

前記デジタルレギュレータの制御メカニズムが再構成可能である、請求項１から４のいずれか１項に記載の電源。

【請求項6】

前記内部アナログ制御ループが、前記デジタルレギュレータが有効になる前に、前記電源に結合された負荷の消費電流の変化によって起こる供給電圧の変動を、低減または制限または相殺するように構成された、請求項１から５のいずれか１項に記載の電源。

【請求項7】

前記内部アナログ制御ループが、前記供給電圧の低下が前記供給電流の上昇をもたらすように構成された、請求項１から６のいずれか１項に記載の電源。

【請求項8】

前記内部アナログ制御ループが、前記供給電圧の、または前記供給電圧に基づくアナログ信号のフィードバックを含む、請求項１から７のいずれか１項に記載の電源。

【請求項9】

前記内部アナログ制御ループが、前記出力段に対する駆動信号を得るために、前記デジタルレギュレータによって提供される制御信号と前記供給電圧を表すフィードバック信号との間の減算を含む、請求項１から８のいずれか１項に記載の電源。

【請求項10】

前記電源が、前記出力段と負荷接続との間に結合される、電流測定のためのシャント抵抗器を更に備える、請求項１から９のいずれか１項に記載の電源。

【請求項11】

請求項１から１０のいずれか１項に記載の電源を使用して、負荷に電力を供給する方法であって、
第１の時定数を使用する前記内部アナログ制御ループを使用して、負荷変化によって起こる、供給電圧の低下またはピークを少なくとも部分的に相殺する段階と、
第２の時定数を使用する前記デジタルレギュレータを使用して、前記供給電圧を微調整する段階とを備え、
前記第１の時定数が前記第２の時定数よりも小さく、少なくとも５分の１である、方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明による実施形態は、電源に関する。

【0002】

本発明による更なる実施形態は、電力を負荷に供給する方法に関する。

【0003】

概して、本発明による実施形態は、デジタル制御ループベースのテスト対象デバイス（ＤＵＴ）電源に対する負荷ステップの改善に関する。

【背景技術】

【0004】

電源、即ち安定化電源は、多くの技術的用途に適用されている。例えば、安定化電源は、コンピュータ、マルチメディアデバイスなど、ほとんどの電気装置に使用されている。更に、安定化電源は、一般的には特に高い要件が設定される、電気研究所環境でも使用される。

【0005】

更に、安定化（または制御）電源は、一般的に、テスト対象デバイスに（または更には複数のテスト対象デバイスに）１つもしくは複数の供給電圧を提供するために、自動テスト機器でも使用される。例えば、自動テスト機器では、供給電圧をテストプログラムにプログラミングし、テストを異なる供給電圧で実施することが望ましい場合が多い。また、一般的に、テスト対象デバイスを高い信頼性で特徴付けることができるようにするために、非常に明確な安定した供給電圧を、自動テスト機器において有することが望ましい。以下、いくつかの従来の解決策について記載する。

【0006】

例えば、従来の解決策は、デジタル制御ループベースのＶＩソース（例えば、電圧－電流源）、または単一の制御ループを使用するＤＵＴ電源を使用する。

【0007】

しかしながら、従来技術に鑑みて、負荷ステップ挙動、精度、および実現の労力の間のトレードオフを改善する、電源の概念を有することが求められている。

【発明の概要】

【0008】

本発明による一実施形態は、供給電圧を得るために、供給電流を提供するように構成された出力段を備える、電源（例えば、自動テスト機器で使用される）を作成する。例えば、出力段は、制御信号に基づいて、例えばテスト対象デバイスに、供給電流を提供する。電源は更に、基準電圧情報（例えば、所望の供給電圧を記載するデジタル情報、例えば、ＳＶ）、および測定電圧情報（例えば、実際の供給電圧に基づいた信号を変換するアナログ・デジタル変換器の出力）を受信し、（例えば、出力段に対する、または一般に出力段を制御する）制御信号を提供するように構成された、デジタルレギュレータを備える。更に、電源はまた、内部アナログ制御ループを備え、内部アナログ制御ループは、供給電圧に基づいたアナログフィードバック信号を出力段に提供して、アナログ調整を供給電圧の調整に寄与させるように構成される。したがって、供給電圧の調整は、１つの寄与がデジタルレギュレータによるものであり、１つの寄与が内部アナログ制御ループによるものである、アナログおよびデジタル調整を組み合わせたものであってもよい。

【0009】

本発明によるこの実施形態は、内部アナログ制御ループが、実現の労力を合理的に小さく保ったまま、負荷ステップ挙動を改善するのに有用であり得るという発見に基づく。特に、デジタルレギュレータは一般的に、比較的低速の調整手法または調整アルゴリズムを使用して、非常に正確な調整を実現するのに使用することができ、内部アナログ制御ループは精度を下げた比較的高速の調整を実現するので、デジタルレギュレータを内部アナログ制御ループと組み合わせることによって、内部アナログ制御ループを実現するために低複雑性のアナログ制御回路部品を使用しても、高い調整精度に達することができる。結論として、デジタルレギュレータと内部アナログ制御ループの組み合わせによって、主に比較的高速で低複雑性の内部アナログ制御ループにより、高速負荷ステップ挙動が可能になると同時に、主に一般的には比較的低速で複雑性の高いデジタルレギュレータによって、高い調整精度が可能になる。デジタルレギュレータは、それぞれの適用環境における特定の必要性に有効に適応させることができる、調整手法または調整アルゴリズムを適用してもよい。例えば、内部アナログ制御ループは、デジタルレギュレータが負荷ステップに応答する前であっても、負荷ステップに応答して、供給電圧の変化を相殺してもよい。このように、負荷ステップ後の限定された時間的環境内で、内部アナログ制御ループの応答は、デジタルレギュレータの応答よりも大幅に強力（例えば、少なくとも５倍強力または少なくとも１０倍強力）であってもよい。

【0010】

更に、内部アナログ制御ループの追加は、一般的に、電源の負荷ステップ応答を同等に改善するであろう、デジタルレギュレータ（例えば、必要なアナログ・デジタル変換器および必要なデジタル・アナログ変換器を含む）を（実質的に）加速することよりも、はるかに簡単に（かつ安価に）実現できることに留意すべきである。

【0011】

結論として、デジタルレギュレータおよび内部アナログ制御ループの使用を組み合わせる、本明細書で考察するような電源は、実現の労力（または、言い換えればコスト）、調整精度、および負荷ステップ挙動の間のトレードオフを改善する。

【0012】

好ましい一実施形態では、内部アナログ制御ループの帯域幅は、デジタルレギュレータの帯域幅の少なくとも５倍、または少なくとも１０倍、または少なくとも２０倍である（例えば、デジタルレギュレータの帯域幅は５０キロヘルツであってもよく、または５０キロヘルツ程度であってもよい）。

【0013】

しかしながら、内部アナログ制御ループの帯域幅をデジタルレギュレータの帯域幅よりも大幅に大きく選択することによって、デジタルレギュレータのみを備える電源に対して負荷ステップ挙動を大幅に改善することができる。更に、デジタルレギュレータの帯域幅よりも大幅に大きい帯域幅を有する内部アナログ制御ループを実現することは、一般的に、さほど大きくない実現の労力で可能であることが見出されている。したがって、実現が簡単な高速の内部アナログ制御ループは、実現コストを過度に増加させることなく、負荷ステップ挙動を大幅に改善することができる。

【0014】

好ましい一実施形態では、内部アナログ制御ループの帯域幅（例えば、５００キロヘルツ～１メガヘルツ）は、デジタルレギュレータに対して測定電圧情報を提供するアナログ・デジタル変換器のサンプリングレート（例えば、２メガヘルツまたは２Ｍｓｐｓ）の１０分の１よりも大きい。一般的にはさほど大きくない労力で実現することができる、内部アナログ制御ループのこのような大きい帯域幅を有することによって、内部アナログ制御ループがデジタルレギュレータよりも高速で負荷ステップに反応することが実現できる。換言すれば、内部アナログ制御ループの帯域幅の適切な選択によって、内部アナログ制御ループの短期（瞬間）応答がデジタルレギュレータの短期応答（負荷ステップの直後）よりも強力であることが実現できる。このように、内部アナログ制御ループは、一般的にはよりコストがかかるデジタルレギュレータの速度の増加（一般的に、デジタルレギュレータに対して測定電圧情報を提供する、アナログ・デジタル変換器のサンプリングレートの増加も必要とすることがある）を伴うことなく、負荷ステップ挙動を改善することができる。

【0015】

好ましい一実施形態では、内部アナログ制御ループは、比例制御を実施する（即ち、比例コントローラとして作用する）ように構成される。これは、例えば、アナログ制御ループが比較的高速である（例えば、積分制御よりも高速である）が、一般的に、定常状態であっても制御エラーが残ることを示唆することがある。換言すれば、内部アナログ制御ループは、例えば、純粋な比例制御を実施するように構成されてもよい。更に、デジタルレギュレータは、積分制御を含む閉ループ制御を実施するように構成されてもよい（積分制御は、例えば、内部アナログ制御ループよりも比較的低速なことがあるが、定常状態での制御エラーを内部アナログ制御ループよりも少ない値まで低減することができる）。比例制御は、少ない労力であるが高速で実現することができ、比例制御は、負荷ステップによって生じる供給電圧のばらつき（例えば、供給電圧低下または供給電圧ピーク）を相殺するのに良く適していることが見出されている。他方で、積分制御を含むより高度な制御を、デジタルレギュレータにおいてさほど大きくない労力で実現することができ、一般的に、供給電圧の所望の高い定常状態精度を提供する。

【0016】

好ましい一実施形態では、デジタルレギュレータの制御メカニズム（例えば、制御アルゴリズム）は、（例えば、比例制御、積分制御、および／または微分制御のような、例えば制御のサブ機能の、時定数および／または利得に関して）再構成可能である。換言すれば、デジタルレギュレータの機能性は、完全アナログ調整の存在下では非常に困難であろう、特定の適用環境における特定の必要性に適合させることができる。他方で、一般的に、内部アナログ制御ループは主に負荷ステップの取扱いに関与するので、内部アナログ制御ループの特性を変更する必要はない。結果として、再構成可能なデジタルレギュレータを使用して所望の程度の適応性を維持しながら、内部アナログ制御ループを実現するのに、単純な構成変更不能のアナログ回路を使用することができ、それによって実現の労力が削減される。このように、実現の労力と調整の特性との間で良好な歩み寄りを達成することができる。

【0017】

好ましい一実施形態では、内部アナログ制御ループは、（例えば、負荷ステップを同様に低減または制限または相殺する）デジタル調整が有効になる（即ち、実行される）前に、電源に結合された負荷の消費電流の変化によって起こる、負荷ステップを低減または制限または相殺するように構成される。かかる高速内部アナログ制御ループを使用することによって、非常に高速のデジタル調整を実現する必要性を回避しながら、非常に良好な負荷ステップ挙動を有することが可能である。結果として、実現の労力と調整結果との間で良好なトレードオフを達成することができる。

【0018】

好ましい一実施形態では、内部アナログ制御ループは、供給電圧の低下（例えば、デジタル調整が有効になる前に、電源に結合された負荷の消費電流が高速で増加することによって起こることがある）が、供給電流の増加をもたらすように構成される。換言すれば、内部アナログ制御ループは、（例えば、出力段の電力用半導体の駆動信号を適切に発効させることによって）電源電圧の変化（例えば、低下）を相殺するように構成されてもよい。このように、内部アナログ制御ループは、有効な方法で、また一般的にはデジタルレギュレータよりもはるかに高速で、供給電圧の急激な変化を相殺することができる。

【0019】

結果として、供給電圧の過度の急激な変化をさほど大きくない労力で回避することができ、それによって電源がテスト機器で使用するのに適したものになる。

【0020】

好ましい一実施形態では、内部アナログ制御ループは、供給電圧の、または供給電圧に基づいたアナログ信号（例えば、供給電圧を増減させたもの）の、出力段へのフィードバックを含む。供給電圧、または供給電圧に基づいたアナログ信号を、出力段にフィードバックすることによって、内部アナログ制御ループによって可能になる閉ループ制御が、供給電圧の変化に非常に高速で反応することができる。例えば、内部アナログ制御ループのレギュレータを形成する制御増幅器（例えば、差動増幅器または演算増幅器）は、出力段の一部であってもよく、それによって一般的に、内部アナログ制御ループの非常に低い遅延がもたらされる。上記制御増幅器は、例えば、デジタルレギュレータによって提供される制御信号も考慮することによって、負荷に対する供給電流を提供する、出力段の電力素子（例えば、電力用半導体）に対する駆動信号を得てもよい。

【0021】

好ましい一実施形態では、内部アナログ制御ループは、出力段に対する駆動信号（例えば、供給電流を提供する１つもしくは複数の電力用半導体素子に対する駆動信号）を得るために、デジタルレギュレータによって提供される制御信号と、供給電圧を表すフィードバック信号との間の減算（例えば、アナログ減算）を含む（供給電圧を表すフィードバック信号は、例えば、供給電圧に等しくてもよく、または供給電圧に基づいてもよい）。例えば、フィードバック信号を、デジタルレギュレータによって提供される制御信号から減算することによって、１つまたは複数の電力用半導体素子に対する駆動信号が非常に効率的な形で得られてもよい。例えば、減算は、制御増幅器によって、または演算増幅器によって実施されてもよく、この差動増幅器または演算増幅器の利得は、例えば、安定した制御ループ、十分な帯域幅、ならびに適切な調整精度および特性を有するように、適切に適合されてもよい。

【0022】

好ましい一実施形態では、電源はまた、デジタルレギュレータに対するフィードバック経路と、デジタルレギュレータによって提供されるデジタル制御情報に基づいて、アナログ制御信号を得るように構成されたデジタル・アナログ変換器と、デジタル・アナログ変換器によって提供されるアナログ制御信号、および供給電圧を表すアナログフィードバック信号を受信し、デジタル・アナログ変換器によって提供されるアナログ制御信号、およびアナログフィードバック信号に基づいて、出力段に対する駆動信号を提供するように構成された、アナログレギュレータ（例えば、差動増幅器または演算増幅器）とを備える。かかる回路構造によって特に良好な調整が可能になることが見出されている。デジタル調整ループは、デジタルレギュレータに対するフィードバック経路（内部アナログ制御ループに対するフィードバック経路と異なってもよく、または内部アナログ制御ループと一部重複してもよい）と、デジタルレギュレータと、アナログ制御信号を得るデジタル・アナログ変換器とを備える。更に、アナログフィードバック信号、およびデジタル・アナログ変換器によって提供されるアナログ制御信号は、アナログレギュレータで組み合わされて、出力段の電力構成要素（例えば、半導体素子）に対する駆動信号が得られてもよい。

【0023】

このように、本明細書に記載する構造は、デジタル制御ループおよび内部アナログ制御ループの両方を備える、多ループ調整の単純な実現を可能にすることができる。アナログ制御信号（デジタル調整に基づく）およびアナログフィードバック信号（内部アナログ制御ループを介して提供される）を使用して、デジタル調整およびアナログ調整両方の固有の利点を、さほど大きくない労力で組み合わせることができ、アナログ制御信号とアナログレギュレータにおけるアナログフィードバック信号との組み合わせは、アナログ調整の広い帯域幅（または言い換えれば、アナログ調整の小さいレイテンシ）をもたらすことができる。

【0024】

好ましい一実施形態では、デジタルレギュレータのフィードバック経路は、アナログ・デジタル変換器とフィルタ（例えば、低域フィルタ）とを備える。フィルタ（例えば、低域フィルタ）は、負荷接続（供給電圧が負荷に提供される）とアナログ・デジタル変換器の入力との間に結合される。したがって、デジタルレギュレータに対するデジタルフィードバック情報が得られ、例えばアナログ・デジタル変換器の限定されたサンプリングレートに鑑みて、例えば、アナログ・デジタル変換器への信号入力の帯域幅が限定され、それによってエイリアシングが回避される。

【0025】

好ましい一実施形態では、デジタルレギュレータに対するフィードバック経路は、負荷接続とフィルタとの間に結合されるバッファを備える。したがって、減結合を達成することができ、負荷は実質的にフィードバック経路の影響を受けないままである。

【0026】

好ましい一実施形態では、電源は更に、出力段と負荷接続（供給電圧が負荷に提供される）との間に結合される、電流測定のためのシャント抵抗器を備える。このように、シャント抵抗器は、電流測定を可能にするが、特に負荷ステップの場合、何らかの寄生電圧低下を提供することもあり、しかしながらそれは、内部アナログ制御ループによってかなり相殺することができる。このように、シャント抵抗器の存在が負荷ステップ挙動を大幅に低下させないことを達成することができる。

【0027】

本発明による一実施形態は、デジタルレギュレータと内部アナログ調整ループとを備える電源を使用して、負荷に電力を供給する方法を作成する。例えば、電源は、供給電圧を得るために、供給電流を提供するように構成された出力段（例えば、制御信号に基づいて、例えばテスト対象デバイスに、供給電流を提供する）と、基準電圧情報（例えば、所望の供給電圧を記載するデジタル情報、例えば、ＳＶ）、および測定電圧情報（例えば、実際の供給電圧に基づいた信号をアナログ・デジタル変換するアナログ・デジタル変換器の出力）を受信し、出力段に対する制御信号を提供するように構成された、デジタルレギュレータと、内部アナログ制御ループとを備えてもよく、内部アナログ制御ループは、供給電圧に基づいたアナログフィードバック信号を出力段に提供して、アナログ調整を供給電圧の調整に寄与させるように構成される（供給電圧の調整は、１つの寄与がデジタルレギュレータによるものであり、１つの寄与が内部アナログ制御ループによるものである、アナログおよびデジタル調整を組み合わせたものである）。方法は、第１の時定数を使用する内部アナログ制御ループを使用するとともに、第２の時定数を使用するデジタル調整を使用して供給電圧を微調整して、負荷変化によって起こる、供給電圧の低下またはピークを少なくとも部分的に相殺することを含む。第１の時定数は第２の時定数よりも小さく、例えば少なくとも５分の１である。

【0028】

この方法は上述の電源と同じ考慮点に基づく。特に、方法は、実現の複雑性、調整精度、および負荷ステップ挙動の間の良好なトレードオフを可能にする。内部アナログ制御ループとデジタル調整との組み合わせは、過度に高価な高速デジタル調整の必要なしに、優れた定常状態調整精度を依然として達成しながら、負荷変化に対して迅速に反応する助けとなる（非常に高い精度と高いサンプリングレートの両方を有するアナログ・デジタル変換器は、一般的に、非常にコストが高いことに留意すべきである）。このように、様々な機能性、つまり負荷ステップに対する高速反応および定常状態の正確な調整を、異なる調整速度を有する２つの異なる構成要素、つまり内部アナログ制御ループおよびデジタル調整に分配することによって、さほど大きくない労力で、特に良好な全体の機能性を達成することができる。

【0029】

しかしながら、本明細書に記載する方法は、任意に、電源に関しても本明細書に開示する特徴、機能性、および詳細のいずれかによって補足されてもよいことに留意すべきである。方法は、任意に、かかる特徴、機能性、および詳細によって、個々におよび組み合わせで、補足されてもよいことに留意すべきである。

【図面の簡単な説明】

【0030】

続いて、本発明による実施形態について、添付図面を参照して記載する。

【0031】

【図1】本発明の一実施形態による電源の概略ブロック図である。

【0032】

【図2】本発明の一実施形態によって達成することができる、調整の機能性を示す概略図である。

【0033】

【図3】本発明の別の実施形態による、内部アナログループを有するデジタル制御の概略ブロック図である。

【0034】

【図4】従来のデジタル制御ループの概略ブロック図である。

【発明を実施するための形態】

【0035】

５．１ 図１による電源

【0036】

図１は、本発明の一実施形態による電源１００の概略ブロック図を示している。

【0037】

電源１００は、基準電圧１１０を受信し、それに基づいて、負荷接続１１２において出力電流Ｉ_ｓｕｐを、言い換えれば出力電圧Ｖ_ｓｕｐを提供するように構成される（負荷は、負荷接続で電源に結合されてもよい）。電源は出力段１２０を備え、出力段１２０は、（所望の）供給電圧Ｖ_ｓｕｐを得るために、供給電流Ｉ_ｓｕｐを提供する。出力段１２０は、例えば、デジタルレギュレータ１３０によって提供される制御信号１３２に応じて、または内部アナログ制御ループを介して提供されるアナログフィードバック信号１４２に応じて、供給電流Ｉ_ｓｕｐを提供してもよい。デジタルレギュレータ１３２は、基準電圧情報１１０（例えば、所望の供給電圧を表すデジタル情報、例えば、ＳＶ）、および測定電圧情報１３４（例えば、実際の供給電圧Ｖ_ｓｕｐに基づいた信号をアナログ・デジタル変換するアナログ・デジタル変換器の出力）を受信するように構成される。更に、デジタルレギュレータ１３０は制御信号１３２を提供するように構成される。内部アナログ制御ループは、アナログフィードバック信号１４２を出力段に提供して、アナログ調整を供給電圧の調整に寄与させるように構成される。例えば、アナログフィードバック信号は供給電圧Ｖ_ｓｕｐに基づいてもよい。

【0038】

したがって、供給電圧Ｖ_ｓｕｐの調整は、１つの寄与がデジタルレギュレータ１３０によるものであり、１つの寄与が内部アナログ制御ループによるものである、アナログおよびデジタル調整を組み合わせたものである。例えば、制御信号１３２のアナログ表現、およびアナログフィードバック信号１４２の両方が、出力段に提供されてもよく、出力段１２０は、電流Ｉ_ｓｕｐを調整するため、制御信号１３２のアナログ表現およびアナログフィードバック信号１４２の両方を考慮してもよい。例えば、供給電流Ｉ_ｓｕｐを調整するため、制御信号１３２のアナログ表現とアナログフィードバック信号１４２との差が出力段１２０によって考慮されてもよい。

【0039】

電源１００では、内部アナログ制御ループおよびデジタルレギュレータ１３０の両方が供給電圧Ｖ_ｓｕｐの調整に対応しており、内部アナログ制御ループは、一般的に、負荷ステップに対するより高速の応答を提供し、デジタルレギュレータ１３０は、一般的に、定常状態供給電圧のより正確な調整を提供する。しかしながら、デジタルレギュレータおよび内部アナログ制御ループの組み合わせは、調整挙動全体を改善するコスト効率の良い手法を構築することが見出されている。

【0040】

一般的に、内部アナログ制御ループは、負荷ステップの場合により良好な調整特性を備え、一方、デジタルレギュレータは、定常状態供給電圧の調整に対してより良好な調整特性を備える。

【0041】

しかしながら、電源１００は、任意に、本明細書に開示する特徴、機能性、および詳細のいずれかによって補足されてもよいことに留意すべきである。

【0042】

以下、電源１００によって達成されてもよい調整特性の一例について、図２を参照して記載する。図２は、時間に伴う供給電圧Ｖ_ｓｕｐの時間的展開の概略図を示している。横軸２１０は時間を記載し、縦軸２１２は供給電圧Ｖ_ｓｕｐを記載している。図２で分かるように、供給電圧Ｖ_ｓｕｐは最初は値Ｖ_ｓｕｐ１を取る。しかしながら、時刻ｔ_１に負荷ステップがあり、つまり負荷接続１１２に結合された負荷が負荷電流を増加させる。例えば、負荷電流の増加は急激であるかまたは段階的であり得る。負荷ステップに応答して、供給電圧Ｖ_ｓｕｐは減少するが、減少の速度は、例えば、負荷に対して並列に結合された１つまたは複数のキャパシタンスによって制限されてもよい。負荷に対して並列に結合されるこれらのキャパシタンスは、電源１００の一部であってもよく、あるいは外部構成要素であってもよい。しかしながら、時刻ｔ_２で、内部アナログ制御ループが有効になってもよく、供給電圧の更なる低減を相殺してもよい。例えば、内部アナログ制御ループは、出力段にフィードバックを提供し、それによって供給電流Ｉ_ｓｕｐを増加させてもよい。例えば、内部アナログ制御ループを介したフィードバックは、供給電流Ｉ_ｓｕｐを提供（つまり伝達）してもよい、出力段の電力デバイスの駆動信号を増加させるという効果を有してもよい。したがって、供給電流Ｉ_ｓｕｐは前の状態に対しても増加され、それによって出力段１２０は供給電圧Ｖ_ｓｕｐの低下を相殺する。したがって、時刻ｔ_２で、供給電圧Ｖ_ｓｕｐは、標的値Ｖ_ｓｕｐ１（例えば、基準電圧情報によって定義されてもよい）に向かって再び増加し始めることが分かる。時刻ｔ_３から始まって、デジタルレギュレータもアクティブになってもよく、供給電圧Ｖ_ｓｕｐを所望の値Ｖ_ｓｕｐ１に向かって微調整してもよい。

【0043】

結論として、負荷ステップの直後、電圧低下は主に、負荷と並列で回路化されたキャパシタンスによって制限される。しかしながら、内部アナログ制御ループは、デジタルレギュレータが有効になるよりもかなり前に有効になる。内部アナログ制御ループは、一般的に、電圧低下を許容可能な値に制限することができるが、一般的に、供給電圧を所望の値Ｖ_ｓｕｐ１に完全に戻すことはできない。これは、部分的には、内部アナログ制御が、例えば比例制御の機能性しか提供しないことがあり、積分制御の機能性はもたらさないことがあるという事実に基づく。しかしながら、デジタルレギュレータは、例えば、積分制御構成要素を使用して、最終的には供給電圧の非常に正確な調整を実施してもよく、結果として、一定時間後、供給電圧を所望の値Ｖ_ｓｕｐ１に（または所望の値の非常に近くまで）戻してもよい。このように、内部アナログ制御ループおよびデジタルレギュレータは、互いを補足して、負荷ステップの直後および定常状態の両方において、良好な供給電圧調整を提供してもよい。

【0044】

図２を参照して記載する電源１００の挙動は、例えば、内部アナログ制御ループの帯域幅がデジタルレギュレータ１３０の帯域幅よりも大きい（例えば、５倍または１０倍または２０倍）という事実によって達成されてもよいことに留意すべきである。機能性も、内部アナログ制御ループの帯域幅が、デジタルレギュレータに対する測定電圧情報１３４を提供する、アナログ・デジタル変換器のサンプリングレートの１０分の１よりも大きいという事実によって達成されてもよい。

【0045】

例えば、内部アナログ制御ループの高速反応は、内部アナログ制御ループが比例制御（または比例制御のみ）を実施するように構成されてもよいという事実によって達成されてもよい。対照的に、デジタルレギュレータは、より高度な制御機能性を備えてもよい。例えば、デジタルレギュレータ１３０は、積分制御を含む閉ループ制御を実施してもよい。一例として、デジタルレギュレータ１３０は、比例積分調整を実施するか、または比例積分微分調整（ＰＩＤ調整）を実施するように構成されてもよい。しかしながら、デジタルレギュレータ１３０はまた、異なる制御機能性を実施してもよく、更には非線形の調整特性を備えてもよい。

【0046】

更に、デジタルレギュレータ１３０によって実施される制御機能性（または制御メカニズム、もしくは制御アルゴリズム）は、特定の要件に合わせて修正し適合させることができるソフトウェアによって定義されてもよいので、任意に、デジタルレギュレータは再構成可能であってもよいことに留意すべきである。このように、デジタルレギュレータ１３０は、アナログ閉ループ制御に寄与する内部制御ループと比較した場合、その構成の点でより柔軟性が高くてもよい。上記に概説したように、内部アナログ制御ループは、（例えば、負荷接続１１２を介して）電源に結合された負荷の消費電流の変化によって起こる、供給電圧の変動（例えば、供給電圧低下または供給電圧オーバーシュート）を相殺してもよい。例えば、内部アナログ制御ループは、デジタル調整がアクティブになる前であっても、供給電圧の変動を相殺するのに十分に高速であってもよい。

【0047】

上記に概説したように、（図２に示されるような時刻ｔ_１の）供給電圧の低下は、内部アナログ制御ループを介したフィードバックによって最初に起こってもよい、供給電流Ｉ_ｓｕｐの増加をもたらしてもよい。

【0048】

しかしながら、本明細書に開示する他の特徴、機能性、および詳細のいずれかが、任意に、電源１００でも適用されてもよいことに留意すべきである。他方で、電源１００に関して記載する特徴、機能性、および詳細のいずれかが、任意に、本明細書に開示する他の実施形態のいずれかに導入されてもよい。

【0049】

５．２ 図３による実施形態

【0050】

図３は、本発明の別の実施形態による電源３００の概略ブロック図を示している。

【0051】

電源３００は、基準電圧情報または所望の電圧情報３１０を受信し、それに基づいて、負荷接続３１２に結合されてもよい負荷３１４に供給電圧Ｖ_ｓｕｐを提供するように構成される。負荷３１４は、例えば、テスト対象デバイス、または一般的に言えば、抵抗器によって表される第１の負荷構成要素３１４ａを備えてもよい。しかしながら、負荷構成要素３１４ａは必ずしも抵抗器である必要はなく、例えば、集積回路であってもよいことに留意すべきである。更に、負荷３１４は、例えば、第１の負荷構成要素またはテスト対象デバイス３１４ａと並列で回路化されてもよい、（例えば、第２の負荷構成要素としての）キャパシタンス３１４ｂも備えてもよい。例えば、キャパシタンス３１４ｂは、「負荷ステップ」の場合に、即ち負荷構成要素３１４がその消費電流を急激に変化させた場合に、供給電圧Ｖ_ｓｕｐの急激な変化を回避するのに有用であってもよい。消費電流のかかる急な変化は、例えば、負荷構成要素３１４ａが、（例えば、待機状態に続いて）電力を消費する動作を実施するように起動または命令されたときに生じることがある。

【0052】

しかしながら、負荷３１４は、一般的に、電源３００の一部ではなく、負荷接続３１２を介して電源に結合されることに留意すべきである。

【0053】

電源３００は、重要な構成要素として、例えば、アナログ制御信号３２２およびアナログフィードバック信号３４２に応じて供給電流Ｉ_ｓｕｐを提供してもよい、出力段３２０を備える。

【0054】

例えば、供給電流Ｉ_ｓｕｐが、例えばアナログ制御信号３２２とアナログフィードバック信号３４２との間の差によって決定されてもよいように、出力段３２０は、制御増幅器または差動増幅器または演算増幅器を備えてもよい。例えば、出力段３２０は、１つまたは複数の駆動信号に応じて供給電流Ｉ_ｓｕｐを提供する、１つまたは複数の電力用半導体素子を備えてもよく、１つまたは複数の電力用半導体素子に対する上記１つまたは複数の駆動信号は、アナログ制御信号３２２およびアナログフィードバック信号３４２に応じて（例えば、アナログ制御信号３２２とアナログフィードバック信号３４２との間の差に応じて）決定されてもよい。更に、出力段３２０の出力は、例えば、シャント抵抗器３２４および接続３２６を介して、負荷接続３１２と結合されてもよいことに留意すべきである。

【0055】

シャント抵抗器３２４は、例えば、１Ａの範囲に対して１００ミリオームの値を含んでもよい。換言すれば、シャント抵抗器３２４は、供給電流Ｉ_ｓｕｐに比例する電圧低下を発生させて、電流測定を可能にするために提供されてもよい。しかしながら、シャント抵抗器３２４は任意のものと見なされてもよく、シャント抵抗器の別の値も使用されてもよいことに留意すべきである。

【0056】

接続３２６は、例えば、プリント回路基板上のケーブルおよび／またはトレース、ならびに／あるいは１つもしくは複数の針（例えば、ばね荷重式の針接点）を含んでもよい。しかしながら、出力段３２０の出力を負荷接続３１２と接続するのに、任意のタイプの電気接続が使用されてもよいことに留意すべきである。

【0057】

更に、電源３００はまた、基準電圧情報３１０（例えば、「ＳＶ」）を受信し、測定電圧情報３３４も受信する、デジタルレギュレータ３３０を備えることに留意すべきである。デジタルレギュレータ３３０は、基準電圧情報３１０および測定電圧情報３３４に基づいて、デジタル制御信号またはデジタル制御情報３３２をデジタル・アナログ変換器３３６に提供する。デジタル・アナログ変換器３３６は、デジタル制御信号３３２に基づいて、アナログ制御信号３２２を提供してもよい。

【0058】

デジタルレギュレータ３３０は、任意の調整メカニズムまたは調整アルゴリズムを使用してもよいことに留意すべきである。例えば、デジタルレギュレータ３３０は、積分制御を備える調整メカニズムまたは調整アルゴリズムを使用してもよい。しかしながら、更に、デジタルレギュレータ３３０は好ましくは、比例制御構成要素も使用してもよく、また任意に微分制御構成要素も使用してもよい。例えば、デジタルレギュレータ３３０は、ＰＩ制御機能性またはＰＩＤ制御機能性（ＰＩは比例積分を意味し、ＰＩＤは比例積分微分を意味する）を実施するように構成されてもよい。

【0059】

測定電圧情報３３４は、フィードバック経路３５０を介してデジタル調整３３０に提供されてもよい。フィードバック経路３５０は、例えば、バッファ３５２と、フィルタ３５４と、アナログ・デジタル変換器３５６とを備えてもよい。例えば、フィードバック経路３５０は、負荷３１４または第１の負荷構成要素３１４ａの端子とデジタル調整３３０との間であってもよい。フィードバック経路３５０は、例えば、フィルタ３５４が供給電圧Ｖ_ｓｕｐまたは電流測定に影響するのを回避する、バッファ３５２を備えてもよい。例えば、バッファ３５２の入力は、負荷３１４または第１の負荷構成要素３１４ａの端子に結合され、バッファ３５２の出力は、フィルタ３５４の入力に結合される。フィルタ３５４は、例えば、エイリアシングアーチファクトを回避する低域特性を備えてもよい。しかしながら、フィルタ３５４はまた、アナログ・デジタル変換のノイズを低減する助けとなってもよい。フィルタ３５４の出力は、例えば、フィルタ３５４の出力信号をアナログ・デジタル変換してもよい、アナログ・デジタル変換器３５６の入力に結合されてもよい。更に、アナログ・デジタル変換器によって、その入力信号に基づいて提供されるデジタル出力情報は、測定電圧情報３３４を構築してもよく、デジタル調整３３０に入力されてもよい。

【0060】

このように、デジタル調整３３０は、負荷３１４において、または第１の負荷構成要素３１４ａにおいて、測定電圧情報３３４として存在する、フィルタ処理されアナログ・デジタル変換された供給電圧を表すものを受信してもよい。

【0061】

しかしながら、バッファ３５２およびフィルタ３５４は任意のものと見なされてもよく、アナログ・デジタル変換器３５６の入力は、例えば、負荷３１４または第１の負荷構成要素３１４ａの端子に直接結合できることに留意すべきである。

【0062】

しかしながら、電源３００はまた、アナログフィードバック信号３４２を出力段３２０に供給することによって形成される、内部アナログ制御ループを備える。換言すれば、出力段３２０の入力は、（例えば、任意の追加のフィルタなしに、および／または任意の中間デジタル処理なしに）負荷３１４または第１の負荷構成要素３１４ａの端子に直接結合されてもよい。このように、アナログフィードバック信号３４２は、負荷３１４または第１の負荷構成要素３１４ａに存在する供給電圧を表してもよい。更に言い換えると、測定電圧情報３３４およびアナログフィードバック信号３４２は両方とも、負荷３１４または負荷構成要素３１４ａに存在する供給電圧Ｖ_ｓｕｐを表してもよいが、アナログフィードバック信号３４２は、アナログ・デジタル変換器３５６によって実施される比較的低速のアナログ・デジタル変換プロセスを回避する（また一般的に、フィルタ処理も行わない）ので、アナログフィードバック信号３４２が、デジタルレギュレータ３３０に入力されるデジタル測定電圧情報３３４よりもはるかに高速で、供給電圧Ｖ_ｓｕｐの変化に追随することは明白である。

【0063】

電源３００の機能性に関して、内部アナログ制御ループが存在することにより、供給電圧Ｖ_ｓｕｐの低下に応答して供給電流Ｉ_ｓｕｐを迅速に増加させることができ、反応の速度（供給電流Ｉ_ｓｕｐの増加）は、出力段の調整増幅器および出力段の電力用半導体素子の慣性によってのみ制限されることに留意すべきである。このように、負荷ステップの直後に、調整（例えば、供給電流Ｉ_ｓｕｐの増加）が内部アナログ制御ループによってもたらされる。言い換えると、負荷ステップに応答して、結果として得られる供給電圧Ｖ_ｓｕｐの変動が測定電圧情報３３４によって反映されるまで、比較的長い伝播時間がある。アナログ・デジタル変換器３５６、デジタルレギュレータ３３０、およびデジタル・アナログ変換器３３６によって課される遅延により、供給電圧の変動がデジタル制御信号３３２に、または更にはアナログ制御信号３２２に反映されるまで、更に長い遅延がある。このように、（負荷ステップに応答して起こる）供給電圧の変動（例えば、低下）の直後、アナログ制御信号３２２はまだ一定のままであるが、アナログフィードバック信号３４２は、供給電圧の変動を既に反映している。供給電流Ｉ_ｓｕｐは、例えば、アナログ制御信号３２２とアナログフィードバック信号３４２との間の差によって決定されてもよいので、供給電流Ｉ_ｓｕｐは、内部アナログ制御ループの存在による供給電圧の変動に応答して、非常に高速で変化してもよい。特に、供給電圧Ｉ_ｓｕｐは、アナログ制御信号３２２が供給電圧の変動に対する応答を示す前であっても、内部アナログ制御ループの存在によって変化してもよい。このように、供給電圧Ｖ_ｓｕｐの変動に対する反応（例えば、供給電流Ｉ_ｓｕｐの適切な変動の形態）は、デジタル調整ループ（またはデジタル制御ループ）のレイテンシを低減する必要なしに、内部制御ループの存在によって大幅に加速する。しかしながら、時間の経過とともに、デジタル調整３３０も有効になり、内部アナログ制御ループのみを使用して可能であるよりも正確な供給電圧の調整がもたらされてもよい。

【0064】

上記の考察に鑑みて、内部アナログ制御ループの存在が顕著な利点をもたらすことは明白である。

【0065】

しかしながら、図３による電源は、図２を参照して記載したのと同様の調整特性を備えてもよいことに留意すべきである。

【0066】

更に、電源３００は、任意に、本明細書に開示する特徴、機能性、および詳細のいずれかによって、個々におよび組み合わせで、補足されてもよいことに留意すべきである。

【0067】

更に、電源３００（ならびに電源１００）は、例えば、自動テスト機器で使用されてもよく、テスト対象デバイスは、負荷３００または第１の負荷構成要素３１４ａの役割を担ってもよいことに留意すべきである。この場合、キャパシタンス３１４ｂは電源の一部であってもよく、および／またはＤＵＴを保持する負荷基板上に配置されてもよい。基準電圧情報３１０は、例えば、自動テスト機器の制御回路によって提供されてもよく、基準電圧情報３１０の時間的展開は、例えば、テストプログラムによって決定されてもよい。

【0068】

５．３ 図４による参照例

【0069】

図４は、参照電源４００の概略ブロック図を示している。しかしながら、参照電源４００は、内部アナログ制御ループがないという事実を除いて、電源３００と同様であることに留意すべきである。したがって、供給電圧の変化に対する参照電源４００の反応は、一般的に、供給電圧の変動に対する電源３００の反応よりも大幅に低速である。

【0070】

５．４ 結論

【0071】

本発明による実施形態は、デジタル制御ループに基づく電源またはＤＵＴ電源に対する負荷ステップの改善を作り出すことに留意すべきである。

【0072】

本発明の実施形態によれば、追加の内部アナログ制御ループが、デジタル制御ループベースのＶＩソース、または単一の制御ループを使用するＤＵＴ電源に追加される。追加の内部アナログ制御ループによって、負荷ステップ挙動は大幅に改善される。換言すれば、本発明による実施形態は、課題を解決して負荷ステップ挙動を改善する。例えば、標準的手法は、出力において１００ミリボルト程度の低下電圧を有し、電圧（または所望の供給電圧）に戻るのに約１００μｓかかる。内部フィードバックループ（または内部アナログフィードバックループ）によって、負荷ステップを２０ミリボルトに改善することができ、（例えば、調整がアクティブになるまで、または電圧が許容範囲内に戻るまで）数μｓしかかからない。

【0073】

本発明による実施形態は、電圧測定アナログ・デジタル変換器の（例えば、アナログ・デジタル変換器３５６）の非常に高いサンプリングレートを必要としない。例えば、電圧の正確性はデジタルレギュレータによって与えられてもよく、高速調整ループ（または概して言えば、高速調整）は、ローカルアナログ制御ループ（または内部アナログ制御ループ）によって与えられる。

【0074】

結論として、本発明（または本発明による実施形態）の基本的発想は、デジタル制御ループを内部高速制御ループと組み合わせることである。

【0075】

実施形態の構造および動作に関する詳細は、例えば、図１、図２、および図３に示される。

【0076】

結論として、異なる調整概念の利点を組み合わせた電源の概念について開示してきた。デジタルレギュレータは、一般的に非常に柔軟性が高く、例えば、帯域幅および／または調整特性を調節することが可能である。しかしながら、一般的にアナログ制御増幅器を備える内部アナログ制御ループは、一般的に、デジタルレギュレータよりもはるかに高速である。いくつかの実施形態では、内部アナログ制御ループは、デジタルレギュレータよりも（または、デジタルレギュレータを備えるデジタル制御ループよりも）少なくとも１０倍高速である。例えば、内部アナログ制御ループの帯域幅は、デジタルレギュレータを備える（外部）デジタル制御ループの帯域幅よりも少なくとも１０倍大きい。一例として、デジタルレギュレータは、約５０ｋＨｚまたは５０ｋＨｚ程度の帯域幅を有してもよく、内部アナログ制御ループは、５００ｋＨｚ～１ＭＨｚの範囲の帯域幅を有してもよい。

【0077】

更に、内部アナログ制御ループは、純粋な比例レギュレータのみを備えてもよい（一方で、外部デジタル制御ループは、積分レギュレータ構成要素も備えてもよい）。（出力段の一部であってもよい）アナログ調整増幅器の入力は、例えば、電源の出力または電源の負荷接続と直接結合されてもよい。この直接接続は、アナログ調整の特に大きい帯域幅をもたらしてもよい。

【0078】

結論として、本発明による実施形態は、複雑性と調整特性との間で良好なトレードオフを提供する。

【図1】

【図2】

【図3】

【図4】