特許7392021 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

青山学院大学 (神奈川県相模原市中央区淵野辺)

▶ 株式会社半導体エネルギー研究所の特許一覧

特許7392021半導体装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-27

(45)【発行日】2023-12-05

(54)【発明の名称】半導体装置

(51)【国際特許分類】

H01L 29/786 20060101AFI20231128BHJP

H01L 21/8238 20060101ALI20231128BHJP

H01L 27/092 20060101ALI20231128BHJP

H01L 27/088 20060101ALI20231128BHJP

H01L 21/8234 20060101ALI20231128BHJP

H01L 27/06 20060101ALI20231128BHJP

H10B 12/00 20230101ALI20231128BHJP

H01L 27/146 20060101ALI20231128BHJP

【ＦＩ】

H01L29/78 617K

H01L29/78 618B

H01L29/78 617L

H01L29/78 617M

H01L27/092 G

H01L27/088 331E

H01L27/088 E

H01L27/06 102A

H10B12/00 801

H01L27/146 A

【請求項の数】 4

(21)【出願番号】P 2022048210

(22)【出願日】2022-03-24

(62)【分割の表示】P 2021036098の分割

【原出願日】2016-04-12

(65)【公開番号】P2022091873

(43)【公開日】2022-06-21

【審査請求日】2022-04-21

(31)【優先権主張番号】P 2015081993

(32)【優先日】2015-04-13

(33)【優先権主張国・地域又は機関】JP

(31)【優先権主張番号】P 2015082008

(32)【優先日】2015-04-13

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000153878

【氏名又は名称】株式会社半導体エネルギー研究所

(72)【発明者】

【氏名】鳥海聡志

(72)【発明者】

【氏名】浜田崇

(72)【発明者】

【氏名】丸山哲紀

(72)【発明者】

【氏名】井本裕己

(72)【発明者】

【氏名】淺野裕治

(72)【発明者】

【氏名】本田龍之介

(72)【発明者】

【氏名】山崎舜平

【審査官】高橋優斗

(56)【参考文献】

【文献】特開２０１５－０３５５９１（ＪＰ，Ａ）

【文献】特開２０１１－１３９０５５（ＪＰ，Ａ）

【文献】特開２０１５－０３５５９０（ＪＰ，Ａ）

【文献】特開２０１４－２２５６５６（ＪＰ，Ａ）

【文献】特開２０１２－１１９３５６（ＪＰ，Ａ）

【文献】特開２０１３－２３６０７０（ＪＰ，Ａ）

【文献】特開２０００－００４０２４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ２９／７８６

Ｈ０１Ｌ２１／８２３８

Ｈ０１Ｌ２７／０８８

Ｈ０１Ｌ２１／８２３４

Ｈ１０Ｂ１２／００

Ｈ０１Ｌ２７／１４６

(57)【特許請求の範囲】

【請求項1】

酸化物半導体と、
前記酸化物半導体上の第１の導電体及び第２の導電体と、
前記第１の導電体及び前記第２の導電体上の第１の絶縁体と、
前記酸化物半導体上の第２の絶縁体と、
前記第２の絶縁体上の第３の導電体と、
前記第３の導電体上の第４の導電体と、を有し、
前記第２の絶縁体は前記第１の絶縁体の側面と接する領域を有し、
前記第３の導電体及び前記第４の導電体は、ゲート電極としての機能を有し、
前記酸化物半導体は、前記第１の導電体の底面と重なる第１の領域と、前記第２の導電体の底面と重なる第２の領域と、前記第３の導電体の底面と重なる第３の領域と、を有し、
前記酸化物半導体の上面と前記第３の導電体の底面との間の長さは、前記第１の領域と前記第３の領域との間の長さよりも大きい、半導体装置。

【請求項2】

【請求項3】

請求項１または請求項２において、
前記第１の導電体及び前記第２の導電体は、チタン及び窒素を含む導電体である、半導体装置。

【請求項4】

請求項１乃至請求項３のいずれか一において、
前記第３の導電体は、窒化チタンを有し、
前記第４の導電体は、タングステンを有する、半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えば、トランジスタおよび半導体装置、ならびにそれらの製造方法に関する
。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮
像装置、プロセッサ、電子機器に関する。または、表示装置、液晶表示装置、発光装置、
記憶装置、撮像装置、電子機器の製造方法に関する。または、半導体装置、表示装置、液
晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。

【0002】

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。

【0003】

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器
は、半導体装置を有する場合がある。

【背景技術】

【0004】

近年は、酸化物半導体を用いたトランジスタが注目されている。酸化物半導体を用いたト
ランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例え
ば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費
電力のＣＰＵなどが開示されている（特許文献１参照。）。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１２－２５７１８７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

微細なトランジスタを提供することを課題の一とする。または、寄生容量の小さいトラン
ジスタを提供することを課題の一とする。または、周波数特性の高いトランジスタを提供
することを課題の一とする。または、電気特性の良好なトランジスタを提供することを課
題の一とする。または、電気特性の安定したトランジスタを提供することを課題の一とす
る。または、オフ時の電流の小さいトランジスタを提供することを課題の一とする。また
は、新規なトランジスタを提供することを課題の一とする。または、該トランジスタを有
する半導体装置を提供することを課題の一とする。または、動作速度の速い半導体装置を
提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一と
する。または、該半導体装置を有するモジュールを提供することを課題の一とする。また
は、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とす
る。

【0007】

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。

【課題を解決するための手段】

【0008】

本発明の一態様は、基板上の半導体と、半導体上の第１の導電体及び第２の導電体と、第
１の導電体及び第２の導電体上の第１の絶縁体と、半導体上の第２の絶縁体と、第２の絶
縁体上の第３の絶縁体と、第３の絶縁体上の第３の導電体と、を有し、第３の絶縁体は第
１の絶縁体の側面と接し、半導体は、半導体と、第１の導電体の底面と、が重なる第１の
領域を有し、半導体と、第２の導電体の底面と、が重なる第２の領域を有し、半導体と、
第３の導電体の底面と、が重なる第３の領域を有し、半導体の上面と第３の導電体の底面
との間の長さは、第１の領域と第３の領域との間の長さよりも、大きい半導体装置である
。

【0009】

本発明の一態様は、基板上の半導体と、半導体上の第１の導電体及び第２の導電体と、第
１の導電体及び第２の導電体上の第１の絶縁体と、半導体上の第２の絶縁体と、第２の絶
縁体上の第３の絶縁体と、第３の絶縁体上の第３の導電体と、第１の絶縁体及び第３の導
電体上の第４の導電体を有し、第３の絶縁体は第１の絶縁体の側面と接し、半導体は、半
導体と、第１の導電体の底面と、が重なる第１の領域を有し、半導体と、第２の導電体の
底面と、が重なる第２の領域を有し、半導体と、第３の導電体の底面と、が重なる第３の
領域を有し、半導体の上面と第３の導電体の底面との間の長さは、第１の領域と第３の領
域との間の長さよりも、大きく、第１の導電体または第２の導電体と、第４の導電体との
間の長さは、第１の領域と第２の領域との間の長さよりも、大きい半導体装置である。

【0010】

本発明の一態様は、基板上の半導体と、半導体上の第１の導電体及び第２の導電体と、第
１の導電体及び第２の導電体上の第１の絶縁体と、半導体上の第２の絶縁体と、第２の絶
縁体上の第３の絶縁体と、第３の絶縁体上の第４の絶縁体と、第４の絶縁体上の第３の導
電体と、を有し、第４の絶縁体は第１の絶縁体の側面と接し、半導体は、半導体と、第１
の導電体の底面と、が重なる第１の領域を有し、半導体と、第２の導電体の底面と、が重
なる第２の領域を有し、半導体と、第３の導電体の底面と、が重なる第３の領域を有し、
半導体の上面と第３の導電体の底面との間の長さは、第１の領域と第３の領域との間の長
さよりも、大きい半導体装置である。

【0011】

本発明の一態様は、基板上の半導体と、半導体上の第１の導電体及び第２の導電体と、第
１の導電体及び第２の導電体上の第１の絶縁体と、半導体上の第２の絶縁体と、第２の絶
縁体上の第３の絶縁体と、第３の絶縁体上の第４の絶縁体と、第４の絶縁体上の第３の導
電体と、第１の絶縁体及び第３の導電体上の第４の導電体を有し、第４の絶縁体は第１の
絶縁体の側面と接し、半導体は、半導体と、第１の導電体の底面と、が重なる第１の領域
を有し、半導体と、第２の導電体の底面と、が重なる第２の領域を有し、半導体と、第３
の導電体の底面と、が重なる第３の領域を有し、半導体の上面と第３の導電体の底面との
間の長さは、第１の領域と第３の領域との間の長さよりも、大きく、第１の導電体または
第２の導電体と、第４の導電体との間の長さは、第１の領域と第２の領域との間の長さよ
りも、大きい半導体装置である。

【0012】

本発明の一態様は、第１の導電体または第２の導電体と、第４の導電体との間の長さは、
第１の領域と第２の領域との間の長さの１．５倍以上２倍以下である。

【発明の効果】

【0013】

微細なトランジスタを提供することができる。または、寄生容量の小さいトランジスタを
提供することができる。または、周波数特性の高いトランジスタを提供することができる
。または、電気特性の良好なトランジスタを提供することができる。または、電気特性の
安定したトランジスタを提供することができる。または、オフ時の電流の小さいトランジ
スタを提供することができる。または、新規なトランジスタを提供することができる。ま
たは、該トランジスタを有する半導体装置を提供することができる。または、動作速度の
速い半導体装置を提供することができる。または、新規な半導体装置を提供することがで
きる。または、該半導体装置を有するモジュールを提供することができる。または、該半
導体装置、または該モジュールを有する電子機器を提供することができる。

【0014】

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。

【図面の簡単な説明】

【0015】

【図1】本発明の一態様に係るトランジスタを示す上面図および断面図。

【図2】本発明の一態様に係るトランジスタを示す上面図および断面図。

【図3】本発明の一態様に係るトランジスタを示す上面図および断面図。

【図4】本発明の一態様に係るトランジスタを示す上面図および断面図。

【図5】本発明の一態様に係るトランジスタを示す上面図および断面図。

【図6】本発明の一態様に係るトランジスタを示す上面図および断面図。

【図7】本発明の一態様に係るトランジスタの一部を示す断面図。

【図8】本発明の一態様に係るトランジスタの一部を示す断面図。

【図9】本発明の一態様に係るトランジスタの一部を示す断面図。

【図10】本発明の一態様に係るトランジスタを示す上面図および断面図。

【図11】本発明の一態様に係るトランジスタを示す断面図。

【図12】本発明の一態様に係るトランジスタを示す上面図および断面図。

【図13】本発明の一態様に係るトランジスタを示す断面図。

【図14】本発明の一態様に係るトランジスタを示す上面図および断面図。

【図15】本発明の一態様に係るトランジスタを示す上面図および断面図。

【図16】本発明の一態様に係るトランジスタを示す上面図および断面図。

【図17】本発明の一態様に係るトランジスタを示す上面図および断面図。

【図18】本発明の一態様に係るトランジスタの一部を示す断面図。

【図19】本発明の一態様に係るトランジスタの一部を示す断面図。

【図20】本発明の一態様に係るトランジスタの一部を示す断面図。

【図21】スパッタリング装置の一部を示す断面図。

【図22】スパッタリング装置の一部を示す断面図。

【図23】成膜装置の一例を示す上面図。

【図24】成膜装置の構成の一例を示す図。

【図25】本発明の一態様に係る製造装置を示す上面図。

【図26】本発明の一態様に係るチャンバーを示す上面図。

【図27】本発明の一態様に係るチャンバーを示す上面図。

【図28】ＣＡＡＣ－ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ－ＯＳの断面模式図。

【図29】ＣＡＡＣ－ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。

【図30】ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。

【図31】ＣＡＡＣ－ＯＳの電子回折パターンを示す図。

【図32】Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。

【図33】本発明の一態様に係る半導体装置を示す回路図。

【図34】本発明の一態様に係る半導体装置を示す断面図。

【図35】本発明の一態様に係る半導体装置を示す断面図。

【図36】本発明の一態様に係る半導体装置を示す断面図。

【図37】本発明の一態様に係る記憶装置を示す回路図。

【図38】本発明の一態様に係る半導体装置を示す断面図。

【図39】本発明の一態様に係る半導体装置を示す断面図。

【図40】本発明の一態様に係る半導体装置を示す断面図。

【図41】本発明の一態様に係る半導体装置を示す回路図。

【図42】本発明の一態様に係る半導体装置を示す断面図。

【図43】本発明の一態様に係る半導体装置を示す回路図。

【図44】本発明の一態様に係る半導体装置を示す上面図。

【図45】本発明の一態様に係る半導体装置を示すブロック図。

【図46】本発明の一態様に係る半導体装置を示す断面図。

【図47】本発明の一態様に係る半導体装置を示す断面図。

【図48】本発明の一態様に係る半導体装置を示す斜視図および断面図。

【図49】本発明の一態様に係る半導体装置を示すブロック図。

【図50】本発明の一態様に係る半導体装置を示す回路図。

【図51】本発明の一態様に係る半導体装置を示す回路図、上面図および断面図。

【図52】本発明の一態様に係る半導体装置を示す回路図および断面図。

【図53】本発明の一態様に係る電子機器を示す斜視図。

【図54】本実施例の一態様に係る試料の表面形状像。

【図55】本実施例の一態様に係る試料の走査透過電子顕微鏡による明視野像。

【図56】本発明の一態様に係るトランジスタを示す上面図および断面図。

【発明を実施するための形態】

【0016】

本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説
明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に
理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるもの
ではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異
なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じく
し、特に符号を付さない場合がある。

【0017】

なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されて
いる場合がある。

【0018】

なお、本明細書において、例えば、物体の形状を「径」、「粒径」、「大きさ」、「サイ
ズ」、「幅」などで規定する場合、物体が収まる最小の立方体における一辺の長さ、また
は物体の一断面における円相当径と読み替えてもよい。物体の一断面における円相当径と
は、物体の一断面と等しい面積となる正円の直径をいう。

【0019】

なお、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）
との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である
。

【0020】

なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層
順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」な
どと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と
、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。

【0021】

なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度
が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導
体のＤＯＳ（ＤｅｎｓｉｔｙｏｆＳｔａｔｅ）が形成されることや、キャリア移動度
が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導
体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族
元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、
特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リ
ン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によっ
て酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を
変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３
族元素、第１５族元素などがある。

【0022】

なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラン
ジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重な
る領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電
極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つの
トランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。

【0023】

チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領
域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのト
ランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。

【0024】

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に
形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示
される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の
方が大きくなる。

【0025】

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

【0026】

そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに
重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上
のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：ＳｕｒｒｏｕｎｄｅｄＣｈａｎｎｅ
ｌＷｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した
場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、
本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合があ
る。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い
込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによ
って、値を決定することができる。

【0027】

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。

【0028】

なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図ま
たは断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形状
を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記載
されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状を
有すると読み替えることができる。

【0029】

なお、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で
配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、
「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう
。したがって、８５°以上９５°以下の場合も含まれる。

【0030】

なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。

【0031】

なお、明細書において、半導体と記載する場合、酸化物半導体と読み替えることができる
。半導体としては、シリコン、ゲルマニウムなどの第１４族半導体、炭化シリコン、ケイ
化ゲルマニウム、ヒ化ガリウム、リン化インジウム、セレン化亜鉛、硫化カドミウムなど
の化合物半導体、カーボンナノチューブ、グラフェンおよび有機半導体などを用いること
ができる。

【0032】

なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素
の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の
含有量が多い膜を指す。

【0033】

また、本明細書等においては、ある一つの実施の形態において述べる図または文章におい
て、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは
、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる
図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概
念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可
能である。そして、その発明の一態様は、明確であると言える。

【0034】

また、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は
、発明の一態様として開示されているものであり、発明の一態様を構成することが可能で
ある。したがって、ある内容について、図に記載されていれば、文章を用いて述べていな
くても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構
成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様と
して開示されているものであり、発明の一態様を構成することが可能である。そして、そ
の発明の一態様は明確であると言える。

【0035】

また、明細書の中の文章や図面において規定されていない内容について、その内容を除く
ことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値
と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで
、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定
することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に
入らないことを規定することができる。

【0036】

（実施の形態１）
＜トランジスタ構造１＞
以下では、本発明の一態様に係る半導体装置が有するトランジスタの構造について説明す
る。

【0037】

図１（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断
面図である。図１（Ａ）は上面図である。図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ１
－Ａ２に対応する断面図であり、チャネル長方向の断面形状を示す。図１（Ｃ）は、図１
（Ａ）に示す一点鎖線Ａ３－Ａ４に対応する断面図であり、チャネル幅方向の断面形状を
示す。なお、図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示して
いる。

【0038】

図１に示すトランジスタは、基板４００上の導電体４１３および絶縁体４０１と、導電体
４１３および絶縁体４０１上の絶縁体４０２と、絶縁体４０２上の絶縁体４０６ａと、絶
縁体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの上面と接する領域を有する導電体
４１６ａおよび導電体４１６ｂと、絶縁体４０２の上面、導電体４１６ａの上面、及び導
電体４１６ｂの上面と接し、開口を有する絶縁体４１０と、導電体４１６ａの側面、半導
体４０６ｂの上面および側面と接する絶縁体４０６ｃと、絶縁体４０６ｃの上面および絶
縁体４１０の開口の側面と接する絶縁体４１２と、絶縁体４１２および絶縁体４０６ｃを
介して半導体４０６ｂ上に配置する、導電体４０４ａ、および導電体４０４ｂを有する導
電体４０４と、を有する。なお、導電体４０４ｂは、導電体４０４ａと絶縁体４１２を介
して、絶縁体４１０の開口の側面と対向している。また、トランジスタ上に、導電体４０
４ａおよび導電体４０４ｂ上の導電体４２０と、絶縁体４１２および導電体４２０上の絶
縁体４０８と、を有する。また、図５６（Ａ）、図５６（Ｂ）、および図５６（Ｃ）に示
すように、導電体４１３および絶縁体４０１は必須の構成ではなく、導電体４１３および
絶縁体４０１がない構成としてもよい。

【0039】

絶縁体４０６ｃは、半導体４０６ｂの有する、酸素以外の元素の少なくとも一を有すると
好ましい。それによって、半導体４０６ｂおよび絶縁体４０６ｃの界面において、欠陥の
生成を抑制することができる。また、絶縁体４０６ｃの結晶性を向上させることができる
。

【0040】

半導体４０６ｂおよび絶縁体４０６ｃは、後述するＣＡＡＣ－ＯＳを有することが好まし
い。また、絶縁体４０６ａもＣＡＡＣ－ＯＳを有することが好ましい。

【0041】

本トランジスタにおいて、導電体４０４ａ、及び４０４ｂは第１のゲート電極としての機
能を有する。また、導電体４０４ａ、及び４０４ｂの少なくとも一方が酸素を透過しにく
い導電体であると好ましい。例えば酸素を透過しにくい性質の導電体を下層となる導電体
４０４ａとして形成することで導電体４０４ｂの酸化による導電率の低下を防ぐことがで
きる。また、絶縁体４１２は第１のゲート絶縁体としての機能を有する。

【0042】

また、導電体４１３は、第２のゲート電極としての機能を有する。また、導電体４１３は
酸素を透過しにくい機能を有する導電体を含む積層構造とすることもできる。酸素を透過
しにくい性質の導電体を含む積層構造とすることで導電体４１３の酸化による導電率の低
下を防ぐことができる。絶縁体４０２は第２のゲート絶縁体としての機能を有する。導電
体４１３へ印加する電位によって、トランジスタのしきい値電圧を制御することができる
。また、第１のゲート電極と第２のゲート電極を電気的に接続することで、導通時の電流
（オン電流）を大きくすることができる。なお、第１のゲート電極の機能と、第２のゲー
ト電極の機能と、が入れ替わっても構わない。

【0043】

また、導電体４１６ａおよび導電体４１６ｂは、ソース電極またはドレイン電極としての
機能を有する。なお、導電体の導電率は、２端子法などを用いて測定することができる。

【0044】

導電体４０４に印加する電位によって、半導体４０６ｂの抵抗を制御することができる。
即ち、導電体４０４に印加する電位によって、導電体４１６ａと導電体４１６ｂとの間の
導通・非導通を制御することができる。

【0045】

図１（Ｂ）に示すように、半導体４０６ｂの上面は、導電体４１６ａと導電体４１６ｂと
接する。また、ゲート電極としての機能を有する導電体４０４の電界によって、半導体４
０６ｂを電気的に取り囲むことができる。ゲート電極の電界によって、半導体を電気的に
取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄｃｈａｎｎｅｌ（ｓ－ｃｈａｎ
ｎｅｌ）構造とよぶ。そのため、半導体４０６ｂの全体にチャネルが形成される場合があ
る。ｓ－ｃｈａｎｎｅｌ構造では、トランジスタのソース－ドレイン間に大きな電流を流
すことができ、導通時の電流（オン電流）を大きくすることができる。また、半導体４０
６ｂが、導電体４０４の電界によって取り囲まれていることから、非導通時の電流（オフ
電流）を小さくすることができる。

【0046】

本実施の形態におけるトランジスタは、ゲート電極として機能する領域が、絶縁体４１０
などによって形成される開口を埋めるように自己整合（ｓｅｌｆａｌｉｇｎ）的に形成
されるので、ＴＧＳＡｓ－ｃｈａｎｎｅｌＦＥＴ（ＴｒｅｎｃｈＧａｔｅＳｅｌ
ｆＡｌｉｇｎｓ－ｃｈａｎｎｅｌＦＥＴ）と呼ぶこともできる。

【0047】

ここで、図１（Ｂ）において、導電体４０４と重なる領域の半導体４０６ｂの上面と導電
体４０４の底面との間の長さをｔ１とする。また、図１（Ｂ）において、半導体４０６ｂ
において、導電体４１６ａの底面と重なる領域と、導電体４０４の底面と重なる領域と、
の間の長さをＬ１とする。または、導電体４１６ｂの底面と重なる領域と、導電体４０４
の底面と重なる領域と、の間の長さをＬ１とする。

【0048】

トランジスタにおいて、半導体４０６ｂにおいてチャネルが形成される領域（導電体４０
４と半導体４０６ｂとが重なる領域）と、ソース領域またはドレイン領域（導電体４１６
ａまたは導電体４１６ｂと、半導体４０６ｂとが重なる領域）と、の間にＬ１の領域が形
成される。当該領域を有することで、トランジスタのオフ電流を下げることができる一方
、当該領域が大きすぎる場合、トランジスタのオン電流を下げてしまう。

【0049】

また、半導体４０６ｂのチャネルが形成される領域を、絶縁体４０６ｃで覆うことで、チ
ャネルの形成される領域へ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコン
など）が入り込まないようブロックすることができる。従って、絶縁体４０６ｃは少なく
とも半導体４０６ｂ上に形成されていればよい。

【0050】

そこで、絶縁体４０６ｃを、絶縁体４１２を介して導電体４０４の側面に設けない、ある
いは、絶縁体４０６ｃが絶縁体４１２を介して導電体４０４の側面を覆う領域は、絶縁体
４０６ｃが導電体４０４の底面と、絶縁体４１２を介して、重畳する領域よりも、絶縁体
４０６ｃを薄く設けることにより、Ｌ１を小さくすることができる。従って、ｔ１は、Ｌ
１よりも大きく、Ｌ１／ｔ１は１未満となる。

【0051】

また、図１（Ｂ）において、導電体４１６ａまたは導電体４１６ｂと、導電体４２０との
間の長さをｔ２とする。また、図１（Ｂ）において、導電体４１６ａと導電体４１６ｂの
間の長さをＬ２とする。

【0052】

トランジスタが微細化されていくにつれ、トランジスタ近傍の寄生容量は無視できない大
きな問題となる。例えば、導電体４２０と導電体４１６ａ、または導電体４１６ｂとの間
に寄生容量が形成される場合がある。チャネルが形成される領域の近傍の寄生容量が大き
い場合、トランジスタ動作において、寄生容量の充電に要する時間が必要となり、トラン
ジスタの応答性、ひいては半導体装置の応答性を低下させてしまう。また、寄生容量に充
電するための不要な電力を消費する為、複数のトランジスタを用いて構成される回路にお
いて、消費電力が大きくなる。従って、ｔ２は寄生容量がゲート容量と比較して無視でき
る程度に、十分な長さであることが好ましい。

【0053】

また、トランジスタが微細化されていくにつれ、Ｌ２は小さくなり、導電体４０４ａおよ
び導電体４０４ｂに十分な電圧を印加することが難しくなる。しかしながら、ｔ２を十分
な長さに設計することで、導電体４０４ａおよび導電体４０４ｂの抵抗を下げることがで
きる。従って、ｔ２は、Ｌ２よりも大きければよく、好ましくはｔ２／Ｌ２が１．５以上
２以下とするとよい。

【0054】

基板４００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい
。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコ
ニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体
基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリ
コン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウ
ムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域
を有する半導体基板、例えばＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板
などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板など
がある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さ
らには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または
絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある
。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子
としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。

【0055】

また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトラン
ジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラン
ジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には、
非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として
、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００が
伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形
状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板４
００は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、
さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板４００を
薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板４
００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや
引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などに
よって基板４００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫
な半導体装置を提供することができる。

【0056】

可とう性基板である基板４００としては、例えば、金属、合金、樹脂もしくはガラス、ま
たはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨張
率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００とし
ては、例えば、線膨張率が１×１０^－３／Ｋ以下、５×１０^－５／Ｋ以下、または１×１
０^－５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリ
オレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、
アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板
４００として好適である。

【0057】

なお、トランジスタを、水素などの不純物および酸素をブロックする機能を有する絶縁体
で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば絶縁体
４０８として、水素などの不純物および酸素をブロックする機能を有する絶縁体を用いれ
ばよい。

【0058】

水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ
素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、
アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム
、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。

【0059】

また、例えば、絶縁体４０８としては、酸化アルミニウム、酸化マグネシウム、窒化酸化
シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジ
ルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いれ
ばよい。なお、絶縁体４０８は、酸化アルミニウムを有することが好ましい。例えば、絶
縁体４０８は酸素を有するプラズマを用いて成膜すると絶縁体４０８の下地層となる絶縁
体４１０へ酸素を添加することができる。または、絶縁体４１２の側面に酸素を添加する
こともできる。添加された酸素は、絶縁体４１０中または絶縁体４１２中で過剰酸素とな
る。絶縁体４０８が酸化アルミニウムを有することで、半導体４０６ｂに水素などの不純
物が混入することを抑制することができる。また、例えば、絶縁体４０８が酸化アルミニ
ウムを有することで、上述の絶縁体４１０および絶縁体４１２へ添加した過剰酸素の外方
拡散を低減することができる。

【0060】

絶縁体４０２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。例えば、絶縁体４０２としては、酸化シリコンまたは酸
化窒化シリコンを有することが好ましい。

【0061】

なお、絶縁体４１０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体
４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素
を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化
シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、
絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、
フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加し
た酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが
好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み
合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂とし
ては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）
、ポリイミド、ポリカーボネートまたはアクリルなどがある。

【0062】

絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。例えば、絶縁体４１２としては、酸化シリコンまたは酸
化窒化シリコンを有することが好ましい。

【0063】

なお、絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体
４１２は、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化
物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有
する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが好
ましい。または、絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の
高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコ
ンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定
かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリ
ウムまたは酸化ハフニウムを、絶縁体４０６ｃ側に有することで、酸化シリコンまたは酸
化窒化シリコンに含まれるシリコンが、半導体４０６ｂに混入することを抑制することが
できる。また、例えば、酸化シリコンまたは酸化窒化シリコンを、絶縁体４０６ｃ側に有
することで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンま
たは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラッ
プセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動さ
せることができる場合がある。

【0064】

導電体４１６ａおよび導電体４１６ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、
シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、
亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀
、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、ま
たは積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含
む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、
スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体などを用いてもよい
。

【0065】

導電体４０４、導電体４１３、及び導電体４２０としては、例えば、ホウ素、窒素、酸素
、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッ
ケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀
、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、ま
たは積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含
む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、
スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体などを用いてもよい
。

【0066】

半導体４０６ｂとしては、酸化物半導体を用いることが好ましい。ただし、シリコン（歪
シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、
アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用い
ても構わない場合がある。

【0067】

絶縁体４０６ａ、絶縁体４０６ｃとしては、半導体４０６ｂを構成する酸素以外の元素一
種以上、または二種以上から構成される酸化物を用いることが好ましい。ただし、シリコ
ン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウム
ヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体など
を用いても構わない場合がある。

【0068】

半導体４０６ｂは、例えば、酸化物半導体である。半導体４０６ｂは、例えば、インジウ
ムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体４０６ｂは、元素
Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムま
たはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、
チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム
、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、
元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば
、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジ
ウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャ
ップを大きくする機能を有する元素である。また、半導体４０６ｂは、亜鉛を含むと好ま
しい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。

【0069】

ただし、半導体４０６ｂは、酸化物半導体に限定されない。半導体４０６ｂは、例えば、
亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半
導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。

【0070】

半導体４０６ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体４０６
ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８
ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。

【0071】

また、絶縁体４０６ａ、絶縁体４０６ｃは、半導体４０６ｂを構成する酸素以外の元素一
種以上、または二種以上から構成される酸化物である。半導体４０６ｂを構成する酸素以
外の元素一種以上、または二種以上から絶縁体４０６ａ、絶縁体４０６ｃが構成されるた
め、絶縁体４０６ａと半導体４０６ｂとの界面、および半導体４０６ｂと絶縁体４０６ｃ
との界面において、欠陥準位が形成されにくい。

【0072】

半導体４０６ｂは、絶縁体４０６ａ、絶縁体４０６ｃよりも電子親和力の大きい酸化物を
用いる。例えば、半導体４０６ｂとして、絶縁体４０６ａ、絶縁体４０６ｃより電子親和
力が０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さら
に好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力
は、真空準位と伝導帯下端とのエネルギー差である。

【0073】

このように、半導体４０６ｂの上下に絶縁体４０６ａ、絶縁体４０６ｃを配置したトラン
ジスタにおいて、ゲート電圧を印加すると、絶縁体４０６ａ、半導体４０６ｂ、絶縁体４
０６ｃのうち、電子親和力の大きい半導体４０６ｂにチャネルが形成される。このように
、いわゆる埋め込みチャネル構造を形成することができる。

【0074】

ここで、絶縁体４０６ａと半導体４０６ｂとの間には、絶縁体４０６ａと半導体４０６ｂ
との混合領域を有する場合がある。また、半導体４０６ｂと絶縁体４０６ｃとの間には、
半導体４０６ｂと絶縁体４０６ｃとの混合領域を有する場合がある。混合領域は、欠陥準
位密度が低くなる。そのため、絶縁体４０６ａ、半導体４０６ｂ、絶縁体４０６ｃの積層
体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう
。）。なお、絶縁体４０６ａ、半導体４０６ｂ、絶縁体４０６ｃは、それぞれの界面を明
確に判別できない場合がある。

【0075】

このとき、電子は絶縁体４０６ａ、絶縁体４０６ｃ中ではなく、半導体４０６ｂ中を主と
して移動する。

【0076】

トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることが
できる。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害
される。

【0077】

トランジスタのオン電流を高くするためには、例えば、半導体４０６ｂの上面または下面
（被形成面、ここでは絶縁体４０６ａの上面）の、１μｍ×１μｍの範囲における二乗平
均平方根（ＲＭＳ：ＲｏｏｔＭｅａｎＳｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは
０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とす
ればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ
未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０
．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ－Ｖと
もいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より
好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ－Ｖは、エスアイアイ・
ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ－５００などを用いて
測定することができる。

【0078】

上述の３層構造は一例である。例えば、絶縁体４０６ａの上もしくは下、または絶縁体４
０６ｃの上もしくは下に、絶縁体４０６ａ、絶縁体４０６ｃとして例示した絶縁体のいず
れか一以上を有する積層構造としても構わない。

【0079】

なお、半導体に用いることのできる酸化物半導体の詳細については、他の実施の形態で詳
細に説明する。

【0080】

＜トランジスタの作製方法１＞
以下では、本発明に係る図１のトランジスタの作製方法を図７乃至図９を用いて説明する
。

【0081】

まず、基板４００を準備する。

【0082】

次に、図７（Ａ）及び図７（Ｂ）に示すように基板４００上に絶縁体４０１となる絶縁体
を成膜し、絶縁体４０１に開口部を形成し、絶縁体４０１上に導電体４１３となる導電体
を成膜する。導電体４１３となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ
法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。また、導電体４１３は酸素
を透過しにくい性質（または、耐酸化性が高いともいう）の導電体を含む多層構造として
も良い。次に化学的機械研磨（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈ
ｉｎｇ：ＣＭＰ）などを用いて、絶縁体４０１の開口部に導電体４１３を埋め込むとよい
。また導電体４１３の他の形成方法としては導電体を成膜し、フォトリソグラフィー法な
どを用いて加工し、導電体４１３を形成してもよい。

【0083】

なお、フォトリソグラフィー法では、まず、マスクを介してレジストを露光する。次に、
露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次
に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体
などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエ
キシマレーザ光、ＥＵＶ（ＥｘｔｒｅｍｅＵｌｔｒａｖｉｏｌｅｔ）光などを用いて、
レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズと
の間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した
光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビー
ムを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシン
グなどのドライエッチング処理を行う、またはウェットエッチング処理を行う、またはド
ライエッチング処理後に、ウェットエッチング処理を行う、またはウェットエッチング処
理後に、ドライエッチング処理を行うことができる。

【0084】

ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：
ＣａｐａｃｉｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ）エッチング装置を用いるこ
とができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型
電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の
電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞ
れに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに
周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するド
ライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング
装置は、例えば、誘導結合型プラズマ（ＩＣＰ：ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅ
ｄＰｌａｓｍａ）エッチング装置などを用いることができる。

【0085】

次に、図７（Ａ）または（Ｂ）の矢印で示すように、高密度プラズマ処理を行ってもよい
。高密度プラズマ処理は、酸素雰囲気または窒素雰囲気で行うと好ましい。酸素雰囲気と
は、酸素原子を有する気体雰囲気であり、酸素、オゾンまたは窒素酸化物（一酸化窒素、
二酸化窒素、一酸化二窒素、三酸化二窒素、四酸化二窒素、五酸化二窒素など）雰囲気を
いう。また、酸素雰囲気において、窒素、または希ガス（ヘリウム、アルゴンなど）の不
活性気体が含まれてもよい。このように酸素雰囲気での高密度プラズマ処理を行うことに
よって、例えば炭素、水素などを脱離させることができる。また、酸素雰囲気で高密度プ
ラズマ処理を行うことによって、被処理物から炭化水素などの有機化合物も脱離させやす
い。

【0086】

窒素雰囲気での高密度プラズマ処理としては、例えば窒素と希ガスを含む雰囲気下、また
は窒素と水素と希ガスを含む雰囲気下、またはアンモニアと希ガスを含む雰囲気下におい
て、上記高密度プラズマ処理を行えばよい。それによって、被処理物の表面およびその近
傍を窒化することができる。窒化される領域は、被処理物の表面側に極めて薄く形成でき
る。また、このように窒化された領域によって、不純物の拡散を抑制することができる。

【0087】

また、高密度プラズマ処理は、酸素雰囲気で行った後、窒素雰囲気で行ってもよく、また
窒素雰囲気で処理後、酸素雰囲気で処理してもよい。また、それぞれの高密度プラズマ処
理の前後にアニール処理を行ってもよい。なお、プラズマの密度を高くするためには、十
分な量のガスを流すことが好ましい場合がある。ガスの量が十分でないと、ラジカルの生
成速度よりも失活速度が高くなる場合がある。例えば、ガスを１００ｓｃｃｍ以上、３０
０ｓｃｃｍ以上または８００ｓｃｃｍ以上流すと好ましい場合がある。

【0088】

高密度プラズマ処理は、例えば、周波数０．３ＧＨｚ以上３．０ＧＨｚ以下、０．７ＧＨ
ｚ以上１．１ＧＨｚ以下、または２．２ＧＨｚ以上２．８ＧＨｚ以下（代表的には２．４
５ＧＨｚ）の高周波発生器を用いて発生させたマイクロ波を用いればよい。また、処理圧
力を１０Ｐａ以上５０００Ｐａ以下、好ましくは２００Ｐａ以上１５００Ｐａ以下、さら
に好ましくは３００Ｐａ以上１０００Ｐａ以下、基板温度を１００℃以上６００℃以下（
代表的には４００℃）とし、酸素とアルゴンとの混合ガスを用いて行うことができる。

【0089】

高密度プラズマは、例えば２．４５ＧＨｚのマイクロ波を用いることによって生成され、
電子密度が１×１０^１１／ｃｍ^３以上１×１０^１３／ｃｍ^３以下、電子温度が２ｅＶ以下
、またはイオンエネルギーが５ｅＶ以下で行うと好ましい。このような高密度プラズマ処
理は、ラジカルの運動エネルギーが小さく、従来のプラズマ処理と比較してプラズマによ
るダメージが少ない。そのため、欠陥の少ない膜を形成することができる。マイクロ波を
発生するアンテナから被処理物までの距離は５ｍｍ以上１２０ｍｍ以下、好ましくは２０
ｍｍ以上６０ｍｍ以下とするとよい。

【0090】

または、基板側にＲＦ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙ）バイアスを印加するプラズマ
電源を有してもよい。ＲＦバイアスの周波数は、例えば１３．５６ＭＨｚまたは２７．１
２ＭＨｚなどを用いればよい。高密度プラズマを用いることより高密度の酸素イオンを生
成することができ、基板側にＲＦバイアスを印加することで高密度プラズマによって生成
された酸素イオンを効率よく被処理物に導くことができる。そのため、基板バイアスを印
加しながら、高密度プラズマ処理を行うことが好ましい。

【0091】

また、高密度プラズマ処理の後、大気に暴露することなく連続してアニール処理を行って
もよい。また、高密度プラズマ処理は、アニール処理の後、大気に暴露することなく連続
して行ってもよい。高密度プラズマ処理と、アニール処理と、を連続して行うことによっ
て、処理の間で不純物が混入することを抑制できる。また、酸素雰囲気で高密度プラズマ
処理を行った後、アニール処理を行うことによって、被処理物へ添加された酸素のうち、
酸素欠損の補償に使用されなかった不要な酸素を脱離させることができる。また、上記ア
ニール処理は、例えばランプアニールなどにより行えばよい。

【0092】

また、高密度プラズマ処理の処理時間は、３０秒以上１２０分以下、１分以上９０分以下
、２分以上３０分以下、または３分以上１５分以下とすると好ましい。

【0093】

また、アニール処理は、２５０℃以上８００℃以下、３００℃以上７００℃以下または４
００℃以上６００℃以下の処理時間は、３０秒以上１２０分以下、１分以上９０分以下、
２分以上３０分以下、または３分以上１５分以下とすると好ましい。

【0094】

次に、絶縁体４０２を成膜する。絶縁体４０２の成膜は、スパッタリング法、化学気相成
長（ＣＶＤ：ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法、分子線エピタ
キシー（ＭＢＥ：ＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａｘｙ）法またはパルスレー
ザ堆積（ＰＬＤ：ＰｕｌｓｅｄＬａｓｅｒＤｅｐｏｓｉｔｉｏｎ）法、原子層堆積（
ＡＬＤ：ＡｔｏｍｉｃＬａｙｅｒＤｅｐｏｓｉｔｉｏｎ）法などを用いて行うことが
できる。

【0095】

なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：ＰｌａｓｍａＥ
ｎｈａｎｃｅｄＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：ＴｈｅｒｍａｌＣＶ
Ｄ）法、光を利用する光ＣＶＤ（ＰｈｏｔｏＣＶＤ）法などに分類できる。さらに用い
る原料ガスによって金属ＣＶＤ（ＭＣＶＤ：ＭｅｔａｌＣＶＤ）法、有機金属ＣＶＤ（
ＭＯＣＶＤ：ＭｅｔａｌＯｒｇａｎｉｃＣＶＤ）法に分けることができる。

【0096】

プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズ
マを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法で
ある。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）
などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、
蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合が
ある。一方、プラズマを用いない熱ＣＶＤ法の場合、上記のようにプラズマに曝されるこ
とに起因するダメージが生じないため、半導体装置の歩留まりを高くすることができる。
また、熱ＣＶＤ法では、成膜中にプラズマに曝されることがないため、欠陥の少ない膜が
得られやすい。

【0097】

また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法で
ある。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が
得られる。

【0098】

ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは
異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって
、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に
、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の
高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、成膜速度が遅
いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好まし
い場合もある。

【0099】

ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御するこ
とができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の
組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜し
ながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜す
ることができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用い
て成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くす
ることができる。したがって、半導体装置の生産性を高めることができる場合がある。

【0100】

次に、上述した高密度プラズマ処理を行うことで、炭素、水素などを脱離させてもよい。
また、酸素雰囲気で高密度プラズマ処理を行うことによって、被処理物から炭化水素など
の有機化合物も脱離することができる。

【0101】

また、絶縁体４０２に酸素を添加する処理を行っても構わない。酸素を添加する処理とし
ては、例えば、イオン注入法、プラズマ処理法などがある。なお、絶縁体４０２に添加さ
れた酸素は、過剰酸素となる。

【0102】

次に、図７（Ｃ）及び図７（Ｄ）に示すように、絶縁体４０６ａとなる絶縁体、半導体４
０６ｂとなる半導体、およびレジストマスク４３０を形成する。

【0103】

まず、絶縁体４０２上に絶縁体４０６ａとなる絶縁体を成膜する。絶縁体４０６ａとなる
絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法など
を用いて行うことができる。特に、対向ターゲット式スパッタリング装置を用いて成膜す
ることが好ましい。なお、本明細書などにおいて、対向ターゲット式スパッタリング装置
を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒｄｅｐｏｓｉｔｉｏｎＳＰ）と呼ぶことも
できる。

【0104】

対向ターゲット式スパッタリング装置を用いて絶縁体を成膜することによって、成膜時に
おけるプラズマ損傷を低減できる。そのため、膜中の酸素欠損を低減することができる。
また、対向ターゲット式スパッタリング装置を用いることで、高真空での成膜が可能とな
る。それにより、成膜された絶縁体中の不純物濃度（例えば水素、希ガス（アルゴンなど
）、水など）を低減させることができる。

【0105】

また、誘導結合型アンテナ導体板を有するスパッタリング装置を用いてもよい。それによ
り、成膜速度が高く、大面積かつ均一性の高い膜を成膜することができる。

【0106】

成膜は、酸素を含むガス、希ガス、窒素を含むガスなどを用いて行うと好ましい。窒素を
含むガスとして、たとえば窒素（Ｎ_２）、一酸化二窒素（Ｎ_２Ｏ）、アンモニア（ＮＨ_３
）などを用いればよい。

【0107】

【0108】

また、絶縁体４０６ａとなる絶縁体に酸素を添加する処理を行っても構わない。酸素を添
加する処理としては、イオン注入法、プラズマ処理法などがある。なお、絶縁体４０６ａ
となる絶縁体に添加された酸素は、過剰酸素となる。

【0109】

次に絶縁体４０６ａとなる絶縁体上に半導体４０６ｂとなる半導体を成膜する。半導体の
成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて
行うことができる。特に、対向ターゲット式スパッタリング装置を用いて成膜することが
好ましい。

【0110】

対向ターゲット式スパッタリング装置を用いて半導体を成膜することによって、成膜時に
おけるプラズマ損傷を低減できる。そのため、膜中の酸素欠損を低減することができる。
また、対向ターゲット式スパッタリング装置を用いることで、高真空での成膜が可能とな
る。それにより、成膜された半導体中の不純物濃度（例えば水素、希ガス（アルゴンなど
）、水など）を低減させることができる。

【0111】

【0112】

【0113】

次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下
、好ましくは４５０℃以上６００℃以下で行えばよい。第１の加熱処理は、不活性ガス雰
囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行
う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理は、不活性ガス
雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１
％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって
、半導体の結晶性を高めることや、水素や水などの不純物を除去することなどができる。
または、第１の加熱処理は、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を
含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有す
る装置を用いることが好ましい。または、基板側にＲＦ（ＲａｄｉｏＦｒｅｑｕｅｎｃ
ｙ）電圧を印加するプラズマ電源を有してもよい。高密度プラズマを用いることより高密
度の酸素ラジカルを生成することができ、基板側にＲＦ電圧を印加することで高密度プラ
ズマによって生成された酸素ラジカルを効率よく半導体４０６ｂ内に導くことができる。
または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補
うために酸素を含むプラズマ処理を行ってもよい。

【0114】

次に、図７（Ｅ）及び図７（Ｆ）に示すように、絶縁体４０６ａとなる絶縁体および半導
体４０６ｂとなる半導体を、レジストマスク４３０を用いたフォトリソグラフィー法など
によって加工し、絶縁体４０６ａおよび半導体４０６ｂを有する多層膜を形成する。なお
、多層膜を形成する際、絶縁体４０２もエッチングされ、一部の領域が薄くなる場合があ
る。即ち、絶縁体４０２は、多層膜と接する領域に凸部を有する形状となる場合がある。

【0115】

【0116】

次に、図７（Ｇ）及び図７（Ｈ）に示すように、導電体４１６、及び絶縁体４１０となる
絶縁体を形成する。

【0117】

まず、導電体４１６を成膜する。導電体４１６の成膜は、スパッタリング法、ＣＶＤ法、
ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。

【0118】

なお、導電体４１６は、多層膜を覆う形状とする。該多層膜に導電体を成膜時に、絶縁体
４０６ａの側面、半導体４０６ｂの上面および半導体４０６ｂの側面の一部にダメージを
与えられることで、低抵抗化された領域が形成される場合がある。絶縁体４０６ａおよび
半導体４０６ｂの一部が低抵抗化された領域を有するため、導電体４１６と、半導体４０
６ｂと、の間のコンタクト抵抗を下げることができる。

【0119】

【0120】

続いて、フォトリソグラフィー法などによって加工し、導電体４１６ａおよび導電体４１
６ｂを形成する。

【0121】

【0122】

次に、絶縁体４１０となる絶縁体を成膜する。絶縁体４１０となる絶縁体の成膜は、スパ
ッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことがで
きる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印
刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法ま
たはカーテンコーター法などを用いて行うことができる。

【0123】

絶縁体４１０となる絶縁体は、上面が平坦性を有するように形成してもよい。例えば、絶
縁体４１０となる絶縁体は、成膜直後に上面が平坦性を有していてもよい。または、例え
ば、絶縁体４１０となる絶縁体は、成膜後に基板裏面などの基準面と平行になるよう絶縁
体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化
処理と呼ぶ。平坦化処理としては、化学的機械研磨処理、ドライエッチング処理などがあ
る。ただし、絶縁体４１０となる絶縁体の上面が平坦性を有さなくても構わない。

【0124】

【0125】

次に、絶縁体４１０となる絶縁体上にフォトリソグラフィー法などによってレジストマス
ク４３１を形成する。ここで絶縁体４１０となる絶縁体の上面とレジストマスクとの間の
密着性を向上するために、例えば、有機塗布膜を絶縁体４１０となる絶縁体上とレジスト
マスクの間に設けても良い。

【0126】

次に、図８（Ａ）及び図８（Ｂ）に示すように、絶縁体４１０および導電体４１６に開口
を形成する。まず、絶縁体４１０となる絶縁体を、レジストマスク４３１を形成した後、
ドライエッチング法などを用いて導電体４１６の上面に達するまで第１の加工を行う。ド
ライエッチング法は上述のドライエッチング装置を使用することができるが、平行平板型
電極それぞれに周波数の異なる高周波電源を接続する構成のドライエッチング装置の使用
が好ましい。

【0127】

次に、導電体４１６を、ドライエッチング法などを用いて第２の加工をすることで、導電
体４１６を、導電体４１６ａ、及び導電体４１６ｂに分離する。なお、絶縁体４１０の加
工と、導電体４１６の加工と、を共通のフォトリソグラフィー法による工程中に行っても
構わない。フォトリソグラフィー法による工程を共通化することで、工程数を少なくする
ことができる。そのため、トランジスタを有する半導体装置の生産性を高くすることがで
きる。

【0128】

このとき、半導体４０６ｂは、露出した領域を有する。半導体４０６ｂの露出した領域の
一部は、上述の第２の加工により除去されることがある。また、露出した半導体４０６ｂ
にエッチングガスの残留成分などの不純物元素が付着する場合がある。例えば、エッチン
グガスとして塩素系ガスを用いると、塩素などが付着する場合がある。また、エッチング
ガスとして炭化水素系ガスを用いると、炭素や水素などが付着する場合がある。このため
、半導体４０６ｂの露出した表面に付着した不純物元素を低減することが好ましい。当該
不純物の低減は、例えば、希フッ酸などを用いた洗浄処理、オゾンなどを用いた洗浄処理
、または紫外線などを用いた洗浄処理で行なえばよい。なお、複数の洗浄処理を組み合わ
せてもよい。これにより、半導体４０６ｂの露出した面、言い換えるとチャネルが形成さ
れる領域は高抵抗となる。

【0129】

【0130】

次に、図８（Ｃ）及び図８（Ｄ）に示すように、少なくとも絶縁体４１０の側面を除いた
、半導体４０６ｂの上面および側面、絶縁体４０６ａの側面、絶縁体４０２の上面、及び
絶縁体４１０の上面に絶縁体４０６ｃを成膜する。絶縁体４０６ｃの成膜は、スパッタリ
ング法を用いて行うことができる。

【0131】

ここで、絶縁体４０６ｃの成膜に用いるスパッタリング装置について、図２１及び図２２
を用いて説明する。

【0132】

図２１は、スパッタリング装置１０１の一部を示す断面図である。図２１に示すスパッタ
リング装置１０１は、部材１９０と、部材１９０上に配置されたコリメータ１５０と、タ
ーゲットホルダ１２０と、ターゲットホルダ１２０上に配置されたバッキングプレート１
１０と、バッキングプレート１１０上に配置されたターゲット１００と、バッキングプレ
ート１１０を介してターゲット１００の下に配置されたマグネット１３０Ｎおよびマグネ
ット１３０Ｓを含むマグネットユニット１３０と、マグネットユニット１３０を支持する
マグネットホルダ１３２と、を有する。なお、本明細書では、複数のマグネット（磁石）
を組み合わせたものをマグネットユニットと呼ぶ。マグネットユニットは、カソード、カ
ソードマグネット、磁気部材、磁気部品などと呼びかえることができる。

【0133】

なお、ターゲット１００と向かい合って配置された基板ステージ１７０と、基板ステージ
１７０に支持された基板１６０も示す。また、マグネットユニット１３０によって形成さ
れる磁力線１８０ａおよび磁力線１８０ｂを示す。

【0134】

ターゲットホルダ１２０とバッキングプレート１１０とは、ネジ（ボルトなど）を用いて
固定されており、等電位となる。また、ターゲットホルダ１２０は、バッキングプレート
１１０を介してターゲット１００を支持する機能を有する。

【0135】

バッキングプレート１１０は、ターゲット１００を固定する機能を有する。

【0136】

スパッタリング装置１０１は、バッキングプレート１１０の内部または下部などに水路を
有してもよい。そして、水路に流体（空気、窒素、希ガス、水、オイルなど）を流すこと
で、スパッタ時にターゲット１００の温度の上昇による放電異常や、ターゲット１００な
どの部材の変形によるスパッタリング装置１０１の損傷などを抑制することができる。こ
のとき、バッキングプレート１１０とターゲット１００とをボンディング材を介して密着
させると、冷却性能が高まるため好ましい。

【0137】

なお、ターゲットホルダ１２０とバッキングプレート１１０との間にガスケットを有する
と、スパッタリング装置１０１内に外部や水路などに起因した不純物が混入しにくくなる
ため好ましい。

【0138】

マグネットユニット１３０において、マグネット１３０Ｎとマグネット１３０Ｓとは、タ
ーゲット１００側に異なる極性を向けて配置されたマグネットである。ここでは、マグネ
ット１３０Ｎをターゲット１００側がＮ極となるように配置し、マグネット１３０Ｓをタ
ーゲット１００側がＳ極となるように配置する場合について説明する。ただし、マグネッ
トユニット１３０におけるマグネットおよび極性の配置は、図２１の配置に限定されるも
のではない。

【0139】

磁力線１８０ａは、ターゲット１００の上面近傍における水平磁場を形成する磁力線の一
つである。ターゲット１００の上面近傍は、例えば、ターゲット１００から垂直距離が０
ｍｍ以上１０ｍｍ以下、特に０ｍｍ以上５ｍｍ以下の領域である。

【0140】

磁力線１８０ｂは、マグネットユニット１３０の上面から、垂直距離ｄにおける水平磁場
を形成する磁力線の一つである。垂直距離ｄは、例えば、０ｍｍ以上２０ｍｍ以下または
５ｍｍ以上１５ｍｍ以下である。

【0141】

成膜時、ターゲットホルダ１２０に印加される電位Ｖ１は、例えば、基板ステージ１７０
に印加される電位Ｖ２よりも低い電位である。また、基板ステージ１７０に印加される電
位Ｖ２は、例えば、接地電位である。また、マグネットホルダ１３２に印加される電位Ｖ
３は、例えば、接地電位である。なお、電位Ｖ１、電位Ｖ２および電位Ｖ３は上記の電位
に限定されない。また、ターゲットホルダ１２０、基板ステージ１７０、マグネットホル
ダ１３２の全てに電位が印加されなくても構わない。例えば、基板ステージ１７０が電気
的に浮いていても構わない。

【0142】

また、図２１では、バッキングプレート１１０およびターゲットホルダ１２０と、マグネ
ットユニット１３０およびマグネットホルダ１３２と、は電気的に接続されない例を示し
たが、これに限定されない。例えば、バッキングプレート１１０およびターゲットホルダ
１２０と、マグネットユニット１３０およびマグネットホルダ１３２と、が電気的に接続
されており、等電位となっていても構わない。

【0143】

スパッタリング装置１０１内に、成膜ガス（例えば、アルゴンなどの希ガス、酸素、窒素
など）を流し、圧力を一定（例えば、０．０５Ｐａ以上１０Ｐａ以下、好ましくは０．１
Ｐａ以上０．８Ｐａ以下）とし、ターゲットホルダ１２０に電位Ｖ１を印加すると、マグ
ネットユニット１３０によって形成された磁場の中にプラズマが形成される。プラズマの
電位は、電位Ｖ１よりも高い電位Ｖｐとなる。このとき、プラズマ中の陽イオンは、電位
Ｖｐと電位Ｖ１との電位差によってターゲット１００に向けて加速される。そして、陽イ
オンがターゲット１００に衝突することで、スパッタ粒子を放出する。放出されたスパッ
タ粒子のうち、基板１６０に到達したスパッタ粒子が膜として堆積する。

【0144】

一般にスパッタリング装置では、アスペクト比が大きい、かつ小さな開口の底部には、ス
パッタ粒子が到達しにくくなる。また、基板に対して、斜め方向に飛行するスパッタ粒子
が、開口の上部近傍に堆積し、間口を狭めてしまい、開口内に成膜されない場合がある。

【0145】

一方、上記構成のスパッタリング装置を用いることで、放出されたスパッタ粒子のうち、
基板１６０の被形成面に対し、斜めに方向に飛行するスパッタ粒子はコリメータ１５０に
付着する。つまり、コリメータ１５０を設置することで、ターゲット１００と基板１６０
との間に設置されたコリメータ１５０を通過した、基板１６０に対し垂直成分を持つスパ
ッタ粒子が、基板に到達する。よって、基板に対し平行な面に堆積する。一方、スパッタ
粒子は、基板に対し垂直な面には堆積しない、または基板に対し平行な面よりも堆積が少
ない。従って、上記スパッタリング装置を使用することで、図８（Ｃ）及び図８（Ｄ）に
示すように、基板に対し垂直な面を除いて、絶縁体４０６ｃを成膜することができる。

【0146】

なお、ターゲット１００とコリメータ１５０、または基板１６０とコリメータ１５０との
垂直距離は成膜する膜質によって、適宜変更するとよい。従って、コリメータ１５０は、
図２２に示すように、可動部１５１および可動部１５２を備えていてもよい。可動部１５
１を有することで、コリメータ１５０の使用の有無を容易に選択することができる。また
、可動部１５２を有することで、コリメータ１５０と、基板１６０及びターゲット１００
との垂直距離を容易に調整することができる。

【0147】

また、ロングスロースパッタリング法を用いることもできる。ロングスロースパッタリン
グ法とは、ターゲット１００と基板１６０との垂直距離を遠くすることで、スパッタ粒子
の基板１６０への入射方向を垂直に近づけることができる。従って、コリメータ１５０を
用いなくとも、絶縁体４０６ｃを、基板に対し垂直な面を除いて成膜することもできる。
なお、基板１６０とターゲット１００との垂直距離を１５０ｍｍ以上５００ｍｍ以下とす
ればよい。また、ロングスロースパッタリング法にコリメータ１５０を組み合わせてもよ
い。

【0148】

【0149】

次に、図８（Ｅ）及び図８（Ｆ）に示すように、絶縁体４１２となる絶縁体、導電体４０
４ａとなる導電体、および導電体４０４ｂとなる導電体、を成膜する。

【0150】

まず、絶縁体４１０および絶縁体４０６ｃ上に絶縁体４１２となる絶縁体を成膜する。絶
縁体４１２となる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ
法、ＡＬＤ法などを用いて行うことができる。

【0151】

【0152】

次に、導電体４０４ａ、及び導電体４０４ｂとなる導電体を成膜する。導電体４０４ａ、
及び導電体４０４ｂとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法また
はＰＬＤ法、ＡＬＤ法などを用いて行うことができる。導電体４０４ａ、及び導電体４０
４ｂとなる導電体は、絶縁体４１０などによって形成される開口部を埋めるように成膜す
る。したがって、ＣＶＤ法（特にＭＣＶＤ法）を用いることが好ましい。また、ＭＣＶＤ
法で成膜する導電体の密着性を高めるために、ＡＬＤ法などによって成膜した導電体と、
ＣＶＤ法で成膜した導電体との積層膜にすると好ましい場合がある。例えば、窒化チタン
と、タングステンとがこの順に成膜された積層膜などを用いればよい。

【0153】

続いて、図９（Ａ）及び図９（Ｂ）に示すように、ＣＭＰ処理などにより、絶縁体４１０
が露出するまで、導電体４０４ａ、導電体４０４ｂ、絶縁体４１２、絶縁体４０６ｃを除
去する。この際、絶縁体４１０をストッパー層として使用することもでき、絶縁体４１０
の厚さが減少する場合がある。そのため、完成したトランジスタにおいて導電体４０４ａ
および導電体４０４ｂが、十分に抵抗が低くなるように、絶縁体４１０の膜厚に余裕を持
たせて設計しておくことで、ばらつきの少ないトランジスタを複数作成することができる
。

【0154】

なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣ
ＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ
研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによっ
て、研磨表面の平坦性をさらに向上させることができる。

【0155】

次に、導電体４２０となる導電体を成膜する。なお、導電体４２０は積層構造でも構わな
い。導電体４２０となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法または
ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。続いて、フォトリソグラフィー法な
どによって加工し、導電体４２０を形成する。

【0156】

次に、図９（Ｃ）及び図９（Ｄ）に示すように、絶縁体４１０上および導電体４２０上に
絶縁体４０８を成膜する。絶縁体４０８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ
法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。好ましくは、絶縁体４０８
として、酸素を有するプラズマを用いて酸化アルミニウムを成膜することで、該プラズマ
中の酸素を過剰酸素（ｅｘＯ）として、絶縁体４１０の上面へ添加することができる。ま
た、絶縁体４０８にも、絶縁体４１０を介して酸素が拡散することで、過剰酸素を添加す
ることができる。したがって、このとき絶縁体４０８と絶縁体４１０の膜界面近傍に過剰
酸素を多く含んだ混合領域が形成されることがある。

【0157】

【0158】

また、絶縁体４０８の成膜より後のいずれかのタイミングにおいて、第２の加熱処理を行
っても構わない。第２の加熱処理を行うことで、絶縁体４１０および混合領域４１４に含
まれる過剰酸素が絶縁体４１２、絶縁体４０２、絶縁体４０６ｃおよび絶縁体４０６ａを
通過して半導体４０６ｂまで移動する。このように、過剰酸素が半導体４０６ｂまで移動
するため、半導体４０６ｂの欠陥（酸素欠損）を低減することができる。

【0159】

なお、第２の加熱処理は、絶縁体４１０および混合領域４１４に含まれる過剰酸素が半導
体４０６ｂまで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参
照しても構わない。または、第２の加熱処理は、第１の加熱処理よりも低い温度が好まし
い。第１の加熱処理と第２の加熱処理の温度差は、２０℃以上１５０℃以下、好ましくは
４０℃以上１００℃以下とする。これにより、絶縁体４０２などから余分に過剰酸素が放
出することを抑えることができる。なお、第２の加熱処理は、同等の加熱処理を各層の成
膜時の加熱によって兼ねることができる場合、行わなくてもよい場合がある。

【0160】

また、特に図示しないが、絶縁体４０８および絶縁体４１０に、導電体４１６ａおよび導
電体４１６ｂに達する開口部を形成し、それぞれの開口部に配線として機能する導電体を
形成してもよい。また、絶縁体４０８に導電体４０４に達する開口部を形成し、配線とし
て機能する導電体を形成してもよい。

【0161】

以上のようにして、図１に示したトランジスタを作製することができる。

【0162】

なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様
は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発
明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば
、本発明の一態様として、半導体として、酸化物半導体を用いた場合の例を示したが、本
発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明
の一態様は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウム
ヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体等を用い
てもよい。

【0163】

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。

【0164】

（実施の形態２）
＜トランジスタ構造２＞
以下では、図１と異なる構成のトランジスタおよびその作製方法について、図２を用いて
説明する。図２は、本発明の一態様に係る半導体装置の上面図および断面図を示す。図２
（Ａ）は上面図である。図２（Ｂ）は、図２（Ａ）に示す一点鎖線Ａ１－Ａ２に対応する
断面図である。図２（Ｃ）は、図２（Ａ）に示す一点鎖線Ａ３－Ａ４に対応する断面図で
ある。なお、図２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示して
いる。

【0165】

本トランジスタは、図２（Ｂ）において、絶縁体４１０の側面が、導電体４１６ａの上面
に対して０度よりも大きく、９０度未満の角度θを有し、絶縁体４１０の側面に絶縁体４
０６ｃが形成されている。なお、角度θは７５度以上９０度未満、好ましくは８０度以上
９０度未満、さらに好ましくは８５度以上９０度未満とすればよい。なお、絶縁体４０６
ｃが絶縁体４１２を介して導電体４０４の側面を覆う領域は、絶縁体４０６ｃが導電体４
０４の底面と重畳する領域よりも、絶縁体４０６ｃを薄く設ける。その他の構成は図１に
示すトランジスタを参酌する。

【0166】

＜トランジスタの作製方法２＞
まず、実施の形態１に示す図７まで同様に工程を行う。

【0167】

次に、絶縁体４１０の側面が、導電体４１６ａの上面に対して、０度よりも大きく９０度
未満の角度θを有するように形成する。続いて、実施の形態１で説明した成膜装置を用い
て、絶縁体４０６ｃを形成する。この時、例えば、角度θが小さいほど、スパッタ粒子が
堆積する蓋然性が高くなり、絶縁体４１０の側面には、絶縁体４０６ｃは厚く形成される
。また、角度θが大きいほど、絶縁体４１０の側面に、絶縁体４０６ｃは薄く形成される
。従って、絶縁体４１０の側面に形成される絶縁体４０６ｃの膜厚は、角度θによって調
整することができる。つまり、形成されるオフセット領域の幅となるＬ１を小さくするこ
とができる。ｔ１は、Ｌ１よりも大きく、Ｌ１／ｔ１は１未満となる。

【0168】

以降の工程は、実施の形態１に示したトランジスタの作製方法１における工程と同様にし
て行えばよい。

【0169】

以上のようにして、図２に示したトランジスタを作製することができる。

【0170】

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。

【0171】

（実施の形態３）
＜トランジスタ構造３及び４＞
以下では、図１と異なる構成のトランジスタおよびその作製方法について、図３および図
４を用いて説明する。図３および図４は、本発明の一態様に係る半導体装置の上面図およ
び断面図を示す。

【0172】

図３及び図４に示すトランジスタについて説明する。なお、図３（Ａ）及び図４（Ａ）は
上面図である。図３（Ｂ）は、図３（Ａ）に示す一点鎖線Ａ１－Ａ２に対応する断面図で
ある。図３（Ｃ）は、図３（Ａ）に示す一点鎖線Ａ３－Ａ４に対応する断面図である。な
お、図３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。

【0173】

また、図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ａ１－Ａ２に対応する断面図である。図
４（Ｃ）は、図４（Ａ）に示す一点鎖線Ａ３－Ａ４に対応する断面図である。なお、図４
（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。

【0174】

図３及び図４に示すトランジスタは、絶縁体４０６ｃ２（図４では絶縁体４０６ｃ）、絶
縁体４１２、導電体４０４ａ、及び導電体４０４ｂが、絶縁体４１０の上面の一部領域に
も形成されている。その他の構成は図１または図２に示すトランジスタを参酌する。

【0175】

図３及び図４に示すトランジスタは、ゲート電極として機能する導電体４０４ａ、及び導
電体４０４ｂの一部が配線としての機能を有していてもよい。つまり、絶縁体４０６ｃ、
及び絶縁体４１２を介して、絶縁体４１０上に形成された導電体４０４ａ、及び導電体４
０４ｂが、トランジスタ構造１における導電体４２０に相当する。従って、当該構造にお
いて、ｔ２は、導電体４１６ａまたは導電体４１６ｂと、絶縁体４１０上の導電体４０４
ａとの垂直距離とする。なお、また、絶縁体４０６ｃ２、絶縁体４１２、導電体４０４ａ
、及び導電体４０４ｂを同時に形成しているため、絶縁体４１０の上面と、絶縁体４１０
上に形成された導電体４０４ａとの間に、絶縁体４０６ｃ２（図４では絶縁体４０６ｃ）
および絶縁体４１２を介在する。従って、ｔ２は、絶縁体４１０の厚みに、絶縁体４０６
ｃ２（図４では絶縁体４０６ｃ）、および絶縁体４１２の厚みが加わることにより、、十
分な距離を有することができ、寄生容量を抑制することができる。

【0176】

＜トランジスタの作製方法３及び４＞
以下では図３に示したトランジスタの作製方法について説明する。

【0177】

まず、実施の形態１に示す図８まで同様に工程を行う。

【0178】

次に、フォトリソグラフィー法などを用いて、絶縁体４０６ｃ、絶縁体４１２、導電体４
０４ａ、及び導電体４０４ｂを形成する。当該構成とすることで、トランジスタ構造１に
おける導電体４２０に相当する導電体を、導電体４０４ａ、及び導電体４０４ｂを用いて
、同時に形成することができる。

【0179】

次に絶縁体４０８を形成させる。

【0180】

以上のようにして、図３に示したトランジスタを作製することができる。

【0181】

なお、図４に示したトランジスタは図２に示したトランジスタと同様の工程を用いて、絶
縁体４０６ｃ、絶縁体４１２、導電体４０４ａ、及び導電体４０４ｂを成膜する。その後
、フォトリソグラフィー法などを用いて、所望の形状の絶縁体４０６ｃ、絶縁体４１２、
導電体４０４ａ、及び導電体４０４ｂを形成する。当該構成とすることで、トランジスタ
構造１における導電体４２０に相当する導電体を、導電体４０４ａ、及び導電体４０４ｂ
を用いて、同時に形成することができる。

【0182】

以上のようにして、図４に示したトランジスタを作製することができる。

【0183】

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。

【0184】

（実施の形態４）
＜トランジスタ構造５及び６＞
以下では、図１と異なる構成のトランジスタおよびその作製方法について、図５および図
６を用いて説明する。図５および図６は、本発明の一態様に係る半導体装置の上面図およ
び断面図を示す。

【0185】

図５及び図６に示すトランジスタについて説明する。なお、図５（Ａ）及び図６（Ａ）は
上面図である。図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ａ１－Ａ２に対応する断面図で
ある。図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ａ３－Ａ４に対応する断面図である。な
お、図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。

【0186】

また、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ａ１－Ａ２に対応する断面図である。図
６（Ｃ）は、図６（Ａ）に示す一点鎖線Ａ３－Ａ４に対応する断面図である。なお、図６
（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。

【0187】

図５及び図６に示すトランジスタは、導電体４１６ａ、及び導電体４１６ｂが、半導体４
０６ｂ上にのみ形成されている。その他の構成は図１または図２に示すトランジスタを参
酌する。

【0188】

＜トランジスタの作製方法５および６＞
以下では図５に示したトランジスタの作製方法について説明する。

【0189】

まず、実施の形態１に示す図７（Ａ）及び図７（Ｂ）まで同様に工程を行う。

【0190】

次に、絶縁体４０６ａおよび半導体４０６ｂを成膜した後、導電体４１６を形成する。続
いて、フォトリソグラフィー法などによって、導電体４１６上にレジストを形成し、レジ
ストをマスクとして導電体４１６に対して、第１のエッチングを行う。次にレジストを除
去した後、導電体４１６をマスクとして、第２のエッチングを行う。第２のエッチングは
、絶縁体４０６ａ、及び半導体４０６ｂに対して行われる。

【0191】

後の工程は、実施の形態１における図７（Ｇ）及び図７（Ｈ）以降の工程と同様である。
以上のようにして、図５に示したトランジスタを作製することができる。

【0192】

なお、図６に示したトランジスタも図５に示したトランジスタと同様に、絶縁体４０６ａ
、半導体４０６ｂ、導電体４１６を形成する。その後、図２に示したトランジスタと同様
の工程を用いてトランジスタを作製するとよい。

【0193】

以上のようにして、図６に示したトランジスタを作製することができる。

【0194】

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。

【0195】

（実施の形態５）
＜トランジスタ構造７＞
以下では、本発明の一態様に係る半導体装置が有するトランジスタの構造について説明す
る。

【0196】

図１０（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および
断面図である。図１０（Ａ）は上面図である。図１０（Ｂ）は、図１０（Ａ）に示す一点
鎖線Ａ１－Ａ２に対応する断面図であり、チャネル長方向の断面形状を示す。図１０（Ｃ
）は、図１０（Ａ）に示す一点鎖線Ａ３－Ａ４に対応する断面図であり、チャネル幅方向
の断面形状を示す。なお、図１０（Ａ）の上面図では、図の明瞭化のために一部の要素を
省いて図示している。

【0197】

図１０に示すトランジスタは、基板４００上の導電体４１３および絶縁体４０１と、導電
体４１３および絶縁体４０１上の絶縁体４０２と、絶縁体４０２上の絶縁体４０６ａと、
絶縁体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの上面と接する領域を有する導電
体４１６ａおよび導電体４１６ｂと、絶縁体４０２の上面、導電体４１６ａの上面、及び
導電体４１６ｂの上面と接し、開口を有する絶縁体４１０と、導電体４１６ａの側面、半
導体４０６ｂの上面および側面と接する絶縁体４０６ｃと、絶縁体４０６ｃ上の絶縁体４
０６ｄと、絶縁体４０６ｄの上面および絶縁体４１０の開口の側面と接する絶縁体４１２
と、絶縁体４１２、絶縁体４０６ｃ、および絶縁体４０６ｄを介して半導体４０６ｂ上に
配置する、導電体４０４ａ、および導電体４０４ｂを有する導電体４０４と、を有する。
なお、導電体４０４ｂは、導電体４０４ａと絶縁体４１２を介して、絶縁体４１０の開口
の側面と対向している。また、トランジスタ上に、導電体４０４ａおよび導電体４０４ｂ
上の導電体４２０と、絶縁体４１２および導電体４２０上の絶縁体４０８と、を有する。
また、図５６（Ａ）、図５６（Ｂ）、および図５６（Ｃ）に示すように、導電体４１３お
よび絶縁体４０１は必須の構成ではなく、導電体４１３および絶縁体４０１がない構成と
してもよい。

【0198】

絶縁体４０６ｃ、および絶縁体４０６ｄは、半導体４０６ｂの有する、酸素以外の元素の
少なくとも一を有すると好ましい。それによって、半導体４０６ｂおよび絶縁体４０６ｃ
、ならびに絶縁体４０６ｃおよび絶縁体４０６ｄのそれぞれの界面において、欠陥の生成
を抑制することができる。また、絶縁体４０６ｃ、および絶縁体４０６ｄの結晶性を向上
させることができる。

【0199】

半導体４０６ｂおよび絶縁体４０６ｃは、後述するＣＡＡＣ－ＯＳを有することが好まし
い。さらに、絶縁体４０６ｄもＣＡＡＣ－ＯＳを有することが好ましい。また、絶縁体４
０６ａもＣＡＡＣ－ＯＳを有することが好ましい。

【0200】

本トランジスタにおいて、導電体４０４ａ、及び４０４ｂは第１のゲート電極としての機
能を有する。また、導電体４０４ａ、及び４０４ｂの少なくとも一方が酸素を透過しにく
い導電体であると好ましい。例えば酸素を透過しにくい導電体を下層となる導電体４０４
ａとして、形成することで導電体４０４ｂの酸化による導電率の低下を防ぐことができる
。また、絶縁体４１２は第１のゲート絶縁体としての機能を有する。

【0201】

また、導電体４１３は、第２のゲート電極としての機能を有する。また、導電体４１３は
酸素を透過しにくい性質の導電体を含む積層構造とすることもできる。酸素を透過しにく
い性質の導電体を含む積層構造とすることで導電体４１３の酸化による導電率の低下を防
ぐことができる。絶縁体４０２は第２のゲート絶縁体としての機能を有する。導電体４１
３へ印加する電位によって、トランジスタのしきい値電圧を制御することができる。また
、第１のゲート電極と第２のゲート電極を電気的に接続することで、導通時の電流（オン
電流）を大きくすることができる。なお、第１のゲート電極の機能と、第２のゲート電極
の機能と、が入れ替わっても構わない。

【0202】

【0203】

導電体４０４に印加する電位によって、半導体４０６ｂの抵抗を制御することができる。
即ち、導電体４０４に印加する電位によって、導電体４１６ａと導電体４１６ｂの間の導
通・非導通を制御することができる。

【0204】

図１０（Ｂ）に示すように、半導体４０６ｂの上面は、導電体４１６ａと導電体４１６ｂ
と接する。また、ゲート電極としての機能を有する導電体４０４の電界によって、半導体
４０６ｂを電気的に取り囲むことができる。ゲート電極の電界によって、半導体を電気的
に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄｃｈａｎｎｅｌ（ｓ－ｃｈａ
ｎｎｅｌ）構造とよぶ。そのため、半導体４０６ｂの全体にチャネルが形成される場合が
ある。ｓ－ｃｈａｎｎｅｌ構造では、トランジスタのソース－ドレイン間に大きな電流を
流すことができ、導通時の電流（オン電流）を大きくすることができる。また、半導体４
０６ｂが、導電体４０４の電界によって取り囲まれていることから、非導通時の電流（オ
フ電流）を小さくすることができる。

【0205】

【0206】

ここで、図１０（Ｂ）において、導電体４０４と重なる領域の半導体４０６ｂの上面と導
電体４０４の底面との間の長さをｔ１とする。また、図１０（Ｂ）において、半導体４０
６ｂにおいて、導電体４１６ａの底面と重なる領域と、導電体４０４の底面と重なる領域
と、の間の長さをＬ１とする。または、導電体４１６ｂの底面と重なる領域と、導電体４
０４の底面と重なる領域と、の間の長さをＬ１とする。

【0207】

【0208】

また、半導体４０６ｂのチャネルが形成される領域を、絶縁体４０６ｃ、および絶縁体４
０６ｄで覆うことで、チャネルの形成される領域へ、隣接する絶縁体を構成する酸素以外
の元素（水素、シリコンなど）が入り込まないようブロックすることができる。従って、
絶縁体４０６ｃ、および絶縁体４０６ｄは少なくとも半導体４０６ｂ上に形成されていれ
ばよい。

【0209】

そこで、絶縁体４０６ｃ、および絶縁体４０６ｄを、絶縁体４１２を介して導電体４０４
の側面に設けない、あるいは、絶縁体４０６ｃ、および絶縁体４０６ｄが絶縁体４１２を
介して導電体４０４の側面を覆う領域は、絶縁体４０６ｃ、および絶縁体４０６ｄが導電
体４０４の底面と、絶縁体４１２を介して、重なる領域よりも、絶縁体４０６ｃ、ないし
絶縁体４０６ｄを薄く設けることにより、Ｌ１を小さくすることができる。従って、ｔ１
は、Ｌ１よりも大きく、Ｌ１／ｔ１は１未満となる。

【0210】

また、図１０（Ｂ）および図１１（Ａ）において、導電体４１６ａまたは導電体４１６ｂ
と、導電体４２０との間の長さをｔ２とする。また、図１０（Ｂ）において、導電体４１
６ａと導電体４１６ｂの間の長さをＬ２とする。

【0211】

【0212】

【0213】

図１１（Ａ）及び図１１（Ｂ）に示す本実施の形態におけるトランジスタは、絶縁体４１
０に設けられる開口部の拡大図を示す。絶縁体４０６ｄの上面の高さは、導電体４１６ａ
および導電体４１６ｂの上面と同じくらいの高さとすればよい。なお、絶縁体４０６ｄの
上面とは、絶縁体４０６ｄが導電体４０４ａおよび導電体４０４ｂの底面と重なる領域に
おいて、導電体４０４ａに近い面とする。理想的には、図１１（Ａ）に示すように、絶縁
体４０６ｄの上面は、導電体４１６ａおよび導電体４１６ｂの上面と同じ高さであること
が好ましい。

【0214】

また、絶縁体４０６ｃの上面の高さは、半導体４０６ｂと、導電体４１６ａおよび導電体
４１６ｂの界面と同じくらいの高さとなることが好ましい。なお、絶縁体４０６ｃの上面
とは、絶縁体４０６ｃが導電体４０４ａおよび導電体４０４ｂの底面と重なる領域におい
て、導電体４０４ａに近い面とする。理想的には、絶縁体４０６ｃの上面は、半導体４０
６ｂと、導電体４１６ａおよび導電体４１６ｂとの界面と同じ高さであることが好ましい
。しかしながら、絶縁体４０６ｃは、少なくとも半導体４０６ｂがオーバーエッチングさ
れた部分を埋めていればよく、図１１（Ｂ）に示すように、絶縁体４０６ｃの上面は、半
導体４０６ｂと、導電体４１６ａおよび導電体４１６ｂとの界面よりも上方にあってもか
まわない。

【0215】

また、本実施の形態におけるトランジスタにおいて、半導体４０６ｂ上に絶縁体４０６ｃ
および絶縁体４０６ｄの２層を設ける構成を示したが、これに限らず、３層以上の積層構
造としてもよい。

【0216】

【0217】

【0218】

【0219】

【0220】

【0221】

【0222】

【0223】

【0224】

【0225】

なお、絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体
４１２は、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化
物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有
する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが好
ましい。または、絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の
高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコ
ンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定
かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリ
ウムまたは酸化ハフニウムを、絶縁体４０６ｃ、および絶縁体４０６ｄ側に有することで
、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、半導体４０６ｂに混入す
ることを抑制することができる。また、例えば、酸化シリコンまたは酸化窒化シリコンを
、絶縁体４０６ｃ、および絶縁体４０６ｄ側に有することで、酸化アルミニウム、酸化ガ
リウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラ
ップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでト
ランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。

【0226】

【0227】

【0228】

【0229】

絶縁体４０６ａ、絶縁体４０６ｃ、および絶縁体４０６ｄとしては、半導体４０６ｂを構
成する酸素以外の元素一種以上、または二種以上から構成される酸化物を用いることが好
ましい。ただし、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、
炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウ
ムまたは有機半導体などを用いても構わない場合がある。

【0230】

半導体４０６ｂは、例えば、インジウムを含む酸化物半導体である。半導体４０６ｂは、
例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体
４０６ｂは、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム
、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホ
ウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ラ
ンタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなど
がある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エ
ネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体
のエネルギーギャップを大きくする機能を有する元素である。また、半導体４０６ｂは、
亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。

【0231】

ただし、半導体４０６ｂは、インジウムを含む酸化物半導体に限定されない。半導体４０
６ｂは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜
鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであ
っても構わない。

【0232】

【0233】

また、絶縁体４０６ａ、絶縁体４０６ｃ、および絶縁体４０６ｄは、半導体４０６ｂを構
成する酸素以外の元素一種以上、または二種以上から構成される酸化物である。半導体４
０６ｂを構成する酸素以外の元素一種以上、または二種以上から絶縁体４０６ａ、絶縁体
４０６ｃ、および絶縁体４０６ｄが構成されるため、絶縁体４０６ａと半導体４０６ｂと
の界面、半導体４０６ｂと絶縁体４０６ｃとの界面、絶縁体４０６ｃと絶縁体４０６ｄの
界面において、欠陥準位が形成されにくい。

【0234】

半導体４０６ｂは、絶縁体４０６ａ、絶縁体４０６ｃ、および絶縁体４０６ｄよりも電子
親和力の大きい酸化物を用いる。例えば、半導体４０６ｂとして、絶縁体４０６ａ、絶縁
体４０６ｃ、および絶縁体４０６ｄより電子親和力が０．０７ｅＶ以上１．３ｅＶ以下、
好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅ
Ｖ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端とのエネルギ
ー差である。また、絶縁体４０６ｄより、絶縁体４０６ｃは、電子親和力が大きいことが
好ましい。

【0235】

このように、半導体４０６ｂの上下に絶縁体４０６ａ、絶縁体４０６ｃ、および絶縁体４
０６ｄを配置したトランジスタにおいて、ゲート電圧を印加すると、絶縁体４０６ａ、半
導体４０６ｂ、絶縁体４０６ｃ、および絶縁体４０６ｄのうち、電子親和力の大きい半導
体４０６ｂにチャネルが形成される。このように、いわゆる埋め込みチャネル構造を形成
することができる。

【0236】

ここで、絶縁体４０６ａと半導体４０６ｂとの間には、絶縁体４０６ａと半導体４０６ｂ
との混合領域を有する場合がある。また、半導体４０６ｂと絶縁体４０６ｃとの間には、
半導体４０６ｂと絶縁体４０６ｃとの混合領域を有する場合がある。また、絶縁体４０６
ｃと絶縁体４０６ｄとの間には、絶縁体４０６ｃと絶縁体４０６ｄとの混合領域を有する
場合がある。混合領域は、欠陥準位密度が低くなる。そのため、絶縁体４０６ａ、半導体
４０６ｂ、絶縁体４０６ｃ、絶縁体４０６ｄの積層体は、それぞれの界面近傍において、
エネルギーが連続的に変化する（連続接合ともいう。）。なお、絶縁体４０６ａ、半導体
４０６ｂ、絶縁体４０６ｃ、および絶縁体４０６ｄは、それぞれの界面を明確に判別でき
ない場合がある。

【0237】

このとき、電子は絶縁体４０６ａ、絶縁体４０６ｃ、および絶縁体４０６ｄ中ではなく、
半導体４０６ｂ中を主として移動する。

【0238】

【0239】

【0240】

上述の４層構造は一例である。例えば、絶縁体４０６ａの上もしくは下、または絶縁体４
０６ｄの上もしくは下に、絶縁体４０６ａ、絶縁体４０６ｃおよび絶縁体４０６ｄとして
例示した絶縁体のいずれか一以上を有する積層構造としても構わない。

【0241】

なお、半導体に用いることのできる酸化物半導体の詳細については、他の実施の形態で詳
細に説明する。

【0242】

＜トランジスタの作製方法７＞
以下では、本発明に係る図１０のトランジスタの作製方法を図１８乃至図２０を用いて説
明する。

【0243】

まず、基板４００を準備する。

【0244】

次に、図１８（Ａ）及び図１８（Ｂ）に示すように基板４００上に絶縁体４０１となる絶
縁体を成膜し、絶縁体４０１に開口部を形成し、絶縁体４０１上に導電体４１３となる導
電体を成膜する。導電体４１３となる導電体の成膜は、スパッタリング法、ＣＶＤ法、Ｍ
ＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。また、導電体４１３は
酸素を透過しにくい性質の導電体を含む多層構造としても良い。次に化学的機械研磨（Ｃ
ｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ：ＣＭＰ）などを用いて、
絶縁体４０１の開口部に導電体４１３を埋め込むとよい。また導電体４１３の他の形成方
法としては導電体を成膜し、フォトリソグラフィー法などを用いて加工し、導電体４１３
を形成してもよい。

【0245】

【0246】

【0247】

次に、図１８（Ａ）または（Ｂ）の矢印で示すように、高密度プラズマ処理を行ってもよ
い。高密度プラズマ処理は、酸素雰囲気または窒素雰囲気で行うと好ましい。酸素雰囲気
とは、酸素原子を有する気体雰囲気であり、酸素、オゾンまたは窒素酸化物（一酸化窒素
、二酸化窒素、一酸化二窒素、三酸化二窒素、四酸化二窒素、五酸化二窒素など）雰囲気
をいう。また、酸素雰囲気において、窒素、または希ガス（ヘリウム、アルゴンなど）の
不活性気体が含まれてもよい。このように酸素雰囲気での高密度プラズマ処理を行うこと
によって、例えば炭素、水素などを脱離させることができる。また、酸素雰囲気で高密度
プラズマ処理を行うことによって、被処理物から炭化水素などの有機化合物も脱離させや
すい。

【0248】

【0249】

【0250】

【0251】

【0252】

【0253】

【0254】

【0255】

【0256】

【0257】

【0258】

【0259】

【0260】

【0261】

【0262】

【0263】

【0264】

次に、図１８（Ｃ）及び図１８（Ｄ）に示すように、絶縁体４０６ａとなる絶縁体、半導
体４０６ｂとなる半導体、およびレジストマスク４３０を形成する。

【0265】

【0266】

【0267】

【0268】

【0269】

【0270】

【0271】

【0272】

【0273】

【0274】

【0275】

【0276】

次に、図１８（Ｅ）及び図１８（Ｆ）に示すように、絶縁体４０６ａとなる絶縁体および
半導体４０６ｂとなる半導体を、レジストマスク４３０を用いたフォトリソグラフィー法
などによって加工し、絶縁体４０６ａおよび半導体４０６ｂを有する多層膜を形成する。
なお、多層膜を形成する際、絶縁体４０２もエッチングされ、一部の領域が薄くなる場合
がある。即ち、絶縁体４０２は、多層膜と接する領域に凸部を有する形状となる場合があ
る。

【0277】

【0278】

次に、図１８（Ｇ）及び図１８（Ｈ）に示すように、導電体４１６、及び絶縁体４１０と
なる絶縁体を形成する。

【0279】

【0280】

【0281】

【0282】

続いて、フォトリソグラフィー法などによって加工し、導電体４１６ａおよび導電体４１
６ｂを形成する。

【0283】

【0284】

【0285】

【0286】

【0287】

【0288】

次に、図１９（Ａ）及び図１９（Ｂ）に示すように、絶縁体４１０および導電体４１６に
開口を形成する。まず、絶縁体４１０となる絶縁体を、ドライエッチング法などを用いて
導電体４１６の上面に達するまで第１の加工を行う。ドライエッチング法は上述のドライ
エッチング装置を使用することができるが、平行平板型電極それぞれに周波数の異なる高
周波電源を接続する構成のドライエッチング装置の使用が好ましい。

【0289】

【0290】

【0291】

【0292】

次に、図１９（Ｃ）及び図１９（Ｄ）に示すように、少なくとも絶縁体４１０の側面を除
いた、半導体４０６ｂの上面および側面、絶縁体４０６ａの側面、絶縁体４０２の上面、
及び絶縁体４１０の上面に絶縁体４０６ｃを成膜する。なお、絶縁体４０６ｃは、半導体
４０６ｂに形成されたザグリを埋めるように形成することが好ましい。絶縁体４０６ｃの
成膜は、スパッタリング法を用いて行うことができる。

【0293】

ここで、絶縁体４０６ｃおよび絶縁体４０６ｄの成膜に用いるスパッタリング装置につい
て、図２１及び図２２を用いて説明する。

【0294】

【0295】

【0296】

【0297】

バッキングプレート１１０は、ターゲット１００を固定する機能を有する。

【0298】

【0299】

【0300】

【0301】

【0302】

【0303】

【0304】

【0305】

【0306】

【0307】

一方、上記構成のスパッタリング装置を用いることで、放出されたスパッタ粒子のうち、
基板１６０の被形成面に対し、斜めに方向に飛行するスパッタ粒子はコリメータ１５０に
付着する。つまり、コリメータ１５０を設置することで、ターゲット１００と基板１６０
との間に設置されたコリメータ１５０を通過した、基板１６０に対し垂直成分を持つスパ
ッタ粒子が、基板に到達する。よって、基板に対し平行な面に堆積する。一方、スパッタ
粒子は、基板に対し垂直な面には堆積しない、または基板に対し平行な面よりも堆積が少
ない。従って、上記スパッタリング装置を使用することで、図１９（Ｃ）及び図１９（Ｄ
）に示すように、基板に対し垂直な面を除いて、絶縁体４０６ｃを成膜することができる
。

【0308】

【0309】

【0310】

【0311】

次に、図１９（Ｅ）及び図１９（Ｆ）に示すように、絶縁体４０６ｄを形成する。絶縁体
４０６ｄは、絶縁体４０６ｃと同様の工程で形成することができる。

【0312】

次に、図２０（Ａ）及び図２０（Ｂ）に示すように、絶縁体４１２となる絶縁体、導電体
４０４ａとなる導電体、および導電体４０４ｂとなる導電体、を成膜する。

【0313】

まず、絶縁体４１０および絶縁体４０６ｄ上に絶縁体４１２となる絶縁体を成膜する。絶
縁体４１２となる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ
法、ＡＬＤ法などを用いて行うことができる。

【0314】

【0315】

【0316】

続いて、図２０（Ｃ）及び図２０（Ｄ）に示すように、ＣＭＰ処理などにより、絶縁体４
１０が露出するまで、導電体４０４ａ、導電体４０４ｂ、絶縁体４１２、絶縁体４０６ｃ
、および絶縁体４０６ｄを除去する。この際、絶縁体４１０をストッパー層として使用す
ることもでき、絶縁体４１０の厚さが減少する場合がある。そのため、完成したトランジ
スタにおいて導電体４０４ａおよび導電体４０４ｂが、十分に抵抗が低くなるように、絶
縁体４１０の膜厚に余裕を持たせて設計しておくことで、ばらつきの少ないトランジスタ
を複数作成することができる。

【0317】

【0318】

【0319】

次に、図２０（Ｅ）及び図２０（Ｆ）に示すように、絶縁体４１０上および導電体４２０
上に絶縁体４０８を成膜する。絶縁体４０８の成膜は、スパッタリング法、ＣＶＤ法、Ｍ
ＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。好ましくは、絶縁体４
０８として、酸素を有するプラズマを用いて酸化アルミニウムを成膜することで、該プラ
ズマ中の酸素を過剰酸素（ｅｘＯ）として、絶縁体４１０の上面へ添加することができる
。また、絶縁体４０８にも、絶縁体４１０を介して酸素が拡散することで、過剰酸素を添
加することができる。したがって、このとき絶縁体４０８と絶縁体４１０の膜界面近傍に
過剰酸素を多く含んだ混合領域が形成されることがある。

【0320】

【0321】

また、絶縁体４０８の成膜より後のいずれかのタイミングにおいて、第２の加熱処理を行
っても構わない。第２の加熱処理を行うことで、絶縁体４１０および混合領域４１４に含
まれる過剰酸素が絶縁体４１２、絶縁体４０２、絶縁体４０６ｄ、絶縁体４０６ｃおよび
絶縁体４０６ａを通過して半導体４０６ｂまで移動する。このように、過剰酸素が半導体
４０６ｂまで移動するため、半導体４０６ｂの欠陥（酸素欠損）を低減することができる
。

【0322】

【0323】

【0324】

以上のようにして、図１０に示したトランジスタを作製することができる。

【0325】

【0326】

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。

【0327】

（実施の形態６）
＜トランジスタ構造８＞
以下では、図１０と異なる構成のトランジスタおよびその作製方法について、図１２及び
図１３を用いて説明する。図１２は、本発明の一態様に係る半導体装置の上面図および断
面図を示す。図１２（Ａ）は上面図である。図１２（Ｂ）は、図１２（Ａ）に示す一点鎖
線Ａ１－Ａ２に対応する断面図である。図１２（Ｃ）は、図１２（Ａ）に示す一点鎖線Ａ
３－Ａ４に対応する断面図である。なお、図１２（Ａ）の上面図では、図の明瞭化のため
に一部の要素を省いて図示している。また、図１３は、図１２に示す断面図の拡大図を示
す。

【0328】

本トランジスタは、図１２（Ｂ）において、絶縁体４１０の側面が、導電体４１６ａの上
面に対して０度よりも大きく、９０度未満の角度θを有し、絶縁体４１０の側面に絶縁体
４０６ｃを介して絶縁体４０６ｄが形成されている。なお、角度θは７５度以上９０度未
満、好ましくは８０度以上９０度未満、さらに好ましくは８５度以上９０度未満とすれば
よい。なお、絶縁体４０６ｃおよび絶縁体４０６ｄが絶縁体４１２を介して導電体４０４
の側面を覆う領域は、絶縁体４０６ｃおよび絶縁体４０６ｄが導電体４０４の底面と重な
る領域よりも、絶縁体４０６ｃおよび絶縁体４０６ｄを薄く設ける。その他の構成は図１
０に示すトランジスタを参酌する。

【0329】

なお、ｔ１は、Ｌ１よりも大きく、Ｌ１／ｔ１は１未満となればよく、絶縁体４０６ｃま
たは絶縁体４０６ｄのどちらか一方のみ、絶縁体４１０の側面を覆う領域を薄く形成して
もよい。さらに、絶縁体４０６ｃまたは絶縁体４０６ｄのどちらか一方のみ、絶縁体４１
０の側面を覆う領域に形成し、他方はなくてもよい。

【0330】

図１３（Ａ）及び（Ｂ）に示す本実施の形態におけるトランジスタは、絶縁体４１０に設
けられる開口部の拡大図を示す。絶縁体４０６ｄの上面の高さは、導電体４１６ａおよび
導電体４１６ｂの上面と同じくらいの高さとすればよい。なお、絶縁体４０６ｄの上面と
は、絶縁体４０６ｄが導電体４０４ａおよび導電体４０４ｂの底面と重なる領域において
、導電体４０４ａに近い面とする。理想的には、図１３（Ａ）に示すように、絶縁体４０
６ｄの上面は、導電体４１６ａおよび導電体４１６ｂの上面と同じ高さであることが好ま
しい。

【0331】

また、絶縁体４０６ｃの上面の高さは、半導体４０６ｂと、導電体４１６ａおよび導電体
４１６ｂの界面と同じくらいの高さとなることが好ましい。なお、絶縁体４０６ｃの上面
とは、絶縁体４０６ｃが導電体４０４ａおよび導電体４０４ｂの底面と重なる領域におい
て、導電体４０４ａに近い面とする。理想的には、絶縁体４０６ｃの上面は、半導体４０
６ｂと、導電体４１６ａおよび導電体４１６ｂとの界面と同じ高さであることが好ましい
。しかしながら、絶縁体４０６ｃは、少なくとも半導体４０６ｂのオーバーエッチングさ
れた部分を埋めていればよく、図１３（Ｂ）に示すように、絶縁体４０６ｃの上面は、半
導体４０６ｂと、導電体４１６ａおよび導電体４１６ｂとの界面よりも上方にあってもか
まわない。

【0332】

【0333】

＜トランジスタの作製方法８＞
まず、実施の形態５に示す図１８まで同様に工程を行う。

【0334】

次に、絶縁体４１０の側面が、導電体４１６ａの上面に対して、０度よりも大きく９０度
未満の角度θを有するように形成する。続いて、実施の形態５で説明した成膜装置を用い
て、絶縁体４０６ｃおよび絶縁体４０６ｄを形成する。この時、例えば、角度θが小さい
ほど、スパッタ粒子が堆積する蓋然性が高くなり、絶縁体４１０の側面には、絶縁体４０
６ｃおよび絶縁体４０６ｄは厚く形成される。また、角度θが大きいほど、絶縁体４１０
の側面に、絶縁体４０６ｃおよび絶縁体４０６ｄは薄く形成される。従って、絶縁体４１
０の側面に形成される絶縁体４０６ｃおよび絶縁体４０６ｄの膜厚は、角度θによって調
整することができる。つまり、形成されるオフセット領域の幅となるＬ１を小さくするこ
とができる。ｔ１は、Ｌ１よりも大きく、Ｌ１／ｔ１は１未満となる。

【0335】

以降の工程は、実施の形態５に示したトランジスタの作製方法１における工程と同様にし
て行えばよい。

【0336】

以上のようにして、図１２に示したトランジスタを作製することができる。

【0337】

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。

【0338】

（実施の形態７）
＜トランジスタ構造９及び１０＞
以下では、図１０と異なる構成のトランジスタおよびその作製方法について、図１４およ
び図１５を用いて説明する。図１４および図１５は、本発明の一態様に係る半導体装置の
上面図および断面図を示す。

【0339】

図１４及び図１５に示すトランジスタについて説明する。なお、図１４（Ａ）及び図１５
（Ａ）は上面図である。図１４（Ｂ）は、図１４（Ａ）に示す一点鎖線Ａ１－Ａ２に対応
する断面図である。図１４（Ｃ）は、図１４（Ａ）に示す一点鎖線Ａ３－Ａ４に対応する
断面図である。なお、図１４（Ａ）の上面図では、図の明瞭化のために一部の要素を省い
て図示している。

【0340】

また、図１５（Ｂ）は、図１５（Ａ）に示す一点鎖線Ａ１－Ａ２に対応する断面図である
。図１５（Ｃ）は、図１５（Ａ）に示す一点鎖線Ａ３－Ａ４に対応する断面図である。な
お、図１５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。

【0341】

図１４及び図１５に示すトランジスタは、絶縁体４０６ｃ２（図４では絶縁体４０６ｃ）
、絶縁体４０６ｄ２（図４では絶縁体４０６ｄ）、絶縁体４１２、導電体４０４ａ、及び
導電体４０４ｂが、絶縁体４１０の上面の一部領域にも形成されている。その他の構成は
図１０または図１２に示すトランジスタを参酌する。

【0342】

図１４及び図１５に示すトランジスタは、ゲート電極として機能する導電体４０４ａ、及
び導電体４０４ｂの一部が配線としての機能を有していてもよい。つまり、絶縁体４０６
ｃ２（図４では絶縁体４０６ｃ）、絶縁体４０６ｄ２（図４では絶縁体４０６ｄ）、及び
絶縁体４１２を介して、絶縁体４１０上に形成された導電体４０４ａ、及び導電体４０４
ｂが、トランジスタ構造１における導電体４２０に相当する。従って、当該構造において
、ｔ２は、導電体４１６ａまたは導電体４１６ｂと、絶縁体４１０上の導電体４０４ａと
の垂直距離とする。なお、また、絶縁体４０６ｃ２（図４では絶縁体４０６ｃ）、絶縁体
４０６ｄ２（図４では絶縁体４０６ｄ）、絶縁体４１２、導電体４０４ａ、及び導電体４
０４ｂを同時に形成しているため、絶縁体４１０の上面と、絶縁体４１０上に形成された
導電体４０４ａとの間に、絶縁体４０６ｃ、絶縁体４０６ｄ２（図４では絶縁体４０６ｄ
）および絶縁体４１２を介在する。従って、ｔ２は、、絶縁体４１０の厚みに、絶縁体４
０６ｃ２（図４では絶縁体４０６ｃ）、絶縁体４０６ｄ２（図４では絶縁体４０６ｄ）の
厚みが加わることにより、十分な距離を有することができ、寄生容量を抑制することがで
きる。

【0343】

＜トランジスタの作製方法９及び１０＞
以下では図１４に示したトランジスタの作製方法について説明する。

【0344】

まず、実施の形態５に示す図１９まで同様に工程を行う。

【0345】

次に、フォトリソグラフィー法などを用いて、絶縁体４０６ｃ、絶縁体４０６ｄ、絶縁体
４１２、導電体４０４ａ、及び導電体４０４ｂを形成する。当該構成とすることで、トラ
ンジスタ構造１における導電体４２０に相当する導電体を、導電体４０４ａ、及び導電体
４０４ｂを用いて、同時に形成することができる。

【0346】

次に絶縁体４０８を形成させる。

【0347】

以上のようにして、図１４に示したトランジスタを作製することができる。

【0348】

なお、図１５に示したトランジスタは図１２に示したトランジスタと同様の工程を用いて
、絶縁体４０６ｃ、絶縁体４０６ｄ、絶縁体４１２、導電体４０４ａ、及び導電体４０４
ｂを成膜する。その後、フォトリソグラフィー法などを用いて、所望の形状の絶縁体４０
６ｃ、絶縁体４０６ｄ、絶縁体４１２、導電体４０４ａ、及び導電体４０４ｂを形成する
。当該構成とすることで、トランジスタ構造１における導電体４２０に相当する導電体を
、導電体４０４ａ、及び導電体４０４ｂを用いて、同時に形成することができる。

【0349】

以上のようにして、図１５に示したトランジスタを作製することができる。

【0350】

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。

【0351】

（実施の形態８）
＜トランジスタ構造１１及び１２＞
以下では、図１０と異なる構成のトランジスタおよびその作製方法について、図１６およ
び図１７を用いて説明する。図１６および図１７は、本発明の一態様に係る半導体装置の
上面図および断面図を示す。

【0352】

図１６及び図１７に示すトランジスタについて説明する。なお、図１６（Ａ）及び図１７
（Ａ）は上面図である。図１６（Ｂ）は、図１６（Ａ）に示す一点鎖線Ａ１－Ａ２に対応
する断面図である。図１６（Ｃ）は、図１６（Ａ）に示す一点鎖線Ａ３－Ａ４に対応する
断面図である。なお、図１６（Ａ）の上面図では、図の明瞭化のために一部の要素を省い
て図示している。

【0353】

また、図１７（Ｂ）は、図１７（Ａ）に示す一点鎖線Ａ１－Ａ２に対応する断面図である
。図１７（Ｃ）は、図１７（Ａ）に示す一点鎖線Ａ３－Ａ４に対応する断面図である。な
お、図１７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。

【0354】

図１６及び図１７に示すトランジスタは、導電体４１６ａ、及び導電体４１６ｂが、半導
体４０６ｂ上にのみ形成されている。その他の構成は図１０または図１２に示すトランジ
スタを参酌する。

【0355】

＜トランジスタの作製方法１１および１２＞
以下では図１６に示したトランジスタの作製方法について説明する。

【0356】

まず、実施の形態５に示す図１８（Ａ）及び図１８（Ｂ）まで同様に工程を行う。

【0357】

【0358】

後の工程は、図１８（Ｇ）及び図１８（Ｈ）以降の工程と同様である。以上のようにして
、図１６に示したトランジスタを作製することができる。

【0359】

なお、図１７に示したトランジスタも図１６に示したトランジスタと同様に、絶縁体４０
６ａ、半導体４０６ｂ、導電体４１６を形成する。その後、図１２に示したトランジスタ
と同様の工程を用いてトランジスタを作製するとよい。

【0360】

以上のようにして、図１７に示したトランジスタを作製することができる。

【0361】

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。

【0362】

（実施の形態９）
＜成膜装置＞
以下では、上述したスパッタリング装置を含む成膜装置の構成について説明する。成膜時
に膜中に不純物の混入が少ない成膜装置の構成について図２３及び図２４を用いて説明す
る。

【0363】

図２３は、枚葉式マルチチャンバーの成膜装置１７００の上面図を模式的に示している。
成膜装置１７００は、基板を収容するカセットポート１７６１と、基板のアライメントを
行うアライメントポート１７６２と、を備える大気側基板供給室１７０１と、大気側基板
供給室１７０１から、基板を搬送する大気側基板搬送室１７０２と、基板の搬入を行い、
かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室１
７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減
圧へ切り替えるアンロードロック室１７０３ｂと、真空中の基板の搬送を行う搬送室１７
０４と、基板の加熱を行う基板加熱室１７０５と、成膜を行う成膜室１７０６ａ、１７０
６ｂおよび１７０６ｃと、を有する。なお、成膜室１７０６ａ、１７０６ｂ、１７０６ｃ
の全て、または一部に、前述のスパッタリング装置１０１を適用することができる。

【0364】

なお、カセットポート１７６１は、図２３に示すように複数（図では３つ）有していても
よい。

【0365】

また、大気側基板搬送室１７０２は、ロードロック室１７０３ａおよびアンロードロック
室１７０３ｂと接続され、ロードロック室１７０３ａおよびアンロードロック室１７０３
ｂは、搬送室１７０４と接続され、搬送室１７０４は、基板加熱室１７０５、成膜室１７
０６ａ、成膜室１７０６ｂおよび成膜室１７０６ｃと接続する。

【0366】

なお、各室の接続部にはゲートバルブ１７６４が設けられており、大気側基板供給室１７
０１と、大気側基板搬送室１７０２を除き、各室を独立して圧力制御することができる。
また、大気側基板搬送室１７０２、搬送室１７０４は、それぞれ搬送ロボット１７６３ａ
、搬送ロボット１７６３ｂを有し、基板を搬送することができる。

【0367】

また、基板加熱室１７０５は、プラズマ処理室を兼ねると好ましい。成膜装置１７００は
、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、大気などに
由来した不純物の基板への吸着を抑制できる。また、成膜や熱処理などの順番を自由に構
築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室およ
び基板加熱室は、上述の構成に限定されず、設置スペースやプロセス条件に合わせて、適
宜最適な構成とすることができる。

【0368】

次に、図２３に示す成膜装置１７００の一点鎖線Ｘ１－Ｘ２、一点鎖線Ｙ１－Ｙ２、およ
び一点鎖線Ｙ２－Ｙ３に相当する断面を図２４に示す。

【0369】

図２４（Ａ）は、基板加熱室１７０５と、搬送室１７０４の断面を示しており、基板加熱
室１７０５は、基板を収容することができる複数の加熱ステージ１７６５を有している。
なお、図２４（Ａ）において、加熱ステージ１７６５が７段設けられた構成を示すが、こ
れに限定されず、１段以上７段未満の構成や８段以上の構成としてもよい。加熱ステージ
１７６５の段数を増やすことで複数の基板を同時に熱処理できるため、生産性を向上させ
ることができる。また、基板加熱室１７０５は、バルブを介して真空ポンプ１７７０と接
続されている。真空ポンプ１７７０としては、例えば、ドライポンプ、およびメカニカル
ブースターポンプ等を用いることができる。

【0370】

また、基板加熱室１７０５には、例えば、抵抗発熱体などを用いて加熱する加熱機構を用
いてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加
熱する加熱機構を用いてもよい。例えば、ＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａ
ｌＡｎｎｅａｌ）、ＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ
）などのＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）を用いることができる。
なお、ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カ
ーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光
（電磁波）の輻射により、被処理物を加熱する。また、ＧＲＴＡは、高温のガスを用いて
熱処理を行う。ガスとしては、不活性ガスが用いられる。

【0371】

また、基板加熱室１７０５は、マスフローコントローラ１７８０を介して、精製機１７８
１と接続される。なお、マスフローコントローラ１７８０および精製機１７８１は、ガス
種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室１７０５に
入れるガスは、露点が－８０℃以下、好ましくは－１００℃以下であるガスを用いること
ができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。

【0372】

搬送室１７０４は、搬送ロボット１７６３ｂを有している。搬送ロボット１７６３ｂは、
複数の可動部と、基板を保持するアームと、を有し、各室へ基板を搬送することができる
。また、搬送室１７０４は、バルブを介して真空ポンプ１７７０と、クライオポンプ１７
７１と、接続されている。このような構成とすることで、搬送室１７０４は、大気圧から
低真空または中真空（０．１から数百Ｐａ程度）まで真空ポンプ１７７０を用いて排気さ
れ、バルブを切り替えて中真空から高真空または超高真空（０．１Ｐａから１×１０^－７
Ｐａ）まではクライオポンプ１７７１を用いて排気される。

【0373】

また、例えば、クライオポンプ１７７１は、搬送室１７０４に対して２台以上並列に接続
してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であって
も、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネ
とは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クラ
イオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定
期的にリジェネが行われる。

【0374】

図２４（Ｂ）は、成膜室１７０６ｂと、搬送室１７０４と、ロードロック室１７０３ａの
断面を示している。

【0375】

ここで、図２４（Ｂ）を用いて、各成膜室の詳細について説明する。なお、各成膜室の構
成については、図２１に示したスパッタリング装置１０１についての説明を参酌し、以降
の説明と適宜組み合わせることができる。図２４（Ｂ）に示す成膜室１７０６ｂは、ター
ゲット１００と、基板ステージ１７０と、ターゲットと基板ステージの間に設置されたコ
リメータ１５０を有する。なお、ここでは基板ステージ１７０には、基板が設置されてい
る。基板ステージ１７０は、図示しないが、基板を保持する基板保持機構や、基板を裏面
から加熱する裏面ヒーター等を備えていてもよい。

【0376】

また、成膜室１７０６ｂは、ガス加熱機構１７８２を介してマスフローコントローラ１７
８０と接続され、ガス加熱機構１７８２はマスフローコントローラ１７８０を介して精製
機１７８１と接続される。ガス加熱機構１７８２により、成膜ガスを４０℃以上４００℃
以下、好ましくは５０℃以上２００℃以下に加熱することができる。なお、ガス加熱機構
１７８２、マスフローコントローラ１７８０、および精製機１７８１は、ガス種の数だけ
設けられるが、理解を容易にするため一つのみを示す。成膜ガスは、露点が－８０℃以下
、好ましくは－１００℃以下であるガスを用いると好ましい。

【0377】

なお、成膜室１７０６ｂに、平行平板型スパッタリング装置、イオンビームスパッタリン
グ装置を適用しても構わない。

【0378】

なお、ガス導入口の直前に精製機を設ける場合、精製機１７８１から成膜室１７０６ｂま
での配管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。
配管の長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの
影響を長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム
、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳ
ＵＳ３１６Ｌ－ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、成膜ガスなどへの
不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット
継手（ＵＰＧ継手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を
用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。

【0379】

また、成膜室１７０６ｂは、バルブを介してターボ分子ポンプ１７７２および真空ポンプ
１７７０と接続される。また、成膜室１７０６ｂは、クライオトラップを有すると好まし
い。

【0380】

クライオトラップ１７５１は、水などの比較的融点の高い分子（または原子）を吸着する
ことができる機構である。ターボ分子ポンプ１７７２は大きいサイズの分子（または原子
）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や
水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ
１７５１が成膜室１７０６ｂに接続された構成としている。クライオトラップ１７５１の
冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ１
７５１が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気するこ
とが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段
目の冷凍機の温度を２０Ｋ以下とすればよい。

【0381】

なお、成膜室１７０６ｂの排気方法は、これに限定されず、先の搬送室１７０４に示す排
気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろ
ん、搬送室１７０４の排気方法を成膜室１７０６ｂと同様の構成（ターボ分子ポンプと真
空ポンプとの排気方法）としてもよい。

【0382】

なお、上述した搬送室１７０４、基板加熱室１７０５、および成膜室１７０６ｂの背圧（
全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、
形成される膜中に不純物が混入され得る可能性があるので、成膜室１７０６ｂの背圧、な
らびに各気体分子（原子）の分圧には注意する必要がある。

【0383】

上述した各室の背圧（全圧）は、１×１０^－４Ｐａ以下、好ましくは３×１０^－５Ｐａ以
下、さらに好ましくは１×１０^－５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ
）が１８である気体分子（原子）の分圧は、３×１０^－５Ｐａ以下、好ましくは１×１０
^－５Ｐａ以下、さらに好ましくは３×１０^－６Ｐａ以下である。また、上述した各室のｍ
／ｚが２８である気体分子（原子）の分圧は、３×１０^－５Ｐａ以下、好ましくは１×１
０^－５Ｐａ以下、さらに好ましくは３×１０^－６Ｐａ以下である。また、上述した各室の
ｍ／ｚが４４である気体分子（原子）の分圧は、３×１０^－５Ｐａ以下、好ましくは１×
１０^－５Ｐａ以下、さらに好ましくは３×１０^－６Ｐａ以下である。

【0384】

なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる
。例えば、株式会社アルバック製四重極形質量分析計（Ｑ－ｍａｓｓともいう。）Ｑｕｌ
ｅｅＣＧＭ－０５１を用いればよい。

【0385】

また、上述した搬送室１７０４、基板加熱室１７０５、および成膜室１７０６ｂは、外部
リークまたは内部リークが少ない構成とすることが望ましい。

【0386】

例えば、上述した搬送室１７０４、基板加熱室１７０５、および成膜室１７０６ｂのリー
クレートは、３×１０^－６Ｐａ・ｍ^３／ｓ以下、好ましくは１×１０^－６Ｐａ・ｍ^３／ｓ
以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０^－７
Ｐａ・ｍ^３／ｓ以下、好ましくは３×１０^－８Ｐａ・ｍ^３／ｓ以下である。また、ｍ／ｚ
が２８である気体分子（原子）のリークレートが１×１０^－５Ｐａ・ｍ^３／ｓ以下、好ま
しくは１×１０^－６Ｐａ・ｍ^３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原
子）のリークレートが３×１０^－６Ｐａ・ｍ^３／ｓ以下、好ましくは１×１０^－６Ｐａ・
ｍ^３／ｓ以下である。

【0387】

なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から
導出すればよい。

【0388】

リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシ
ール不良などによって真空系外から気体が流入することである。内部リークは、真空系内
のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレート
を上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要
がある。

【0389】

例えば、成膜室１７０６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガ
スケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を
用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減
できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の
不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制さ
れ、内部リークを低減することができる。

【0390】

また、成膜装置１７００を構成する部材として、不純物を含む放出ガスの少ないアルミニ
ウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述
の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロム
およびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここ
で、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出
ガスを低減できる。

【0391】

または、前述の成膜装置１７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなど
で被覆してもよい。

【0392】

成膜装置１７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで
構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸
化アルミニウム、酸化クロムなどで薄く被覆するとよい。

【0393】

成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが
、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相
関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り
脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、
成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大
きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき
、不活性ガスを成膜室に入れながら吸着物の除去を行うと、排気するだけでは脱離しにく
い水などの脱離速度をさらに高くすることができる。なお、不活性ガスをベーキングの温
度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不
活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの
代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、主成分である
酸素を用いた方が好ましい場合もある。

【0394】

または、加熱した希ガスなどの不活性ガスまたは酸素などを用いることで成膜室内の圧力
を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスに
より成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減するこ
とができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範
囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好まし
くは５０℃以上２００℃以下である不活性ガスまたは酸素などを入れることで成膜室内の
圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ま
しくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好まし
くは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分以下、好ま
しくは１０分以上１２０分以下の期間排気する。

【0395】

また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー
成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基
板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中
に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜
を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー
成膜はベーキングと同時に行ってもよい。

【0396】

次に、図２４（Ｂ）に示す搬送室１７０４、およびロードロック室１７０３ａと、図２４
（Ｃ）に示す大気側基板搬送室１７０２、および大気側基板供給室１７０１の詳細につい
て以下説明を行う。なお、図２４（Ｃ）は、大気側基板搬送室１７０２、および大気側基
板供給室１７０１の断面を示している。

【0397】

図２４（Ｂ）に示す搬送室１７０４については、図２４（Ａ）に示す搬送室１７０４の記
載を参照する。

【0398】

ロードロック室１７０３ａは、基板受け渡しステージ１７５２を有する。ロードロック室
１７０３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室１７０３ａの圧力
が大気圧になった時に、大気側基板搬送室１７０２に設けられている搬送ロボット１７６
３ａから基板受け渡しステージ１７５２に基板を受け取る。その後、ロードロック室１７
０３ａを真空引きし、減圧状態としたのち、搬送室１７０４に設けられている搬送ロボッ
ト１７６３ｂが基板受け渡しステージ１７５２から基板を受け取る。

【0399】

また、ロードロック室１７０３ａは、バルブを介して真空ポンプ１７７０、およびクライ
オポンプ１７７１と接続されている。真空ポンプ１７７０、およびクライオポンプ１７７
１の排気系の接続方法は、搬送室１７０４の接続方法を参考とすることで接続できるため
、ここでの説明は省略する。なお、図２３に示すアンロードロック室１７０３ｂは、ロー
ドロック室１７０３ａと同様の構成とすることができる。

【0400】

大気側基板搬送室１７０２は、搬送ロボット１７６３ａを有する。搬送ロボット１７６３
ａにより、カセットポート１７６１とロードロック室１７０３ａとの基板の受け渡しを行
うことができる。また、大気側基板搬送室１７０２、および大気側基板供給室１７０１の
上方にＨＥＰＡフィルタ（ＨｉｇｈＥｆｆｉｃｉｅｎｃｙＰａｒｔｉｃｕｌａｔｅ
ＡｉｒＦｉｌｔｅｒ）等のゴミまたはパーティクルを清浄化するための機構を設けても
よい。

【0401】

大気側基板供給室１７０１は、複数のカセットポート１７６１を有する。カセットポート
１７６１は、複数の基板を収容することができる。

【0402】

ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温
程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大面
積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットを
つなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のな
いように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうし
た僅かな隙間から、ターゲットの表面温度が高まることで亜鉛などが揮発し、徐々に隙間
が広がっていくことがある。隙間が広がると、バッキングプレートや接着に用いている金
属がスパッタリングされることがあり、不純物濃度を高める要因となる。したがって、タ
ーゲットは、十分に冷却されていることが好ましい。

【0403】

具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具
体的には銅）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の
冷却水を流すことで、効率的にターゲットを冷却できる。

【0404】

なお、ターゲットが亜鉛を含む場合、酸素ガス雰囲気で成膜することにより、プラズマダ
メージが軽減され、亜鉛の揮発が起こりにくい酸化物半導体を得ることができる。

【0405】

以上の成膜装置を用いることで、成膜する膜への不純物の混入を抑制できる。

【0406】

（実施の形態１０）
＜製造装置＞
以下では、本発明の一態様に係る高密度プラズマ処理を行う製造装置について説明する。

【0407】

まずは、半導体装置などの製造時に不純物の混入が少ない製造装置の構成について図２５
、図２６および図２７を用いて説明する。

【0408】

図２５は、枚葉式マルチチャンバーの製造装置２７００の上面図を模式的に示している。
製造装置２７００は、基板を収容するカセットポート２７６１と、基板のアライメントを
行うアライメントポート２７６２と、を備える大気側基板供給室２７０１と、大気側基板
供給室２７０１から、基板を搬送する大気側基板搬送室２７０２と、基板の搬入を行い、
かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室２
７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減
圧へ切り替えるアンロードロック室２７０３ｂと、真空中の基板の搬送を行う搬送室２７
０４と、チャンバー２７０６ａと、チャンバー２７０６ｂと、チャンバー２７０６ｃと、
チャンバー２７０６ｄと、を有する。

【0409】

また、大気側基板搬送室２７０２は、ロードロック室２７０３ａおよびアンロードロック
室２７０３ｂと接続され、ロードロック室２７０３ａおよびアンロードロック室２７０３
ｂは、搬送室２７０４と接続され、搬送室２７０４は、チャンバー２７０６ａ、チャンバ
ー２７０６ｂ、チャンバー２７０６ｃおよびチャンバー２７０６ｄと接続する。

【0410】

なお、各室の接続部にはゲートバルブＧＶが設けられており、大気側基板供給室２７０１
と、大気側基板搬送室２７０２を除き、各室を独立して真空状態に保持することができる
。また、大気側基板搬送室２７０２には搬送ロボット２７６３ａが設けられており、搬送
室２７０４には搬送ロボット２７６３ｂが設けられている。搬送ロボット２７６３ａおよ
び搬送ロボット２７６３ｂによって、製造装置２７００内で基板を搬送することができる
。

【0411】

搬送室２７０４および各チャンバーの背圧（全圧）は、例えば、１×１０^－４Ｐａ以下、
好ましくは３×１０^－５Ｐａ以下、さらに好ましくは１×１０^－５Ｐａ以下とする。また
、搬送室２７０４および各チャンバーの質量電荷比（ｍ／ｚ）が１８である気体分子（原
子）の分圧は、例えば、３×１０^－５Ｐａ以下、好ましくは１×１０^－５Ｐａ以下、さら
に好ましくは３×１０^－６Ｐａ以下とする。また、搬送室２７０４および各チャンバーの
ｍ／ｚが２８である気体分子（原子）の分圧は、例えば、３×１０^－５Ｐａ以下、好まし
くは１×１０^－５Ｐａ以下、さらに好ましくは３×１０^－６Ｐａ以下とする。また、搬送
室２７０４および各チャンバーのｍ／ｚが４４である気体分子（原子）の分圧は、例えば
、３×１０^－５Ｐａ以下、好ましくは１×１０^－５Ｐａ以下、さらに好ましくは３×１０
^－６Ｐａ以下とする。

【0412】

なお、搬送室２７０４および各チャンバー内の全圧および分圧は、質量分析計を用いて測
定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ－ｍａｓｓ
ともいう。）ＱｕｌｅｅＣＧＭ－０５１を用いればよい。

【0413】

また、搬送室２７０４および各チャンバーは、外部リークまたは内部リークが少ない構成
とすることが望ましい。例えば、搬送室２７０４および各チャンバーのリークレートは、
３×１０^－６Ｐａ・ｍ^３／ｓ以下、好ましくは１×１０^－６Ｐａ・ｍ^３／ｓ以下とする。
また、例えば、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０^－７Ｐａ
・ｍ^３／ｓ以下、好ましくは３×１０^－８Ｐａ・ｍ^３／ｓ以下とする。また、例えば、ｍ
／ｚが２８である気体分子（原子）のリークレートが１×１０^－５Ｐａ・ｍ^３／ｓ以下、
好ましくは１×１０^－６Ｐａ・ｍ^３／ｓ以下とする。また、例えば、ｍ／ｚが４４である
気体分子（原子）のリークレートが３×１０^－６Ｐａ・ｍ^３／ｓ以下、好ましくは１×１
０^－６Ｐａ・ｍ^３／ｓ以下とする。

【0414】

なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から
導出すればよい。リークレートは、外部リークおよび内部リークに依存する。外部リーク
は、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リ
ークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因す
る。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面か
ら対策をとる必要がある。

【0415】

例えば、搬送室２７０４および各チャンバーの開閉部分はメタルガスケットでシールする
とよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって
被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、
外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって
被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む
放出ガスが抑制され、内部リークを低減することができる。

【0416】

また、製造装置２７００を構成する部材として、不純物を含む放出ガスの少ないアルミニ
ウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述
の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロム
およびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここ
で、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出
ガスを低減できる。

【0417】

または、前述の製造装置２７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなど
で被覆してもよい。

【0418】

製造装置２７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで
構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸
化アルミニウム、酸化クロムなどで薄く被覆するとよい。

【0419】

搬送室２７０４および各チャンバーに存在する吸着物は、内壁などに吸着しているために
搬送室２７０４および各チャンバーの圧力に影響しないが、搬送室２７０４および各チャ
ンバーを排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関
はないものの、排気能力の高いポンプを用いて、搬送室２７０４および各チャンバーに存
在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸
着物の脱離を促すために、搬送室２７０４および各チャンバーをベーキングしてもよい。
ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキン
グは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを搬送室２７０４お
よび各チャンバーに導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい
水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキ
ングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。
ここで不活性ガスとして希ガスを用いると好ましい。

【0420】

または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで搬送室２７０
４および各チャンバー内の圧力を高め、一定時間経過後に再び搬送室２７０４および各チ
ャンバーを排気する処理を行うと好ましい。加熱したガスの導入により搬送室２７０４お
よび各チャンバー内の吸着物を脱離させることができ、搬送室２７０４および各チャンバ
ー内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、
好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度
が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは
酸素などを導入することで搬送室２７０４および各チャンバー内の圧力を０．１Ｐａ以上
１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１０
０Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分
以下とすればよい。その後、搬送室２７０４および各チャンバーを５分以上３００分以下
、好ましくは１０分以上１２０分以下の期間排気する。

【0421】

次に、チャンバー２７０６ｂおよびチャンバー２７０６ｃについて図２６に示す断面模式
図を用いて説明する。

【0422】

チャンバー２７０６ｂおよびチャンバー２７０６ｃは、例えば、被処理物に高密度プラズ
マ処理を行うことが可能なチャンバーである。なお、チャンバー２７０６ｂと、チャンバ
ー２７０６ｃと、は高密度プラズマ処理を行う際の雰囲気が異なるのみである。そのほか
の構成については共通するため、以下ではまとめて説明を行う。

【0423】

チャンバー２７０６ｂおよびチャンバー２７０６ｃは、スロットアンテナ板２８０８と、
誘電体板２８０９と、基板ステージ２８１２と、排気口２８１９と、を有する。また、チ
ャンバー２７０６ｂおよびチャンバー２７０６ｃの外などには、ガス供給源２８０１と、
バルブ２８０２と、高周波発生器２８０３と、導波管２８０４と、モード変換器２８０５
と、ガス管２８０６と、導波管２８０７と、マッチングボックス２８１５と、高周波電源
２８１６と、真空ポンプ２８１７と、バルブ２８１８と、が設けられる。

【0424】

高周波発生器２８０３は、導波管２８０４を介してモード変換器２８０５と接続している
。モード変換器２８０５は、導波管２８０７を介してスロットアンテナ板２８０８に接続
している。スロットアンテナ板２８０８は、誘電体板２８０９と接して配置される。また
、ガス供給源２８０１は、バルブ２８０２を介してモード変換器２８０５に接続している
。そして、モード変換器２８０５、導波管２８０７および誘電体板２８０９を通るガス管
２８０６によって、チャンバー２７０６ｂおよびチャンバー２７０６ｃにガスが送られる
。また、真空ポンプ２８１７は、バルブ２８１８および排気口２８１９を介して、チャン
バー２７０６ｂおよびチャンバー２７０６ｃからガスなどを排気する機能を有する。また
、高周波電源２８１６は、マッチングボックス２８１５を介して基板ステージ２８１２に
接続している。

【0425】

基板ステージ２８１２は、基板２８１１を保持する機能を有する。例えば、基板２８１１
を静電気によって保持する、または機械的に保持する機能を有する。また、高周波電源２
８１６から電力を供給される電極としての機能を有する。また、内部に加熱機構２８１３
を有し、基板２８１１を加熱する機能を有する。

【0426】

真空ポンプ２８１７としては、例えば、ドライポンプ、メカニカルブースターポンプ、イ
オンポンプ、チタンサブリメーションポンプ、クライオポンプまたはターボ分子ポンプな
どを用いることができる。また、真空ポンプ２８１７に加えて、クライオトラップを用い
てもよい。クライオポンプおよびクライオトラップを用いると、水を効率よく排気できて
特に好ましい。

【0427】

また、加熱機構２８１３としては、例えば、抵抗発熱体などを用いて加熱する加熱機構と
すればよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加
熱する加熱機構としてもよい。例えば、ＧＲＴＡまたはＬＲＴＡなどのＲＴＡを用いるこ
とができる。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガス
が用いられる。

【0428】

また、ガス供給源２８０１は、マスフローコントローラを介して、精製機と接続されてい
てもよい。ガスは、露点が－８０℃以下、好ましくは－１００℃以下であるガスを用いる
ことが好ましい。例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用
いればよい。

【0429】

誘電体板２８０９としては、例えば、酸化シリコン（石英）、酸化アルミニウム（アルミ
ナ）または酸化イットリウム（イットリア）などを用いればよい。また、誘電体板２８０
９の表面に、さらに別の保護層が形成されていてもよい。保護層としては、酸化マグネシ
ウム、酸化チタン、酸化クロム、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸
化シリコン、酸化アルミニウムまたは酸化イットリウムなどを用いればよい。誘電体板２
８０９は、後述する高密度プラズマ２８１０の特に高密度領域に曝されることになるため
、保護層を設けることで損傷を緩和することができる。その結果、処理時のパーティクル
の増加などを抑制することができる。

【0430】

高周波発生器２８０３では、例えば、０．３ＧＨｚ以上３．０ＧＨｚ以下、０．７ＧＨｚ
以上１．１ＧＨｚ以下、または２．２ＧＨｚ以上２．８ＧＨｚ以下のマイクロ波を発生さ
せる機能を有する。高周波発生器２８０３で発生させたマイクロ波は、導波管２８０４を
介してモード変換器２８０５に伝わる。モード変換器２８０５では、ＴＥモードとして伝
わったマイクロ波がＴＥＭモードに変換される。そして、マイクロ波は、導波管２８０７
を介してスロットアンテナ板２８０８に伝わる。スロットアンテナ板２８０８は、複数の
スロット孔が設けられており、マイクロ波は該スロット孔および誘電体板２８０９を通過
する。そして、誘電体板２８０９の下方に電界を生じさせ、高密度プラズマ２８１０を生
成することができる。高密度プラズマ２８１０には、ガス供給源２８０１から供給された
ガス種に応じたイオンおよびラジカルが存在する。例えば、酸素ラジカルまたは窒素ラジ
カルなどが存在する。

【0431】

このとき、高密度プラズマ２８１０で生成されたイオンおよびラジカルによって、基板２
８１１上の膜などを改質することができる。なお、高周波電源２８１６を用いて、基板２
８１１側にバイアスを印加すると好ましい場合がある。高周波電源２８１６には、例えば
、１３．５６ＭＨｚ、２７．１２ＭＨｚなどの周波数のＲＦ（ＲａｄｉｏＦｒｅｑｕｅ
ｎｃｙ）電源を用いればよい。基板側にバイアスを印加することで、高密度プラズマ２８
１０中のイオンを基板２８１１上の膜などの開口部の奥まで効率よく到達させることがで
きる。

【0432】

例えば、チャンバー２７０６ｂでは、ガス供給源２８０１から酸素を導入することで高密
度プラズマ２８１０を用いた酸素ラジカル処理を行い、チャンバー２７０６ｃでは、ガス
供給源２８０１から窒素を導入することで高密度プラズマ２８１０を用いた窒素ラジカル
処理を行うことができる。

【0433】

次に、チャンバー２７０６ａおよびチャンバー２７０６ｄについて図２７に示す断面模式
図を用いて説明する。

【0434】

チャンバー２７０６ａおよびチャンバー２７０６ｄは、例えば、被処理物に電磁波の照射
を行うことが可能なチャンバーである。なお、チャンバー２７０６ａと、チャンバー２７
０６ｄと、は電磁波の種類が異なるのみである。そのほかの構成については共通する部分
が多いため、以下ではまとめて説明を行う。

【0435】

チャンバー２７０６ａおよびチャンバー２７０６ｄは、一または複数のランプ２８２０と
、基板ステージ２８２５と、ガス導入口２８２３と、排気口２８３０と、を有する。また
、チャンバー２７０６ａおよびチャンバー２７０６ｄの外などには、ガス供給源２８２１
と、バルブ２８２２と、真空ポンプ２８２８と、バルブ２８２９と、が設けられる。

【0436】

ガス供給源２８２１は、バルブ２８２２を介してガス導入口２８２３に接続している。真
空ポンプ２８２８は、バルブ２８２９を介して排気口２８３０に接続している。ランプ２
８２０は、基板ステージ２８２５と向かい合って配置されている。基板ステージ２８２５
は、基板２８２４を保持する機能を有する。また、基板ステージ２８２５は、内部に加熱
機構２８２６を有し、基板２８２４を加熱する機能を有する。

【0437】

ランプ２８２０としては、例えば、可視光または紫外光などの電磁波を放射する機能を有
する光源を用いればよい。例えば、波長１０ｎｍ以上２５００ｎｍ以下、５００ｎｍ以上
２０００ｎｍ以下、または４０ｎｍ以上３４０ｎｍ以下にピークを有する電磁波を放射す
る機能を有する光源を用いればよい。

【0438】

例えば、ランプ２８２０としては、ハロゲンランプ、メタルハライドランプ、キセノンア
ークランプ、カーボンアークランプ、高圧ナトリウムランプまたは高圧水銀ランプなどの
光源を用いればよい。

【0439】

例えば、ランプ２８２０から放射される電磁波は、その一部または全部が基板２８２４に
吸収されることで基板２８２４上の膜などを改質することができる。例えば、欠陥の生成
もしくは低減、または不純物の除去などができる。なお、基板２８２４を加熱しながら、
電磁波の放射を行うと、効率よく、欠陥の生成もしくは低減、または不純物の除去などが
できる。

【0440】

または、例えば、ランプ２８２０から放射される電磁波によって、基板ステージ２８２５
を発熱させ、基板２８２４を加熱してもよい。その場合、基板ステージ２８２５の内部に
加熱機構２８２６を有さなくてもよい。

【0441】

真空ポンプ２８２８は、真空ポンプ２８１７についての記載を参照する。また、加熱機構
２８２６は、加熱機構２８１３についての記載を参照する。また、ガス供給源２８２１は
、ガス供給源２８０１についての記載を参照する。

【0442】

以上の製造装置を用いることで、被処理物への不純物の混入を抑制しつつ、膜の改質など
が可能となる。

【0443】

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。

【0444】

（実施の形態１１）
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。

【0445】

酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ
る。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄ
ＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半
導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕ
ｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅＯＳ：ａｍｏｒｐｈｏｕｓｌｉ
ｋｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。

【0446】

また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ－Ｏ
Ｓ、多結晶酸化物半導体、ｎｃ－ＯＳなどがある。

【0447】

非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であっ
て不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離
秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。

【0448】

逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔ
ｅｌｙａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない
（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物
半導体と呼ぶことはできない。ただし、ａ－ｌｉｋｅＯＳは、微小な領域において周期
構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、
物性的には非晶質酸化物半導体に近いといえる。

【0449】

＜ＣＡＡＣ－ＯＳ＞
まずは、ＣＡＡＣ－ＯＳについて説明する。

【0450】

ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。

【0451】

透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析像（高分
解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方
、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーとも
いう。）を明確に確認することができない。そのため、ＣＡＡＣ－ＯＳは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。

【0452】

以下では、ＴＥＭによって観察したＣＡＡＣ－ＯＳについて説明する。図２８（Ａ）に、
試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能ＴＥＭ像を示す。高
分解能ＴＥＭ像の観察には、球面収差補正（ＳｐｈｅｒｉｃａｌＡｂｅｒｒａｔｉｏｎ
Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、
特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日
本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによって行うこ
とができる。

【0453】

図２８（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２８（Ｂ）に示す。
図２８（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる
。金属原子の各層の配列は、ＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともいう。）ま
たは上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または上面と平行となる。

【0454】

図２８（Ｂ）に示すように、ＣＡＡＣ－ＯＳは特徴的な原子配列を有する。図２８（Ｃ）
は、特徴的な原子配列を、補助線で示したものである。図２８（Ｂ）および図２８（Ｃ）
より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレット
とペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。し
たがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる
。また、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－ＡｘｉｓＡｌｉｇｎｅｄｎａｎｏｃｒｙ
ｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。

【0455】

ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ－ＯＳのペレッ
ト５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる（図２８（Ｄ）参照。）。図２８（Ｃ）で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図２８（Ｄ）に示す領域５１６１に相当する。

【0456】

また、図２９（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ－ＯＳの平面のＣｓ
補正高分解能ＴＥＭ像を示す。図２９（Ａ）の領域（１）、領域（２）および領域（３）
を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２９（Ｂ）、図２９（Ｃ）および図
２９（Ｄ）に示す。図２９（Ｂ）、図２９（Ｃ）および図２９（Ｄ）より、ペレットは、
金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかし
ながら、異なるペレット間で、金属原子の配列に規則性は見られない。

【0457】

次に、Ｘ線回折（ＸＲＤ：Ｘ－ＲａｙＤｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡ
ＡＣ－ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ－ＯＳ
に対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、図３０（Ａ）に示すよう
に回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺ
ｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳの結晶がｃ軸配向性
を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。

【0458】

なお、ＣＡＡＣ－ＯＳのｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ－ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを
示している。より好ましいＣＡＡＣ－ＯＳは、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解
析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。

【0459】

一方、ＣＡＡＣ－ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ－ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＣＡＡＣ－ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図３０（Ｂ）に示すように明瞭なピークは現れない。これに対
し、ＩｎＧａＺｎＯ_４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφス
キャンした場合、図３０（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピ
ークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは、
ａ軸およびｂ軸の配向が不規則であることが確認できる。

【0460】

次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ_４の結晶を有するＣＡＡＣ－ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの
電子線を入射させると、図３１（Ａ）に示すような回折パターン（制限視野透過電子回折
パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ_４の
結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、
ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ
径が３００ｎｍの電子線を入射させたときの回折パターンを図３１（Ｂ）に示す。図３１
（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、
ＣＡＡＣ－ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。
なお、図３１（Ｂ）における第１リングは、ＩｎＧａＺｎＯ_４の結晶の（０１０）面およ
び（１００）面などに起因すると考えられる。また、図３１（Ｂ）における第２リングは
（１１０）面などに起因すると考えられる。

【0461】

上述したように、ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結
晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をする
とＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。

【0462】

なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。

【0463】

酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合があ
る。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリ
ア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとな
る場合や、水素を捕獲することによってキャリア発生源となる場合がある。

【0464】

不純物および酸素欠損の少ないＣＡＡＣ－ＯＳは、キャリア密度の低い酸化物半導体であ
る。具体的には、８×１０^１１個／ｃｍ^３未満、好ましくは１×１０^１１／ｃｍ^３未満、
さらに好ましくは１×１０^１０個／ｃｍ^３未満であり、１×１０^－９個／ｃｍ^３以上のキ
ャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性
または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ－ＯＳは、不純物濃度が低く
、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。

【0465】

＜ｎｃ－ＯＳ＞
次に、ｎｃ－ＯＳについて説明する。

【0466】

ｎｃ－ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確
な結晶部を確認することのできない領域と、を有する。ｎｃ－ＯＳに含まれる結晶部は、
１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお
、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化
物半導体と呼ぶことがある。ｎｃ－ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を
明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ－ＯＳにおけるペレットと
起源を同じくする可能性がある。そのため、以下ではｎｃ－ＯＳの結晶部をペレットと呼
ぶ場合がある。

【0467】

ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅＯＳや非晶質酸化物半導体
と区別が付かない場合がある。例えば、ｎｃ－ＯＳに対し、ペレットよりも大きい径のＸ
線を用いた場合、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示すピークは検
出されない。また、ｎｃ－ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎ
ｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観
測される。一方、ｎｃ－ＯＳに対し、ペレットの大きさと近いかペレットより小さいプロ
ーブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎ
ｃ－ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い
領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される
場合がある。

【0468】

このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ－
ＯＳを、ＲＡＮＣ（ＲａｎｄｏｍＡｌｉｇｎｅｄｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。

【0469】

ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ－ＯＳは、ａ－ｌｉｋｅＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため
、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。

【0470】

＜ａ－ｌｉｋｅＯＳ＞
ａ－ｌｉｋｅＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。

【0471】

ａ－ｌｉｋｅＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高
分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認す
ることのできない領域と、を有する。

【0472】

鬆を有するため、ａ－ｌｉｋｅＯＳは、不安定な構造である。以下では、ａ－ｌｉｋｅ
ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。

【0473】

電子照射を行う試料として、ａ－ｌｉｋｅＯＳ（試料Ａと表記する。）、ｎｃ－ＯＳ（
試料Ｂと表記する。）およびＣＡＡＣ－ＯＳ（試料Ｃと表記する。）を準備する。いずれ
の試料もＩｎ－Ｇａ－Ｚｎ酸化物である。

【0474】

まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。

【0475】

なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、
ＩｎＧａＺｎＯ_４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－Ｏ層を
６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これ
らの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度で
あり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の
間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ_４の結晶部と見
なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ_４の結晶のａ－ｂ面に対応する。

【0476】

図３２は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３２より、ａ－ｌｉｋ
ｅＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的
には、図３２中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度
の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０^８ｅ^－／ｎｍ
^２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ－ＯＳ
およびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０^８ｅ^－／
ｎｍ^２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図
３２中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ－ＯＳおよ
びＣＡＡＣ－ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度で
あることがわかる。

【0477】

このように、ａ－ｌｉｋｅＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとんど
見られないことがわかる。即ち、ａ－ｌｉｋｅＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－Ｏ
Ｓと比べて、不安定な構造であることがわかる。

【0478】

また、鬆を有するため、ａ－ｌｉｋｅＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べ
て密度の低い構造である。具体的には、ａ－ｌｉｋｅＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ－ＯＳの密度およびＣＡＡＣ
－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。

【0479】

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ_４の密度は６．３５７ｇ／ｃｍ^３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ－ｌｉｋｅＯＳの密度は５．０ｇ／ｃｍ^３以上５．９ｇ／ｃｍ^３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ^３以上６．３ｇ／ｃｍ^３
未満となる。

【0480】

なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。

【0481】

以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅＯＳ、ｎｃ－ＯＳ、
ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。

【0482】

（実施の形態１２）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した半導体装置
の回路の一例について説明する。

【0483】

＜ＣＭＯＳインバータ＞
図３３（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のト
ランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯ
Ｓインバータの構成を示している。

【0484】

＜半導体装置の構造１＞
図３４は、図３３（Ａ）に対応する半導体装置の断面図である。図３４に示す半導体装置
は、トランジスタ２２００と、トランジスタ２１００と、を有する。また、トランジスタ
２１００は、トランジスタ２２００の上方に配置する。なお、トランジスタ２１００とし
て、上述の実施の形態において記載したトランジスタを用いることができる。よって、ト
ランジスタ２１００については、適宜上述したトランジスタについての記載を参酌するこ
とができる。

【0485】

図３４に示すトランジスタ２２００は、半導体基板４５０を用いたトランジスタである。
トランジスタ２２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の
領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。

【0486】

トランジスタ２２００において、領域４７２ａおよび領域４７２ｂは、ソース領域および
ドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機能
を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導電
体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即
ち、導電体４５４に印加する電位によって、領域４７２ａと領域４７２ｂとの間の導通・
非導通を制御することができる。

【0487】

半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、ま
たは炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛
、酸化ガリウムなどの半導体基板などを用いればよい。好ましくは、半導体基板４５０と
して単結晶シリコン基板を用いる。

【0488】

半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。ただ
し、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用い
ても構わない。その場合、トランジスタ２２００となる領域には、ｎ型の導電型を付与す
る不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であっても
構わない。

【0489】

半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、ト
ランジスタ２２００のオン特性を向上させることができる。

【0490】

領域４７２ａおよび領域４７２ｂは、ｐ型の導電型を付与する不純物を有する領域である
。このようにして、トランジスタ２２００はｐチャネル型トランジスタを構成する。

【0491】

なお、トランジスタ２２００は、領域４６０などによって隣接するトランジスタと分離さ
れる。領域４６０は、絶縁性を有する領域である。

【0492】

図３４に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電体
４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂ
と、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導電
体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９６
ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、絶
縁体４８９と、絶縁体４９０と、絶縁体４９２と、絶縁体４９３と、絶縁体４９４と、絶
縁体４９５と、を有する。

【0493】

絶縁体４６４は、トランジスタ２２００上に配置する。また、絶縁体４６６は、絶縁体４
６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４
８９は、絶縁体４６８上に配置する。また、トランジスタ２１００は、絶縁体４８９上に
配置する。また、絶縁体４９３は、トランジスタ２１００上に配置する。また、絶縁体４
９４は、絶縁体４９３上に配置する。

【0494】

絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電
体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導
電体４８０ｂまたは導電体４８０ｃが埋め込まれている。

【0495】

また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口
部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体
４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。

【0496】

また、絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開口
部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが埋
め込まれている。

【0497】

また、絶縁体４８９は、トランジスタ２１００のチャネル形成領域と重なる開口部と、導
電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開
口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれ
ている。

【0498】

導電体４７４ａは、トランジスタ２１００のゲート電極としての機能を有しても構わない
。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ２１０
０のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４７４
ａとトランジスタ２１００のゲート電極としての機能を有する導電体５０４とを電気的に
接続しても構わない。こうすることで、トランジスタ２１００のオン電流を大きくするこ
とができる。また、パンチスルー現象を抑制することができるため、トランジスタ２１０
０の飽和領域における電気特性を安定にすることができる。なお、導電体４７４ａは上記
実施の形態の導電体４１３に相当するため、詳細については導電体４１３の記載を参酌す
ることができる。

【0499】

また、絶縁体４９０は、導電体４７４ｂに達する開口部を有する。なお、絶縁体４９０は
上記実施の形態の絶縁体４０２に相当するため、詳細については絶縁体４０２の記載を参
酌することができる。

【0500】

また、絶縁体４９５は、トランジスタ２１００のソースまたはドレインの一方である導電
体５０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ２１００のソース
またはドレインの他方である導電体５０７ａに達する開口部と、トランジスタ２１００の
ゲート電極である導電体５０４に達する開口部と、導電体４７４ｃに達する開口部と、を
有する。なお、絶縁体４９５は上記実施の形態の絶縁体４１０に相当するため、詳細につ
いては絶縁体４１０の記載を参酌することができる。

【0501】

また、絶縁体４９３は、トランジスタ２１００のソースまたはドレインの一方である導電
体５０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ２１００のソース
またはドレインの他方である導電体５０７ａに達する開口部と、トランジスタ２１００の
ゲート電極である導電体５０４に達する開口部と、導電体４７４ｃに達する開口部と、を
有する。また、開口部には、それぞれ導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ
および導電体４９６ｄが埋め込まれている。ただし、それぞれの開口部は、さらにトラン
ジスタ２１００などの構成要素のいずれかが有する開口部を介する場合がある。

【0502】

また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂおよび導電体
４９６ｄに達する開口部と、導電体４９６ｃに達する開口部と、を有する。また、開口部
には、それぞれ導電体４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれてい
る。

【0503】

絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３および絶縁体
４９４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニ
ウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジル
コニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、ま
たは積層で用いればよい。

【0504】

絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３または絶縁体
４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有
することが好ましい。トランジスタ２１００の近傍に、水素などの不純物および酸素をブ
ロックする機能を有する絶縁体を配置することによって、トランジスタ２１００の電気特
性を安定にすることができる。

【0505】

【0506】

導電体４８０ａ、導電体４８０ｂ、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ、
導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７４ａ、導電体４７４ｂ、
導電体４７４ｃ、導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ、導電体４９６ｄ、
導電体４９８ａ、導電体４９８ｂおよび導電体４９８ｃとしては、例えば、ホウ素、窒素
、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト
、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウ
ム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層
で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを
含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム
、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。

【0507】

なお、図３５に示す半導体装置は、図３４に示した半導体装置のトランジスタ２２００の
構造が異なるのみである。よって、図３５に示す半導体装置については、図３４に示した
半導体装置の記載を参酌する。具体的には、図３５に示す半導体装置は、トランジスタ２
２００がＦｉｎ型である場合を示している。トランジスタ２２００をＦｉｎ型とすること
により、実効上のチャネル幅が増大することによりトランジスタ２２００のオン特性を向
上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、ト
ランジスタ２２００のオフ特性を向上させることができる。

【0508】

また、図３６に示す半導体装置は、図３４に示した半導体装置のトランジスタ２２００の
構造が異なるのみである。よって、図３６に示す半導体装置については、図３４に示した
半導体装置の記載を参酌する。具体的には、図３６に示す半導体装置は、トランジスタ２
２００がＳＯＩ基板である半導体基板４５０に設けられた場合を示している。図３６には
、絶縁体４５２によって領域４５６が半導体基板４５０と分離されている構造を示す。半
導体基板４５０としてＳＯＩ基板を用いることによって、パンチスルー現象などを抑制す
ることができるためトランジスタ２２００のオフ特性を向上させることができる。なお、
絶縁体４５２は、半導体基板４５０を絶縁体化させることによって形成することができる
。例えば、絶縁体４５２としては、酸化シリコンを用いることができる。

【0509】

図３４乃至図３６に示した半導体装置は、半導体基板を用いてｐチャネル型トランジスタ
を作製し、その上方にｎチャネル型トランジスタを作製するため、素子の占有面積を縮小
することができる。即ち、半導体装置の集積度を高くすることができる。また、ｎチャネ
ル型トランジスタと、ｐチャネル型トランジスタとを同一の半導体基板を用いて作製した
場合と比べて、工程を簡略化することができるため、半導体装置の生産性を高くすること
ができる。また、半導体装置の歩留まりを高くすることができる。また、ｐチャネル型ト
ランジスタは、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域、シャロートレ
ンチ構造、歪み設計などの複雑な工程を省略できる場合がある。そのため、ｎチャネル型
トランジスタを、半導体基板を用いて作製する場合と比べて、生産性および歩留まりを高
くすることができる場合がある。

【0510】

＜ＣＭＯＳアナログスイッチ＞
また図３３（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれ
ぞれのソースとドレインを接続した構成を示している。このような構成とすることで、い
わゆるＣＭＯＳアナログスイッチとして機能させることができる。

【0511】

＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保
持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図３７
に示す。

【0512】

図３７（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の
半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、ト
ランジスタ３３００としては、上述のトランジスタ２１００と同様のトランジスタを用い
ることができる。

【0513】

トランジスタ３３００は、オフ電流の小さいトランジスタが好ましい。トランジスタ３３
００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジス
タ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記
憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、または
リフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導
体装置となる。

【0514】

図３７（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に
接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される
。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的
に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されて
いる。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、
ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３０
０５は容量素子３４００の電極の他方と電気的に接続されている。

【0515】

図３７（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能とい
う特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能であ
る。

【0516】

情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トラ
ンジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする
。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容
量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トラン
ジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる
二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）
のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジス
タ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とするこ
とにより、ノードＦＧに電荷が保持される（保持）。

【0517】

トランジスタ３３００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって保
持される。

【0518】

次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与
えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線
３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ
３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷
が与えられている場合の見かけ上のしきい値電圧Ｖ_ｔｈ＿Ｈは、トランジスタ３２００の
ゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖ_ｔｈ＿Ｌよ
り低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を
「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがっ
て、第５の配線３００５の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの間の電位Ｖ_０とすることによ
り、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧ
にＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ_０（＞
Ｖ_ｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧ
にＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ_０（＜Ｖ
_ｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため
、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み
出すことができる。

【0519】

なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報
を読み出さなくてはならない。例えば、情報を読み出さないメモリセルにおいては、ノー
ドＦＧに与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような電
位、つまり、Ｖ_ｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリ
セルの情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセル
においては、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「導通状態」
となるような電位、つまり、Ｖ_ｔｈ＿Ｌより高い電位を第５の配線３００５に与えること
で所望のメモリセルの情報のみを読み出せる構成とすればよい。

【0520】

なお、上記においては、２種類の電荷をノードＦＧに保持する例について示したが、本発
明に係る半導体装置はこれに限られるものではない。例えば、半導体装置のノードＦＧに
３種類以上の電荷を保持できる構成としてもよい。このような構成とすることにより、当
該半導体装置を多値化して記憶容量の増大を図ることができる。

【0521】

＜記憶装置の構造１＞
図３８は、図３７（Ａ）に対応する半導体装置の断面図である。図３８に示す半導体装置
は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有する
。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上方
に配置する。なお、トランジスタ３３００としては、上述したトランジスタ２１００につ
いての記載を参照する。また、トランジスタ３２００としては、図３４に示したトランジ
スタ２２００についての記載を参照する。なお、図３４では、トランジスタ２２００がｐ
チャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャ
ネル型トランジスタであっても構わない。

【0522】

図３８に示すトランジスタ２２００は、半導体基板４５０を用いたトランジスタである。
トランジスタ２２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の
領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。

【0523】

図３８に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電体
４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂ
と、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導電
体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９６
ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、絶
縁体４８９と、絶縁体４９０と、絶縁体４９２と、絶縁体４９３と、絶縁体４９４と、絶
縁体４９５と、を有する。

【0524】

絶縁体４６４は、トランジスタ３２００上に配置する。また、絶縁体４６６は、絶縁体４
６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４
８９は、絶縁体４６８上に配置する。また、トランジスタ２１００は、絶縁体４８９上に
配置する。また、絶縁体４９３は、トランジスタ２１００上に配置する。また、絶縁体４
９４は、絶縁体４９３上に配置する。

【0525】

【0526】

【0527】

【0528】

また、絶縁体４８９は、トランジスタ３３００のチャネル形成領域と重なる開口部と、導
電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開
口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれ
ている。

【0529】

導電体４７４ａは、トランジスタ３３００のボトムゲート電極としての機能を有しても構
わない。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ
３３００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体
４７４ａとトランジスタ３３００のトップゲート電極である導電体５０４とを電気的に接
続しても構わない。こうすることで、トランジスタ３３００のオン電流を大きくすること
ができる。また、パンチスルー現象を抑制することができるため、トランジスタ３３００
の飽和領域における電気特性を安定にすることができる。

【0530】

また、絶縁体４９０は、導電体４７４ｂに達する開口部と、導電体４７４ｃに達する開口
部と、を有する。なお、絶縁体４９０は上記実施の形態の絶縁体４０２に相当するため、
詳細については絶縁体４０２の記載を参酌することができる。

【0531】

また、絶縁体４９５は、トランジスタ３３００のソースまたはドレインの一方である導電
体５０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ３３００のソース
またはドレインの他方である導電体５０７ａから導電体５１５に達する開口部と、トラン
ジスタ３３００のソースまたはドレインの他方である導電体５０７ａを通って、導電体４
７４ｃに達する開口部と、を有する。なお、絶縁体４９５は上記実施の形態の絶縁体４１
０に相当するため、詳細については絶縁体４１０の記載を参酌することができる。

【0532】

また、絶縁体４９３は、導電体５１５と絶縁体５１１を介して重なる導電体５１４に達す
る開口部と、トランジスタ３３００のゲート電極である導電体に達する開口部と、トラン
ジスタ３３００のソースまたはドレインの一方である導電体５０７ｂと電気的に接続する
導電体５１６に達する開口部と、を有する。また、開口部には、それぞれ導電体４９６ｅ
、導電体４９６ｂ、および導電体４９６ｆが埋め込まれている。ただし、それぞれの開口
部は、さらにトランジスタ３３００などの構成要素のいずれかが有する開口部を介する場
合がある。

【0533】

また、絶縁体４９４は、導電体４９６ｅに達する開口部と、導電体４９６ｂに達する開口
部と、導電体４９６ｆに達する開口部と、を有する。また、開口部には、それぞれ導電体
４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれている。

【0534】

絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３または絶縁体
４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有
することが好ましい。トランジスタ３３００の近傍に、水素などの不純物および酸素をブ
ロックする機能を有する絶縁体を配置することによって、トランジスタ３３００の電気特
性を安定にすることができる。

【0535】

トランジスタ３２００のソースまたはドレインは、導電体４８０ｂと、導電体４７８ｂと
、導電体４７６ａと、導電体４７４ｂと、導電体４９６ｃと、を介してトランジスタ３３
００のソースまたはドレインの一方である導電体５０７ｂと電気的に接続する。また、ト
ランジスタ３２００のゲート電極である導電体４５４は、導電体４８０ｃと、導電体４７
８ｃと、導電体４７６ｂと、導電体４７４ｃと、導電体４９６ｄと、を介してトランジス
タ３３００のソースまたはドレインの他方である導電体５０７ａと電気的に接続する。

【0536】

容量素子３４００は、導電体５１５と、導電体５１４と、絶縁体５１１、を有する。

【0537】

そのほかの構造については、適宜図３４などについての記載を参酌することができる。

【0538】

なお、図３９に示す半導体装置は、図３８に示した半導体装置のトランジスタ３２００の
構造が異なるのみである。よって、図３９に示す半導体装置については、図３８に示した
半導体装置の記載を参酌する。具体的には、図３９に示す半導体装置は、トランジスタ３
２００がＦｉｎ型である場合を示している。Ｆｉｎ型であるトランジスタ３２００につい
ては、図３５に示したトランジスタ２２００の記載を参照する。なお、図３５では、トラ
ンジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トランジ
スタ３２００がｎチャネル型トランジスタであっても構わない。

【0539】

また、図４０に示す半導体装置は、図３８に示した半導体装置のトランジスタ３２００の
構造が異なるのみである。よって、図４０に示す半導体装置については、図３８に示した
半導体装置の記載を参酌する。具体的には、図４０に示す半導体装置は、トランジスタ３
２００がＳＯＩ基板である半導体基板４５０に設けられた場合を示している。ＳＯＩ基板
である半導体基板４５０に設けられたトランジスタ３２００については、図３６に示した
トランジスタ２２００の記載を参照する。なお、図３６では、トランジスタ２２００がｐ
チャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャ
ネル型トランジスタであっても構わない。

【0540】

＜記憶装置２＞
図３７（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図３７（Ａ）に
示した半導体装置と異なる。この場合も図３７（Ａ）に示した半導体装置と同様の動作に
より情報の書き込みおよび保持動作が可能である。

【0541】

図３７（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジス
タ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００
とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結
果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量
素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって
、異なる値をとる。

【0542】

例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３
の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の
電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×
ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子
３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、
電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）
／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（Ｃ
Ｂ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

【0543】

そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこと
ができる。

【0544】

この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトラ
ンジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを
駆動回路上に積層して配置する構成とすればよい。

【0545】

以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用
することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシ
ュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能とな
るため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場
合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内
容を保持することが可能である。

【0546】

また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こ
りにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注
入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といっ
た問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで
問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置
である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行わ
れるため、高速な動作が可能となる。

【0547】

＜記憶装置３＞
図３７（Ａ）に示す半導体装置（記憶装置）の変形例について、図４１に示す回路図を用
いて説明する。

【0548】

図４１に示す半導体装置は、トランジスタ４１００乃至トランジスタ４４００と、容量素
子４５００及び容量素子４６００と、を有する。ここでトランジスタ４１００は、上述の
トランジスタ３２００と同様のトランジスタを用いることができ、トランジスタ４２００
乃至４４００は、上述のトランジスタ３３００と同様のトランジスタを用いることができ
る。なお、図４１に示す半導体装置は、図４１では図示を省略したが、マトリクス状に複
数設けられる。図４１に示す半導体装置は、配線４００１、配線４００３、配線４００５
乃至４００９に与える信号又は電位に従って、データ電圧の書き込み、読み出しを制御す
ることができる。

【0549】

トランジスタ４１００のソース又はドレインの一方は、配線４００３に接続される。トラ
ンジスタ４１００のソース又はドレインの他方は、配線４００１に接続される。なお図４
１では、トランジスタ４１００の導電型をｐチャネル型として示すが、ｎチャネル型でも
よい。

【0550】

図４１に示す半導体装置は、２つのデータ保持部を有する。例えば第１のデータ保持部は
、ノードＦＧ１に接続されるトランジスタ４４００のソース又はドレインの一方、容量素
子４６００の一方の電極、及びトランジスタ４２００のソース又はドレインの一方の間で
電荷を保持する。また、第２のデータ保持部は、ノードＦＧ２に接続されるトランジスタ
４１００のゲート、トランジスタ４２００のソース又はドレインの他方、トランジスタ４
３００のソース又はドレインの一方、及び容量素子４５００の一方の電極の間で電荷を保
持する。

【0551】

トランジスタ４３００のソース又はドレインの他方は、配線４００３に接続される。トラ
ンジスタ４４００のソース又はドレインの他方は、配線４００１に接続される。トランジ
スタ４４００のゲートは、配線４００５に接続される。トランジスタ４２００のゲートは
、配線４００６に接続される。トランジスタ４３００のゲートは、配線４００７に接続さ
れる。容量素子４６００の他方の電極は、配線４００８に接続される。容量素子４５００
の他方の電極は、配線４００９に接続される。

【0552】

トランジスタ４２００乃至４４００は、データ電圧の書き込みと電荷の保持を制御するス
イッチとしての機能を有する。なおトランジスタ４２００乃至４４００は、非導通状態に
おいてソースとドレインとの間を流れる電流（オフ電流）が低いトランジスタが用いられ
ることが好適である。オフ電流が少ないトランジスタとしては、チャネル形成領域に酸化
物半導体を有するトランジスタ（ＯＳトランジスタ）であることが好ましい。ＯＳトラン
ジスタは、オフ電流が低い、シリコンを有するトランジスタと重ねて作製できる等の利点
がある。なお図４１では、トランジスタ４２００乃至４４００の導電型をｎチャネル型と
して示すが、ｐチャネル型でもよい。

【0553】

トランジスタ４２００及びトランジスタ４３００と、トランジスタ４４００とは、酸化物
半導体を用いたトランジスタであっても別層に設けることが好ましい。すなわち、図４１
に示す半導体装置は、図４１に示すように、トランジスタ４１００を有する第１の層４０
２１と、トランジスタ４２００及びトランジスタ４３００を有する第２の層４０２２と、
トランジスタ４４００を有する第３の層４０２３と、で構成されることが好ましい。トラ
ンジスタを有する層を積層して設けることで、回路面積を縮小することができ、半導体装
置の小型化を図ることができる。

【0554】

次いで、図４１に示す半導体装置への情報の書き込み動作について説明する。

【0555】

最初に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、
書き込み動作１とよぶ。）について説明する。なお、以下において、ノードＦＧ１に接続
されるデータ保持部に書きこむデータ電圧をＶ_Ｄ１とし、トランジスタ４１００の閾値電
圧をＶｔｈとする。

【0556】

書き込み動作１では、配線４００３をＶ_Ｄ１とし、配線４００１を接地電位とした後に、
電気的に浮遊状態とする。また配線４００５、４００６をハイレベルにする。また配線４
００７乃至４００９をローレベルにする。すると、電気的に浮遊状態にあるノードＦＧ２
の電位が上昇し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４０
０１の電位が上昇する。またトランジスタ４４００、トランジスタ４２００が導通状態と
なる。そのため、配線４００１の電位の上昇につれて、ノードＦＧ１、ＦＧ２の電位が上
昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でゲートとソースとの間の
電圧（Ｖｇｓ）がトランジスタ４１００の閾値電圧Ｖｔｈになると、トランジスタ４１０
０を流れる電流が小さくなる。そのため、配線４００１、ノードＦＧ１、ＦＧ２の電位の
上昇は止まり、Ｖ_Ｄ１からＶｔｈだけ下がった「Ｖ_Ｄ１－Ｖｔｈ」で一定となる。

【0557】

つまり、配線４００３に与えたＶ_Ｄ１は、トランジスタ４１００に電流が流れることで、
配線４００１に与えられ、ノードＦＧ１、ＦＧ２の電位が上昇する。電位の上昇によって
、ノードＦＧ２の電位が「Ｖ_Ｄ１－Ｖｔｈ」となると、トランジスタ４１００のＶｇｓが
Ｖｔｈとなるため、電流が止まる。

【0558】

次に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、書
き込み動作２とよぶ。）について説明する。なお、ノードＦＧ２に接続されるデータ保持
部に書きこむデータ電圧をＶ_Ｄ２として説明する。

【0559】

書き込み動作２では、配線４００１をＶ_Ｄ２とし、配線４００３を接地電位とした後に、
電気的に浮遊状態とする。また配線４００７をハイレベルにする。また配線４００５、４
００６、４００８、４００９をローレベルにする。トランジスタ４３００を導通状態とし
て配線４００３をローレベルにする。そのため、ノードＦＧ２の電位もローレベルにまで
低下し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００３の電
位が上昇する。またトランジスタ４３００が導通状態となる。そのため、配線４００３の
電位の上昇につれて、ノードＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、ト
ランジスタ４１００でＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４
１００を流れる電流が小さくなる。そのため、配線４００３、ノードＦＧ２の電位の上昇
は止まり、Ｖ_Ｄ２からＶｔｈだけ下がった「Ｖ_Ｄ２－Ｖｔｈ」で一定となる。

【0560】

つまり、配線４００１に与えたＶ_Ｄ２は、トランジスタ４１００に電流が流れることで、
配線４００３に与えられ、ノードＦＧ２の電位が上昇する。電位の上昇によって、ノード
ＦＧ２の電位が「Ｖ_Ｄ２－Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈと
なるため、電流が止まる。このとき、ノードＦＧ１の電位は、トランジスタ４２００、４
４００共に非導通状態であり、書き込み動作１で書きこんだ「Ｖ_Ｄ１－Ｖｔｈ」が保持さ
れる。

【0561】

図４１に示す半導体装置では、複数のデータ保持部にデータ電圧を書きこんだのち、配線
４００９をハイレベルにして、ノードＦＧ１、ＦＧ２の電位を上昇させる。そして、各ト
ランジスタを非導通状態として、電荷の移動をなくし、書きこんだデータ電圧を保持する
。

【0562】

以上説明したノードＦＧ１、ＦＧ２へのデータ電圧の書き込み動作によって、複数のデー
タ保持部にデータ電圧を保持させることができる。なお書きこまれる電位として、「Ｖ_Ｄ
_１－Ｖｔｈ」や「Ｖ_Ｄ２－Ｖｔｈ」を一例として挙げて説明したが、これらは多値のデー
タに対応するデータ電圧である。そのため、それぞれのデータ保持部で４ビットのデータ
を保持する場合、１６値の「Ｖ_Ｄ１－Ｖｔｈ」や「Ｖ_Ｄ２－Ｖｔｈ」を取り得る。

【0563】

次いで、図４１に示す半導体装置からの情報の読み出し動作について説明する。

【0564】

最初に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の読み出し動作（以下、
読み出し動作１とよぶ。）について説明する。

【0565】

読み出し動作１では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３
を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９をロ
ーレベルとして、電気的に浮遊状態にあるノードＦＧ２の電位を「Ｖ_Ｄ２－Ｖｔｈ」とす
る。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が
流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位
の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００の
Ｖｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が
小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「Ｖ_Ｄ２－Ｖｔｈ」
からＶｔｈだけ大きい値である「Ｖ_Ｄ２」となる。この配線４００３の電位は、ノードＦ
Ｇ２に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデー
タ電圧はＡ／Ｄ変換を行い、ノードＦＧ２に接続されるデータ保持部のデータを取得する
。

【0566】

つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベ
ルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流
れることで、浮遊状態にあった配線４００３の電位は低下して「Ｖ_Ｄ２」となる。トラン
ジスタ４１００では、ノードＦＧ２の「Ｖ_Ｄ２－Ｖｔｈ」との間のＶｇｓがＶｔｈとなる
ため、電流が止まる。そして、配線４００３には、書き込み動作２で書きこんだ「Ｖ_Ｄ２
」が読み出される。

【0567】

ノードＦＧ２に接続されるデータ保持部のデータを取得したら、トランジスタ４３００を
導通状態として、ノードＦＧ２の「Ｖ_Ｄ２－Ｖｔｈ」を放電させる。

【0568】

次に、ノードＦＧ１に保持される電荷をノードＦＧ２に分配し、ノードＦＧ１に接続され
るデータ保持部のデータ電圧を、ノードＦＧ２に接続されるデータ保持部に移す。ここで
、配線４００１、４００３をローレベルとする。配線４００６をハイレベルにする。また
、配線４００５、配線４００７乃至４００９をローレベルにする。トランジスタ４２００
が導通状態となることで、ノードＦＧ１の電荷が、ノードＦＧ２との間で分配される。

【0569】

ここで、電荷の分配後の電位は、書きこんだ電位「Ｖ_Ｄ１－Ｖｔｈ」から低下する。その
ため、容量素子４６００の容量値は、容量素子４５００の容量値よりも大きくしておくこ
とが好ましい。あるいは、ノードＦＧ１に書きこむ電位「Ｖ_Ｄ１－Ｖｔｈ」は、同じデー
タを表す電位「Ｖ_Ｄ２－Ｖｔｈ」よりも大きくすることが好ましい。このように、容量値
の比を変えること、予め書きこむ電位を大きくしておくことで、電荷の分配後の電位の低
下を抑制することができる。電荷の分配による電位の変動については、後述する。

【0570】

次に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作（以下、読
み出し動作２とよぶ。）について説明する。

【0571】

読み出し動作２では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３
を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９は、
プリチャージ時にハイレベルとして、その後ローレベルとする。配線４００９をローレベ
ルとすることで、電気的に浮遊状態にあるノードＦＧ２を電位「Ｖ_Ｄ１－Ｖｔｈ」とする
。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が流
れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位の
低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００のＶ
ｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小
さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「Ｖ_Ｄ１－Ｖｔｈ」か
らＶｔｈだけ大きい値である「Ｖ_Ｄ１」となる。この配線４００３の電位は、ノードＦＧ
１に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデータ
電圧はＡ／Ｄ変換を行い、ノードＦＧ１に接続されるデータ保持部のデータを取得する。
以上が、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作である。

【0572】

つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベ
ルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流
れることで、浮遊状態にあった配線４００３の電位は低下して「Ｖ_Ｄ１」となる。トラン
ジスタ４１００では、ノードＦＧ２の「Ｖ_Ｄ１－Ｖｔｈ」との間のＶｇｓがＶｔｈとなる
ため、電流が止まる。そして、配線４００３には、書き込み動作１で書きこんだ「Ｖ_Ｄ１
」が読み出される。

【0573】

以上説明したノードＦＧ１、ＦＧ２からのデータ電圧の読み出し動作によって、複数のデ
ータ保持部からデータ電圧を読み出すことができる。例えば、ノードＦＧ１及びノードＦ
Ｇ２にそれぞれ４ビット（１６値）のデータを保持することで計８ビット（２５６値）の
データを保持することができる。また、図４１においては、第１の層４０２１乃至第３の
層４０２３からなる構成としたが、さらに層を形成することによって、半導体装置の面積
を増大させず記憶容量の増加を図ることができる。

【0574】

なお読み出される電位は、書きこんだデータ電圧よりＶｔｈだけ大きい電圧として読み出
すことができる。そのため、書き込み動作で書きこんだ「Ｖ_Ｄ１－Ｖｔｈ」や「Ｖ_Ｄ２－
Ｖｔｈ」のＶｔｈを相殺して読み出す構成とすることができる。その結果、メモリセルあ
たりの記憶容量を向上させるとともに、読み出されるデータを正しいデータに近づけるこ
とができるため、データの信頼性に優れたものとすることができる。

【0575】

また、図４２に図４１に対応する半導体装置の断面図を示す。図４２に示す半導体装置は
、トランジスタ４１００乃至トランジスタ４４００と、容量素子４５００及び容量素子４
６００と、を有する。ここで、トランジスタ４１００は第１の層４０２１に形成され、ト
ランジスタ４２００、４３００、及び容量素子４５００は第２の層４０２２に形成され、
トランジスタ４４００及び容量素子４６００は第３の層４０２３に形成される。

【0576】

ここで、トランジスタ４２００乃至４４００としてはトランジスタ３３００の記載を、ト
ランジスタ４１００としてはトランジスタ３２００の記載を参酌することができる。また
、その他の配線、絶縁体等についても適宜図３８の記載を参酌することができる。

【0577】

なお、図３８に示す半導体装置の容量素子３４００では導電層を基板に対して平行に設け
て容量を形成する構成としたが、容量素子４５００、４６００では、トレンチ状に導電層
を設けて、容量を形成する構成としている。このような構成とすることで、同じ占有面積
であっても大きい容量値を確保することができる。

【0578】

＜ＦＰＧＡ＞
また本発明の一態様は、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅ
Ａｒｒａｙ）などのＬＳＩにも適用可能である。

【0579】

図４３（Ａ）には、ＦＰＧＡのブロック図の一例を示す。ＦＰＧＡは、ルーティングスイ
ッチエレメント５２１と、ロジックエレメント５２２とによって構成される。また、ロジ
ックエレメント５２２は、コンフィギュレーションメモリに記憶したコンフィギュレーシ
ョンデータに応じて、組み合わせ回路の機能、または順序回路の機能といった論理回路の
機能を切り替えることができる。

【0580】

図４３（Ｂ）は、ルーティングスイッチエレメント５２１の役割を説明するための模式図
である。ルーティングスイッチエレメント５２１は、コンフィギュレーションメモリ５２
３に記憶したコンフィギュレーションデータに応じて、ロジックエレメント５２２間の接
続を切り替えることができる。なお図４３（Ｂ）では、スイッチを一つ示し、端子ＩＮと
端子ＯＵＴの間の接続を切り替える様子を示しているが、実際には複数あるロジックエレ
メント５２２間にスイッチが設けられる。

【0581】

図４３（Ｃ）には、コンフィギュレーションメモリ５２３として機能する回路構成の一例
を示す。コンフィギュレーションメモリ５２３は、ＯＳトランジスタで構成されるトラン
ジスタＭ１１と、Ｓｉトランジスタで構成されるトランジスタＭ１２と、によって構成さ
れる。ノードＦＮ_ＳＷには、トランジスタＭ１１を介してコンフィギュレーションデータ
Ｄ_ＳＷが与えられる。このコンフィギュレーションデータＤ_ＳＷの電位は、トランジスタ
Ｍ１１を非導通状態とすることで、保持することができる。保持したコンフィギュレーシ
ョンデータＤ_ＳＷの電位によって、トランジスタＭ１２の導通状態が切り替えられ、端子
ＩＮと端子ＯＵＴの間の接続を切り替えることができる。

【0582】

図４３（Ｄ）は、ロジックエレメント５２２の役割を説明するための模式図である。ロジ
ックエレメント５２２は、コンフィギュレーションメモリ５２７に記憶したコンフィギュ
レーションデータに応じて、端子ＯＵＴ_ｍｅｍの電位を切り替えることができる。ルック
アップテーブル５２４は、端子ＯＵＴ_ｍｅｍの電位に応じて、端子ＩＮの信号を処理する
組み合わせ回路の機能を切り替えることができる。またロジックエレメント５２２は、順
序回路であるレジスタ５２５と、端子ＯＵＴの信号を切り替えるためのセレクタ５２６を
有する。セレクタ５２６は、コンフィギュレーションメモリ５２７から出力される端子Ｏ
ＵＴ_ｍｅｍの電位に応じて、ルックアップテーブル５２４の信号の出力か、レジスタ５２
５の信号の出力か、を選択することができる。

【0583】

図４３（Ｅ）には、コンフィギュレーションメモリ５２７として機能する回路構成の一例
を示す。コンフィギュレーションメモリ５２７は、ＯＳトランジスタで構成されるトラン
ジスタＭ１３、トランジスタＭ１４と、Ｓｉトランジスタで構成されるトランジスタＭ１
５、トランジスタＭ１６と、によって構成される。ノードＦＮ_ＬＥには、トランジスタＭ
１３を介してコンフィギュレーションデータＤ_ＬＥが与えられる。ノードＦＮＢ_ＬＥには
、トランジスタＭ１４を介してコンフィギュレーションデータＤＢ_ＬＥが与えられる。コ
ンフィギュレーションデータＤＢ_ＬＥは、コンフィギュレーションデータＤ_ＬＥの論理が
反転した電位に相当する。このコンフィギュレーションデータＤ_ＬＥ、コンフィギュレー
ションデータＤＢ_ＬＥの電位は、トランジスタＭ１３、トランジスタＭ１４を非導通状態
とすることで、保持することができる。保持したコンフィギュレーションデータＤ_ＬＥ、
コンフィギュレーションデータＤＢ_ＬＥの電位によって、トランジスタＭ１５またはトラ
ンジスタＭ１６の一方の導通状態が切り替えられ、端子ＯＵＴ_ｍｅｍには電位ＶＤＤまた
は電位ＶＳＳを与えることができる。

【0584】

図４３（Ａ）乃至（Ｅ）の構成に対して、上記実施の形態で説明した構成を適用すること
ができる。例えばトランジスタＭ１２、トランジスタＭ１５、トランジスタＭ１６をＳｉ
トランジスタで構成し、トランジスタＭ１１、トランジスタＭ１３、トランジスタＭ１４
をＯＳトランジスタで構成する。この場合、下層にあるＳｉトランジスタ間を接続する配
線を低抵抗な導電材料で構成することができる。そのため、アクセス速度の向上、低消費
電力化に優れた回路とすることができる。

【0585】

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。

【0586】

（実施の形態１３）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した撮像装置の
一例について説明する。

【0587】

＜撮像装置の構成＞
図４４（Ａ）は、本発明の一態様に係る撮像装置２００の例を示す平面図である。撮像装
置２００は、画素部２１０と、画素部２１０を駆動するための周辺回路２６０と、周辺回
路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２１０は、ｐ行ｑ列
（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２１１を有する。
周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ複
数の画素２１１に接続し、複数の画素２１１を駆動するための信号を供給する機能を有す
る。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０およ
び周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある
。例えば、周辺回路２６０は周辺回路の一部といえる。

【0588】

また、撮像装置２００は、光源２９１を有することが好ましい。光源２９１は、検出光Ｐ
１を放射することができる。

【0589】

また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換
回路の１つを有する。また、周辺回路は、画素部２１０を形成する基板上に形成してもよ
い。また、周辺回路は、その一部または全部をＩＣ等の半導体装置を用いてもよい。なお
、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０
のいずれか一以上を省略してもよい。

【0590】

また、図４４（Ｂ）に示すように、撮像装置２００が有する画素部２１０において、画素
２１１を傾けて配置してもよい。画素２１１を傾けて配置することにより、行方向および
列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２００にお
ける撮像の品質をより高めることができる。

【0591】

＜画素の構成例１＞
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの副
画素２１２に特定の波長域の光を透過するフィルタ（カラーフィルタ）を組み合わせるこ
とで、カラー画像表示を実現するための情報を取得することができる。

【0592】

図４５（Ａ）は、カラー画像を取得するための画素２１１の一例を示す平面図である。図
４５（Ａ）に示す画素２１１は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設け
られた副画素２１２（以下、「副画素２１２Ｒ」ともいう）、緑（Ｇ）の波長域の光を透
過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｇ」ともいう）
および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた副画素２１２（以下
、「副画素２１２Ｂ」ともいう）を有する。副画素２１２は、フォトセンサとして機能さ
せることができる。

【0593】

副画素２１２（副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂ）は、配線２３
１、配線２４７、配線２４８、配線２４９、配線２５０と電気的に接続される。また、副
画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂは、それぞれが独立した配線２５
３に接続している。また、本明細書等において、例えばｎ行目の画素２１１に接続された
配線２４８および配線２４９を、それぞれ配線２４８［ｎ］および配線２４９［ｎ］と記
載する。また、例えばｍ列目の画素２１１に接続された配線２５３を、配線２５３［ｍ］
と記載する。なお、図４５（Ａ）において、ｍ列目の画素２１１が有する副画素２１２Ｒ
に接続する配線２５３を配線２５３［ｍ］Ｒ、副画素２１２Ｇに接続する配線２５３を配
線２５３［ｍ］Ｇ、および副画素２１２Ｂに接続する配線２５３を配線２５３［ｍ］Ｂと
記載している。副画素２１２は、上記配線を介して周辺回路と電気的に接続される。

【0594】

また、撮像装置２００は、隣接する画素２１１の、同じ波長域の光を透過するカラーフィ
ルタが設けられた副画素２１２同士がスイッチを介して電気的に接続する構成を有する。
図４５（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）に配
置された画素２１１が有する副画素２１２と、該画素２１１に隣接するｎ＋１行ｍ列に配
置された画素２１１が有する副画素２１２の接続例を示す。図４５（Ｂ）において、ｎ行
ｍ列に配置された副画素２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２１２Ｒがスイッ
チ２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｇと、ｎ＋
１行ｍ列に配置された副画素２１２Ｇがスイッチ２０２を介して接続されている。また、
ｎ行ｍ列に配置された副画素２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２１２Ｂがス
イッチ２０３を介して接続されている。

【0595】

なお、副画素２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定さ
れず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィ
ルタを用いてもよい。１つの画素２１１に３種類の異なる波長域の光を検出する副画素２
１２を設けることで、フルカラー画像を取得することができる。

【0596】

または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設
けられた副画素２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副
画素２１２を有する画素２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ
）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２１２に加え
て、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２１
１を用いてもよい。１つの画素２１１に４種類の異なる波長域の光を検出する副画素２１
２を設けることで、取得した画像の色の再現性をさらに高めることができる。

【0597】

また、例えば、図４５（Ａ）において、赤の波長域の光を検出する副画素２１２、緑の波
長域の光を検出する副画素２１２、および青の波長域の光を検出する副画素２１２の画素
数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光
面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数
比（受光面積比）を赤：緑：青＝１：６：１としてもよい。

【0598】

なお、画素２１１に設ける副画素２１２は１つでもよいが、２つ以上が好ましい。例えば
、同じ波長域の光を検出する副画素２１２を２つ以上設けることで、冗長性を高め、撮像
装置２００の信頼性を高めることができる。

【0599】

また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）
フィルタを用いることで、赤外光を検出する撮像装置２００を実現することができる。

【0600】

また、ＮＤ（ＮＤ：ＮｅｕｔｒａｌＤｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用い
ることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和すること
を防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装
置のダイナミックレンジを大きくすることができる。

【0601】

また、前述したフィルタ以外に、画素２１１にレンズを設けてもよい。ここで、図４６の
断面図を用いて、画素２１１、フィルタ２５４、レンズ２５５の配置例を説明する。レン
ズ２５５を設けることで、光電変換素子が入射光を効率よく受光することができる。具体
的には、図４６（Ａ）に示すように、画素２１１に形成したレンズ２５５、フィルタ２５
４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ２５４Ｂ）、および画素回路２
３０等を通して光２５６を光電変換素子２２０に入射させる構造とすることができる。

【0602】

ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２５６の一部が配線２５７の
一部によって遮光されてしまうことがある。したがって、図４６（Ｂ）に示すように光電
変換素子２２０側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２２０
が光２５６を効率良く受光させる構造が好ましい。光電変換素子２２０側から光２５６を
光電変換素子２２０に入射させることで、検出感度の高い撮像装置２００を提供すること
ができる。

【0603】

図４６に示す光電変換素子２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成された
光電変換素子を用いてもよい。

【0604】

また、光電変換素子２２０を、放射線を吸収して電荷を発生させる機能を有する物質を用
いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セ
レン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金
等がある。

【0605】

例えば、光電変換素子２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて、
Ｘ線や、ガンマ線といった幅広い波長域にわたって光吸収係数を有する光電変換素子２２
０を実現できる。

【0606】

ここで、撮像装置２００が有する１つの画素２１１は、図４５に示す副画素２１２に加え
て、第１のフィルタを有する副画素２１２を有してもよい。

【0607】

＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を
用いて画素を構成する一例について説明する。

【0608】

図４７（Ａ）、図４７（Ｂ）は、撮像装置を構成する素子の断面図である。図４７（Ａ）
に示す撮像装置は、シリコン基板３００に設けられたシリコンを用いたトランジスタ３５
１、トランジスタ３５１上に積層して配置された酸化物半導体を用いたトランジスタ３５
２およびトランジスタ３５３、ならびにシリコン基板３００に設けられたフォトダイオー
ド３６０を含む。各トランジスタおよびフォトダイオード３６０は、種々のプラグ３７０
および配線３７１と電気的な接続を有する。また、フォトダイオード３６０のアノード３
６１は、低抵抗領域３６３を介してプラグ３７０と電気的に接続を有する。

【0609】

また撮像装置は、シリコン基板３００に設けられたトランジスタ３５１およびフォトダイ
オード３６０を有する層３１０と、層３１０と接して設けられ、配線３７１を有する層３
２０と、層３２０と接して設けられ、トランジスタ３５２およびトランジスタ３５３を有
する層３３０と、層３３０と接して設けられ、配線３７２および配線３７３を有する層３
４０を備えている。

【0610】

なお図４７（Ａ）の断面図の一例では、シリコン基板３００において、トランジスタ３５
１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とする。
該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保すること
ができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード
３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。

【0611】

なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層３１
０を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層３１０を省
略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。

【0612】

なおシリコンを用いたトランジスタのみを用いて画素を構成する場合には、層３３０を省
略すればよい。層３３０を省略した断面図の一例を図４７（Ｂ）に示す。

【0613】

なお、シリコン基板３００は、ＳＯＩ基板であってもよい。また、シリコン基板３００に
替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アル
ミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用
いることもできる。

【0614】

ここで、トランジスタ３５１およびフォトダイオード３６０を有する層３１０と、トラン
ジスタ３５２およびトランジスタ３５３を有する層３３０と、の間には絶縁体３８０が設
けられる。ただし、絶縁体３８０の位置は限定されない。

【0615】

トランジスタ３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダ
ングリングボンドを終端し、トランジスタ３５１の信頼性を向上させる効果がある。一方
、トランジスタ３５２およびトランジスタ３５３などの近傍に設けられる絶縁体中の水素
は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ３
５２およびトランジスタ３５３などの信頼性を低下させる要因となる場合がある。したが
って、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジス
タを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体３８０を
設けることが好ましい。絶縁体３８０より下層に水素を閉じ込めることで、トランジスタ
３５１の信頼性が向上させることができる。さらに、絶縁体３８０より下層から、絶縁体
３８０より上層に水素が拡散することを抑制できるため、トランジスタ３５２およびトラ
ンジスタ３５３などの信頼性を向上させることができる。

【0616】

絶縁体３８０としては、例えば、酸素または水素をブロックする機能を有する絶縁体を用
いる。

【0617】

また、図４７（Ａ）の断面図において、層３１０に設けるフォトダイオード３６０と、層
３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画素
の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。

【0618】

また、図４８（Ａ１）および図４８（Ｂ１）に示すように、撮像装置の一部または全部を
湾曲させてもよい。図４８（Ａ１）は、撮像装置を同図中の一点鎖線Ｘ１－Ｘ２の方向に
湾曲させた状態を示している。図４８（Ａ２）は、図４８（Ａ１）中の一点鎖線Ｘ１－Ｘ
２で示した部位の断面図である。図４８（Ａ３）は、図４８（Ａ１）中の一点鎖線Ｙ１－
Ｙ２で示した部位の断面図である。

【0619】

図４８（Ｂ１）は、撮像装置を同図中の一点鎖線Ｘ３－Ｘ４の方向に湾曲させ、かつ、同
図中の一点鎖線Ｙ３－Ｙ４の方向に湾曲させた状態を示している。図４８（Ｂ２）は、図
４８（Ｂ１）中の一点鎖線Ｘ３－Ｘ４で示した部位の断面図である。図４８（Ｂ３）は、
図４８（Ｂ１）中の一点鎖線Ｙ３－Ｙ４で示した部位の断面図である。

【0620】

撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮
像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、
収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化
や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる
。

【0621】

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。

【0622】

（実施の形態１４）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置などの
半導体装置を含むＣＰＵの一例について説明する。

【0623】

＜ＣＰＵの構成＞
図４９は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図で
ある。

【0624】

図４９に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃｌｏｇｉｃｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有し
ている。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１
１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、
図４９に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその
用途によって多種多様な構成を有している。例えば、図４９に示すＣＰＵまたは演算回路
を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するよ
うな構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、
例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。

【0625】

バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。

【0626】

ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。

【0627】

また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成す
る内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。

【0628】

図４９に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができ
る。

【0629】

図４９に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６
が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子
によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択
されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容
量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行
われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。

【0630】

図５０は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一例
である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮
断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と
、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有す
る。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２
１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、
インダクタなどのその他の素子をさらに有していてもよい。

【0631】

ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００
への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧ
ＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする
。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする
。

【0632】

スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用い
て構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）の
トランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端
子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２
の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３は
トランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の
端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状
態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとド
レインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソース
とドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力さ
れる制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、
トランジスタ１２１４の導通状態または非導通状態）が選択される。

【0633】

トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のう
ちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部
分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位
を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ
１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接
続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの
他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソ
ースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続さ
れる。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方
）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対
の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電
源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる
。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配
線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他
方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等
）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０
８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ
線）と電気的に接続される。

【0634】

なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を
積極的に利用することによって省略することも可能である。

【0635】

トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およ
びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２
の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２
の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態
となる。

【0636】

トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータ
に対応する信号が入力される。図５０では、回路１２０１から出力された信号が、トラン
ジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の
第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、
論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介し
て回路１２０１に入力される。

【0637】

なお、図５０では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとド
レインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回
路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子
（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反
転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）
から出力される信号を当該ノードに入力することができる。

【0638】

また、図５０において、記憶素子１２００に用いられるトランジスタのうち、トランジス
タ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９
０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトラン
ジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外に
も、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトラ
ンジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成され
るトランジスタとすることもできる。

【0639】

図５０における回路１２０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いる
ことができる。

【0640】

本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は
、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８
によって保持することができる。

【0641】

また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例
えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有する
シリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため
、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２０
０に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保
たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ
）を保持することが可能である。

【0642】

また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動
作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が
元のデータを保持しなおすまでの時間を短くすることができる。

【0643】

また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ
１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開
された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（
導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。そ
れ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信
号を正確に読み出すことが可能である。

【0644】

このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。

【0645】

記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（
ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ等のＬＳＩ、Ｒ
Ｆ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。また、ＦＰＧＡ（
ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）やＣＰＬＤ（Ｃｏｍｐ
ｌｅｘＰＬＤ）などのプログラマブル論理回路（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ
ＬｏｇｉｃＤｅｖｉｃｅ）等のＬＳＩ、ＲＦ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙ）デバ
イスにも応用可能である。

【0646】

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。

【0647】

（実施の形態１５）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した表示装置に
ついて、図５１および図５２を用いて説明する。

【0648】

＜表示装置の構成＞
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子
（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧に
よって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔ
ｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例とし
てＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶表
示装置）について説明する。

【0649】

なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコ
ントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。

【0650】

また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。ま
た、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリ
ント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直
接実装されたモジュールも全て表示装置に含むものとする。

【0651】

図５１は、本発明の一態様に係るＥＬ表示装置の一例である。図５１（Ａ）に、ＥＬ表示
装置の画素の回路図を示す。図５１（Ｂ）は、ＥＬ表示装置全体を示す上面図である。ま
た、図５１（Ｃ）は、図５１（Ｂ）の一点鎖線Ｍ－Ｎの一部に対応するＭ－Ｎ断面である
。

【0652】

図５１（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。

【0653】

なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（
容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなく
ても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続
先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された
内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細
書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複
数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。
したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素
子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発
明の一態様を構成することが可能な場合がある。

【0654】

なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つ
まり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定され
た発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態
様として開示されているものであり、発明の一態様を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。

【0655】

図５１（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、容
量素子７４２と、発光素子７１９と、を有する。

【0656】

なお、図５１（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加す
ることが可能である。逆に、図５１（Ａ）の各ノードにおいて、トランジスタ、スイッチ
、受動素子などを追加しないようにすることも可能である。

【0657】

トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方の
電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電極
と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジスタ
７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７
４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお、
定電位は接地電位ＧＮＤまたはそれより小さい電位とする。

【0658】

スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いる
ことで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また
、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトランジ
スタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７４
１または／およびスイッチ素子７４３としては、例えば、上述したトランジスタを適用す
ることができる。

【0659】

図５１（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板７
５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰ
Ｃ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路
７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３５
または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。

【0660】

図５１（Ｃ）は、図５１（Ｂ）の一点鎖線Ｍ－Ｎの一部に対応するＥＬ表示装置の断面図
である。

【0661】

図５１（Ｃ）には、トランジスタ７４１として、基板７００上の絶縁体７０１と、絶縁体
７０１上の導電体７０２ａと、導電体７０２ａが埋め込まれた絶縁体７０３と、絶縁体７
０３上の絶縁体７０４と、絶縁体７０４上の半導体７０５と、半導体７０５上の導電体７
０８および絶縁体７０６と、絶縁体７０６上の絶縁体７０７と、絶縁体７０７上の導電体
７０９を有する構造を示す。なお、トランジスタ７４１の構造は一例であり、図５１（Ｃ
）に示す構造と異なる構造であっても構わない。

【0662】

したがって、図５１（Ｃ）に示すトランジスタ７４１において、導電体７０２ａはゲート
電極としての機能を有し、絶縁体７０３および絶縁体７０７はゲート絶縁体としての機能
を有し、導電体７０８はソース電極またはドレイン電極としての機能を有し、導電体７０
９はゲート電極としての機能を有する。なお、半導体７０５は、光が当たることで電気特
性が変動する場合がある。したがって、導電体７０２ａ、導電体７０９のいずれか一以上
が遮光性を有すると好ましい。

【0663】

図５１（Ｃ）には、容量素子７４２として、絶縁体７０１上の導電体７０２ｂと、導電体
７０２ｂ上の絶縁体７０３と、絶縁体７０３上の導電体７０８と、を有する構造を示す。

【0664】

容量素子７４２において、導電体７０２ｂは一方の電極として機能し、導電体７０８は他
方の電極として機能する。

【0665】

したがって、容量素子７４２は、トランジスタ７４１と共通する膜を用いて作製すること
ができる。また、導電体７０２ａおよび導電体７０２ｂを同種の導電体とすると好ましい
。その場合、導電体７０２ａおよび導電体７０２ｂは、同一工程を経て形成することがで
きる。また、導電体７０７ａおよび導電体７０７ｂを同種の導電体とすると好ましい。そ
の場合、導電体７０７ａおよび導電体７０７ｂは、同一工程を経て形成することができる
。

【0666】

図５１（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である。
したがって、図５１（Ｃ）は表示品位の高いＥＬ表示装置である。

【0667】

トランジスタ７４１および容量素子７４２上には、絶縁体７２０が配置される。ここで、
絶縁体７１６および絶縁体７２０は、トランジスタ７４１のソースとして機能する領域７
０５ａに達する開口部を有してもよい。絶縁体７２０上には、導電体７８１が配置される
。導電体７８１は、絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続し
ている。

【0668】

導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。隔
壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置される
。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２および
導電体７８３の重なる領域が、発光素子７１９となる。

【0669】

ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説明
する。

【0670】

図５２（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図５２に示す画素は
、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（液
晶素子）７５３とを有する。

【0671】

トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され、
ゲートが走査線７５４に電気的に接続されている。

【0672】

容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気
的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。

【0673】

液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気
的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、
上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、
液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。

【0674】

なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図５１（Ｂ）の一
点鎖線Ｍ－Ｎに対応する液晶表示装置の断面図を図５２（Ｂ）に示す。図５２（Ｂ）にお
いて、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３
３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体ま
たは半導体を用いてもよい。

【0675】

トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素子
７５２は、容量素子７４２についての記載を参照する。なお、図５２（Ｂ）には、図５１
（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定されな
い。

【0676】

なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さ
いトランジスタとすることができる。したがって、容量素子７５２に保持された電荷がリ
ークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる
。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態と
することで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液
晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため、
開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。

【0677】

トランジスタ７５１および容量素子７５２上には、絶縁体７２１が配置される。ここで、
絶縁体７２１は、トランジスタ７５１に達する開口部を有する。絶縁体７２１上には、導
電体７９１が配置される。導電体７９１は、絶縁体７２１の開口部を介してトランジスタ
７５１と電気的に接続する。

【0678】

導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２上
には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体７
９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９５
および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７９
７が配置される。

【0679】

なお、液晶の駆動方式としては、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＳＴ
Ｎ（ＳｕｐｅｒＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ
－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎ
ｇ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎ
ｔ）モード、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モ
ード、ＡＳＶ（ＡｄｖａｎｃｅｄＳｕｐｅｒＶｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌ
ｌｙＳｙｍｍｅｔｒｉｃａｌｉｇｎｅｄＭｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（
ＯｐｔｉｃａｌｌｙＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、
ＥＣＢ（ＥｌｅｃｔｒｉｃａｌｌｙＣｏｎｔｒｏｌｌｅｄＢｉｒｅｆｒｉｎｇｅｎｃ
ｅ）モード、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モ
ード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ
）モード、ＰＤＬＣ（ＰｏｌｙｍｅｒＤｉｓｐｅｒｓｅｄＬｉｑｕｉｄＣｒｙｓｔ
ａｌ）モード、ゲストホストモード、ブルー相（ＢｌｕｅＰｈａｓｅ）モードなどを用
いることができる。ただし、これに限定されず、駆動方法として様々なものを用いること
ができる。

【0680】

上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供するこ
とができる、または、表示品位の高い表示装置を提供することができる。または、高精細
の表示装置を提供することができる。

【0681】

例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例え
ば、白色、赤色、緑色または青色などの発光ダイオード（ＬＥＤ：ＬｉｇｈｔＥｍｉｔ
ｔｉｎｇＤｉｏｄｅ）、トランジスタ（電流に応じて発光するトランジスタ）、電子放
出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）
、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカ
ル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ
（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーシ
ョン）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレ
クトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用い
た表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作
用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても
良い。

【0682】

ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子
を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）また
はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎＥ
ｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒＤｉｓｐｌａｙ）などがある。液晶素子を用いた表示
装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディス
プレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）
などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペー
パーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する
場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすれ
ばよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するように
すればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けること
も可能である。これにより、さらに、消費電力を低減することができる。

【0683】

なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファ
イトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜として
もよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物
半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。さ
らに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成することが
できる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に、
ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜して
もよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、スパ
ッタリング法で成膜することも可能である。

【0684】

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。

【0685】

（実施の形態１６）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した電子機器に
ついて説明する。

【0686】

＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ
、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプ
レイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ
払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図５３に示
す。

【0687】

図５３（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８
等を有する。なお、図５３（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示
部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない
。

【0688】

図５３（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９
１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３
は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられてい
る。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており
、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である
。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９
１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３
および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表
示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッ
チパネルを設けることで付加することができる。または、位置入力装置としての機能は、
フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加する
ことができる。

【0689】

図５３（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キ
ーボード９２３、ポインティングデバイス９２４等を有する。

【0690】

図５３（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３
３等を有する。

【0691】

図５３（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度にしたがって切り替える構成としてもよい。

【0692】

図５３（Ｆ）は自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト
９５４等を有する。

【0693】

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。

【0694】

なお、以上の実施の形態において、本発明の一態様について述べた。ただし、本発明の一
態様は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が記
載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一
態様として、トランジスタのチャネル形成領域、ソース領域、ドレイン領域などが、酸化
物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合に
よっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トラン
ジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、
様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一
態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジ
スタのソース領域、ドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲ
ルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン
、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または
例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトラン
ジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイ
ン領域などは、酸化物半導体を有していなくてもよい。

【実施例1】

【0695】

本実施例では、酸化物上に試料１Ａを成膜した場合における、試料１Ａの平坦性評価を行
った。

【0696】

はじめに、実施例試料１Ａ及び比較試料１Ｂの作製方法について示す。

【0697】

まず、シリコンウェハ上に酸化シリコン膜として熱酸化物を成膜した。熱酸化物の成膜は
、３体積％ＨＣｌを含む酸素雰囲気にて、９５０℃の温度で行い、厚さは１００ｎｍとし
た。

【0698】

次に、熱酸化物上に、試料１Ａとして、コリメータを設置した図２１で示したスパッタリ
ング装置を用いて、酸化物を形成した。成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原
子数比］のターゲットを用い、アルゴンおよび酸素（アルゴン：酸素＝３０ｓｃｃｍ：１
５ｓｃｃｍ）混合雰囲気下において、圧力０．７Ｐａ、電源電力（ＤＣ）０．５ｋＷを印
加し、ターゲットと基板の間の距離を１６０ｍｍ、基板温度３００℃として成膜した。な
お、ターゲットとコリメータとの間を５２ｍｍ、コリメータと基板との間を９２ｍｍとな
るように、厚みが１６ｍｍのコリメータを設置することで、ターゲットと基板の間の距離
１６０ｍｍとした。

【0699】

また、熱酸化物上に、比較試料１Ｂとして、コリメータを有さないスパッタリング装置を
用いて、酸化物を形成した。成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の
ターゲットを用い、アルゴンおよび酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ
）混合雰囲気下において、圧力０．７Ｐａ、電源電力（ＤＣ）０．５ｋＷを印加し、ター
ゲットと基板の間の距離を１６０ｍｍ、基板温度３００℃として成膜した。

【0700】

以上の工程を経て、試料１Ａ、及び比較試料１Ｂを作製した。

【0701】

作製した試料１Ａ、及び比較試料１Ｂの平坦性評価をエスアイアイ・ナノテクノロジー株
式会社製走査型プローブ顕微鏡システムＳＰＡ－５００を用いて行った。なお、走査型プ
ローブ顕微鏡による測定条件は、走査速度を１．０Ｈｚ、測定範囲は１μｍ×１μｍとし
、データ数をＸ＝５１２、Ｙ＝５１２とした。また、測定点数は２点とした。また、当該
測定には、カンチレバーを共振させた状態で、レバーの振動振幅が一定になるように探針
と試料との間の距離を制御しながら、表面形状を測定する方法を用いた。

【0702】

試料１Ａ及び比較試料１Ｂの平坦性は、平均面粗さ（Ｒａ）、最大高低差（Ｐ－Ｖ）、及
び表面荒さの二乗和平方根（ＲＭＳ）によって評価した。ここで、平均面粗さ（Ｒａ）は
、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均
粗さＲａを、曲面に対して適用できるよう三次元に拡張したものであり、基準面から指定
面までの偏差の絶対値を平均した値で表現される。また、最大高低差（Ｐ－Ｖ）は、指定
面において、最も高い山頂の標高と最も低い谷底の標高の差で表現される。山頂と谷底は
、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている「山頂」
「谷底」を三次元に拡張したものであり、山頂とは指定面の山において最も標高の高い点
を、谷底とは指定面において最も標高の低い点をいう。

【0703】

走査型プローブ顕微鏡による再生半導体基板の平坦性の評価結果を表１に示す。

【0704】

【表1】

【0705】

また、図５４（Ａ）には試料１Ａの表面形状像を示す。また、図５４（Ｂ）には比較試料
１Ｂの表面形状像を示す。

【0706】

試料１Ａは比較試料１Ｂよりも平坦性が高く成膜できることがわかった。従って、トラン
ジスタを作製するために本スパッタリング装置を用いることは有効であることがわかった
。なお、本実施例に示す構成は、他の実施の形態及び実施例に示す構成と適宜組み合わせ
て用いることができる。

【実施例2】

【0707】

本実施例では、実施の形態１で説明したトランジスタ構造１を想定し、チャネル形成領域
周辺の形状を評価した。

【0708】

はじめに、実施例試料２Ａ乃至実施例試料２Ｄの作製方法について示す。

【0709】

まず、プラズマＣＶＤ法によって１００ｎｍの第１の酸化窒化シリコン膜を形成した。流
量５ｓｃｃｍのシランおよび流量１０００ｓｃｃｍの一酸化二窒素を成膜ガスとし、反応
室の圧力を１３３．３０Ｐａとし、基板温度を３２５℃、１３．５６Ｗの高周波（ＲＦ）
電力を印加することで成膜した。

【0710】

次に、第１の酸化窒化シリコン膜上にスパッタリング法によって２０ｎｍの第１の酸化物
と、１５ｎｍの第２の酸化物を積層して成膜した。成膜条件は、第１の酸化物はＩｎ：Ｇ
ａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用い、アルゴンおよび酸素（アルゴン
：酸素＝４０ｓｃｃｍ：５ｓｃｃｍ）混合雰囲気下において、圧力０．７Ｐａ、電源電力
（ＤＣ）０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度２００
℃として成膜し、第２の酸化物はＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のター
ゲットを用い、アルゴンおよび酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）混
合雰囲気下において、圧力０．７Ｐａ、電源電力（ＤＣ）０．５ｋＷを印加し、ターゲッ
トと基板の間の距離を６０ｍｍ、基板温度３００℃として成膜した。

【0711】

次に、第２の酸化物上に、タングステンターゲットを用い、成膜ガスとして流量８０ｓｃ
ｃｍのアルゴン（Ａｒ）雰囲気下において、圧力０．８Ｐａ、基板温度を１３０℃、ター
ゲットと基板の間の距離を６０ｍｍ、電源電力（ＤＣ）１．０ｋＷ印加する条件を用いた
スパッタリング法により、第１のタングステン膜を２０ｎｍ成膜した。

【0712】

次に、第１のタングステン膜上にレジストマスクを形成し、ＩＣＰエッチング法により、
流量４０ｓｃｃｍの四フッ化炭素（ＣＦ_４）、および流量６０ｓｃｃｍの塩素（Ｃｌ_２）
の混合雰囲気下、電源電力２０００Ｗ、バイアス電力５０Ｗ、圧力０．６７Ｐａ、基板温
度－１０℃において第１のタングステン膜を加工し、第２のタングステン膜と第３のタン
グステン膜とに分離した。

【0713】

次に、第２のタングステン膜と第３のタングステン膜とをマスクとし、第１の酸化物およ
び第２の酸化物に、ＩＣＰエッチング法により、流量１６ｓｃｃｍの四フッ化炭素（ＣＦ
_４）、および流量３２ｓｃｃｍのアルゴン（Ａｒ）の混合雰囲気下、電源電力６００Ｗ、
バイアス電力５０Ｗ、圧力３．０Ｐａ、基板温度４０℃において第１のエッチングをし、
続いて、ＩＣＰエッチング法により、流量１６ｓｃｃｍの四フッ化炭素（ＣＦ_４）、およ
び流量３２ｓｃｃｍのアルゴン（Ａｒ）の混合雰囲気下、電源電力６００Ｗ、バイアス電
力５０Ｗ、圧力１．０Ｐａ、基板温度４０℃において第２のエッチングをし、さらに、Ｉ
ＣＰエッチング法により、流量２００ｓｃｃｍの酸素（Ｏ_２）雰囲気下、電源電力２００
０Ｗ、バイアス電力５０Ｗ、圧力０．６７Ｐａ、基板温度４０℃において第３のエッチン
グをし、第１の酸化物および第２の酸化物を島状に形成した。

【0714】

次に、プラズマＣＶＤ法によって３２０ｎｍの第２の酸化窒化シリコン膜を形成した。流
量５ｓｃｃｍのシランおよび流量１０００ｓｃｃｍの一酸化二窒素を原料ガスとし、反応
室の圧力を１３３．３０Ｐａとし、基板温度を３２５℃、１３．５６Ｗの高周波（ＲＦ）
電力を印加することで成膜した。

【0715】

次に、第２の酸化窒化シリコン膜の上面からＣＭＰ法によって平坦化処理を行った。第２
の酸化窒化シリコン膜の厚さを２２０ｎｍ程度薄くし、第２の酸化窒化シリコン膜が１０
０ｎｍとなるように行った。

【0716】

なお、ＣＭＰ処理の条件として、研磨布にはポリウレタン発泡体を用いたニッタ・ハース
製のＩＣ１０００／ＳＵＢＡ（登録商標）を用いた。またスラリーには、フュームドシリ
カを用いたＣａｂｏｔＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ製のＳｅｍｉ‐Ｓｐｅｒｓｅ
（登録商標）２５を用いた。スラリー流量を１５０ｍＬ／分とし、研磨圧を３．６ｐｓｉ
とした。研磨ヘッド、およびテーブルの回転数はそれぞれ９３ｒｐｍ、９０ｒｐｍとした
。このとき、研磨ヘッドに被処理物を取り付け、テーブルに研磨布を取り付けた状態で処
理を行った。以上の研磨条件を用いた。研磨を行った後、メガソニック洗浄を行った。

【0717】

次に、第２の酸化窒化シリコン膜上に、タングステンターゲットを用い、成膜ガスとして
流量８０ｓｃｃｍのアルゴン（Ａｒ）雰囲気下において、圧力０．８Ｐａ、基板温度を１
３０℃、ターゲットと基板の間の距離を６０ｍｍ、電源電力（ＤＣ）１．０ｋＷ印加する
条件を用いたスパッタリング法により、第４のタングステン膜を３０ｎｍ成膜した。

【0718】

続いて、プラズマＣＶＤ法によって５０ｎｍの第３の酸化窒化シリコン膜を形成した。流
量５ｓｃｃｍのシランおよび流量１０００ｓｃｃｍの一酸化二窒素を成膜ガスとし、反応
室の圧力を１３３．３０Ｐａとし、基板温度を３２５℃、１３．５６Ｗの高周波（ＲＦ）
電力を印加することで成膜した。

【0719】

次に、第３の酸化窒化シリコン膜、及び第４のタングステン膜上に、レジストマスクを形
成し、ＩＣＰエッチング法により、流量８０ｓｃｃｍの四フッ化炭素（ＣＦ_４）雰囲気下
、電源電力５００Ｗ、バイアス電力１００Ｗ、圧力３．０Ｐａ、基板温度４０℃において
第１のエッチングをし、続いて、ＩＣＰエッチング法により、流量６７ｓｃｃｍの四フッ
化炭素（ＣＦ_４）、および流量１３ｓｃｃｍの酸素（Ｏ_２）の混合雰囲気下、電源電力５
５０Ｗ、バイアス電力３５０Ｗ、圧力５．３Ｐａ、基板温度４０℃において第２のエッチ
ングをし、続いて、ＩＣＰエッチング法により、流量２２ｓｃｃｍの四フッ化炭素（ＣＦ
_４）、流量２２ｓｃｃｍの酸素（Ｏ_２）の混合雰囲気下、電源電力１０００Ｗ、バイアス
電力１００Ｗ、圧力１．３Ｐａ、基板温度４０℃において第３のエッチングをし、さらに
、ＩＣＰエッチング法により、流量２２ｓｃｃｍの四フッ化炭素（ＣＦ_４）、流量２２ｓ
ｃｃｍの酸素（Ｏ_２）の混合雰囲気下、電源電力１０００Ｗ、バイアス電力１００Ｗ、圧
力１．３Ｐａ、基板温度４０℃において第４のエッチングを行った。当該エッチング処理
により、第４のタングステン膜を用いてハードマスクを形成した。

【0720】

次に、ハードマスクを用いて、ＩＣＰエッチング法により、流量８００ｓｃｃｍのアルゴ
ン（Ａｒ）、流量３０ｓｃｃｍの酸素（Ｏ_２）、及び流量２２ｓｃｃｍの四フッ化炭素（
ＣＦ_４）の混合雰囲気下、電源電力５０００Ｗ、バイアス電力１１５０Ｗ、圧力３．３７
Ｐａ、基板温度４０℃においてエッチングをし、第２の酸化窒化シリコン膜に開口を形成
した。

【0721】

この際、実施例試料２Ａに、開口Ａを形成した。また、実施例試料２Ｂに、開口Ｂを形成
した。また、実施例試料２Ｃに開口Ｃを形成した。また、実施例試料２Ｄに開口Ｄを形成
した。なお、開口Ａ乃至開口Ｄは、それぞれサイズが異なる開口とした。

【0722】

次に、ＩＣＰエッチング法により、流量２２ｓｃｃｍの四フッ化炭素（ＣＦ_４）、流量２
２ｓｃｃｍの酸素（Ｏ_２）、および流量１１ｓｃｃｍの塩素（Ｃｌ_２）の混合雰囲気下、
電源電力１０００Ｗ、バイアス電力５０Ｗ、圧力１．３Ｐａ、基板温度４０℃において第
１のエッチングをし、続いて、ＩＣＰエッチング法により、流量２２ｓｃｃｍの四フッ化
炭素（ＣＦ_４）、流量２２ｓｃｃｍの酸素（Ｏ_２）、および流量１１ｓｃｃｍの塩素（Ｃ
ｌ_２）の混合雰囲気下、電源電力１０００Ｗ、バイアス電力５０Ｗ、圧力１．３Ｐａ、基
板温度４０℃において第２のエッチングをし、さらに、ＩＣＰエッチング法により、流量
１００ｓｃｃｍの酸素（Ｏ_２）の雰囲気下、電源電力５００Ｗ、バイアス電力１００Ｗ、
圧力１．３Ｐａ、基板温度４０℃において第３のエッチングを行い、ハードマスクを除去
した。

【0723】

次に、コリメータを設置した図２１に示すスパッタリング装置を用い、開口Ａ乃至開口Ｄ
を有する第２の酸化窒化シリコン膜上に、１０ｎｍの第３の酸化物を成膜した。成膜条件
は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用い、アルゴンおよび酸
素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）混合雰囲気下において、圧力０．７
Ｐａ、電源電力（ＤＣ）０．５ｋＷを印加し、ターゲットと基板の間の距離を１６０ｍｍ
、基板温度２００℃として成膜した。なお、ターゲットとコリメータとの間を５２ｍｍ、
コリメータと基板との間を９２ｍｍとなるように、厚みが１６ｍｍのコリメータを設置す
ることで、ターゲットと基板の間の距離１６０ｍｍとした。

【0724】

以上の工程を経て、実施例試料２Ａ乃至実施例試料２Ｄを作製した。

【0725】

次に、実施例試料２Ａ乃至実施例試料２Ｄの断面観察を行った。図５５（Ａ）、図５５（
Ｂ）、図５５（Ｃ）、及び図５５（Ｄ）は、実施例試料２Ａ乃至実施例試料２Ｄの走査透
過電子顕微鏡（ＳＴＥＭ：ＳｃａｎｎｉｎｇＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒ
ｏｎＭｉｃｒｏｓｃｏｐｅ）による明視野像である。なお、実施例試料２Ａ乃至実施例
試料２Ｃは、島状に形成した酸化物の長手方向、実施例試料２Ｄは島状に形成した酸化物
の短手方向の断面図を取得した。

【0726】

実施例試料２Ａの開口Ａは、第２のタングステン膜と第３のタングステン膜の間隔が３２
．１ｎｍであり、第２の酸化窒化シリコン膜の側面と、第２の酸化物上に第３の酸化物が
、それぞれ成膜されていることが確認できた。

【0727】

実施例試料２Ｂの開口Ｂは、第２のタングステン膜と第３のタングステン膜の間隔が５６
．７ｎｍであり、第２の酸化窒化シリコン膜の側面と、第２の酸化物上に第３の酸化物が
、それぞれ成膜されていることが確認できた。

【0728】

実施例試料２Ｃの開口Ｃは、第２のタングステン膜と第３のタングステン膜の間隔が８８
．１ｎｍであり、第２の酸化窒化シリコン膜の側面と、第２の酸化物上に第３の酸化物が
、それぞれ成膜されていることが確認できた。

【0729】

実施例試料２Ｄの開口Ｄは、第２の酸化窒化シリコン膜の側面と、第２の酸化物上及び第
１の酸化窒化シリコン膜上に第３の酸化物が、それぞれ成膜されていることが確認できた
。

【0730】

図５５のＳＴＥＭ像の結果より、本実施例で作製した実施例試料２Ａ乃至実施例試料２Ｄ
は、良好な断面形状であることが分かる。また、実施例試料２Ａの微細な開口においても
、底面に膜を成膜できることがわかった。また、開口の側面には、底面よりも薄く成膜さ
れることがわかった。

【0731】

以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いる
ことができる。

【符号の説明】

【0732】

１００ターゲット
１０１スパッタリング装置
１１０バッキングプレート
１２０ターゲットホルダ
１３０マグネットユニット
１３０Ｎマグネット
１３０Ｓマグネット
１３２マグネットホルダ
１５０コリメータ
１５１可動部
１５２可動部
１６０基板
１７０基板ステージ
１８０ａ磁力線
１８０ｂ磁力線
１９０部材
２００撮像装置
２０１スイッチ
２０２スイッチ
２０３スイッチ
２１０画素部
２１１画素
２１２副画素
２１２Ｂ副画素
２１２Ｇ副画素
２１２Ｒ副画素
２２０光電変換素子
２３０画素回路
２３１配線
２４７配線
２４８配線
２４９配線
２５０配線
２５３配線
２５４フィルタ
２５４Ｂフィルタ
２５４Ｇフィルタ
２５４Ｒフィルタ
２５５レンズ
２５６光
２５７配線
２６０周辺回路
２７０周辺回路
２８０周辺回路
２９０周辺回路
２９１光源
３００シリコン基板
３１０層
３２０層
３３０層
３４０層
３５１トランジスタ
３５２トランジスタ
３５３トランジスタ
３６０フォトダイオード
３６１アノード
３６３低抵抗領域
３７０プラグ
３７１配線
３７２配線
３７３配線
３８０絶縁体
４００基板
４０１絶縁体
４０２絶縁体
４０４導電体
４０４ａ導電体
４０４ｂ導電体
４０６ａ絶縁体
４０６ｂ半導体
４０６ｃ絶縁体
４０６ｄ絶縁体
４０８絶縁体
４１０絶縁体
４１２絶縁体
４１３導電体
４１４混合領域
４１６導電体
４１６ａ導電体
４１６ｂ導電体
４２０導電体
４３０レジストマスク
４３１レジストマスク
４５０半導体基板
４５２絶縁体
４５４導電体
４５６領域
４６０領域
４６２絶縁体
４６４絶縁体
４６６絶縁体
４６８絶縁体
４７２ａ領域
４７２ｂ領域
４７４ａ導電体
４７４ｂ導電体
４７４ｃ導電体
４７６ａ導電体
４７６ｂ導電体
４７８ａ導電体
４７８ｂ導電体
４７８ｃ導電体
４８０ａ導電体
４８０ｂ導電体
４８０ｃ導電体
４８９絶縁体
４９０絶縁体
４９２絶縁体
４９３絶縁体
４９４絶縁体
４９５絶縁体
４９６ａ導電体
４９６ｂ導電体
４９６ｃ導電体
４９６ｄ導電体
４９６ｅ導電体
４９６ｆ導電体
４９８ａ導電体
４９８ｂ導電体
４９８ｃ導電体
５０４導電体
５０７ａ導電体
５０７ｂ導電体
５１１絶縁体
５１４導電体
５１５導電体
５１６導電体
５２１ルーティングスイッチエレメント
５２２ロジックエレメント
５２３コンフィギュレーションメモリ
５２４ルックアップテーブル
５２５レジスタ
５２６セレクタ
５２７コンフィギュレーションメモリ
７００基板
７０１絶縁体
７０２ａ導電体
７０２ｂ導電体
７０３絶縁体
７０４絶縁体
７０５半導体
７０５ａ領域
７０６絶縁体
７０７絶縁体
７０７ａ導電体
７０７ｂ導電体
７０８導電体
７０９導電体
７１６絶縁体
７１９発光素子
７２０絶縁体
７２１絶縁体
７３１端子
７３２ＦＰＣ
７３３ａ配線
７３４シール材
７３５駆動回路
７３６駆動回路
７３７画素
７４１トランジスタ
７４２容量素子
７４３スイッチ素子
７４４信号線
７５０基板
７５１トランジスタ
７５２容量素子
７５３液晶素子
７５４走査線
７５５信号線
７８１導電体
７８２発光層
７８３導電体
７８４隔壁
７９１導電体
７９２絶縁体
７９３液晶層
７９４絶縁体
７９５スペーサ
７９６導電体
７９７基板
９０１筐体
９０２筐体
９０３表示部
９０４表示部
９０５マイクロフォン
９０６スピーカー
９０７操作キー
９０８スタイラス
９１１筐体
９１２筐体
９１３表示部
９１４表示部
９１５接続部
９１６操作キー
９２１筐体
９２２表示部
９２３キーボード
９２４ポインティングデバイス
９３１筐体
９３２冷蔵室用扉
９３３冷凍室用扉
９４１筐体
９４２筐体
９４３表示部
９４４操作キー
９４５レンズ
９４６接続部
９５１車体
９５２車輪
９５３ダッシュボード
９５４ライト
１０００ＩＣ
１１８９ＲＯＭインターフェース
１１９０基板
１１９１ＡＬＵ
１１９２ＡＬＵコントローラ
１１９３インストラクションデコーダ
１１９４インタラプトコントローラ
１１９５タイミングコントローラ
１１９６レジスタ
１１９７レジスタコントローラ
１１９８バスインターフェース
１１９９ＲＯＭ
１２００記憶素子
１２０１回路
１２０２回路
１２０３スイッチ
１２０４スイッチ
１２０６論理素子
１２０７容量素子
１２０８容量素子
１２０９トランジスタ
１２１０トランジスタ
１２１３トランジスタ
１２１４トランジスタ
１２２０回路
１７００成膜装置
１７０１大気側基板供給室
１７０２大気側基板搬送室
１７０３ａロードロック室
１７０３ｂアンロードロック室
１７０４搬送室
１７０５基板加熱室
１７０６ａ成膜室
１７０６ｂ成膜室
１７０６ｃ成膜室
１７５１クライオトラップ
１７５２基板受け渡しステージ
１７６１カセットポート
１７６２アライメントポート
１７６３ａ搬送ロボット
１７６３ｂ搬送ロボット
１７６４ゲートバルブ
１７６５加熱ステージ
１７７０真空ポンプ
１７７１クライオポンプ
１７７２ターボ分子ポンプ
１７８０マスフローコントローラ
１７８１精製機
１７８２ガス加熱機構
２１００トランジスタ
２２００トランジスタ
２７００製造装置
２７０１大気側基板供給室
２７０２大気側基板搬送室
２７０３ａロードロック室
２７０３ｂアンロードロック室
２７０４搬送室
２７０６ａチャンバー
２７０６ｂチャンバー
２７０６ｃチャンバー
２７０６ｄチャンバー
２７６１カセットポート
２７６２アライメントポート
２７６３ａ搬送ロボット
２７６３ｂ搬送ロボット
２８０１ガス供給源
２８０２バルブ
２８０３高周波発生器
２８０４導波管
２８０５モード変換器
２８０６ガス管
２８０７導波管
２８０８スロットアンテナ板
２８０９誘電体板
２８１０高密度プラズマ
２８１１基板
２８１２基板ステージ
２８１３加熱機構
２８１５マッチングボックス
２８１６高周波電源
２８１７真空ポンプ
２８１８バルブ
２８１９排気口
２８２０ランプ
２８２１ガス供給源
２８２２バルブ
２８２３ガス導入口
２８２４基板
２８２５基板ステージ
２８２６加熱機構
２８２８真空ポンプ
２８２９バルブ
２８３０排気口
３００１配線
３００２配線
３００３配線
３００４配線
３００５配線
３２００トランジスタ
３３００トランジスタ
３４００容量素子
４００１配線
４００３配線
４００５配線
４００６配線
４００７配線
４００８配線
４００９配線
４０２１層
４０２２層
４０２３層
４１００トランジスタ
４２００トランジスタ
４３００トランジスタ
４４００トランジスタ
４５００容量素子
４６００容量素子
５１００ペレット
５１２０基板
５１６１領域

【図1】