特許 7392477 キャリブレーション方法及び情報処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-28

(45)【発行日】2023-12-06

(54)【発明の名称】キャリブレーション方法及び情報処理装置

(51)【国際特許分類】

   G06F 12/00 20060101AFI20231129BHJP

【ＦＩ】

G06F12/00 564D

【請求項の数】 5

(21)【出願番号】P 2020001090

(22)【出願日】2020-01-07

(65)【公開番号】P2021111031

(43)【公開日】2021-08-02

【審査請求日】2022-09-08

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】飯田 時延

【審査官】北村 学

(56)【参考文献】

【文献】特開２０１６－１９７２７５（ＪＰ，Ａ）

【文献】特開２００６－２３４８２１（ＪＰ，Ａ）

【文献】特開２０１２－１９４６８６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／０３２３２２２（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １２／００

(57)【特許請求の範囲】

【請求項1】

信号の値を判定するのに用いるリファレンス値と、前記信号のメモリアクセスのディレイ値の組合せごとに前記信号の伝送結果を取得し、
前記伝送結果がマッピングされるマトリクスにおいて前記伝送結果が伝送成功である前記組合せの各々について、前記伝送結果が伝送成功である組合せおよび前記伝送結果が伝送失敗である組合せの境界までの範囲に含まれる組合せ数を、前記マトリクスにおける前記リファレンス値の軸の正負の方向に対応する２方向および前記リファレンス値の軸と直交する前記ディレイ値の軸の正負の方向に対応する２方向を含む４方向ごとに算出し、
前記伝送結果が伝送成功である組合せのうち、前記４方向ごとに算出された組合せ数の中の最小値が最大値となる最大組合せを抽出し、
前記最大組合せのうち前記４方向の組合せ数のバランスが所定の基準を満たす最大組合せを、前記信号のメモリアクセスのタイミングおよび前記リファレンス値を決定するデシジョンポイントに設定する、
処理をプロセッサが実行するキャリブレーション方法。

【請求項2】

前記抽出する処理は、前記基準を満たす最大組合せが存在しない場合、前記最小値が前記最大値に準ずる準最大値となる準最大組合せを抽出し、
前記設定する処理は、前記準最大組合せのうち前記４方向の組合せ数のバランスが所定の基準を満たす準最大組合せを前記デシジョンポイントに設定することを特徴とする請求項１に記載のキャリブレーション方法。

【請求項3】

前記設定する処理は、前記４方向の組合せ数のうち前記リファレンス値の軸の正負の方向に対応する２方向の組合せ数の差と、前記４方向の組合せ数のうち前記ディレイ値の軸の正負の方向に対応する２方向の組合せ数の差との合計値が所定の閾値以下である最大組合せを前記デシジョンポイントに設定することを特徴とする請求項１又は２に記載のキャリブレーション方法。

【請求項4】

前記取得する処理は、複数のメモリモジュールのランクごとに前記リファレンス値および前記ディレイ値の前記組合せ別の前記信号の前記伝送結果を取得し、
前記抽出する処理は、前記複数のメモリモジュールの各ランクで共通して前記伝送結果が伝送成功である組合せに対応する共通組合せを用いて前記最大組合せを抽出することを特徴とする請求項１に記載のキャリブレーション方法。

【請求項5】

信号の値を判定するのに用いるリファレンス値と、前記信号のメモリアクセスのディレイ値の組合せごとに前記信号の伝送結果を取得する取得部と、
前記伝送結果がマッピングされるマトリクスにおいて前記伝送結果が伝送成功である前記組合せの各々について、前記伝送結果が伝送成功である組合せおよび前記伝送結果が伝送失敗である組合せの境界までの範囲に含まれる組合せ数を、前記マトリクスにおける前記リファレンス値の軸の正負の方向に対応する２方向および前記リファレンス値の軸と直交する前記ディレイ値の軸の正負の方向に対応する２方向を含む４方向ごとに算出する算出部と、
前記伝送結果が伝送成功である組合せのうち、前記４方向ごとに算出された組合せ数の中の最小値が最大値となる最大組合せを抽出する抽出部と、
前記最大組合せのうち前記４方向の組合せ数のバランスが所定の基準を満たす最大組合せを、前記信号のメモリアクセスのタイミングおよび前記リファレンス値を決定するデシジョンポイントに設定する設定部と、
を有する情報処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、キャリブレーション方法及び情報処理装置に関する。

【背景技術】

【0002】

システムボード上では、ＣＰＵ（Central Processing Unit）によるメモリへの書き込み及び読み出しに用いられるデシジョンポイントを調整するキャリブレーションが行われる。例えば、データ信号及びデータデシジョン信号のタイミングと、データ信号の値を判定するリファレンス電圧との最適値がデシジョンポイントとして設定される。このようなキャリブレーションに関する技術として、いわゆるアイパターンを用いる技術が知られている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１６－１９７２７５号公報

【文献】米国特許第７９９１０９８号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、上記の技術は、いずれもアイパターンのシルエットの形状が上下および左右に対称である円または楕円であることを前提するものに過ぎないので、デシジョンポイントを適切に設定するのに限界がある。

【0005】

１つの側面では、本発明は、デシジョンポイントを適切に設定できるキャリブレーション方法及び情報処理装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

キャリブレーション方法の一態様では、信号の値を判定するのに用いるリファレンス値と、前記信号のメモリアクセスのディレイ値の組合せごとに前記信号の伝送結果を取得し、前記伝送結果が伝送成功である前記組合せのうち前記伝送結果が伝送成功である組合せと前記伝送結果が伝送失敗である組合せの境界までの差分であって前記リファレンス値の差分及び前記ディレイ値の差分の最小値が最大値となる最大ポイントを抽出し、前記最大ポイントのうち前記リファレンス値の差分と前記ディレイ値の差分とのバランスが所定の基準を満たす最大ポイントをデシジョンポイントに設定する、処理をプロセッサが実行する。

【発明の効果】

【0007】

デシジョンポイントを適切に設定できる。

【図面の簡単な説明】

【0008】

【図1】図１は、システムボードの外観の一例を示す模式図である。

【図2】図２は、メモリアクセスのトポロジ例を示す図である。

【図3】図３は、アイパターンの一例を示す図である。

【図4】図４は、アイパターンの一例を示す図である。

【図5】図５は、アイパターンの一例を示す図である。

【図6】図６は、共通アイパターンの一例を示す図である。

【図7】図７は、従来技術１に係るキャリブレーション処理の手順を示すフローチャートである。

【図8】図８は、アイパターンの一例を示す図である。

【図9】図９は、アイパターンの一例を示す図である。

【図10】図１０は、アイパターンの一例を示す図である。

【図11】図１１は、共通アイパターンの一例を示す図である。

【図12】図１２は、デシジョンポイントの設定方法の一例を示す図である。

【図13】図１３は、共通アイパターンの他の一例を示す図である。

【図14】図１４は、従来技術２に係るキャリブレーション処理の手順を示すフローチャートである。

【図15】図１５は、第１の中心ポイントの抽出方法の一例を示す図である。

【図16】図１６は、第２の中心ポイントの抽出方法の一例を示す図である。

【図17】図１７は、デシジョンポイントの設定方法の一例を示す図である。

【図18】図１８は、従来技術１におけるキャリブレーションの失敗事例を示す図である。

【図19】図１９は、従来技術２におけるキャリブレーションの失敗事例を示す図である。

【図20】図２０は、実施例１に係るキャリブレーション処理の手順を示すフローチャートである。

【図21】図２１は、従来技術１及び実施例１のデシジョンポイントの設定例を示す図である。

【図22】図２２は、従来技術２及び実施例１のデシジョンポイントの設定例を示す図である。

【図23】図２３は、上下左右の余白数の一例を示す図である。

【図24】図２４は、実施例１に係る情報処理装置の構成例を示す図である。

【図25】図２５は、実施例１に係るキャリブレーション処理の手順を示す詳細フロー（１）である。

【図26】図２６は、実施例１に係るキャリブレーション処理の手順を示す詳細フロー（２）である。

【図27】図２７は、余白数の算出方法の一例を示す図である。

【図28】図２８は、上側コード数のマップの一例を示す図である。

【図29】図２９は、下側コード数のマップの一例を示す図である。

【図30】図３０は、左側タップ数のマップの一例を示す図である。

【図31】図３１は、右側タップ数のマップの一例を示す図である。

【図32】図３２は、余白最小値のマップの一例を示す図である。

【図33】図３３は、上下のバランス値のマップの一例を示す図である。

【図34】図３４は、左右のバランス値のマップの一例を示す図である。

【図35】図３５は、上下左右のバランス値のマップの一例を示す図である。

【図36】図３６は、共通アイパターンの他の一例を示す図である。

【図37】図３７は、余白最小値のマップの一例を示す図である。

【図38】図３８は、上下のバランス値のマップの一例を示す図である。

【図39】図３９は、左右のバランス値のマップの一例を示す図である。

【図40】図４０は、上下左右のバランス値のマップの一例を示す図である。

【発明を実施するための形態】

【0009】

以下に添付図面を参照して本願に係るキャリブレーション方法及び情報処理装置について説明する。なお、この実施例は開示の技術を限定するものではない。そして、各実施例は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。

【実施例1】

【0010】

［用語の一側面］
以下、データ信号のことを「ＤＱ信号」と記載すると共に、データデシジョン信号（データストローブ信号）のことを「ＤＱＳ信号」と記載する場合がある。さらに、ＤＱ信号のＨレベル及びＬレベルの判定時に閾値として参照される電圧のことを「リファレンス電圧」と記載する場合がある。さらに、ＤＱ信号及びＤＱＳ信号の位相のことを「タイミング」と記載すると共に、ＤＱ信号／ＤＱＳ信号の位相の遅延量のことを「ＤＱディレイタップ／ＤＱＳディレイタップ」と記載する場合がある。

【0011】

以下で言う「アイパターン」は、あくまで一例として、ＤＱ信号のリファレンス電圧およびＤＱＳ信号のディレイタップの組合せごとにＤＱ信号の伝送成功または伝送失敗が判定されることによって作成される。以下、あくまで一例として、Ｖｒｅｆ０～Ｖｒｅｆ３１の範囲でＤＱ信号のリファレンス電圧が制御されると共に、ＤＱＳ信号の１周期分の位相が３２分割された時間長を刻み幅として－１６～１５の範囲でＤＱＳ信号のディレイタップが制御される例を挙げる。この場合、Ｖｒｅｆ０～Ｖｒｅｆ３１の範囲のリファレンス電圧及び－１６～１５の範囲のＤＱＳディレイタップの計１０２４の組合せをデシジョンポイントの候補とすることができる。これら１０２４の組合せに対応するポイントごとに、ＤＱ信号の伝送エラーの有無を表す２値、例えば０または１がプロットされることにより、アイパターンが作成される。

【0012】

以下では、あくまで一例として、リファレンス電圧を縦軸とし、ＤＱＳディレイタップを横軸とし、ＤＱ信号の伝送エラーの有無がマッピングされる「アイパターン」を例示することとする。そして、１つのＤＱＳディレイタップの値に対応するアイパターン上のリファレンス電圧の範囲を識別する際、当該範囲のことを「コード高」と記載すると共に当該範囲に含まれるポイントの数のことを「コード数」と記載する場合がある。また、１つのリファレンス電圧の値に対応するアイパターン上のＤＱＳディレイタップの範囲を識別する際、当該範囲のことを「タップ幅」と記載すると共に当該範囲に含まれるポイントの数のことを「タップ数」と記載する場合がある。

【0013】

［背景の一側面］
大規模メモリ構成のシステムボード上では、１チャネルあたりの記憶容量を向上させる側面から、１つのチャネルに複数のメモリモジュールが接続される。図１は、システムボードの外観の一例を示す模式図である。図１には、あくまで一例として、４チャネルのメモリチャネル及びスロットＡ～スロットＣの３つのメモリスロットが搭載されたシステムボード１ａが示されている。これらスロットＡ～スロットＣには、Ｒａｎｋ０及びＲａｎｋ１の２ランクのメモリモジュールＭ２、Ｍ１及びＭ０が挿入されている。このように、ＣＰＵ１０は、メモリコントローラ２０を介して、１つのチャネルあたり３スロット及び２ランクの総ランク６のメモリモジュールＭ２、Ｍ１及びＭ０を使用する。

【0014】

ところが、複数のメモリモジュールが伝送路に接続されることが一因となって伝送路上の分岐、いわゆるスタブが増加する。図２は、メモリアクセスのトポロジ例を示す図である。図２には、３つのメモリモジュールＭ０～Ｍ２のうちメモリモジュールＭ０に対するアクセスが行われる場合に各分岐で発生する反射波が示されている。図２に示すように、各分岐では、伝送路およびメモリモジュールの間でインピーダンス不整合が起き、伝送される信号の多重反射が生じる。このような反射波の影響が一因となってＤＱ信号の波形形状が変形し、リファレンス電圧およびＤＱＳディレイタップの最適値をデシジョンポイントに調整することが困難な波形となる。

【0015】

図３～図５は、アイパターンの一例を示す図である。図３～図５には、あくまで一例として、Ｖｒｅｆ０～Ｖｒｅｆ３１の範囲のリファレンス電圧を縦軸とし、－１６～１５の範囲のＤＱＳディレイタップを横軸とするマトリクスが示されている。さらに、図３～図５に示すマトリクスには、図１に示されたスロットＡ～スロットＣからメモリコントローラ２０へのＤＱ信号の読み出し結果がプロットされる。このように読み出し結果がプロットされる場合、あくまで一例として、ＤＱ信号の伝送エラーが有るポイントには、「１」がプロットされる一方で、ＤＱ信号の伝送エラーが無いポイントには、「０」がプロットされる。なお、図３には、ＣＰＵ１０の遠端に位置するスロットＡに挿入されたメモリモジュールＭ２上のＲａｎｋ０に対応するメモリブロックからの読み出し結果が示されている。また、図４には、スロットＢに挿入されたメモリモジュールＭ１上のＲａｎｋ０に対応するメモリブロックからの読み出し結果が示されている。さらに、図５には、ＣＰＵ１０の近端に位置するスロットＣに挿入されたメモリモジュールＭ０上のＲａｎｋ０に対応するメモリブロックからの読み出し結果が示されている。

【0016】

図３～図５に示すように、ＤＱ信号の読み出し結果がプロットされる結果、ハッチングで示された「０」のポイントが連なる領域がアイパターンとして現れる。図３～図５に示すアイパターンによれば、メモリモジュールＭ２、メモリモジュールＭ１及びメモリモジュールＭ０ごとにアイパターンの形状が異なることが明らかである。さらに、ここでは図示を省略したが、同一のメモリモジュールのランクごとにもアイパターンの形状に差が生じる場合がある。これらのことから、プロセッサ及びメモリの間のキャリブレーション時には、スロット及びランクごとにアイパターンが取得されるのが好ましいことがわかる。

【0017】

これらスロットＡのＲａｎｋ０、スロットＢのＲａｎｋ０及びスロットＣのＲａｎｋ０の各ランクに対応するアイパターンから作成される各ランク共通のアイパターンがキャリブレーションに用いられる。

【0018】

図６は、共通アイパターンの一例を示す図である。図６にも、Ｖｒｅｆ０～Ｖｒｅｆ３１の範囲のリファレンス電圧を縦軸とし、－１６～１５の範囲のＤＱＳディレイタップを横軸とするマトリクスが示されている。図６に示すマトリクスには、当該マトリクス上のポイントごとに、図３に示された読み出し結果の値、図４に示された読み出し結果の値及び図５に示された読み出し結果の値の合計値がプロットされている。なお、図６では、スロットＡのＲａｎｋ０、スロットＢのＲａｎｋ０及びスロットＣのＲａｎｋ０の合計３ランク分のメモリブロックがメモリコントローラ２０によりコントロールされる例を挙げる。

【0019】

例えば、合計値「０」がプロットされたポイントでは、メモリコントローラ２０がコントロールする３つのメモリブロックの全てでＤＱ信号の伝送エラーが観測されていないことを意味する。また、合計値「１」がプロットされたポイントでは、メモリコントローラ２０がコントロールする３つのメモリブロックのうちいずれか１つでＤＱ信号の伝送エラーが観測されたことを意味する。また、合計値「２」がプロットされたポイントでは、メモリコントローラ２０がコントロールする３つのメモリブロックのうち２つでＤＱ信号の伝送エラーが観測されたことを意味する。また、合計値「３」がプロットされたポイントでは、メモリコントローラ２０がコントロールする３つのメモリブロックの全てでＤＱ信号の伝送エラーが観測されたことを意味する。

【0020】

このように、図６に薄いハッチングで示された合計値「０」のポイントが連なる領域がスロットＡのＲａｎｋ０、スロットＢのＲａｎｋ０及びスロットＣのＲａｎｋ０の３ランクに対応するメモリブロックの全てで共通するアイパターンとして現れる。以下、メモリコントローラ２０がコントロールする全てのメモリブロックで共通するアイパターンのことを「共通アイパターン」と記載することがある。

【0021】

ここで、キャリブレーションに用いるＤＱ信号のサンプリング数が十分に大きければ、マトリクス上でＤＱ信号の伝送成功が観測される範囲を収束させることができるので、伝送路のノイズの影響等も確認できる共通アイパターンを作成することが可能である。例えば、ＤＱ信号の伝送成功が観測される範囲が収束された場合、図６に濃いハッチングで示された領域が共通アイパターンとして得られる。このような共通アイパターンがキャリブレーションに用いられる場合、共通アイパターン内のいずれのポイントがデシジョンポイントに設定される場合でもシステムの動作を安定させることができる。

【0022】

ところが、システムの実装時には、キャリブレーションに用いるＤＱ信号のサンプリング数を必ずしも十分に捻出できるとは限らない。例えば、電源投入から起動までの所要時間が長期化するのを避ける一面から、短時間のキャリブレーションが求められることがある。このような実装を実現する側面から、ＤＱ信号のサンプリング数が削減される場合がある。そして、ＤＱ信号のサンプリング数が削減される場合、キャリブレーション時には、必ずしも図６に濃いハッチングで示された共通アイパターンが得られるとは限らず、図６に薄いハッチングで示された共通アイパターンしか得られない場合もある。

【0023】

このように、図６に薄いハッチングで示された共通アイパターンしか得られない場合、ＤＱ信号の伝送成功が観測される範囲が収束しきっていない。このため、図６に薄いハッチングで示された共通アイパターンを用いてキャリブレーションが行われる場合、共通アイパターン内のいずれのポイントがデシジョンポイントに設定されてもよいことにはならない。なぜなら、ＤＱ信号のサンプリング数の増加によって伝送路等のノイズの影響がＤＱ信号の伝送失敗として観測される範囲が拡大する余地が残されているからである。この結果、図６に示す例で言えば、ＤＱ信号の伝送成功が観測される範囲は、図６に薄いハッチングで示された範囲から図６に濃いハッチングで示された範囲まで縮小する可能性があるからである。

【0024】

このため、伝送路等のノイズの影響によってＤＱ信号の伝送成功が観測される範囲が縮小しても伝送失敗が発生するのを抑制する側面から、図６に薄いハッチングで示された共通アイパターンの中央にデシジョンポイントを設定することが好ましい。

【0025】

このようにアイパターンの中心にデジジョンポイントを設定することを目的とする技術の一例として、下記に説明する従来技術１および従来技術２が挙げられる。

【0026】

［従来技術１］
例えば、従来技術１では、共通アイパターン上でＤＱＳディレイタップのタップ数が最大となるリファレンス電圧と、共通アイパターン上の最大タップ幅に対応する範囲のＤＱＳディレイタップの中心とをデシジョンポイントに設定する。

【0027】

図７は、従来技術１に係るキャリブレーション処理の手順を示すフローチャートである。図７に示すように、ＤＱ信号のリファレンス電圧およびＤＱＳ信号のディレイタップの組合せごとにＤＱ信号の伝送成功または伝送失敗を判定することにより、ランク別のアイパターンが取得される（ステップＳ１１）。

【0028】

図８～図１０は、アイパターンの一例を示す図である。図８～図１０には、あくまで一例として、Ｖｒｅｆ０～Ｖｒｅｆ３１の範囲のリファレンス電圧を縦軸とし、－１６～１５の範囲のＤＱＳディレイタップを横軸とするマトリクスが示されている。図８には、スロットＡに挿入されたメモリモジュールＭ２上のＲａｎｋ０に対応するメモリブロックからの読み出し結果が示されている。また、図９には、スロットＢに挿入されたメモリモジュールＭ１上のＲａｎｋ０に対応するメモリブロックからの読み出し結果が示されている。さらに、図１０には、スロットＢに挿入されたメモリモジュールＭ１上のＲａｎｋ１に対応するメモリブロックからの読み出し結果が示されている。

【0029】

図８～図１０に示すように、ＤＱ信号の読み出し結果がプロットされる結果、ハッチングで示された伝送成功に対応する「０」のポイントが連なる領域がアイパターンとして現れる。図８～図１０に示すアイパターンによれば、メモリモジュールＭ２及びメモリモジュールＭ１ごとにアイパターンの形状が異なると共に、同一のメモリモジュールＭ１のランクごとにもアイパターンの形状に差が生じていることが明らかである。

【0030】

ステップＳ１１の実行後、ステップＳ１１でランクごとに作成されたアイパターンを同一のチャネルごとに足し合わせることにより、総ランク（全スロット及び全ランク）共通のアイパターンが作成される（ステップＳ１２）。図１１は、共通アイパターンの一例を示す図である。図１１に示すマトリクスには、当該マトリクス上のポイントごとに、図８に示された読み出し結果の値、図９に示された読み出し結果の値及び図１０に示された読み出し結果の値を足し合わせた合計値がプロットされている。なお、図１１では、スロットＡのＲａｎｋ０、スロットＢのＲａｎｋ０及びスロットＢのＲａｎｋ１の合計３ランク分のメモリブロックがメモリコントローラ２０によりコントロールされる例を挙げる。

【0031】

例えば、合計値「０」がプロットされたポイントでは、メモリコントローラ２０がコントロールする３つのメモリブロックの全てでＤＱ信号の伝送エラーが観測されていないことを意味する。また、合計値「１」がプロットされたポイントでは、メモリコントローラ２０がコントロールする３つのメモリブロックのうちいずれか１つでＤＱ信号の伝送エラーが観測されたことを意味する。また、合計値「２」がプロットされたポイントでは、メモリコントローラ２０がコントロールする３つのメモリブロックのうち２つでＤＱ信号の伝送エラーが観測されたことを意味する。また、合計値「３」がプロットされたポイントでは、メモリコントローラ２０がコントロールする３つのメモリブロックの全てでＤＱ信号の伝送エラーが観測されたことを意味する。

【0032】

このように、図１１にハッチングで示された合計値「０」のポイントが連なる領域がスロットＡのＲａｎｋ０、スロットＢのＲａｎｋ０及びスロットＢのＲａｎｋ１の３ランクに対応するメモリブロックの全てで共通する共通アイパターンとして作成される。

【0033】

ステップＳ１２の実行後、ステップＳ１２で作成された共通アイパターン上でＤＱＳディレイタップのタップ数が最大となるリファレンス電圧が識別される（ステップＳ１３）。

【0034】

図１２は、デシジョンポイントの設定方法の一例を示す図である。図１２には、図１１に示された共通アイパターンが示されると共に、共通アイパターン上の最大タップ幅に対応するリファレンス電圧が枠線で示されている。図１２に枠線で示すように、共通アイパターンでは、－１５から７までのＤＱＳディレイタップの範囲に対応するタップ数「２３」が最大タップ幅となる。このように、ステップＳ１３では、共通アイパターン上の最大タップ幅「２３」に対応するリファレンス電圧「Ｖｒｅｆ１５」が識別される。

【0035】

このとき、最大タップ幅が複数存在しない場合（ステップＳ１４Ｎｏ）、ステップＳ１３で識別されたリファレンス電圧がデシジョンポイントに設定される（ステップＳ１８）。例えば、図１２に示す共通アイパターンの例で言えば、最大タップ幅は、リファレンス電圧「Ｖｒｅｆ１５」の１つだけであるので、Ｖｒｅｆ１５がデシジョンポイントのリファレンス電圧として設定される。

【0036】

一方、最大タップ幅が複数存在する場合（ステップＳ１４Ｙｅｓ）、複数の最大タップ幅に対応する複数のリファレンス電圧の中央値が算出される（ステップＳ１５）。このとき、中央値が１つであれば（ステップＳ１６Ｎｏ）、複数の最大タップ幅に対応する複数のリファレンス電圧の中央値がデシジョンポイントに設定される（ステップＳ１８）。

【0037】

ここで、中央値が複数存在する場合（ステップＳ１６Ｙｅｓ）、最大タップ幅のリファレンス電圧の上下に隣接するリファレンス電圧のうちタップ幅が大きい側の中央値が選択される（ステップＳ１７）。そして、ステップＳ１７で選択されたリファレンス電圧の中央値がデシジョンポイントに設定される（ステップＳ１８）。

【0038】

図１３は、共通アイパターンの他の一例を示す図である。図１３には、図１１に示された共通アイパターンとは異なる他の共通アイパターンが示されている。図１３に示す共通アイパターンの例で言えば、Ｖｒｅｆ１２～Ｖｒｅｆ１５の４つのリファレンス電圧でタップ数がいずれも「９」となり、最大タップ幅となる。この場合、４つのリファレンス電圧の中央値として、Ｖｒｅｆ１３及びＶｒｅｆ１４の２つのリファレンス電圧が算出される。この場合、図１３に細い枠線で示された通り、Ｖｒｅｆ１２の下側に隣接するＶｒｅｆ１１における共通アイパターンのタップ数「４」と、Ｖｒｅｆ１５の上側に隣接するＶｒｅｆ１６における共通アイパターンのタップ数「５」とが比較される。これら両者を比較すると、上側に隣接するＶｒｅｆ１６におけるタップ数「５」が下側に隣接するＶｒｅｆ１１におけるタップ数「４」よりも大きい。この結果、図１３に太い枠線で示された通り、２つの中央値に対応するＶｒｅｆ１３及びＶｒｅｆ１４のうち上側に対応するＶｒｅｆ１４が選択された上でデシジョンポイントのリファレンス電圧に設定される。

【0039】

ステップＳ１８の実行後、ステップＳ１８で設定されたリファレンス電圧に対応する共通アイパターン上のＤＱＳディレイタップの範囲の中心となるＤＱＳディレイタップがデシジョンポイントのタイミングとして設定される（ステップＳ１９）。例えば、図１２に示す共通アイパターンの例で言えば、共通アイパターンの最大タップ幅に対応するリファレンス電圧「Ｖｒｅｆ１５」では、－１５から７までの範囲のＤＱＳディレイタップが共通アイパターンに含まれる。この場合、図１２に白黒の反転表示で示された通り、左端からのタップ数および右端からのタップ数がいずれも「１１」となる中心のＤＱＳディレイタップ「－４」がデシジョンポイントのタイミングに設定される。

【0040】

［従来技術２］
従来技術２では、共通アイパターン上でリファレンス電圧のコード数が最大となるＤＱＳディレイタップに対応するリファレンス電圧の範囲の中心を第１の中心ポイントとして算出する。また、従来技術２では、共通アイパターン上でＤＱＳディレイタップのタップ数が最大となるリファレンス電圧に対応するＤＱＳディレイタップの範囲の中心を第２の中心ポイントとして算出する。その上で、従来技術２では、第１の中心ポイントおよび第２の中心ポイントの中心をデシジョンポイントに設定する。

【0041】

図１４は、従来技術２に係るキャリブレーション処理の手順を示すフローチャートである。図１４に示すように、ＤＱ信号のリファレンス電圧およびＤＱＳ信号のディレイタップの組合せごとにＤＱ信号の伝送成功または伝送失敗を判定することにより、ランク別のアイパターンが取得される（ステップＳ２１）。

【0042】

ステップＳ２１の実行後、ステップＳ２１でランクごとに作成されたアイパターンを同一のチャネルごとに足し合わせることにより、総ランク（全スロット及び全ランク）共通のアイパターンが作成される（ステップＳ２２）。

【0043】

続いて、ステップＳ２１でアイパターンの作成が行われたＤＱＳディレイタップの範囲、例えば－１６～１５の範囲のうち未選択のＤＱＳディレイタップが１つ選択される（ステップＳＡ２３）。そして、ステップＳＡ２３で選択されたＤＱＳディレイタップにおける共通アイパターン上のコード高が算出される（ステップＳＡ２４）。その後、全てのＤＱＳディレイタップが選択されるまで（ステップＳＡ２５Ｎｏ）、上記のステップＳＡ２３及び上記のステップＳＡ２４の処理が繰り返し実行される。

【0044】

そして、全てのＤＱＳディレイタップが選択された場合（ステップＳＡ２５Ｙｅｓ）、ＤＱＳディレイタップのうち共通アイパターン上のコード高が最大となるＤＱＳディレイタップが抽出される（ステップＳＡ２６）。その上で、ステップＳＡ２６で抽出されたＤＱＳディレイタップに対応する共通アイパターン上のコード高でリファレンス電圧の中心となるポイントが第１の中心ポイントとして抽出される（ステップＳＡ２７）。

【0045】

図１５は、第１の中心ポイントの抽出方法の一例を示す図である。図１５には、共通アイパターンが示されると共に、共通アイパターン上の最大コード高に対応するＤＱＳディレイタップが枠線で示されている。図１５に枠線で示された通り、共通アイパターンでは、Ｖｒｅｆ１０からＶｒｅｆ２６までのコード高に対応するコード数「１７」が最大コード高となるので、ＤＱＳディレイタップ「－２」が抽出される。そして、共通アイパターンの最大コード高に対応するＤＱＳディレイタップ「－２」では、Ｖｒｅｆ１０からＶｒｅｆ２６までの範囲のリファレンス電圧が共通アイパターンに含まれる。この場合、図１５に白黒の反転表示で示された通り、下側からのコード数及び上側からのコード数がいずれも「８」となる中心、すなわちＤＱＳディレイタップ「－２」及びリファレンス電圧「Ｖｒｅｆ１８」のポイントＡが第１の中心ポイントとして抽出される。

【0046】

また、ステップＳ２１でアイパターンの作成が行われたリファレンス電圧の範囲、例えばＶｒｅｆ０～Ｖｒｅｆ３１の範囲のうち未選択のリファレンス電圧が１つ選択される（ステップＳＢ２３）。そして、ステップＳＢ２３で選択されたリファレンス電圧における共通アイパターン上のタップ幅が算出される（ステップＳＢ２４）。その後、全てのリファレンス電圧が選択されるまで（ステップＳＢ２５Ｎｏ）、上記のステップＳＢ２３及び上記のステップＳＢ２４の処理が繰り返し実行される。

【0047】

そして、全てのリファレンス電圧が選択された場合（ステップＳＢ２５Ｙｅｓ）、リファレンス電圧のうち共通アイパターン上のタップ幅が最大となるリファレンス電圧が抽出される（ステップＳＢ２６）。その上で、ステップＳＢ２６で抽出されたリファレンス電圧に対応する共通アイパターン上のタップ幅でＤＱＳディレイタップの中心となるポイントが第２の中心ポイントとして抽出される（ステップＳＢ２７）。

【0048】

図１６は、第２の中心ポイントの抽出方法の一例を示す図である。図１６には、図１５に示された共通アイパターンと同一の共通アイパターンが示されると共に、共通アイパターン上の最大タップ幅に対応するリファレンス電圧が枠線で示されている。図１６に枠線で示された通り、共通アイパターンでは、－１５から７までのタップ幅に対応するタップ数「２３」が最大タップ幅となるので、リファレンス電圧「Ｖｒｅｆ１５」が抽出される。そして、共通アイパターンの最大タップ幅に対応するリファレンス電圧「Ｖｒｅｆ１５」では、－１５から７までの範囲のＤＱＳディレイタップが共通アイパターンに含まれる。この場合、図１６に白黒の反転表示で示された通り、左側からのタップ数及び右側からのタップ数がいずれも「１１」となる中心、すなわちＤＱＳディレイタップ「－４」及びリファレンス電圧「Ｖｒｅｆ１５」のポイントＢが第２の中心ポイントとして抽出される。

【0049】

その上で、第１の中心ポイント及び第２の中心ポイントの中心がデシジョンポイントに設定される（ステップＳ２８）。図１７は、デシジョンポイントの設定方法の一例を示す図である。図１７には、図１５及び図１６に示された共通アイパターンと同一の共通アイパターンが示されている。さらに、図１７には、共通アイパターン上に第１の中心ポイントＡ及び第２の中心ポイントＢが白黒の反転表示で示されると共に、第１の中心ポイントＡ及び第２の中心ポイントＢの中心Ｃが枠線で囲って示されている。図１７に示すように、ＤＱＳディレイタップ「－２」及びリファレンス電圧「Ｖｒｅｆ１８」の第１の中心ポイントＡと、ＤＱＳディレイタップ「－４」及びリファレンス電圧「Ｖｒｅｆ１５」の第２の中心ポイントＢとの中心となるポイントＣがデシジョンポイントに設定される。すなわち、ＤＱＳディレイタップ「－３」及びリファレンス電圧「Ｖｒｅｆ１７」のポイントＣがデシジョンポイントに設定される。

【0050】

［課題の一側面］
上記の従来技術１及び上記の従来技術２は、いずれもデシジョンポイントを適切に設定するのに限界がある。

【0051】

例えば、上記の従来技術１では、共通アイパターン上でＤＱＳディレイタップの最大タップ幅となるリファレンス電圧に対して、セットアップ及びホールドが均等になるタイミング（最大タップ幅の中心）がデシジョンポイントに設定される。

【0052】

しかしながら、上記の従来技術１では、共通アイパターンの上下方向（高さ方向）のバランスが無視されるので、共通アイパターンの中心から上下方向にずれたポイントにデシジョンポイントが設定されてしまう事例が発生する。

【0053】

このような事例が発生する一因に共通アイパターンのシルエット形状が関連する。すなわち、上記の従来技術１は、共通アイパターンのシルエット形状が上下および左右に対称である円や楕円であることを前提とするものに過ぎないので、歪なシルエット形状を有する共通アイパターンにデシジョンポイントを適切に設定するのが困難である。

【0054】

図１８は、従来技術１におけるキャリブレーションの失敗事例を示す図である。図１８には、歪なシルエット形状を有する共通アイパターンが示されると共に、当該共通アイパターン上で上記の従来技術１により設定されるデシジョンポイントが白黒の反転表示で示されている。図１８に白黒の反転表示で示すように、上記の従来技術１では、次のようにデシジョンポイントが設定される。すなわち、デシジョンポイントには、共通アイパターン上でＤＱＳディレイタップが最大のタップ数「２３」となるリファレンス電圧「Ｖｒｅｆ１５」及び共通アイパターン上の最大タップ幅に対応する範囲の中心となるＤＱＳディレイタップ「－４」のポイントが設定される。

【0055】

このように、上記の従来技術１では、最大タップ幅となるリファレンス電圧が共通アイパターンの中心より下側に位置する場合、デシジョンポイントのリファレンス電圧も共通アイパターンの中心より下側に設定される。例えば、図１８に示す例で言えば、デシジョンポイントから共通アイパターンの下側の境界までのコード数が、デシジョンポイントから共通アイパターンの上側の境界までのコード数よりも少なくなる。この結果、上記の従来技術１により設定されたデシジョンポイントでは、データの伝送エラーを抑制できない場合がある。

【0056】

例えば、図１８には、ＤＱ信号のサンプリング数が増加するのに伴って共通アイパターンが図１８に薄いハッチングで示された範囲から図１８に濃いハッチングで示された範囲まで縮小する例が示されている。すなわち、図１８に濃いハッチングで示された共通アイパターンでは、図１８に薄いハッチングで示された共通アイパターンに比べて、上下６コードずつ、並びに、左右６コードずつ減少している。この場合、上記の従来技術１により設定されるデシジョンポイントは、図１８に濃いハッチングで示された共通アイパターン内に含まれずに外側に位置することになるので、データの伝送エラーが発生する可能性が生じる。

【0057】

また、上記の従来技術２では、共通アイパターン上の最大コード高の中心となる第１の中心ポイントＡと、共通アイパターン上の最大タップ幅の中心となる第２の中心ポイントＢとの中心となるポイントＣがデシジョンポイントに設定される。

【0058】

しかしながら、上記の従来技術２においても、上記の従来技術１と同様、共通アイパターンのシルエット形状が上下および左右に対称である円や楕円であることを前提とするものに過ぎない。それ故、上記の従来技術２においても、歪なシルエット形状を有する共通アイパターンにデシジョンポイントを適切に設定するのが困難である。

【0059】

図１９は、従来技術２におけるキャリブレーションの失敗事例を示す図である。図１９には、歪なシルエット形状を有する共通アイパターンが示されている。さらに、図１９には、共通アイパターン上で上記の従来技術２により算出される第１の中心ポイントＡ及び第２の中心ポイントＢが太い枠線で示されると共に、デシジョンポイントＣが白黒の反転表示で示されている。

【0060】

図１９に細い枠線で示すように、共通アイパターンの最大コード高に対応するＤＱＳディレイタップ「－９」では、Ｖｒｅｆ１０からＶｒｅｆ２６までの範囲のリファレンス電圧が共通アイパターンに含まれる。この場合、図１９に太い枠線で示された通り、下側からのコード数及び上側からのコード数がいずれも「８」となる中心、すなわちＤＱＳディレイタップ「－９」及びリファレンス電圧「Ｖｒｅｆ１８」のポイントが第１の中心ポイントＡとして抽出される。さらに、図１９に細い枠線で示すように、共通アイパターンの最大タップ幅に対応するリファレンス電圧「Ｖｒｅｆ１５」では、－１３から５までの範囲のＤＱＳディレイタップが共通アイパターンに含まれる。この場合、図１９に太い枠線で示された通り、左側からのタップ数及び右側からのタップ数がいずれも「９」となる中心、すなわちＤＱＳディレイタップ「－４」及びリファレンス電圧「Ｖｒｅｆ１５」のポイントが第２の中心ポイントＢとして抽出される。

【0061】

その上で、図１９に白黒の反転表示で示すように、ＤＱＳディレイタップ「－９」及びリファレンス電圧「Ｖｒｅｆ１８」の第１の中心ポイントＡと、ＤＱＳディレイタップ「－４」及びリファレンス電圧「Ｖｒｅｆ１５」の第２の中心ポイントＢとの中心となるポイントＣがデシジョンポイントに設定される。すなわち、ＤＱＳディレイタップ「－７」及びリファレンス電圧「Ｖｒｅｆ１６」のポイントＣがデシジョンポイントに設定される。

【0062】

このように、上記の従来技術２では、共通アイパターンのシルエット形状が歪な形状である場合、共通アイパターンの中心からずれた位置にデシジョンポイントが設定される。例えば、図１９に示す例で言えば、デシジョンポイントから共通アイパターンの下側の境界までのコード数が、デシジョンポイントから共通アイパターンの上側の境界までのコード数よりも少なくなる。さらに、デシジョンポイントから共通アイパターンの左側の境界までのコード数が、デシジョンポイントから共通アイパターンの右側の境界までのコード数よりも少なくなる。この結果、上記の従来技術２により設定されたデシジョンポイントでも、データの伝送エラーを抑制できない場合がある。

【0063】

例えば、図１９には、ＤＱ信号のサンプリング数が増加するのに伴って共通アイパターンが図１９に薄いハッチングで示された範囲から図１９に濃いハッチングで示された範囲まで縮小する例が示されている。すなわち、図１９に濃いハッチングで示された共通アイパターンでは、図１９に薄いハッチングで示された共通アイパターンに比べて、上下６コードずつ、並びに、左右６コードずつ減少している。この場合、上記の従来技術２により設定されるデシジョンポイントは、図１９に濃いハッチングで示された共通アイパターン内に含まれずに外側に位置することになるので、データの伝送エラーが発生する可能性が生じる。

【0064】

［課題解決のアプローチの一側面］
そこで、本実施例に係るキャリブレーション方法では、共通アイパターンの上下左右の境界までの余白最小値が最大となる最大ポイントのうち上下左右の余白数のバランスが所定の基準を満たす最大ポイントをデシジョンポイントに設定する。さらに、本実施例に係るキャリブレーション方法では、基準を満たす最大ポイントが存在しない場合、余白最小値が最大値に準ずる準最大ポイントのうち上下左右の余白数のバランスが所定の基準を満たす準最大ポイントをデシジョンポイントに設定する。

【0065】

図２０は、実施例１に係るキャリブレーション処理の手順を示すフローチャートである。図２０に示すように、ステップＳ１では、共通アイパターンの上下左右の境界までのコード数及びタップ数の余白数のうちの最小値が最大となる最大ポイントが算出される。続いて、ステップＳ２では、ステップＳ１で算出された最大ポイントのうち上下左右の余白数のバランスが最良となる最大ポイントが抽出される。

【0066】

その後、ステップＳ３では、ステップＳ２で抽出された最大ポイントの上下左右の余白数のバランスが所定の基準を満たさない場合、ステップＳ１で算出された最大ポイントよりも余白数の最小値が所定値、例えば「１」小さい準最大ポイントを算出し、ステップＳ２が再実行される。

【0067】

そして、ステップＳ４では、ステップＳ３で基準を満たすことが確認された最大ポイント又は準最大ポイントが複数存在する場合、複数の最大ポイント又は複数の準最大ポイントのうち２つを用いて斜め方向のバランスが最良となる代表ポイントが算出される。

【0068】

その上で、ステップＳ５では、ステップＳ４で算出された代表ポイントの余白数の最小値がステップＳ１で算出された余白数の最小値と同数である場合、ステップＳ４で算出された代表ポイントがデシジョンポイントに設定される。なお、ステップＳ４で算出された代表ポイントの余白数の最小値がステップＳ１で算出された余白数の最小値よりも小さい場合、ステップＳ４で用いる２つのポイントのうち少なくとも１つを変更してステップＳ４が再実行される。

【0069】

図２１～図２３を用いて、上記の従来技術１及び上記の従来技術２によるキャリブレーションと、本実施例によるキャリブレーションとを対比する。

【0070】

図２１は、従来技術１及び実施例１のデシジョンポイントの設定例を示す図である。図２１には、図１８に示された共通アイパターンと同一の共通アイパターンが示されている。さらに、図２１に示す共通アイパターン上には、上記の従来技術１により設定されるデシジョンポイントが濃いハッチングで示されると共に、本実施例により設定されるデシジョンポイントが白黒の反転表示で示されている。

【0071】

これら両者の配置を比較すれば、上記の従来技術１により設定されるデシジョンポイントが共通アイパターンの中心よりも下側に位置するのに対し、本実施例により設定されるデシジョンポイントが共通アイパターンの略中心に位置することが明らかである。

【0072】

図２２は、従来技術２及び実施例１のデシジョンポイントの設定例を示す図である。図２２には、図１９に示された共通アイパターンと同一の共通アイパターンが示されている。さらに、図２２に示す共通アイパターン上には、上記の従来技術２により設定されるデシジョンポイントが濃いハッチングで示されると共に、本実施例により設定されるデシジョンポイントが白黒の反転表示で示されている。

【0073】

これら両者の配置を比較すれば、上記の従来技術２により設定されるデシジョンポイントが共通アイパターンの中心よりも左下側に位置するのに対し、本実施例により設定されるデシジョンポイントが共通アイパターンの略中心に位置することが明らかである。

【0074】

図２３は、上下左右の余白数の一例を示す図である。図２３には、図２１に示された従来技術１及び本実施例に係るデシジョンポイントごとに共通アイパターンの上下左右の境界までの余白数が示されている。図２１及び図２３に示すように、上記の従来技術１により設定されるデシジョンポイントでは、上下左右の余白数は次の通りとなる。すなわち、共通アイパターンの上側の境界までのコード数「１０」、共通アイパターンの下側の境界までのコード数「５」、共通アイパターンの左側の境界までのタップ数「１１」、共通アイパターンの右側の境界までのタップ数「１１」となる。一方、本実施例により設定されるデシジョンポイントでは、上下左右の余白数は次の通りとなる。すなわち、共通アイパターンの上側の境界までのコード数「７」、共通アイパターンの下側の境界までのコード数「８」、共通アイパターンの左側の境界までのタップ数「１０」、共通アイパターンの右側の境界までのタップ数「１１」となる。

【0075】

ここで、従来技術１に係る上下左右の余白数および本実施例に係る上下左右の余白数の対比により、次のことが明らかである。例えば、従来技術１では、上側コード数が「１０」であるのに対し、下側コード数が「５」であるので、デシジョンポイントの下側には上側の半分程度のマージンしかないことがわかる。一方、本実施例では、上側コード数が「７」であるのに対し、下側コード数が「８」であるので、デシジョンポイントの上側及び下側でコード数がほぼ同数であることがわかる。これらのことから、本実施例により設定されるデシジョンポイントは、上記の従来技術１により設定されるデシジョンポイントに比べて上下の余白数のバランスに優れていることが明らかである。さらに、上記の従来技術１に係るデシジョンポイントでは、図２３にハッチングで示された通り、上下左右の余白数の中で最もマージンが少ない下側コード数が「５」である。その一方で、本実施例に係るデシジョンポイントでは、図２３にハッチングで示された通り、上下左右の余白数の中で最もマージンが少ない上側コード数が「７」である。これらのことから、本実施例では、上記の従来技術１に比べて、上下左右のいずれの方向に共通アイパターンが縮小する状況にもロバスト性があるデシジョンポイントの設定が可能であることが明らかである。

【0076】

また、図２３には、図２２に示された従来技術２及び本実施例に係るデシジョンポイントごとに共通アイパターンの上下左右の境界までの余白数が示されている。図２２及び図２３に示すように、上記の従来技術２により設定されるデシジョンポイントでは、上下左右の余白数は次の通りとなる。すなわち、共通アイパターンの上側の境界までのコード数「９」、共通アイパターンの下側の境界までのコード数「６」、共通アイパターンの左側の境界までのタップ数「５」、共通アイパターンの右側の境界までのタップ数「１２」となる。一方、本実施例により設定されるデシジョンポイントでは、上下左右の余白数は次の通りとなる。すなわち、共通アイパターンの上側の境界までのコード数「７」、共通アイパターンの下側の境界までのコード数「８」、共通アイパターンの左側の境界までのタップ数「８」、共通アイパターンの右側の境界までのタップ数「８」となる。

【0077】

ここで、従来技術２に係る上下左右の余白数および本実施例に係る上下左右の余白数の対比により、次のことが明らかである。例えば、従来技術２では、上側コード数が「９」であるのに対し、下側コード数が「６」であるので、デシジョンポイントの上側および下側の上下比で３：２程度の開きがあることがわかる。さらに、従来技術２では、左側タップ数が「５」であるのに対し、右側タップ数が「１２」であるので、デシジョンポイントの左側には右側の半分以下のマージンしかないことがわかる。一方、本実施例では、上側コード数が「７」であるのに対し、下側コード数が「８」であるので、デシジョンポイントの上側及び下側でコード数がほぼ同数であることがわかる。さらに、本実施例では、左側タップ数が「８」であるのに対し、右側タップ数も「８」であるので、デシジョンポイントの左側及び右側でタップ数が同数であることがわかる。これらのことから、本実施例により設定されるデシジョンポイントは、上記の従来技術２により設定されるデシジョンポイントに比べて上下左右の余白数のバランスに優れていることが明らかである。さらに、上記の従来技術２に係るデシジョンポイントでは、図２３にハッチングで示された通り、上下左右の余白数の中で最もマージンが少ない左側タップ数が「５」である。その一方で、本実施例に係るデシジョンポイントでは、図２３にハッチングで示された通り、上下左右の余白数の中で最もマージンが少ない上側コード数が「７」である。これらのことから、本実施例では、上記の従来技術２に比べて、上下左右のいずれの方向に共通アイパターンが縮小する状況にもロバスト性があるデシジョンポイントの設定が可能であることが明らかである。

【0078】

以上のように、本実施例に係るキャリブレーション方法によれば、上記の従来技術１及び上記の従来技術２に比べて、デシジョンポイントを適切に設定することが可能になる。このため、メモリモジュールの搭載状況、プロセッサやメモリにおけるプロセスのばらつきなどの各種の要因によって共通アイパターンのシルエット形状が歪な形状に変形する場合でも、伝送エラーの発生を抑制できる。したがって、同一のメモリチャネルでメモリ容量、ランク、ベンダー等の特性が異なるメモリモジュールを搭載することが可能になる。

【0079】

［情報処理装置１の構成］
図２４は、実施例１に係る情報処理装置１の構成例を示す図である。図２４に示すように、情報処理装置１は、ＣＰＵ１０と、メモリコントローラ２０と、Ｉ／Ｏ（Input／Output）回路３０と、伝送路Ｃｈ１～Ｃｈｎと、メモリモジュールＭ０～Ｍｎとを有する。なお、図２４には、あくまで一例として、ＣＰＵ１０及びメモリコントローラ２０を個別に図示したが、ＣＰＵ１０はメモリコントローラ２０を内蔵することとしてもかまわない。

【0080】

メモリコントローラ２０は、ｎ個のメモリモジュールＭ０～Ｍｎに対するメモリアクセスを制御するコントローラである。メモリコントローラ２０は、Ｉ／Ｏ回路３０及び伝送路Ｃｈ１～Ｃｈｎを介して、ｎ個のメモリモジュールＭ０～Ｍｎに接続される。このようなメモリモジュールＭ０～Ｍｎの一例として、複数のＤＲＡＭ（Dynamic Random Access Memory）チップを搭載するＤＩＭＭ（Dual Inline Memory Module）などを搭載することができる。なお、図２４には、ｎ個の伝送路Ｃｈ１～Ｃｈｎごとにｎ個のメモリモジュールＭ０～Ｍｎが接続される例を挙げたが、伝送路およびメモリモジュールは任意の数であってかまわない。さらに、図２４には、あくまで一例として、Ｒａｎｋ０及びＲａｎｋ１のデュアルランクのメモリモジュールを例示したが、シングルランクやクアッドランクのメモリモジュールであってもかまわない。

【0081】

例えば、メモリコントローラ２０は、ＣＰＵ１０等のハードウェアプロセッサからの制御に従ってＤＱ信号の生成、ＤＱＳ信号の生成、並びに、ＤＱ信号の読み出しの成功および失敗の判定などの各種の処理を行う。ここで、ＤＱ信号の読み出しは、ＤＱ信号、伝送路Ｃｈ１～Ｃｈｍ及びメモリモジュールＭ０～Ｍｎのランクごとに実行された上でＤＱ信号の読み取り結果が図示しないレジスタ等に書き込まれる。

【0082】

ここで、図２４には、あくまで一例として、ＣＰＵ１０が図示しないＲＯＭ（Read Only Memory）に格納されたプログラム、例えば上記のキャリブレーション方法を実現するキャリブレーションプログラムなどのファームウェアを実行する例が示されている。これはあくまで一例に過ぎず、当然のことながら、ＣＰＵ１０とは別のプロセッサ、例えばリモート管理デバイスとして機能するサービスプロセッサなどによりファームウェアが実行されることとしてもかまわない。

【0083】

このようなファームウェアが実行されることにより、図２４に示すように、情報処理装置１は、取得部１１、抽出部１２、判定部１３および設定部１４として機能する。

【0084】

取得部１１は、メモリコントローラ２０からＤＱ信号のリファレンス電圧およびＤＱＳ信号のディレイタップの組合せごとにＤＱ信号の伝送結果を取得する。このように、ＤＱ信号の伝送結果がランク別に取得されることにより、ランク別のアイパターンが得られる。これらランク別のアイパターンを同一の伝送路ごとに足し合わせることにより、各ランクで共通する共通アイパターンが作成される。

【0085】

抽出部１２は、共通アイパターンの上下左右の境界までの余白数の最小値が最大となる最大ポイントを抽出する。以下、共通アイパターンの上下左右の境界までの４つの余白数のうち最小値のことを「余白最小値」と記載する場合がある。判定部１３は、最大ポイントの上下左右の余白数のバランスが所定の基準を満たすか否かを判定する。このとき、所定の基準を満たす最大ポイントが存在しない場合、抽出部１２は、余白最小値が最大値に準ずる準最大ポイントを抽出する。設定部１４は、所定の基準を満たす最大ポイント又は準最大ポイントをデシジョンポイントに設定する。

【0086】

［処理の流れ］
次に、本実施例に係る情報処理装置１の詳細な処理の流れについて説明する。図２５及び図２６は、実施例１に係るキャリブレーション処理の手順を示す詳細フロー（１）及び（２）である。このキャリブレーション処理は、あくまで一例として、情報処理装置１の電源投入やリセット時などに実行されるＰＯＳＴ（Power On Self-Test）の一環として実行することができる。

【0087】

図２５に示すように、取得部１１は、メモリコントローラ２０からランク別のアイパターンを取得する（ステップＳ１０１）。あくまで一例として、スロットＡのＲａｎｋ０、スロットＢのＲａｎｋ０及びスロットＢのＲａｎｋ１の合計３ランク分のメモリブロックがメモリコントローラ２０によりコントロールされる例を挙げる。

【0088】

この場合、取得部１１は、メモリコントローラ２０から図８～図１０に示された３つのアイパターンを取得することができる。例えば、図８には、スロットＡに挿入されたメモリモジュールＭ２上のＲａｎｋ０に対応するメモリブロックからの読み出し結果が示されている。さらに、図９には、スロットＢに挿入されたメモリモジュールＭ１上のＲａｎｋ０に対応するメモリブロックからの読み出し結果が示されている。さらに、図１０には、スロットＢに挿入されたメモリモジュールＭ１上のＲａｎｋ１に対応するメモリブロックからの読み出し結果が示されている。

【0089】

図８～図１０に示すように、Ｖｒｅｆ０～Ｖｒｅｆ３１の範囲のリファレンス電圧を縦軸とし、－１６～１５の範囲のＤＱＳディレイタップを横軸とするマトリクスにＤＱ信号の読み出し結果がプロットされる。この結果、図８～図１０にハッチングで示された伝送成功に対応する「０」のポイントが連なる領域がアイパターンとして現れる。

【0090】

図２５の説明に戻り、取得部１１は、ステップＳ１１でランクごとに作成されたアイパターンを同一のチャネルごとに足し合わせることにより、総ランク（全スロット及び全ランク）共通のアイパターンを作成する（ステップＳ１０２）。

【0091】

例えば、図８に示された読み出し結果の値、図９に示された読み出し結果の値及び図１０に示された読み出し結果の値がマトリクス上のポイントごとに足し合わされる。例えば、合計値「０」がプロットされたポイントでは、メモリコントローラ２０がコントロールする３つのメモリブロックの全てでＤＱ信号の伝送エラーが観測されていないことを意味する。また、合計値「１」がプロットされたポイントでは、メモリコントローラ２０がコントロールする３つのメモリブロックのうちいずれか１つでＤＱ信号の伝送エラーが観測されたことを意味する。また、合計値「２」がプロットされたポイントでは、メモリコントローラ２０がコントロールする３つのメモリブロックのうち２つでＤＱ信号の伝送エラーが観測されたことを意味する。また、合計値「３」がプロットされたポイントでは、メモリコントローラ２０がコントロールする３つのメモリブロックの全てでＤＱ信号の伝送エラーが観測されたことを意味する。このように、図１１にハッチングで示された合計値「０」のポイントが連なる領域がスロットＡのＲａｎｋ０、スロットＢのＲａｎｋ０及びスロットＢのＲａｎｋ１の３ランクに対応するメモリブロックの全てで共通する共通アイパターンとして作成される。

【0092】

そして、抽出部１２は、ＤＱＳディレイタップ及びリファレンス電圧の組合せに対応するポイントを１つ選択する（ステップＳ１０３）。続いて、抽出部１２は、ステップＳ１０３で選択されたポイントから共通アイパターンの上下左右の各方向の境界までの余白数を算出する（ステップＳ１０４）。なお、ステップＳ１０３では、マトリクス上の全てのポイントが選択される例を挙げたが、共通アイパターン外のポイントにおける余白数は全ての方向について「０」とし、共通アイパターン上のポイントに絞って選択を行うこととしてもかまわない。

【0093】

図２７は、余白数の算出方法の一例を示す図である。図２７には、図１１に示された共通アイパターン上のポイントＸが白黒の反転表示で示されている。図２７に示すように、ＤＱＳディレイタップ「－８」及びリファレンス電圧「Ｖｒｅｆ１９」に位置するポイントＸが選択中である場合、ポイントＸの上下左右の４方向の余白数は次のように算出できる。

【0094】

例えば、ポイントＸの上側コード数が算出される場合、ポイントＸの上側に位置する伝送成功に対応する「０」のポイントが計数される。この場合、ＤＱＳディレイタップ「－８」及びリファレンス電圧「Ｖｒｅｆ２０」のポイントからＤＱＳディレイタップ「－８」及びリファレンス電圧「Ｖｒｅｆ２４」のポイントまでの５つのポイントがインクリメントされる。この結果、ポイントＸの上側コード数は「５」と求まる。

【0095】

また、ポイントＸの下側コード数が算出される場合、ポイントＸの下側に位置する伝送成功に対応する「０」のポイントが計数される。この場合、ＤＱＳディレイタップ「－８」及びリファレンス電圧「Ｖｒｅｆ１８」のポイントからＤＱＳディレイタップ「－８」及びリファレンス電圧「Ｖｒｅｆ１０」のポイントまでの９つのポイントがインクリメントされる。この結果、ポイントＸの上側コード数は「９」と求まる。

【0096】

さらに、ポイントＸの左側タップ数が算出される場合、ポイントＸの左側に位置する伝送成功に対応する「０」のポイントが計数される。この場合、ＤＱＳディレイタップ「－９」及びリファレンス電圧「Ｖｒｅｆ１９」のポイントからＤＱＳディレイタップ「－１３」及びリファレンス電圧「Ｖｒｅｆ１９」のポイントまでの５つのポイントがインクリメントされる。この結果、ポイントＸの左側タップ数は「５」と求まる。

【0097】

また、ポイントＸの右側タップ数が算出される場合、ポイントＸの右側に位置する伝送成功に対応する「０」のポイントが計数される。この場合、ＤＱＳディレイタップ「－７」及びリファレンス電圧「Ｖｒｅｆ１９」のポイントからＤＱＳディレイタップ「８」及びリファレンス電圧「Ｖｒｅｆ１９」のポイントまでの１４個のポイントがインクリメントされる。この結果、ポイントＸの右側タップ数は「１４」と求まる。

【0098】

そして、ＤＱＳディレイタップ及びリファレンス電圧の全ての組合せに対応するマトリクス上の全てのポイントが選択されるまで（ステップＳ１０５Ｎｏ）、上記のステップＳ１０３及び上記のステップＳ１０４の処理が繰り返される。

【0099】

この結果、マトリクス上の各ポイントから共通アイパターンの上下左右の４方向の境界までの余白数が上側コード数、下側コード数、左側タップ数及び右側タップ数の４つのマップとして得られる。

【0100】

図２８は、上側コード数のマップの一例を示す図である。図２９は、下側コード数のマップの一例を示す図である。図３０は、左側タップ数のマップの一例を示す図である。図３１は、右側タップ数のマップの一例を示す図である。図２８～図３１に示す４つのマップの各ポイントには、図１１に示されたマトリクス上のポイントごとに算出された上側コード数、下側コード数、左側タップ数及び右側タップ数がプロットされる。さらに、図２８～図３１に枠線で囲って示されたポイントＸの例で言えば、図２７を用いて説明した通りに算出された上側コード数「５」が図２８に示す上側コード数のマップ上のポイントＸの位置にマッピングされる。また、図２７を用いて説明した通りに算出された下側コード数「９」が図２９に示す下側コード数のマップ上のポイントＸの位置にマッピングされる。さらに、図２７を用いて説明した通りに算出された左側タップ数「５」が図３０に示す左側タップ数のマップ上のポイントＸの位置にマッピングされる。また、図２７を用いて説明した通りに算出された右側タップ数「１４」が図３１に示す右側タップ数のマップ上のポイントＸの位置にマッピングされる。

【0101】

図２５の説明に戻り、マトリクス上の全てのポイントが選択された場合（ステップＳ１０５Ｙｅｓ）、抽出部１２は、マトリクス上のポイントごとに上下左右の余白数のうち最小値を抽出する（ステップＳ１０６）。

【0102】

例えば、Ｖｒｅｆ０～Ｖｒｅｆ３１の範囲のリファレンス電圧を縦軸とし、－１６～１５の範囲のＤＱＳディレイタップを横軸とするマトリクス上のポイントごとに、次のような処理が実行される。すなわち、図２８に示された上側コード数、図２９に示された下側コード数、図３０に示された左側タップ数及び図３１に示された右側タップ数のうち最小値が余白最小値として抽出される。この結果、図３２に示す余白最小値のマップが得られる。

【0103】

図３２は、余白最小値のマップの一例を示す図である。図３２には、図２８に示す上側コード数のマップ、図２９に示す下側コード数のマップ、図３０に示す左側タップ数のマップおよび図３１に示す右側タップ数のマップから作成された余白最小値のマップが示されている。例えば、図３２に枠線で示されたポイントＸの例で言えば、図２８に示された上側コード数「５」、図２９に示された下側コード数「９」、図３０に示された左側タップ数「５」及び図３１に示された右側タップ数「１４」のうち最小値「５」が余白最小値として抽出される。

【0104】

図２５の説明に戻り、抽出部１２は、ステップＳ１０６でポイントごとに抽出された余白最小値のうち最大値Ｐに対応する最大ポイントを抽出する（ステップＳ１０７）。例えば、図３２に示す余白最小値のマップの例で言えば、最大値Ｐは「７」である。このため、上記のステップＳ１０７では、余白最小値の最大値Ｐがプロットされた１６個のポイント、すなわち図３２に白黒の反転表示で最大値「７」がプロットされた１６個のポイントが抽出される。

【0105】

続いて、判定部１３は、ステップＳ１０７で抽出された最大ポイントごとに、上下のコード数の差および左右のタップ数の差の合計値Ｑを算出する（ステップＳ１０８）。以下、上下のコード数の差のことを「上下のバランス値」と記載し、左右のタップ数の差のことを「左右のバランス値」と記載すると共に上下のバランス値および左右のバランス値の合計値のことを「上下左右のバランス値」と記載する場合がある。ここで言う「バランス値」とは、上下対称、左右対称または上下左右対称の度合いを指し、例えば、バランス値が「０」に近づくにつれて対称に近づき、バランス値が大きくにつれて非対称の度合いが大きくなる。

【0106】

図３３は、上下のバランス値のマップの一例を示す図である。図３３には、図３２に示された余白最小値のマップから抽出された１６個の最大ポイントごとに上下のバランス値がプロットされている。さらに、図３３には、１６個の最大ポイントのうち１つの最大ポイントｐ１が枠線で示されている。図３３に示す最大ポイントｐ１を例に挙げれば、ポイントｐ１の上下のバランス値は、ポイントｐ１の上側コード数および下側コード数の差から算出される。例えば、ポイントｐ１の上側には、ＤＱＳディレイタップ「－４」及びリファレンス電圧「Ｖｒｅｆ１９」のポイントからＤＱＳディレイタップ「－４」及びリファレンス電圧「Ｖｒｅｆ２４」のポイントまで６つのポイントが存在する。このため、ポイントｐ１の上側コード数は「６」と求まる。一方、ポイントｐ１の下側には、ＤＱＳディレイタップ「－４」及びリファレンス電圧「Ｖｒｅｆ１７」のポイントからＤＱＳディレイタップ「－４」及びリファレンス電圧「Ｖｒｅｆ１１」のポイントまで７つのポイントが存在する。このため、ポイントｐ１の下側コード数は「７」と求まる。この結果、ポイントｐ１の上下のバランス値は、ポイントｐ１の上側コード数「６」及び下側コード数「７」の差の絶対値｜６－７｜を計算することで、「１」と求まる。

【0107】

図３４は、左右のバランス値のマップの一例を示す図である。図３４には、図３２に示された余白最小値のマップから抽出された１６個の最大ポイントごとに左右のバランス値がプロットされている。さらに、図３４にも、１６個の最大ポイントのうち１つの最大ポイントｐ１が枠線で示されている。図３４に示す最大ポイントｐ１を例に挙げれば、ポイントｐ１の左右のバランス値は、ポイントｐ１の左側タップ数および右側タップ数の差から算出される。例えば、ポイントｐ１の左側には、ＤＱＳディレイタップ「－５」及びリファレンス電圧「Ｖｒｅｆ１８」のポイントからＤＱＳディレイタップ「－１２」及びリファレンス電圧「Ｖｒｅｆ１８」のポイントまで８つのポイントが存在する。このため、ポイントｐ１の左側タップ数は「８」と求まる。一方、ポイントｐ１の右側には、ＤＱＳディレイタップ「－３」及びリファレンス電圧「Ｖｒｅｆ１８」のポイントからＤＱＳディレイタップ「６」及びリファレンス電圧「Ｖｒｅｆ１８」のポイントまで１０個のポイントが存在する。このため、ポイントｐ１の右側タップ数は「１０」と求まる。この結果、ポイントｐ１の左右のバランス値は、ポイントｐ１の左側タップ数「８」及び右側タップ数「１０」の差の絶対値｜８－１０｜を計算することで、「２」と求まる。

【0108】

図３５は、上下左右のバランス値のマップの一例を示す図である。図３５には、図３２に示された余白最小値のマップから抽出された１６個の最大ポイントごとに上下左右のバランス値、例えば図３３に示された上下のバランス値および図３４に示された左右のバランス値の合計値Ｑがプロットされている。さらに、図３５には、１６個の最大ポイントのうち１つの最大ポイントｐ２が白黒の反転表示で示されている。図３５に示す最大ポイントｐ２を例に挙げれば、ポイントｐ２の上下左右のバランス値は、ポイントｐ２の上下のバランス値および左右のバランス値から算出される。すなわち、ポイントｐ２の上下左右のバランス値は、ポイントｐ２の上下のバランス値「１」と、ポイントｐ２の左右のバランス値「０」との合計値、例えば「１＋０」を計算することで、「１」と求まる。

【0109】

図２５の説明に戻り、判定部１３は、ステップＳ１０７で抽出された最大ポイントのうち、ステップＳ１０８で算出された上下左右のバランス値Ｑの最小値Ｑｍｉｎとなる最大ポイントを抽出する（ステップＳ１０９）。その上で、判定部１３は、上下左右のバランス値Ｑの最小値Ｑｍｉｎが所定の閾値Ｔｈ１、例えば「２」以下であるか否かを判定する（ステップＳ１１０）。

【0110】

ここで、上下左右のバランス値Ｑの最小値Ｑｍｉｎが上記の閾値Ｔｈ１以下である場合（ステップＳ１１０Ｙｅｓ）、上下左右のバランス値Ｑの最小値Ｑｍｉｎに対応する最大ポイントは、上下左右のバランスが良いと判断できる。この場合、図２６に示すステップＳ１１３の処理へ移行する。

【0111】

例えば、図３５に示す上下左右のバランス値のマップの例で言えば、ＤＱＳディレイタップ「－３」及びリファレンス電圧「Ｖｒｅｆ１８」に位置する最大ポイントｐ２における上下左右のバランス値「１」が最小値Ｑｍｉｎとなる。この最大ポイントｐ２の上下左右のバランス値「１」は、閾値Ｔｈ１の一例である「２」以下である。この場合、最大ポイントｐ２をデシジョンポイントの設定を用いる側面から、図２６に示すステップＳ１１３の処理へ移行する。したがって、本実施例では、上記の従来技術１のように、上下のバランスが悪いポイント、すなわちＤＱＳディレイタップ「－４」及びリファレンス電圧「Ｖｒｅｆ１５」がデシジョンポイントの設定に用いられる事態に陥るのを抑制できる。

【0112】

一方、上下左右のバランス値Ｑの最小値Ｑｍｉｎが上記の閾値Ｔｈ１を超える場合（ステップＳ１１０Ｎｏ）、上下左右のバランス値Ｑの最小値Ｑｍｉｎに対応する最大ポイントは、上下左右のバランスが悪いと判断できる。この場合、直ちにステップＳ１１３には移行しない。すなわち、判定部１３は、ステップＳ１１０の判定が行われたポイントの余白最小値が最大値Ｐであるか否かをさらに判定する（ステップＳ１１１）。

【0113】

このとき、ステップＳ１１０の判定が行われたポイントの余白最小値が最大値Ｐである場合（ステップＳ１１１Ｙｅｓ）、抽出部１２は、ステップＳ１０６でポイントごとに抽出された余白最小値のうち最大値Ｐに準ずる準最大値（Ｐ－１）となる準最大ポイントを抽出する（ステップＳ１１２）。なお、ステップＳ１１０の判定が行われたポイントの余白最小値が最大値Ｐでない場合（ステップＳ１１１Ｎｏ）、図２６に示すステップＳ１１３の処理へ移行する。

【0114】

このように、上下左右のバランス値Ｑの最小値Ｑｍｉｎに対応する最大ポイントを直ちにデシジョンポイントの設定に用いないのは、余白最小値の最大値Ｐとなる最大ポイントで上下左右のバランスが必ずしも最良とならない場合があるからである。そうであるからと言って、余白最小値の最大値Ｐからの減算を無制限に認める場合、たとえ上下左右のバランスが向上したとしても上下左右の特定の方向で共通アイパターンの境界からの余白が短くなる。

【0115】

このことから、本実施例では、余白最小値の最大値Ｐに準ずる準最大値に対応する準最大ポイントに絞ってデシジョンポイントの候補とすることを認める。以下では、あくまで一例として、余白最小値の最大値Ｐに準最大値として最大値Ｐに次ぐ値（Ｐ－１）のみを許可する例を挙げるが、最大値Ｐに準ずる値であればよく、準最大値（Ｐ－１）から準最大値（Ｐ－α）までの逸脱を許可することもできる。

【0116】

図３６は、共通アイパターンの他の一例を示す図である。図３６には、図１１に示された共通アイパターンとは異なる共通アイパターンが示されている。図３６に示すマトリクスには、当該マトリクス上のポイントごとに、図示しない４ランク分のメモリブロックの読み出し結果の合計値がプロットされている。図３６に示す共通アイパターンを用いて上側コード数、下側コード数、左側タップ数及び右側タップ数などの上下左右の余白数が算出される。例えば、図３６に枠線で示されたＤＱＳディレイタップ「－８」及びリファレンス電圧「Ｖｒｅｆ１８」に位置するポイントＹの例で言えば、上下左右の４方向の余白数は次のように算出できる。

【0117】

例えば、ポイントＹの上側コード数が算出される場合、ポイントＹの上側に位置する伝送成功に対応する「０」のポイントが計数される。この場合、ＤＱＳディレイタップ「－８」及びリファレンス電圧「Ｖｒｅｆ１９」のポイントからＤＱＳディレイタップ「－８」及びリファレンス電圧「Ｖｒｅｆ２６」のポイントまでの８つのポイントがインクリメントされる。この結果、ポイントＹの上側コード数は「８」と求まる。

【0118】

また、ポイントＹの下側コード数が算出される場合、ポイントＹの下側に位置する伝送成功に対応する「０」のポイントが計数される。この場合、ＤＱＳディレイタップ「－８」及びリファレンス電圧「Ｖｒｅｆ１７」のポイントからＤＱＳディレイタップ「－８」及びリファレンス電圧「Ｖｒｅｆ１０」のポイントまでの８つのポイントがインクリメントされる。この結果、ポイントＹの上側コード数は「８」と求まる。

【0119】

さらに、ポイントＹの左側タップ数が算出される場合、ポイントＹの左側に位置する伝送成功に対応する「０」のポイントが計数される。この場合、ＤＱＳディレイタップ「－９」及びリファレンス電圧「Ｖｒｅｆ１８」のポイントからＤＱＳディレイタップ「－１６」及びリファレンス電圧「Ｖｒｅｆ１８」のポイントまでの８つのポイントがインクリメントされる。この結果、ポイントＹの左側タップ数は「８」と求まる。

【0120】

また、ポイントＹの右側タップ数が算出される場合、ポイントＹの右側に位置する伝送成功に対応する「０」のポイントが計数される。この場合、ＤＱＳディレイタップ「－７」及びリファレンス電圧「Ｖｒｅｆ１８」のポイントからＤＱＳディレイタップ「４」及びリファレンス電圧「Ｖｒｅｆ１８」のポイントまでの１２個のポイントがインクリメントされる。この結果、ポイントＸの右側タップ数は「１２」と求まる。

【0121】

このように例示されたポイントＹの他、マトリクス上の各ポイントから共通アイパターンの上下左右の４方向の境界までの余白数が算出された結果、上側コード数、下側コード数、左側タップ数及び右側タップ数の４つのマップとして得られる。その後、マトリクス上のポイントごとに、上側コード数、下側コード数、左側タップ数及び右側タップ数のうち最小値が余白最小値として抽出される。この結果、図３７に示す余白最小値のマップが得られる。

【0122】

図３７は、余白最小値のマップの一例を示す図である。例えば、図３６に枠線で示されたポイントＹの例で言えば、上側コード数「８」、下側コード数「８」、左側タップ数「８」及び右側タップ数「１２」のうち最小値「８」が余白最小値として抽出される。ここで、図３７に示す余白最小値のマップの例で言えば、最大値Ｐは「８」であり、最大値Ｐを持つのはポイントＹだけである。このため、ポイントＹだけが最大ポイントとして抽出された後、上下のバランス値、左右のバランス値および上下左右のバランス値が算出される。すなわち、最大ポイントＹの上側コード数および下側コード数は、いずれも「８」であるので、最大ポイントＹの上下のバランス値は「０」と求まる。また、最大ポイントＹの左側タップ数が「８」である一方で、最大ポイントＹの右側コード数は「１２」である。このため、最大ポイントＹの左右のバランス値は、ポイントＹの左側タップ数「８」及び右側タップ数「１２」の差の絶対値｜８－１２｜を計算することで、「４」と求まる。さらに、最大ポイントＹの上下左右のバランス値は、最大ポイントＹの上下のバランス値「０」と、最大ポイントＹの左右のバランス値「４」との合計値、例えば「０＋４」を計算することで、「４」と求まる。

【0123】

ここで、ポイントＹしか最大ポイントとして抽出されていないことから、最大ポイントＹは、図３６に示す共通アイパターンにおいて上下左右のバランス値Ｑの最小値Ｑｍｉｎとなる。そして、最大ポイントＹの上下左右のバランス値「４」は、上記の閾値Ｔｈ１「２」を超える。この結果、最大ポイントＹは、上下左右のバランスが悪いと判断される。

【0124】

このように例示された最大ポイントＹのように、余白最小値の最大値Ｐを有する最大ポイントの中で上下左右のバランス値Ｑの最小値Ｑｍｉｎを有するからとって必ずしも共通アイパターン上で上下左右のバランスが優れているとは限らない。

【0125】

この場合、図２５に示すステップＳ１１２の手順に従って、図３７に示された余白最小値のうち最大値Ｐに準ずる準最大値（Ｐ－１）となる準最大ポイントが抽出される。例えば、図３７に示す余白最小値のマップの例で言えば、準最大値（Ｐ－１）は「７」である。このため、上記のステップＳ１１２では、余白最小値の準最大値（Ｐ－１）がプロットされた１４個のポイント、すなわち図３７に枠線および下線で示された準最大値「７」がプロットされた１４個のポイントが抽出される。これら１４個の準最大ポイントにも上記のステップＳ１０８及び上記のステップＳ１０９の処理が実行される。

【0126】

図３８は、上下のバランス値のマップの一例を示す図である。図３８には、図３７に示された余白最小値のマップから抽出された１４個の準最大ポイントごとに上下のバランス値がプロットされている。さらに、図３８には、１４個の準最大ポイントのうち１つの準最大ポイントｑ１が枠線で示されている。図３８に示す準最大ポイントｑ１を例に挙げれば、ポイントｑ１の上下のバランス値は、ポイントｑ１の上側コード数および下側コード数の差から算出される。例えば、ポイントｑ１の上側コード数は「６」であり、また、ポイントｑ１の下側コード数は「７」と求まる。このため、ポイントｑ１の上下のバランス値は、ポイントｑ１の上側コード数「６」及び下側コード数「７」の差の絶対値｜６－７｜を計算することで、「１」と求まる。

【0127】

図３９は、左右のバランス値のマップの一例を示す図である。図３９には、図３７に示された余白最小値のマップから抽出された１４個の準最大ポイントごとに左右のバランス値がプロットされている。さらに、図３９にも、１４個の準最大ポイントのうち１つの準最大ポイントｑ１が枠線で示されている。図３９に示す準最大ポイントｑ１を例に挙げれば、ポイントｑ１の左右のバランス値は、ポイントｐ１の左側タップ数および右側タップ数の差から算出される。例えば、ポイントｑ１の左側タップ数は「９」であり、ポイントｑ１の右側タップ数は「９」である。このため、ポイントｑ１の左右のバランス値は、ポイントｑ１の左側タップ数「９」及び右側タップ数「９」の差の絶対値｜９－９｜を計算することで、「０」と求まる。

【0128】

図４０は、上下左右のバランス値のマップの一例を示す図である。図４０には、図３７に示された余白最小値のマップから抽出された１４個の準最大ポイントごとに上下左右のバランス値、例えば図３８に示された上下のバランス値および図３９に示された左右のバランス値の合計値Ｑがプロットされている。さらに、図４０には、上下左右のバランス値Ｑが最小値となる２つの準最大ポイントｑ１及びｑ２が枠線で示されている。例えば、図４０に示す準最大ポイントｑ１を例に挙げれば、ポイントｑ１の上下左右のバランス値は、ポイントｑ１の上下のバランス値および左右のバランス値から算出される。すなわち、ポイントｑ１の上下左右のバランス値は、ポイントｑ１の上下のバランス値「１」と、ポイントｑ１の左右のバランス値「０」との合計値、例えば「１＋０」を計算することで、「１」と求まる。また、例えば、図４０に示す準最大ポイントｑ２を例に挙げれば、ポイントｑ２の上下左右のバランス値は、ポイントｑ２の上下のバランス値および左右のバランス値から算出される。すなわち、ポイントｑ２の上下左右のバランス値は、ポイントｑ２の上下のバランス値「１」と、ポイントｑ２の左右のバランス値「０」との合計値、例えば「１＋０」を計算することで、「１」と求まる。

【0129】

ここで、図４０に示す上下左右のバランス値のマップの例で言えば、準最大ポイントｑ１及び準最大ポイントｑ２における上下左右のバランス値「１」が最小値Ｑｍｉｎとなる。これら準最大ポイントｑ１及び準最大ポイントｑ２の上下左右のバランス値「１」は、閾値Ｔｈ１の一例である「２」以下である。この場合、準最大ポイントｑ１及び準最大ポイントｑ２は、上下左右のバランスが良いと判断される。

【0130】

図２６の説明に戻り、準最大ポイントの上下左右のバランス値Ｑの最小値Ｑｍｉｎが上記の閾値Ｔｈ１以下である場合（ステップＳ１１０Ｙｅｓ）、図２６に示すステップＳ１１３の処理へ移行する。また、準最大ポイントの上下左右のバランス値Ｑの最小値Ｑｍｉｎが上記の閾値Ｔｈ１以下でない場合（ステップＳ１１０Ｎｏ）であっても、これ以上の余白最小値の最大値Ｐからの減算は実施されない。すなわち、ステップＳ１１１の分岐でＮｏに進み、図２６に示すステップＳ１１３の処理へ移行する。

【0131】

そして、上下左右のバランス値Ｑの最小値Ｑｍｉｎとなる最大ポイント又は準最大ポイントが１つである場合（ステップＳ１１３Ｎｏ）、他に選択肢がない。それ故、設定部１４は、上下左右のバランス値Ｑの最小値Ｑｍｉｎとなる最大ポイント又は準最大ポイントをデシジョンポイントに設定し（ステップＳ１１８）、処理を終了する。

【0132】

例えば、図３５に示された上下左右のバランス値のマップの例で言えば、上下左右のバランス値「１」の最小値Ｑｍｉｎである最大ポイントは、最大ポイントｐ２の１つである。この場合、最大ポイントｐ２がデシジョンポイントに設定される。

【0133】

一方、上下左右のバランス値Ｑの最小値Ｑｍｉｎとなる最大ポイント又は準最大ポイントが複数である場合（ステップＳ１１３Ｙｅｓ）、設定部１４は、次のような処理を実行する。すなわち、設定部１４は、上下左右のバランス値Ｑの最小値Ｑｍｉｎとなる最大ポイント又は準最大ポイントのうちＤＱＳディレイタップが最小であるポイントＱ１およびＤＱＳディレイタップが最大であるポイントＱ２を抽出する（ステップＳ１１４）。

【0134】

例えば、図４０に示す上下左右のバランス値のマップの例で言えば、準最大ポイントｑ１のＤＱＳディレイタップが「－６」であり、また、準最大ポイントｑ２のＤＱＳディレイタップが「－５」である。このため、ＤＱＳディレイタップが準最大ポイントｑ２よりも小さい結果として、最小となる準最大ポイントｑ１がポイントＱ１として抽出される。一方、ＤＱＳディレイタップが準最大ポイントｑ１よりも大きい結果として、最大となる準最大ポイントｑ２がポイントＱ２として抽出される。

【0135】

なお、ここでは、最小または最大のＤＱＳディレイタップを有するポイントが１つである例を挙げたが、最小または最大のＤＱＳディレイタップが複数存在する場合も想定できる。例えば、最小のＤＱＳディレイタップを有するポイントが複数存在する場合、複数のポイントの中でリファレンス電圧が最小であるポイントがポイントＱ１として抽出される。一方、最大のＤＱＳディレイタップを有するポイントが複数存在する場合、複数のポイントの中でリファレンス電圧が最大であるポイントがポイントＱ２として抽出される。換言すれば、上下左右のバランス値Ｑの最小値Ｑｍｉｎとなるポイントのうち、最も左下寄りに位置するポイントがポイントＱ１として抽出されると共に、最も右上寄りに位置するポイントがポイントＱ２として抽出される。

【0136】

図２６の説明に戻り、設定部１４は、ステップＳ１１４で抽出されたポイントＱ１及びポイントＱ２の中心に対応する中心ポイントＲを算出する（ステップＳ１１５）。このとき、互いが隣接する２つのポイントのうちＤＱＳディレイタップが小さい方のポイントを中心ポイントＲに優先する側面から、設定部１４は、ＤＱＳディレイタップやリファレンス電圧の小数点を切り捨てる計算により中心Ｒを算出することができる。また、ポイントＱ１及びポイントＱ２が隣接する場合、設定部１４は、上記の計算を省略してポイントＱ１を中心ポイントＲとして選択することもできる。

【0137】

そして、設定部１４は、ステップＳ１１５で算出された中心ポイントＲの上下左右のバランス値と、上記のステップＳ１１０Ｙｅｓの分岐に進んだ最大ポイント又は準最大ポイントが有する上下左右のバランス値Ｑの最小値Ｑｍｉｎとを比較する（ステップＳ１１６）。なお、上記のステップＳ１１１Ｎｏの分岐を経由する場合、最大ポイント及び準最大ポイントのうち上下左右のバランス値Ｑの最小値Ｑｍｉｎを抽出して比較してもよい。

【0138】

ここで、中心ポイントＲの上下左右のバランス値および最小値Ｑｍｉｎが同値である場合（ステップＳ１１６Ｙｅｓ）、設定部１４は、ステップＳ１１５で算出された中心ポイントＲをデシジョンポイントに設定し（ステップＳ１１８）、処理を終了する。

【0139】

一方、中心ポイントＲの上下左右のバランス値が最小値Ｑｍｉｎ未満である場合（ステップＳ１１６Ｎｏ）、設定部１４は、ポイントＱ１の次にＤＱＳディレイタップが小さいポイント、すなわちＤＱＳディレイタップが２番目に小さいポイントをポイントＱ１′として再抽出する（ステップＳ１１７）。

【0140】

そして、ステップＳ１１５に戻り、ステップＳ１１７で再抽出されたポイントＱ１′及びポイントＱ２の中心に対応する中心ポイントＲが改めて算出される。その後、ステップＳ１１５で算出される中心ポイントＲの上下左右のバランス値が最小値Ｑｍｉｎと同値となるまで（ステップＳ１１６Ｎｏ）、再抽出の基準に用いるＤＱＳディレイタップの値の順位をインクリメントしつつ、上記のステップＳ１１７および上記のステップＳ１１５の処理がループされる。

【0141】

［効果の一側面］
上述してきたように、本実施例に係る情報処理装置１は、共通アイパターンの上下左右の境界までの余白最小値が最大となる最大ポイントのうち上下左右の余白数のバランスが所定の基準を満たす最大ポイントをデシジョンポイントに設定する。それ故、共通アイパターンの境界からの余白のサイズ及び共通アイパターン上の上下左右の余白のバランスの両面で優れたポイントをデシジョンポイントに設定することができる。したがって、本実施例に係る情報処理装置１によれば、デシジョンポイントを適切に設定することが可能である。

【0142】

さらに、本実施例に係る情報処理装置１は、基準を満たす最大ポイントが存在しない場合、余白最小値が最大値に準ずる準最大ポイントのうち上下左右の余白数のバランスが所定の基準を満たす準最大ポイントをデシジョンポイントに設定する。したがって、本実施例に係る情報処理装置１によれば、共通アイパターンの境界からの余白のサイズが準最大限に維持しつつ、共通アイパターン上の上下左右の余白のバランスがより優れたポイントをデシジョンポイントに設定することが可能である。

【0143】

以上の実施例を含む実施形態に関し、さらに以下の付記を開示する。

【0144】

（付記１）信号の値を判定するのに用いるリファレンス値と、前記信号のメモリアクセスのディレイ値の組合せごとに前記信号の伝送結果を取得し、
前記伝送結果が伝送成功である前記組合せのうち前記伝送結果が伝送成功である組合せと前記伝送結果が伝送失敗である組合せの境界までの差分であって前記リファレンス値の差分及び前記ディレイ値の差分の最小値が最大値となる最大ポイントを抽出し、
前記最大ポイントのうち前記リファレンス値の差分と前記ディレイ値の差分とのバランスが所定の基準を満たす最大ポイントをデシジョンポイントに設定する、
処理をプロセッサが実行するキャリブレーション方法。

【0145】

（付記２）前記抽出する処理は、前記基準を満たす最大ポイントが存在しない場合、前記最小値が前記最大値に準ずる準最大値となる準最大ポイントを抽出し、
前記設定する処理は、前記準最大ポイントのうち前記リファレンス値の差分と前記ディレイ値の差分とのバランスが所定の基準を満たす準最大ポイントをデシジョンポイントに設定することを特徴とする付記１に記載のキャリブレーション方法。

【0146】

（付記３）前記設定する処理は、前記リファレンス値の前記境界までの両側の差分の差と、前記ディレイ値の前記境界までの両側の差分の差との合計値が所定の閾値以下である最大ポイントをデシジョンポイントに設定することを特徴とする付記１又は２に記載のキャリブレーション方法。

【0147】

（付記４）前記取得する処理は、各メモリモジュールのランクごとに各ポイントの前記信号の前記伝送結果を取得し、
前記抽出する処理は、各ランクで共通して前記伝送結果が伝送成功である組合せに対応する共通組合せを用いて前記最大ポイントを抽出することを特徴とする付記１に記載のキャリブレーション方法。

【0148】

（付記５）信号の値を判定するのに用いるリファレンス値と、前記信号のメモリアクセスのディレイ値との組合せごとに前記信号の伝送結果を取得する取得部と、
前記伝送結果が伝送成功である前記組合せのうち前記伝送結果が伝送成功である組合せと前記伝送結果が伝送失敗である組合せの境界までの差分であって前記リファレンス値の差分及び前記ディレイ値の差分の最小値が最大値となる最大ポイントを抽出する抽出部と、
前記最大ポイントのうち前記リファレンス値の差分と前記ディレイ値の差分とのバランスが所定の基準を満たす最大ポイントをデシジョンポイントに設定する設定部と、
を有する情報処理装置。

【0149】

（付記６）前記抽出部は、前記基準を満たす最大ポイントが存在しない場合、前記最小値が前記最大値に準ずる準最大値となる準最大ポイントを抽出し、
前記設定部は、前記準最大ポイントのうち前記リファレンス値の差分と前記ディレイ値の差分とのバランスが所定の基準を満たす準最大ポイントをデシジョンポイントに設定することを特徴とする付記５に記載の情報処理装置。

【0150】

（付記７）前記設定部は、前記リファレンス値の前記境界までの両側の差分の差と、前記ディレイ値の前記境界までの両側の差分の差との合計値が所定の閾値以下である最大ポイントをデシジョンポイントに設定することを特徴とする付記５又は６に記載の情報処理装置。

【0151】

（付記８）前記取得部は、各メモリモジュールのランクごとに各ポイントの前記信号の前記伝送結果を取得し、
前記抽出部は、各ランクで共通して前記伝送結果が伝送成功である組合せに対応する共通組合せを用いて前記最大ポイントを抽出することを特徴とする付記５に記載の情報処理装置。

【0152】

（付記９）信号の値を判定するのに用いるリファレンス値と、前記信号のメモリアクセスのディレイ値との組合せごとに前記信号の伝送結果を取得し、
前記伝送結果が伝送成功である前記組合せのうち前記伝送結果が伝送成功である組合せと前記伝送結果が伝送失敗である組合せの境界までの差分であって前記リファレンス値の差分及び前記ディレイ値の差分の最小値が最大値となる最大ポイントを抽出し、
前記最大ポイントのうち前記リファレンス値の差分と前記ディレイ値の差分とのバランスが所定の基準を満たす最大ポイントをデシジョンポイントに設定する、
処理をプロセッサが実行するキャリブレーションプログラム。

【0153】

（付記１０）前記抽出する処理は、前記基準を満たす最大ポイントが存在しない場合、前記最小値が前記最大値に準ずる準最大値となる準最大ポイントを抽出し、
前記設定する処理は、前記準最大ポイントのうち前記リファレンス値の差分と前記ディレイ値の差分とのバランスが所定の基準を満たす準最大ポイントをデシジョンポイントに設定することを特徴とする付記９に記載のキャリブレーションプログラム。

【0154】

（付記１１）前記設定する処理は、前記リファレンス値の前記境界までの両側の差分の差と、前記ディレイ値の前記境界までの両側の差分の差との合計値が所定の閾値以下である最大ポイントをデシジョンポイントに設定することを特徴とする付記９又は１０に記載のキャリブレーションプログラム。

【0155】

（付記１２）前記取得する処理は、各メモリモジュールのランクごとに各ポイントの前記信号の伝送結果を取得し、
前記抽出する処理は、各ランクで共通して前記伝送結果が伝送成功である組合せに対応する共通組合せを用いて前記最大ポイントを抽出することを特徴とする付記９に記載のキャリブレーションプログラム。

【符号の説明】

【0156】

１ 情報処理装置
１０ ＣＰＵ
１１ 取得部
１２ 抽出部
１３ 判定部
１４ 設定部
２０ メモリコントローラ
３０ Ｉ／Ｏ回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】