特許 7393312 半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-28

(45)【発行日】2023-12-06

(54)【発明の名称】半導体装置及びその製造方法

(51)【国際特許分類】

   H01L 23/48 20060101AFI20231129BHJP

【ＦＩ】

H01L23/48 P

【請求項の数】 5

(21)【出願番号】P 2020155454

(22)【出願日】2020-09-16

(65)【公開番号】P2022049315

(43)【公開日】2022-03-29

【審査請求日】2022-06-23

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110004026

【氏名又は名称】弁理士法人ｉＸ

(72)【発明者】

【氏名】田靡 京

【審査官】高橋 優斗

(56)【参考文献】

【文献】国際公開第２０１８／１８０２５５（ＷＯ，Ａ１）

【文献】特開平０８－１２５０８８（ＪＰ，Ａ）

【文献】特開２０１９－０８７７４１（ＪＰ，Ａ）

【文献】国際公開第２０１５／１４１１１４（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ２３／４８

Ｈ０１Ｌ２３／５０

(57)【特許請求の範囲】

【請求項1】

半導体素子と、
前記半導体素子を覆う絶縁部と、
第１方向において前記絶縁部と重なる第１導電部及び前記絶縁部から露出した第２導電部を含み、前記半導体素子と電気的に接続された端子であって、前記第２導電部は、
前記第１方向に垂直な第２方向と交差し且つ金属層が設けられた端面と、前記第１方向及び前記第２方向に垂直な第３方向と交差する第１面及び第２面と、を有し、前記端面の前記第３方向における一端は前記第１面の前記第２方向における一端と接し、前記端面の前記第３方向における他端は前記第２面の前記第２方向における一端と接し、前記端面は前記第１導電部に向けて窪んだ、第１部分と、
前記第２方向において前記第１部分と前記第１導電部との間に設けられた第２部分と、
を含み、前記第３方向における前記第１部分の長さは前記第３方向における前記第２部分の長さよりも短い、前記端子と、
を備えた半導体装置。

【請求項2】

前記端面と前記第１面との間の角度及び前記端面と前記第２面との間の角度は、２０度よりも大きく９０度よりも小さい、請求項１記載の半導体装置。

【請求項3】

前記第２部分は、
前記第１面の前記第２方向における他端と連なる第３面と、
前記第２面の前記第２方向における他端と連なる第４面と、
を有し、
前記第１面の前記他端及び前記第２面の前記他端は、湾曲している、請求項１又は２に記載の半導体装置。

【請求項4】

前記半導体素子の下に設けられた第１部材と、
前記半導体素子の上に設けられ、互いに離れた第２部材及び第３部材と、
複数の前記端子と、を備え、
前記複数の端子は、前記第１部材と電気的に接続された第１端子と、前記第２部材と電気的に接続された第２端子と、前記第３部材と電気的に接続された第３端子と、を含む、請求項１～３のいずれか１つに記載の半導体装置。

【請求項5】

半導体素子が接合される接合部分と、
第２方向に延び、前記第２方向に垂直な第３方向に並び、それぞれが端子に成形される複数の端子部分と、
隣り合う前記端子部分の前記第２方向における端部同士を連結する連結部分と、
を含み、それぞれの前記端子部分は前記第２方向と交差し且つ前記接合部分に向けて窪んだ端面を有する、リードフレームを用意し、
前記接合部分の上に、前記半導体素子を接合し、
前記端面に、金属層を形成し、
前記端部の前記第３方向における長さが前記端子部分の他の部分の前記第３方向における長さよりも短くなるように、前記連結部分及びそれぞれの前記端部の一部を除去し、
前記連結部分及び前記端部の前記一部の除去により、前記第３方向と交差する第１面及び第２面が前記端部に形成され、前記端面の前記第３方向における一端は前記第１面の前記第２方向における一端と接し、前記端面の前記第３方向における他端は前記第２面の前記第２方向における一端と接する、半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置及びその製造方法に関する。

【背景技術】

【0002】

metal-oxide-semiconductor field-effect transistor（ＭＯＳＦＥＴ）などの半導体装置は、電力変換等の用途に用いられる。半導体装置の特性の向上が求められている。

【先行技術文献】

【特許文献】

【0003】

【文献】特許第２８６６８１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、特性を向上可能な半導体装置及びその製造方法を提供することである。

【課題を解決するための手段】

【0005】

実施形態に係る半導体装置は、半導体素子と、絶縁部と、端子と、を備える。前記絶縁部は、前記半導体素子を覆う。前記端子は、第１方向において前記絶縁部と重なる第１導電部及び前記絶縁部から露出した第２導電部を含む。前記端子は、前記半導体素子と電気的に接続されている。前記第２導電部は、第１部分及び第２部分を含む。前記第１部分は、前記第１方向に垂直な第２方向と交差し且つ金属層が設けられた端面を有する。前記端面は前記第１導電部に向けて窪んでいる。前記第２部分は、前記第２方向において前記第１部分と前記第１導電部との間に設けられている。前記第１方向及び前記第２方向に垂直な第３方向における前記第１部分の長さは、前記第３方向における前記第２部分の長さよりも短い。

【図面の簡単な説明】

【0006】

【図1】実施形態に係る半導体装置を表す平面図である。

【図2】図１のII－II断面図である。

【図3】図１のIII－III断面図である。

【図4】実施形態に係る半導体装置の端子を表す平面図及び断面図である。

【図5】実施形態に係る半導体装置の製造方法を表す平面図である。

【図6】実施形態に係る半導体装置の製造方法を表す平面図である。

【図7】実施形態に係る半導体装置の製造方法を表す平面図である。

【図8】実施形態に係る半導体装置の製造方法を表す平面図である。

【図9】参考例及び実施形態に係る製造方法及び半導体装置を表す平面図である。

【図10】別の参考例及び実施形態に係る半導体装置を表す平面図及び断面図である。

【図11】実施形態に係る半導体装置の製造工程を表す平面図である。

【発明を実施するための形態】

【0007】

以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

【0008】

図１は、実施形態に係る半導体装置を表す平面図である。
図１に表したように、実施形態に係る半導体装置１００は、半導体素子１、絶縁部５、端子１０、第１部材２１、第２部材２２、及び第３部材２３を含む。図１では、絶縁部５が破線で表されている。

【0009】

実施形態の説明では、ＸＹＺ直交座標系を用いる。第１部材２１から半導体素子１に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する２方向をＸ方向（第２方向）及びＹ方向（第３方向）とする。また、説明のために、第１部材２１から半導体素子１に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、第１部材２１と半導体素子１との相対的な位置関係に基づき、重力の方向とは無関係である。

【0010】

図示した例では、半導体素子１は、ＭＯＳＦＥＴである。絶縁部５は、半導体素子１の上方及び側方を覆っている。絶縁部５は、半導体素子１を封止しても良い。端子１０は、導電性であり、半導体素子１と電気的に接続されている。他の装置との電気的接続のために、端子１０の一部は、絶縁部５に覆われておらず、外部に露出している。

【0011】

図２及び図３は、図１のII－II断面図及びIII－III断面図である。
図２及び図３に表したように、半導体素子１は、ドレイン電極１ａ、ソース電極１ｂ、ゲートパッド１ｃ、及び半導体層１ｄを含む。ドレイン電極１ａは、半導体素子１の下面に設けられている。ソース電極１ｂ及びゲートパッド１ｃは、半導体素子１の上面に設けられている。ソース電極１ｂとゲートパッド１ｃは、互いに離れており、電気的に分離されている。半導体層１ｄは、ドレイン電極１ａとソース電極１ｂとの間、及びドレイン電極１ａとゲートパッド１ｃとの間に設けられている。

【0012】

第１部材２１～第３部材２３は、導電性であり、互いに離れている。第１部材２１は、ドレイン電極１ａの下に設けられ、接合層３１ａを介してドレイン電極１ａと電気的に接続されている。第２部材２２は、ソース電極１ｂの上に設けられ、接合層３１ｂを介してソース電極１ｂと電気的に接続されている。第３部材２３は、ゲートパッド１ｃの上に設けられ、接合層３１ｃを介してゲートパッド１ｃと電気的に接続されている。

【0013】

複数の端子１０は、第１端子１０ａ、第２端子１０ｂ、及び第３端子１０ｃを含む。第１端子１０ａは、第１部材２１と電気的に接続されている。第２端子１０ｂは、第２部材２２と電気的に接続されている。第３端子１０ｃは、第３部材２３と電気的に接続されている。第１端子１０ａ～第３端子１０ｃは、第１部材２１～第３部材２３を介してそれぞれ半導体素子１と電気的に接続されている。

【0014】

第１端子１０ａ～第３端子１０ｃは、それぞれ、第１部材２１～第３部材２３と一体に形成されても良いし、第１部材２１～第３部材２３とは別個の部材として設けられても良い。図示した例では、第１端子１０ａは、第１部材２１と一体に形成されている。第２端子１０ｂは、接合層３２を介して第２部材２２と電気的に接続されている。第３端子１０ｃは、接合層３３を介して第３部材２３と電気的に接続されている。

【0015】

図４（ａ）は、実施形態に係る半導体装置の端子を表す平面図である。図４（ｂ）は、図４（ａ）のｂ－ｂ断面図である。
図４（ａ）及び図４（ｂ）に表したように、端子１０は、第１導電部１１及び第２導電部１２を含む。

【0016】

第１導電部１１は、Ｚ方向において絶縁部５と重なっている。第１導電部１１は、さらにＹ方向において絶縁部５と重なっていても良い。第１導電部１１は絶縁部５と直接接していても良いし、第１導電部１１と絶縁部５の間に別の要素が設けられても良い。第２導電部１２は、絶縁部５とは重ならず、外部に露出している。第２導電部１２は、Ｘ方向において第１導電部１１と並んでいる。

【0017】

第２導電部１２は、第１部分１２ａ及び第２部分１２ｂを含む。第１部分１２ａは、端子１０のＸ方向における端部を含む。第２部分１２ｂは、Ｘ方向において、第１導電部１１と第１部分１２ａとの間に設けられている。

【0018】

図４（ａ）に表したように、第１部分１２ａは、Ｘ方向と交差する端面ＥＳを有する。端面ＥＳは、第１導電部１１に向けて窪んでいる。端面ＥＳは、滑らかに湾曲していることが好ましい。端面ＥＳには、金属層１５が設けられている。第１部分１２ａのＹ方向における長さＬ１は、第２部分１２ｂのＹ方向における長さＬ２及び第１導電部１１のＹ方向における長さＬ３よりも短い。長さＬ３は、長さＬ２と同じでも良いし、長さＬ２と異なっていても良い。

【0019】

第１部分１２ａは、Ｙ方向と交差する第１面Ｓ１及び第２面Ｓ２をさらに有する。端面ＥＳのＹ方向における一端は、第１面Ｓ１のＸ方向における一端と接している。端面ＥＳのＹ方向における他端は、第２面Ｓ２のＸ方向における一端と接している。端面ＥＳと第１面Ｓ１との間の角度θ１及び端面ＥＳと第２面Ｓ２との間の角度θ２は、鋭角である。

【0020】

第２部分１２ｂは、Ｙ方向と交差する第３面Ｓ３及び第４面Ｓ４を有する。第１面Ｓ１のＸ方向における他端は、湾曲して第３面Ｓ３と連なっている。第２面Ｓ２のＸ方向における他端は、湾曲して第４面Ｓ４と連なっている。第１面Ｓ１及び第２面Ｓ２の湾曲により、第１部分１２ａの一部の幅（Ｙ方向における長さ）は、第２部分１２ｂに向かうほど、広くなっている。

【0021】

半導体装置１００の各構成要素の材料の一例を説明する。
ドレイン電極１ａ、ソース電極１ｂ、及びゲートパッド１ｃは、アルミニウムなどの金属を含む。半導体層１ｄは、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、又はガリウムヒ素を含む。絶縁部５は、ポリイミドなどの絶縁性樹脂を含む。端子１０、第１部材２１、第２部材２２、及び第３部材２３は、銅又はアルミニウムなどの金属を含む。金属層１５は、銅又は銀などの金属を含む。接合層３１ａ～３１ｃ、３２、及び３３は、銅、銀、又は錫などの金属を含む。

【0022】

図５～図８は、実施形態に係る半導体装置の製造方法を表す平面図である。
図５に表したリードフレーム２００を用意する。図６は、図５の一部を拡大した平面図である。図５及び図６に表したように、リードフレーム２００は、接合部分２０１ａ～２０１ｃ、複数の端子部分２０２、及び連結部分２０３を含む。

【0023】

接合部分２０１ａ～２０１ｃの上には、後の工程において、半導体素子１、第２部材２２、及び第３部材２３がそれぞれ接合される。複数の端子部分２０２は、端子部分２０２ａ～２０２ｃを含む。端子部分２０２ａ～２０２ｃは、それぞれ、第１端子１０ａ～第３端子１０ｃに成形される。図示した例では、複数の端子部分２０２ａが、Ｙ方向に並んでいる。複数の端子部分２０２ｂと１つの端子部分２０２ｃが、Ｙ方向に並んでいる。

【0024】

隣り合う端子部分２０２同士の間には、孔Ｈ１及び連結部分２０３が設けられている。連結部分２０３は、端子部分２０２のＸ方向における端部同士を連結している。端子部分２０２及び連結部分２０３に隣接して、孔Ｈ２が設けられている。端子部分２０２は、Ｘ方向と交差する端面２０２Ｓを有する。端面２０２Ｓは、孔Ｈ２の側面の一部である。端面２０２Ｓは、接合部分２０１ａに向けて窪んでいる。

【0025】

リードフレーム２００の上に、複数の半導体素子１を設ける。それぞれのドレイン電極１ａは、接合部分２０１ａと接合される。リードフレーム２００及び半導体素子１の上に、第２部材２２及び第３部材２３を設ける。第２部材２２は、ソース電極１ｂ及び接合部分２０１ｂと接合される。第３部材２３は、ゲートパッド１ｃ及び接合部分２０１ｃと接合される。

【0026】

複数の絶縁部５を、リードフレーム２００の上に設ける。複数の半導体素子１は、それぞれ、複数の絶縁部５により覆われる。図７に表したように、孔Ｈ２の側面に、めっきにより金属層２０５を形成する。リードフレーム２００の一部を除去し、それぞれの半導体装置を個片化する。

【0027】

図８は、複数の半導体装置をそれぞれ個片化するときの様子を表している。リードフレーム２００を固定し、打ち抜き用の金型Ｍで、リードフレーム２００の一部を打ち抜く。これにより、金型Ｍと重なるリードフレーム２００の一部が除去される。リードフレーム２００の一部は、エッチングにより除去されても良い。

【0028】

図８に表した工程では、端子部分２０２の端部の幅が、端子部分２０２の他の部分の幅よりも狭くなるように、端子部分２０２の一部及び連結部分２０３が除去される。これにより、端子部分２０２が、図４に表したように、第１部分１２ａと第２部分１２ｂを含む端子１０に成形される。また、端面２０２Ｓの一部に設けられていた金属層２０５が、図４（ａ）及び図４（ｂ）に表した金属層１５として残る。

【0029】

図９を参照して、実施形態に係る製造方法の効果を説明する。
図９（ａ）及び図９（ｃ）は、それぞれ、参考例及び実施形態に係る半導体装置の製造方法を表す平面図である。図９（ｂ）及び図９（ｄ）は、それぞれ、参考例及び実施形態に係る半導体装置を表す平面図である。

【0030】

参考例に係る製造方法では、リードフレーム２００ｒが用いられる。図９（ａ）に表したように、リードフレーム２００ｒでは、端子部分２０２の端面２０２Ｓが、Ｙ方向に平行である。リードフレーム２００ｒを用いて製造された半導体装置１００ｒ１では、図９（ｂ）に表したように、端子１０の端面ＥＳが、Ｙ方向に平行である。

【0031】

実施形態に係る製造方法で用いられるリードフレーム２００では、図９（ｃ）に表したように、端面２０２Ｓが窪んでいる。個片化された半導体装置１００では、図９（ｄ）に表したように、端子１０の端面ＥＳが窪んでいる。端面ＥＳには、金属層１５が設けられている。

【0032】

端面ＥＳには、金属層１５が設けられることが好ましい。半導体装置１００又は１００ｒ１を実装する際、端子１０の下面が、はんだを介して実装基板に接合される。金属層１５が設けられていると、接合時に、はんだが端面ＥＳに回り込み易くなる。はんだが端面ＥＳに付着すると、接合の良否を外観から検査する際に、検査が容易となる。参考例及び実施形態に係る製造方法では、端面２０２Ｓに金属層２０５を形成した後に連結部分２０３を除去することで、端面ＥＳに金属層１５が設けられた端子１０を作製している。

【0033】

一方、リードフレーム２００又は２００ｒについては、Ｘ－Ｙ面内における最小寸法が、Ｚ方向における厚みよりも大きいことが求められる。最小寸法を厚みよりも大きくすることで、リードフレーム２００又は２００ｒの強度が向上する。半導体装置を個片化する際に、端子部分２０２の変形を抑制できる。これにより、半導体装置の歩留まりを向上できる。

【0034】

また、端子１０のＸ方向における長さＬｘは、短いことが好ましい。長さＬｘが短くなるほど、半導体装置１００のサイズを維持したまま、半導体素子１を大型化できる。これにより、半導体素子１の性能を向上できる。例えば、半導体素子１に流れる電流値をより大きくできる。又は、長さＬｘが短くなるほど、半導体装置１００を小型化できる。

【0035】

リードフレーム２００ｒでは、図９（ａ）に表したように、最小寸法ｔの方向は、Ｘ方向に平行である。最小寸法ｔを有する部分は、端子部分２０２の端部とＹ方向において並ぶ。リードフレーム２００では、端面２０２Ｓを窪ませることで、端面２０２Ｓをより半導体素子１に近づけることができる。また、端面２０２Ｓの窪みにより、最小寸法ｔの方向が、Ｘ方向に対して傾斜している。最小寸法ｔを有する部分は、端子部分２０２の一部を含む。実施形態に係る製造方法によれば、参考例に比べて、リードフレーム２００の最小寸法ｔを維持したまま、端子１０の長さＬｘをより短くできる。

【0036】

また、実施形態に係る製造方法では、個片化の際、端面２０２ＳのＹ方向における両端が除去される。端面２０２ＳのＹ方向における両端は、端面２０２ＳのＹ方向における中央に比べて、半導体素子１からの距離が長い。端面２０２Ｓの両端が除去されることで、長さＬｘをさらに短くできる。

【0037】

実施形態は、特に、厚みが大きいリードフレーム２００を用いる製造方法に好適である。リードフレーム２００の厚さが大きいと、最小寸法ｔも大きくなる。参考例に係る製造方法では、最小寸法ｔの増加に応じて、端子１０の長さＬｘが長くなる。実施形態によれば、リードフレーム２００の厚さが大きいときでも、長さＬｘが長くなることを抑制できる。

【0038】

図９及び図１０を参照して、実施形態に係る半導体装置の効果を説明する。
実施形態に係る半導体装置１００では、図４及び図９（ｄ）に表したように、端面ＥＳが窪んでいる。これにより、図９（ｂ）に表した半導体装置１００ｒ１に比べて、端面ＥＳの面積を大きくできる。端面ＥＳの面積の増加に応じて、金属層１５の面積も増加する。半導体装置１００の実装時に、はんだが、端面ＥＳにさらに付着し易くなる。この結果、半導体装置１００の外観検査がさらに容易となる。

【0039】

図１０（ａ）及び図１０（ｃ）は、それぞれ、別の参考例及び実施形態に係る半導体装置を表す平面図である。図１０（ｂ）及び図１０（ｄ）は、それぞれ、図１０（ａ）のｂ－ｂ断面図及び図１０（ｃ）のｄ－ｄ断面図である。図１０（ｂ）及び図１０（ｄ）は、それぞれの半導体装置が実装基板ＭＳに実装されたときの様子を表している。

【0040】

図１０（ａ）に表した参考例に係る半導体装置１００ｒ２では、端子１０の端面ＥＳは、窪んだ湾曲部分と、Ｙ方向に平行な平坦部分と、を含む。湾曲部分は、Ｙ方向において平坦部分同士の間に位置する。湾曲部分に、金属層１５が設けられている。

【0041】

実施形態に係る半導体装置１００では、図１０（ｃ）に表したように、端面ＥＳの全体が窪んでいる。これにより、半導体装置１００ｒ２に比べて、金属層１５の面積を大きくできる。半導体装置１００の実装時に、はんだが、端面ＥＳに付着し易い。この結果、半導体装置１００ｒ２に比べて、半導体装置１００の外観検査が容易となる。

【0042】

また、実施形態に係る半導体装置１００では、図４（ａ）及び図１０（ｃ）に表したように、第１部分１２ａのＹ方向における長さＬ１は、第２部分１２ｂのＹ方向における長さＬ２よりも短い。換言すると、半導体装置１００では、端子１０の端部の幅が狭くなっている。半導体装置１００ｒ２では、端子１０の幅が、Ｘ方向において一定である。端子１０の端部の幅を狭めることで、図１０（ｂ）及び図１０（ｄ）に表したように、はんだＳｏのＹ方向における端と、端面ＥＳのＹ方向における端と、の間の距離Ｄｙを長くできる。距離Ｄｙを長くすることで、半導体装置１００及び実装基板ＭＳを備えるデバイスの信頼性を向上できる。例えば、熱印加の繰り返しによるはんだＳｏの破損の抑制が可能となる。

【0043】

端子１０の角部の角度θ１及びθ２は、図４に表したように、９０度未満である。一方で、角度θ１及びθ２が小さすぎると、梱包時などにおいて、角部が別の部材に接触した際、角部に大きな応力が集中して加わる。この結果、端子１０が変形する可能性がある。端子１０の変形の抑制のために、角度θ１及びθ２は、２０度よりも大きいことが好ましい。

【0044】

また、端子１０について、第１面Ｓ１の他端及び第２面Ｓ２の他端は、図４（ａ）に表したように、湾曲していることが好ましい。図８に表したように、第１面Ｓ１の他端の湾曲、及び第２面Ｓ２の他端の湾曲は、リードフレーム２００への金型Ｍの打ち抜きによって形成される。第１面Ｓ１の他端及び第２面Ｓ２の他端が湾曲しているということは、金型Ｍの第１面Ｓ１及び第２面Ｓ２を形成する部分が湾曲していることを示す。金型Ｍのリードフレーム２００を打ち抜く部分を湾曲させることで、打ち抜く部分が尖っている場合に比べて、打ち抜いた際の金型Ｍの摩耗を抑制できる。例えば、金型Ｍの寿命を延ばし、半導体装置１００の生産性を向上できる。

【0045】

図１１（ａ）～図１１（ｄ）は、実施形態に係る半導体装置の製造工程を表す平面図である。
長さＬ１は、端子１０のＸ方向における長さＬｘと関係する。図１１（ａ）及び図１１（ｂ）は、長さＬ１が長さＬ２の０．８倍となるように、リードフレーム２００の一部を除去したときの様子を表す。図１１（ｃ）及び図１１（ｄ）は、長さＬ１が長さＬ２の０．４倍となるように、リードフレーム２００の一部を除去したときの様子を表す。

【0046】

図１１（ａ）～図１１（ｄ）に表したように、長さＬ１が短いほど、端子１０のＸ方向における長さＬｘが短くなる。一方、長さＬ１が長いほど、金属層１５の面積を大きくできる。半導体装置１００の性能、実装後の外観検査の容易性、及び半導体装置１００を備えるデバイスの信頼性の観点から、長さＬ１は、長さＬ２の０．３倍よりも長く、０．９倍よりも短いことが好ましい。

【0047】

以上では、半導体素子１がＭＯＳＦＥＴである例について説明した。半導体素子１は、ダイオード、Insulated Gate Bipolar Transistor（ＩＧＢＴ）などの他の能動素子であっても良い。半導体装置１００における端子の数、部材の数及び形状などは、半導体素子１の種類に応じて適宜変更可能である。

【0048】

以上で説明した実施形態によれば、半導体装置の特性を向上可能である。特性の向上は、小型化、供給可能な電流値の増加、外観検査の容易性の向上、及び実装後のデバイスの信頼性向上から選択される少なくともいずれかを含む。

【0049】

以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

【符号の説明】

【0050】

１：半導体素子、 １ａ：ドレイン電極、 １ｂ：ソース電極、 １ｃ：ゲートパッド、 １ｄ：半導体層、 ５：絶縁部、 １０：端子、 １０ａ：第１端子、 １０ｂ：第２端子、 １０ｃ：第３端子、 １１：第１導電部、 １２：第２導電部、 １２ａ：第１部分、 １２ｂ：第２部分、 １５：金属層、 ２１：第１部材、 ２２：第２部材、 ２３：第３部材、 ３１ａ～３１ｃ，３２，３３：接合層、 １００，１００ｒ１，１００ｒ２：半導体装置、 ２００，２００ｒ：リードフレーム、 ２０１ａ～２１０ｃ：接合部分、 ２０２，２０２ａ～２０２ｃ：端子部分、 ２０２Ｓ：端面、 ２０３：連結部分、 ２０５：金属層、 Ｈ１，Ｈ２：孔、 Ｍ：金型、 ＭＳ：実装基板、 Ｓ１：第１面、 Ｓ２：第２面、 Ｓ３：第３面、 Ｓ４：第４面、 Ｓｏ：はんだ、 ｔ：最小寸法、 θ１，θ２：角度

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】