(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-11-28
(45)【発行日】2023-12-06
(54)【発明の名称】積層された端子を有する半導体デバイス
(51)【国際特許分類】
H01L 25/07 20060101AFI20231129BHJP
H01L 25/18 20230101ALI20231129BHJP
H01L 23/12 20060101ALI20231129BHJP
【FI】
H01L25/04 C
H01L23/12 K
【外国語出願】
(21)【出願番号】P 2021099119
(22)【出願日】2021-06-15
(62)【分割の表示】P 2016082836の分割
【原出願日】2016-04-18
【審査請求日】2021-06-15
(32)【優先日】2015-06-11
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】510192916
【氏名又は名称】テスラ,インコーポレイテッド
(74)【代理人】
【識別番号】110000659
【氏名又は名称】弁理士法人広江アソシエイツ特許事務所
(72)【発明者】
【氏名】ウェンジュン リウ
(72)【発明者】
【氏名】ロバート ジェームス ラム
(72)【発明者】
【氏名】コリン キャンベル
【審査官】高橋 優斗
(56)【参考文献】
【文献】特開2006-148098(JP,A)
【文献】特開2013-135538(JP,A)
【文献】特開2009-005512(JP,A)
【文献】欧州特許出願公開第00923131(EP,A2)
【文献】特開2006-222149(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 23/00-23/66
H01L 25/00-25/18
(57)【特許請求の範囲】
【請求項1】
半導体デバイスであって、
ハウジングと、
前記ハウジング内部の基板と、
前記基板上の第1の半導体回路および第2の半導体回路と、
各々前記第1の半導体回路の上面および前記第2の半導体回路の上面へ電気的に接続される第1および第2の平坦な端子と、を備えており、前記第1および第2の平坦な端子は、互いに上下に積層され、前記第1および第2の平坦な端子は各々前記ハウジングから離れて延びており、
前記第1および第2の半導体回路は、前記基板上部の共通平面に位置合わせされ、前記半導体デバイスは、さらに、
前記第1の半導体回路に直接接する第1のバスバーであって、前記第1の平坦な端子は前記第1のバスバーに接する、第1のバスバーと、
前記第2の半導体回路に直接接する第2のバスバーであって、前記第2の平坦な端子は前記第2のバスバーに接する、第2のバスバーと、
を備えており、
前記第1のバスバーは、前記ハウジングを通って外部へ延びており、
前記第2のバスバーは、平坦であって、前記ハウジングの外部に延びておらず前記ハウジング内の開口を介して露出される部分を有することを特徴とする、
半導体デバイス。
【請求項2】
前記第1および第2の半導体回路は、前記基板上部の共通平面に位置合わせされ
、前記第2の平坦な端子は、前記第1の平坦な端子の、前記第1および第2の半導体回路とは反対側に位置合わせされ、前記第2の平坦な端子は、その主要部分からオフセット部分だけオフセットされる接触部分を
含むことを特徴とする請求項1に記載の半導体デバイス。
【請求項3】
前記ハウジングは、
前記第1のバスバーが通って前記ハウジングから離れて延びる
開口を有することを特徴とする請求項2に記載の半導体デバイス。
【請求項4】
前記第1の平坦な端子と前記第2の平坦な端子の少なくとも前記主要部分との間に電気絶縁層をさらに備えることを特徴とする請求項2に記載の半導体デバイス。
【請求項5】
前記第1のバスバーは、平坦であり、かつ前記第1の平坦な端子は、前記ハウジングの外部で前記第1のバスバーに接することを特徴とする請求項1に記載の半導体デバイス。
【請求項6】
前記第2の平坦な端子は、前記第1の平坦な端子の、前記第1および第2のバスバーとは反対側に位置合わせされ、前記第2の平坦な端子は、その主要部分からオフセット部分だけオフセットされる接触部分を含み、かつ前記接触部分は、前記第2のバスバーの前記部分に接することを特徴とする請求項1に記載の半導体デバイス。
【請求項7】
前記第1および第2の平坦な端子は各々、前記半導体デバイスの幅の少なくとも70%である幅を有することを特徴とする請求項1に記載の半導体デバイス。
【請求項8】
装置であって、
各々が基板、前記基板上の第1および第2の半導体回路および各々前記第1および第2の半導体回路に直接接する第1および第2のバスバーを備える複数の半導体デバイスと、
コンデンサと、
前記コンデンサへ電気的に接続される第1および第2の平坦な端子と、を備えており、前記第1および第2の平坦な端子は、互いに上下に積層され、前記第1の平坦な端子は、前記複数の半導体デバイスの各々の第1のバスバーに接し、かつ前記第2の平坦な端子は、前記複数の半導体デバイスの各々の第2のバスバーに接することを特徴とする、第1および第2の平坦な端子と、
を備えており、
前記第2の平坦な端子が、前記複数の半導体デバイスの各々の前記第2のバスバーの第1の端部に接し、前記第2のバスバーの第1の端部が前記基板を越えて延びていることを特徴とする装置。
【請求項9】
複数のコンデンサをさらに備え、前記第1および第2の平坦な端子は同じ幅を有しており、且つ前記第1および第2の平坦な端子は前記複数のコンデンサの各々へ電気的に接続されていることを特徴とする請求項8に記載の装置。
【請求項10】
前記第1および第2の平坦な端子は各々、前記コンデンサと前記複数の半導体デバイスとの間に延びる個々のシートを備えていることを特徴とする請求項8に記載の装置。
【請求項11】
前記シートのうちの少なくとも一方は、階段状の形状を有し、前記コンデンサの向こう側に第1の接触平面が設けられていることを特徴とする請求項10に記載の装置。
【請求項12】
前記シートのうちのもう一方も、階段状の形状を有し、前記コンデンサの手前側に第2の接触平面が設けられていることを特徴とする請求項11に記載の装置。
【請求項13】
前記コンデンサは、前記第1の平坦な端子の一端と前記第2の平坦な端子の一端との間に配置されていることを特徴とする請求項8に記載の装置。
【請求項14】
方法であって、
複数の半導体デバイスを一列に位置合わせする工程であって、前記半導体デバイスが各々、基板と、前記基板上の第1および第2の半導体回路と、各々前記第1および第2の半導体回路に直接接する第1および第2のバスバーとを備えており、それぞれ、
第1の平坦な端子を前記複数の半導体デバイスの各々の前記第1のバスバーに接触させて、かつ第2の平坦な端子を前記複数の半導体デバイスの各々の前記第2のバスバーに接触させて置くことによりアセンブリを形成する工程であって、前記第1および第2の平坦な端子は互いに上下に積層されている、アセンブリを形成する工程と、
前記第1の平坦な端子を前記複数の半導体デバイスの各々の前記第1のバスバーへ溶接する工程であって、前記溶接は、前記アセンブリの片側から実行されている、前記第1の平坦な端子を溶接する工程と、
前記第2の平坦な端子を前記複数の半導体デバイスの各々の前記第2のバスバーへ溶接する工程であって、前記溶接は、前記アセンブリの反対側で実行されている、前記第2の平坦な端子を溶接する工程と、
を備えており、
前記第2のバスバーが、平坦であり、前記第2の平坦な端子が、前記複数の半導体デバイスの各々の前記第2のバスバーの第1の端部に接し、前記第2のバスバーの第1の端部が前記基板を超えて延びていることを特徴とする方法。
【請求項15】
前記第1および第2の平坦な端子間に電気絶縁層を包含する工程をさらに備えている請求項14に記載の方法。
【請求項16】
前記第1および第2の平坦な端子を各々複数のコンデンサへ電気的に接続する工程をさらに備えている請求項14に記載の方法。
【請求項17】
前記溶接にはレーザ溶接が含まれることを特徴とする請求項14に記載の方法。
【請求項18】
前記第1の平坦な端子の第1部分が前記第1の半導体回路
に電気的に接続され、前記第2の半導体回路に電気的に接続されておらず、前記第2の平坦な端子の第1部分が前記第2の半導体回路
に電気的に接続され、前記第1の半導体回路に電気的に接続されていないことを特徴とする請求項1に記載の半導体デバイス。
【請求項19】
前記第1のバスバーと前記第2のバスバーとが共通平面に配置されていることを特徴とする請求項1に記載の半導体デバイス。
【請求項20】
前記第1のバスバーと前記第2のバスバーとが共通平面に配置されていることを特徴とする請求項8に記載の装置。
【請求項21】
前記第1のバスバーと前記第2のバスバーとが共通平面に配置されていることを特徴とする請求項14に記載の方法。
【請求項22】
前記第1の半導体回路と前記第2の半導体回路が、それぞれ上面と下面とを有しており、前記第1の半導体回路と前記第2の半導体回路は、前記基板上の上面の向きが同じであることを特徴とする請求項1に記載の半導体デバイス。
【請求項23】
前記第1および第2の平坦な端子は各々、1枚の導電シートであり、前記1枚の導電シートが穴を有していないことを特徴とする請求項1に記載の半導体デバイス。
【請求項24】
前記第2の平坦な端子の少なくとも第2の部分は、前記第1の平坦な端子の少なくとも第2の部分の上面と前記第2の平坦な端子の少なくとも第2の部分の間に、直接、電気絶縁層のみを挟んで、前記第1の平坦な端子の少なくとも第2の部分の上に重なっていることを特徴とする請求項1に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
背景
多くの伝統的な半導体デバイスは、本質的に、ハウジングから薄いリード線が延びているという似たような形を有する。ハウジングは、内部の回路を包囲して保護する働きをする堅い矩形の形状であることが可能である。ハウジングからは、デバイスを他の構成要素または回路に電気接続するために使用されるリード線が突き出している。例えば、この形状因子は、一部のタイプの絶縁ゲートバイポーラトランジスタ(IGBT)に使用される。
【背景技術】
【0002】
半導体デバイスは、電流を制御するために使用されることから、これを行う際のその効率は、半導体デバイスが使用される場合の装置全体の効率において重要な役割を果たす。例えば、パワーインバータ(直流電流(DC)から交流電流(AC)への変換器)の性能および効率は、その回路における半導体デバイスの効率に依存する。装置の効率は、次には、何らかのより大規模なシステムの性能に影響する可能性がある。例えば、ある電気車両(例えば、プラグイン電気車両またはハイブリッド車両)において、バッテリを再充電しなければならなくなるまでの電力による走行距離は、1つの重要な特性である。
【発明の概要】
【発明が解決しようとする課題】
【0003】
したがって、改良された半導体デバイスは、電気車両および他のシステムの性能および効率を向上させることができる。
【課題を解決するための手段】
【0004】
第1の態様において、半導体デバイスは、ハウジング(筐体)と、ハウジング内部の基板と、基板上の第1および第2の半導体回路と、各々第1および第2の半導体回路へ電気的に接続される第1および第2の平坦な端子と、を含み、第1および第2の平坦な端子は、互いに上下に積層され、第1および第2の平坦な端子は各々、ハウジングから離れて延びる。
【0005】
実装(implementation、実施)は、下記の特徴の何れか、または全てを含むことが可能である。第1および第2の半導体回路は、基板上部の共通平面に位置合わせされ、第1の平坦な端子は、第1の半導体回路に接し、第2の平坦な端子は、第1の平坦な端子の、第1および第2の半導体回路とは反対側に位置合わせされ、第2の平坦な端子は、その主要部分からオフセット部分だけオフセット(offset、片寄り)される接触部分を含み、かつ接触部分は、第2の半導体回路に接する。ハウジングは、第1および第2の平坦な端子が通ってハウジングから離れて延びる共通開口を有する。半導体デバイスは、さらに、第1の平坦な端子と第2の平坦な端子の少なくとも主要部分との間に電気絶縁層を備える。第1および第2の半導体回路は、基板上部の共通平面に位置合わせされ、かつ半導体デバイスは、さらに、第1の半導体回路に接する第1のバスバー(busbar、母線)であって、第1の平坦な端子が第1のバスバーに接する(abut)第1のバスバーと、第2の半導体回路に接する第2のバスバーであって、第2の平坦な端子が第2のバスバーに接する第2のバスバーと、を備える。第1のバスバーは、平坦であって、ハウジングを通って外部へ延び、かつ第1の平坦な端子は、ハウジングの外部で第1のバスバーに接する。第2のバスバーは、平坦であって、ハウジング内の開口を通して露出される部分を有する。第2の平坦な端子は、第1の平坦な端子の、第1および第2のバスバーとは反対側に位置合わせされ、第2の平坦な端子は、その主要部分からオフセット部
分だけオフセットされる接触部分を含み、かつ接触部分は、第2のバスバーの部分に接する。第1および第2の平坦な端子は、各々の表面積の大部分に亘って互いに重なり合う。第1および第2の平坦な端子は各々、半導体デバイスの幅の少なくとも70%である幅を有する。
【0006】
第2の態様において、装置は、各々が基板、基板上の第1および第2の半導体回路および各々第1および第2の半導体回路に接する第1および第2のバスバーを備える複数の半導体デバイスと、コンデンサと、コンデンサへ電気的に接続される第1および第2の平坦な端子と、を含み、第1および第2の平坦な端子は、互いに上下に積層され、第1の平坦な端子は、複数の半導体デバイスの各々の第1のバスバーに接し、かつ第2の平坦な端子は、複数の半導体デバイスの各々の第2のバスバーに接する。
【0007】
実装は、下記の特徴の何れか、または全てを含むことが可能である。装置は、複数のコンデンサをさらに備え、第1および第2の平坦な端子は、複数のコンデンサの各々へ電気的に接続される。第1および第2の平坦な端子は各々、コンデンサと複数の半導体デバイスとの間に延びる個々のシートを備える。これらのシートのうちの少なくとも一方は、階段(step)の形を有し、コンデンサの向こう側に第1の接触平面が設けられる。これらのシートのうちのもう一方も、階段状の形を有し、コンデンサの手前側に第2の接触平面が設けられる。
【0008】
第3の態様において、方法は、半導体デバイスを一列に位置合わせすることであって、半導体デバイスは各々、基板と、基板上の第1および第2の半導体回路と、各々第1および第2の半導体回路に接する第1および第2のバスバーとを備えることと、第1の平坦な端子を複数の半導体デバイスの各々の第1のバスバーに接触させて、かつ第2の平坦な端子を複数の半導体デバイスの各々の第2のバスバーに接触させて置くことによりアセンブリを形成することであって、第1および第2の平坦な端子は互いに上下に積層されることと、第1の平坦な端子を複数の半導体デバイスの各々の第1のバスバーへ溶接することであって、溶接は、アセンブリの片側から実行されることと、第2の平坦な端子を複数の半導体デバイスの各々の第2のバスバーへ溶接することであって、溶接は、アセンブリの反対側で実行されることと、を含む。
【0009】
実装は、下記の特徴の何れか、または全てを含むことが可能である。本方法は、さらに、第1および第2の平坦な端子間に電気絶縁層を包含することを含む。本方法は、さらに、第1および第2の平坦な端子を各々複数のコンデンサへ電気的に接続することを含む。溶接には、レーザ溶接が含まれる。
【図面の簡単な説明】
【0010】
【
図1】積層された平坦な端子を有する半導体デバイスの一例を示す断面図である。
【
図2】
図1における半導体デバイスの平面図を示す。
【
図3】積層された平坦な端子を有する半導体デバイスの別の例を示す断面図である。
【
図4】半導体デバイスとコンデンサとのアセンブリを示す斜視図である。
【発明を実施するための形態】
【0011】
本書面では、改良された半導体デバイスに関するシステムおよび技術の例を記述する。実装によっては、半導体デバイスは、互いに上下に積層される比較的大きい平坦な高電圧端子を有する。これらの平坦な端子、およびデバイスに関連するその配置は、全体として、より効率的な半導体動作を可能にしかつ簡便な製造プロセスを提供することができる。例えば、伝統的にデバイスの周囲に配置されるシステムの幾つかのパーツは、代わりにデ
バイスと同じパッケージに統合されることが可能である。これにより、デバイスの電気的および熱的な性能を向上させ、そのインダクタンスを減らし、かつ製造および組立てコストを下げることができる。
【0012】
本明細書において、例の中には、IGBTまたはパワーインバータ(電力変換器)に言及するものがある。これは、単に例示を目的とするものであり、他の実装は、IGBT以外のトランジスタおよび/またはインバータ以外の装置を包含する。
【0013】
ある従来のIGBTにおいて、モジュールは、基本的に、表面に4つの半導体回路(シリコンダイとも称される)が略矩形配置で位置合わせされる基板より成る。次に、モジュールには、2つのバスバーがモジュールから離れて延びるようにシリコンダイへはんだ付けされる。即ち、バスバーは各々、バスバーの一端が基板上に存在しかつ他端が基板の縁を越えて延びるように、2つのシリコンダイの上部に位置合わせされる。これらのバスバーは、通常、互いに平行していて、基板上のこれらのシリコンダイの位置合わせに略一致する距離で離れている。動作中、電流は、一方のバスバーから半導体デバイスへ流れ込み、シリコンダイを通過してもう一方のバスバーに流れ、デバイスを出る。
【0014】
半導体デバイスの性能に悪影響を及ぼす電気的特性の1つは、そのインダクタンスにある。したがって、電流を導きかつ変換するその能力を減退させることなく、デバイスのインダクタンスを下げることが望ましい。上述のIGBTにおいて、インダクタンスは、バスバー間の面積に比例する。より質の高いIGBTを参照すると、個々のシリコンダイは、ボンドワイヤによって互いに接続されるが、ボンドワイヤもまた、ハウジングから延びる3つのリード線のうちの1つまたはそれ以上へ接続している。ボンドワイヤは、2つのシリコンダイ間で、またはダイとリード線との間で束ねられることが多い。この文脈では、インダクタンスがボンドワイヤのループ下の面積に比例する。したがって、半導体デバイスの効率は、バスバー間の面積またはボンドワイヤのループ下の面積を低減することによって向上させることができる。
【0015】
図1は、積層された平坦な端子102A-Bを有する半導体デバイスの一例100を示す断面図である。本デバイスは、基板104を用いて実装される。基板は、高電圧の構成要素を電気的に絶縁しながら熱をデバイスから外へ方向づける働きをすることができる。実装によっては、基板は、ダイレクトボンド銅(direct bonded copper、DBC、直接接合銅)構造体を含む。例えば、DBC構造体は、図示されているように銅の層間に挟まれたセラミック層を含むことができる。
【0016】
半導体回路は、基板上部に実装される。本図には、シリコンダイ106A-Bが示されている。これらのシリコンダイは、半導体アセンブリ全体の特別な動作モードを規定する回路を含む。実装によっては、シリコンダイは、IGBTデバイスを画定する。例えば、シリコンダイは、チップ(シリコンチップと称されることがある)として製造されることが可能であり、チップは次に、基板上面へ搭載される。
【0017】
本例において、半導体デバイスは、各々シリコンダイ106A-Bに接する積層された平坦な端子102A-Bを有する。積層された平坦な端子は、本図の左へ向かって延びる任意の長さを有する。これらの端子は各々、完全な平面を形成し、任意の導電材料で製造されることが可能であり、かつその(1つまたは複数の)個々のシリコンダイへはんだ付けされることが可能である。本図における平坦な端子102Aは、シリコンダイ106Aに接し、参照用に正(+)が付されている。本図における平坦な端子102Bは、シリコンダイ106Bに接し、参照用に負(-)が付されている。即ち、これらの端子は、互いに上下に積層され、本例では、負端子が正端子上に重なっている。本図では、これらの平坦な端子間にセパレーション108(separation、分離部)が形成されている
。
【0018】
具体的には、シリコンダイ106A-Bが共通平面(基板上部)に存在することから、平坦な端子102Bは、シリコンダイ106Bに接する接触部分112を設けるために、この平面の全幅に沿ってオフセット部分110を有する。実装によっては、接触部分は、平坦な端子102Bの主要部分の平面に対して平行でありかつこの平面からオフセットされた平面を形成する。オフセット部分は、スタンピング(stamping、プレス加工)または曲げ加工等の任意の適切な技術を用いて形成されることが可能である。
【0019】
ハウジング114は、半導体デバイスの少なくとも一部を包囲する。ハウジングは、1つまたは複数の開口を有することが可能である。実装によっては、ハウジングは、平坦な端子102A-Bが通って延びる共通開口116を有する。例えば、ハウジングは、包囲された構造体から端子が延びるように、基板、シリコンダイおよび平坦な端子が組み立てられた後に、このアセンブリ上へオーバーモールド(overmold)されることが可能である。
【0020】
平坦な端子間のセパレーション内には、電気絶縁体118を設けることができる。絶縁体は、個々の平坦な端子を形成する導電シートの全幅に渡って電気絶縁を提供する。実装によっては、絶縁紙が使用される。
【0021】
即ち、上記は、ハウジング114と、ハウジング内部の基板104と、基板上の半導体回路106A-Bと、ハウジングから離れて延びかつ各々第1および第2の半導体回路へ電気的に接続される平坦な端子102A-Bと、を含む半導体デバイスの一例100に関する記述である。具体的には、平坦な端子は、互いに上下に積層される。
【0022】
その結果、この場合のインダクタンスは、平坦な端子102A-B間の面積と、端子102Bと基板104との間の、負端子が正端子上に重なる面積との和に比例する。これにより、伝統的なデバイス設計に比較して著しく低減されるインダクタンスを見込むことができる。例えば、平坦な端子は、シリコンダイに接しかつハウジング外部へも延びることから、バスバー構造をハウジング内部に(少なくとも部分的に)統合して考えることができる。本実装のうちの幾つかは、IGBTリード線の外部バスバー層への取付けを回避することができ、これにより、そうでなければインダクタンスを増大させる可能性もある、このようなバスバー層内に穴を形成する必要性をなくすことができる。
【0023】
図2は、
図1における半導体デバイス100の平面図を示す。これは、平坦な端子102Aがシリコンダイ106Aにどのように接し、かつ平坦な端子102Bがシリコンダイ106Bにどのように接しているかを示している。これらの平坦な端子は、互いに上下に積層されていて、一方が他方へ部分的に重なっていることから、端子102Aおよびダイ106A-Bは、幻影で示されている。本図において、端子102Aは、単に図示を明確にするために端子102Bより狭いものとして示されている。この配置では、ダイ面積当たりのバスバー幅が増大し、よって性能が向上する。実装によっては、これらの平坦な端子は、各々の表面積の大部分に渡って互いに重なり合う。本図には、追加的な半導体回路も示されている。実装によっては、これらには、同じく半導体デバイスの一部であるさらなるシリコンダイ200A-Bが含まれる。平坦な端子は、個々のシリコンダイ106A-Bおよび200A-Bへ、はんだ付けを含む、但しこれに限定されない任意の適切な技術によって付着される。
【0024】
図3は、積層された平坦な端子302A-Bを有する半導体デバイスの別の例300を示す断面図である。シリコンダイおよび基板は、上記と略同一であることが可能である。しかしながら、個々のシリコンダイに接するバスバー304A-Bは、ここでは共通平面
において延び、互いに上下に積層されていない。バスバー304A-Bは、基本的に、シリコンダイへの高電圧接続を提供する平面導体であることが可能である。バスバー304Aの一部または全ては、半導体デバイスの少なくとも一部を包囲するハウジング308内の開口306を通して外部へ露出される。同じく、バスバー304Bの一部または全ても、ハウジング内の開口310を通して外部へ露出される。例えば、これらの開口は、デバイスを包囲構造体内に封入するオーバーモールドプロセスの一部として形成されることが可能である。
【0025】
本例において、平坦な端子302Aは、ハウジングの外部でバスバー304Aに接している。同様に、平坦な端子302Bも、バスバー304Bの少なくとも開口310を通して露出されている部分に接している。例えば、平坦な端子とバスバーとは、互いに溶接されることが可能である。実装によっては、この手法は、幾つかのIGBTをスパンするに足る広さのシートであることが可能な平坦な端子が、デバイスのバスバーと容易に位置合わせされかつこれに付着され得るという点で、単純化された製造プロセスをもたらす可能性がある。実装によっては、これらのバスバーは共に、バスバー304Bに関して示されているものと同様の方法で穴を通して露出されることが可能である。
【0026】
先の例と同様に、平坦な端子302Bは、そのバスバーの少なくとも一部に到達するために、平坦な端子302Bの主要部分と平行でありかつ主要部分からオフセットされる接触部分を提供するオフセット部分を有することが可能であり、製造を単純化することができる。
【0027】
平坦な端子302A-B間のセパレーション内には、電気絶縁312を設けることができる。実装によっては、これらの平坦な端子(絶縁を含む)の積層構造は、予め組み立てられることが可能であって、次にこのアセンブリは、電気接続部を作製するために半導体デバイスの他の部分へと持ち込まれることが可能である。したがって、本例では、積層を半導体パッケージの内部ではなく外部で行なうものとされることが可能である。
【0028】
図4は、半導体デバイス402とコンデンサ404とのアセンブリ400を示す斜視図である。
図5は、
図4におけるアセンブリの断面図を示す。実装によっては、コンデンサは、過渡性(transients)から保護するためと、DCバス上の電圧を保持する手助けをするために、半導体デバイスへ結合される。例えば、コンデンサは、DCリンクコンデンサ(DC link capacitors)として機能することができる。コンデンサの導体は、(例えば、小型の構造に、畳まれたまたは巻かれた)膜または箔を含むか、あるいはこれらに限定されない任意の形状を用いることができる。
【0029】
本例では、6つの半導体デバイス402によるセットが示されているが、他の実装では、これより多い、または少ない数を用いることができる。本例において、半導体のハウジングは、明確さのために省略されている。半導体デバイスは、互いに隣り合わせで一列に配置される。各デバイスは、基板406と、バスバー408A-Bとを有する。バスバーは、この図では見えない基板(例えば、シリコンダイ)上の個々の半導体回路へ接続される。具体的には、シリコンダイは、個々のバスバー408A-Bと基板406との間に位置合わせされることになる。
【0030】
図4において、平坦な端子410A-Bは、バスバーを介してコンデンサ404を各半導体デバイスへ接続する導電シートで構成されている。これらの平坦な端子は、平坦な端子410Aがバスバー408Aに接しかつ平坦な端子410Bがバスバー408Bに接するように、互いに上下に積層される。これらの平坦な端子は、その他端において、コンデンサの個々の導体へ接続する。即ち、各平坦な端子は、複数の半導体デバイスを幾つかのコンデンサの各々へ接続する。また、
図4は、バスバーが、全体としての半導体デバイス
(基本的には基板の幅)に比較してかなりの幅を有し得ることも示している。例えば、バスバーは各々、半導体デバイスの幅の少なくとも70%であることが可能である。
【0031】
平坦な端子410A-Bの一方または双方は、横から見て階段状の形状を有することが可能である。本例において、平坦な端子は、半導体デバイスに近いエリアにおいて略平坦な平面である。コンデンサと半導体デバイスとの相対位置を収容するために、平坦な端子410B(本例における「下側の」端子)は、曲がり角412A-Bを作って(本例では)コンデンサの底部導体のための接触平面414Bを提供する。平坦な端子410Aは、対応する曲がり角を作って、対向するコンデンサ導体のための接触平面414Aを形成することができる。
【0032】
平坦な端子は、コンデンサに出入りする電流のための連続する導電平面を提供する。即ち、これらのシートに穴が存在しないこと、または半導体デバイスへ電気接続する場所であるその縁にピン(pin)が存在しないことから、電流の流れを妨げる「ネック(necks)」は少数であるか、全く存在しない。
【0033】
アセンブリ400は、パワーインバータの一部を形成することが可能である。実装によっては、インバータは、2つ(または3つ以上)のアセンブリ400を包含することができ、この場合、半導体デバイス(例えば、IGBT)は、DC-AC変換を実行するために一緒に制御される。例えば、2つのこのようなアセンブリは、各々の半導体デバイスが互いに近くに存在するように配向されることが可能であり、これにより、冷却システム(例えば、液体ベースのヒートシンク)の配置および操作を単純化することができる。
【0034】
次に、装置の組み立ての一例について説明する。この説明では、例示を目的として、これまでに述べた幾つかの構成要素の例を参照する。しかしながら、これらの例の代わりに、またはこれらの例に追加して、他の構成要素を使用することもできる。
【0035】
半導体デバイス(例えば、402)は、一列に位置合わせされる。半導体デバイスは、各々、基板(例えば、406)と、基板上の第1および第2の半導体回路(例えば、106A-B)と、各々第1および第2の半導体回路に接する第1および第2のバスバー(例えば、408A-B)と、を備える。
【0036】
アセンブリは、第1の平坦な端子(例えば、410A)を複数の半導体デバイスの各々の第1のバスバー(例えば、408A)に接触させ、かつ第2の平坦な端子(例えば、410B)を複数の半導体デバイスの各々の第2のバスバー(例えば、408B)に接触させて配置することにより形成される。第1および第2の平坦な端子は、互いに上下に積層される。例えば、これらの端子は、まず積層され、次に(組み立てられた積層として)個々のバスバーに接触して配置されることが可能である。
【0037】
第1の平坦な端子は、複数の半導体デバイスの各々の第1のバスバーへ溶接される。このような溶接は、アセンブリの片側から実行されることが可能である。本例では、アセンブリの上側からの溶接416Aが模式的に示されている。同様に、第2の平坦な端子は、複数の半導体デバイスの各々の第2のバスバーへ溶接される。このような溶接は、アセンブリの反対側から実行されることが可能である。本例では、アセンブリの下側からの溶接416Bが模式的に示されている。例えば、溶接には、レーザ溶接の使用が可能である。
【0038】
第1および第2の平坦な端子間には、電気絶縁層(例えば、118)を包含することができる。例えば、端子を互いに上下に積層する前に、絶縁紙を挿入することができる。
【0039】
第1および第2の平坦な端子は、各々、複数のコンデンサ(例えば、404)へ電気的
に接続されることが可能である。例えば、これらの端子の個々の接触平面は、個々のコンデンサ端子へ接続(例えば、溶接)されることが可能である。
【0040】
アセンブリプロセスによっては、より多い、またはより少ない工程を実行することができる。また、2つ以上の工程を異なる順序で実行することもできる。
【0041】
以上、幾つかの実装を例として説明した。しかしながら、以下の請求の範囲には、他の実施形態も包含される。