特許 7394144 電極埋設セラミックス構造体およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-29

(45)【発行日】2023-12-07

(54)【発明の名称】電極埋設セラミックス構造体およびその製造方法

(51)【国際特許分類】

   C04B 41/88 20060101AFI20231130BHJP

   B32B 18/00 20060101ALI20231130BHJP

   G01F 23/263 20220101ALI20231130BHJP

   H05H 1/00 20060101ALN20231130BHJP

【ＦＩ】

C04B41/88 A

B32B18/00 B

G01F23/263

H05H1/00 A

【請求項の数】 8

(21)【出願番号】P 2021551306

(86)(22)【出願日】2020-09-29

(86)【国際出願番号】 JP2020036887

(87)【国際公開番号】W WO2021065901

(87)【国際公開日】2021-04-08

【審査請求日】2022-02-03

(31)【優先権主張番号】P 2019183510

(32)【優先日】2019-10-04

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000004064

【氏名又は名称】日本碍子株式会社

(74)【代理人】

【識別番号】100088672

【弁理士】

【氏名又は名称】吉竹 英俊

(74)【代理人】

【識別番号】100088845

【弁理士】

【氏名又は名称】有田 貴弘

(74)【代理人】

【識別番号】100134991

【弁理士】

【氏名又は名称】中尾 和樹

(74)【代理人】

【識別番号】100148507

【弁理士】

【氏名又は名称】喜多 弘行

(72)【発明者】

【氏名】大西 孝生

(72)【発明者】

【氏名】田邊 大始

(72)【発明者】

【氏名】森下 瑛文

【審査官】小川 武

(56)【参考文献】

【文献】特開２００９－０８８１１３（ＪＰ，Ａ）

【文献】特開２００６－１７９７４１（ＪＰ，Ａ）

【文献】国際公開第２０１３／０７３２０７（ＷＯ，Ａ１）

【文献】特開２００５－１３５７１６（ＪＰ，Ａ）

【文献】特開２００４－２４１１４８（ＪＰ，Ａ）

【文献】特開２００１－３５１７６３（ＪＰ，Ａ）

【文献】国際公開第２００９／０５７５９５（ＷＯ，Ａ１）

【文献】特開２０１６－２１２０１０（ＪＰ，Ａ）

【文献】特開２００５－１２３５７８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｃ０４Ｂ ３５／００－３５／８４，４１／００－４１／９１

Ｇ０１Ｆ ２３／２６

Ｂ３２Ｂ １８／００

Ｇ０１Ｆ ２３／２６３

Ｈ０５Ｂ ３／１８

(57)【特許請求の範囲】

【請求項1】

静電容量の変化を利用した静電容量式センサである電極埋設セラミックス構造体であって、前記静電容量式センサは前記静電容量式センサの外部に露出された検知面を有しており、前記静電容量の変化は前記検知面上の液体の存在に応じて生じるものであり、前記電極埋設セラミックス構造体は、
第１セラミックス層と、
前記第１セラミックス層の表面に設けられている電極層と、
を備え、前記電極層は、内部にセラミックス粒子を含んでおり、前記電極層内において前記セラミックス粒子が占める割合が４％以上５０％以下であり、前記電極埋設セラミックス構造体はさらに、
前記第１セラミックス層及び前記電極層を被覆しているとともに、前記第１セラミックス層より薄い、１μｍ以上１０μｍ以下の厚みを有する、前記電極層と前記検知面との間の単一の層としての第２セラミックス層、を備えており、
前記第１セラミックス層と前記電極層と前記第２セラミックス層の積層方向に沿った断面において、前記第２セラミックス層における最小厚みをＴ１とし、平均厚みをＴ２としたときに、最小厚みＴ１は平均厚みＴ２の８５％以上である、電極埋設セラミックス構造体。

【請求項2】

表面電位の変化を利用した表面電位センサである電極埋設セラミックス構造体であって、前記表面電位は、前記表面電位センサの外部に露出された検知面の電位であり、前記電極埋設セラミックス構造体は、
第１セラミックス層と、
前記第１セラミックス層の表面に設けられている電極層と、
を備え、前記電極層は、内部にセラミックス粒子を含んでおり、前記電極層内において前記セラミックス粒子が占める割合が４％以上５０％以下であり、前記電極埋設セラミックス構造体はさらに、
前記第１セラミックス層及び前記電極層を被覆しているとともに、前記第１セラミックス層より薄い、１μｍ以上１０μｍ以下の厚みを有する、前記電極層と前記検知面との間の単一の層としての第２セラミックス層と、を備えており、
前記第１セラミックス層と前記電極層と前記第２セラミックス層の積層方向に沿った断面において、前記第２セラミックス層における最小厚みをＴ１とし、平均厚みをＴ２としたときに、最小厚みＴ１は平均厚みＴ２の８５％以上である、電極埋設セラミックス構造体。

【請求項3】

前記第２セラミックス層はジルコニアまたはアルミナからなる請求項１または２に記載の電極埋設セラミックス構造体。

【請求項4】

前記断面において、前記第１セラミックス層側の前記電極層の長さをＬ１とし、前記第２セラミックス層側の前記電極層の長さをＬ２とし、前記積層方向に直交する方向の前記電極層の長さをＬ３としたときに、下記式を満足する請求項１から３のいずれか一項に記載の電極埋設セラミックス構造体。
（Ｌ１＋Ｌ２）／Ｌ３≧２．２

【請求項5】

長さＬ１が長さＬ２より長い請求項４に記載の電極埋設セラミックス構造体。

【請求項6】

前記第２セラミックス層は焼結体からなる、請求項１から５のいずれか一項に記載の電極埋設セラミックス構造体。

【請求項7】

静電容量の変化を利用した静電容量式センサである電極埋設セラミックス構造体の製造方法であって、前記静電容量式センサは前記静電容量式センサの外部に露出された検知面を有しており、前記静電容量の変化は前記検知面上の液体の存在に応じて生じるものであり、
前記電極埋設セラミックス構造体は、第１セラミックス層と、前記第１セラミックス層の表面に設けられている電極層とを備え、前記電極層は、内部にセラミックス粒子を含んでおり、前記電極層内において前記セラミックス粒子が占める割合が４％以上５０％以下であり、前記電極埋設セラミックス構造体はさらに、前記第１セラミックス層及び前記電極層を被覆しているとともに、前記第１セラミックス層より薄い、１μｍ以上１０μｍ以下の厚みを有する、前記電極層と前記検知面との間の単一の層としての第２セラミックス層と、を備え、
前記製造方法は、
ａ）焼成されることによって前記第１セラミックス層となる未焼成基板を形成する工程と、
ｂ）焼成されることによって前記第２セラミックス層となるグリーンシートを、シート成形法によって形成する工程と、
ｃ）焼成されることによって前記電極層となる未焼成電極層を間に配置しつつ前記未焼成基板上に前記グリーンシートを加圧積層することによって、未焼成積層体を形成する工程と、
ｄ）前記未焼成積層体を焼成する工程と、
を備える電極埋設セラミックス構造体の製造方法。

【請求項8】

表面電位の変化を利用した表面電位センサである電極埋設セラミックス構造体の製造方法であって、前記表面電位は、前記表面電位センサの外部に露出された検知面の電位であり、
前記電極埋設セラミックス構造体は、第１セラミックス層と、前記第１セラミックス層の表面に設けられている電極層とを備え、前記電極層は、内部にセラミックス粒子を含んでおり、前記電極層内において前記セラミックス粒子が占める割合が４％以上５０％以下であり、前記電極埋設セラミックス構造体はさらに、前記第１セラミックス層及び前記電極層を被覆しているとともに、前記第１セラミックス層より薄い、１μｍ以上１０μｍ以下の厚みを有する、前記電極層と前記検知面との間の単一の層としての第２セラミックス層と、を備え、
前記製造方法は、
ａ）焼成されることによって前記第１セラミックス層となる未焼成基板を形成する工程と、
ｂ）焼成されることによって前記第２セラミックス層となるグリーンシートを、シート成形法によって形成する工程と、
ｃ）焼成されることによって前記電極層となる未焼成電極層を間に配置しつつ前記未焼成基板上に前記グリーンシートを加圧積層することによって、未焼成積層体を形成する工程と、
ｄ）前記未焼成積層体を焼成する工程と、
を備える電極埋設セラミックス構造体の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書は、電極埋設セラミックス構造体に関する技術を開示する。

【背景技術】

【0002】

内部に電極が埋設されたセラミックス構造体が知られている。このようなセラミックス構造体は、例えば、ヒータ、センサ、圧電素子、放電素子等の機器として利用することができる。特許文献１には、上記したセラミックス構造体を用いた放電素子が開示されている。特許文献１のセラミックス構造体は、第１セラミックス層（セラミックスシート）の表面に電極層（放電電極）が印刷されており、第１セラミックス層の表面に、第１セラミックス層及び電極層を被覆する第２セラミックス層（保護層）が設けられている。特許文献１では、第２セラミックス層の表面粗さＲａを１０μｍ以下とし、放電素子の耐久性（寿命）を向上させている。また、特許文献１では、第２セラミックス層の厚みを１０μｍ以上とし、さらに第２セラミックス層の表面を非結晶化ガラス，ポリイミド等で被覆している。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００５－１３５７１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

内部に電極が埋設されたセラミックス構造体（電極埋設セラミックス構造体）において、第２セラミックス層は、絶縁層、あるいは、断熱層として機能する。そのため、電極埋設セラミックス構造体が用いられる機器では、良好な特性を得るために第２セラミックス層の厚みを薄くすることが好ましい。しかしながら、第２セラミックス層の厚みを薄くすると、機器の耐久性（寿命）が低下する。上記したように、特許文献１では、第２セラミックス層の厚みを１０μｍ以上とし、機器の耐久性低下を抑制している。このように、従来の電極埋設セラミックス構造体は、特性と耐久性がトレードオフの関係を有している。そのため、従来の設計思想では、電極埋設セラミックス構造体の特性と耐久性を両立させることが困難であり、新たな設計思想に基づいた電極埋設セラミックス構造体を実現することが望まれている。本明細書は、従来とは異なる新たな設計思想に基づく新規な電極埋設セラミックス構造体を提供することを目的とする。

【課題を解決するための手段】

【0005】

一態様の電極埋設セラミックス構造体は、静電容量の変化を利用した静電容量式センサである電極埋設セラミックス構造体であって、前記静電容量式センサは前記静電容量式センサの外部に露出された検知面を有しており、前記静電容量の変化は前記検知面上の液体の存在に応じて生じるものである。前記電極埋設セラミックス構造体は、第１セラミックス層と、前記第１セラミックス層の表面に設けられている電極層と、前記第１セラミックス層及び前記電極層を被覆しているとともに、前記第１セラミックス層より薄い、１μｍ以上１０μｍ以下の厚みを有する、前記電極層と前記検知面との間の単一の層としての第２セラミックス層と、を備えている。前記電極層は、内部にセラミックス粒子を含んでおり、前記電極層内において前記セラミックス粒子が占める割合が４％以上５０％以下である。前記第１セラミックス層と前記電極層と前記第２セラミックス層の積層方向に沿った断面において、前記第２セラミックス層における最小厚みをＴ１とし、平均厚みをＴ２としたときに、最小厚みＴ１は平均厚みＴ２の８５％以上である。
他の態様の電極埋設セラミックス構造体は、表面電位の変化を利用した表面電位センサである電極埋設セラミックス構造体であって、前記表面電位は、前記表面電位センサの外部に露出された検知面の電位である。前記電極埋設セラミックス構造体は、第１セラミックス層と、前記第１セラミックス層の表面に設けられている電極層と、前記第１セラミックス層及び前記電極層を被覆しているとともに、前記第１セラミックス層より薄い、１μｍ以上１０μｍ以下の厚みを有する、前記電極層と前記検知面との間の単一の層としての第２セラミックス層と、を備えている。前記電極層は、内部にセラミックス粒子を含んでおり、前記電極層内において前記セラミックス粒子が占める割合が４％以上５０％以下である。前記第１セラミックス層と前記電極層と前記第２セラミックス層の積層方向に沿った断面において、前記第２セラミックス層における最小厚みをＴ１とし、平均厚みをＴ２としたときに、最小厚みＴ１は平均厚みＴ２の８５％以上である。
一態様の、電極埋設セラミックス構造体の製造方法は、静電容量の変化を利用した静電容量式センサである電極埋設セラミックス構造体の製造方法であって、前記静電容量式センサは前記静電容量式センサの外部に露出された検知面を有しており、前記静電容量の変化は前記検知面上の液体の存在に応じて生じるものである。前記電極埋設セラミックス構造体は、第１セラミックス層と、前記第１セラミックス層の表面に設けられている電極層と、前記第１セラミックス層及び前記電極層を被覆しているとともに、前記第１セラミックス層より薄い、１μｍ以上１０μｍ以下の厚みを有する、前記電極層と前記検知面との間の単一の層としての第２セラミックス層と、を備えている。前記電極層は、内部にセラミックス粒子を含んでおり、前記電極層内において前記セラミックス粒子が占める割合が４％以上５０％以下である。前記製造方法は、ａ）焼成されることによって前記第１セラミックス層となる未焼成基板を形成する工程と、ｂ）焼成されることによって前記第２セラミックス層となるグリーンシートを、シート成形法によって形成する工程と、ｃ）焼成されることによって前記電極層となる未焼成電極層を間に配置しつつ前記未焼成基板上に前記グリーンシートを加圧積層することによって、未焼成積層体を形成する工程と、ｄ）前記未焼成積層体を焼成する工程と、を備える。
他の態様の、電極埋設セラミックス構造体の製造方法は、表面電位の変化を利用した表面電位センサである電極埋設セラミックス構造体の製造方法であって、前記表面電位は、前記表面電位センサの外部に露出された検知面の電位である。前記電極埋設セラミックス構造体は、第１セラミックス層と、前記第１セラミックス層の表面に設けられている電極層と、前記第１セラミックス層及び前記電極層を被覆しているとともに、前記第１セラミックス層より薄い、１μｍ以上１０μｍ以下の厚みを有する、前記電極層と前記検知面との間の単一の層としての第２セラミックス層と、を備えている。前記電極層は、内部にセラミックス粒子を含んでおり、前記電極層内において前記セラミックス粒子が占める割合が４％以上５０％以下である。前記製造方法は、ａ）焼成されることによって前記第１セラミックス層となる未焼成基板を形成する工程と、ｂ）焼成されることによって前記第２セラミックス層となるグリーンシートを、シート成形法によって形成する工程と、ｃ）焼成されることによって前記電極層となる未焼成電極層を間に配置しつつ前記未焼成基板上に前記グリーンシートを加圧積層することによって、未焼成積層体を形成する工程と、ｄ）前記未焼成積層体を焼成する工程と、を備える。

【図面の簡単な説明】

【0006】

【図1】実施の形態１における電極埋設セラミックス構造体の概略図（斜視図）を示す。

【図2】図１のII－II線に沿った断面図を示す。

【図3】図２の破線IIIで囲った範囲の拡大図を示す。

【図4】第２セラミックス層の拡大図（断面図）を示す。

【図5】実施の形態２における静電容量式センサを有する検知システムの構成を概略的に示す正面図である。

【図6】図５の概略的な背面図である。

【図7】図５及び図６の線ＶＩＩ－ＶＩＩに沿う概略的な部分断面図である。

【図8】図５及び図６の線ＶＩＩＩ－ＶＩＩＩに沿う概略的な部分断面図である。

【図9】図５及び図６の線ＩＸ－ＩＸに沿う概略的な部分断面図である。

【図10】図９に対応する近似的な等価回路を示す回路図である。

【図11】実施の形態３における静電容量式センサの構成を概略的に示す断面図である。

【図12】図１１の線ＸＩＩ－ＸＩＩに沿う概略的な部分断面図である。

【図13】図１１の線ＸＩＩＩ－ＸＩＩＩに沿う概略的な部分断面図である。

【図14】図１１の線ＸＩＶ－ＸＩＶに沿う概略的な部分断面図である。

【図15】実施の形態４における表面電位センサを有する検知システムの構成を概略的に示す正面図である。

【図16】実施の形態５における表面電位センサを有する検知システムの構成を概略的に示す正面図である。

【発明を実施するための形態】

【0007】

＜実施の形態１＞
本明細書で開示する電極埋設セラミックス構造体は、第１セラミックス層と、第１セラミックス層の表面に設けられている電極層と、第１セラミックス層及び電極層を被覆している第２セラミックス層を備えていてよい。第１セラミックス層及び第２セラミックス層の材料の一例として、ジルコニア（ＺｒＯ_２）、安定化剤としてイットリア（Ｙ_２Ｏ_３），カルシア（ＣａＯ）等が添加された、部分安定化ジルコニア，安定化ジルコニア等を用いることができる。第１セラミックス層と第２セラミックス層の材料は、同一であってもよいし、異なっていてもよい。第１セラミックス層と第２セラミックス層が良好に焼結するために、両者は同一の材料であることが好ましい。第２セラミックス層の厚みは、第１セラミックス層の厚みより薄くてよい。特に限定されないが、第２セラミックス層の厚みは、１μｍ以上１０μｍ以下であってよい。第２セラミックス層の厚みは、８μｍ以下であってよく、５μｍ以下であってよく、３μｍ以下であってよい。また、第２セラミックス層の厚みは、２μｍ以上であってよく、４μｍ以上であってよく、６μｍ以上であってよい。第２セラミックス層は、電極（電極層）の保護層と捉えることもできる。

【0008】

第２セラミックス層は、局所的に薄い部分、あるいは、局所的に厚い部分を有していないことが好ましく、厚みが均一であることが好ましい。具体的には、第１セラミックス層と電極層と第２セラミックス層の積層方向に沿った断面において、第２セラミックス層における最小厚み（Ｔ１）と、平均厚み（Ｔ２）が下記式（１）の関係
（Ｔ２－Ｔ１）／Ｔ２≦０．１５ ・・・（１）
を満足していてよい。

【0009】

上記式（１）は、第２セラミックス層の平均厚みＴ２と最小厚みＴ１の差が、平均厚みＴ２の１５％以下であることを示している。なお、第２セラミックス層の平均厚みＴ２と最小厚みＴ１の差（Ｔ２－Ｔ１）は、平均厚みＴ２の１２％以下であってよいし、８％以下であってよいし、５％以下であってよいし、３％以下であってもよい。

【0010】

電極埋設セラミックス構造体では、第２セラミックス層の厚みが薄くなるに従って、良好な特性が得られる。一方、第２セラミックス層の厚みが薄くなるに従って耐久性が低下する。しかしながら、電極埋設セラミックス構造体（第２セラミックス層）の耐久性に最も大きな影響を与えているのは、最小厚み部分である。すなわち、最小厚み部分を起点として第２セラミックス層が劣化する。そのため、従来は、最小厚み部分において所定の厚みが確保されるように、第２セラミックス層の厚みを厚く形成していた。その結果、第２セラミックス層の平均厚みが厚くなることが避けられず、特性の改善に限界があった。しかしながら、上記式（１）を満足するように第２セラミックス層の厚みを調整すれば、第２セラミックス層の平均厚みを厚くすることなく（特性を低下させることなく）、第２セラミックス層（電極埋設セラミックス構造体）の耐久性を向上させることができる。なお、第２セラミックス層の厚み（Ｔ１，Ｔ２）は、第２セラミックス層を撮影し（例えば長さ１００μｍ分）、最小厚みＴ１を測定し、さらに、例えば任意の１００箇所の厚みから平均厚みＴ２を算出することができる。

【0011】

第２セラミックス層内に存在する空隙の割合は０．０５％以下であってよい。第２セラミックス層内に空隙が存在すると、その部分では、空隙の分だけマトリックス（セラミックス）の厚みが減少する。第２セラミックス層内の空隙の割合が０．０５％以下であれば、マトリックスの厚みが局所的に薄くなることが抑制され、耐久性の低下をより確実に抑制することができる。なお、第２セラミックス層内の空隙の割合は、例えば、第２セラミックス層のＳＥＭ画像を、ｉＴＥＭ解析ソフト（西華産業（株）製）を用いて画像処理することによって算出することができる。

【0012】

電極層は、第１セラミックス層の表面の一部に設けられていてよい。具体的には、電極層は、第１セラミックス層の表面において、周囲が第１セラミックス層で囲まれるように設けられていてよい。すなわち、電極層は、第１セラミックス層表面の外周部分以外の部分（中央部分）に設けられていてよい。また、複数の電極層が、第１セラミックス層の表面に設けられていてもよい。上記したように、第２セラミックス層は、第１セラミックス層及び電極層を被覆している。そのため、第１セラミックス層上に電極が設けられている部分では、第１セラミックス層／電極層／第２セラミックス層の積層構造が形成される。一方、第１セラミックス層上に電極が設けられていない部分では、第１セラミックス層と第２セラミックス層が接触している。具体的には、第１セラミックス層と第２セラミックス層が焼結し、一体化している。

【0013】

第１セラミックス層と電極層と第２セラミックス層が積層された部分において、電極層とセラミックス層の界面は平坦でなくてよい。すなわち、電極層の表面及び裏面（第１，第２セラミックス層との接触面）は平坦でなくてよい。具体的には、第１セラミックス層／電極層／第２セラミックス層の積層方向に沿った断面において、第１セラミックス層側の電極層の長さ（Ｌ１）と、第２セラミックス層側の電極層の長さ（Ｌ２）と、積層方向に直交する方向の電極層の長さ（Ｌ３）が下記式（２）
（Ｌ１＋Ｌ２）／Ｌ３≧２．２ ・・・（２）
の関係を満足していてよい。なお上記定義から、長さＬ３は、積層方向に直交する方向に沿った直線的な長さである。一方で、長さＬ１は、電極層と第１セラミック層との界面に沿った長さであり、長さＬ２は、電極層と第２セラミック層との界面に沿った長さである。

【0014】

上記式（２）は、電極層の表面及び裏面の長さの合計が、仮に電極層の表面及び裏面が平坦な場合の長さと比較して１０％以上長いことを示している。すなわち、電極層の表面及び裏面が、凹凸を有していることを示している。電極層の表裏面に凹凸が設けられていることにより、電極層とセラミックス層が互いに侵入し合い、両者が強固に接合されるアンカー効果を得ることができる。換言すると、電極層がセラミックス層から剥離することを抑制することができる。なお、上記（２）式において、Ｆ１＝（Ｌ１＋Ｌ２）／Ｌ３としたときに、Ｆ１は、２．４以上であってよいし、２．６以上であってよいし、２．８以上であってよいし、３．０以上であってもよい。

【0015】

長さＬ１は、長さＬ２より長くてよい。すなわち、電極層の第１セラミックス層側は、第２セラミックス層側と比較して凹凸の程度が大きくてよい。電極層がセラミックス層から剥離することを抑制しながら、第２セラミックス層（第１セラミックス層より薄い層）の厚みがばらつくことを抑制することもできる。長さＬ１は、長さＬ２の１．１倍以上であってよく、１．２倍以上であってよく、１．３倍以上であってよく、１．４倍以上であってもよい。電極層の表裏面の長さ（長さＬ１及びＬ２）は、例えば、電極層のＳＥＭ画像を、例えば、上記したｉＴＥＭ解析ソフトを用いて算出することができる。

【0016】

電極層の材料は、例えば、Ｐｔ（白金）、あるいは、Ａｕ（金）を含むＡｕ－Ｐｔ合金等が用いられてよい。また、電極層は、内部にセラミックス粒子を含んでいてよい。内部にセラミックス粒子を含むことにより、金属のみの電極層と比較して、電極層の熱膨張係数をセラミックス層（第１セラミックス層及び第２セラミックス層）の熱膨張係数に近づけることができる。また、電極層内のセラミックス粒子がセラミックス層と焼結し、電極の表面に凹凸が形成され易くなるという効果も期待される。電極層内においてセラミックス粒子が占める割合は、４％以上であってよい。電極層内のセラミックス粒子の割合は、５％以上であってよく、７％以上であってよく、１０％以上であってもよい。セラミックス粒子の割合が大きくなるに従って、上記した利点が得られやすくなる。また、電極層内のセラミックス粒子の割合は、５０％以下であってよく、３０％以下であってよく、２０％以下であってよい。電極層内のセラミックス粒子の割合が５０％以下であれば、電極としての機能を十分に発揮し得る。

【0017】

電極層内のセラミックス粒子の割合は、例えば、第１セラミックス層／電極層／第２セラミックス層の積層方向に沿った断面のＳＥＭ画像を撮影し、電極層内における金属とセラミックス粒子の面積から算出することができる。電極層内における金属とセラミックス粒子の面積は、例えば、上記したｉＴＥＭ解析ソフトを用いて算出することができる。

【0018】

セラミックス粒子の材料として、例えば、ジルコニア（ＺｒＯ_２）、安定化剤としてイットリア（Ｙ_２Ｏ_３），カルシア（ＣａＯ）等が添加された、部分安定化ジルコニア，安定化ジルコニア等を用いることができる。すなわち、第１セラミックス層及び第２セラミックス層と同質の材料を用いることができる。また、セラミックス粒子の材料として、第１セラミックス層及び第２セラミックス層と異なる金属酸化物を利用してよい。そのような金属酸化物の一例として、アルミナ（Ａｌ_２Ｏ_３）、スピネル（ＭｇＡｌ_２Ｏ_４）、チタニア（ＴｉＯ_２）、ジルコニア（ＺｒＯ_２）、マグネシア（ＭｇＯ）、ムライト（Ａｌ_６Ｏ_１３Ｓｉ_２）、コージェライト（ＭｇＯ・Ａｌ_２Ｏ_３・ＳｉＯ_２）等が挙げられる。

【0019】

（実施例）
図１から図４を参照し、電極埋設セラミックス構造体の一例について説明する。図１は、内部にＰｔ電極４が埋設されたセラミックス構造体１０を示している。セラミックス構造体１０は、ジルコニア質の基板２と、基板２の表面に設けられたＰｔ電極４と、基板２及びＰｔ電極４を被覆しているジルコニア質の保護層６を備えている。基板２は第１セラミックス層の一例であり、Ｐｔ電極４は電極層の一例であり、保護層６は第２セラミックス層の一例である。

【0020】

図１及び図２に示すように、Ｐｔ電極４は基板２の表面の中央部分に配置されている。そのため、Ｐｔ電極４は、全面がセラミックス層（基板２，保護層６）に囲まれており、セラミックス構造体１０の外部に露出していない。Ｐｔ電極４が設けられている部分では、基板２／Ｐｔ電極４／保護層６の積層構造が形成されている。一方、Ｐｔ電極４が設けられていない部分では、基板２と保護層６が接合されている。なお、図１及び２には、基板２と保護層６の接合面８を仮想線で示している。実際には、基板２と保護層６は焼結しているので、接合面８において両者に明確な境界は現れない。そのため、基板２及び保護層６の形状、サイズ等を説明する場合、基板２／Ｐｔ電極４／保護層６の積層構造部分の形状、サイズを示す。セラミックス構造体１０では、基板２の平均厚みが１ｍｍであり、Ｐｔ電極４の平均厚みが３μｍであり、保護層６の平均厚み（図２に示す厚みｔ６）が３μｍである。

【0021】

セラミックス構造体１０は、表面にＰｔペーストをスクリーン印刷した基板２を用意し、シート成形法によって基板２とは別に保護層６を用意し、基板２の表面に保護層６を配置し、加圧積層・焼成することによって作製した。具体的には、１ｍｍのジルコニア質基板の表面の所定位置に、平均粒径０．５μｍのジルコニア粒子を体積比で２５％含むＰｔペーストをスクリーン印刷し、表面にＰｔ電極４が形成された基板２を作製した。なお、スクリーン印刷の条件は、焼成後の保護層６の厚みが３μｍになるように調整した。また、保護層６は、ジルコニア質粒子を含むジルコニアスラリーを用意し、ダイコーター法によって３μｍのジルコニア質シートを成形し、ジルコニア質シートを乾燥させることにより作製した。その後、基板２の表面にジルコニア質シートを加圧積層し、大気雰囲気において１５００℃で焼成することによってセラミックス構造体１０を得た。

【0022】

図３は、基板２／Ｐｔ電極４／保護層６の積層構造部分の拡大図（３０００倍拡大図）を示している。図３に示すように、Ｐｔ電極４の内部に、ジルコニア粒子１４が確認された。ジルコニア粒子１４は、Ｐｔ電極４内に分散して存在していることが確認された。Ｐｔ電極４内におけるジルコニア粒子１４の割合（面積比）をｉＴＥＭ解析ソフトを用いて算出した結果、Ｐｔ電極４内に５％のジルコニア粒子１４が存在することが確認された。

【0023】

また、Ｐｔ電極４の表面（保護層６側の面）４ａ及び裏面（基板２側の面）４ｂに凹凸が確認された。Ｐｔ電極４の長さ（画像（図３）内におけるＰｔ電極４の水平方向の長さ）に対し、表面４ａの長さは１．０３倍であり、裏面４ｂの長さは１．２１倍であった。Ｐｔ電極４の表裏面の長さの合計は、Ｐｔ電極４の長さの２．２４倍であった。すなわち、Ｐｔ電極４の表裏面の平均長さは、Ｐｔ電極４の長さより１２％長かった（Ｐｔ電極４の長さの１．１２倍）。また、裏面４ｂの長さは表面４ａの長さより長く、裏面４ｂの長さは表面４ａの１．１７倍であった。なお、表面４ａ及び裏面４ｂの長さもｉＴＥＭ解析ソフトを用いて算出した。

【0024】

図４は、Ｐｔ電極４と保護層６の接合部分から保護層６の表面までの拡大図（３０００倍拡大図）を示している。図４に示すように、Ｐｔ電極４と保護層６の接合面は平坦でなく、保護層６の厚みにばらつきが存在することが確認された。保護層６の厚みを測定するため、保護層６の画像を複数撮影（長さ約１００μｍ分）し、最小厚みＴ１を測定した。また、任意の１００箇所の厚みを測定し、保護層６の平均厚みＴ２を算出した。その結果、最小厚みＴ１は２．６μｍであり、平均厚みＴ２は３．０μｍであった。すなわち、最小厚みＴ１と平均厚みＴ２の差が、平均厚みＴ２の１３％であった。

【0025】

また、ｉＴＥＭ解析ソフトを用いて、保護層６内に存在する空隙の割合を算出した。なお、保護層６内の空隙の割合の算出では、保護層６のマトリックスに囲まれた空隙１６は保護層６内の空隙として捉え、保護層６とＰｔ電極４の間に確認された空隙１８は保護層６内の空隙として捉えていない（図４を参照）。空隙の割合は、保護層６の画像を複数撮影（長さ約１００μｍ分）し、複数個所の平均値を算出した。その結果、保護層６内に０．０５％の空隙が存在することが確認された。

【0026】

（耐圧試験）
セラミックス構造体１０の特性（耐久性）について評価した。具体的には、保護層６の表面（Ｐｔ電極４が存在する面の反対側の面）に表面電極を形成し、表面電極とＰｔ電極４間に試験電圧を印加し、絶縁破壊の有無を確認した（耐圧試験）。なお、試験電圧は、１０Ｖ，２０Ｖ，３０Ｖ，４０Ｖとした。試験電圧を３０分間印加し、絶縁破壊が起こらなかった場合を合格、３０分以内に絶縁破壊が生じた場合を不合格とした。また、比較例として、保護層の平均厚みがセラミックス構造体１０と同一（３．０μｍ）で、厚みばらつきがセラミックス構造体１０よりも大きい（保護層における平均厚みと最小厚みの差が、平均厚みの２２％）試料についても評価を行った。なお、比較例の試料は、表面にＰｔ電極が形成された基板に、ジルコニアペースト（保護層の材料）をスクリーン印刷して作製した。なお、比較例の試料は、保護層内の空隙の割合が０．７％であった。

【0027】

耐圧試験の結果、比較例の試料は、２０Ｖで絶縁破壊が生じた。一方、セラミックス構造体１０は、４０Ｖの電圧を３０分間印加しても絶縁破壊が確認されなかった。セラミックス構造体１０は、厚みばらつきが小さい（平均厚みＴ２と最小厚みＴ１の差が、平均厚みＴ２の１３％）ため、高い耐久性が得られることが確認された。

【0028】

（熱衝撃試験）
また、Ｐｔ電極４及び保護層６の厚みがセラミックス構造体１０と異なる試料（試料１）を作製し、Ｐｔ電極４の特性（Ｐｔ電極４と基板２の剥離の有無）について評価した。具体的には、Ｐｔ電極４の平均厚みを１０μｍ、保護層６の平均厚みを５μｍに変えた試料１を作製し、試料１のＰｔ電極４に印加する電圧を繰り返し変化させ、１５秒で６００℃に昇温し、１５秒で１００℃まで冷却する工程を１サイクルとする試験（熱衝撃試験）を行った。なお、熱衝撃試験では、保護層６の厚みが試験結果に影響を及ぼすことを抑制するため、試料１のＰｔ電極４及び保護層６の厚みを、セラミックス構造体１０よりも厚くした。また、比較例として、Ｐｔ電極内にセラミックス粒子（ジルコニア粒子）を含まないセラミックス構造体（Ｐｔ電極の平均厚み１０μｍ、保護層の平均厚み５μｍ）も作製し、併せて評価を行った（試料２）。なお、比較例（試料２）のセラミックス構造体は、Ｐｔ電極の表裏面がほぼ平坦であり、Ｐｔ電極の表裏面の長さの合計が、Ｐｔ電極の長さの２．０４倍であった。すなわち、試料２のセラミックス構造体は、Ｐｔ電極の表裏面の平均長さが、Ｐｔ電極の長さより２％だけ長かった。

【0029】

熱衝撃試験の結果、試料２のセラミックス構造体は、２０サイクル目でＰｔ電極が基板から剥離する結果となった。一方、試料１は、１００サイクル試験を行った後も、Ｐｔ電極４と基板２の剥離は確認されなかった。セラミックス構造体１０は、Ｐｔ電極４の表裏面に大きな凹凸が形成されているので（表裏面の長さの合計がＰｔ電極４の長さの２．２倍以上であるため）、Ｐｔ電極４が基板２及び保護層６と強固に接合され、剥離が抑制される（高耐久性が得られる）ことが確認された。

【0030】

上記実施例では、電極層内にセラミックス粒子を含む電極埋設セラミックス構造体について説明した。しかしながら、本明細書で開示する技術は、電極層内にセラミックス粒子を含まない電極埋設セラミックス構造体に適用することもできる。重要なことは、基板及び電極層を被覆する保護層（第２セラミックス層）が、平均厚みと最小厚みの差が平均厚みの１５％以下に調整されていることである。

【0031】

＜実施の形態２＞
（構成）
図５及び図６のそれぞれは、本実施の形態における静電容量式センサ１０１（電極埋設セラミックス構造体）を有する検知システム５００の構成を概略的に示す正面図及び背面図である。図７は、図５及び図６の線ＶＩＩ－ＶＩＩに沿う概略的な部分断面図である。図８は、図５及び図６の線ＶＩＩＩ－ＶＩＩＩに沿う概略的な部分断面図である。図９は、図５及び図６の線ＩＸ－ＩＸに沿う概略的な部分断面図である。検知システム５００は、液体を検知するシステムであり、具体的には、液位を検知するシステムである。よって静電容量式センサ１０１は、液体検知センサであり、具体的には、液位センサである。図５及び図６においては、静電容量式センサ１０１によって検知されることになる液体ＬＱの液位ＰＬの一例が仮想線によって示されている。また図９においては液体ＬＱが示されている。また、図を見やすくするために、ＸＹＺ直交座標系が示されている。本実施の形態においては方向Ｚが鉛直上方に対応している。またＺ方向における原点は、液位ＰＬのゼロ位置に対応している。

【0032】

検知システム５００は、静電容量式センサ１０１と、計測器２００とを有している。静電容量式センサ１０１は、静電容量の変化を利用しての検出を行う静電容量式センサである。静電容量式センサ１０１は、絶縁層５２（本実施の形態における第１セラミック層）と、電極層５４と、保護層５６（本実施の形態における第２セラミック層）とを含み、本実施の形態におけるこれら第１セラミック層、電極層、及び第２セラミック層に対しても、前述した実施の形態１における、第１セラミック層、電極層、及び第２セラミック層についての説明が該当する。電極層５４は、第１の検出電極２１と、第２の検出電極２２とを有している。さらに、静電容量式センサ１０１は、第１のパッド電極３１と、第２のパッド電極３２と、第１のビア電極４１と、第２のビア電極４２とを含んでよい。

【0033】

絶縁層５２は、セラミック絶縁体からなることが好ましく、保護層５６と同じ材料からなることがより好ましい。絶縁層５２の厚みは、例えば１ｍｍ程度である。

【0034】

第１の検出電極２１は、図７～図９に示されているように、絶縁層５２の一の面上に設けられている。第２の検出電極２２は、絶縁層５２上に第１の検出電極２１から離れて設けられている。第２の検出電極２２は、第１の検出電極２１と共に静電容量を形成する。第１の検出電極２１及び第２の検出電極２２は、図５に示すように、ラインアンドスペースのパターンを構成していてよい。第１の検出電極２１及び第２の検出電極２２は、酸化しにくい高融点金属からなることが好ましく、例えば、白金、タングステンまたはコバルトからなる。第１の検出電極２１及び第２の検出電極２２の厚みは、例えば５μｍ程度である。

【0035】

保護層５６は、第１の検出電極２１及び第２の検出電極２２を覆っている。具体的には、保護層５６は、表面ＳＦと、表面ＳＦと反対の、第１の検出電極２１及び第２の検出電極２２に面する面と、を有している。保護層５６は、１μｍ≦ｄ≦１０μｍを満たす厚みｄを有しており、好ましくは、１μｍ≦ｄ≦５μｍを満たす厚みｄを有している。保護層５６は、ジルコニアまたはアルミナからなり、好ましくはジルコニアからなる。保護層５６は比誘電率εを有しており、好ましくは、ε≧１０が満たされている。例えば、ジルコニアを用いることによって３０程度のεを得ることができ、また、アルミナを用いることによって１０程度のεを得ることができる。好ましくは、ε／ｄ≧１が満たされている。

【0036】

第１のパッド電極３１は、絶縁層５２の、上記一の面と反対の面上に設けられている。第２のパッド電極３２は、絶縁層５２の、上記一の面と反対の面上に、第１のパッド電極３１から離れて設けられている。第１のビア電極４１は、絶縁層５２を貫通しており、第１の検出電極２１につながれた一方端と、第１のパッド電極３１につながれた他方端とを有している。第２のビア電極４２は、絶縁層５２を貫通しており、第２の検出電極２２につながれた一方端と、第２のパッド電極３２につながれた他方端とを有している。

【0037】

計測器２００は静電容量を計測する機能を有している。計測器２００は、第１のパッド電極３１及び第２のパッド電極３２に電気的に接続されている。これにより計測器２００は、第１の検出電極２１と第２の検出電極２２とが形成する静電容量を計測することができる。

【0038】

静電容量式センサ１０１を用いた液体検知方法においては、次の複数の工程が行われる。まず、静電容量式センサ１０１の静電容量を検出する工程が行われる。次に、静電容量を検出する工程によって検出された静電容量に基づいて、液体ＬＱを検知する工程、具体的には、液体ＬＱの液位ＰＬを検知する工程、が行われる。

【0039】

図１０は、図９に対応する近似的な等価回路を示す回路図である。図９及び図１０を参照して、液体ＬＱと第１の検出電極２１とが保護層５６を介して対向する構成は、静電容量Ｃ１を形成する。同様に、液体ＬＱと第２の検出電極２２とが保護層５６を介して対向する構成は、静電容量Ｃ２を形成する。計測器によって計測される容量Ｃは、静電容量Ｃ１と静電容量Ｃ２との直列接続によって構成される静電容量に近似的には対応するので、
Ｃ ＝ Ｃ１ × Ｃ２ ／ （Ｃ１ ＋ Ｃ２）
によって算出される。図５に示されているように、第２の検出電極２２の構成が第１の検出電極２１の構成と同様の時は、Ｃ２＝Ｃ１であり、この場合、上式は、
Ｃ ＝ Ｃ１ ／ ２
と書き換えられる。容量Ｃの計測値は、図１０に示されているように、液位ＰＬにおおよそ比例する。よって、液位ＰＬと容量Ｃの計測値との関係を予め把握しておくことによって、静電容量式センサ１０１の計測値を用いての液位検知が可能となる。

【0040】

ここで、容量Ｃは、保護層５６を介して形成される容量で近似されることから、保護層５６の比誘電率と厚みとの積、すなわちε／ｄにおおよそ比例する。容量Ｃの変化割合を高精度で検出するためには、容量Ｃの大きさが、ある程度大きいことが好ましい。よってε／ｄが、ある程度大きいことが好ましく、具体的にはε／ｄ≧１が満たされていることが好ましい。

【0041】

（効果のまとめ）
本実施の形態２によっても、前述した実施の形態１と同様の効果が得られる。

【0042】

さらに、第１に、第１の検出電極２１及び第２の検出電極２２を覆う保護層５６が、ジルコニアまたはアルミナからなる場合、静電容量式センサ１０１の耐食性及び耐薬品性が高められる。

【0043】

第２に、保護層５６の厚みｄが１μｍ≦ｄ≦１０μｍを満たしている場合、上述した耐食性及び耐薬品性を確保しつつ、保護層５６が設けられることに起因しての静電容量式センサ１０１の感度の大幅な低下が避けられる。

【0044】

以上から、耐食性及び耐薬品性を確保しつつ、高感度での検出を行うことができる。具体的には、液位を高感度で検知することができる。

【0045】

保護層５６はジルコニアからなることが好ましい。これにより、保護層５６の比誘電率εが３０程度の高い値となる。これにより、保護層５６が設けられることに起因しての静電容量式センサ１０１の感度の低下が、より十分に避けられる。

【0046】

ε／ｄ≧１が満たされていることが好ましい。これにより、保護層５６を介して形成される単位面積当たりの静電容量が大きくなる。これにより静電容量式センサ１０１の感度を十分に確保しやすくなる。

【0047】

絶縁層５２及び保護層５６は、共にセラミック絶縁体からなることが好ましく、同じ材料からなることがより好ましい。これにより、静電容量式センサ１０１を製造するための焼成工程における収縮率の相違が抑制される。よって、保護層５６の厚みｄが比較的小さくてもピンホールのない保護層５６を得ることができる。よって、保護層５６による耐食性及び耐薬品性の向上効果を十分に得つつ、厚みｄを小さくすることができる。

【0048】

保護層５６となる部分は、グリーンシートの圧着によって形成されることが好ましい。これにより、当該部分がセラミックペーストの塗布によって形成される場合に比して、保護層５６の厚みｄが比較的小さくてもピンホールのない保護層５６を得ることができる。

【0049】

第１の検出電極２１及び第２の検出電極２２は、高融点金属からなることが好ましく、例えば、白金、タングステンまたはコバルトからなる。これにより、静電容量式センサ１０１を製造するための焼成工程における電極の揮発・溶融を避けることができる。

【0050】

＜実施の形態３＞
図１１は、本実施の形態における静電容量式センサ１０２（電極埋設セラミックス構造体）の構成を概略的に示す断面図である。図１２～図１４のそれぞれは、図１１の、線ＸＩＩ－ＸＩＩ、線ＸＩＩＩ－ＸＩＩＩ及び線ＸＩＶ－ＸＩＶに沿う概略的な部分断面図である。

【0051】

検知システム５００（図５及び図６）において、静電容量式センサ１０１に加えて静電容量式センサ１０２を用いることによっても、保護層５６上の結露を検知することができる。よって静電容量式センサ１０２は、液体検知センサであり、具体的には、結露センサである。静電容量式センサ１０２のための第１の検出電極２１及び第２の検出電極２２は、図１２に示すように、櫛歯形状を有していることが好ましい。これにより、結露の検出感度が高められる。

【0052】

静電容量式センサ１０２は、保護層５６を加熱するためのヒータ６０を有していることが好ましい。ヒータ６０に電流を流すことによって発熱が得られる。これにより保護層５６を加熱することによって、表面ＳＦ上に付着した液体を、蒸発させることによって除去することができる。よって、洗浄または長期使用などに起因して表面ＳＦ上に多量の液体が付着している際に、ヒータ６０を用いてそれを除去することによって、再度の結露の発生を検出することができる状態を、速やかに得ることができる。

【0053】

ヒータ６０は、静電容量式センサ１０２の内部に埋め込まれていることが好ましく、絶縁層５２の内部に埋め込まれていることがより好ましい。その場合、静電容量式センサ１０２は、ヒータ６０への電気的接続を可能とするために、パッド電極７１、パッド電極７２、ビア電極８１及びビア電極８２を有していてよい。ビア電極８１の一方端（図１１における上端）及びビア電極８２の一方端（図１１における上端）のそれぞれは、ヒータ６０の一方端及び他方端に接続されている。ビア電極８１の他方端（図１１における下端）及びビア電極８２の他方端（図１１における下端）のそれぞれは、パッド電極７１及びパッド電極７２に接続されている。この構成により、パッド電極７１とパッド電極７２との間に電圧を印加することによって、ヒータ６０を発熱させることができる。

【0054】

なお、上述したヒータ６０及びそれに関連した構成は、静電容量式センサ１０１（実施の形態２）等、他の静電容量式センサへ適用されてもよい。

【0055】

上記以外の構成については、静電容量式センサ１０１（実施の形態２）の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

【0056】

本実施の形態によれば、耐食性及び耐薬品性を確保しつつ、結露を高感度で検知することができる。なお、保護層５６の好適な構成は、本実施の形態の場合においても実施の形態２の場合とほぼ同様である。

【0057】

ヒータ６０が設けられる場合、保護層５６の表面ＳＦ上に付着した液体を、加熱によって除去することができる。これにより、液体を新たに検出するための感度を速やかに確保することができる。

【0058】

＜実施の形態４＞
図１５は、本実施の形態４における表面電位センサ１０３（電極埋設セラミックス構造体）を有する検知システム５１０の構成を概略的に示す正面図である。検知システム５１０は、プラズマを利用する装置に設けられるとによって、プラズマ異常を検知するシステムである。具体的には、検知システム５１０は、プラズマ異常に起因して表面電荷が変化することによって生じる過渡電流を検知するシステムである。よって表面電位センサ１０３は、プラズマ状態検知センサであり、具体的には、プラズマ異常検知センサである。

【0059】

検知システム５１０は、表面電位センサ１０３と、計測器２１０とを有している。前述した静電容量式センサ１０１（図５：実施の形態２）は、電極層５４として複数の電極（具体的には第１の検出電極２１及び第２の検出電極）を有しているが、表面電位センサ１０３は、電極層５４として、少なくとも１つの検出電極を有しており、図１５に示された例においては単数の検出電極のみを有している。この単数の電極に計測器２１０が電気的に接続されている。この接続のために、例えば、第１のパッド電極３１及び第１のビア電極４１（図８：実施の形態２）と同様のパッド電極及びビア電極が設けられていてよい。また表面電位センサ１０３は、静電容量式センサ１０１と同様、絶縁層５２及び保護層５６（図８参照）を有している。表面電位センサ１０３は、保護層５６の表面電位の変化を利用した表面電位センサである。

【0060】

表面電位センサ１０３が設けられた箇所でのプラズマ異常は、保護層５６上での電荷の過渡的な帯電を引き起こす。これにより、電極層５４に反対符号の電荷が誘導される。この誘導による過渡的な電荷が、計測器２１０によって計測される。例えば、当該電荷によって発生する電圧がしきい値より大きいときに、プラズマ異常が発生していると判断される。よって表面電位センサ１０３は、プラズマ計測用の電気的プローブである。

【0061】

＜実施の形態５＞
図１６は、本実施の形態５における表面電位センサ１０４（電極埋設セラミックス構造体）を有する検知システム５２０の構成を概略的に示す正面図である。検知システム５２０は、表面電位センサ１０４と、計測器２２０と、電圧発生器３２０とを有している。表面電位センサ１０４の構成は表面電位センサ１０３（図１５：実施の形態４）と同様であってよい。表面電位センサ１０４も、表面電位センサ１０３と同様に、保護層５６（図８参照）の表面電位の変化を利用した表面電位センサである。検知システム５２０は、プラズマを利用する装置に設けられるとによって、プラズマの空間電位の変化を検知するシステムである。具体的には、検知システム５２０は、表面電位センサ１０４における電圧－電流特性によって、プラズマの空間電位の変化を検知するシステムである。電圧－電流特性の計測に際して、電圧発生器３２０によって電圧が制御され、そのときの電流特性が計測器２２０によって計測される。よって表面電位センサ１０４は、プラズマ計測用の電気的プローブである。

【0062】

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【符号の説明】

【0063】

２，５２ ：第１セラミックス層
４，５４ ：電極層
６，５６ ：第２セラミックス層
１０，１０１～１０４：電極埋設セラミックス構造体

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】