特許 7394214 センサ素子及びセンサ素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-29

(45)【発行日】2023-12-07

(54)【発明の名称】センサ素子及びセンサ素子の製造方法

(51)【国際特許分類】

   G01K 7/22 20060101AFI20231130BHJP

   H01C 7/04 20060101ALI20231130BHJP

【ＦＩ】

G01K7/22 N

H01C7/04

【請求項の数】 25

(21)【出願番号】P 2022511302

(86)(22)【出願日】2020-09-16

(65)【公表番号】

(43)【公表日】2023-01-18

(86)【国際出願番号】 EP2020075850

(87)【国際公開番号】W WO2021099004

(87)【国際公開日】2021-05-27

【審査請求日】2022-05-10

(31)【優先権主張番号】102019131306.6

(32)【優先日】2019-11-20

(33)【優先権主張国・地域又は機関】DE

(73)【特許権者】

【識別番号】300002160

【氏名又は名称】ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト

【氏名又は名称原語表記】ＴＤＫ ＥＬＥＣＴＲＯＮＩＣＳ ＡＧ

【住所又は居所原語表記】Ｒｏｓｅｎｈｅｉｍｅｒ Ｓｔｒａｓｓｅ １４１ｅ， ８１６７１ Ｍｕｅｎｃｈｅｎ， Ｇｅｒｍａｎｙ

(74)【代理人】

【識別番号】110002664

【氏名又は名称】弁理士法人相原国際知財事務所

(72)【発明者】

【氏名】ヴァイデンフェルダー， アンケ

(72)【発明者】

【氏名】イーレ， ヤン

(72)【発明者】

【氏名】シュテンデル， トーマス

(72)【発明者】

【氏名】キルステン， ルッツ ハイナー

【審査官】松山 紗希

(56)【参考文献】

【文献】特開２０１７－００４９９９（ＪＰ，Ａ）

【文献】特開平０５－１３５８４９（ＪＰ，Ａ）

【文献】特開平０５－１７５００６（ＪＰ，Ａ）

【文献】特表２０１８－５３５４１２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｋ １／００－１９／００

Ｇ０３Ｇ １５／２０

Ｈ０１Ｃ ７／０２

Ｈ０１Ｃ ７／０４

(57)【特許請求の範囲】

【請求項1】

温度の測定のためのセンサ素子（１）であって、
－ 電気絶縁材料を含むと共に、上面（２ａ）及び下面（２ｂ）を有するキャリア（２）、
－ 前記キャリア（２）の前記上面（２ａ）に配置されたＮＴＣサーミスタ（３）、
－ 前記キャリア（２）の前記上面（２ａ）に配置された、前記センサ素子（１）の電気的な接触のための少なくとも２つの第１の電極（４、４０）、
を有し、
前記センサ素子（１）は、電気的に絶縁された態様で直接的にパワーモジュールの導体経路の上に組み込まれるように形成されており、
それぞれの前記第１の電極（４）は、ワイヤボンディング又ははんだ付けによる前記センサ素子（１）の電気的な接触のための第１の領域（４ａ）を有し、それぞれの前記第１の電極（４）は、はんだ付けによる前記ＮＴＣサーミスタ（３）の接触のための第２の領域（４ｂ）を有する、センサ素子（１）。

【請求項2】

前記キャリア（２）の前記電気絶縁材料は、AlN、Si₃N₄、Al₂O₃、LTCC又はZTA材料をベースとするセラミックを含む、請求項１に記載のセンサ素子（１）。

【請求項3】

前記キャリア材料及び前記ＮＴＣサーミスタ（３）の材料の熱膨張係数は、周期的な温度変化及びその際に生じる熱機械的な応力による前記ＮＴＣサーミスタ（３）と前記キャリア（２）との間の接続部位の損傷を回避することができるよう、互いに適合されている、請求項１又は２に記載のセンサ素子（１）。

【請求項4】

前記ＮＴＣサーミスタ（３）はＳＭＤ－ＮＴＣサーミスタであり、前記センサ素子（１）は更に保護層（９）を有し、前記保護層（９）は少なくとも前記ＮＴＣサーミスタ（３）の周囲に形成されている、請求項１～３のいずれか１項に記載のセンサ素子（１）。

【請求項5】

それぞれの前記第１の電極（４）は複数の層（１０、１１、１２、１３）を有し、それぞれの前記第１の電極（４）はCu、Ni、Pd及び／又はAuを含む、請求項１～４のいずれか１項に記載のセンサ素子（１）。

【請求項6】

前記第１の電極（４）の少なくとも１つの層（１０、１１）は厚膜として形成されており、前記第１の電極（４）の少なくとも１つの別の層（１２、１３）は薄膜として形成されている、請求項５に記載のセンサ素子（１）。

【請求項7】

前記第１の領域（４ａ）及び前記第２の領域（４ｂ）は、接続領域（４ｃ）を介して互いに結合されている、請求項１～６のいずれか１項に記載のセンサ素子（１）。

【請求項8】

２つの前記第１の電極（４、４０）のうちの第１の電極（４）は、前記キャリア（２）の前記上面（２ａ）の直ぐ上に形成されており、前記ＮＴＣサーミスタ（３）は、前記第１の電極（４）の直ぐ上に形成されており、前記ＮＴＣサーミスタ（３）は、当該ＮＴＣサーミスタ（３）の上面（３ａ）に形成されたメタライゼーション（４０）を有し、前記メタライゼーション（４０）は２つの前記第１の電極（４、４０）のうちの第２の電極（４０）を形成する、請求項１～３のいずれか１項に記載のセンサ素子（１）。

【請求項9】

前記ＮＴＣサーミスタ（３）は、チップＮＴＣサーミスタである、請求項８に記載のセンサ素子（１）。

【請求項10】

前記メタライゼーション（４０）は、ワイヤボンディングによる前記センサ素子（１）の電気的な接触のために形成されている、請求項８又は９に記載のセンサ素子（１）。

【請求項11】

前記メタライゼーション（４０）は、ニッケルを含む少なくとも１つの層（４１）を有する、請求項８～１０のいずれか１項に記載のセンサ素子（１）。

【請求項12】

前記層（４１）は、前記ＮＴＣサーミスタ（３）のセラミック基体（４３）の直ぐ上に塗布されている、請求項１１に記載のセンサ素子（１）。

【請求項13】

前記層（４１）は、付加的にバナジウムを含む、請求項１１又は１２に記載のセンサ素子（１）。

【請求項14】

前記メタライゼーション（４０）は、直接的に重なり合って配置された複数の層（４１、４２）を有する、請求項８～１３のいずれか１項に記載のセンサ素子（１）。

【請求項15】

少なくとも１つの第２の電極（５）を更に有し、前記第２の電極（５）は前記キャリア（２）の前記下面（２ｂ）に配置されており、前記第２の電極（５）は、複層に形成され、材料Cu、Ni、Pd及び／又はAuを含むか、又は、前記第２の電極（５）は、材料Agの少なくとも１つの層を含む、請求項１～１４のいずれか１項に記載のセンサ素子（１）。

【請求項16】

前記第２の電極（５）は、前記キャリア（２）の前記下面（２ｂ）の上で全面に亘って形成されている、請求項１５に記載のセンサ素子（１）。

【請求項17】

前記第２の電極（５）は、前記キャリア（２）の前記下面（２ｂ）に自由縁（６）が形成されるように配置されている、請求項１５又は１６に記載のセンサ素子（１）。

【請求項18】

前記第２の電極（５）の下面には、メタライゼーション（７）が形成されている、請求項１５～１７のいずれか１項に記載のセンサ素子（１）。

【請求項19】

少なくとも１つの接着仲介層（８）を更に有し、前記接着仲介層（８）は、それぞれの前記第１の電極（４）と前記キャリア（２）との間、及び／又は、前記第２の電極（５）と前記キャリア（２）との間に形成されている、請求項１５～１８のいずれか１項に記載のセンサ素子（１）。

【請求項20】

以下のステップを含む、センサ素子（１）の製造方法。
Ａ）キャリア（２）を形成するためのキャリア材料を準備するステップ；
Ｂ）前記キャリア材料の上面（２ａ）の上に少なくとも２つの第１の電極（４）を塗布するステップ；
Ｃ）前記キャリア材料の下面（２ｂ）に少なくとも１つの第２の電極（５）を塗布するステップ；
Ｄ）前記キャリア材料の前記上面（２ａ）の上にＮＴＣサーミスタ（３）を配置するステップであって、前記ＮＴＣサーミスタ（３）は前記少なくとも２つの第1の電極（４）の部分領域の上にはんだ付けされるステップ

【請求項21】

それぞれの前記第１の電極（４）は、複層に構築され、材料Cu、Ni、Pd及び／又はAuを含む、請求項２０に記載の方法。

【請求項22】

前記第１の電極（４）は、スパッタリング、ＣＶＤプロセス、ＰＶＤプロセス及び／又は電気的堆積の組み合わせプロセスにより、前記キャリア材料の前記上面（２ａ）の上に塗布される、請求項２０又は２１に記載の方法。

【請求項23】

前記第２の電極（５）の下面の上にメタライゼーション（７）を形成するステップであって、前記メタライゼーション（７）は、ＣＶＤプロセス、ＰＶＤプロセス及び／又は電気的堆積によって塗布されるステップを更に含む、請求項２０～２２のいずれか１項に記載の方法。

【請求項24】

以下のステップを含む、センサ素子（１）の製造方法。
Ａ）キャリア（２）を形成するためのキャリア材料を準備するステップ；
Ｂ）前記キャリア材料の上面（２ａ）の上に少なくとも１つの第１の電極（４）を塗布するステップ；
Ｃ）前記キャリア材料の下面（２ｂ）に少なくとも１つの第２の電極（５）を塗布するステップ；
Ｄ）前記第１の電極（４）の上にＮＴＣサーミスタ（３）を配置するステップであって、前記ＮＴＣサーミスタ（３）は前記第１の電極（４）の部分領域の上に塗布され、前記ＮＴＣサーミスタ（３）は更なる第１の電極（４）として機能するメタライゼーション（４０）を有するステップ

【請求項25】

前記ＮＴＣサーミスタ（３）は、チップＮＴＣサーミスタである、請求項２４に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、センサ素子、特に温度センサに関する。本発明は、更に、センサ素子の、好ましくは温度センサの、製造方法に関する。

【背景技術】

【0002】

従来技術によれば、多種多様な用途における監視及び制御のための温度は、主にセラミックサーミスタ素子（「負の温度係数」；ＮＴＣ）、シリコン温度センサ（ＫＴＹ）、白金温度センサ（ＰＲＴＤ）又は熱電対（ＴＣ）によって測定される。その場合、製造コストが低い故に、ＮＴＣサーミスタが最も広く普及している。

【0003】

熱電対及び例えばPt素子のような金属抵抗素子と比較した、ＮＴＣサーミスタの更なる利点は、顕著な負の抵抗－温度特性にある。

【0004】

パワーモジュールでの使用のために、主にＳＭＤ（「表面実装デバイス」）ＮＴＣ温度センサが使用され、これは、はんだ付けされる。低電力用の制御モジュールの場合、これに代えてＮＴＣチップも使用され、これは、Ag焼結ペースト、はんだ付け又は接着によって下面に取り付けられ、上面はボンディングワイヤを介して接触される。

【0005】

ＮＴＣセラミックの電気的な接触のためには、金属電極が塗布されなければならない。従来技術によれば、このために、主に銀ペースト又は金ペーストから成る厚膜電極が、スクリーン印刷プロセス及びそれに続く焼成によって、塗布される。

【0006】

銀メタライゼーションは、はんだ付け接続に特に適している。ボンディング及び溶接のような新しく信頼性の高い接続接点に関する技術的要求が増大しているために、特に金線又はアルミニウム線又は銅線によるボンディングの場合、他の電極が必要とされる。なぜなら、銀への接続は十分な信頼性を有していないからである。

【0007】

金メタライゼーションの場合、接続ワイヤへのはんだ付け接続は、実行することができない。ボンディング接続は、コストの理由から、金細線によってのみ実行される。

【0008】

厚膜金電極上のアルミニウムボンディングワイヤ接続は、信頼性要求を達成しない。

【0009】

微細分散した銀ペーストによる低温での加圧焼結は、金電極の場合、接着性が低すぎ、信頼性が不十分であるため、更に有効ではない。

【0010】

現在、パワーモジュールにおける温度測定は、はんだ付けされたセンサによって、別個の導体経路上で行われている。回路基板上での位置決めは、パワー半導体の縁部又は中間領域におけるパワーモジュールの別個の領域内にある。したがって、正確な温度測定は、非常に限定的にのみ可能である。なぜなら、セラミック基板を介した間接的な熱的接続しか存在しないからである。

【0011】

しかしながら、動作温度及び信頼性に関する要求が増大しているため、好ましくは回路基板の導体経路の上に直接塗布することができるＮＴＣ温度センサに対する要求が存在する。

【発明の概要】

【発明が解決しようとする課題】

【0012】

本発明の課題は、上述の問題を解決するセンサ素子及びセンサ素子の製造方法を記述することにある。

【課題を解決するための手段】

【0013】

この課題は、独立請求項によるセンサ素子及びセンサ素子の製造方法によって解決される。

【0014】

一態様によれば、センサ素子が記述される。センサ素子は、温度の測定のために形成されている。センサ素子は、温度センサである。センサ素子は、パワーモジュールにおける温度測定のために形成されている。

【0015】

センサ素子は、キャリア又は基板を有する。キャリアは、電気的に絶縁された態様で形成されている。特に、キャリアは、電気絶縁材料を含む。キャリアは、高い熱伝導率を有する材料を含む。キャリアは、好ましくは、セラミック材料を含む。キャリアは、セラミックキャリアである。

【0016】

キャリアは、上面及び下面を有する。上面と下面は、互いに反対側にある。その場合、下面は、センサ素子が組み立てられた状態において回路基板と対向する、キャリア又はセンサ素子の面である。

【0017】

センサ素子は、更に、ＮＴＣサーミスタを有する。ＮＴＣサーミスタは、キャリアの上面に配置されている。第１の変形例において、ＮＴＣサーミスタはＳＭＤ－ＮＴＣサーミスタである。第２の変形例において、ＮＴＣサーミスタはチップＮＴＣサーミスタである。ＮＴＣサーミスタは、上面及び下面を有する。上面と下面は、互いに反対側にある。その場合、上面は、センサ素子が組み立てられた状態においてキャリアとは反対側を向く、ＮＴＣサーミスタの面である。

【0018】

センサ素子は、少なくとも２つの第１の又は上部の電極を有する。特に、センサ素子は、第１上部電極を有する。センサ素子は、更に、第２上部電極を有する。

【0019】

第１の／上部の電極は、センサ素子の及び／又はＮＴＣサーミスタの電気的な接触のために形成されている。第１の／上部の電極は、キャリアの上面に配置されている。第１の／上部の電極は、キャリアの表面上で空間に及び電気的に互いに分離されて形成されている。第１の電極は、構造化された態様で形成されている。

【0020】

センサ素子は、少なくとも１つの第２の又は下部の電極、好ましくはちょうど１つの第２の電極を有する。第２の／下部の電極は、純粋なメタライゼーションであり、電気的な機能を有さない。第２の電極は、キャリアの下面に配置され又は形成されている。好ましくは、第２の電極は、全面に亘って形成されている。換言すれば、第２の電極は下面を完全に覆っている。第２の電極は、キャリアの下面に自由縁が形成されるように、形成され配置されることもできる。この場合、第２の電極は、キャリアの下面の縁部にまでは達しない。

【0021】

センサ素子は、例えばパワーモジュールの導体経路の上に、電気的に絶縁された態様で直接的に組み込まれるように、形成されている。それにより、所望の位置での正確な温度監視が保証される。なぜなら、ＩＣ（集積回路）への熱的な結合が、導体経路を介して直接的に与えられているからである。したがって、非常に精密で信頼性の高いセンサ素子が提供される。

【0022】

一実施例によれば、キャリアの材料は、Al₂O₃、LTCC（低温共焼成セラミックス）又はZTAジルコニア強化酸化アルミニウム）材料をベースとするセラミックを含む。これに代えて、キャリア材料は、AlN又はSi₃N₄を含むこともできる。これらの材料は、センサ素子の機械的な安定性を向上させる。したがって、特に信頼性の高いセンサ素子が提供される。

【0023】

一実施例によれば、キャリア材料及びＮＴＣサーミスタの材料の熱膨張係数は、互いに適合されている。したがって、周期的な温度変化及びその際に生じる熱機械的な応力によるＮＴＣサーミスタとキャリアとの間の接続部位の損傷を回避することができる。

【0024】

一実施例によれば、第１の又は上部の電極は、従来のＡＶＴ（組立及び接合技術）によってセンサ素子の電気的な接触を可能にするように形成及び配置されている。好ましくは、第１の電極は、はんだ付け及び／又はワイヤボンディング（好ましくは太線ワイヤボンディング）によって接触可能であるように、形成されている。

【0025】

更に、第２の又は下部の電極は、従来のＡＶＴによって、パワーモジュールの導体経路の上に直接的に塗布されるように、形成され配置されている。好ましくは、第２の電極は、はんだ付け又は銀焼結によって、導体経路の上に組み込まれる。

【0026】

したがって、パワーモジュールの製造において標準的に使用される接合技術が、採用される。これにより、安価で簡易なセンサ素子を提供することが可能になる。

【0027】

一実施例によれば、それぞれの第１の又は上部の電極は、複数の層を有する。好ましくは、それぞれの第１の電極は、少なくとも２つの層を有する。各層は、多数の個々のレイヤー又は基層を含むことができる。層は、材料に応じて、薄膜又は厚膜として具現されている。それぞれの第１の電極の各層は、特定の材料を含む。

【0028】

第１の変形例（ＳＭＤ－ＮＴＣサーミスタ）において、それぞれの第１の電極は、好ましくは材料Cu、Ni及びAuを含む。第２の変形例（チップＮＴＣサーミスタ）において、キャリアの第１の電極は、材料Cu、Ni、Pd及び／又はAuを含み、チップＮＴＣサーミスタの上の電極は、材料Ni及びAuを含む。任意に、それぞれの第１の電極は、Pdを含むこともできる。

【0029】

例えば、キャリアの上で、第１の電極の最下層は、Cuを含む。その場合、最下層は、キャリアの上面の直ぐ上に形成された、第１の電極の層である。例えば、中間層はNiを含む。例えば、第２の又は更なる中間層はPdを含む。最上層は、例えばAuを含む。最上層は、それぞれの第１の電極の上面又は外面を形成する。
好ましくは、キャリアの上に、第１の電極の少なくとも１つの層が、厚膜として形成されている。第１の電極の少なくとも１つの更なる層が、更に、薄膜として形成されている。Cu層及びNi層は、好ましくは厚膜として具現されている。Au層及びPd層は、好ましくは薄膜として具現されている。

【0030】

その場合、層厚は≦1μｍから≦20μｍまで変化し、厚膜として具現されたCu層及びNi層は、それぞれ20μｍまでの厚さであることができる。Pd層及びAu層は、それぞれ、≦1μｍの層厚を有する。その場合、層の順序及び厚さは、特に信頼性の高いはんだ付けプロセス及びAl太線ワイヤボンディングプロセスが可能になるように選択されている。

【0031】

第１の又は上部の電極の特殊な構造により、例えばAl太線による接触が、ＮＴＣセラミックを損傷することなく、また、標準的なＮＴＣサーミスタと比較して高められた信頼性で可能である。

【0032】

一実施例によれば、それぞれの第１の又は上部の電極は、センサ素子の電気的な接触のための第１の領域を有する。好ましくは、電気的な接触は、ワイヤボンディング（好ましくはAl太線ボンディング）又ははんだ付けによって行われる。それぞれの第１の電極は、更に、ＮＴＣサーミスタの接続又は接触のための第２の領域を有する。好ましくは、ＮＴＣサーミスタは、はんだ付けによってそれぞれの第２の領域に固定される。

【0033】

第１の領域及び第２の領域は、接合領域を介して互いに接合又は結合されている。それぞれの第１の電極の特定の構成又は構造化により、安価で、安定した、信頼性の高いセンサ素子を提供することが可能になる。

【0034】

一実施例によれば、２つの第１の／上部の電極のうちの（ただ）１つが、キャリアの上面の直ぐ上に形成されている。便宜上、２つの第１の／上部の電極のうちの第１の電極を、以下では、第１上部電極と呼ぶ。第１上部電極は、上述した第１の電極と同様に具現されている。特に、第１上部電極は複層に具現されている。

【0035】

第１上部電極は、セラミックキャリアのメタライゼーションである。ＮＴＣサーミスタは、この実施例においては、チップＮＴＣサーミスタである（変形例２）。ＮＴＣサーミスタは、第１上部電極の直ぐ上に配置され、例えば、はんだ付け、Ag焼結又は接着されている。ＮＴＣサーミスタの厚さは、好ましくは0.2mm～0.7mmである。ＮＴＣサーミスタは、好ましくは(1.25±0.75)mm×(1.5±1.0)mmの面積を有する。好ましくは、チップＮＴＣサーミスタは、第１上部電極の周縁領域に配置されている。第１上部電極のうちＮＴＣサーミスタがないままの領域は、（第１の）ボンディングパッドとして機能する。それにより、ＮＴＣサーミスタの電気的な接触が、容易に保証される。

【0036】

第１上部電極は、キャリアの上面の上で全面に亘って具現することができる。例えば、第１上部電極は、(1.25±0.75)mm×(2.25±1.25)mmの面積を有する。

【0037】

これに代えて、第１上部電極は、キャリアの上面を部分的にのみ覆うこともできる。例えば、自由縁、すなわち、第１上部電極がない上面の周縁領域が形成されている。例えば、自由縁は、0.1mm～0.25mmの寸法を有する。

【0038】

一実施例によれば、チップＮＴＣサーミスタは、メタライゼーションを有する。メタライゼーションは、ＮＴＣサーミスタの上面及び下面に形成されている。メタライゼーションは、例えばワイヤボンディングによるセンサ素子の電気的な接触のために形成されている。メタライゼーションは、チップＮＴＣサーミスタの電極として機能する。

【0039】

好ましくは、メタライゼーションは、チップＮＴＣサーミスタの上面を完全に覆う。チップＮＴＣサーミスタのメタライゼーションは、例えば、Al太線接触のための更なる又は第２のボンディングパッドとして機能する。換言すれば、メタライゼーションは、２つの第１の／上部の電極のうちの第２の電極を形成する。便宜上、２つの第１の／上部の電極のうちの第２の電極を、以下では、第２上部電極と呼ぶ。したがって、チップＮＴＣサーミスタのメタライゼーションを施された上面は、センサ素子の第２上部電極として機能する。それにより、センサ素子の電気的な接触が、容易に保障される。

【0040】

一実施例によれば、メタライゼーション又は第２上部電極は、ニッケルを含む少なくとも１つの層を有する。この層は、チップＮＴＣサーミスタのセラミック基体の直ぐ上に塗布されている。層は、ニッケルから成ることもできる。ニッケル含有層の厚さは、例えば、0.3μｍ～10μｍの範囲にある。ニッケル含有層は、特にＮＴＣサーミスタのセラミックへの特に良好な機械的及び電気的な接続を可能にする。

【0041】

一実施例によれば、層は、付加的にある割合のバナジウムを含む。ある割合のバナジウムは、特にプロセス技術上の理由から、スパッタリングプロセスにとって有利であり得る。例えば、7重量％のバナジウムが、ニッケル含有層中に存在する。ニッケルは、例えば93重量％で存在する。

【0042】

一実施例によれば、メタライゼーション又は第２上部電極は、Auを含む少なくとも１つの層を有する。換言すれば、第２上部電極の層構造は、Auを最上部電極とするNi/Auである。Au層の厚さは、0.1μｍ～0.3μｍ、理想的には0.2μｍである。

【0043】

一実施形態において、メタライゼーションは少なくとも１つのスパッタ層を有する。例えば、全ての層は、スパッタリングによって塗布されている。好ましくは、メタライゼーションは、焼成されたペーストを含まない。スパッタリングされたメタライゼーションの場合、特に、例えば700℃～900℃の温度でのメタライゼーションペーストの焼成を省略することにより、製造プロセスにおけるセンサ素子への熱負荷がより低いという点に、利点が存在する。

【0044】

例えば、メタライゼーションは薄膜メタライゼーションである。例えば、メタライゼーション全体は、0.3μｍ～10μｍの範囲の厚さを有する。

【0045】

一実施例によれば、メタライゼーションは、直接的に重なり合って配置された複数の層を有する。

【0046】

例えば、メタライゼーションは、下層及び上層を有する。下層は、好ましくは、基体のセラミックと直接的に接触している。上層は、例えば下層の直ぐ上に塗布されている。好ましくは、２つの層はスパッタリングされている。メタライゼーションは、２つより多くの層を有することもできる。

【0047】

例えば、下層は、クロムを含むか又はクロムから成る。クロム含有層は、特に、セラミックへの接着仲介剤として有利であり得る。例えば、上層は、ニッケルを含むか又はニッケルから成る。付加的に、上層は、ある割合のバナジウムを含むことができる。

【0048】

一実施例によれば、第２の若しくは下部の電極又はメタライゼーションは、複層に形成されている。例えば、第２の電極は、第１の電極の層構造に対応する層構造を有することができる。第２の電極は、材料Cu、Ni、Pd及び／又はAuを含むことができる。この場合、第２の電極は、センサ素子を確実に銀焼結することができるようにするために、上面又は外面にメタライゼーションを有することができる。

【0049】

しかしながら、これに代えて、第２の電極は、他の特定の材料の、ただ１つの又は複数の層を有することもできる。例えば、第２の電極は、材料Agの少なくとも１つの層を含む。それにより、付加的な層（メタライゼーション）なしに、第２の電極を銀焼結することが可能になる。したがって、センサ素子の構造が簡素化される。

【0050】

一実施例によれば、センサ素子は、第２の／下部の電極なしで具現することもできる。これは、構造の簡素化である。センサ素子は、この場合、組み立てのために接着プロセスが意図されている。

【0051】

一実施例によれば、センサ素子は、少なくとも１つの接着仲介層、例えばTi層を有する。接着仲介層は、それぞれの第１の電極とキャリア、特にキャリアの上面との間に形成することができる。代替的に又は付加的に、接着仲介層は、第２の電極とキャリア、特にキャリアの下面との間に形成することができる。したがって、電極のキャリア材料への接続の信頼性が向上する。

【0052】

一実施例によれば、センサ素子は、少なくとも１つの保護層又は保護カバーを有する。保護層は、少なくともＮＴＣサーミスタの周囲に形成されている。この場合、ＮＴＣサーミスタはＳＭＤ－ＮＴＣサーミスタである。好ましくは、保護層は、ＮＴＣサーミスタを完全に包み込む。保護層は、エポキシ樹脂を含むことができる。保護層は、グローブトップとして形成することができる。保護層は、センサ素子の信頼性及び耐用年数を簡単に増大させることに寄与する。

【0053】

更なる態様によれば、センサ素子の製造方法が記述される。好ましくは、当該方法によって、上述したセンサ素子が製造される。センサ素子又は方法に関して開示されている全ての特性は、それぞれの特性がそれぞれの態様の文脈において明示的に言及されない場合であっても、それぞれの他の態様に関して対応して開示されており、その逆も同様である。方法は以下のステップを有するが、ステップの順序は、以下のリストによって拘束されない。

【0054】

Ａ）キャリアを形成するためのキャリア材料を準備するステップキャリアは、電気的に絶縁された態様で形成されている。キャリア材料は、高い熱伝導性を有する。キャリア材料は、セラミック材料を含む。好ましくは、キャリア材料は、Al₂O₃、LTCC又はZTA材料をベースとするセラミックを含む。これに代えて、キャリア材料は、AlN又はSi₃N₄を含むこともできる。

【0055】

Ｂ）キャリア材料の上面の上に少なくとも２つの第１の又は上部の電極を塗布するステップ第１の電極は、構造化された態様で形成されている。第１の電極は、複層に形成されている。第１の電極は、スパッタリング、ＣＶＤ（「化学気相成長」）プロセス、ＰＶＤ（「物理気相成長」）プロセス及び／又は電気的堆積の組み合わせプロセスによって、キャリア材料の上面の上に塗布される。

【0056】

複層の電極の塗布は、特に、厚膜及び薄膜の両方を生成するための種々の堆積方法の組み合わせによって、行われる。付加的に、リソグラフィプロセスが、メタライゼーションの構造化のために必要とされる。特に、キャリア材料の上面の上に少なくとも２つの第１の又は上部の電極を塗布するためのプロセス順序は、以下のとおりである：
a.：湿式化学洗浄
b.1：Tiをスパッタリングする（これは、設備に応じて、上面及び下面について同時に又は連続して、行うことができる）；
b.2：Cuをスパッタリングする（これは、設備に応じて、上面及び下面について同時に又は連続して、行うことができる）；
c.1：積層
c.2：露光
c.c3：現像（リソグラフィのステップ１）
d.：Cuガルバニック（上面及び下面について同時に）；
e.：剥離（レジストを除去する－リソグラフィのステップ２）；
f.：無電解ニッケル浸漬金（「化学的ニッケル浸漬金」；ENIG）；
f.1：洗浄；
f.2：Pdによる触媒作用；
f.3：ニッケルの無電解堆積（湿式化学的）；
f.4：浸漬金（Sudgold、Tauchgold又はFlashgoldとも呼ばれる）

【0057】

結果として得られる第１の電極は、異なる材料の複数の厚膜及び薄膜を有する。第１の電極は、例えばCu、Ni、Pd及び／又はAuを含む。

【0058】

Ｃ）キャリア材料の下面に少なくとも１つの第２の又は下部の電極を塗布するステップ第２の電極は、薄膜として又は厚膜として、形成することができる。例えば、第２の電極は、スパッタリングにより生成される。これに代えて、第２の電極は、スパッタリング、ＣＶＤプロセス、ＰＶＤプロセス及び／又は電気的堆積の組み合わせプロセスにより、キャリア材料の下面の上に塗布することができる。この場合、第２の電極は、異なる材料から成る層構造を有する。

【0059】

複層の電極の塗布は、特に、既に複層の上部の電極との関連で説明したように、厚膜及び薄膜の両方を生成するための種々の堆積方法の組み合わせによって、行われる。付加的に、リソグラフィプロセスが、メタライゼーションの構造化のために必要とされる。特に、キャリア材料の下面の上に少なくとも（第２の／下部の）メタライゼーションを塗布するためのプロセス順序は、以下のとおりである：
a.：湿式化学洗浄
b.1：Tiをスパッタリングする（これは、設備に応じて、上面及び下面について同時に又は連続して、行うことができる）；
b.2：Cuをスパッタリングする（これは、設備に応じて、上面及び下面について同時に又は連続して、行うことができる）；
c.1：積層；
c.2：露光；
c.c3：現像（リソグラフィのステップ１）；
d.：Cuガルバニック（上面及び下面について同時に）；
e.：剥離（レジストを除去する－リソグラフィのステップ２）；
f.：無電解ニッケル浸漬金；
f.1：洗浄；
f.2：Pdによる触媒作用；
f.3：ニッケルの無電解堆積（湿式化学的）；
f.4：浸漬金（Sudgold、Tauchgold又はFlashgoldとも呼ばれる）

【0060】

更なるステップにおいて、第２の電極の下面の上にメタライゼーションを塗布することができる。このメタライゼーションは、ＣＶＤプロセス、ＰＶＤプロセスによって、又は、電気的堆積によって、生成することができる。

【0061】

Ｄ）キャリア材料の上面の上に、ＮＴＣサーミスタ（ＳＭＤ－ＮＴＣサーミスタ）を配置するステップＮＴＣサーミスタは、少なくとも２つの第１の電極の部分領域の上に塗布され、好ましくは、はんだ付けされる。

【0062】

この時点で、センサ素子は、当該センサ素子の回路基板の導体経路上への直接的な接続を可能にするための全ての特性を有する。これは、第２の電極のはんだ付け又はAg焼結によって行われる。更に、第１の電極及び／又はＮＴＣサーミスタは、特にワイヤボンディング及び／又ははんだ付けによって、電気的に接触させることもできる。

【0063】

センサ素子は、特に、パワーモジュールの導体経路の上に直接的に組み込まれ得ることを特徴とする。電極の特殊な構造により、センサ素子は、はんだ付け、銀焼結及び／又は（太線／細線）ワイヤボンディングのような従来のＡＶＴによって、加工することができる。それにより、特に精密で、信頼性が高く、安価なセンサ素子が生成される。

【0064】

更なる態様によれば、センサ素子の製造方法が記述される。好ましくは、当該方法によって、上述したセンサ素子が製造される。センサ素子又は方法に関して開示されている全ての特性は、それぞれの特性がそれぞれの態様の文脈において明示的に言及されない場合であっても、それぞれの他の態様に関して対応して開示されており、その逆も同様である。方法は、以下のステップを含む。

【0065】

Ａ）キャリアを形成するためのキャリア材料を準備するステップキャリアは、電気的に絶縁された態様で形成されている。キャリア材料は、高い熱伝導性を有する。キャリア材料は、セラミック材料を含む。好ましくは、キャリア材料は、Al₂O₃、LTCC又はZTA材料をベースとするセラミックを含む。これに代えて、キャリア材料は、AlN又はSi₃N₄を含むこともできる。

【0066】

Ｂ）キャリア材料の上面の上に第１上部電極を塗布するステップ第１の電極は、構造化された態様で形成することができる。第１の電極は、キャリアの上面を完全に覆うことができる。これに代えて、第１上部電極は、キャリアの表面の部分領域のみを覆い、その結果、上面の周縁領域は、第１上部電極がないままである。

【0067】

第１の電極は、好ましくは、複層に形成されている。第１上部電極は、スパッタリング、ＣＶＤ（「化学気相成長」）プロセス、ＰＶＤ（「物理気相成長」）プロセス及び／又は電気的堆積の組み合わせプロセスによって、キャリア材料の上面の上に塗布される。

【0068】

複層の第１上部電極の塗布は、特に、厚膜及び薄膜の両方を生成するための種々の堆積方法の組み合わせによって、行われる。既に上述したように、付加的に、リソグラフィプロセスが、メタライゼーションの構造化のために必要とされる。

【0069】

結果として得られる第１上部電極は、異なる材料の複数の厚膜及び薄膜を有する。第１上部電極は、例えばCu、Ni、Pd及び／又はAuを含む。

【0070】

Ｃ）キャリア材料の下面に少なくとも１つの第２の又は下部の電極を塗布するステップ第２の電極は、薄膜として又は厚膜として、形成することができる。例えば、第２の電極は、スパッタリングにより生成される。これに代えて、第２の電極は、スパッタリング、ＣＶＤプロセス、ＰＶＤプロセス及び／又は電気的堆積の組み合わせプロセスにより、キャリア材料の下面の上に塗布することができる。この場合、第２の電極は、異なる材料から成る層構造を有する。

【0071】

複層の電極の塗布は、特に、厚膜及び薄膜の両方を生成するための種々の堆積方法の組み合わせによって、行われる。既に上述したように、付加的に、リソグラフィプロセスが、電極の構造化のために必要とされる。

【0072】

更なるステップにおいて、第２の電極の下面の上にメタライゼーションを塗布することができる。メタライゼーションは、ＣＶＤプロセス、ＰＶＤプロセスによって、又は、電気的堆積によって、生成することができる。

【0073】

Ｄ）第１上部電極の部分領域の上に、ＮＴＣサーミスタ（チップＮＴＣサーミスタ）を配置するステップＮＴＣサーミスタは、好ましくは、第１上部電極の周縁領域の上に、はんだ付け、Ag焼結又は接着される。第１上部電極のうちＮＴＣサーミスタがないままである領域は、センサ素子の第１のボンディングパッドとして機能する。

【0074】

チップＮＴＣサーミスタは、上面にメタライゼーションを有する。メタライゼーションは、好ましくは薄膜メタライゼーションである。メタライゼーションは、好ましくは、ＮＴＣサーミスタの上面の上にスパッタリングされている。メタライゼーションは、センサ素子の第２上部電極を形成する。メタライゼーションは、センサ素子の第２のボンディングパッドとして機能する。

【0075】

ＮＴＣサーミスタチップを有する変形例２の場合、上面及び下面の上で電極が同じ層を有する、対称な構造を有するチップを使用する可能性が存在する。しかしながら、代替的に、下面及び上面の上の電極の層が互いに異なる、非対称な構造を有するチップを使用することもできる。例えば、下面の上に銀カバー層を有するニッケル層を塗布し、上面の上でニッケル層を金カバー層と組み合わせることができる。利点は、キャリア上での接合のために、Ag層により、銀加圧焼結及びはんだ付けの際、より良好な接着が達成される点に存在する。層の厚さは、上面と下面との間で異なる。一例において、下面は、0.4μｍの厚さの銀層で覆われた0.3μｍの厚さのニッケル層を有する。上面の上では、この具体的な例においては、厚さ1.1μｍのニッケル層が、厚さ0.2μｍの金層によって覆われている。もちろん、層厚及び材料の組み合わせにおける他の変形例も可能である。

【0076】

本発明は、更に、以下の態様を有する：

【0077】

１．温度の測定のためのセンサ素子（１）であって、
－ 電気絶縁材料を含むと共に、上面（２ａ）及び下面（２ｂ）を有するキャリア（２）、
－ 前記キャリア（２）の前記上面（２ａ）に配置されたＮＴＣサーミスタ（３）、
－ 前記キャリア（２）の前記上面（２ａ）に配置された、前記センサ素子（１）の電気的な接触のための少なくとも２つの第１の電極（４）、
－ 前記キャリア（２）の前記下面（２ｂ）に配置された、少なくとも１つの第２の電極（５）、
を有し、
前記センサ素子（１）は、電気的に絶縁された態様で直接的にパワーモジュールの導体経路の上に組み込まれるように形成されている、センサ素子（１）。

【0078】

２．前記キャリア（２）の前記電気絶縁材料は、Al₂O₃、LTCC又はZTA材料をベースとするセラミックを含む、態様１によるセンサ素子（１）。

【0079】

３．前記キャリア材料及び前記ＮＴＣサーミスタ（３）の材料の熱膨張係数は、互いに適合されている、態様１又は２によるセンサ素子（１）。

【0080】

４．それぞれの前記第１の電極（４）は複数の層（１０、１１、１２、１３）を有し、それぞれの前記第１の電極（４）はCu、Ni、Pd及びAuを含む、態様１～３のいずれか１つによるセンサ素子（１）。

【0081】

５．前記第１の電極（４）の少なくとも１つの層（１０、１１）は厚膜として形成されており、前記第１の電極（４）の少なくとも１つの別の層（１２、１３）は薄膜として形成されている、態様４によるセンサ素子（１）。

【0082】

６．それぞれの前記第１の電極（４）は、ワイヤボンディング又ははんだ付けによる前記センサ素子（１）の電気的な接触のための第１の領域（４ａ）を有し、それぞれの前記第１の電極（４）は、はんだ付けによる前記ＮＴＣサーミスタ（３）の接触のための第２の領域（４ｂ）を有する、態様１～５のいずれか１つによるセンサ素子（１）。

【0083】

７．前記第１の領域（４ａ）及び前記第２の領域（４ｂ）は、接続領域（４ｃ）を介して互いに結合されている、態様６によるセンサ素子（１）。

【0084】

８．前記第２の電極（５）は、複層に形成されていると共に、材料Cu、Ni、Pd及び／又はAuを含み、又は、前記第２の電極（５）は、材料Agの少なくとも１つの層を有する、態様１～７のいずれか１つによるセンサ素子（１）。

【0085】

９．前記第２の電極（５）は、前記キャリア（２）の前記下面（２ｂ）の上で全面に亘って形成されている、態様１～８のいずれか１つによるセンサ素子（１）。

【0086】

１０．前記第２の電極（５）は、前記キャリア（２）の前記下面（２ｂ）に自由縁（６）が形成されるように配置されている、態様１～９のいずれか１つによるセンサ素子（１）。

【0087】

１１．前記第２の電極（５）は、前記上面にメタライゼーション（７）を有する、態様１～１０のいずれか１つによるセンサ素子（１）。

【0088】

１２．少なくとも１つの接着仲介層（８）を更に有し、前記接着仲介層（８）は、それぞれの前記第１の電極（４）と前記キャリア（２）との間、及び／又は、前記第２の電極（５）と前記キャリア（２）との間に形成されている、態様１～１１のいずれか１つによるセンサ素子（１）。

【0089】

１３．保護層（９）を更に有し、前記保護層（９）は少なくとも前記ＮＴＣサーミスタ（３）の周囲に形成されている、態様１～１２のいずれか１つによるセンサ素子（１）。

【0090】

１４．以下のステップを含む、センサ素子（１）の製造方法。
Ａ）キャリア（２）を形成するためのキャリア材料を準備するステップ；
Ｂ）前記キャリア材料の上面（２ａ）の上に少なくとも２つの第１の電極（４）を塗布するステップ；
Ｃ）前記キャリア材料の下面（２ｂ）に少なくとも１つの第２の電極（５）を塗布するステップ；
Ｄ）前記キャリア材料の前記上面（２ａ）の上にＮＴＣサーミスタ（３）を配置するステップであって、前記ＮＴＣサーミスタ（３）は前記第２の電極（４）の部分領域の上にはんだ付けされる、ステップ

【0091】

１５．それぞれの前記第１の電極（４）は、複層に構築され、材料Cu、Ni、Pd及びAuを含む、態様１４による方法。

【0092】

１６．前記第１の電極（４）は、スパッタリング、ＣＶＤプロセス、ＰＶＤプロセス及び／又は電気的堆積の組み合わせプロセスにより、前記キャリア材料の前記上面（２ａ）の上に塗布される、態様１４又は１５による方法。

【0093】

１７．前記第２の電極（５）の前記下面の上にメタライゼーション（７）を形成するステップであって、前記メタライゼーション（７）は、ＣＶＤプロセス、ＰＶＤプロセス又は電気的堆積によって塗布されるステップを更に含む、態様１４～１６のいずれか１つによる方法。

【0094】

以下に記述される図面は、縮尺どおりと解釈されてはならない。むしろ、より良好な図示のために、個々の寸法が拡大、縮小あるいは歪曲されて示されている可能性がある。

【0095】

互いに同一の、又は、同一の機能を担う構成要素は、同一の参照符号で示されている。

【図面の簡単な説明】

【0096】

【図1】一実施例によるセンサ素子の側面図である。

【図2】更なる実施例によるセンサ素子の斜視上面図である。

【図3】図２のセンサ素子の斜視下面図である。

【図4】第１の電極の層構造の概略図である。

【図5】更なる実施例によるセンサ素子の上面図である。

【図6】図５のセンサ素子（ＮＴＣチップサーミスタ）の一部の斜視図である。

【発明を実施するための形態】

【0097】

図１は、第１の実施形態によるセンサ素子１を示している。センサ素子１は、好ましくは温度の測定のために形成されている。センサ素子１は、温度センサである。センサ素子１は、パワーモジュールの製造において標準的に使用される、はんだ付け、銀焼結及び／又はワイヤボンディングのような従来のＡＶＴによって加工されるよう、形成されている。

【0098】

センサ素子１は、キャリア２を有する。キャリア２は、良好な熱伝導性及び電気絶縁性を有する材料を含む。好ましくは、キャリア２は、セラミックキャリアである。好ましくは、キャリア２は、Al₂O₃、LTCC又はZTA材料をベースとするセラミックを含む。これに代えて、キャリアは、AlN又はSi₃N₄を、キャリア材料として含むことができる。

【0099】

キャリア２は、上面２ａ及び下面２ｂを有する。その場合、下面２ｂは、センサ素子１が組み立てられた状態において回路基板と対向する、キャリア２の面である。

【0100】

キャリア２は、矩形に形成されている。一実施例によれば、キャリア２は幅Bを有し（図２参照）、1.5mm≦B≦2mmである。好ましくは、幅はB=1.6mmである。もちろん、他の（より小さな又はより大きな）幅、例えば0.5mm≦B≦2mmも、考えられる。

【0101】

一実施例によれば、キャリア２は厚さ又は高さHを有し（図２参照）、0.3mm≦H≦0.5mmである。好ましくは、高さはH=0.4mmである。しかしながら、他の（より小さな又はより大きな）高さ、例えば0.1mm≦H≦1.0mmも、考えられる。

【0102】

一実施例によれば、キャリア２は長さLを有し（図２参照）、3.0mm≦L≦4.0mmである。好ましくは、長さはL=3.5mmである。より小さな及びより大きな実施形態、例えば1mm≦L≦4mmも、考えられる。

【0103】

換言すれば、センサ素子１又はキャリア２は、非常にコンパクトな寸法とされており、したがって回路基板上への組み込みに抜きん出て適している。

【0104】

センサ素子１は、更に、少なくとも２つの第１の又は上部の電極４と、少なくとも１つの第２の又は下部の電極５とを有する。第２の又は下部の電極５は、好ましくは、純粋なメタライゼーションであり、電気的な機能を有していない。

【0105】

少なくとも２つの第１の電極４は、キャリア２の上面２ａの上に形成されている。第１の電極４は、従来のＡＶＴ（好ましくは、ワイヤボンディング又ははんだ付け）によるセンサ素子１の電気的な接触を可能にするように、形成され配置されている。

【0106】

それぞれの第１の電極４は、構造化された態様で形成されている。それぞれの第１の電極４は、例えば材料Cu、Ni、Pd及び／又はAuを含む。それぞれの第１の電極４は、複層に構築されている（これについては、図４参照）。特に、第１の電極４の最下層１０は、Cuを含む。その場合、最下層１０は、キャリア２の上面２ａの直ぐ上に形成された、第１の電極４の層である。第１の電極４の第１の中間層１１は、Niを含む。その場合、第１の中間層１１は、最下層１０に直接的に隣接している。第１の電極４の第２の中間層１２は、Pdを含む。その場合、第２の中間層１２は、第１の中間層１１に直接的に隣接している。第１の電極４の最上層１３は、Auを含む。その場合、最上層１３は、第２の中間層１２に直接的に隣接している。最上層１３は、それぞれの第１の電極４の上面又は外面を形成している。

【0107】

層１０、１１、１２、１３は、材料に応じて、薄膜又は厚膜として具現されている。最下層１０（Cu）及び第１の中間層１１（Ni）は、好ましくは厚膜として具現されている。最上層１３（Au）及び第２の中間層１２（Pd）は、好ましくは薄膜として具現されている。その場合、層の順序及び厚さは、特に信頼性の高いはんだ付けプロセス及びAl太線ワイヤボンディングプロセスが可能になるように選択されている。

【0108】

層厚さは≦1μｍから≦20μｍまで変化し、厚膜として具現されたCu層及びNi層１０、１１は、それぞれ20μｍまでの厚さであることができる。Pd層及びAu層１２、１３は、それぞれ、≦1μｍの層厚さを有する。

【0109】

それぞれの第１の電極４の個々の層１０、１１、１２、１３は、スパッタリング、ＣＶＤプロセス、ＰＶＤプロセス及び／又は電気的堆積から成る組み合わされたプロセスにより、キャリア２の上面２ａの上に塗布されている。

【0110】

２つの第１の電極４は、互いに分離して配置されている。電極４は、上面２ａに自由領域、すなわち電極材料のない領域が形成されるように構成されている。特に、第１の電極４は、上面２ａの縁部にまでは達していない。

【0111】

それぞれの第１の電極４は、第１の領域（ボンディングパッド４ａ）及び第２の領域（はんだ付けパッド４ｂ）を有する。第１の領域４ａは、第２の領域４ｂよりも大きく形成されている。第１の領域４ａは、センサ素子１の長手軸Ｌ（図２参照）に対して平行な広がりD1を有し、0.2mm≦D1≦1.5mmである。好ましくは、広がりD1=0.9mmである。第１の領域４ａは、センサ素子１の長手軸Ｌに対して垂直な広がりD2を有し、0.2mm≦D2≦2.0mmである。好ましくは、広がりはD2=1.1mmである。

【0112】

２つの領域４ａ、４ｂは、相互に入り込んでいる。特に、２つの領域４ａ、４ｂは、ブリッジ状の接続領域４ｃによって、互いに結合又は接続されている。

【0113】

２つの第１の電極４は、２つの第２の領域／はんだ付けパッド４ｂがキャリア２の横軸Ｑに沿って対向して配置され、それによりＮＴＣサーミスタ３のはんだ付けが可能になるように、上面２ａの上で配向されている。その場合、横軸Ｑは、長手軸Ｌに対して垂直に延びている（図２）。特に、第２の領域４ｂは、上面２ａの中央領域に形成されている。

【0114】

任意に、ソルダレジストを、キャリア２の上面２ａの上の電極の２つのブリッジの上に塗布することもできる。

【0115】

センサ素子１は、上述したＮＴＣサーミスタ３を有している。ＮＴＣサーミスタ３は、この実施例では、ＳＭＤ－ＮＴＣサーミスタである。便宜上、以下においては、図１～３による実施例に関連して、用語「ＮＴＣサーミスタ３」が、「ＳＭＤ－ＮＴＣサーミスタ３」の代わりに使用される。

【0116】

これに代えて（図５及び６による実施例を参照）、ＮＴＣサーミスタ３は、チップＮＴＣサーミスタ３であることもできる。便宜上、図５及び６による実施例に関連して、用語「ＮＴＣサーミスタ３」が、「チップＮＴＣサーミスタ３」の代わりに使用される。

【0117】

ＮＴＣサーミスタ３は、上面３ａ及び下面３ｂを有する（これについては、図６による実施例を参照）。ＮＴＣサーミスタ３は、0.2mm≦h≦0.7mmの高さhを有する。

【0118】

ＮＴＣサーミスタ３は、センサ素子１の表面に配置されている。ＮＴＣサーミスタ３は、好ましくは、EIA 0402又はEIA 0201ＳＭＤ－ＮＴＣである。代替的に、ＮＴＣサーミスタ３は、EIA 01005ＳＭＤ－ＮＴＣであることもできる。

【0119】

好ましくは、図１によるＮＴＣサーミスタ３（ＳＭＤ－ＮＴＣサーミスタ、変形例１）は、キャリア２の上面２ａの上にはんだ付けされている。特に、ＮＴＣサーミスタ３は、第１の電極４の第２の領域４ｂ又ははんだ付けパッド４ｂの上にはんだ付けされている。したがって、ＮＴＣサーミスタ３は、キャリア２の上面２ａの中央領域に配置されている。

【0120】

周期的な温度変化及びその際に生じる熱機械的な応力による、ＮＴＣサーミスタ３とキャリア２との間の接続部位の損傷を回避するために、キャリア材料とＮＴＣサーミスタ３のセラミック材料の膨張係数は、互いに適合されている。

【0121】

図１～４による実施例において、センサ素子１は、更に、保護層又は保護カバー９（グローブトップ）を有している。保護カバー９は、少なくともＮＴＣサーミスタ３を、好ましくは完全に覆っている。それにより、ＮＴＣサーミスタ３は、外部の影響から最適に保護される。

【0122】

センサ素子１の電気的な接触は、第１の電極４、特に第１の領域又はボンディングパッド４ａのワイヤボンディング（好ましくはAl太線ワイヤボンディング）によって、達成される。ＮＴＣセラミックの損傷は、それにより回避することができる。センサ素子１の信頼性は、従来技術のＮＴＣサーミスタとは対照的に、それにより高められる。第１の領域４ａと第２の領域４ｂとの間のブリッジ状の接続領域４ｃを介して、ワイヤボンディングにより、ＮＴＣサーミスタ３も同様に接触される。

【0123】

第２の電極５は、キャリア２の下面２ｂに配置されている。第２の電極５は、従来のＡＶＴ（好ましくは、はんだ付け又は銀焼結）によってパワーモジュールの導体経路の上に直接的に塗布されるよう、形成され配置されている。

【0124】

第２の電極５は、複層に形成されていてもよいし、単層に形成されていてもよい。例えば、第２の電極５は、ただ１つの又は複数のAg層を有することができる（薄膜電極）。これに代えて、第２の電極５は、それぞれの第１の電極４の層構造に類似した層構造を有することもできる（図４も参照）。

【0125】

好ましくは、第２の電極５は、全面に亘って形成されている。換言すれば、第２の電極５は、キャリア２の下面２ｂ全体に亘って完全に又はほぼ完全に延びている。しかしながら、下面２ｂに自由縁６を形成することもできる。この場合、第２の電極５は、キャリア２の下面２ｂの縁部にまでは達しない。

【0126】

第２の電極５の下面又は外面には、この実施例では、メタライゼーション７、好ましくはAgメタライゼーションが、形成されている。メタライゼーション７は、ＣＶＤプロセス、ＰＶＤプロセスによって、又は、電気的堆積によって、第２の電極５の上に生成され得る。メタライゼーション７によって、銀焼結プロセスの使用により、センサ素子１を回路基板に直接的に接続することが、可能になる。メタライゼーション７は、特に、第２の電極５が、それぞれの第１の電極４に類似した層構造を有する場合に、使用される。第２の電極５がAg薄膜電極として具現されている限りにおいて、メタライゼーション７を省略することもできる。

【0127】

第１の電極４及び／又は第２の電極５とキャリア２との間に、更に、接着仲介層８、例えばTi層を、形成することができる。この場合、電極４、５は、接着仲介層８の上に直接的に形成されている。これにより、電極４、５のキャリア２への特に良好な接続が可能になる。

【0128】

更なる実施例によれば、センサ素子１は、構造を単純化するために、第２の／下部の電極５なしで形成することもできる。

【0129】

更なる実施例によれば、センサ素子１は、細線ワイヤボンディングのために設計することもできる。この例では、ＮＴＣサーミスタ３は、好ましくはSMD EIA 01005である。好ましくは、キャリア２は、この実施例では、以下の寸法を有する：0.1mm≦H≦1mm；0.5mm≦B≦2.0mm；1.0mm≦L≦2.0mm。好ましくは、それぞれの第１の電極４の第１の領域４ａは、以下の寸法を有する：0.1mm≦D1≦1.1mm；0.1mm≦D2≦1.1mm。

【0130】

従来技術と比較して、絶縁センサ素子１は、パワーモジュールの導体経路の直ぐ上での使用を可能にする。特殊な電極構造により、Al太線による接触が、ＮＴＣセラミックを損傷することなく、また、従来技術によるＮＴＣサーミスタとは対照的に一段と高められた信頼性をもって、可能である。加えて、センサ素子１の機械的な安定性は、例えば、AlN、Si₃N₄、Al₂0₃、LTCC又はZTA材料をベースとするセラミックキャリア材料を使用することにより、向上する。

【0131】

図２及び３は、更なる実施例によるセンサ素子１の斜視上面図（図２）又は斜視下面図（図３）を示している。

【0132】

図１によるセンサ素子１とは対照的に、センサ素子は、ここでは保護カバー９を有していない。更に、センサ素子１は、メタライゼーション７なしで且つ接着仲介層８なしで形成されている。センサ素子１の全ての更なる特徴については、図１に関連した説明を参照されたい。

【0133】

以下では、センサ素子１の製造方法が説明される。好ましくは、当該方法によって、上述した実施例（図１～３）のうちの１つによるセンサ素子１が製造される。したがって、センサ素子１との関連で説明された全ての特徴は、当該方法にも適用することができ、その逆も同様である。

【0134】

第１のステップＡ）において、キャリア２を形成するためのキャリア材料が準備される。キャリア材料は、良好な熱伝導性を有する。キャリア材料は、電気絶縁材料を含む。キャリア材料は、セラミックを含む。好ましくは、キャリア材料は、Al₂O₃、LTCC又はZTA材料をベースとするセラミックを含む。代替的に、キャリア材料は、AlN又はSi₃N₄を含むこともできる。

【0135】

更なるステップＢ）において、キャリア材料の上面２ａの上で少なくとも２つの第１の電極４の塗布が行われる。これは、スパッタリング、ＣＶＤプロセス、ＰＶＤプロセス及び／又は電気的堆積の組み合わせプロセスにより行われる。その場合、複層の第１の電極４が形成される。特に、それぞれの第１の電極４は、最下層１０、２つの中間層１１、１２及び最上層１３から成る層構造を有する。

【0136】

先ず、最下層１０が、例えば電気的に、キャリア材料の上面２ａの上に堆積される。最下層１０は、好ましくはCuを含む。好ましくは、最下層１０は厚膜である。好ましくは、最下層１０は、１μｍ～２０μｍの、特に好ましくは３μｍ～１５μｍの厚さを有する。

【0137】

続いて、第１の中間層１１が、例えば電気的に、最下層１０の上に形成される。第１の中間層１１は、Niを含む。好ましくは、第１の中間層１１は厚膜である。好ましくは、第１の中間層１１は、１μｍ～２０μｍの、特に好ましくは３μｍ～７μｍの厚さを有する。

【0138】

続いて、第２の中間層１２が、例えばスパッタリングによって、第１の中間層１１の上に形成される。第２の中間層１２は、例えばPdを含む。好ましくは、第２の中間層１２は薄膜である。好ましくは、第２の中間層１２は、≦１μｍの厚さを有する。

【0139】

最後に、最上層１３が、例えばスパッタリングによって、第２の中間層１２の上に形成される。最上層１３は、Auを含む。最上層１３は、それぞれの第１の電極４の上面又は外面を形成している。好ましくは、最上層１３は薄膜である。好ましくは、最上層１３は、≦１μｍの厚さを有する。

【0140】

代替的な実施例においては、ステップＢ）の前に、接着仲介層８がキャリア材料の上面２ａの上に塗布される更なるステップが行われる。続いて、この実施例においては、第１の電極４が、接着仲介層８の上に形成される。

【0141】

更なるステップＣ）において、キャリア材料の下面２ｂの上で第２の電極５の塗布が行われる。これは、同様に、スパッタリング、ＣＶＤプロセス、ＰＶＤプロセス及び／又は電気的堆積の組み合わせプロセスにより行われる。その際に生成される第２の電極５は、例えば、それぞれの第１の電極４の構造に類似した複層の構造を有する。

【0142】

しかしながら、これに代えて、第２の電極５は、ただ１つの又は複数の層Agを含むこともできる。この場合、キャリア材料の下面２ｂの上への第２の電極５の塗布が行われる。

【0143】

代替的な実施例においては、ステップＣ）の前に、接着仲介層８がキャリア材料の下面２ｂの上に塗布される更なるステップが行われる。続いて、この実施例においては、第２の電極５が、接着仲介層８の上に形成される。

【0144】

代替的な実施例においては、ステップＣ）を省略することができ、その結果、第２の電極５は、キャリア材料の下面２ｂの上に塗布されない。

【0145】

代替的な更なるステップにおいて、第２の電極５の下面又は外面の上に、メタライゼーション７を形成することができる。メタライゼーションは、ＣＶＤプロセス、ＰＶＤプロセスによって、又は、電気的堆積によって、第２の電極５の上に塗布される。

【0146】

次のステップＤ）において、キャリア材料の上面２ａの上でＮＴＣサーミスタ３の配置が行われる。特に、ＮＴＣサーミスタ３は、少なくとも２つの第１の電極４の部分領域（第２の領域４ｂ又ははんだ付けパッド４ｂ）の上にはんだ付けされる。

【0147】

更なるステップにおいて、保護層又は保護カバー９の塗布が行われる。保護カバー９は、好ましくはポリマーを含む。好ましくは、保護カバー９はポリマーから成る。保護カバー９は、ＮＴＣサーミスタ３を、好ましくは完全に覆っている。

【0148】

続いて、特に従来のＡＶＴによって、好ましくは第２の電極５のはんだ付け又はAg焼結によって、センサ素子１の、回路基板の導体経路上への直接的な接続を行うことができる。

【0149】

更に、第１の電極４及びＮＴＣサーミスタ３を接触させることもできる。これは、同様に、従来のＡＶＴによって、好ましくはワイヤボンディング（好ましくはAl太線ワイヤボンディング）又ははんだ付けによって、行われる。

【0150】

図５は、更なる実施例によるセンサ素子１を示している。図１～３に示された実施例とは異なり、ＮＴＣサーミスタ３は、ここではチップＮＴＣサーミスタである。図１～３に示された実施例とは異なり、ここでは更に、ただ１つの電極４がキャリア２の上面２ａの直ぐ上に形成されている。以下では、この電極を、第１上部電極４と呼ぶ。第１上部電極４は、上述した第１の電極４と同様に構築されている。特に、第１上部電極は複層に構築されている。

【0151】

第１上部電極４は、キャリア２の周縁領域に第１上部電極４がないよう（自由縁４４）、キャリアの上面２ａの上に塗布されている。自由縁４４は、0.05～0.25mmの幅を有する。

【0152】

しかしながら、これに代えて、第１上部電極４は、キャリア２の上面２ａを完全に覆うこともできる（明示的には示されていない）。第１上部電極４の面積は、この場合、(1.25±0.75)mm×(2.25±1.25)mmである。

【0153】

ＮＴＣサーミスタ３は、第１上部電極４を完全には覆っていない。図５から分かるように、ＮＴＣサーミスタ３は、第１上部電極４の周縁領域に配置されている。換言すれば、第１上部電極４の部分領域４５には、ＮＴＣサーミスタ３がない。この部分領域４５は、第１のボンディングパッドとして機能する。

【0154】

ＮＴＣサーミスタ３は、メタライゼーション４０を有している。メタライゼーション４０は、薄膜メタライゼーションである。メタライゼーション４０は、ＮＴＣサーミスタ３の上面３ａに形成され、好ましくはスパッタリングされている。ＮＴＣサーミスタの別の対向する面（下面３b）には、別のメタライゼーション４０を配置することができる（図６）。

【0155】

ＮＴＣサーミスタ３の上面３ａのメタライゼーション４０は、センサ素子１のAl太線接触のための更なるボンディングパッドとして機能する。換言すれば、ＮＴＣサーミスタ３のメタライゼーション４０は、第２上部電極４として機能する。それにより、センサ素子１の電気的な接触が、容易に保証されている。

【0156】

メタライゼーション４０は、複数の層４１、４２を有する層状の電極である（図６）。層４１、４２は、例えばスパッタリングされている。メタライゼーション４０は、基体４３のセラミックの直ぐ上に塗布された層４１を有する（図６）。層４１は、例えばある割合のバナジウムと共にニッケルを含むか、又は、これらの金属から成る。

【0157】

層４１は、やはり複層に形成されていてもよい（明示的には示されていない）。層４１の下層は、例えば、セラミックと直接的に接触している。下層は、例えばクロムを含むか又はクロムから成る。層４１は、更に、下層の上に塗布された上層を有することができる。上層は、例えばある割合のバナジウム共にニッケルを含むか、又は、これらの金属から成る。

【0158】

層４１は、例えば0.2μｍ～10μｍの範囲の厚さを有する。好ましくは、厚さは0.3μｍ～2μｍの範囲にある。この厚さは、単層及び複層の両方の層４１に適用当てはまり得る。

【0159】

層４１の上には、更なる層４２（カバー層）が塗布されている。例えば、カバー層４２は、特に酸化を阻止するために、層４１の腐食防止として機能する。カバー層は、例えば、銀、金、銅若しくはアルミニウムを含むか、又は、これらの材料のうちの１つから成る。カバー層は、例えば0.05μｍ～20μｍの範囲の厚さを有する。

【0160】

センサ素子１の全ての更なる特徴、特に、第２の又は下部の電極５、メタライゼーション７及び接着仲介層８は、上述した実施例と同様に具現されている。

【0161】

以下で、図５及び６の実施例によるセンサ素子１の製造方法が説明される。

【0162】

第１のステップＡ）において、キャリア２を形成するためのキャリア材料が準備される。キャリア材料は、良好な熱伝導性を有する。キャリア材料は、電気絶縁材料を含む。キャリア材料は、セラミックを含む。好ましくは、キャリア材料は、AlN、Si₃N₄、Al₂O₃、LTCC又はZTA材料をベースとするセラミックを含む。

【0163】

更なるステップＢ）において、キャリア材料の上面２ａの上での２つの第１の電極４のうちの１つ（第１上部電極４）の塗布が行われる。これは、スパッタリング、ＣＶＤプロセス、ＰＶＤプロセス及び／又は電気的堆積の組み合わせプロセスにより行われる。その場合、複層の第１上部電極４が形成される。特に、第１上部電極４は、最下層１０、２つの中間層１１、１２及び最上層１３から成る層構造を有する（図４）。その場合、第１上部電極４の層構築は、上述した第１の電極の層構築と同様に行われる。

【0164】

第１上部電極４は、上面２ａの上で全面に亘って塗布することができる。これに代えて、第１上部電極４は、キャリア２の周縁領域が空いたままとなる（自由縁４４）ように塗布される。

【0165】

代替的な実施例においては、ステップＢ）の前に、接着仲介層８がキャリア材料の上面２ａの上に塗布される更なるステップが行われる。続いて、この実施例においては、第１上部電極４が、接着仲介層８の上に形成される。

【0166】

更なるステップＣ）において、キャリア材料の下面２ｂの上に第２の又は下部ｍの電極５の塗布が行われる。これは、同様に、スパッタリング、ＣＶＤプロセス、ＰＶＤプロセス及び／又は電気的堆積の組み合わせプロセスにより行われる。その際に生成される第２の電極５は、例えば、それぞれの第１の電極４の構造に類似した複層の構造を有する。しかしながら、これに代えて、第２の電極５は、ただ１つの又は複数の層Agを含むこともできる。

【0167】

代替的な実施例においては、ステップＣ）の前に、接着仲介層８がキャリア材料の下面２ｂの上に塗布される更なるステップが行われる。続いて、この実施例においては、第２の電極５が、接着仲介層８の上に形成される。

【0168】

代替的な更なるステップにおいて、第２の電極５の下面又は外面の上に、メタライゼーション７を形成することができる。メタライゼーションは、ＣＶＤプロセス、ＰＶＤプロセスによって、又は、電気的堆積によって、第２の電極５の上に塗布される。

【0169】

代替的な実施形態においては、キャリア材料の下面２ｂの上での第２の電極５の塗布が省略される。この場合、センサ素子１の接続は、接着によって行われる。

【0170】

次のステップＤ）において、第１上部電極４の部分領域の上でＮＴＣサーミスタ３の配置が行われる。特に、ＮＴＣサーミスタ３は、第１上部電極４の周縁領域の上にはんだ付けされる。ＮＴＣサーミスタ３は、第２上部電極４として機能するメタライゼーション４０を、上面３ａに有する。

【0171】

続いて、特に従来のＡＶＴによって、好ましくは第２の電極５のはんだ付け又はAg焼結によって、センサ素子１の、回路基板の導体経路上への直接的な接続を行うことができる。

【0172】

更に、第１の又は上部の電極４、４０を接触させることができる。これは、同様に、従来のＡＶＴによって、好ましくはワイヤボンディング（好ましくはAl太線ワイヤボンディング）又ははんだ付けによって、行われる。

【0173】

ここで提示された主題の記載は、個々の特定の実施形態に限定されない。むしろ、個々の実施形態の特徴は、技術的に意味のある限り、任意に互いに組み合わせられ得る。

【符号の説明】

【0174】

１ センサ素子
２ キャリア
２ａ 上面
２ｂ 下面
３ ＮＴＣサーミスタ
３ａ 上面
３ｂ 下面
４ 第１の／上部の電極
４ａ 第１の領域／ボンディングパッド
４ｂ 第２の領域／はんだ付けパッド
４ｃ 接続領域
５ 第２の／下部の電極
６ 自由縁
７ メタライゼーション
８ 接着仲介層
９ 保護層／保護カバー
１０ 最下層
１１ 中間層
１２ 中間層
１３ 最上層
４０ メタライゼーション
４１ 層
４２ 層／カバー層
４３ ＮＴＣサーミスタのセラミック基体
４４ 自由領域
４５ 第１上部電極の部分領域
B センサ素子の幅
H センサ素子の高さ又は厚さ
L センサ素子の長さ
H ＮＴＣサーミスタの高さ
Ｘ 長手軸
Ｑ 横軸
D1 長手軸に対して平行な広がり
D2 長手軸に対して垂直な広がり

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】