特許 7395388 メモリシステム及びその制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-01

(45)【発行日】2023-12-11

(54)【発明の名称】メモリシステム及びその制御方法

(51)【国際特許分類】

   G06F 12/02 20060101AFI20231204BHJP

   G06F 9/445 20180101ALI20231204BHJP

   G06F 11/20 20060101ALI20231204BHJP

   G06F 12/00 20060101ALI20231204BHJP

【ＦＩ】

G06F12/02 510A

G06F9/445 150

G06F11/20 658

G06F12/00 597U

G06F12/02 570A

【請求項の数】 15

(21)【出願番号】P 2020038803

(22)【出願日】2020-03-06

(65)【公開番号】P2021140553

(43)【公開日】2021-09-16

【審査請求日】2022-09-12

(73)【特許権者】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110001737

【氏名又は名称】弁理士法人スズエ国際特許事務所

(72)【発明者】

【氏名】高梨 良寛

【審査官】北村 学

(56)【参考文献】

【文献】特開２０１８－０２５９２５（ＪＰ，Ａ）

【文献】特表２００８－５１１９２９（ＪＰ，Ａ）

【文献】特表２００７－５１８１６６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／０２４２２０２（ＵＳ，Ａ１）

【文献】特開２００２－２２２０８４（ＪＰ，Ａ）

【文献】特開２００８－２５７７７３（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１３／０１１７５０２（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１４／０３４４７９７（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１５／０１９９１９０（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１６／００７０４７７（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１９／００８７１７４（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

ＩＰＣ Ｇ０６Ｆ ３／０６ － ３／０８

Ｇ０６Ｆ ９／４４ － ９／４４５

Ｇ０６Ｆ １１／１６ － １１／２０

Ｇ０６Ｆ １２／００ － １２／０６

(57)【特許請求の範囲】

【請求項1】

不揮発性メモリと、
前記不揮発性メモリを制御するコントローラと、を具備し、
前記不揮発性メモリは、
特定のソフトウェアを記憶可能である第１の領域と、
前記特定のソフトウェアを記憶し、前記第１の領域よりもデータを保護する性能が高い第２の領域と、を具備し、
前記コントローラは、
前記コントローラの起動時にロード可能な候補として複数のソフトウェアを前記第２の領域に記憶させ、
前記特定のソフトウェアを指定するコマンドを受信した場合に、前記複数のソフトウェアの中から前記特定のソフトウェアを選択し、選択された前記特定のソフトウェアを前記第１の領域に記憶させ、
前記コントローラの起動時に、前記第１の領域に記憶されている前記特定のソフトウェアをロードする、メモリシステム。

【請求項2】

前記コントローラは、論理アドレスを物理アドレスに変換し、前記第２の領域に対して前記物理アドレスに基づいてアクセスを行う、請求項１のメモリシステム。

【請求項3】

前記コントローラは、前記第１の領域に対してウェアレベリングを実行せず、前記第２の領域に対してウェアレベリングを実行可能である、請求項１または請求項２のメモリシステム。

【請求項4】

前記コントローラは、前記第１の領域に対してガベージコレクションを実行せず、前記第２の領域に対してガベージコレクションを実行可能である、請求項１ないし請求項３のうちのいずれか１項のメモリシステム。

【請求項5】

前記コントローラは、ＮＶＭｅ（Non-Volatile Memory express）規格に準拠しており、
前記複数のソフトウェアのそれぞれは、前記第２の領域内の複数のスロットのそれぞれに記憶可能であり、
前記第１の領域は、アクティブスロットとして前記特定のソフトウェアを記憶可能である、
請求項１ないし請求項４のうちのいずれか１項のメモリシステム。

【請求項6】

前記第２の領域から読み出された前記特定のソフトウェアに誤りが発生する確率は、前記第１の領域から読み出された前記特定のソフトウェアに誤りが発生する確率より低い、請求項１ないし請求項５のうちのいずれか１項のメモリシステム。

【請求項7】

前記第２の領域から読み出された前記特定のソフトウェアのエラー訂正可能なビット数は、前記第１の領域から読み出された前記特定のソフトウェアのエラー訂正可能なビット数よりも多い、請求項１ないし請求項６のうちのいずれか１項のメモリシステム。

【請求項8】

前記コントローラは、前記第２の領域から読み出した前記特定のソフトウェアに対してエラー訂正を実行する、請求項７のメモリシステム。

【請求項9】

前記コントローラは、前記コントローラの起動時に、イニシャルプログラムローダを実行し、
前記イニシャルプログラムローダは、前記コントローラに実行されると、前記第１の領域から前記特定のソフトウェアを読み出す、請求項１ないし請求項８のうちのいずれか１項のメモリシステム。

【請求項10】

前記第１の領域は、前記不揮発性メモリの所定の位置に配置されており、
前記イニシャルプログラムローダは、前記所定の位置から前記特定のソフトウェアを読み出す、請求項９のメモリシステム。

【請求項11】

前記コントローラは、ダウンロード・コマンドを受信した場合に、前記特定のソフトウェアを取得し、コミット・コマンドを受信した場合に、前記特定のソフトウェアを前記第２の領域に記憶させる、請求項１ないし請求項１０のうちのいずれか１項のメモリシステム。

【請求項12】

前記コントローラは、前記特定のソフトウェアを多重化した状態で前記第１の領域に記憶させ、前記第１の領域から読み出した前記特定のソフトウェアにエラーが発生している場合に、前記第１の領域に多重化された状態で記憶されている他の特定のソフトウェアを読み出す、請求項１ないし請求項１１のうちのいずれか１項のメモリシステム。

【請求項13】

前記第２の領域における前記特定のソフトウェアの多重化数は、前記第１の領域における前記特定のソフトウェアの多重化数よりも少ない、請求項１２のメモリシステム。

【請求項14】

前記不揮発性メモリは、ユーザデータを記憶可能な第３の領域をさらに具備し、
前記第３の領域は、前記第１の領域よりもデータを保護する性能が高い、請求項１ないし請求項１３のうちのいずれか１項のメモリシステム。

【請求項15】

第１の領域と、前記第１の領域よりもデータを保護する性能が高い第２の領域とを含む不揮発性メモリと、前記不揮発性メモリを制御するコントローラとを具備するメモリシステムの制御方法において、
前記コントローラは、
前記コントローラの起動時にロード可能な候補として複数のソフトウェアを前記第２の領域に記憶させ、
特定のソフトウェアを指定するコマンドを受信した場合に、前記複数のソフトウェアの中から前記特定のソフトウェアを選択し、選択された前記特定のソフトウェアを前記第１の領域に記憶させ、
前記コントローラの起動時に、前記第１の領域に記憶されている前記特定のソフトウェアをロードさせる、
制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、メモリシステム及びその制御方法に関する。

【背景技術】

【0002】

メモリシステムの不揮発性メモリは、メモリシステムの起動時にロードされるソフトウェア（具体的には、ファームウェアのイメージ）を記憶する領域（記憶領域）と、ユーザデータを記憶する領域とを含む。

【先行技術文献】

【特許文献】

【0003】

【文献】特許第６２１８８６９号公報

【文献】特許第６２６５７４６号公報

【文献】米国特許第１０００７５０８号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

本実施形態は、メモリシステムの起動時にロード可能であるソフトウェアの記憶領域を削減することを目的とする。

【課題を解決するための手段】

【0005】

本実施形態によれば、不揮発性メモリとコントローラとを含む。コントローラは、不揮発性メモリを制御する。不揮発性メモリは、特定のソフトウェアを記憶可能である第１の領域と、特定のソフトウェアを記憶し、第１の領域よりもデータを保護する性能が高い第２の領域とを含む。コントローラは、コントローラの起動時にロード可能な候補として複数のソフトウェアを第２の領域に記憶させ、特定のソフトウェアを指定するコマンドを受信した場合に、複数のソフトウェアの中から特定のソフトウェアを選択し、選択された特定のソフトウェアを第１の領域に記憶させ、コントローラの起動時に、第１の領域に記憶されている特定のソフトウェアをロードする。

【図面の簡単な説明】

【0006】

【図1】本実施形態に係るメモリシステムの構成の一例を示すブロック図。

【図2】本実施形態に係るコントローラのハードウェア構成の具体例を示すブロック図。

【図3】本実施形態に係るコントローラの機能構成の具体例を示すブロック図。

【図4】本実施形態に係るメモリシステムにおけるファームウェアの設定処理の一例を示すフローチャート。

【図5】本実施形態に係るメモリシステムにおける起動時の処理の一例を示すフローチャート。

【図6】比較例のメモリシステムにおけるファームウェアの記憶状態の一例を示すブロック図。

【発明を実施するための形態】

【0007】

以下、図面を参照して、本実施形態について具体的に説明する。なお、以下の説明において、実質的に同一の構成要素及び機能については、同一符号を付し、必要に応じて説明を行う。

【0008】

本実施形態においては、メモリシステムがＮＶＭｅ（Non-Volatile Memory express）規格に準拠する場合を例として説明する。しかしながら、メモリシステムは、ＮＶＭｅ規格に準拠しない場合においても、同様の構成により同様の作用効果を得ることができる。また、メモリシステムは、ＮＶＭｅ規格とは異なる規格に準拠する場合においても、同様の構成により同様の作用効果を得ることができる。

【0009】

本実施形態においては、メモリシステムの起動時（例えばブート時）に、コントローラがファームウェアをロードする場合を例として説明する。言い換えれば、本実施形態においては、メモリシステムに備えられるコントローラの起動時に、コントローラがファームウェアをロードする場合を例として説明する。しかしながら、コントローラがメモリシステムの起動時にファームウェアではない他のソフトウェアをロードする場合においても、同様の構成により同様の作用効果を得ることができる。

【0010】

図１は、本実施形態に係るメモリシステム１の構成の一例を示すブロック図である。図１は、ファームウェアＦＷ１がアクティブである場合を例示している。

【0011】

メモリシステム１は、例えばＳＳＤ（Solid State Drive）である。メモリシステム１は、ＨＤＤ（Hard Disk Drive）、ＵＳＢ（Universal Serial Bus）メモリ、メモリカード、ハードディスクドライブとＳＳＤとを含むハイブリッド型ストレージシステム、光ディスクデバイスなど様々な種類のストレージデバイスであってもよい。メモリシステム１は、外部の情報処理装置２と通信可能に接続されている。

【0012】

メモリシステム１は、不揮発性メモリ３と、インタフェース部４と、コントローラ５とを備える。

【0013】

不揮発性メモリ３は、例えばＮＡＮＤ型フラッシュメモリである。不揮発性メモリ３は、ＮＯＲ型フラッシュメモリ、ＭＲＡＭ（Magnetoresistive Random Access Memory：磁気抵抗メモリ）、ＰＲＡＭ（Phasechange Random Access Memory：相変化メモリ）、ＲｅＲＡＭ（Resistive Random Access Memory：抵抗変化型メモリ）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）など他の不揮発性半導体メモリでもよい。不揮発性メモリ３は、複数のメモリチップを含む。例えば、不揮発性メモリ３は、磁気メモリ、３次元構造の半導体メモリなどでもよい。不揮発性メモリ３に対するデータの読み出し及び記憶は、ページと呼ばれる単位で実行され得る。不揮発性メモリ３に対するデータのイレーズは、ブロックと呼ばれる単位で実行され得る。ブロックの１単位は、複数のページを含む。不揮発性メモリ３に対するデータの読み出し及び記憶は、複数のページ単位で実行されてもよい。不揮発性メモリ３に対するデータのイレーズは、複数のブロック単位で実行されてもよい。

【0014】

インタフェース部４は、各種のコマンドを受信し、受信した各種のコマンドをコントローラ５へ送信する。インタフェース部４は、ファームウェアを受信した場合に、受信したファームウェアをコントローラ５へ送信する。インタフェース部４は、コントローラ５の一部であってもよい。

【0015】

コントローラ５は、インタフェース部４経由でコマンドを受信した場合に、受信したコマンドに基づいて不揮発性メモリ３に対する制御を実行する。

【0016】

不揮発性メモリ３は、初期ロード領域６と、論理アドレス領域７と、拡張論理アドレス領域８とを含む。本実施形態において、論理アドレス領域７と拡張論理アドレス領域８とは、初期ロード領域６よりも信頼性が高い。本実施形態において、データを記憶する領域の信頼性が高いとは、データに誤りが発生する確率が低いことと、データの誤り訂正可能なビット数が多いこととのうちの少なくとも１つを意味する。また、領域の信頼性が高いとは、メモリセルの耐久性が高いことを意味してもよい。領域の信頼性が高いほど、この領域のデータを保護する性能が高いことを意味する。論理アドレス領域７および拡張論理アドレス領域８は、例えば、ＥＣＣ（Error Correction Code）の付されたデータを記憶する。論理アドレス領域７および拡張論理アドレス領域８は、コントローラ１がメモリシステム１の起動時にアクセスできない領域であってもよい。

【0017】

初期ロード領域６は、メモリシステム１の起動時にロードすべき特定のファームウェアを記憶可能である領域である。初期ロード領域６は、アクティブスロットとして利用される。アクティブスロットは、メモリシステム１の起動時にロードされるファームウェアを記憶可能であるスロットである。初期ロード領域６は、不揮発性メモリ３の所定の位置（例えば固定ブロック）に配置されている。初期ロード領域６は、メモリシステム１の起動時にアクセス可能な領域である。初期ロード領域６は、論理アドレス領域７および拡張論理アドレス領域８よりも、信頼性が低い。初期ロード領域６は、例えば、コントローラ５によるウェアレベリングおよびガベージコレクションの対象外であるとする。初期ロード領域６は、多重化した状態のファームウェアＦＷ１を記憶可能である。ここで、多重化とは、例えば、同じファームウェアを複数個記憶する方式をいう。多重化を採用することにより、コントローラ５は、複数個のファームウェアのうちのいくつかのファームウェアがリード不可となっても、他のファームウェアがリード可能であれば正常なファームウェアを取得することができる。また、多重化を採用することにより、コントローラ５は、複数個のファームウェアのうちのいくつかのファームウェアの一部分がリード不可となっても、複数個のファームウェアのうちのリード可能な他の一部分からファームウェアを修復することで、正常なファームウェアを取得することができる。

【0018】

論理アドレス領域７は、例えばユーザデータを記憶するユーザデータ領域である。論理アドレス領域７に対しては、ユーザの指示に基づくデータの読み出しを行うことができる。

【0019】

拡張論理アドレス領域８は、例えば、初期ロード領域６よりも、信頼性が高い領域である。拡張論理アドレス領域８は、例えば、論理アドレス領域７と同レベルの信頼性を持つ。拡張論理アドレス領域８は、コントローラ５などのシステムの制御に基づくアクセスのみ許可される領域であってもよい。拡張論理アドレス領域８は、例えばシステム領域と表記されてもよい。システム領域に対しては、ユーザの指示に基づくデータの読み出しを行うことはできない。拡張論理アドレス領域８は、複数のスロットＳＬ１～ＳＬｎを備える。複数のスロットＳＬ１～ＳＬｎのそれぞれは、初期ロード領域６に記憶可能である複数のファームウェアＦＷ１～ＦＷｎのそれぞれを記憶する。複数のスロットＳＬ１～ＳＬｎのそれぞれに記憶されている複数のファームウェアＦＷ１～ＦＷｎは、メモリシステム１の起動時にロードされる対象となり得るファームウェアの候補である。複数のファームウェアＦＷ１～ＦＷｎのうちのいずれか１つが、メモリシステム１の起動時にロード対象となるアクティブなファームウェアとして選択される。

【0020】

本実施形態において、拡張論理アドレス領域８に記憶されている複数のファームウェアＦＷ１～ＦＷｎは、多重化されていないものとする。しかしながら、拡張論理アドレス領域８に記憶されている複数のファームウェアＦＷ１～ＦＷｎのそれぞれは、論理アドレス領域７に記憶されているファームウェアＦＷ１よりも少ない数で多重化されてもよい。

【0021】

本実施形態において、論理アドレスはＬＢＡ（Logical Block Address）であってもよい。論理アドレスに対応する物理アドレスは、ＰＢＡ（Physical Block Address）であってもよい。この場合、コントローラ５は、アドレス変換データにしたがってＬＢＡを当該ＬＢＡに対応するＰＢＡに変換する。次に、コントローラ５は、当該ＰＢＡの示す位置に記憶されたデータの読み出しまたは当該ＰＢＡの示す位置へのデータの記憶が可能である。

【0022】

次に、コントローラ５のハードウェア構成について説明する。図２は、本実施形態に係るコントローラ５のハードウェア構成の具体例を示すブロック図である。

【0023】

コントローラ５は、メモリ１０、プロセッサ２０、エラー訂正装置２１、バッファメモリ１１、リード／ライトコントローラ２２を備える。なお、メモリ１０およびバッファメモリ１１は、コントローラ５と別の構成であってもよい。

【0024】

メモリ１０は、例えばＤＲＡＭ（Dynamic Random Access Memory）またはＳＲＡＭ（Static Random Access Memory）などである。メモリ１０は、例えばメインメモリとして使用される。メモリ１０は、例えば、アドレス変換データ９を記憶する。アドレス変換データ９は、例えば、コントローラ５により不揮発性メモリ３から読み出され、メモリ１０に記憶される。

【0025】

プロセッサ２０は、例えば、メモリシステム１の起動後にメモリ１０に記憶されたファームウェアＦＷ１を実行し、エラー訂正装置２１、メモリ１０、バッファメモリ１１、リード／ライトコントローラ２２などを制御する。

【0026】

エラー訂正装置２１は、インタフェース部４経由で受信したユーザデータに対して、ＥＣＣを付加する。また、エラー訂正装置２１は、不揮発性メモリ３からリード／ライトコントローラ２２経由で読み出されたデータに対してエラー訂正を実行する。

【0027】

バッファメモリ１１は、例えば、ラッチ回路、レジスタ、ＤＲＡＭ、または、ＳＲＡＭなどである。バッファメモリ１１は、例えば、コントローラ５の複数の構成要素の間でデータをやり取りするために使用される。バッファメモリ１１は、不揮発性メモリ３に記憶されるデータを一時的に記憶する。また、バッファメモリ１１は、不揮発性メモリ３から読み出されたデータを一時的に記憶する。より具体的には、バッファメモリ１１は、例えば、リード／ライトコントローラ２２が不揮発性メモリ３から読み出したデータを記憶する。また、バッファメモリ１１は、例えば、リード／ライトコントローラ２２が不揮発性メモリ３へ記憶させるデータを記憶する。

【0028】

リード／ライトコントローラ２２は、不揮発性メモリ３に対するデータの読み出しを制御する。また、リード／ライトコントローラ２２は、不揮発性メモリ３に対するデータの記憶を制御する。さらに、リード／ライトコントローラ２２は、不揮発性メモリ３に対するイレーズを制御する。具体的には、リード／ライトコントローラ２２は、不揮発性メモリ３から読み出したデータをバッファメモリ１１へ記憶させる。また、リード／ライトコントローラ２２は、バッファメモリ１１に記憶されているデータを不揮発性メモリ３へ記憶させる。

【0029】

次に、コントローラ５の機能構成について説明する。図３は、本実施形態に係るコントローラ５の機能構成の具体例を示すブロック図である。

【0030】

コントローラ５は、ファームウェア受信機能１２、登録機能１３、設定機能１４、アドレス変換機能１５、エラー訂正機能１６、ウェアレベリング機能１７、ガベージコレクション機能１８、ＩＰＬ機能１９を備える。ファームウェア受信機能１２、登録機能１３、設定機能１４、アドレス変換機能１５、エラー訂正機能１６、ウェアレベリング機能１７、ガベージコレクション機能１８、ＩＰＬ機能１９のうちの少なくとも一部は、コントローラ５とは異なる別の構成要素により実現されてもよい。ファームウェア受信機能１２、登録機能１３、設定機能１４、アドレス変換機能１５、エラー訂正機能１６、ウェアレベリング機能１７、ガベージコレクション機能１８、ＩＰＬ機能１９のうちの少なくとも一部は、例えば、電子回路により実現されてもよい。プロセッサ２０が、ソフトウェアを実行することにより、ファームウェア受信機能１２、登録機能１３、設定機能１４、アドレス変換機能１５、エラー訂正機能１６、ウェアレベリング機能１７、ガベージコレクション機能１８、ＩＰＬ機能１９のうちの少なくとも一部を実現してもよい。

【0031】

コントローラ５は、ファームウェア受信機能１２により、情報処理装置２からインタフェース部４経由で、ファームウェア・イメージ・ダウンロード・コマンドを受信した場合に、情報処理装置２からインタフェース部４経由で、ファームウェアＦＷ１を取得する。そして、コントローラ５は、ファームウェア受信機能１２により、ファームウェアＦＷ１をバッファメモリ１１に記憶させる。

【0032】

コントローラ５は、登録機能１３により、情報処理装置２からインタフェース部４経由で、第１のファームウェア・コミット・コマンドを受信した場合に、バッファメモリ１１のファームウェアＦＷ１を拡張論理アドレス領域８のスロットＳＬ１へ記憶させる。これにより、ファームウェアＦＷ１が、ＩＰＬ機能１９によりロード可能な１つの候補として登録される。

【0033】

コントローラ５は、設定機能１４により、情報処理装置２からインタフェース部４経由で、第２のファームウェア・コミット・コマンドを受信した場合に、拡張論理アドレス領域８のスロットＳＬ１に記憶されている特定のファームウェアＦＷ１を読み出す。そして、コントローラ５は、設定機能１４により、読み出した特定のファームウェアＦＷ１を初期ロード領域６へ記憶させる。これにより、ファームウェアＦＷ１が、メモリシステム１の起動時にＩＰＬ機能１９によってロードされる対象として設定される。第２のファームウェア・コミット・コマンドは、言い換えると、アクティブにするファームウェアＦＷ１を特定するコマンドである。

【0034】

コントローラ５は、アドレス変換機能１５により、アドレス変換データ９にしたがって、ＬＢＡをＰＢＡへ変換する。

【0035】

コントローラ５は、エラー訂正機能１６により、不揮発性メモリ３の論理アドレス領域７および拡張論理アドレス領域８から読み出されたデータに対するエラー訂正を行う。エラー訂正機能１６では、エラー訂正装置２１を用いてエラー訂正が行われてもよい。コントローラ５は、エラー訂正機能１６により、不揮発性メモリ３の初期ロード領域６から読み出されたファームウェアＦＷ１にエラーが発生している場合に、初期ロード領域６に多重化された状態で記憶されている他のファームウェアＦＷ１をリード／ライトコントローラ２２経由で読み出す。これにより、コントローラ５は、正常なファームウェアＦＷ１を取得可能である。

【0036】

コントローラ５は、ウェアレベリング機能１７により、不揮発性メモリ３の論理アドレス領域７および拡張論理アドレス領域８における各ブロックの消耗度を平滑化する。

【0037】

コントローラ５は、ガベージコレクション機能１８により、不揮発性メモリ３の論理アドレス領域７および拡張論理アドレス領域８の不要になった領域を解放する。

【0038】

コントローラ５は、ＩＰＬ機能１９により、コントローラ５の起動時に、初期ロード領域６に記憶されているファームウェアＦＷ１を読み出し、メモリ１０に記憶させる。コントローラ５（例えばプロセッサ２０）は、コントローラ５の起動時にＩＰＬ（イニシャルプログラムローダ）を実行して、ＩＰＬ機能１９を実現する。ＩＰＬは、ソフトウェアである。ＩＰＬは、例えばコントローラ５に不揮発に記憶されている。または、ＩＰＬは、不揮発性メモリ３に不揮発に記憶されていてもよい。

【0039】

図４は、本実施形態に係るメモリシステム１におけるファームウェアＦＷ１の設定処理の一例を示すフローチャートである。

【0040】

情報処理装置２からインタフェース部４経由で、ファームウェア・イメージ・ダウンロード・コマンドを受信すると（開始）、コントローラ５は、情報処理装置２からインタフェース部４経由で、ファームウェアＦＷ１を取得する（Ｓ４０１）。コントローラ５は、取得したファームウェアＦＷ１をバッファメモリ１１に記憶させる（Ｓ４０２）。

【0041】

情報処理装置２からインタフェース部４経由で第１のファームウェア・コミット・コマンドを受信すると、コントローラ５は、バッファメモリ１１に記憶されているファームウェアＦＷ１を、不揮発性メモリ３の拡張論理アドレス領域８のスロットＳＬ１へ記憶させる（Ｓ４０３）。

【0042】

情報処理装置２からインタフェース部４経由で第２のファームウェア・コミット・コマンドを受信すると、コントローラ５は、拡張論理アドレス領域８のスロットＳＬ１～ＳＬｎに記憶されているファームウェアＦＷ１～ＦＷｎのうち、第２のファームウェア・コミット・コマンドによって指定された特定のファームウェアＦＷ１を読み出す（Ｓ４０４）。コントローラ５は、読み出した特定のファームウェアＦＷ１を不揮発性メモリ３の初期ロード領域６へ記憶させる（Ｓ４０５）。そして、設定処理は終了する（終了）。

【0043】

図５は、本実施形態に係るメモリシステム１における起動時の処理の一例を示すフローチャートである。

【0044】

メモリシステム１が起動すると（開始）、コントローラ５は、ＩＰＬ機能１９により、初期ロード領域６のファームウェアＦＷ１を読み出す（Ｓ５０１）。

【0045】

コントローラ５は、ＩＰＬ機能１９により、読み出したファームウェアＦＷ１をメモリ１０に記憶させる（Ｓ５０２）。

【0046】

コントローラ５は、メモリ１０のファームウェアＦＷ１を実行する（Ｓ５０３）。そして、起動時の処理は終了する（終了）。

【0047】

以上説明した本実施形態に係るメモリシステム１においては、例えば、ユーザデータを記憶する論理アドレス領域７と同レベルの信頼性を持つ拡張論理アドレス領域８の複数のスロットＳＬ１～ＳＬｎのそれぞれに、複数のファームウェアＦＷ１～ＦＷｎのそれぞれが記憶される。

【0048】

論理アドレス７と拡張論理アドレス領域８との信頼性は同レベルであるため、本実施形態においては、ユーザデータと同じレベルで、複数のファームウェアＦＷ１～ＦＷｎを保護することができる。具体的には、本実施形態においては、論理アドレス７から読み出されたユーザデータと同じように、拡張論理アドレス領域８から読み出された複数のファームウェアＦＷ１～ＦＷｎに対してエラー訂正を行うことができる。さらに、論理アドレス領域７と同じように、拡張論理アドレス領域８に対してウェアレベリングおよびガベージコレクションを実行することにより、メモリセルの耐久性を高くすることができる。このため、拡張論理アドレス領域８に記憶されるファームウェアＦＷ１～ＦＷｎの多重化数を削減することができる。拡張論理アドレス領域８に記憶されるファームウェアＦＷ１～ＦＷｎは、例えば、多重化されなくてもよい。このように拡張論理アドレス領域８に記憶されるファームウェアＦＷ１～ＦＷｎの多重化数が削減されることにより、不揮発性メモリ３にファームウェアＦＷ１～ＦＷｎを記憶するために必要になる領域のサイズを削減することができる。本実施形態においては、メモリシステム１においてサポートすべきスロットＳＬ１～ＳＬｎの数が増加しても、不揮発性メモリ３に必要とされるブロックの数が増加することを抑制することができる。

【0049】

本実施形態において、初期ロード領域６の信頼性は、論理アドレス７と拡張論理アドレス領域８との信頼性よりも低い。しかしながら、コントローラ５は、ファームウェアＦＷ１を多重化して初期ロード領域６に記憶することにより、正常なファームウェアＦＷ１を読み出すことができる。

【0050】

本実施形態においては、ＩＰＬ機能１９によってメモリシステム１の起動時にロードされるファームウェアＦＷ１のみが初期ロード領域６に記憶される。他のファームウェアＦＷ２～ＦＷｎは、初期ロード領域６に記憶されない。コントローラ５は、ＩＰＬ機能１９により、固定のブロックである初期ロード領域６（アクティブスロットに相当）からファームウェアＦＷ１をロードする。アクティブのファームウェアの切り替えは、第２のファームウェア・コミット・コマンドの実行時に、初期ロード領域６内に記憶されているファームウェアを書き替えることにより実現される。このため、コントローラ５は、ＩＰＬ機能１９により、複数のスロットＳＬ１～ＳＬｎの中から起動時にアクティブスロットを選択する必要がない。

【0051】

したがって、本実施形態においては、ＩＰＬを簡略化することができる。

【0052】

以下において、本実施形態に係るメモリシステム１と比較例のメモリシステムとを対比し、本実施形態に係るメモリシステム１の有効性を説明する。

【0053】

図６は、比較例のメモリシステムにおけるファームウェアＦＷ１～ＦＷｎの記憶状態の一例を示すブロック図である。

【0054】

比較例のメモリシステムは、例えば、ＮＶＭｅ規格に準拠する。比較例のメモリシステムは、例えば、不揮発性メモリ２３を備えるＳＳＤである。比較例のメモリシステムの不揮発性メモリ２３は、固定ブロック２４と、ユーザデータ領域２５とを含む。複数のスロットＳＬ１～ＳＬｎは、比較例のメモリシステムの起動時に、コントローラのＩＰＬ機能２６により参照可能な固定ブロック２４に用意されている。複数のスロットＳＬ１～ＳＬｎのそれぞれには、複数のファームウェアＦＷ１～ＦＷｎのそれぞれが記憶されている。各スロットＳＬ１～ＳＬｎ内のファームウェアＦＷ１～ＦＷｎは、多重化されている。具体的には、スロットＳＬ１内には、複数のファームウェアＦＷ１が記憶されている。スロットＳＬ２内には、複数のファームウェアＦＷ２が記憶されている。スロットＳＬｎ内には、複数のファームウェアＦＷｎが記憶されている。比較例のメモリシステムの起動時にロードされるアクティブなファームウェアを記憶するスロットは、コントローラのＩＰＬ機能２６によりアクティブスロットとして選択される。アクティブスロットは、ファームウェア・コミット・コマンドで切り替え可能である。コントローラは、ＩＰＬ機能２６により、比較例のメモリシステムの起動時に、アクティブスロットを選択する。コントローラは、ＩＰＬ機能２６により、アクティブスロットのファームウェアを例えばＤＲＡＭなどのメモリへ記憶させる。

【0055】

ユーザデータ領域２５は、ＬＢＡに基づいてアクセス可能な領域である。ユーザデータ領域２５は、データを固定の位置に配置する必要はない。ユーザデータ領域２５には、ウェアレベリングなどを適用可能である。

【0056】

比較例のメモリシステムにおけるスロットＳＬ１～ＳＬｎは、固定ブロック２４に用意されている。比較例のメモリシステムにおいて、スロットＳＬ１～ＳＬｎの領域に対してウェアレベリング、エラー訂正、ガベージコレクションなどを適用することはできない。このような理由から、比較例のメモリシステムでは、上記のように、スロットＳＬ１～ＳＬｎごとにファームウェアＦＷ１～ＦＷｎを多重化することにより、ファームウェアＦＷ１～ＦＷｎを保護している。あるいは、比較例のメモリシステムでは、ＭＬＣ（Multiple Level Cell）形式、ＴＬＣ（Trirple Level Cell）形式、または、ＱＬＣ（Quadruple Level Cell）形式よりも信頼性の高いＳＬＣ（Single level cell）形式でスロットＳＬ１～ＳＬｎにファームウェアＦＷ１～ＦＷｎを記憶させることにより、ファームウェアＦＷ１～ＦＷｎを保護している。

【0057】

このような比較例のメモリシステムにおける保護方法では、スロットＳＬ１～ＳＬｎのサポート数の増加に伴って、スロットＳＬ１～ＳＬｎ用のブロックの増加が生じる。そして、比較例のメモリシステムでは、スロットＳＬ１～ＳＬｎ用のブロックが増加することにより、ユーザデータ領域２５として使用可能なブロック数が減少する場合がある。また、コントローラは、ＩＰＬ機能２６によりアクティブスロットを選択可能である必要がある。

【0058】

これに対して、本実施形態に係るメモリシステム１は、複数のファームウェアＦＷ１～ＦＷｎを含む複数のスロットＳＬ１～ＳＬｎを備える。本実施形態において、複数のスロットＳＬ１～ＳＬｎは、固定ブロック２４ではなく、拡張論理アドレス領域８に備えられる。本実施形態においては、複数のファームウェアＦＷ１～ＦＷｎのそれぞれが拡張論理アドレス領域８のスロットＳＬ１～ＳＬｎのそれぞれに記憶される。不揮発性メモリ３の拡張論理アドレス領域８と論理アドレス領域７では、データが固定の位置に配置される必要がない。ＩＰＬ機能１９によりアクティブスロットとしてアクセス可能な初期ロード領域６は、メモリシステム１の起動時にロードされるべきファームウェアＦＷ１を記憶可能である。初期ロード領域６は、メモリシステム１の起動時にロードされるべきファームウェアＦＷ１ではない他のファームウェアＦＷ２～ＦＷｎを記憶しない。コントローラ５は、複数のファームウェアＦＷ１～ＦＷｎを記憶する拡張論理アドレス領域８に対して、ウェアレベリングとガベージコレクションとのうちの少なくとも１つを実行することができる。コントローラ５は、拡張論理アドレス領域８から読み出したファームウェアＦＷ１～ＦＷｎに対してエラー訂正を実行することができる。

【0059】

このため、本実施形態に係るメモリシステム１においては、比較例のメモリシステムと比べて、ファームウェアＦＷ１～ＦＷｎの多重化を抑制することができる。本実施形態に係るメモリシステム１においては、拡張論理アドレス領域８に対してＭＬＣ形式、ＴＬＣ形式、ＱＬＣ形式の記憶を適用することができる。このため、本実施形態に係るメモリシステム１においては、比較例のメモリシステムと比べて、ＳＬＣ形式の記憶を適用する必要性を低減できる。したがって本実施形態に係るメモリシステム１においては、複数のファームウェアＦＷ１～ＦＷｎを記憶するために必要な不揮発性メモリ３の領域を削減することができる。

【0060】

また、本実施形態に係るメモリシステム１においては、第２のファームウェア・コミット・コマンドを受信した場合に、拡張論理アドレス領域８の複数のスロットＳＬ１～ＳＬｎのうち選択されたスロットの特定のファームウェアがアクティブスロットに相当する初期ロード領域６に記憶される。このように、選択されたスロットの特定のファームウェアが初期ロード領域６に記憶されることにより、アクティブのファームウェアの切り替えが行われる。そして、メモリシステム１の起動時には、コントローラ５は、ＩＰＬ機能１９により、初期ロード領域６に記憶されている特定のファームウェアＦＷ１をコントローラ５にロードする。

【0061】

このため、本実施形態のＩＰＬ機能１９においては、比較例のメモリシステムのＩＰＬ機能２６のようにアクティブスロットを選択可能である必要はない。したがって、本実施形態においては、ＩＰＬを簡略化することができる。

【0062】

本実施形態においては、初期ロード領域６が拡張論理アドレス領域８よりも信頼性が高くない。しかしながら、初期ロード領域６においてファームウェアＦＷ１を多重化した状態で記憶することにより、メモリシステム１の起動時に正常なファームウェアＦＷ１をロードすることができる。

【0063】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0064】

１…メモリシステム
２…情報処理装置
３…不揮発性メモリ
４…インタフェース部
５…コントローラ
６…初期ロード領域
７…論理アドレス領域
８…拡張論理アドレス領域
９…アドレス変換データ
１０…メモリ
１１…バッファメモリ
１２…ファームウェア受信機能
１３…登録機能
１４…設定機能
１５…アドレス変換機能
１６…エラー訂正機能
１７…ウェアレベリング機能
１８…ガベージコレクション機能
１９…ＩＰＬ機能
ＳＬ１～ＳＬｎ…スロット
ＦＷ１～ＦＷｎ…ファームウェア
２０…プロセッサ
２１…エラー訂正装置
２２…リード／ライトコントローラ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】