(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-01
(45)【発行日】2023-12-11
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 23/40 20060101AFI20231204BHJP
【FI】
H01L23/40 D
(21)【出願番号】P 2020158215
(22)【出願日】2020-09-23
【審査請求日】2022-07-05
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス&ストレージ株式会社
(74)【代理人】
【識別番号】100119035
【氏名又は名称】池上 徹真
(74)【代理人】
【識別番号】100141036
【氏名又は名称】須藤 章
(74)【代理人】
【識別番号】100178984
【氏名又は名称】高下 雅弘
(72)【発明者】
【氏名】北澤 秀明
【審査官】庄司 一隆
(56)【参考文献】
【文献】特開2019-047591(JP,A)
【文献】特開2010-087438(JP,A)
【文献】特開平11-274400(JP,A)
【文献】特開2018-046190(JP,A)
【文献】中国特許出願公開第107833913(CN,A)
【文献】米国特許第9818705(US,B1)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 23/40
(57)【特許請求の範囲】
【請求項1】
第1面と、前記第1面に対向する第2面と、を有する第1板部を有する第1電極と、
前記第2面の上に設けられた複数の半導体チップと、
前記複数の半導体チップの上に設けられ、前記第2面に対向する第3面と、前記第3面に対向する第4面と、を有する第2板部であって、前記複数の半導体チップのそれぞれと前記第3面の間に設けられ、前記第3面に接続され、前記第2面に平行な面内において、それぞれ前記半導体チップと同じ形状の頂面を有する複数の凸部を有し、前記第2板部は、前記第3面に平行な面内において前記複数の凸部のうち最も外側に設けられた前記複数の凸部に外接する最小の円の第1直径より大きい第2外径を有する前記第2板部と、
前記第4面に接続された第5面と、前記第5面に対向する第6面と、を有し、前記第1直径以下の第3外径を有する第3板部と、
を有する第2電極と、
を備える半導体装置。
【請求項2】
前記複数の凸部のうち最も外側に設けられた前記凸部の最も外側の端部から、前記第3面の中心の垂線と前記第4面側で交差するように、前記第3面に対して45度で引かれた第1仮想直線は、前記第3板部を通過する、
請求項1記載の半導体装置。
【請求項3】
前記第1電極は、前記第2面に平行な面内において前記複数の半導体チップのうち最も外側に設けられた前記複数の半導体チップに外接する最小の円の第2直径以下の第4外径を有し、前記第1面と接続された第4板部を有する、
請求項1又は請求項2記載の半導体装置。
【請求項4】
前記複数の半導体チップのうち最も外側に設けられた前記半導体チップの最も外側の端部から、前記第2面の中心の垂線と前記第1面側で交差するように、前記第2面に対して45度で引かれた第2仮想直線は、前記第4板部を通過する、
請求項3記載の半導体装置。
【請求項5】
第1面と、前記第1面に対向する第2面と、を有する第1板部を有する第1電極と、
前記第2面の上に設けられた複数の半導体チップと、
前記複数の半導体チップの上に設けられ、前記第2面に対向する第3面と、前記第3面と対向する第4面と、を有する第2板部であって、前記複数の半導体チップのそれぞれと前記第3面の間に設けられ、前記第3面に接続された複数の凸部を有し、前記第3面に平行な面内において前記複数の凸部のうち最も外側に設けられた前記複数の凸部に外接する最小の円の第1直径より大きい第2外径を有する第2板部と、
前記第3面の端部と前記複数の凸部のうち最も外側に設けられた前記凸部の間の前記第3面に設けられた第5板部
であって、前記第5板部の側面は前記複数の凸部のうち最も外側に設けられた前記凸部の側面と接する前記第5板部と、
を有する第2電極と、
を備える半導体装置。
【請求項6】
前記第5板部の膜厚は、前記凸部の高さの20%以上である、
請求項
5記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【0002】
圧接型半導体装置は、両面放熱によるパワー密度向上と、高電圧・大電流下での高信頼性を実現する。圧接型半導体装置は、複数の半導体素子が、上下の電極ブロックによって挟まれた構造を備える。上下の電極ブロックに外部から押圧力が加えられることにより、内部の電気的接触が保たれる。
【0003】
圧接型半導体装置の使用には熱の発生が伴う。そのため、圧接型半導体装置内における熱抵抗の低減が求められている。
【先行技術文献】
【特許文献】
【0004】
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする課題は、信頼性の高い半導体装置を提供することである。
【課題を解決するための手段】
【0006】
実施形態の半導体装置は、第1面と、第1面に対向する第2面と、を有する第1板部を有する第1電極と、第2面の上に設けられた複数の半導体チップと、複数の半導体チップの上に設けられ、第2面に対向する第3面と、第3面に対向する第4面と、を有する第2板部であって、複数の半導体チップのそれぞれと第3面の間に設けられ、第3面に接続され、第2面に平行な面内において、それぞれ半導体チップと同じ形状の頂面を有する複数の凸部を有し、第2板部は、第3面に平行な面内において複数の凸部のうち最も外側に設けられた複数の凸部に外接する最小の円の第1直径より大きい第2外径を有する第2板部と、第4面に接続された第5面と、第5面に対向する第6面と、を有し、第1直径以下の第3外径を有する第3板部と、を有する第2電極と、を備える。
【図面の簡単な説明】
【0007】
【
図2】第1実施形態の半導体チップの模式断面図である。
【
図3】第1実施形態の半導体装置の模式断面図の一例である。
【
図4】第1実施形態の半導体装置の模式断面図の一例である。
【
図5】第1実施形態の半導体装置の模式断面図の一例である。
【
図6】第1実施形態の半導体装置の模式断面図の一例である。
【
図7】第1実施形態の比較形態となる半導体装置の模式図である。
【
図8】第1実施形態の半導体装置の作用効果を説明するための模式図である。
【
図9】第2実施形態の半導体装置の模式断面図である。
【
図10】第3実施形態の半導体装置の模式断面図である。
【発明を実施するための形態】
【0008】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【0009】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【0010】
(第1実施形態)
本実施形態の半導体装置は、第1面と、第1面に対向する第2面と、を有する第1板部を有する第1電極と、第2面の上に設けられた複数の半導体チップと、複数の半導体チップの上に設けられ、第2面に対向する第3面と、第3面に対向する第4面と、を有する第2板部であって、複数の半導体チップのそれぞれと第3面の間に設けられ、第3面に接続され、第2面に平行な面内において、それぞれ半導体チップと同じ形状の頂面を有する複数の凸部を有し、第2板部は、第3面に平行な面内において複数の凸部のうち最も外側に設けられた複数の凸部に外接する最小の円の第1直径より大きい第2外径を有する第2板部と、第4面に接続された第5面と、第5面に対向する第6面と、を有し、第1直径以下の第3外径を有する第3板部と、を有する第2電極と、を備える。
【0011】
図1は、本実施形態の半導体装置100の模式図である。
図1(a)は、本実施形態の半導体装置100の模式断面図である。
図1(b)は、本実施形態の半導体装置100の模式断面図である。
図1(c)は、本実施形態の半導体装置100の、第2板部64の第3面66の模式下面図である。より具体的には、
図1(a)は、
図1(c)に示したB-B’断面における、半導体装置100の模式断面図である。
図1(b)は、
図1(c)に示したA-A’断面における、半導体装置100の模式断面図である。
【0012】
図2は、本実施形態の半導体チップ40の模式断面図である。
【0013】
図1及び
図2を用いて、本実施形態の半導体装置100の説明をする。
【0014】
本実施形態の半導体装置100は、圧接型半導体装置である。
【0015】
半導体装置100は、第1電極10と、第1緩衝部30と、半導体チップ40と、第2緩衝部50と、第2電極60と、を備える。
【0016】
第1電極10は、第1板部12と、第4板部18と、を有する。第1電極10は、例えばCu(銅)等の金属を含む電極である。
【0017】
第1板部12は、例えば板状の部材である。第1板部12は、例えば円柱状の形状を有する部材である。第1板部12は、第1面14と、第1面14に対向する第2面16と、を有する。ここで、例えば、第1面14及び第2面16は、Z軸に垂直な面内に設けられているものとする。
【0018】
第1緩衝部30は、第1板部12の第2面16の上に設けられている。第1緩衝部30は、第1電極10及び第2電極60を圧接するときに、半導体チップ40が受ける熱応力を緩和するために設けられている。第1緩衝部30は、例えばMo(モリブデン)等の導電性金属を含む。
【0019】
半導体チップ40は、第1緩衝部30の上に設けられている。半導体チップ40は、第1チップ電極42と、第1チップ電極42の上に設けられた半導体素子領域44と、半導体素子領域44の上に設けられた第2チップ電極46と、を有する。例えば、半導体チップ40は、後述する凸部62の個数と同じだけ設けられている。半導体チップ40は、例えばIGBT(Insulated Gate Bipolar Transistor)である。半導体チップ40がIGBTである場合、例えば第1チップ電極42はコレクタ電極であり、第2チップ電極46はエミッタ電極である。しかし、半導体チップ40は、IGBTに限定されるものではなく、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)やダイオードであってもかまわない。例えば、Z軸に垂直な面内又は第2面16に平行な面内において、第1チップ電極42、半導体素子領域44及び第2チップ電極46の形状は矩形である。しかし、Z軸に垂直な面内における、第1チップ電極42、半導体素子領域44及び第2チップ電極46の形状は、矩形に限定されるものではない。
【0020】
図2(a)に示した半導体チップ40においては、沿面距離を確保するために、半導体素子領域44及び第2チップ電極46の大きさが、第1チップ電極42の大きさより小さくなっている。しかし、
図2(b)に示した半導体チップ40のように、第1チップ電極42、半導体素子領域44及び第2チップ電極46の大きさが同じであってもかまわない。
【0021】
第2電極60は、凸部62と、第2板部64と、第3板部70と、を有する。第2電極60は、例えばCu(銅)等の金属を含む電極である。
【0022】
第2板部64は、半導体チップ40の上に設けられている。第2板部64は、第3面66と、第3面66に対向する第4面68と、を有する。第3面66は、第2面16に対向している。また、第2板部64は、複数の凸部62を有している。複数の凸部62は、複数の半導体チップ40のそれぞれと第3面66の間に設けられている。そして、複数の凸部62は、第3面66と接続されている。
【0023】
図1(c)に示すように、第2板部64は、例えば合計21個の凸部62を有している。しかし、凸部62の個数は、これに限定されるものではない。半導体チップ40の形状が矩形である場合、Z軸に垂直な面内又は第2面16に平行な面内における凸部62の頂面62aは、半導体チップ40の形状と同じ矩形形状を有する。例えば
図2(a)に示した半導体チップ40が用いられている場合、Z軸に垂直な面内又は第2面16に平行な面内における凸部62の頂面62aは、半導体チップ40の第2チップ電極46と同じ矩形形状を有する。また、例えば
図2(b)に示した半導体チップ40が用いられている場合、Z軸に垂直な面内又は第2面16に平行な面内における凸部62の頂面62aは、半導体チップ40の第1チップ電極42、半導体素子領域44及び第2チップ電極46と同じ矩形形状を有する。
【0024】
第2板部64は、第3面66に平行な面内における、凸部62の第1直径L
1(
図1(c))より大きい、第2外径d
2を有している。ここで、凸部62の第1直径L
1とは、第3面66に平行な面内において、複数の凸部62のうち最も外側に設けられた複数の凸部62に外接する最小の円の直径である。また、かかる円の内部においては、凸部62が、例えばマトリックス上に配列されている。
【0025】
第3板部70は、第5面72と、第6面74と、を有する。例えば、第5面72及び第6面74は、Z軸に垂直な面内に設けられているものとする。第5面72は、第2板部64の第4面68に接続されている。第3板部70は、第1直径L1以下の第3外径d3を有する。
【0026】
第2緩衝部50は、それぞれの半導体チップ40とそれぞれの凸部62の間に設けられている。第2緩衝部50は、第1電極10及び第2電極60を圧接するときに、半導体チップ40が受ける熱応力を緩和するために設けられている。第2緩衝部50は、例えばMo(モリブデン)等の導電性金属を含む。例えば、Z軸に垂直な面内におけるそれぞれの第2緩衝部50の形状及びサイズは、Z軸に垂直な面内におけるそれぞれの半導体チップ40の同一の形状及び同一のサイズである。
【0027】
なお、
図1においては、Z軸に垂直な面内における第1緩衝部30の形状及びサイズは、Z軸に垂直な面内における第1板部12の第2面16と同一の形状及び同一のサイズである。また、Z軸に垂直な面内における第2緩衝部50の形状及びサイズは、Z軸に垂直な面内における凸部62の頂面62aと同一の形状及び同一のサイズである。しかし、第1緩衝部30及び第2緩衝部50の形状は、これに限定されるものではない。
【0028】
なお、半導体チップ40、第2緩衝部50及び凸部62の周囲に、図示しない樹脂製の支持体が設けられていても良い。また、半導体装置100の周囲に、図示しないセラミック製の絶縁部材が設けられていても良い。
【0029】
図3及び
図4は、本実施形態の半導体装置100の模式断面図の一例である。複数の凸部62のうち最も外側に設けられた凸部62の最も外側の端部62bから、第3面66の中心66aの垂線と第4面68側で交差するように、第3面66に対して45度で引かれた第1仮想直線は、第3板部70を通過していることが好ましい。
図3は、第3板部70の第3外径d
3が第1直径L
1と等しい例である。第1仮想直線は、第3板部70を通過している。
図4は、第1仮想直線が、第3板部70の側面75の上端を通過する例である。
図4に示した例の場合よりも第3外径d
3が小さい場合、第1仮想直線は第3板部70を通過しない。
【0030】
第4板部18は、第7面20と、第8面22と、を有する。第4板部18の第8面22は、第1板部12の第1面14に接続されている。第4板部18は、第1板部12の第2面16に平行な面内において複数の半導体チップ40のうち最も外側に設けられた複数の半導体チップ40に外接する最小の円の第2直径L2以下の第4外径d4を有する。
【0031】
図5及び
図6は、本実施形態の半導体装置100の模式断面図の一例である。Z軸に垂直な面内又は第1板部12の第2面16に平行な面内における半導体チップ40の最も外側の端部40aから、第2面16の中心16aの垂線と第1面14側で交差するように、第2面16に対して45度で引かれた第2仮想直線は、第4板部18を通過していることが好ましい。ここで、第2仮想直線は、例えば、半導体チップ40の下面から引く。
図5は、第4板部18の第4外径d
4が第2直径L
2と等しい例である。第2仮想直線は、第4板部18を通過している。
図6は、第2仮想直線が、第4板部18の側面15の下端を通過する例である。
図6に示した例の場合よりも第4外径d
4が小さい場合、第1仮想直線は第4板部18を通過しない。
【0032】
第1板部12、第2板部64、第3板部70及び第4板部18の、Z軸に垂直な平面内における形状は、例えば円である。しかし、第1板部12、第2板部64、第3板部70及び第4板部18の、Z軸に垂直な平面内における形状は、例えば正方形又は長方形の形状に対して、角部が面取りされたものであってもかまわない。
【0033】
第1板部12及び第4板部18は、例えば、単一の金属の塊から、一体的に、機械研削等により形成される。
【0034】
凸部62、第2板部64及び第3板部70は、例えば、単一の金属の塊から、一体的に、機械研削等により形成される。
【0035】
次に、本実施形態の半導体装置100の作用効果を記載する。
【0036】
図7は、本実施形態の比較形態となる半導体装置1000の模式図である。半導体装置1000においては、第4板部18及び第3板部70は設けられていない。かかる場合、半導体装置1000の使用のため、第1電極ブロックB
1及び第2電極ブロックB
2を用いて半導体装置1000を上下から圧接する(
図7(a))と、凸部62より外側の第2板部64が、平面性を保つことが出来ずに、下方に変形してしまう(垂れてしまう)という問題があった(
図7(b))。この、第2板部64が下方に変形する領域は、例えば、
図7(c)に示したように、第2板部64の外側に分布している。このときに、特に凸部62より外側の部分で、圧力の抜けが発生しやすくなるという問題があった。すると、凸部62の外側の部分の下にある半導体チップ40の熱抵抗が高くなってしまい、半導体チップ40の破壊がおこるという問題があった。
【0037】
そこで、本実施形態の半導体装置100は、第1面14と、第1面14に対向する第2面16と、を有する第1板部12を有する第1電極10と、第2面16の上に設けられた複数の半導体チップ40と、複数の半導体チップ40の上に設けられ、第2面16に対向する第3面66と、第3面66に対向する第4面68と、を有する第2板部64であって、複数の半導体チップ40のそれぞれと第3面66の間に設けられ、第3面66に接続され、第2面16に平行な面内において、それぞれ半導体チップ40と同じ形状の頂面62aを有する複数の凸部62を有し、第2板部64は、第3面66に平行な面内において複数の凸部62のうち最も外側に設けられた複数の凸部62に外接する最小の円の第1直径L1より大きい第2外径d2を有する第2板部64と、第4面68に接続された第5面72と、第5面72に対向する第6面74と、を有し、第1直径L1以下の第3外径d3を有する第3板部70と、を有する第2電極60と、を備える。
【0038】
本実施形態の半導体装置100は、簡易な構造で圧力の抜けを抑制するために、凸部62が、第2面16に平行な面内において、それぞれ半導体チップ40と同じ形状の頂面62aを有するものとしている。そして、上記のような第3板部70が設けられている。
【0039】
図8は、本実施形態の半導体装置の作用効果を説明するための図である。第2電極ブロックB
2により直接押されるのは第3板部70である。ここで、第3板部70の第3外径d
3は、第1直径L
1以下である。そのため、凸部62の外側の第2板部64は、下方に変形しにくくなる。そのため、半導体チップ40の圧力の抜けは発生しづらくなる。よって、信頼性の高い半導体装置の提供が可能となる。
【0040】
また、第3板部70を設けても、凸部62や半導体チップ40の周辺には、容積変化等の特段の変化を伴わない。そのため、容易に圧力の抜けを抑制することが可能となっている。
【0041】
また、複数の凸部62のうち最も外側に設けられた凸部62の最も外側の端部62bから、第3面66の中心66aの垂線と第4面68側で交差するように、第3面66に対して45度で引かれた第1仮想直線は、第3板部70を通過していることが好ましい。第2電極ブロックB2により第3板部70に加えられる圧力が、鉛直下向きから45度の範囲内で分散すると考える。すると、上記の範囲内に第3板部70が存在していれば、凸部62の外側の第2板部64に対して圧力がかかりづらくなり、半導体チップ40の圧力の抜けが抑制されるためである。
【0042】
さらに、第1板部12が第1電極ブロックB1により押される場合、半導体チップ40の外側の第1板部12が上方に変形してしまうという問題があった。すると、凸部62の外側の部分の下にある半導体チップ40の、熱抵抗が高くなってしまい、半導体チップ40の破壊がおこるという問題があった。
【0043】
そこで、第1電極10は、第2面16に平行な面内において複数の半導体チップ40のうち最も外側に設けられた複数の半導体チップ40に外接する最小の円の第2直径L2以下の第4外径d4を有し、第1面14と接続された第4板部18を有することが好ましい。第1電極ブロックB1により直接押されるのは第4板部18である。ここで、第4板部18の第4外径d4は、第2直径L2以下である。そのため、半導体チップ40の外側の第1板部12は、上方に変形しにくくなる。そのため、半導体チップ40の圧力の抜けは発生しづらくなる。よって、信頼性の高い半導体装置の提供が可能となる。
【0044】
また、第4板部18を設けても、凸部62や半導体チップ40の周辺には、容積変化等の特段の変化を伴わない。そのため、容易に圧力の抜けを抑制することが可能となっている。
【0045】
また、複数の半導体チップ40のうち最も外側に設けられた半導体チップの最も外側の端部40aから、第2面16の中心16aの垂線と第1面14側で交差するように、第2面16に対して45度で引かれた第2仮想直線は、第4板部18を通過することが好ましい。第1電極ブロックB1により第4板部18に加えられる圧力が、鉛直上向きから45度の範囲内で分散すると考える。すると、上記の範囲内に第4板部18が存在していれば、複数の半導体チップ40の外側の第1板部12に対して圧力がかかりづらくなり、半導体チップ40の圧力の抜けが抑制されるためである。
【0046】
本実施形態の半導体装置100によれば、信頼性の高い半導体装置の提供が可能となる。
【0047】
(第2実施形態)
本実施形態の半導体装置は、第1面と、第1面に対向する第2面と、を有する第1板部を有する第1電極と、第2面の上に設けられた複数の半導体チップと、複数の半導体チップの上に設けられ、第2面に対向する第3面と、第3面に対向する第4面と、を有する第2板部を有する第2電極であって、複数の半導体チップのそれぞれと第3面の間に設けられ、第3面に接続された複数の凸部を有し、第2板部は、第3面に平行な面内において複数の凸部のうち最も外側に設けられた複数の凸部に外接する最小の円の直径と等しい第2外径を有する第2電極と、を備える。ここで、第1実施形態と重複する内容の記載は省略する。
【0048】
図9は、本実施形態の半導体装置110の模式断面図である。
【0049】
第2板部64の第2外径d
2は、第1直径L
1と等しい。また、第1板部12の第1外径d
1は、第2直径L
2と等しい。なお、
図9においては、d
2=L
1=L
2=d
1である。
【0050】
これによっても、凸部62の外側の第2板部64は、下方に変形しにくくなる。さらに、半導体チップ40の外側の第1板部12は、上方に変形しにくくなる。そのために、半導体チップ40の圧力の抜けが抑制される。
【0051】
本実施形態の半導体装置110によっても、信頼性の高い半導体装置の提供が可能となる。
【0052】
(第3実施形態)
本実施形態の半導体装置は、第1面と、第1面に対向する第2面と、を有する第1板部を有する第1電極と、第2面の上に設けられた複数の半導体チップと、複数の半導体チップの上に設けられ、第2面に対向する第3面と、第3面と対向する第4面と、を有する第2板部であって、複数の半導体チップのそれぞれと第3面の間に設けられ、第3面に接続された複数の凸部を有し、第3面に平行な面内において複数の凸部のうち最も外側に設けられた複数の凸部に外接する最小の円の第1直径より大きい第2外径を有する第2板部と、第3面の端部と複数の凸部のうち最も外側に設けられた凸部の間の第3面に設けられた第5板部と、を有する第2電極と、を備える。ここで、第1実施形態及び第2実施形態と重複する内容の記載は省略する。
【0053】
図10は、本実施形態の半導体装置120の模式断面図である。
【0054】
第3面66の端部66bと、複数の凸部62のうち最も外側に設けられた凸部62の間の第3面66に、第5板部80が設けられている。具体的には、第5板部80としての、第5板部80a、第5板部80b、第5板部80c及び第5板部80dが設けられている。
【0055】
第5板部80により、複数の凸部62のうち最も外側に設けられた凸部62の外側の第2板部64は、下方に変形しにくくなる。そのために、半導体チップ40の圧力の抜けが抑制される。
【0056】
なお、第5板部80は、複数の凸部62のうち最も外側に設けられた凸部62の外側面(側面)62cと接していることが好ましい。第5板部80が凸部62の外側面62cと接することにより、さらに凸部62の外側の第2板部64の強度が増加し、下方に変形しにくくなるためである。
【0057】
また、第5板部80の膜厚tは、凸部62の外側の第2板部64の強度を増加させるために、凸部62の高さhの20%以上であることが好ましい。
【0058】
本実施形態の半導体装置120によっても、信頼性の高い半導体装置の提供が可能となる。
【0059】
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0060】
10 :第1電極
12 :第1板部
14 :第1面
15 :側面
16 :第2面
16a :中心
18 :第4板部
40 :半導体チップ
40a :端部
60 :第2電極
62 :凸部
62a :頂面
62b :端部
62c :側面(外側面)
64 :第2板部
66 :第3面
66a :中心
66b :端部
68 :第4面
70 :第3板部
72 :第5面
74 :第6面
75 :側面
80 :第5板部
100 :半導体装置
110 :半導体装置
120 :半導体装置
L1 :第1直径
L2 :第2直径
d1 :第1外径
d2 :第2外径
d3 :第3外径
d4 :第4外径
h :高さ
t :膜厚