特許 7395898 半導体多面付け基板用部材、半導体多面付け基板、および半導体部材

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-04

(45)【発行日】2023-12-12

(54)【発明の名称】半導体多面付け基板用部材、半導体多面付け基板、および半導体部材

(51)【国際特許分類】

   H01L 23/12 20060101AFI20231205BHJP

【ＦＩ】

H01L23/12 501P

【請求項の数】 5

(21)【出願番号】P 2019169061

(22)【出願日】2019-09-18

(65)【公開番号】P2021048215

(43)【公開日】2021-03-25

【審査請求日】2022-07-26

(73)【特許権者】

【識別番号】000002897

【氏名又は名称】大日本印刷株式会社

(74)【代理人】

【識別番号】100101203

【弁理士】

【氏名又は名称】山下 昭彦

(74)【代理人】

【識別番号】100104499

【弁理士】

【氏名又は名称】岸本 達人

(72)【発明者】

【氏名】馬渡 宏

(72)【発明者】

【氏名】笹生 恵大

(72)【発明者】

【氏名】古庄 宏樹

(72)【発明者】

【氏名】千吉良 敦子

【審査官】佐藤 靖史

(56)【参考文献】

【文献】特開２０１９－１４０１５０（ＪＰ，Ａ）

【文献】国際公開第２０１８／０４３００８（ＷＯ，Ａ１）

【文献】特開２０１８－０９８３７８（ＪＰ，Ａ）

【文献】国際公開第２０１３／１７９７６５（ＷＯ，Ａ１）

【文献】特開２０１３－０７４１８２（ＪＰ，Ａ）

【文献】特開２０１３－０７４１８４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／１２

(57)【特許請求の範囲】

【請求項1】

切断により複数の半導体部材に分割されうる半導体多面付基板を形成するための半導体多面付基板用部材であって、
ガラス基材と、前記ガラス基材の一方の主面側に配置された剥離層と、前記剥離層の前記ガラス基材とは反対側の主面に配置された配線層とを有し、
前記複数の半導体部材の個々の間には、切断が予定されている領域として、前記剥離層が配置されていない剥離層非形成領域が配置されている、半導体多面付け基板用部材。

【請求項2】

請求項１に記載の半導体多面付け基板用部材における配線層の前記剥離層とは反対側の主面に、半導体素子が配置されていることを特徴とする、半導体多面付け基板。

【請求項3】

切断により複数の半導体部材に分割され得る半導体多面付け基板であって、
ガラス基材と、前記ガラス基材の一方の主面側に配置された剥離層と、前記剥離層の前記ガラス基材と反対側の主面に配置された半導体素子と、前記半導体素子の前記剥離層とは反対側の主面に配置された配線層とを有し、
前記複数の半導体部材の個々の間には、切断が予定されている領域として、前記剥離層が配置されていない剥離層非形成領域が配置されている、半導体多面付け基板。

【請求項4】

ガラス基材と、前記ガラス基材の一方の主面側に配置された剥離層と、前記剥離層の前記ガラス基材とは反対側の主面に配置された配線層と、前記配線層の前記剥離層とは反対側の主面に配置された半導体素子とを有する半導体部材であって、
前記ガラス基材の剥離層側の主面の外周部には、前記剥離層が配置されておらず、
前記半導体部材は、切断されることなく一つの半導体部材として機能する、半導体部材。

【請求項5】

ガラス基材と、前記ガラス基材の一方の主面側に配置された剥離層と、前記剥離層の前記ガラス基材とは反対側の主面に配置された半導体素子と、前記半導体素子の前記剥離層とは反対側の主面に配置された配線層とを有する半導体部材であって、
前記ガラス基材の剥離層側の主面の外周部には、前記剥離層が配置されておらず、
前記半導体部材は、切断されることなく一つの半導体部材として機能する、半導体部材。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、切断により複数の半導体部材に分割され得る半導体多面付け基板を形成するための半導体多面付け基板用部材、半導体多面付け基板、および半導体部材に関するものである。

【背景技術】

【0002】

半導体チップなどの素子をパッケージングする技術として、ウェハレベルパッケージング（ＷＬＰ：Ｗａｆｅｒ－Ｌｅｖｅｌ－Ｐａｃｋａｇｉｎｇ）が知られている。ウェハレベルパッケージングとは、素子をパッケージングする工程をウェハの状態で実施する技術である。例えば特許文献１は、ファンアウト型ウェハレベルパッケージング（ＦＯＷＬＰ：Ｆａｎ Ｏｕｔ Ｗａｆｅｒ－Ｌｅｖｅｌ－Ｐａｃｋａｇｉｎｇ）を改善するための技術を開示している。ファンアウト型ウェハレベルパッケージングとは、ウェハの状態で素子をパッケージングする工程において、素子の領域を超える領域にわたって再配線層を形成する技術である。なお、本明細書においては、再配線層のことを単に配線層とも称する。

【0003】

従来のファンアウト型ウェハレベルパッケージングにおいては、チップファースト工法とＲＤＬ１ｓｔ工法（チップラスト工法）の製造方法がある。チップファースト型では、まず、複数の半導体チップを準備し、次に、複数の半導体チップを支持基板上に載置する。その後、支持基板上に樹脂材料を供給して、各半導体チップを樹脂で封止する。続いて、樹脂で封止された複数の半導体チップを含む樹脂封止部材を支持基板から取り外す。次に、樹脂封止部材を裏返して、樹脂封止部材の上に配線層を形成する。その後、樹脂封止部材及び配線層を、１つの半導体チップを含む区画ごとに切断して、半導体チップがパッケージングされた電子デバイスを得る。ＲＤＬ１ｓｔ工法（チップラスト工法）では、例えば、支持基板上に配線層を設置した上で、複数の半導体チップを配列し、樹脂の封止材でモールドして加工基板を形成した後に、支持基板を剥離し、半田バンプを形成する工程等を有する。

【0004】

特に、配線層を先に形成するＲＤＬ１ｓｔ工法では、配線層形成後に半導体チップ実装を行うことで良品チップのロスリスクを回避し、パネルレベルでの生産ができるため、高歩留りで、かつ低コスト化が可能となる。

【0005】

更に、最近では、パネルレベルパッケージ（ＰＬＰ）と呼ばれる半導体パッケージも検討されている。ＰＬＰでは、支持基板１枚当たりの半導体パッケージの取れ数を増加させつつ、製造コストを低下させるために、ウェハ状ではなく矩形状のガラス基材等の支持基板が使用される。

【先行技術文献】

【特許文献】

【0006】

【文献】特開２０１３－５８５２０号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

上述したＲＤＬ１ｓｔ工法では、配線層形成、チップ実装、モールド形成して半導体多面付け基板を得た後、支持基材から加工基板を分離する剥離工程を行うこととなる。しかし、ＰＬＰプロセスでは、ガラス基材のサイズが実装装置、モールド形成装置のワークサイズより大きいため、剥離工程前に、半導体多面付け基板の切断が必要となる。

【0008】

しかしながら、本発明者らは、ガラス基材切断時のダメージで、剥離層において不慮の剥離が発生してしまう問題があることを知見した。一方、支持基板としてシリコン基板を用いた場合には、切断せずに、半導体多面付け基板を他の母材等に転写することが可能なため、このような問題は発生しない。そのため、上記問題は支持基材としてガラス基材を用いる場合にのみ発生する問題であることを知見した。

【0009】

本開示は、上記問題に鑑みてなされた発明であり、切断時における剥離層での剥離を抑制することが可能な半導体多面付け基板を得ることができる半導体多面付け基板用部材を提供することを主目的とする。

【課題を解決するための手段】

【0010】

本開示は、切断により複数の半導体部材に分割されうる半導体多面付基板を形成するための半導体多面付基板用部材であって、ガラス基材と、上記ガラス基材の一方の主面側に配置された剥離層と、上記剥離層の上記ガラス基板とは反対側の主面に配置された配線層とを有し、上記半導体多面付け基板を複数の半導体部材に切断する際の切断時における上記ガラス基材の切断線上に、上記剥離層が配置されていないことを特徴とする、半導体多面付け基板用部材を提供する。

【0011】

本開示の半導体多面付け基板用部材であれば、切断時に剥離層で剥離が生じるのを防ぐことが可能な半導体多面付け基板を得ることができる。すなわち、このような剥離層を有する半導体多面付け基板用部材であれば、後工程である半導体素子実装工程とモールド工程を安定して行うことができ、かつ、モールド工程後には安定した剥離工程を行うことができる。

【0012】

また、本開示では、上述した半導体多面付け基板用部材における配線層の上記剥離層とは反対側の主面に、半導体素子が配置されていることを特徴とする、半導体多面付け基板を提供する。

【0013】

また、本開示では、切断により複数の半導体部材に分割され得る半導体多面付け基板であって、ガラス基材と、上記ガラス基材の一方の主面側に配置された剥離層と、上記剥離層の上記ガラス基板と反対側の主面に配置された半導体素子と、上記半導体素子の上記剥離層とは反対側の主面に配置された配線層とを有し、上記半導体多面付け基板を複数の半導体部材に切断する際の切断時における上記ガラス基材の切断線上に、上記剥離層が配置されていないことを特徴とする、半導体多面付け基板を提供する。

【0014】

このような本開示の半導体多面付け基板であれば、切断時に剥離層での剥離が抑制されるものとなる。そのため、モールド工程後に安定した剥離工程を行うことが可能となる。

【0015】

本開示では、ガラス基材と、上記ガラス基材の一方の主面側に配置された剥離層と、上記剥離層の上記ガラス基板とは反対側の主面に配置された配線層と、上記配線層の上記剥離層とは反対側の主面に配置された半導体素子とを有する半導体部材であって、上記ガラス基材の剥離層側の主面の外周部には、上記剥離層が配置されていないことを特徴とする、半導体部材を提供する。

【0016】

また、本開示においては、ガラス基材と、上記ガラス基材の一方の主面側に配置された剥離層と、上記剥離層の上記ガラス基板とは反対側の主面に配置された半導体素子と、上記半導体素子の上記剥離層とは反対側の主面に配置された配線層とを有する半導体部材であって、上記ガラス基材の剥離層側の主面の外周部には、上記剥離層が配置されていないことを特徴とする、半導体部材を提供する。

【0017】

このような半導体部材は、ガラス基材切断時における剥離が抑制されたものであるため、後工程である剥離工程を安定して行うことができる。

【発明の効果】

【0018】

本開示の半導体多面付け基板用部材であれば、切断時に剥離層での剥離が抑制可能な半導体多面付け基板を得ることができ、ガラス基材から半導体素子が分離するのを抑制することができる。そのため、剥離工程前の工程における不具合の発生を抑えることが可能となり、後工程を安定的に行うことが可能であるという効果を奏する。

【図面の簡単な説明】

【0019】

【図1】本開示の半導体多面付け基板用部材を例示する概略断面図である。

【図2】本開示の半導体多面付け基板の第１実施形態の一例を示す概略断面図（ａ）、及び本開示の半導体部材の一例を示す概略断面図（ｂ）である。

【図3】本開示の半導体多面付け基板の第１実施形態の別の一例を示す概略断面図である。

【図4】本開示の半導体多面付け基板の第１実施形態の別の一例を示す概略断面図である。

【図5】本開示の半導体多面付け基板の第２実施形態の一例を示す概略断面図である。

【図6】本開示の半導体多面付け基板の第２実施形態の別の一例を示す概略断面図である。

【図7】本開示の半導体部材の外周部の概略断面図である。

【図8】本開示の別の半導体部材の外周部の概略断面図である。

【図9】本開示の半導体部材の製造方法を含む工程フロー図である。

【図10】従来の半導体多面付け基板を切断した場合に発生する剥離現象を説明する図である。

【発明を実施するための形態】

【0020】

以下、本開示の実施の形態を、図面等を参照しながら説明する。但し、本開示は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実施の態様に比べ、各部の幅、厚み、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。また、説明の便宜上、上方又は下方という語句を用いて説明する場合があるが、上下方向が逆転してもよい。

【0021】

また、本明細書において、ある部材又はある領域等のある構成が、他の部材又は他の領域等の他の構成の「上に（又は下に）」あるとする場合、特段の限定がない限り、これは他の構成の直上（又は直下）にある場合のみでなく、他の構成の上方（又は下方）にある場合を含み、すなわち、他の構成の上方（又は下方）において間に別の構成要素が含まれている場合も含む。

【0022】

本発明者らは、上述した、半導体多面付け基板切断時の剥離現象について検討したところ、予め決められたガラス基材の切断線上の剥離層を除去することで、半導体多面付け基板切断時に、剥離層に生じるせん断力を抑制することができ、剥離層での剥離を抑制することができることを見出した。
以下、本開示の半導体多面付け基板用部材、半導体多面付け基板、半導体部材について詳述する。

【0023】

Ａ．半導体多面付け基板用部材
本開示の半導体多面付け基板用部材は、切断により複数の半導体部材に分割されうる半導体多面付基板を形成するための半導体多面付基板用部材であって、ガラス基材と、上記ガラス基材の一方の主面側に配置された剥離層と、上記剥離層の上記ガラス基板とは反対側の主面に配置された配線層とを有し、上記半導体多面付け基板を複数の半導体部材に切断する際の切断時における上記ガラス基材の切断線上に、上記剥離層が配置されていないことを特徴とするものである。

【0024】

本開示の半導体多面付け基板用部材について、図を用いて説明する。図１は本開示の半導体多面付け基板用部材の一例を示す概略断面図である。図１に示すように、本開示の半導体多面付け基板用部材１０は、ガラス基材１と、上記ガラス基材上に形成された剥離層２と、上記剥離層上に形成された配線層３とを有する。また、本開示の半導体多面付け基板用部材１０は、図２（ａ）（ｂ）に示すように、上記配線層３上に半導体素子４が配置され、切断により複数の半導体部材２００に分割され得る半導体多面付け基板２０を形成するための半導体多面付け基板用部材１０であるが、上記半導体多面付け基板２０を切断して複数の上記半導体部材２００に分割する時に切断されるガラス基材の切断線Ｌ上には、剥離層２が形成されていないことを特徴とする。

【0025】

図１０に示されるように、従来の半導体多面付け基板３０は、切断して複数の半導体部材３００を得る際に、剥離層３２での剥離が生じ、半導体素子３４を含む半導体装置３１０がガラス基材３１から分離してしまう問題があった。図１０中、３３は配線層、３５はモールド層である。しかしながら、本開示の半導体多面付け基板用部材であれば、分割しても剥離層での剥離が生じない半導体多面付け基板を得ることが可能となる。

【0026】

以下、本開示の半導体多面付け基板用部材について各構成ごとに説明する。

【0027】

１．ガラス基材
本開示におけるガラス基材は、ファンアウト・パネルレベルパッケージ用ガラスキャリアとして公知のものと使用することができる。ガラス基材は、表面を平滑化し易く、且つ剛性を有する。よって、支持基板（キャリア）としてガラス基材を用いると、加工基板を強固、且つ正確に支持することが可能になる。またガラス基材は、紫外光、赤外光等の光を透過し易い。よって、後述するような紫外光等を吸収する剥離層等を設けることにより、ガラス基板を容易に分離することもできる。

【0028】

ガラス基材は通常、矩形であり、具体的には、１００ｍｍ×１００ｍｍ以上の大きさであることが好ましく、特に２００ｍｍ×２００ｍｍ～１５００ｍｍ×１５００ｍｍの範囲内であることが好ましく、中でも３００ｍｍ×３００ｍｍ～９２０ｍｍ×９２０ｍｍが好ましい。

【0029】

本開示の半導体多面付け基板用部材であれば、ガラス基材がこのような大型サイズであっても、剥離層での剥離が生じることなく、切断することができる。よって、剥離工程前の半導体素子実装工程、モールド工程等の種々の工程を安定的に実施することが可能である。

【0030】

ガラス基材の厚さは特に限定されないが、具体的には、５０μｍ以上、２０００μｍ以下、好ましくは、３００μｍ以上、１８００μｍ以下、特に好ましくは、５００μｍ以上、１１００μｍ以下である。

【0031】

ガラス基材に用いられるガラスとしては、例えば、ソーダライムガラス、無アルカリガラス、石英ガラス等を挙げることができる。

【0032】

２．剥離層
本開示における剥離層は、剥離層としての機能と同時に、半導体部材を含む加工基板を一時的にガラス基材に貼り付けるための仮接着層としての機能を有する。本開示では、剥離層は、ガラス基材上に形成されているが、ガラス基材１の切断線上には形成されていないことを特徴とする。具体的には、図１のように、ガラス基材１の切断線Ｌ近傍の領域を剥離層非形成領域Ａとすることが好ましい。剥離層非形成領域Ａは切断線Ｌに沿った線状領域であり、その線幅はガラス基材を切断するツールによって適宜変更することができるが、例えば、線幅０．０５ｍｍ～２ｍｍ、好ましくは、線幅０．１ｍｍ～１ｍｍである。

【0033】

図１においては、本開示の半導体多面付け基板用部材１０は、剥離層非形成領域Ａにおいてガラス基材表面が露出しているが、剥離層非形成領域Ａに配線層が形成されていてもよい。
この剥離層は、モールド等の工程の後に、ガラス基材から半導体装置を分離するために剥離されるものであるため、剥離層としては、レーザー照射による剥離が可能な層、又は機械剥離が可能な層が挙げられる。

【0034】

前者としては、仮接着層としての機能を有し、かつ、レーザー光のエネルギーを吸収することによって、分解し剥離機能を発揮することが可能な材料であり、例えば、紫外光を含むレーザー光、より具体的には、３０８ｎｍ又は３５５ｎｍを含む波長帯域にエネルギーを有するレーザー光を吸収するような特性を有する、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ポリエチレンテレフタレート樹脂、またはその他の樹脂材料等が挙げられる。
また、このような剥離層は、３０８ｎｍ又は３５５ｎｍの波長の紫外光に対する吸収率が、７０％以上であることが好ましい。

【0035】

後者の場合、仮接着層としての機能を有し、通常の大気条件下で機械的に分離することができる層であることが好ましい。具体的には、銅酸化物、モリブデン（Ｍｏ）酸化物等の無機材料やポリイミド樹脂等の有機材料が挙げられる。
このような剥離層は、ガラス基材上に剥離層が形成され、剥離層上に配線層が形成された状態で、ガラス基材を剥離するのに必要なピール剥離力が、常温で０．１ｇｆ／ｃｍ～１ｇｆ／ｃｍの範囲内であることが好ましい。

【0036】

なお、上記ピール剥離力は、９０度ピール強度試験（ＪＩＳＺ０２３７）により測定された値を用いることができる。具体的には、該当剥離強度より大きい粘着力を持ったテープにより試料を固定し、９０度方向に引っ張ることで剥離力を測定する。剥離力測定は、テンシロン万能材料試験機など引っ張り力を測定可能な測定器を用いることができる。

【0037】

レーザー照射による剥離が可能な剥離層の膜厚は特に限定されていが、具体的には、１０ｎｍ～１０００ｎｍの範囲内、好ましくは１０ｎｍ～５００ｎｍの範囲内、特に好ましくは、３０ｎｍ～１５０ｎｍの範囲内である。

【0038】

機械剥離が可能な剥離層の膜厚は特に限定されるものではないが、具体的には５ｎｍ～１０００ｎｍの範囲内、好ましくは５ｎｍ～４００ｎｍの範囲内、特に好ましくは２０ｎｍ～１００ｎｍの範囲内である。

【0039】

３．配線層
本開示において配線層は、剥離層上に形成される。図１に示すように配線層３は切断線Ｌ上には形成されていなくてもよいし、形成されていてもよい。ただし、配線層は切断線上には形成されていないことが好ましい。これは、配線層が切断線上に形成されないことで、ガラス基材切断時に剥離層にかかる剪断力を更に低下させることができるためである。

【0040】

本開示における配線層としては、絶縁部と、絶縁部を貫通する、半導体素子に電気的に接続される導電部を含む層であれば特に限定されない。配線層は単層構造であってもよいし、多層構造を有していてもよい。例えば、配線層は、第１配線層と、第１配線層上に積層された第２配線層と、第２配線層上に積層された第３配線層と、を含むものであってもよい。これらの配線層はいずれも、絶縁部及び導電部を含む。

【0041】

導電部を構成する導電性材料としては、例えば、導電性を有するものであれば特に限定されるものではなく、金属の単体や合金、金属化合物などを用いることができる。例えは、クロム、マンガン、鉄、コバルト、ニッケル、銅、亜鉛、ガリウム、ゲルマニウム、ヒ素、ルテニウム、ロジウム、パラジウム、銀、カドミウム、インジウム、スズ、アンチモン、オスミウム、イリジウム、白金、金、水銀、タリウム、鉛、ビスマス、モリブデン、チタン、タングステン、タンタル、アルミニウム、等の金属、またはこれらの金属を含む合金や、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの金属酸化物などを含む金属化合物等を用いることができる。上記の中でも、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロム等の金属、またはこれらの金属を含む合金等が好適に用いられ、特には、銅が好適に用いられる。

【0042】

絶縁部を構成する材料としては、絶縁性を有していれば特に限定されず、有機材料であってもよく、無機材料であってもよく、例えば、エポキシ系樹脂、ポリイミド系樹脂、ポリベンゾオキサゾール系樹脂、フェノール系樹脂、アクリル系樹脂等が挙げられる。

【0043】

配線層は、後述するように、剥離層上に絶縁膜を形成し、フォトリソグラフィー法等により開口部を形成し、金属配線パターンを描くことによって形成することができる。さらに、このような層を積層することにより多層構造とすることができる。また、予め配線パターンが描かれているフィルム（ポリイミド等）、基板（ガラス等）を用い、剥離層に上記フィルム又は上記基板を貼り付けることによって形成することもできる。また、配線層は、他の素子と電気的に接続する配線（導電部）を有していてもよい。

【0044】

Ｂ．半導体多面付け基板
本開示の半導体多面付け基板は、２つの実施形態を有する。以下、それぞれについて説明する。

【0045】

１．第１実施形態
図２（ａ）に例示されるように、本開示の半導体多面付け基板２０の第１実施形態は、上述した多面付基板用部材１０における配線層３上に、半導体素子４が実装されている形態である。

【0046】

（１）半導体多面付け基板用部材
本実施形態における半導体多面付け基板用部材は、「Ａ．半導体多面付け基板用部材」の項で説明した内容と同様とすることができるため、ここでの説明は省略する。

【0047】

（２）半導体素子
半導体素子の種類は特に限定されるものではなく、能動素子であってもよく、受動素子であってもよく、複数種類の素子が実装されてもよい。能動素子としては、例えば、トランジスタ、ＩＣ、ＬＳＩ（Ｌａｒｇｅ－Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）、リレー、ＬＥＤ表示装置、ＬＥＤ照明、ＯＬＥＤ等の発光素子、センサ等を挙げることができる。受動素子としては、例えば、抵抗器、キャパシタ、インダクタ、圧電素子、バッテリー等を挙げることができる。

【0048】

（３）モールド層
図３および図４に示すように、本開示の半導体多面付け基板２０は、半導体素子を封止するためのモールド層５を有していてもよい。
本開示におけるモールド層は、公知の半導体素子の封止材を用いることができ、例えば、フィラーを含むエポキシ樹脂やアクリル等の樹脂層等が挙げられる。なお、透明性が求められる場合は、アクリル樹脂が好適に用いられる。
また、モールド層に用いられるフィラーとしては、シリカ、アルミナ、黒鉛等が挙げられる。

【0049】

モールド層の厚みとしては、特に限定されないが、具体的には、１００μｍ以上３０００μｍ以下、好ましくは、２００μｍ以上２０００μｍ以下、特に好ましくは、２００μｍ以上１０００μｍ以下である。
上述した範囲内の値であれば、十分な半導体素子封止効果を得ることができ、また、モールドによる応力が緩和され、より確実に、切断時にガラス基材から半導体装置が分離するのを抑制することができる。

【0050】

また、図３および図４のように、モールド材は切断線上に形成されていなくてもよいし、形成されていても良い。モールド材が切断線上に形成されない場合には、ガラス基材切断時に剥離層にかかる剪断力を更に低下させることができる。また、切断線上にモールド材が形成されているものであれば、その製造が容易となる。

【0051】

２．第２実施形態
本開示の半導体多面付け基板の第２実施形態について図５を用いて説明する。
図５に示されるように、本開示の半導体多面付け基板２０の第２実施形態は、切断により複数の半導体部材に分割され得る半導体多面付け基板であって、ガラス基材１と、上記ガラス基材上に形成された剥離層２と、上記剥離層上に配置された半導体素子４と、上記半導体素子上に形成された配線層３とを有し、上記半導体多面付け基板の切断時における上記ガラス基材１の切断線Ｌ上に、剥離層２が形成されないことを特徴とする。

【0052】

具体的には、図５のように、ガラス基材の切断線Ｌ近傍の領域を剥離層非形成領域Ｂとすることが好ましい。剥離層非形成領域Ｂは切断線Ｌに沿った線状領域であり、その線幅はガラス基材を切断するツールによって適宜変更することができるが、例えば、線幅０．１ｍｍ以上２ｍｍ以下、好ましくは線幅０．２ｍｍ以上１ｍｍ以下である。

【0053】

また、図６に示すように、半導体素子４を封止するためのモールド層５が配置されたものであってもよい。また、切断線Ｌ上にモールド層５は形成されていてもよいし、形成されていなくても良い。

【0054】

ガラス基材、剥離層、配線層、半導体素子、モールド層については、「Ｂ．半導体多面付け基板 １．第１実施形態」の項で説明した内容と同様とすることができるため、ここでの説明は省略する。

【0055】

３．製造方法
本開示の半導体多面付け基板は、例えば、以下のような製造工程により製造することができる。以下に、第１実施形態の半導体多面付け基板の製造方法について説明する。

【0056】

（１）ガラス基材準備工程
ガラス基材は、複数の半導体装置形成領域と、それらの間に設けられる剥離層非形成領域Ａとに相当する部分を有する。

【0057】

（２）剥離層形成工程
剥離層の形成方法は、材料によっても異なるが、例えば、上述した樹脂組成物をガラス基材に塗布し、乾燥させて硬化させることによって形成することができる。または上述したフィルム状又は基板状の剥離層を貼り付けることによっても形成することができる。

【0058】

（３）配線層形成工程
本開示における配線層形成工程は、特に限定されないが、以下のような方法を例示することができる。
まず、剥離層上に配線層を構成する絶縁膜を形成する。次いで、絶縁膜に露光現像処理を施して、開口部を形成する。開口部は配線層の第１の面（ガラス基材からの剥離面）に配置される接続パッドと対応するように形成される。さらに、開口部の形状は第１の面とは反対側の第２の面から第１の面に向けて外形が小さくなるような形状とされていることが好ましく、例えば第１の面の開口径が第２の面の開口径より１０～５０％程度小さい形状であることが好ましい。これにより、後工程での配線層３の剥離やダメージを抑制することができる。

【0059】

次いで、配線層を構成する金属配線を形成する。上記配線層の形成方法は、所望の配線層パターンを得ることができるものであれば特に限定されるものではなく、めっき法、ＰＶＤ法やＣＶＤ法などの蒸着法、スパッタリング法等、一般的な配線の形成方法を用いることができ、中でもめっき法、特に電解めっき法が好適に用いられる。例えば、基材上の全面に金属膜をスパッタ法などにより形成し、上記金属膜上にレジスト膜を形成した後にフォトリソグラフィー法などによりパターニングし、めっき液に浸漬し、得られたレジストパターンから露出した領域に電解めっき法でめっきを成長させることにより、配線を形成することができる。

【0060】

また、配線層が予め描かれているフィルム等を用いる場合は、剥離層上に貼り付けることにより、配線層を形成することができる。

【0061】

（４）切断線上の剥離層除去工程
配線層形成後、ガラス基材の切断線上の剥離層を、ウェットエッチング又は酸素プラズマより除去し、切断線に沿った所定の線幅を有する剥離層非形成領域を設ける。ウェットエッチングにより除去する場合には、配線層上にパターン状のマスクを形成し、マスクに覆われていない部分の剥離層を薬液によりエッチングすることで除去する。この場合、ガラス基材の切断線上の配線層も剥離層とともに除去されるため、ガラス基材の切断線上には、剥離層及び配線層のいずれも形成されていないことが通常である。
また、この切断線上の剥離層除去工程は、前述した（２）剥離層形成工程の後に行ってもよいし、後述する（５）半導体素子搭載工程後、または、（６）モールド工程後に行うこともできる。

【0062】

（５）半導体素子搭載工程
半導体素子を配線層上に搭載し、半導体素子のバンプを、配線層における導電部と電気的に接続する。
（６）モールド層形成工程
モールド層は、上記樹脂組成物を塗布、硬化させることにより形成することができる。

【0063】

（７）その他
第２実施形態の半導体多面付け基板の製造方法については、上述の（２）剥離層形成工程の後、（５）半導体素子搭載工程、（６）モールド層形成工程、（３）配線層形成工程を順に行い、その後、（４）剥離層の切断領域除去工程を行ってもよいし、（２）剥離層形成工程の後、（４）剥離層の切断領域除去工程を行い、その後（５）半導体素子搭載工程、（６）モールド層形成工程、（３）配線層形成工程を順に行ってもよい。

【0064】

Ｃ．半導体部材
本開示における半導体部材は、二つの実施形態に分けることができる。
第1の実施形態としては、ガラス基材と、上記ガラス基材の一方の主面側に配置された剥離層と、上記剥離層の上記ガラス基板とは反対側の主面に配置された配線層と、上記配線層の上記剥離層とは反対側の主面に配置された半導体素子とを有する半導体部材であって、上記ガラス基材の剥離層側の主面の外周部には、上記剥離層が配置されていないことを特徴とする半導体部材を挙げることができる。

【0065】

また、第２の実施形態としては、ガラス基材と、上記ガラス基材の一方の主面側に配置された剥離層と、上記剥離層の上記ガラス基板とは反対側の主面に配置された半導体素子と、上記半導体素子の上記剥離層とは反対側の主面に配置された配線層とを有する半導体部材であって、上記ガラス基材の剥離層側の主面の外周部には、上記剥離層が配置されていないことを特徴とする半導体部材を挙げることができる。

【0066】

上記第1の実施形態の半導体部材は、上記第1実施形態の半導体多面付け基板を切断し、分割することにより得ることが可能であり、上記第２の実施形態の半導体部材は、上記第２実施形態の半導体多面付け基板を切断し、分割することにより得ることが可能である。

【0067】

本開示の半導体部材は、このように、上述した半導体多面付け基板が切断線に沿って複数個に分割されたものであってもよく、この場合、１つの半導体多面付け基板から、通常、４個以上１００００個以下、好ましくは１６個以上５０００個以下の半導体部材が得られる。

【0068】

半導体部材は、分割されたガラス基材と、上述した剥離層、配線層、半導体素子を少なくとも有するが、各半導体部材には、１個以上、好ましくは４個以上１０００個以下の半導体素子が搭載されている。

【0069】

また、図７に示すように、本開示の半導体部材２００は、ガラス基材１の剥離層２側の表面１ａが、外周部に剥離層２が配置されていないことを特徴とする。
特に、ガラス基材の端面から剥離層端面までの距離（図７中ａ）が、０．１ｍｍ～５ｍｍであることが好ましく、中でも、０．２ｍｍ～２ｍｍであることが好ましい。

【0070】

さらに、配線層端面に最も近い導電部の端面から、配線層端面までの距離（図７中ｂ）が、０．０５ｍｍ～２ｍｍであることが好ましく、中でも０．１ｍｍ～１ｍｍであることが好ましい。

【0071】

また、図７に示す半導体部材では、剥離層端面と、配線層端面と、モールド端面とが平面視上において重なる位置となるが、図８に示されるように、剥離層端面が、モールド端面よりもガラス基材端面に近く、また、モールド層端面が配線層端面よりもガラス基材端面に近いことが好ましい。

【0072】

この場合、特にガラス端面から剥離層端面までの距離（図８中ｃ）が、０．１ｍｍ～１ｍｍであることが好ましく、中でも、０．２ｍｍ～０．５ｍｍであることが好ましい。
また、剥離層端面からモールド端面までの距離（図８中ｄ）が、０．１ｍｍ～１ｍｍであることが好ましく、中でも０．１ｍｍ～０．５ｍｍであることが好ましい。

【0073】

また、モールド端面から配線層端面までの距離（図８中ｅ）が、０ｍｍ～１ｍｍであることが好ましく、中でも０．０５ｍｍ～０．５ｍｍであることが好ましい。
また、配線層端面から導電部端面までの距離（図８中ｆ）が、０．０５ｍｍ～１ｍｍであることが好ましく、中でも０．１ｍｍ～０．３ｍｍであることが好ましい。
なお、上記図7および図８の説明は、上記第１の実施形態の半導体部材を例示して説明したが、上記数値範囲は、上記第２の実施形態の半導体部材にも同様に適用されるものである。

【0074】

本開示の半導体部材は、上述の半導体多面付け基板を切断して得ることが可能である。すなわち、図９（Ａ）、（Ｂ）に示すように、上述の半導体多面付け基板２０における剥離層非形成領域に含まれる切断線で切断することにより、複数の半導体部材２００を得ることができる。切断方法としては、切り欠いた後に機械的に割る方法、レーザー等で切断する方法、化学的にガラスを溶かすことで切断する方法等を挙げることができる。

【0075】

得られた本開示の半導体部材２００はガラス基材１を有しているが、ガラス基材１を剥離することで、半導体装置２０１を得ることができる（図９（Ｃ））。ガラス基材の剥離は、半導体部材２００に対してレーザー照射や機械的剥離等を施すことにより行うことができる。

【0076】

また、ガラス基材を剥離した後、配線層や半導体素子側に、剥離層の残渣がある場合がある。このような剥離層の残渣を除去するためには、洗浄を行うことが好ましい。洗浄方法としては、酸素プラズマ処理により残渣を昇華させて除去する方法が挙げられる。

【0077】

得られた半導体装置は、配線層上にアンダーバンプメタル（ＵＢＭ）を形成し、２次ボールを搭載し（図９（Ｄ））、その後、別のシリコン基板等の基板上における工程に回すことができる。

【0078】

なお、本開示は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本開示の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本開示の技術的範囲に包含される。

【符号の説明】

【0079】

１ … ガラス基材
２ … 剥離層
３ … 配線層
４ … 半導体素子
５ … モールド層
１０ … 半導体多面付け基板用部材
２０ … 半導体多面付け基板
２００ … 半導体部材
２０１ … 半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】