特許 7395983 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-04

(45)【発行日】2023-12-12

(54)【発明の名称】発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置

(51)【国際特許分類】

   H01L 33/14 20100101AFI20231205BHJP

   B41J 2/447 20060101ALI20231205BHJP

   B41J 2/45 20060101ALI20231205BHJP

   H01L 29/74 20060101ALI20231205BHJP

【ＦＩ】

H01L33/14

B41J2/447 101A

B41J2/45

H01L29/74 E

【請求項の数】 8

(21)【出願番号】P 2019210078

(22)【出願日】2019-11-21

(65)【公開番号】P2021082745

(43)【公開日】2021-05-27

【審査請求日】2022-08-09

(73)【特許権者】

【識別番号】000000295

【氏名又は名称】沖電気工業株式会社

(74)【代理人】

【識別番号】100116964

【弁理士】

【氏名又は名称】山形 洋一

(74)【代理人】

【識別番号】100120477

【弁理士】

【氏名又は名称】佐藤 賢改

(74)【代理人】

【識別番号】100135921

【弁理士】

【氏名又は名称】篠原 昌彦

(74)【代理人】

【識別番号】100083840

【弁理士】

【氏名又は名称】前田 実

(72)【発明者】

【氏名】川田 寛人

(72)【発明者】

【氏名】十文字 伸哉

(72)【発明者】

【氏名】谷川 兼一

(72)【発明者】

【氏名】松尾 元一郎

(72)【発明者】

【氏名】古田 裕典

【審査官】大和田 有軌

(56)【参考文献】

【文献】特開２０１９－１１０２３０（ＪＰ，Ａ）

【文献】特開２０１６－０３９３３８（ＪＰ，Ａ）

【文献】国際公開第２０１９／１７６４９８（ＷＯ，Ａ１）

【文献】特開２０１６－１５２２４４（ＪＰ，Ａ）

【文献】特開２０１６－０３９３１７（ＪＰ，Ａ）

【文献】特開２０１５－０１８９８５（ＪＰ，Ａ）

【文献】特開２０１２－１２９３８８（ＪＰ，Ａ）

【文献】特開２００９－２６０２４６（ＪＰ，Ａ）

【文献】特開２００７－０９６１６０（ＪＰ，Ａ）

【文献】特開２００６－２５３２２０（ＪＰ，Ａ）

【文献】特開２００４－１７９３６８（ＪＰ，Ａ）

【文献】米国特許第０５１１６４５５（ＵＳ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３３／００ － ３３／６４

Ｈ０１Ｓ ５／００ － ５／５０

Ｈ０１Ｌ ２１／２０５

Ｈ０１Ｌ ２１／３３２

Ｈ０１Ｌ ２９／７４ － ２９／７４９

Ｂ４１Ｊ ２／４３５－ ２／４６５

Ｇ０３Ｇ １５／０４ － １５／０４７

Ｈ０４Ｎ １／０２４－ １／０３６

(57)【特許請求の範囲】

【請求項1】

活性層を含むＰ型の第１半導体層と、
前記第１半導体層と隣接して形成されたＮ型の第２半導体層と、
前記第２半導体層と隣接して形成されたＰ型の第３半導体層と、
前記第３半導体層と隣接して形成されたＮ型の第４半導体層と、
前記第１半導体層と電気的に接続された第１の電極と、
前記第２半導体層又は前記第３半導体層と電気的に接続された第２の電極と、
前記第４半導体層と電気的に接続された第３の電極と、
を有し、
前記第１半導体層は、不純物としてＣが添加されている１つ以上のＣ含有層として、第１のＣ含有層を含み、
前記第１半導体層および前記第３半導体層は、不純物としてＺｎが添加されている１つ以上のＺｎ含有層を含み、
前記第１半導体層は、前記Ｚｎ含有層として、第１のＺｎ含有層と、前記第１のＺｎ含有層とＺｎ不純物濃度が異なる第２のＺｎ含有層とを含み、
前記第３半導体層は、前記Ｚｎ含有層として、第３のＺｎ含有層を含み、
前記１つ以上のＺｎ含有層の各々の厚さ［μｍ］と前記Ｚｎ含有層のＺｎ濃度［Ｅ＋１８ｃｍ^－３］との積として得られた１つ以上の値の合計値である第１の値は、０．１５［Ｅ＋１８μｍ・ｃｍ^－３］以上９．２１［Ｅ＋１８μｍ・ｃｍ^－３］以下である
ことを特徴とする発光サイリスタ。

【請求項2】

前記１つ以上のＣ含有層の各々の厚さ［μｍ］とＣ濃度［Ｅ＋１８ｃｍ^－３］との積として得られた１つ以上の値の合計値である第２の値は、１７．５［Ｅ＋１８μｍ・ｃｍ^－３］以上２６．５［Ｅ＋１８μｍ・ｃｍ^－３］以下である
ことを特徴とする請求項１に記載の発光サイリスタ。

【請求項3】

前記第１のＣ含有層は、前記第１の電極に接続されたアノード層であり、
前記第１のＺｎ含有層は、前記アノード層に隣接して形成され、前記アノード層のバンドギャップよりも高いバンドギャップを有する電子バリア層であり、
前記第２のＺｎ含有層は、前記電子バリア層に隣接して形成され、前記第２半導体層に隣接する前記活性層である
ことを特徴とする請求項１又は２に記載の発光サイリスタ。

【請求項4】

前記第１半導体層に含まれる前記１つ以上のＺｎ含有層は、
前記第１のＣ含有層に隣接して形成された前記第１のＺｎ含有層と、
前記第１のＺｎ含有層に隣接して形成された前記第２のＺｎ含有層と、
前記第２のＺｎ含有層に隣接して形成され、不純物としてＺｎが添加されている第４のＺｎ含有層と、
前記第４のＺｎ含有層に隣接して形成され、不純物としてＺｎが添加されており、前記第２半導体層に隣接する第５のＺｎ含有層と、
を有する
ことを特徴とする請求項１又は２に記載の発光サイリスタ。

【請求項5】

前記第１のＣ含有層は、アノード導通層であり、
前記第１のＺｎ含有層は、前記アノード導通層に隣接して形成され、前記第１の電極に接続されたアノードコンタクト層であり、
前記第２のＺｎ含有層は、前記アノードコンタクト層に隣接して形成されたエッチングストップ層であり、
前記第４のＺｎ含有層は、前記エッチングストップ層に隣接して形成され、前記アノード導通層のバンドギャップよりも高いバンドギャップを有する電子バリア層であり、
前記第５のＺｎ含有層は、前記電子バリア層に隣接して形成され、前記第２半導体層に隣接する前記活性層である
ことを特徴とする請求項４に記載の発光サイリスタ。

【請求項6】

基材と、
前記基材上に配置された請求項１から５のいずれか１項に記載の発光サイリスタと、
を有することを特徴とする発光素子チップ。

【請求項7】

請求項６に記載の発光素子チップを有することを特徴とする光プリントヘッド。

【請求項8】

請求項７に記載の光プリントヘッドを有することを特徴とする画像形成装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置に関するものである。

【背景技術】

【0002】

特許文献１は、３端子発光素子である発光サイリスタの発光量を増加させるために、１×１０^１９ｃｍ^－３以上の高濃度の不純物（ドーパント）を含有する活性層をＰ型エミッタ内に設ける構造を提案している。Ｐ型不純物としては、例えば、Ｚｎ（亜鉛）が使用される。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１９－１１０２３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、高濃度の不純物を含有するＰ型半導体層を有する発光サイリスタには、信頼性が低下するという課題がある。この課題は、Ｐ型半導体層を成長させるプロセスにおいて成長炉内に残留するＺｎ原料が、Ｎ型半導体層を成長させるプロセスにおいてＮ型半導体層に取り込まれてしまうことで生じると考えられる。

【0005】

本発明は、上記課題を解決するためになされたものであり、発光サイリスタの信頼性を向上させることを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様に係る発光サイリスタは、活性層を含むＰ型の第１半導体層と、前記第１半導体層と隣接して形成されたＮ型の第２半導体層と、前記第２半導体層と隣接して形成されたＰ型の第３半導体層と、前記第３半導体層と隣接して形成されたＮ型の第４半導体層と、前記第１半導体層と電気的に接続された第１の電極と、前記第２半導体層又は前記第３半導体層と電気的に接続された第２の電極と、前記第４半導体層と電気的に接続された第３の電極と、を有し、前記第１半導体層は、不純物としてＣが添加されている１つ以上のＣ含有層として、第１のＣ含有層を含み、前記第１半導体層および前記第３半導体層は、不純物としてＺｎが添加されている１つ以上のＺｎ含有層を含み、前記第１半導体層は、前記Ｚｎ含有層として、第１のＺｎ含有層と、前記第１のＺｎ含有層とＺｎ不純物濃度が異なる第２のＺｎ含有層とを含み、前記第３半導体層は、前記Ｚｎ含有層として、第３のＺｎ含有層を含み、前記１つ以上のＺｎ含有層の各々の厚さ［μｍ］と前記Ｚｎ含有層のＺｎ濃度［Ｅ＋１８ｃｍ^－３］との積として得られた１つ以上の値の合計値である第１の値は、０．１５［Ｅ＋１８μｍ・ｃｍ^－３］以上９．２１［Ｅ＋１８μｍ・ｃｍ^－３］以下であることを特徴とする。

【発明の効果】

【0007】

本発明によれば、発光サイリスタの信頼性を向上させることができる。

【図面の簡単な説明】

【0008】

【図1】本発明の第１の実施形態に係る発光素子チップの構造を概略的に示す平面図である。

【図2】第１の実施形態に係る発光素子チップの構造を概略的に示す断面図である。

【図3】図２に示されるＰ型の第１及び第３半導体層の構成例を表１として示す図である。

【図4】成長基材上に半導体薄膜を成長させる工程を示す断面図である。

【図5】成長基材から成長した半導体薄膜を剥がす工程を示す断面図である。

【図6】基材上に発光サイリスタの構成材料である半導体薄膜を接合した状態を示す断面図である。

【図7】比較例の発光素子チップの構造を概略的に示す断面図である。

【図8】図７に示されるＰ型の第１及び第３半導体層の構成例を表２として示す図である。

【図9】本発明の第２の実施形態に係る発光素子チップの構造を概略的に示す断面図である。

【図10】図９に示されるＰ型の第１及び第３半導体層の構成例を表３として示す図である。

【図11】本発明の第３の実施形態に係る発光素子チップの構造を概略的に示す平面図である。

【図12】第３の実施形態に係る発光素子チップの構造を概略的に示す断面図である。

【図13】図１２に示されるＰ型の第１及び第３半導体層の構成例を表４として示す図である。

【図14】本発明の第４の実施形態に係る発光素子チップの構造を概略的に示す斜視図である。

【図15】図１４に示される発光素子チップを有する光プリントヘッドの構造を概略的に示す断面図である。

【図16】本発明の第５の実施形態に係る画像形成装置の構造を概略的に示す断面図である。

【発明を実施するための形態】

【0009】

以下に、本発明の実施の形態に係る発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置を、図面を参照しながら説明する。以下の実施の形態は、例にすぎず、本発明の範囲内で種々の変更が可能である。

【0010】

《１》第１の実施形態
《１－１》第１の実施形態の構成
図１は、本発明の第１の実施形態に係る発光素子チップ１０の構造を概略的に示す平面図である。図２は、発光素子チップ１０の構造を概略的に示す断面図である。図２は、図１に示される発光素子チップ１０をＡ１－Ａ２－Ａ３線で切る断面を示している。図１及び図２に示されるように、第１の実施形態に係る発光素子チップ１０は、発光サイリスタの主要部である半導体薄膜１００を有している。半導体薄膜１００は、Ｐ型の第１半導体層１００１と、第１半導体層１００１と隣接して形成されたＮ型の第２半導体層１００２と、第２半導体層１００２と隣接して形成されたＰ型の第３半導体層１００３と、第３半導体層１００３と隣接して形成されたＮ型の第４半導体層１００４とを有している。

【0011】

Ｐ型の第１半導体層１００１は、不純物としてＣ（炭素）が添加されている複数のＣ含有層として、アノード層１０１、電子バリア層１０３、及び活性層１０４を含む。Ｎ型の第２半導体層１００２は、正孔バリア層１０５及びＮ型ゲート層１０６を含む。Ｐ型の第３半導体層１００３は、不純物としてＺｎ（亜鉛）が添加されている１つ以上のＺｎ含有層としてＰ型ゲート層１０７を含む。Ｎ型の第４半導体層１００４は、カソード層１０８を含む。図２には、不純物としてＣが添加されている３つのＣ含有層、すなわち、アノード層１０１、電子バリア層１０３、及び活性層１０４が示されているが、Ｃ含有層の数は、１以上であれば特に限定されない。

【0012】

アノード層１０１上には、アノード電極１１０が形成され、アノード電極１１０は、アノード配線１１３に接続されている。Ｐ型ゲート層１０７上には、ゲート電極１１１が形成されている。カソード層１０８上には、カソード電極１１２が形成され、カソード電極１１２上はカソード配線１１４に接続されている。なお、図１において、絶縁層１３５は図示されていない。なお、図１において、アノード接続パッド１３１、ゲート接続パッド１３２、カソード接続パッド１３３、外部接続パッド１６３は、発光サイリスタを駆動するための駆動回路を含む駆動ＩＣ部１６１上に形成されている。

【0013】

半導体薄膜１００を構成する半導体材料は、例えば、ＩｎＰ（インジウム・リン）系半導体材料、ＡｌＧａＡｓ（アルミニウム・ガリウム・ヒ素）系半導体材料、及びＡｌＩｎＧａＰ（アルミニウム・インジウム・ガリウム・ヒ素）系半導体材料などのいずれかである。

【0014】

半導体薄膜１００として、ＡｌＧａＡｓ系半導体材料を用いる場合の各半導体層の例を以下に示す。この場合、アノード層１０１は、Ｐ型Ａｌ_０．２５Ｇａ_０．７５Ａｓ層であり、電子バリア層１０３は、Ｐ型Ａｌ_０．４Ｇａ_０．６Ａｓ層であり、活性層１０４は、Ｐ型Ａｌ_０．１５Ｇａ_０．８５Ａｓ層である。正孔バリア層１０５は、Ｎ型Ａｌ_０．４Ｇａ_０．６Ａｓ層であり、Ｎ型ゲート層１０６は、Ｎ型Ａｌ_０．１５Ｇａ_０．８５Ａｓ層である。Ｐ型ゲート層１０７は、Ｐ型Ａｌ_０．１５Ｇａ_０．８５Ａｓ層である。カソード層１０８は、Ｎ型Ａｌ_０．２５Ｇａ_０．７５Ａｓ層である。また、アノード電極１１０、ゲート電極１１１、及びカソード電極１１２は、ＡｌＧａＡｓとオーミックコンタクトを形成することができるＴｉ（チタン）、Ｐｔ（白金）、Ａｕ（金）、Ｇｅ（ゲルマニウム）、Ｎｉ（ニッケル）、Ｚｎ等の金属、又はそれらの合金、又はそれら金属若しくは合金の積層構造、などである。絶縁層１３５は、ＳｉＮ（窒化シリコン）膜若しくはＳｉＯ_２（酸化シリコン）膜などの無機絶縁膜、又はポリイミドなどの有機絶縁膜である。なお、半導体薄膜１００の構造及び組成は、上記例のものに限定されない。

【0015】

電子バリア層１０３及び正孔バリア層１０５は、アノード層１０１及びカソード層１０８よりもＡｌ組成比が大きく、バンドギャップが高い層である。

【0016】

Ｐ型の活性層１０４とアノード層１０１との間にＡｌ組成比が高く、バンドギャップが高い電子バリア層１０３を設ける理由は、電子バリア層１０３のバンドギャップが、Ｐ型の活性層１０４において電子バリア層１０３に向かって進む電子の障壁層として働き、活性層１０４における電子の閉じ込め効果を向上させることができ、活性層１０４内での再結合を増加させることができるからである。

【0017】

Ｐ型の活性層１０４とＮ型ゲート層１０６との間にＡｌ組成比が高く、バンドギャップが高い正孔バリア層１０５を設ける理由は、正孔バリア層１０５のバンドギャップが、カソード層１０８のバンドギャップよりも大きい場合には、活性層１０４内においてカソード層１０８に向かって移動する正孔に対してエネルギー障壁が生じるからである。つまり、バンドギャップが高い正孔バリア層１０５は、正孔の通過を制限する障壁層としての機能を持つので、正孔が活性層１０４から抜け出てしまうことを抑制することができる。このため、活性層１０４における正孔の量の減少は抑制され、活性層１０４における正孔と電子の再結合の発生確率が高くなる。

【0018】

図３は、図２に示されるＰ型の半導体層である第１半導体層１００１及び第３半導体層１００３の構成例を表１として示す図である。図３に示されるように、アノード層１０１は、その厚さＴ_１０１が０．９μｍ、Ｚｎ不純物濃度ＤＺ_１０１が０、Ｃ不純物濃度ＤＣ_１０１が２５［Ｅ＋１８ｃｍ^－３］、Ｚｎ換算流量ＦＺ_１０１（＝Ｔ_１０１×ＤＺ_１０１）が０、Ｃ換算流量ＦＣ_１０１（＝Ｔ_１０１×ＤＣ_１０１）が２２．５［Ｅ＋１８μｍ・ｃｍ^－３］である。ここで、Ｅ＋１８は、１０^１８を意味する。

【0019】

電子バリア層１０３は、その厚さＴ_１０３が０．１μｍ、Ｚｎ不純物濃度ＤＺ_１０３が０、Ｃ不純物濃度ＤＣ_１０３が１０［Ｅ＋１８ｃｍ^－３］、Ｚｎ換算流量ＦＺ_１０３（＝Ｔ_１０３×ＤＺ_１０３）が０、Ｃ換算流量ＦＣ_１０３（＝Ｔ_１０３×ＤＣ_１０３）が１０［Ｅ＋１８μｍ・ｃｍ^－３］である。

【0020】

活性層１０４は、その厚さＴ_１０４が０．３μｍ、Ｚｎ不純物濃度ＤＺ_１０４が０、Ｃ不純物濃度ＤＣ_１０４が１０［Ｅ＋１８ｃｍ^－３］、Ｚｎ換算流量ＦＺ_１０４（＝Ｔ_１０４×ＤＺ_１０４）が０、Ｃ換算流量ＦＣ_１０４（＝Ｔ_１０４×ＤＣ_１０４）が１０［Ｅ＋１８μｍ・ｃｍ^－３］である。

【0021】

Ｐ型ゲート層１０７は、その厚さＴ_１０７が０．１５μｍ、Ｚｎ不純物濃度ＤＺ_１０７が１［Ｅ＋１８ｃｍ^－３］、Ｃ不純物濃度ＤＣ_１０７が０、Ｚｎ換算流量ＦＺ_１０７（＝Ｔ_１０７×ＤＺ_１０７）が０．１５［Ｅ＋１８μｍ・ｃｍ^－３］、Ｃ換算流量（＝Ｔ_１０７×ＤＣ_１０７）が０である。

【0022】

図３に示されるように、第１の実施形態に係る発光サイリスタでは、アノード層１０１、電子バリア層１０３、及び活性層１０４をＣドープされた半導体層としている。

【0023】

また、第１の実施形態に係る発光サイリスタでは、Ｐ型ゲート層１０７の厚さＴ_１０７［μｍ］とＺｎ不純物濃度ＤＺ_１０７［Ｅ＋１８ｃｍ^－３］との積である第１の値としてのＺｎ換算流量ＦＺ_１０７は、０．１５［Ｅ＋１８μｍ・ｃｍ^－３］である。

【0024】

さらに、第１の実施形態に係る発光サイリスタでは、アノード層１０１、電子バリア層１０３、及び活性層１０４の各々の厚さＴ_１０１、Ｔ_１０３、Ｔ_１０４［μｍ］とＣ不純物濃度ＤＣ_１０１、ＤＣ_１０３、ＤＣ_１０４［Ｅ＋１８ｃｍ^－３］との積として得られた値の合計値（＝Ｔ_１０１×ＤＣ_１０１＋Ｔ_１０３×ＤＣ_１０３＋Ｔ_１０４×ＤＣ_１０４＝２２．５＋１＋３）である第２の値としてのＣ換算流量ＦＣは、２６．５［Ｅ＋１８μｍ・ｃｍ^－３］である。

【0025】

図４は、成長基材（「母材基板」とも言う）であるＧａＡｓ基材上に半導体薄膜１００を成長させる工程を示す断面図である。図５は、成長基材上に成長した半導体薄膜１００を剥がす工程を示す断面図である。図６は、成長基材とは異なる基材上に発光サイリスタの構成材料である半導体薄膜１００を接合した状態を示す断面図である。

【0026】

図４に示されるように、成長基材１２１上には、半導体薄膜１００をエピタキシャル成長させるためのバッファ層となるＧａＡｓ層１２２と、半導体薄膜１００を成長基材１２１から剥離するためのエッチング層となるＡｌ_ｘＧａ_１－ｘＡｓ層であり、例えば、ｘ＝１の場合のＡｌＡｓ層１２３とが備えられている。図４に示されるように、成長炉内においてエピタキシャル成長によって半導体薄膜１００の各層が成長基材１２１側から順に形成される。なお、図４に示される半導体薄膜１００は、図２に示される半導体薄膜の加工前のものである。また、半導体薄膜１００の構造及び組成は、発光サイリスタに要求される特性に応じて変更可能である。

【0027】

次に、図５に示されるように、エッチング層１２３を選択的にエッチングすることで、半導体薄膜１００を成長基材１２１上のＧａＡｓ層１２２から剥離可能にする。次に、図６に示されるように、基材の平坦化層１６２に、剥離された半導体薄膜１００を置く。図６は、成長基材１２１から剥離させた半導体薄膜１００を異種基板に接合した形態を示している。異種基板としては、例えば、Ｓｉ基板、ＩＣ（集積回路）基板、ガラス基板、セラミック基板、プラスティック基板、金属基板、などを使用することができる。第１の実施形態では、半導体薄膜１００は、発光サイリスタを駆動する駆動ＩＣを有する駆動ＩＣ部１６１上に接合されている。なお、平坦化層１６２は、駆動ＩＣ部１６１と半導体薄膜１００との間に設けられ別の材料であり、表面が平坦化されている。

【0028】

半導体薄膜１００を平坦化層１６２上に接合した後、公知のフォトリソグラフィ工程及びエッチング工程等を実施することにより、図１及び図２に示される構造の発光サイリスタを形成する。

【0029】

《１－２》第１の実施形態の動作
第１の実施形態に係る発光サイリスタでは、ゲート電極１１１からカソード電極１１２へ電流を流すことにより、アノード電極１１０とカソード電極１１２間を導通させる。このとき、電子バリア層１０３と正孔バリア層１０５がそれぞれ電子と正孔の障壁となるため、活性層１０４内の電子濃度及び正孔濃度を増加させ、活性層において高確率で電子と正孔が再結合する。再結合により発光した光は、カソード層１０８上面から出射する。

【0030】

《１－３》比較例
図７は、比較例の発光素子チップ１０ａの構造を概略的に示す断面図である。図８は、図７に示されるＰ型の第１半導体層１００１ａ及び第３半導体層１００３の構成例を表２として示す図である。比較例の発光素子チップ１０ａは、半導体薄膜１００ａの第１半導体層１００１ａの不純物がＺｎである点において、第１の実施形態に係る発光素子チップ１０と異なる。

【0031】

図８に示されるように、アノード層１０１ａは、その厚さＴ_１０１ａが０．９μｍ、Ｚｎ不純物濃度ＤＺ_１０１ａが２５［Ｅ＋１８ｃｍ^－３］、Ｚｎ換算流量ＦＺ_１０１ａ（＝Ｔ_１０１ａ×ＤＺ_１０１ａ）が２２．５［Ｅ＋１８μｍ・ｃｍ^－３］、Ｃ換算流量が０である。

【0032】

電子バリア層１０３ａは、その厚さＴ_１０３ａが０．１μｍ、Ｚｎ不純物濃度ＤＺ_１０３ａが２０［Ｅ＋１８ｃｍ^－３］、Ｚｎ換算流量ＦＺ_１０３ａ（＝Ｔ_１０３ａ×ＤＺ_１０３ａ）が２［Ｅ＋１８μｍ・ｃｍ^－３］、Ｃ換算流量が０である。

【0033】

活性層１０４ａは、その厚さＴ_１０４ａが０．３μｍ、Ｚｎ不純物濃度ＤＺ_１０４ａが１０［Ｅ＋１８ｃｍ^－３］、Ｚｎ換算流量ＦＺ_１０４ａ（＝Ｔ_１０４ａ×ＤＺ_１０４ａ）が３［Ｅ＋１８μｍ・ｃｍ^－３］、Ｃ換算流量が０である。

【0034】

Ｐ型ゲート層１０７は、その厚さＴ_１０７が０．１５μｍ、Ｚｎ不純物濃度ＤＺ_１０７が１［Ｅ＋１８ｃｍ^－３］、Ｚｎ換算流量ＦＺ_１０７（＝Ｔ_１０７×ＤＺ_１０７）が０．１５［Ｅ＋１８μｍ・ｃｍ^－３］、Ｃ換算流量が０である。

【0035】

比較例の発光素子チップ１０ａでは、Ｚｎ換算流量ＦＺの合計値は、２７．６５［Ｅ＋１８μｍ・ｃｍ^－３］であり、Ｃ換算流量ＦＣの合計値は、０である。

【0036】

比較例の発光素子チップ１０ａの各半導体層を成長させる工程では、結晶性を向上させるために全ての半導体層は同一の高温条件で成長される。図８に示されるＺｎ換算流量は、各半導体層における厚さ［μｍ］と不純物濃度［Ｅ＋１８ｃｍ^－３］の積［Ｅ＋１８μｍ・ｃｍ^－３］である。比較例の発光素子チップ１０ａにおいて、各半導体層のＺｎ換算流量の合計は、２７．６５［Ｅ＋１８μｍ・ｃｍ^－３］である。本構造で複数バッチの連続成長を行うと、成長炉内に残留するＺｎ原料が増加してＮ型半導体層に取り込まれるＺｎバックグラウンド濃度も増加していると考えられる。活性層１０４ａの直上に成長される正孔バリア層１０５及びＮ型ゲート層１０６に取り込まれたＺｎがＮ型キャリアを補償することによって、キャリア濃度が低下して発光サイリスタ１００ａの耐圧が低下すると考えられる。

【0037】

一方、Ｐ型不純物であるＺｎをすべてＣに置き換えた構造では、原料由来のＣ－Ｈ結合がＰ型半導体層内に一定割合で存在する。エミッタに比べて不純物濃度が低いＰ型ゲート層１０７において、このＣ－Ｈ結合の数が通電などによって経時的に減少すると、Ｐ型ゲート層１０７のキャリア濃度が増加して発光サイリスタ１００ａのスイッチング特性が悪化する。

【0038】

第１の実施形態に係る発光サイリスタは、第１半導体層１００１が、不純物としてＣが添加されている１つ以上のＣ含有層（１０１、１０３、１０４）を含み、第３半導体層１００３は、不純物としてＺｎが添加されているＺｎ含有層（１０７）を含み、Ｚｎ含有層（１０７）の厚さ［μｍ］とＺｎ含有層（１０７）のＺｎ濃度［Ｅ＋１８ｃｍ^－３］との積である第１の値は、
（第１の条件）
０．１５［Ｅ＋１８μｍ・ｃｍ^－３］以上９．２１［Ｅ＋１８μｍ・ｃｍ^－３］以下
を満たす。なお、第１の条件の上限値９．２１［Ｅ＋１８μｍ・ｃｍ^－３］は、後述の第３の実施形態において説明される。このような特徴を有することによって、図４に示される半導体薄膜１００の連続成長時のＺｎバックグラウンド濃度増加によるＮ型ゲート層のキャリア濃度低下と、経時的なＰ型ゲート層のキャリア濃度増加を抑制することで、従来よりも発光サイリスタの信頼性を向上させることができる。

【0039】

また、第１の実施形態に係る発光サイリスタは、アノード層１０１、電子バリア層１０３、活性層１０４の各々の厚さＴ_１０１、Ｔ_１０３、Ｔ_１０４［μｍ］とＣ濃度Ｄ_１０１、Ｄ_１０３、Ｄ_１０４［Ｅ＋１８ｃｍ^－３］との積として得られた値の合計値である第２の値は、２６．５［Ｅ＋１８μｍ・ｃｍ^－３］であり、
（第２の条件）
１７．５［Ｅ＋１８μｍ・ｃｍ^－３］以上２６．５［Ｅ＋１８μｍ・ｃｍ^－３］以下
を満たす。なお、第２の条件の下限値１７．５［Ｅ＋１８μｍ・ｃｍ^－３］は、後述の第３の実施形態において説明される。このような特徴を有することによって、Ｐ型ゲート層１０７におけるＣ－Ｈ結合の数が通電などによって経時的に減少し、Ｐ型ゲート層１０７のキャリア濃度が増加して発光サイリスタ１００ａのスイッチング特性が悪化することを回避することができる。

【0040】

《１－４》第１の実施形態の効果
第１の実施形態では、Ｚｎバックグラウンド濃度の増加による正孔バリア層１０５及びＮ型ゲート層１０６のキャリア濃度の低下を抑制することができる。

【0041】

また、Ｐ型不純物の濃度は、比較例の構造と等しくすることができるため、発光サイリスタのデバイス特性は従来と同等となる。したがって、従来と同等の発光特性及び電気特性を得ながら、耐圧を良好に保つことが可能となる。

【0042】

《２》第２の実施形態
《２－１》第２の実施形態の構成
図９は、第２の実施形態に係る発光素子チップ２０の構造を概略的に示す断面図である。図９は、図１に示される発光素子チップをＡ１－Ａ２－Ａ３線で切る断面に相当する。図９に示されるように、第２の実施形態に係る発光素子チップ２０は、発光サイリスタの主要部である半導体薄膜２００を有している。半導体薄膜２００は、Ｐ型の第１半導体層２００１と、第１半導体層２００１と隣接して形成されたＮ型の第２半導体層２００２と、第２半導体層２００２と隣接して形成されたＰ型の第３半導体層２００３と、第３半導体層２００３と隣接して形成されたＮ型の第４半導体層２００４とを有している。

【0043】

Ｐ型の第１半導体層２００１は、不純物としてＣが添加されている１つのＣ含有層としてアノード層２０１と、不純物としてＺｎが添加されているＺｎ含有層である電子バリア層２０３と、不純物としてＺｎが添加されているＺｎ含有層である活性層２０４とを含む。Ｎ型の第２半導体層２００２は、正孔バリア層２０５及びＮ型ゲート層２０６を含む。Ｐ型の第３半導体層２００３は、不純物としてＺｎが添加されている１つ以上のＺｎ含有層としてＰ型ゲート層２０７を含む。Ｎ型の第４半導体層２００４は、カソード層２０８を含む。図２には、不純物としてＣが添加されている１つのＣ含有層、すなわち、アノード層２０１が示されているが、Ｃ含有層の数は、１以上であれば特に限定されない。

【0044】

アノード層２０１上には、アノード電極２１０が形成され、アノード電極２１０は、アノード配線２１３に接続されている。Ｐ型ゲート層２０７上には、ゲート電極２１１が形成されている。カソード層２０８上には、カソード電極２１２が形成され、カソード電極２１２上はカソード配線２１４に接続されている。なお、絶縁層２３５は、半導体薄膜２００の電極以外の領域を覆う。

【0045】

半導体薄膜２００として、ＡｌＧａＡｓ系半導体材料を用いる場合の各半導体層の例を以下に示す。この場合、アノード層２０１は、Ｐ型Ａｌ_０．２５Ｇａ_０．７５Ａｓ層であり、電子バリア層２０３は、Ｐ型Ａｌ_０．４Ｇａ_０．６Ａｓ層であり、活性層２０４は、Ｐ型Ａｌ_０．１５Ｇａ_０．８５Ａｓ層である。正孔バリア層２０５は、Ｎ型Ａｌ_０．４Ｇａ_０．６Ａｓ層であり、Ｎ型ゲート層２０６は、Ｎ型Ａｌ_０．１５Ｇａ_０．８５Ａｓ層である。Ｐ型ゲート層２０７は、Ｐ型Ａｌ_０．１５Ｇａ_０．８５Ａｓ層である。カソード層２０８は、Ｎ型Ａｌ_０．２５Ｇａ_０．７５Ａｓ層である。アノード電極２１０、ゲート電極２１１、及びカソード電極２１２は、第１の実施形態におけるものと同様の構造を持つ。第１の実施形態では、アノード層１０１、電子バリア層１０３、及び活性層１０４をＣドープされた半導体層で形成していたが、第２の実施形態では、アノード層２０１のみＣドープされた半導体層である。

【0046】

図１０は、図９に示されるＰ型の半導体層である第１半導体層２００１及び第３半導体層２００３の構成例を表３として示す図である。図１０に示されるように、アノード層２０１は、その厚さＴ_２０１が０．９μｍ、Ｚｎ不純物濃度ＤＺ_２０１が０、Ｃ不純物濃度ＤＣ_２０１が２５［Ｅ＋１８ｃｍ^－３］、Ｚｎ換算流量ＦＺ_２０１（＝Ｔ_２０１×ＤＺ_２０１）が０、Ｃ換算流量ＦＣ_２０１（＝Ｔ_２０１×ＤＣ_２０１）が２２．５［Ｅ＋１８μｍ・ｃｍ^－３］である。

【0047】

電子バリア層２０３は、その厚さＴ_２０３が０．１μｍ、Ｚｎ不純物濃度ＤＺ_２０３が１０［Ｅ＋１８ｃｍ^－３］、Ｃ不純物濃度ＤＣ_２０３が０、Ｚｎ換算流量ＦＺ_２０３（＝Ｔ_２０３×ＤＺ_２０３）が１［Ｅ＋１８μｍ・ｃｍ^－３］、Ｃ換算流量ＦＣ_２０３（＝Ｔ_２０３×ＤＣ_２０３）が０である。

【0048】

活性層２０４は、その厚さＴ_２０４が０．３μｍ、Ｚｎ不純物濃度ＤＺ_２０４が１０［Ｅ＋１８ｃｍ^－３］、Ｃ不純物濃度ＤＣ_２０４が０、Ｚｎ換算流量ＦＺ_２０４（＝Ｔ_２０４×ＤＺ_２０４）が３［Ｅ＋１８μｍ・ｃｍ^－３］、Ｃ換算流量ＦＣ_２０４（＝Ｔ_２０４×ＤＣ_２０４）が０である。

【0049】

Ｐ型ゲート層２０７は、その厚さＴ_２０７が０．１５μｍ、Ｚｎ不純物濃度ＤＺ_２０７が１［Ｅ＋１８ｃｍ^－３］、Ｃ不純物濃度ＤＣ_２０７が０、Ｚｎ換算流量ＦＺ_２０７（＝Ｔ_２０７×ＤＺ_２０７）が０．１５［Ｅ＋１８μｍ・ｃｍ^－３］、Ｃ換算流量（＝Ｔ_２０７×ＤＣ_２０７）が０である。

【0050】

図１０に示されるように、第２の実施形態に係る発光サイリスタでは、アノード層２０１のみをＣドープされた半導体層としている。

【0051】

また、第２の実施形態に係る発光サイリスタでは、Ｐ型ゲート層の厚さ［μｍ］とＺｎ不純物濃度［Ｅ＋１８ｃｍ^－３］との積の合計値である第１の値としてのＺｎ換算流量は、４．１５［Ｅ＋１８μｍ・ｃｍ^－３］（＝０．１５＋３＋１）であり、上記第１の条件を満たしている。第２の実施形態では、Ｚｎ換算流量の合計が４．１５［Ｅ＋１８μｍ・ｃｍ^－３］であり、比較例の構造の値の１５％程度である。

【0052】

さらに、第２の実施形態に係る発光サイリスタでは、アノード層２０１の厚さ［μｍ］とＣ不純物濃度［Ｅ＋１８ｃｍ^－３］との積として得られた値の合計値である第２の値としてのＣ換算流量ＦＣは、２２．５［Ｅ＋１８μｍ・ｃｍ^－３］であり、上記第２の条件を満たしている。

【0053】

《２－２》第２の実施形態の動作
第２の実施形態に係る発光サイリスタの動作は、第１の実施形態のものと同じである。

【0054】

《２－３》第２の実施形態の効果
第２の実施形態では、Ｚｎバックグラウンド濃度の増加による正孔バリア層２０５及びＮ型ゲート層２０６のキャリア濃度の低下を抑制することができる。

【0055】

また、活性層をＣドープした構造で発光サイリスタを形成してＤＣ通電試験を行うと、発光サイリスタの光量が１０％程度変動することがあるのに対して、活性層２０４をＺｎドープした構造で同条件の試験を行うと、発光サイリスタの光量変動は、５％以下であった。これは、Ｃドープした活性層におけるＣ－Ｈ結合の数が、通電により変化すること活性層のキャリア濃度が大きく変化して大きな光量変動が生じたことが理由と考えられる。したがって、第２の実施形態では、第１の実施形態と同様の効果に加えて、発光サイリスタの光量変動を低減し、信頼性を高めることができる。

【0056】

《３》第３の実施形態
《３－１》第３の実施形態の構成
図１１は、第３の実施形態に係る発光素子チップ３０の構造を概略的に示す平面図である。図１２は、発光素子チップ３０の構造を概略的に示す断面図である。図１２は、図１１に示される発光素子チップ３０をＡ１－Ａ２－Ａ３線で切る断面を示している。図１１及び図１２に示されるように、第３の実施形態に係る発光素子チップ３０は、発光サイリスタの主要部である半導体薄膜３００を有している。半導体薄膜３００は、Ｐ型の第１半導体層３００１と、第１半導体層３００１と隣接して形成されたＮ型の第２半導体層３００２と、第２半導体層３００２と隣接して形成されたＰ型の第３半導体層３００３と、第３半導体層３００３と隣接して形成されたＮ型の第４半導体層３００４とを有している。

【0057】

Ｐ型の第１半導体層３００１は、不純物としてＣが添加されている１つのＣ含有層としてのアノード導通層３０１と、アノードコンタクト層３０２、エッチングストップ層３０９、電子バリア層３０３、及び活性層３０４とを含む。Ｎ型の第２半導体層３００２は、正孔バリア層３０５及びＮ型ゲート層３０６を含む。Ｐ型の第３半導体層３００３は、不純物としてＺｎが添加されている１つ以上のＺｎ含有層としてＰ型ゲート層３０７を含む。Ｎ型の第４半導体層３００４は、カソード層３０８を含む。図１２には、不純物としてＣが添加されている１つのＣ含有層、すなわち、アノード導通層３０１が示されているが、Ｃ含有層の数は、１以上であれば特に限定されない。

【0058】

アノード導通層３０１上には、アノード電極３１０が形成され、アノード電極３１０は、アノード配線３１３に接続されている。Ｐ型ゲート層３０７上には、ゲート電極３１１が形成されている。カソード層３０８上には、カソード電極３１２が形成され、カソード電極３１２上はカソード配線３１４に接続されている。なお、絶縁層３３５は、半導体薄膜３００の電極以外の領域を覆う。

【0059】

半導体薄膜３００として、ＡｌＧａＡｓ系半導体材料を用いる場合の各半導体層の例を以下に示す。この場合、アノード導通層３０１は、Ｐ型Ａｌ_０．２５Ｇａ_０．７５Ａｓ層であり、アノードコンタクト層３０２は、Ｐ型Ａｌ_０．２５Ｇａ_０．７５Ａｓ層であり、電子バリア層３０３は、Ｐ型Ａｌ_０．４Ｇａ_０．６Ａｓ層であり、活性層３０４は、Ｐ型Ａｌ_０．１５Ｇａ_０．８５Ａｓ層である。正孔バリア層３０５は、Ｎ型Ａｌ_０．４Ｇａ_０．６Ａｓ層であり、Ｎ型ゲート層３０６は、Ｎ型Ａｌ_０．１５Ｇａ_０．８５Ａｓ層である。Ｐ型ゲート層３０７は、Ｐ型Ａｌ_０．１５Ｇａ_０．８５Ａｓ層である。カソード層３０８は、Ｎ型Ａｌ_０．２５Ｇａ_０．７５Ａｓ層である。また、エッチングストップ層３０９は、Ｐ型Ｉｎ_０．４９Ｇａ_０．５１Ｐ層である。エッチングストップ層３０９は、加工プロセスにおいて用いられる。エッチングストップ層３０９は、他の半導体層のエッチング液と異なるエッチング液で加工できる。アノード電極３１０、ゲート電極３１１、及びカソード電極３１２は、第２の実施形態におけるものと同様の構造を持つ。

【0060】

図１３は、図１２に示されるＰ型の半導体層である第１半導体層３００１及び第３半導体層３００３の構成例を表４として示す図である。図１３に示されるように、アノード導通層３０１は、その厚さＴ_３０１が０．７μｍ、Ｚｎ不純物濃度ＤＺ_３０１が０、Ｃ不純物濃度ＤＣ_３０１が２５［Ｅ＋１８ｃｍ^－３］、Ｚｎ換算流量ＦＺ_３０１（＝Ｔ_３０１×ＤＺ_３０１）が０、Ｃ換算流量ＦＣ_３０１（＝Ｔ_３０１×ＤＣ_３０１）が１７．５［Ｅ＋１８μｍ・ｃｍ^－３］である。

【0061】

アノードコンタクト層３０２は、その厚さＴ_３０２が０．２μｍ、Ｚｎ不純物濃度ＤＺ_３０２が２５［Ｅ＋１８ｃｍ^－３］、Ｃ不純物濃度ＤＣ_３０２が０、Ｚｎ換算流量ＦＺ_３０２（＝Ｔ_３０２×ＤＺ_３０２）が５［Ｅ＋１８μｍ・ｃｍ^－３］、Ｃ換算流量ＦＣ_３０２（＝Ｔ_３０２×ＤＣ_３０２）が０である。

【0062】

エッチングストップ層３０９は、その厚さＴ_３０９が０．０１５μｍ、Ｚｎ不純物濃度ＤＺ_３０９が４［Ｅ＋１８ｃｍ^－３］、Ｃ不純物濃度ＤＣ_３０９が０、Ｚｎ換算流量ＦＺ_３０９（＝Ｔ_３０９×ＤＺ_３０９）が０．０６［Ｅ＋１８μｍ・ｃｍ^－３］、Ｃ換算流量ＦＣ_３０９（＝Ｔ_３０９×ＤＣ_３０９）が０である。

【0063】

電子バリア層３０３は、その厚さＴ_３０３が０．１μｍ、Ｚｎ不純物濃度ＤＺ_３０３が１０［Ｅ＋１８ｃｍ^－３］、Ｃ不純物濃度ＤＣ_３０３が０、Ｚｎ換算流量ＦＺ_３０３（＝Ｔ_３０３×ＤＺ_３０３）が１［Ｅ＋１８μｍ・ｃｍ^－３］、Ｃ換算流量ＦＣ_３０３（＝Ｔ_３０３×ＤＣ_３０３）が０である。

【0064】

活性層３０４は、その厚さＴ_３０４が０．３μｍ、Ｚｎ不純物濃度ＤＺ_３０４が１０［Ｅ＋１８ｃｍ^－３］、Ｃ不純物濃度ＤＣ_３０４が０、Ｚｎ換算流量ＦＺ_３０４（＝Ｔ_３０４×ＤＺ_３０４）が３［Ｅ＋１８μｍ・ｃｍ^－３］、Ｃ換算流量ＦＣ_３０４（＝Ｔ_３０４×ＤＣ_３０４）が０である。

【0065】

Ｐ型ゲート層３０７は、その厚さＴ_３０７が０．１５μｍ、Ｚｎ不純物濃度ＤＺ_３０７が１［Ｅ＋１８ｃｍ^－３］、Ｃ不純物濃度ＤＣ_３０７が０、Ｚｎ換算流量ＦＺ_３０７（＝Ｔ_３０７×ＤＺ_３０７）が０．１５［Ｅ＋１８μｍ・ｃｍ^－３］、Ｃ換算流量（＝Ｔ_３０７×ＤＣ_３０７）が０である。

【0066】

図１３に示されるように、第２の実施形態に係る発光サイリスタでは、アノード導通層３０１のみをＣドープされた半導体層としている。

【0067】

また、第３の実施形態に係る発光サイリスタでは、Ｐ型ゲート層の厚さ［μｍ］とＺｎ不純物濃度［Ｅ＋１８ｃｍ^－３］との積の合計値である第１の値としてのＺｎ換算流量は、９．２１［Ｅ＋１８μｍ・ｃｍ^－３］（＝５＋０．０６＋１＋３＋０．１５）であり、上記第１の条件を満たしている。第３の実施形態では、Ｚｎ換算流量の合計が９．２１［Ｅ＋１８μｍ・ｃｍ^－３］であり、比較例の構造の値の３３％程度である。

【0068】

さらに、第３の実施形態に係る発光サイリスタでは、アノード導通層３０１の厚さ［μｍ］とＣ不純物濃度［Ｅ＋１８ｃｍ^－３］との積として得られた値の合計値である第２の値としてのＣ換算流量ＦＣは、１７．５［Ｅ＋１８μｍ・ｃｍ^－３］であり、上記第２の条件を満たしている。

【0069】

《３－２》第３の実施形態の動作
第３の実施形態に係る発光サイリスタの動作は、第１及び第２の実施形態のものと同じである。

【0070】

《３－３》第３の実施形態の効果
第３の実施形態では、Ｚｎバックグラウンド濃度の増加による正孔バリア層２０５及びＮ型ゲート層２０６のキャリア濃度の低下を抑制することができる。具体的には、図７及び図８に示される比較例の構造で１０バッチの連続成長を行ったところ、Ｎ型ゲート層１０６におけるＺｎバックグラウンド濃度が、１バッチ目で３［Ｅ＋１６ｃｍ^－３］であったが、１０バッチ目では１［Ｅ＋１７ｃｍ^－３］以上に増加した。これに対して、第３の実施形態の構造では、１０バッチ目であっても３［Ｅ＋１６ｃｍ^－３］程度とＺｎバックグラウンド濃度の増加が抑制された。

【0071】

また、第３の実施形態では、第１の実施形態と同様の効果に加えて、発光サイリスタの光量変動を低減し、信頼性を高めることができる。

【0072】

また、Ｚｎは、半導体内を拡散しやすい性質を持ち、Ｃは、拡散し難く急峻な濃度変化を形成できることが一般に知られている。第２の実施形態のようにアノード層２０１の全てをＣドープした半導体層で形成すると、電子バリア層２０３に添加したＺｎがアノード層２０１との界面近傍でアノード層側へ拡散し、電子バリア層２０３の一部のキャリア濃度が低下して発光サイリスタの特性に変化を及ぼすことが懸念される。そのため、第３の実施形態では、アノード層をアノード導通層３０１とアノードコンタクト層３０２に分割し、アノードコンタクト層３０２をＺｎドープとして不純物濃度を電子バリア層３０３と同等以上とすることで、電子バリア層３０３からのＺｎ拡散を抑制することができる。

【0073】

さらに、第１及び第２の実施形態では、ウェハ面内のエッチングレートばらつきによって、アノード層を露出させる際のエッチング深さにばらつきが生じるが、第３の実施形態では、アノードコンタクト層３０２の直上にエッチングストップ層３０９を設けることで、ウェハ面内のエッチング深さを均一にしてアノードコンタクト層３０２とアノード電極３１０とを確実に接触させ、アノード導通層３０１とアノードコンタクト層３０２の不純物濃度が異なる場合でも、ウェハ面内で均一な電気特性の発光素子チップを形成することができる。

【0074】

《４》第４の実施形態
図１４は、第４の実施形態に係る光プリントヘッドに搭載される基板ユニット４１０の要部を概略的に示す斜視図である。図１４に示されるように、基板ユニット４１０は、実装基板であるプリント配線板４０１と、アレイ状に配置された複数の発光素子チップ１０とを有する。発光素子チップ１０は、プリント配線板４０１上に熱硬化樹脂等により固定されている。発光素子チップ１０の外部接続パッド１６３とプリント配線板４０１の接続パッド４０２の間は、ボンディングワイヤ４０３により電気的に接続されている。なお、プリント配線板４０１には、図示しない各種配線パターン、電子部品、コネクタ等が搭載されている。また、発光素子チップ１０の代わりに、第２及び第３の実施形態で説明された発光素子チップ２０又は３０が用いられてもよい。

【0075】

図１５は、第４の実施形態に係る光プリントヘッド４００の構造を概略的に示す断面図である。光プリントヘッド４００は、電子写真プロセスを用いる画像形成装置としての電子写真プリンタの露光装置である。図１５に示されるように、光プリントヘッド４００は、ベース部材４１１と、プリント配線板４０１と、発光素子チップ１０と、複数の正立等倍結像レンズを含むレンズアレイ４１３と、レンズホルダ４１４と、バネ部材であるクランパ４１５とを備えている。ベース部材４１１は、プリント配線板４０１を固定するための部材である。ベース部材４１１の側面には、クランパ４１５を用いて、プリント配線板４０１及びレンズホルダ４１４をベース部材４１１に固定するための開口部４１２が設けられている。レンズホルダ４１４は、例えば、有機高分子材料などを射出成形することによって形成される。レンズアレイ４１３は、発光素子チップ１０から出射された光を像担持体としての感光体ドラム上に結像させる光学レンズ群である。レンズホルダ４１４は、レンズアレイ４１３をベース部材４１１の所定の位置に保持する。クランパ４１５は、ベース部材４１１の開口部４１２及びレンズホルダ４１４の開口部を介して、各構成部品を挟み付けて保持する。

【0076】

光プリントヘッド４００では、印刷データに応じて、発光素子チップ１０の発光サイリスタが選択的に発光し、発光サイリスタから出射された光はレンズアレイ４１３により一様帯電している感光体ドラム上で結像される。これにより、感光体ドラムに静電潜像が形成され、その後、現像工程、転写工程、定着工程を経て、記録媒体（例えば、用紙）上に現像剤からなる画像が形成される。

【0077】

第４の実施形態に係る光プリントヘッド４００は、信頼性の高い第１から第３の実施形態のいずれかの発光素子チップを備えているので、これを画像形成装置に搭載することで、印字品質を向上させることができる。

【0078】

《５》第５の実施形態
図１６は、第５の実施形態に係る画像形成装置５００の構造を概略的に示す断面図である。画像形成装置５００は、光プリントヘッド４００を用いた電子写真式プリンタである。図１６に示されるように、画像形成装置５００は、記録媒体５０５の搬送経路に沿って順に配置された、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、及びブラック（Ｋ）の各色の画像を電子写真方式を用いて形成する４つのプロセスユニット（「画像形成ユニット」又は「イメージドラムユニット」とも言う）５０１Ｙ、５０１Ｍ、５０１Ｃ、５０１Ｋと、記録媒体５０５を収納する記録媒体カセット５０６と、記録媒体５０５を１枚ずつ分離して搬送するためのホッピングローラ５０７と、記録媒体５０５の搬送方向においてホッピングローラ５０７の下流に配置されるピンチローラ５０８、５０９と、ピンチローラ５０８と共に記録媒体５０５を挟み込み記録媒体５０５を搬送する搬送ローラ５１０と、記録媒体５０５の斜行を修正してプロセスユニット５０１Ｙ、５０１Ｍ、５０１Ｃ、５０１Ｋに搬送するレジストローラ５１１とを有している。また、画像形成装置５００は、プロセスユニット５０１Ｙ、５０１Ｍ、５０１Ｃ、５０１Ｋに対向して配置され、半導電性のゴム等からなり、感光体ドラム５０２に形成された画像（「トナー像」又は「現像剤像」とも言う）を記録媒体５０５に転写する転写手段としての転写ローラ５１２を有している。また、画像形成装置５００は、記録媒体５０５上のトナー像を加熱・加圧して定着させる定着装置５１３と、排出ローラ５１４、５１５と、排出部のピンチローラ５１６、５１７と、用紙スタッカ部５１８とを有する。

【0079】

プロセスユニット５０１Ｙ、５０１Ｍ、５０１Ｃ、５０１Ｋは、トナーの色以外については、互いに同じ構成を有している。各プロセスユニット５０１Ｙ、５０１Ｍ、５０１Ｃ、５０１Ｋは、静電潜像を担持する像担持体としての感光体ドラム５０２と、この感光体ドラム５０２の周囲に配置され、感光体ドラム５０２の表面を一様帯電させる帯電装置５０３と、帯電された感光体ドラム５０２の表面に選択的に光を照射して静電潜像を形成する露光手段としての光プリントヘッド４００と、感光体ドラム５０２の表面に形成された静電潜像にトナー（現像剤）を供給して現像する現像手段としての現像装置５２０とを有している。また、各プロセスユニット５０１Ｙ、５０１Ｍ、５０１Ｃ、５０１Ｋは、感光体ドラム５０２上に現像された画像を記録媒体５０５に転写した後に感光体ドラム５０２に残留したトナーを除去するクリーニング装置５１９を有している。なお、画像形成装置５００は、記録媒体５０５の印刷面を反転させる反転経路を含む反転部５３０を有してもよい。

【0080】

第５の実施形態に係る画像形成装置５００は、光プリントヘッド４００を用いており、これは信頼性が高い、第１から第３の実施形態に係る発光素子チップを備えているので、印字品質を向上させることができる。

【0081】

《６》変形例
上記第１から第３の実施形態では、Ｐ型ゲート層上にゲート電極を設けた場合について説明したが、Ｎ型ゲート層上にゲート電極を設けてもよい。

【0082】

また、上記第１から第３の実施形態以外の構造であっても、Ｚｎが不純物として添加されて成長するＰ型の半導体層の成長プロセスの前に、Ｃが不純物として添加されて成長するＰ型の他の半導体層の成長プロセスを用いることによって、発光サイリスタの信頼性を向上させることができる。

【符号の説明】

【0083】

１０、２０、３０ 発光素子チップ、 １００、２００、３００ 半導体薄膜（発光サイリスタ）、 １０１ アノード層（第１のＣ含有層）、 １０３ 電子バリア層（第２のＣ含有層）、 １０４ 活性層（第３のＣ含有層）、 １０７ Ｐ型ゲート層、 ２０１ アノード層（第１のＣ含有層）、 ２０３ 電子バリア層（第１のＺｎ含有層）、 ２０４ 活性層（第２のＺｎ含有層）、 ２０７ Ｐ型ゲート層、 ３０１ アノード導通層（第１のＣ含有層）、 ３０２ アノードコンタクト層（第１のＺｎ含有層）、 ３０３ 電子バリア層（第４のＺｎ含有層）、 ３０４ 活性層（第５のＺｎ含有層）、 ３０７ Ｐ型ゲート層、 ３０９ エッチングストップ層（第２のＺｎ含有層）、 １００１、２００１、３００１ 第１半導体層、 １００２、２００２、３００２ 第２半導体層、 １００３、２００３、３００３ 第３半導体層、 １００４、２００４、３００４ 第４半導体層。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】