特許 7396554 撮像装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2023-12-04

(45)【発行日】2023-12-12

(54)【発明の名称】撮像装置

(51)【国際特許分類】

   H04N 25/70 20230101AFI20231205BHJP

   H04N 23/20 20230101ALI20231205BHJP

【ＦＩ】

H04N25/70

H04N23/20

【請求項の数】 8

(21)【出願番号】P 2023553319

(86)(22)【出願日】2023-06-12

(86)【国際出願番号】 JP2023021772

【審査請求日】2023-09-01

【早期審査対象出願】

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110003199

【氏名又は名称】弁理士法人高田・高橋国際特許事務所

(72)【発明者】

【氏名】平間 哲也

(72)【発明者】

【氏名】服部 公春

(72)【発明者】

【氏名】前川 倫宏

【審査官】鈴木 肇

(56)【参考文献】

【文献】特開２００７－３３３４６４（ＪＰ，Ａ）

【文献】特開２０００－０１９０１３（ＪＰ，Ａ）

【文献】特開２００８－２４１３３９（ＪＰ，Ａ）

【文献】特開２０１０－２１６８３３（ＪＰ，Ａ）

【文献】特開２００６－１２１６５２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ５／２２２－ ５／２５７

Ｈ０４Ｎ ５／３０ － ５／３３

Ｈ０４Ｎ ９／０１ － ９／１１

Ｈ０４Ｎ ２３／００ －２３／７６

Ｈ０４Ｎ ２３／９０ －２３／９５９

Ｈ０４Ｎ ２５／００ －２５／７９

Ｇ０１Ｊ １／００ － １／６０

Ｇ０１Ｊ ５／００ － ５／９０

Ｇ０１Ｊ １１／００

(57)【特許請求の範囲】

【請求項1】

半導体チップと、
前記半導体チップに行列状に形成された複数の画素と、
差動増幅器と、
電流源とを備え、
各画素は、互いに隣接した中空画素と非中空参照画素とを有し、
前記差動増幅器は、隣接する前記中空画素と前記非中空参照画素の出力電圧差を増幅し、
前記電流源は前記中空画素と前記非中空参照画素にバイアス電流を供給し、
前記電流源は、赤外線が入射されていない状態における前記中空画素と前記非中空参照画素の出力電圧差が小さくなるように、前記非中空参照画素のバイアス電流を前記中空画素のバイアス電流に比べて低くすることを特徴とする撮像装置。

【請求項2】

半導体チップと、
前記半導体チップに行列状に形成された複数の画素と、
差動増幅器と、
前記差動増幅器の後段に接続された反転平均回路とを備え、
各画素は、互いに隣接した中空画素と非中空参照画素とを有し、
前記差動増幅器は、隣接する前記中空画素と前記非中空参照画素の出力電圧差を増幅し、
前記中空画素は、第１の中空画素と第２の中空画素を有し、
前記非中空参照画素は、前記第１の中空画素に隣接した第１の非中空参照画素と、前記第２の中空画素に隣接した第２の非中空参照画素とを有し、
前記差動増幅器は第１の入力端子と第２の入力端子を有し、
前記差動増幅器は、前記第１の入力端子から前記第１の中空画素の出力電圧を入力し、前記第２の入力端子から前記第１の非中空参照画素の出力電圧を入力して第１の出力信号を出力し、
前記差動増幅器は、前記第２の入力端子から前記第２の中空画素の出力電圧を入力し、前記第１の入力端子から前記第２の非中空参照画素の出力電圧を入力して第２の出力信号を出力し、
前記反転平均回路は、前記第１の出力信号を反転したものと前記第２の出力信号との平均を求めることを特徴とする撮像装置。

【請求項3】

各画素は第１及び第２の領域に分けられ、
前記第１の中空画素及び前記第１の非中空参照画素は前記第１の領域に形成され、
前記第２の中空画素及び前記第２の非中空参照画素は、前記第２の領域において前記第１の中空画素及び前記第１の非中空参照画素とは逆の並び順で形成され、
前記第１の中空画素及び前記第２の非中空参照画素は前記第１の入力端子に接続され、
前記第２の中空画素及び前記第１の非中空参照画素は前記第２の入力端子に接続されていることを特徴とする請求項２に記載の撮像装置。

【請求項4】

前記第１の中空画素及び前記第２の中空画素を前記第１の入力端子と前記第２の入力端子の一方に接続する第１のスイッチと、
前記第１の非中空参照画素及び前記第２の非中空参照画素を前記第１の入力端子と前記第２の入力端子の他方に接続する第２のスイッチとを更に備えることを特徴とする請求項２に記載の撮像装置。

【請求項5】

遮光された領域に配置された中空参照画素及び非中空参照画素の出力電圧をそれぞれ入力するオペアンプと、
前記電流源は、前記オペアンプの出力に応じて前記中空画素のバイアス電流又は前記非中空参照画素のバイアス電流を制御することを特徴とする請求項１に記載の撮像装置。

【請求項6】

前記中空画素は前記半導体チップから断熱され、
前記非中空参照画素は前記半導体チップに熱的に接続されていることを特徴とする請求項１～５の何れか１項に記載の撮像装置。

【請求項7】

前記非中空参照画素は、前記中空画素と同じダイオード構造を有することを特徴とする請求項６に記載の撮像装置。

【請求項8】

互いに隣接した画素同士で前記非中空参照画素を共有していることを特徴とする請求項１～５の何れか１項に記載の撮像装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、撮像装置に関する。

【背景技術】

【0002】

撮像装置の画素アレイ部には同一の画素が行列状に配置される。チップ温度変化を感知する環境温度検知部を設けて出力電圧が環境条件に応じた値となるようにした撮像装置が提案されている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】日本特開２００６－３１４０２５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来は環境温度検知部がチップの端に設けられ画素アレイ部から離れていたため、環境温度検知部と画素アレイとの温度差が発生して測定確度が低下していた。従って、チップ面内の温度分布及びプロセスばらつきをキャンセルできなかった。このため、固定パタンノイズ（ＦＰＮ）が大きくなり、後段に接続するＡＤコンバータの必要ＥＮＯＢが増加していた。また、シャッターを閉じた状態で各画素が出力した電圧を面内で一定になるように調整するキャリブレーションが必要になっていた。キャリブレーションする際に画素の出力電圧は安定している必要があるが、チップ温度が変化すると通常は出力電圧も変化する。このため、装置の起動時又は装置が日光で温められている際などのチップ温度遷移状態においてシャッターによるキャリブレーションを行っても、正常に被写体温度を出力することができなかった。

【0005】

本開示は、上述のような課題を解決するためになされたもので、その目的はチップ面内ばらつきとチップ温度遷移の影響を緩和することができる撮像装置を得るものである。

【課題を解決するための手段】

【0006】

本開示に係る撮像装置は、半導体チップと、前記半導体チップに行列状に形成された複数の画素と、差動増幅器と、電流源とを備え、各画素は、互いに隣接した中空画素と非中空参照画素とを有し、前記差動増幅器は、隣接する前記中空画素と前記非中空参照画素の出力電圧差を増幅し、前記電流源は前記中空画素と前記非中空参照画素にバイアス電流を供給し、前記電流源は、赤外線が入射されていない状態における前記中空画素と前記非中空参照画素の出力電圧差が小さくなるように、前記非中空参照画素のバイアス電流を前記中空画素のバイアス電流に比べて低くすることを特徴とする。
本開示に係る他の撮像装置は、半導体チップと、前記半導体チップに行列状に形成された複数の画素と、差動増幅器と、前記差動増幅器の後段に接続された反転平均回路とを備え、各画素は、互いに隣接した中空画素と非中空参照画素とを有し、前記差動増幅器は、隣接する前記中空画素と前記非中空参照画素の出力電圧差を増幅し、前記中空画素は、第１の中空画素と第２の中空画素を有し、前記非中空参照画素は、前記第１の中空画素に隣接した第１の非中空参照画素と、前記第２の中空画素に隣接した第２の非中空参照画素とを有し、前記差動増幅器は第１の入力端子と第２の入力端子を有し、前記差動増幅器は、前記第１の入力端子から前記第１の中空画素の出力電圧を入力し、前記第２の入力端子から前記第１の非中空参照画素の出力電圧を入力して第１の出力信号を出力し、前記差動増幅器は、前記第２の入力端子から前記第２の中空画素の出力電圧を入力し、前記第１の入力端子から前記第２の非中空参照画素の出力電圧を入力して第２の出力信号を出力し、前記反転平均回路は、前記第１の出力信号を反転したものと前記第２の出力信号との平均を求めることを特徴とする。

【発明の効果】

【0007】

本開示では、各画素において中空画素に隣接して非中空参照画素を配置し、これらの出力電圧差を求める。これにより、プロセスばらつき又は温度ばらつきなどのチップ面内ばらつきとチップ温度遷移の影響を緩和することができる。

【図面の簡単な説明】

【0008】

【図1】実施の形態１に係る撮像装置を示す平面図である。

【図2】実施の形態１に係る撮像装置を示す回路図である。

【図3】中空画素を示す断面図である。

【図4】非中空参照画素を示す断面図である。

【図5】中空画素の出力電圧を示す図である。

【図6】同じバイアス電流を流した中空画素と非中空参照画素の出力電圧を示す図である。

【図7】実施の形態１に係る中空画素と非中空参照画素の出力電圧を示す図である。

【図8】実施の形態２に係る撮像装置を示す平面図である。

【図9】実施の形態２に係る撮像装置の差動増幅器の後段を示す図である。

【図10】実施の形態２に係る撮像装置の機能を示す図である。

【図11】実施の形態３に係る撮像装置を示す平面図である。

【図12】実施の形態４に係る撮像装置を示す回路図である。

【図13】実施の形態５に係る撮像装置を示す平面図である。

【図14】実施の形態５に係る撮像装置の変形例を示す平面図である。

【発明を実施するための形態】

【0009】

実施の形態に係る撮像装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

【0010】

実施の形態１．
図１は、実施の形態１に係る撮像装置を示す平面図である。図２は、実施の形態１に係る撮像装置を示す回路図である。この撮像装置は、赤外線を検知する赤外線センサである。半導体チップ１に複数の画素２が行列状に形成されている。各画素２は、互いに隣接した中空画素３と非中空参照画素４とを有する。

【0011】

電流源５は、一列に並んだ中空画素３と一列に並んだ非中空参照画素４にそれぞれ個別にバイアス電流を供給する。差動増幅器６の第１の入力端子ＩＮ１は一列に並んだ中空画素３の出力に接続されている。差動増幅器６の第２の入力端子ＩＮ２は一列に並んだ非中空参照画素４の出力に接続されている。スイッチＲｏｗ１をオンにすると、それに対応する行の中空画素３と非中空参照画素４がアクティブになり出力電圧が出力される。同様にスイッチＲｏｗ２をオンにすると、それに対応する行の中空画素３と非中空参照画素４がアクティブになり出力電圧が出力される。差動増幅器６は、隣接する中空画素３と非中空参照画素４の出力電圧差を増幅する。

【0012】

図３は、中空画素を示す断面図である。半導体チップ１は例えばシリコン基板である。半導体チップ１の表面に酸化膜７が形成されている。半導体チップ１の表面の一部に凹部８が形成されている。凹部８の上方に中空画素３が中空状態で配置されている。中空画素３は、半導体チップ１から真空断熱されたダイオードである。

【0013】

図４は、非中空参照画素を示す断面図である。非中空参照画素４は、酸化膜７を介して半導体チップ１に接しており、半導体チップ１に熱的に接続されている。このため、非中空参照画素４は放熱されやすい。従って、非中空参照画素４には自己発熱と赤外線照射による温度上昇が発生せず、非中空参照画素４のダイオードは半導体チップ１の温度に応じた電位差を発生する。よって、非中空参照画素４は、チップ温度に応じた電圧を出力する参照電圧発生回路として機能する。

【0014】

図５は、中空画素の出力電圧を示す図である。中空画素３の周辺は真空状態であるため、中空画素３から半導体チップ１への放熱が抑制される。従って、中空画素３にバイアス電流Ｉｂｉａｓ１を流し、被写体から赤外線を照射すると、中空画素３には自己発熱と赤外線照射による温度上昇が発生し、中空画素３のダイオード両端の電位差がＶｒｅｆ１からＶ１に変化する。これにより被写体の温度測定が可能となる。

【0015】

図６は、同じバイアス電流を流した中空画素と非中空参照画素の出力電圧を示す図である。隣接した中空画素３と非中空参照画素４の出力電圧差をとることで、半導体チップ１の温度の影響を排除して、被写体の温度に応じた電位差を出力することができる。ただし、中空画素３と非中空参照画素４に同じバイアス電流Ｉｂｉａｓ１を流すと、断熱されている中空画素３の自己発熱によるダイオードの温度上昇が非中空参照画素４のダイオードの温度上昇より大きくなり過ぎる。従って、後段の差動増幅器６に入力される電位差が大きくなり過ぎるため、差動増幅器６の出力が飽和することがある。

【0016】

図７は、実施の形態１に係る中空画素と非中空参照画素の出力電圧を示す図である。電流源５は、赤外線が入射されていない状態における中空画素３の出力電圧と非中空参照画素４の出力電圧差が小さくなるように、非中空参照画素４のバイアス電流Ｉｂｉａｓ２を中空画素３のバイアス電流Ｉｂｉａｓ１に比べて低くする。これにより、差動増幅器６に入力される電位差が小さくなるため、差動増幅器６の飽和を回避することができる。なお、電流源５は、赤外線が入射されていない状態における中空画素３の出力電圧と非中空参照画素４の出力電圧が同じになるようにバイアス電流Ｉｂｉａｓ１とバイアス電流Ｉｂｉａｓ２を調整することが好ましい。

【0017】

以上説明したように、本実施の形態では、各画素２において中空画素３に隣接して非中空参照画素４を配置し、これらの出力電圧差を求める。これにより、プロセスばらつき又は温度ばらつきなどのチップ面内ばらつきとチップ温度遷移の影響を緩和することができる。

【0018】

また、非中空参照画素４は、中空画素３のダイオードを非中空型に変更したものであり、中空画素３と同じダイオード構造を有する。これにより、プロセス変動などに対して中空画素３と非中空参照画素４が同じように変化するため、チップ面内のプロセスばらつきの影響を受けにくくなる。また、チップ面内ばらつきが無くなることで、シャッターによるキャリブレーションが不要となる。

【0019】

実施の形態２．
図８は、実施の形態２に係る撮像装置を示す平面図である。各画素２は第１の領域２ａと第２の領域２ｂに分けられている。各画素のサイズが５０ｘ５０ｕｍの場合、第１の領域２ａと第２の領域２ｂのサイズはそれぞれ５０ｘ２５ｕｍである。

【0020】

中空画素３は、第１の中空画素３ａと第２の中空画素３ｂを有する。非中空参照画素４は、第１の中空画素３ａに隣接した第１の非中空参照画素４ａと、第２の中空画素３ｂに隣接した第２の非中空参照画素４ｂとを有する。

【0021】

第１の中空画素３ａ及び第１の非中空参照画素４ａは第１の領域２ａに形成されている。第２の中空画素３ｂ及び第２の非中空参照画素４ｂは、第２の領域２ｂにおいて第１の中空画素３ａ及び第１の非中空参照画素４ａとは逆の並び順で形成されている。第１の中空画素３ａ及び第２の非中空参照画素４ｂは第１の入力端子ＩＮ１に接続されている。第２の中空画素３ｂ及び第１の非中空参照画素４ａは第２の入力端子ＩＮ２に接続されている。

【0022】

同じ列に中空画素３と非中空参照画素４が混在する。そこで、電流源５は、バイアス電流Ｉｂｉａｓ１とバイアス電流Ｉｂｉａｓ２をクロススイッチで入れ替えることで、実施の形態１と同様に非中空参照画素４のバイアス電流を中空画素３のバイアス電流に比べて低くする。

【0023】

スイッチＲｏｗ１をオンにすると、差動増幅器６は、第１の入力端子ＩＮ１から第１の中空画素３ａの出力電圧を入力し、第２の入力端子ＩＮ２から第１の非中空参照画素４ａの出力電圧を入力して第１の出力信号を出力する。スイッチＲｏｗ２をオンにすると、差動増幅器６は、第２の入力端子ＩＮ２から第２の中空画素３ｂの出力電圧を入力し、第１の入力端子ＩＮ１から第２の非中空参照画素４ｂの出力電圧を入力して第２の出力信号を出力する。

【0024】

図９は、実施の形態２に係る撮像装置の差動増幅器の後段を示す図である。差動増幅器６の後段にＡＤコンバータ９と反転平均回路１０が接続されている。ＡＤコンバータ９と反転平均回路１０はＡＳＩＣで構成したり、センサＩＣに内蔵したりすることが可能である。ＡＤコンバータ９は、差動増幅器６の出力電圧の大きさをデジタル信号にする。デジタル化された第１の出力信号を反転平均回路１０のＡに入力し、第２の出力信号を反転平均回路１０のＢに入力する。反転平均回路１０は、差動増幅器６の第１の出力信号を反転したものと第２の出力信号との平均を求める。

【0025】

図１０は、実施の形態２に係る撮像装置の機能を示す図である。差動増幅器６には製造ばらつきが存在するため、差動増幅器６の入力側に余分な電圧であるＤＣオフセットが追加される。これにより、差動増幅器６の出力電圧ＶｏｐにＤＣオフセットの成分が追加される。そこで、第１の出力信号を反転したものと第２の出力信号との平均を求める。これにより、ＤＣオフセットの成分をキャンセルすることができる。従って被写体温度の測定精度が向上する。

【0026】

実施の形態３．
図１１は、実施の形態３に係る撮像装置を示す平面図である。第１のスイッチ１１ａは、第１の中空画素３ａ及び第２の中空画素３ｂを第１の入力端子ＩＮ１と第２の入力端子ＩＮ２の一方に接続する。第２のスイッチ１１ｂは、第１の非中空参照画素４ａ及び第２の非中空参照画素４ｂを第１の入力端子ＩＮ１と第２の入力端子ＩＮ２の他方に接続する。

【0027】

第１のスイッチ１１ａ及び第２のスイッチ１１ｂを切り替えることにより、差動増幅器６は、第１の入力端子ＩＮ１から第１の中空画素３ａの出力電圧を入力し、第２の入力端子ＩＮ２から第１の非中空参照画素４ａの出力電圧を入力して第１の出力信号を出力する。また、第１のスイッチ１１ａ及び第２のスイッチ１１ｂを切り替えることにより差動増幅器６は、第２の入力端子ＩＮ２から第２の中空画素３ｂの出力電圧を入力し、第１の入力端子ＩＮ１から第２の非中空参照画素４ｂの出力電圧を入力して第２の出力信号を出力する。反転平均回路１０は、第１の出力信号を反転したものと第２の出力信号との平均を求める。これにより、実施の形態２と同様の効果を得ることができる。

【0028】

実施の形態４．
図１２は、実施の形態４に係る撮像装置を示す回路図である。遮光された領域１２に配置された中空参照画素３´及び非中空参照画素４´の出力電圧をそれぞれオペアンプ１３に入力する。中空参照画素３´の構造は中空画素３と同じである。非中空参照画素４´の構造は非中空参照画素４と同じである。電流源５は、中空参照画素３´に基準となるバイアス電流Ｉｂｉａｓ１を流す。オペアンプ１３の出力を電流源５のトランジスタ１４に入力して非中空参照画素４´のバイアス電流Ｉｂｉａｓ２を制御する。即ち、電流源５は、オペアンプ１３の出力に応じてバイアス電流Ｉｂｉａｓ２を制御して、遮光された領域１２に配置された中空参照画素３´及び非中空参照画素４´の出力電圧が同じになるようにする（図７参照）。なお、バイアス電流Ｉｂｉａｓ２を基準として、オペアンプ１３の出力に応じてバイアス電流Ｉｂｉａｓ１を制御してもよい。

【0029】

遮光された領域１２の中空参照画素３´及び非中空参照画素４´と同じ又は比例した電流をカレントミラーなどにより、遮光されていない画素アレイ部の中空画素３及び非中空参照画素４にそれぞれ流す。これにより、差動増幅器６に入力される電位差が小さくなるため、差動増幅器６の飽和を回避することができる。その他の構成及び効果は実施の形態１と同様である。

【0030】

実施の形態５．
図１３は、実施の形態５に係る撮像装置を示す平面図である。本実施の形態では、実施の形態１の偶数列の中空画素３と非中空参照画素４を入れ替え、その隣の奇数列の中空画素３と非中空参照画素４を共用する。即ち、実施の形態１の構成において、互いに隣接した画素２同士で非中空参照画素４を共有している。これにより、各画素２における非中空参照画素４の占有面積が小さくなるため、中空画素３の面積を広げることができる。

【0031】

図１４は、実施の形態５に係る撮像装置の変形例を示す平面図である。実施の形態２の構成において、互いに隣接した画素２同士で非中空参照画素４を共有している。これにより、各画素２における非中空参照画素４の占有面積が小さくなるため、中空画素３の面積を広げることができる。

【符号の説明】

【0032】

１ 半導体チップ、２ 画素、２ａ 第１の領域、２ｂ 第２の領域、３ 中空画素、３ａ 第１の中空画素、３ｂ 第２の中空画素、４ 非中空参照画素、４ａ 第１の非中空参照画素、４ｂ 第２の非中空参照画素、５ 電流源、６ 差動増幅器、１０ 反転平均回路、１１ａ 第１のスイッチ、１１ｂ 第２のスイッチ、１３ オペアンプ、ＩＮ１ 第１の入力端子、ＩＮ２ 第２の入力端子

【要約】

半導体チップ（１）に複数の画素（２）が行列状に形成されている。各画素（２）は、互いに隣接した中空画素（３）と非中空参照画素（４）とを有する。差動増幅器（６）は、隣接する中空画素（３）と非中空参照画素（４）の出力電圧差を増幅する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】