(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-04
(45)【発行日】2023-12-12
(54)【発明の名称】表示装置及び表示装置の駆動方法
(51)【国際特許分類】
G09G 3/3233 20160101AFI20231205BHJP
G09G 3/20 20060101ALI20231205BHJP
【FI】
G09G3/3233
G09G3/20 642A
G09G3/20 670K
G09G3/20 612E
G09G3/20 612J
G09G3/20 611H
G09G3/20 641E
(21)【出願番号】P 2019116370
(22)【出願日】2019-06-24
【審査請求日】2022-06-24
(31)【優先権主張番号】10-2018-0173938
(32)【優先日】2018-12-31
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】512187343
【氏名又は名称】三星ディスプレイ株式會社
【氏名又は名称原語表記】Samsung Display Co.,Ltd.
【住所又は居所原語表記】1, Samsung-ro, Giheung-gu, Yongin-si, Gyeonggi-do, Republic of Korea
(74)【代理人】
【識別番号】110002619
【氏名又は名称】弁理士法人PORT
(72)【発明者】
【氏名】キム ホン ソ
(72)【発明者】
【氏名】グ ボン ソク
(72)【発明者】
【氏名】ぺ ウミ
【審査官】西島 篤宏
(56)【参考文献】
【文献】特開2005-148751(JP,A)
【文献】特開2006-267766(JP,A)
【文献】特開2005-326830(JP,A)
【文献】米国特許出願公開第2018/0226028(US,A1)
【文献】特開2017-135697(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
G09G 3/00 - 3/38
H10K 50/10
H10K 59/10
H05B 33/12
G09F 9/30
G09F 9/302
(57)【特許請求の範囲】
【請求項1】
第1の発光素子及び第2の発光素子を有する複数のピクセル回路を含む表示パネルと、
前記第1の発光素子の第1の電極及び前記第2の発光素子の第1の電極に、ハイ電源電圧を印加し、前記第1の発光素子の第2の電極に、第1のロウ電源電圧を印加し、前記第2の発光素子の第2の電極に、第2のロウ電源電圧を印加する電源電圧生成部とを含み、
第1のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第1のロウ電源電圧は、ロウレベルを有し、前記第2のロウ電源電圧は、ハイレベルを有し、
第2のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第1のロウ電源電圧は、ハイレベルを有し、前記第2のロウ電源電圧は、ロウレベルを有し、
前記第1のフレームの前記エミッション区間における前記ハイ電源電圧の波形は、前記第2のフレームの前記エミッション区間における前記ハイ電源電圧の波形と相異
し、
前記第1のフレームの前記エミッション区間における前記ハイ電源電圧は、前記ハイレベルを保持し、
前記第2のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きいオーバードライブレベルを有することを特徴とする表示装置。
【請求項2】
前記第1のフレームの前記エミッション区間では、前記第1の発光素子が発光し、前記第1の発光素子は、赤発光素子又は青発光素子であり、
前記第2のフレームの前記エミッション区間では、前記第2の発光素子が発光し、前記第2の発光素子は、緑発光素子であることを特徴とする請求項
1に記載の表示装置。
【請求項3】
前記第2のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記オーバードライブレベルを有する複数のパルスを含むことを特徴とする請求項
1に記載の表示装置。
【請求項4】
第1の発光素子及び第2の発光素子を有する複数のピクセル回路を含む表示パネルと、
前記第1の発光素子の第1の電極及び前記第2の発光素子の第1の電極に、ハイ電源電圧を印加し、前記第1の発光素子の第2の電極に、第1のロウ電源電圧を印加し、前記第2の発光素子の第2の電極に、第2のロウ電源電圧を印加する電源電圧生成部とを含み、
第1のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第1のロウ電源電圧は、ロウレベルを有し、前記第2のロウ電源電圧は、ハイレベルを有し、
第2のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第1のロウ電源電圧は、ハイレベルを有し、前記第2のロウ電源電圧は、ロウレベルを有し、
前記第1のフレームの前記エミッション区間における前記ハイ電源電圧の波形は、前記第2のフレームの前記エミッション区間における前記ハイ電源電圧の波形と相異し、
前記第1のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きい第1のオーバードライブレベルを有し、
前記第2のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記第1のオーバードライブレベルよりも大きい第2のオーバードライブレベルを有することを特徴とす
る表示装置。
【請求項5】
前記第1のフレームの前記エミッション区間では、前記第1の発光素子が発光し、前記第1の発光素子は、赤発光素子又は青発光素子であり、
前記第2のフレームの前記エミッション区間では、前記第2の発光素子が発光し、前記第2の発光素子は、緑発光素子であることを特徴とする請求項
4に記載の表示装置。
【請求項6】
前記第1のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記第1のオーバードライブレベルを有する複数のパルスを有し、
前記第2のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記第2のオーバードライブレベルを有する複数のパルスを有することを特徴とする請求項
4に記載の表示装置。
【請求項7】
前記ピクセル回路は、更に、
第1のノードに接続される制御電極、前記ハイ電源電圧が印加される入力電極、及び前
記第1の発光素子の前記第1の電極に接続される出力電極を有する第1のスイッチング素子と、
ゲート補償信号が印加される制御電極、第3のスイッチング素子の出力電極に接続される入力電極、及び前記第1の発光素子の前記第1の電極に接続される出力電極を有する第2のスイッチング素子と、
ゲート書込み信号が印加される制御電極、前記第1のノードに接続される入力電極、及び前記第2のスイッチング素子の前記入力電極に接続される前記出力電極を有する前記第3のスイッチング素子とを含むことを特徴とする請求項1に記載の表示装置。
【請求項8】
前記ピクセル回路は、更に、
初期化電圧が印加される第1の電極、及び前記第1のノードに接続される第2の電極を有する第1のキャパシタと、
前記第3のスイッチング素子の前記出力電極に接続される第1の電極、及びデータラインに接続される第2の電極を有する第2のキャパシタとを含むことを特徴とする請求項
7に記載の表示装置。
【請求項9】
前記表示パネルは、
赤を有する第1のサブピクセル、緑を有する第2のサブピクセル、青を有する第3のサブピクセル、及び緑を有する第4のサブピクセルを有する第1のサブピクセル行と、
青を有する第5のサブピクセル、緑を有する第6のサブピクセル、赤を有する第7のサブピクセル、及び緑を有する第8のサブピクセルを有する第2のサブピクセル行とを含むことを特徴とする請求項1に記載の表示装置。
【請求項10】
前記表示パネルは、更に、
前記第1のサブピクセル、前記第2のサブピクセル、前記第5のサブピクセル、及び前記第6のサブピクセルに接続される第1のデータラインと、
前記第3のサブピクセル、前記第4のサブピクセル、前記第7のサブピクセル、及び前記第8のサブピクセルに接続される第2のデータラインとを含むことを特徴とする請求項
9に記載の表示装置。
【請求項11】
前記第1のフレームの前記エミッション区間に先行する前記第1のフレームのプログラミング区間において、前記ハイ電源電圧はロウレベルを有し、前記第1のロウ電源電圧は、前記ハイレベルを有し、前記第2のロウ電源電圧は、前記ハイレベルを有することを特徴とする請求項1に記載の表示装置。
【請求項12】
前記第1のフレームの前記エミッション区間に後行する前記第2のフレームのオン・バイアス区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第1のロウ電源電圧は、前記ハイレベルを有し、前記第2のロウ電源電圧は、前記ハイレベルを有することを特徴とする請求項
11に記載の表示装置。
【請求項13】
第1の発光素子及び第2の発光素子を有する複数のピクセル回路を含む表示パネルと、
前記第1の発光素子及び前記第2の発光素子に電気的に接続されたデータラインと、
前記データラインに電気的に接続され、前記第2の発光素子を発光させるための第1の映像データに対応するデータ電圧を増加させて、増加させたデータ電圧を前記データラインに印加するデータ駆動部と、
前記第1の発光素子の第1の電極及び前記第2の発光素子の第1の電極にハイ電源電圧を印加し、前記第1の発光素子の第2の電極に第1のロウ電源電圧を印加し、前記第2の発光素子の第2の電極に第2のロウ電源電圧を印加する電源電圧生成部とを含み、
第1のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第1のロウ電源電圧は、ロウレベルを有し、前記第2のロウ電源電圧は、ハイレベルを有し、
第2のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第1のロウ電源電圧は、ハイレベルを有し、前記第2のロウ電源電圧は、ロウレベルを有し、
前記第1のフレームの前記エミッション区間における前記第1のロウ電源電圧の波形は、前記第2のフレームの前記エミッション区間における前記第2のロウ電源電圧の波形と相異する
し、
前記第2のフレームにおいて、前記第2のフレームの前記エミッション区間より前の区間で、前記第1の映像データに対応するデータ電圧を増加させて、増加させたデータ電圧を前記データラインに印加することを特徴とする表示装置。
【請求項14】
前記第1のフレームの前記エミッション区間では、前記第1の発光素子が発光し、前記第1の発光素子は、赤発光素子又は青発光素子であり、
前記第2のフレームの前記エミッション区間では、前記第2の発光素子が発光し、前記第2の発光素子は、緑発光素子であることを特徴とする請求項
13に記載の表示装置。
【請求項15】
第1の発光素子の第1の電極及び第2の発光素子の第1の電極にハイ電源電圧を印加するステップと、
前記第1の発光素子の第2の電極に、第1のロウ電源電圧を印加するステップと、
前記第2の発光素子の第2の電極に、第2のロウ電源電圧を印加するステップとを含み、
第1のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第1のロウ電源電圧は、ロウレベルを有し、前記第2のロウ電源電圧は、ハイレベルを有し、
第2のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第1のロウ電源電圧は、ハイレベルを有し、前記第2のロウ電源電圧は、ロウレベルを有し、
前記第1のフレームの前記エミッション区間における前記ハイ電源電圧の波形は、前記第2のフレームの前記エミッション区間における前記ハイ電源電圧の波形と相異
し、
前記第1のフレームの前記エミッション区間における前記ハイ電源電圧は、前記ハイレベルを保持し、
前記第2のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きいオーバードライブレベルを有することを特徴とする表示装置の駆動方法。
【請求項16】
前記第1のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きい第1のオーバードライブレベルを有し、
前記第2のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記第1のオーバードライブレベルよりも大きい第2のオーバードライブレベルを有することを特徴とする請求項
15に記載の表示装置の駆動方法。
【請求項17】
前記表示装置のピクセル回路は、
前記第1の発光素子と、
前記第2の発光素子と、
第1のノードに接続される制御電極、前記ハイ電源電圧が印加される入力電極、及び前記第1の発光素子の前記第1の電極に接続される出力電極を有する第1のスイッチング素子と、
ゲート補償信号が印加される制御電極、第3のスイッチング素子の出力電極に接続される入力電極、及び前記第1の発光素子の前記第1の電極に接続される出力電極を有する第2のスイッチング素子と、
ゲート書込み信号が印加される制御電極、前記第1のノードに接続される入力電極、及び前記第2のスイッチング素子の前記入力電極に接続される前記出力電極を有する前記第3のスイッチング素子とを含むことを特徴とする請求項
15に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置及び表示装置の駆動方法に関し、より詳しくは、ムラを防止し、表示品質を改善し、ピクセル回路の寿命の急激な低下を抑制する表示装置及び表示装置の駆動方法に関する。
【背景技術】
【0002】
一般に、表示装置は、表示パネル及び表示パネル駆動部を含む。前記表示パネルは、複数のゲートラインと、複数のデータラインと、前記複数のゲートライン及び前記複数のデータラインに接続される複数のピクセル回路とを含む。前記ピクセル回路は、発光素子を含む。前記表示パネル駆動部は、前記複数のゲートラインにゲート信号を供するゲート駆動部と、前記データラインにデータ電圧を供するデータ駆動部と、前記発光素子の電源電圧を印加する電源電圧生成部とを含む。
【0003】
前記発光素子の電流のリークによって、低階調でムラが目視されることがある。前記ムラによって、表示パネルの表示品質が低下することがある。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の解決しようとする技術的課題は、表示品質を改善し、ピクセル回路の寿命の急激な低下を抑制する表示装置を提供することである。
【0005】
また、本発明の解決しようとする技術的課題は、前記表示装置の駆動方法を提供することである。
【課題を解決するための手段】
【0006】
本発明の一実施形態による表示装置は、表示パネルと、電源電圧生成部とを含む。前記表示パネルは、第1の発光素子及び第2の発光素子を有する複数のピクセル回路を含む。前記電源電圧生成部は、前記第1の発光素子の第1の電極及び前記第2の発光素子の第1の電極に、ハイ電源電圧を印加し、前記第1の発光素子の第2の電極に、第1のロウ電源電圧を印加し、前記第2の発光素子の第2の電極に、第2のロウ電源電圧を印加する。第1のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第1のロウ電源電圧は、ロウレベルを有し、前記第2のロウ電源電圧は、ハイレベルを有する。第2のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第1のロウ電源電圧は、ハイレベルを有し、前記第2のロウ電源電圧は、ロウレベルを有する。前記第1のフレームの前記エミッション区間における前記ハイ電源電圧の波形は、前記第2のフレームの前記エミッション区間における前記ハイ電源電圧の波形と相異する。
【0007】
前記第1のフレームの前記エミッション区間における前記ハイ電源電圧は、前記ハイレベルを保持する。前記第2のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きいオーバードライブレベルを有してもよい。
【0008】
前記第1のフレームの前記エミッション区間では、前記第1の発光素子が発光する。前記第1の発光素子は、赤発光素子又は青発光素子である。前記第2のフレームの前記エミッション区間では、前記第2の発光素子が発光する。前記第2の発光素子は、緑発光素子であってもよい。
【0009】
前記第2のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記オーバードライブレベルを有する複数のパルスを含んでもよい。
【0010】
前記第1のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きい第1のオーバードライブレベルを有する。前記第2のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記第1のオーバードライブレベルよりも大きい第2のオーバードライブレベルを有してもよい。
【0011】
前記第1のフレームの前記エミッション区間では、前記第1の発光素子が発光する、前記第1の発光素子は、赤発光素子又は青発光素子である。前記第2のフレームの前記エミッション区間では、前記第2の発光素子が発光する。前記第2の発光素子は、緑発光素子であってもよい。
【0012】
前記第1のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記第1のオーバードライブレベルを有する複数のパルスを有する。前記第2のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記第2のオーバードライブレベルを有する複数のパルスを有してもよい。
【0013】
前記ピクセル回路は、更に、第1のノードに接続される制御電極、前記ハイ電源電圧が印加される入力電極、及び前記第1の発光素子の前記第1の電極に接続される出力電極を有する第1のスイッチング素子と、ゲート補償信号が印加される制御電極、第3のスイッチング素子の出力電極に接続される入力電極、及び前記第1の発光素子の前記第1の電極に接続される出力電極を有する第2のスイッチング素子と、ゲート書込み信号が印加される制御電極、前記第1のノードに接続される入力電極、及び前記第2のスイッチング素子の前記入力電極に接続される前記出力電極を有する前記第3のスイッチング素子とを含んでもよい。
【0014】
前記ピクセル回路は、更に、初期化電圧が印加される第1の電極、及び前記第1のノードに接続される第2の電極を有する第1のキャパシタと、前記第3のスイッチング素子の前記出力電極に接続される第1の電極、及びデータラインに接続される第2の電極を有する第2のキャパシタとを含んでもよい。
【0015】
前記表示パネルは、赤を有する第1のサブピクセル、緑を有する第2のサブピクセル、青を有する第3のサブピクセル、及び緑を有する第4のサブピクセルを有する第1のサブピクセル行と、青を有する第5のサブピクセル、緑を有する第6のサブピクセル、赤を有する第7のサブピクセル、及び緑を有する第8のサブピクセルを有する第2のサブピクセル行とを含んでもよい。
【0016】
前記表示パネルは、更に、前記第1のサブピクセル、前記第2のサブピクセル、前記第5のサブピクセル、及び前記第6のサブピクセルに接続される第1のデータラインと、前記第3のサブピクセル、前記第4のサブピクセル、前記第7のサブピクセル、及び前記第8のサブピクセルに接続される第2のデータラインとを含んでもよい。
【0017】
前記第1のフレームの前記エミッション区間に先行する前記第1のフレームのプログラミング区間において、前記ハイ電源電圧はロウレベルを有し、前記第1のロウ電源電圧は、前記ハイレベルを有し、前記第2のロウ電源電圧は、前記ハイレベルを有してもよい。
【0018】
前記第1のフレームの前記エミッション区間に後行する前記第2のフレームのオン・バイアス区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第1のロウ電源電圧は、前記ハイレベルを有し、前記第2のロウ電源電圧は、前記ハイレベルを有してもよい。
【0019】
本発明の一実施形態による表示装置は、表示パネルと、電源電圧生成部とを含む。前記表示パネルは、第1の発光素子及び第2の発光素子を有する複数のピクセル回路を含む。前記電源電圧生成部は、前記第1の発光素子の第1の電極及び前記第2の発光素子の第1の電極にハイ電源電圧を印加し、前記第1の発光素子の第2の電極に第1のロウ電源電圧を印加し、前記第2の発光素子の第2の電極に第2のロウ電源電圧を印加する。第1のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第1のロウ電源電圧は、ロウレベルを有し、前記第2のロウ電源電圧は、ハイレベルを有する。第2のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第1のロウ電源電圧は、ハイレベルを有し、前記第2のロウ電源電圧は、ロウレベルを有する。前記第1のフレームの前記エミッション区間における前記第1のロウ電源電圧の波形は、前記第2のフレームの前記エミッション区間における前記第2のロウ電源電圧の波形と相異する。
【0020】
前記第2のフレームの前記エミッション区間における前記第2のロウ電源電圧が前記ロウレベルを有する第2のロウ区間の幅は、前記第1のフレームの前記エミッション区間における前記第1のロウ電源電圧が前記ロウレベルを有する第1のロウ区間の幅よりも小さくてもよい。
【0021】
前記第1のフレームの前記エミッション区間では、前記第1の発光素子が発光する。前記第1の発光素子は、赤発光素子又は青発光素子である。前記第2のフレームの前記エミッション区間では、前記第2の発光素子が発光する。前記第2の発光素子は、緑発光素子であってもよい。
【0022】
本発明の一実施形態による表示装置の駆動方法は、第1の発光素子の第1の電極及び第2の発光素子の第1の電極にハイ電源電圧を印加するステップと、前記第1の発光素子の第2の電極に、第1のロウ電源電圧を印加するステップと、前記第2の発光素子の第2の電極に、第2のロウ電源電圧を印加するステップとを含む。第1のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第1のロウ電源電圧は、ロウレベルを有し、前記第2のロウ電源電圧は、ハイレベルを有する。第2のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第1のロウ電源電圧は、ハイレベルを有し、前記第2のロウ電源電圧は、ロウレベルを有する。前記第1のフレームの前記エミッション区間における前記ハイ電源電圧の波形は、前記第2のフレームの前記エミッション区間における前記ハイ電源電圧の波形と相異する。
【0023】
前記第1のフレームの前記エミッション区間における前記ハイ電源電圧は、前記ハイレベルを保持する。前記第2のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きいオーバードライブレベルを有してもよい。
【0024】
前記第1のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きい第1のオーバードライブレベルを有する。前記第2のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記第1のオーバードライブレベルよりも大きい第2のオーバードライブレベルを有してもよい。
【0025】
前記表示装置のピクセル回路は、前記第1の発光素子と、前記第2の発光素子と、第1のノードに接続される制御電極、前記ハイ電源電圧が印加される入力電極、及び前記第1の発光素子の前記第1の電極に接続される出力電極を有する第1のスイッチング素子と、ゲート補償信号が印加される制御電極、第3のスイッチング素子の出力電極に接続される入力電極、及び前記第1の発光素子の前記第1の電極に接続される出力電極を有する第2のスイッチング素子と、ゲート書込み信号が印加される制御電極、前記第1のノードに接続される入力電極、及び前記第2のスイッチング素子の前記入力電極に接続される前記出力電極を有する前記第3のスイッチング素子とを含んでもよい。
【発明の効果】
【0026】
本発明の一実施形態による表示装置及び表示装置の駆動方法によると、エミッション初期区間において、ハイ電源電圧を高く印加し、低階調での画素均一性を改善することができる。また、特定の色の発光素子に対応し、選択的にオーバードライブを適用する、又は、色によって異なる程度でオーバードライブを適用し、画素均一性を改善し、特定の色の発光素子の発光遅れを改善し、特定の色の発光素子の寿命の短縮を防止することができる。
【0027】
よって、表示パネルの表示品質を改善し、且つ、表示装置の寿命の急激な低下を抑制することができる。
【図面の簡単な説明】
【0028】
【
図1】
図1は、本発明の一実施形態による表示装置を示すブロック図である。
【
図3】
図3は、
図2におけるピクセル回路を示す回路図である。
【
図4】
図4は、
図2におけるピクセル回路に印加される信号を示すタイミング図である。
【
図5】
図5は、オン・バイアス区間において、
図2におけるピクセル回路の動作を示す回路図である。
【
図6】
図6は、イニシャル区間において、
図2におけるピクセル回路の動作を示す回路図である。
【
図7】
図7は、補償区間において、
図2におけるピクセル回路の動作を示す回路図である。
【
図8】
図8は、第1の保持区間において、
図2におけるピクセル回路の動作を示す回路図である。
【
図9】
図9は、プログラミング区間において、
図2におけるピクセル回路の動作を示す回路図である。
【
図10】
図10は、エミッション区間において、
図2におけるピクセル回路の動作を示す回路図である。
【
図11】
図11は、本発明の一実施形態によるピクセル回路に印加される信号を示すタイミング図である。
【
図12】
図12は、本発明の一実施形態によるピクセル回路に印加される信号を示すタイミング図である。
【発明を実施するための形態】
【0029】
以下、添付の図面を参照して、本発明をより詳しく説明する。
【0030】
図1は、本発明の一実施形態による表示装置を示すブロック図である。
【0031】
図1に示すように、前記表示装置は、表示パネル100と、表示パネル駆動部とを含む。前記表示パネル駆動部は、駆動制御部200と、ゲート駆動部300と、ガンマ基準電圧生成部400と、データ駆動部500と、電源電圧生成部600とを含む。
【0032】
前記表示パネル100は、映像を表示する表示部と、前記表示部に隣接して配置される周辺部とを含む。
【0033】
前記表示パネル100は、複数のゲートライン(GL)と、複数のデータライン(DL)と、前記ゲートライン(GL)と前記データライン(DL)のそれぞれに電気的に接続された複数のピクセルとを含む。前記ゲートライン(GL)は、第1の方向(D1)に延在し、前記データライン(DL)は、前記第1の方向(D1)と交差する第2の方向(D2)に延在する。
【0034】
前記駆動制御部200は、外部の装置(図示せず)から入力映像データ(IMG)及び入力制御信号(CONT)を受信する。例えば、前記入力映像データ(IMG)は、赤映像データ、緑映像データ、及び青映像データを含む。前記入力映像データ(IMG)は、白映像データを含むことができる。前記入力映像データ(IMG)は、マゼンタ映像データ、黄(yellow)映像データ、及びシアン映像データも含むことができる。前記入力制御信号(CONT)は、マスタークロック信号、データイネーブル信号を含む。更に、前記入力制御信号(CONT)は、垂直同期信号及び水平同期信号を含む。
【0035】
前記駆動制御部200は、前記入力映像データ(IMG)及び前記入力制御信号(CONT)を基に、第1の制御信号(CONT1)、第2の制御信号(CONT2)、第3の制御信号(CONT3)、第4の制御信号(CONT4)、及びデータ信号(DATA)を生成する。
【0036】
また、前記駆動制御部200は、前記入力制御信号(CONT)を基に、前記ゲート駆動部300の動作を制御するための前記第1の制御信号(CONT1)を生成して、前記ゲート駆動部300に出力する。前記第1の制御信号(CONT1)は、垂直開始信号及びゲートクロック信号を含む。
【0037】
更に、前記駆動制御部200は、前記入力制御信号(CONT)を基に、前記データ駆動部500の動作を制御するための前記第2の制御信号(CONT2)を生成して、前記データ駆動部500に出力する。前記第2の制御信号(CONT2)は、水平開始信号及びロード信号を含む。
【0038】
前記駆動制御部200は、前記入力映像データ(IMG)を基に、データ信号(DATA)を生成する。前記駆動制御部200は、前記データ信号(DATA)を、前記データ駆動部500に出力する。
【0039】
また、前記駆動制御部200は、前記入力制御信号(CONT)を基に、前記ガンマ基準電圧生成部400の動作を制御するための前記第3の制御信号(CONT3)を生成して、前記ガンマ基準電圧生成部400に出力する。
【0040】
更に、前記駆動制御部200は、前記入力制御信号(CONT)を基に、前記電源電圧生成部600の動作を制御するための前記第4の制御信号(CONT4)を生成して、前記電源電圧生成部600に出力する。
【0041】
前記ゲート駆動部300は、前記駆動制御部200から入力された前記第1の制御信号(CONT1)に応答して、前記ゲートライン(GL)を駆動するためのゲート信号を生成する。前記ゲート駆動部300は、前記ゲート信号を前記ゲートライン(GL)に順次出力する。
【0042】
また、前記ゲート駆動部300は、前記表示パネル100に直接マウントされるか、テープキャリアパッケージ(tape carrier package:TCP)の形態で、前記表示パネル100に接続される。一方、前記ゲート駆動部300は、前記表示パネル100の前記周辺部に集積される。
【0043】
前記ガンマ基準電圧生成部400は、前記駆動制御部200から入力された前記第3の制御信号(CONT3)に応答して、ガンマ基準電圧(VGREF)を生成する。前記ガンマ基準電圧生成部400は、前記ガンマ基準電圧(VGREF)を、前記データ駆動部500に提供する。前記ガンマ基準電圧(VGREF)は、それぞれのデータ信号(DATA)に対応する値を有する。
【0044】
本発明の一実施形態において、前記ガンマ基準電圧生成部400は、前記駆動制御部200内に配置されるか、前記データ駆動部500内に配置される。
【0045】
前記データ駆動部500は、前記駆動制御部200から、前記第2の制御信号(CONT2)及び前記データ信号(DATA)を入力され、前記ガンマ基準電圧生成部400から前記ガンマ基準電圧(VGREF)を入力される。前記データ駆動部500は、前記データ信号(DATA)を、前記ガンマ基準電圧(VGREF)を用いて、アナログ形態のデータ電圧に変換する。前記データ駆動部500は、前記データ電圧を、前記データライン(DL)に出力する。
【0046】
また、前記データ駆動部500は、前記表示パネル100に直接マウントされるか、テープキャリアパッケージ(TCP)の形態で、前記表示パネル100に接続される。一方、前記データ駆動部500は、前記表示パネル100の前記周辺部に集積される。
【0047】
前記電源電圧生成部600は、前記第4の制御信号(CONT4)を入力される。前記電源電圧生成部600は、前記第4の制御信号(CONT4)に応答して、前記表示パネル100の電源電圧を生成して、前記表示パネル100に出力する。例えば、前記電源電圧生成部600は、前記表示パネル100の発光素子のハイ電源電圧及びロウ電源電圧を生成して、前記表示パネル100に出力する。
【0048】
また、前記電源電圧生成部600は、前記ゲート駆動部300の電源電圧を生成して、前記ゲート駆動部300に出力する。例えば、前記電源電圧生成部600は、ゲートオン電圧及びゲートオフ電圧を生成して、前記ゲート駆動部300に出力する。
【0049】
更に、前記電源電圧生成部600は、前記データ駆動部500の電源電圧を生成して、前記データ駆動部500に出力する。
【0050】
前記電源電圧生成部600は、前記駆動制御部200の電源電圧を生成し、前記駆動制御部200に出力する。
【0051】
【0052】
図1及び
図2に示しているように、前記表示パネル100は、マトリックス状で配置されるサブピクセルを含む。
【0053】
例えば、前記表示パネル100は、行方向及び列方向に繰り返されるサブピクセル繰返しグループを含む。例えば、前記サブピクセル繰返しグループは、2行4列の8個のサブピクセルを含む。
【0054】
前記サブピクセル繰返しグループは、赤を有する第1のサブピクセル、緑を有する第2のサブピクセル、青を有する第3のサブピクセル、及び緑を有する第4のサブピクセルを含む第1のサブピクセル行と、青を有する第5のサブピクセル、緑を有する第6のサブピクセル、赤を有する第7のサブピクセル、及び緑を有する第8のサブピクセルを含む第2のサブピクセル行とを含む。
【0055】
前記表示パネル100の第1のデータライン(DL1)は、前記第1のサブピクセル、前記第2のサブピクセル、前記第5のサブピクセル、及び前記第6のサブピクセルに接続される。前記表示パネル100の第2のデータライン(DL2)は、前記第3のサブピクセル、前記第4のサブピクセル、前記第7のサブピクセル、及び前記第8のサブピクセルに接続される。
【0056】
第1のサブピクセル列に沿って、赤サブピクセル及び青サブピクセルが交互に配置され、第2のサブピクセル列に沿って、緑サブピクセルが配置され、第3のサブピクセル列に沿って、青サブピクセル及び赤サブピクセルが交互に配置され、第4のサブピクセル列に沿って、緑サブピクセルが配置される。
【0057】
本発明の一実施形態において、隣接する2つのサブピクセルは、1つのピクセル回路(PC)を形成する。
【0058】
【0059】
図1乃至
図3に示しているように、前記ピクセル回路(PC)は、第1の発光素子(OL1)及び第2の発光素子(L2)を含む。前記第1の発光素子(OL1)の第1の電極、及び前記第2の発光素子(OL2)の第1の電極は、互いに接続される。
【0060】
例えば、前記第1の発光素子(OL1)は、赤発光素子であり、前記第2の発光素子(OL2)は、緑発光素子である。例えば、前記第1の発光素子(OL1)は、青発光素子であり、前記第2の発光素子(OL2)は、緑発光素子である。前記ピクセル回路(PC)が、
図2の第1のサブピクセル及び第2のサブピクセルを含む場合、前記第1の発光素子(OL1)は、赤発光素子であり、前記第2の発光素子(OL2)は、緑発光素子である。前記ピクセル回路(PC)が、
図2の第3のサブピクセル及び第4のサブピクセルを含む場合、前記第1の発光素子(OL1)は、青発光素子であり、前記第2の発光素子(OL2)は、緑発光素子である。
【0061】
前記電源電圧生成部600は、前記第1の発光素子(OL1)の第1の電極、及び前記第2の発光素子(OL2)の第1の電極に、ハイ電源電圧(ELVDD)を印加し、前記第1の発光素子(OL1)の第2の電極に、第1のロウ電源電圧(ELVDSS1)を印加し、前記第2の発光素子(OL2)の第2の電極に、第2のロウ電源電圧(ELVDSS2)を印加する。
【0062】
前記ピクセル回路(PC)は、第1のノードに接続される制御電極、前記ハイ電源電圧(ELVDD)が印加される入力電極、及び前記第1の発光素子(OL1)の前記第1の電極に接続される出力電極を含む第1のスイッチング素子(T1)と、ゲート補償信号(GC)が印加される制御電極、第3のスイッチング素子(T3)の出力電極に接続される入力電極、及び前記第1の発光素子(OL1)の前記第1の電極に接続される出力電極を含む第2のスイッチング素子(T2)と、ゲート書込み信号(GW)が印加される制御電極、前記第1のノードに接続される入力電極、及び前記第2のスイッチング素子(T2)の前記入力電極に接続される前記出力電極を含む前記第3のスイッチング素子(T3)とを更に含む。
【0063】
前記ピクセル回路は、初期化電圧(VINIT)が印加される第1の電極、及び前記第1のノードに接続される第2の電極を含む第1のキャパシター(CST)と、前記第3のスイッチング素子(T3)の前記出力電極に接続される第1の電極、及びデータライン(DL1)に接続される第2の電極を含む第2のキャパシター(CPR)とを更に含む。
【0064】
図4は、
図2におけるピクセル回路(PC)に印加される信号を示すタイミング図である。
図5は、オン・バイアス区間において、
図2におけるピクセル回路(PC)の動作を示す回路図である。
図6は、イニシャル区間において、
図2におけるピクセル回路(PC)の動作を示す回路図である。
図7は、補償区間において、
図2におけるピクセル回路(PC)の動作を示す回路図である。
図8は、第1の保持区間において、
図2におけるピクセル回路(PC)の動作を示す回路図である。
図9は、プログラミング区間において、
図2におけるピクセル回路(PC)の動作を示す回路図である。
図10は、エミッション区間において、
図2におけるピクセル回路(PC)の動作を示す回路図である。
【0065】
図1乃至
図10に示しているように、前記ピクセル回路(PC)は、フレーム単位で駆動され、前記フレームは、オン・バイアス区間、イニシャル区間、補償区間、第1の保持区間、プログラミング区間、及びエミッション区間を有する。
【0066】
第1のフレームの間、前記ピクセル回路(PC)の第1の発光素子(OL1)が発光し、第2のフレームの間、前記ピクセル回路(PC)の第2の発光素子(OL2)が発光する。表示パネル100の全体的な観点からすると、前記第1のフレームの間、前記表示パネル100の赤及び青発光素子が発光し、前記第2のフレームの間、前記表示パネル100の緑発光素子が発光する。前記第1のフレーム及び前記第2のフレームを、第1のサブフレーム及び第2のサブフレームと称する。
【0067】
第1のフレームのエミッション区間において、前記第1の発光素子(OL1)及び前記第2の発光素子(OL2)に共通に印加されるハイ電源電圧は、ハイレベルを有し、前記第1の発光素子(OL1)に印加される第1のロウ電源電圧は、ロウレベルを有し、前記第2の発光素子(OL2)に印加される前記第2のロウ電源電圧は、ハイレベルを有する。発光素子は、ハイ電源電圧がハイレベルを有し、ロウ電源電圧がロウレベルを有することで発光する。前記第1のフレームのエミッション区間の間、前記第1の発光素子(OL1)は発光し、前記第2の発光素子(OL2)は、発光しない。
【0068】
第2のフレームのエミッション区間において、前記第1の発光素子(OL1)及び前記第2の発光素子(OL2)に共通に印加されるハイ電源電圧は、ハイレベルを有し、前記第1の発光素子(OL1)に印加される第1のロウ電源電圧は、ハイレベルを有し、前記第2の発光素子(OL2)に印加される前記第2のロウ電源電圧は、ロウレベルを有する。前記第2のフレームのエミッション区間の間、前記第2の発光素子(OL2)は発光し、前記第1の発光素子(OL1)は、発光しない。
【0069】
図5乃至
図10では、第1のフレームのオン・バイアス区間(ON BIAS)、イニシャル区間(INITIAL)、補償区間(VTH COMP)、第1の保持区間(HOLD1)、プログラミング区間(PROGRAMMING)、及びエミッション区間(EMISSION)を説明する。
図5乃至
図10には示していないが、前記区間の間、第2のロウ電源電圧(ELVDSS2)は、続けてハイレベルを保持する。
【0070】
前記オン・バイアス区間(ON BIAS)では、前記第1のスイッチング素子(T1)のヒステリシス(hysteresis)の改善のために、前記第1のスイッチング素子(T1)にオン・バイアス(VINIT=L)を印加する。また、前記オン・バイアス区間(ON BIAS)で前記第1の発光素子(OL1)が発光しないように、前記第1のロウ電源電圧(ELVSS)には、ハイレベルを印加する。
【0071】
前記イニシャル区間(INITIAL)では、初期化電圧(VINIT)、ゲート補償信号(GC)、及びゲート書き込み信号(GW)が全てロウレベルを有するので、前記第1のスイッチング素子(T1)、前記第2のスイッチング素子(T2)、及び前記第3のスイッチング素子(T3)が全て、オンにされる。前記ハイ電源電圧(ELVDD)は、ロウレベルを有し、前記ハイ電源電圧(ELVDD)のロウレベルが、前記第1のスイッチング素子(T1)の制御電極の電圧よりも大きく、前記イニシャル区間(INITIAL)で前記第1のスイッチング素子(T1)の制御電極が初期化される。
【0072】
前記補償区間(VTH COMP)では、前記第1のスイッチング素子(T1)のしきい値電圧が補償される。前記ハイ電源電圧(ELVDD)のレベルが再度ハイレベルに増加し、且つ、前記第1のスイッチング素子(T1)のダイオード接続で、前記第1のスイッチング素子(T1)のしきい値電圧が補償される。
【0073】
前記ハイ電源電圧のハイレベルをELVDD_Hとし、前記第1のスイッチング素子(T1)のしきい値電圧を|VTH|とすると、前記第1のスイッチング素子(T1)の制御電極の電圧は、 ELVDD_H-|VTH|である。
【0074】
第1の保持区間(HOLD1)で、前記ハイ電源電圧(ELVDD)のレベルは、再度、ロウレベルに減少し、前記ゲート補償信号(GC)、及び前記ゲート書込み信号(GW)は、全てハイレベルを有する。前記第1の保持区間(HOLD1)の間、前記第1のスイッチング素子(T1)の制御電極の電圧は、ELVDD_H-|VTH|で一時的に保持される。
【0075】
前記プログラミング区間(PROGRAMMING)では、前記データライン(DL1)を介して、データ電圧(VDATA)が、前記第1のスイッチング素子(T1)の制御電極に書き込まれる。前記プログラミング区間において、前記データライン(DL1)に前記データ電圧(VDATA)が印加され、前記ゲート補償信号(GC)は、ハイレベルを有し、前記ゲート書込み信号(GW)は、ロウレベルを有する。そこで、前記第2のスイッチング素子(T2)はオフにされ、前記第3のスイッチング素子(T3)はオンにされ、前記第1のスイッチング素子(T1)の制御電極の電圧は、ELVDD_H-|VTH|+aΔVDATAとなる。
【0076】
ここで、aは、前記第1のキャパシタ(CST)のキャパシタンス、及び前記第2のキャパシタ(CPR)のキャパシタンスで決められ、以下の式1の通りである。
【0077】
【0078】
前記プログラミング区間(PROGRAMMING)でも、前記第1の発光素子(OL1)は発光しないように、前記ハイ電源電圧(ELVDD)は、ロウレベルを有し、前記第1のロウ電源電圧(ELVDSS1)は、ハイレベルを有する。
【0079】
前記プログラミング区間(PROGRAMMING)で、複数のピクセル回路は、行に沿って順次プログラミングされ、前記プログラミング区間内で、前記データ電圧(VDATA)が書き込まれた後の区間を、第2の保持区間(HOLD2)と称する。
【0080】
前記エミッション区間(EMISSION)で、前記サブピクセルは同時発光する。前述したように、前記第1のフレームの前記エミッション区間(EMISSION)で、前記第1の発光素子(OL1)が発光し、前記第2のフレームの前記エミッション区間(EMISSION)で、前記第2の発光素子(OL2)が発光する。
【0081】
前記第1のフレームの前記エミッション区間(EMISSION)では、前記初期化電圧(VINIT)は、ハイレベルを有し、前記ハイ電源電圧(ELVDD)は、ハイレベルを有し、前記第1のロウ電源電圧(ELVDSS1)は、ロウレベルを有し、前記第1のフレームのプログラミング区間(PROGRAMMING)で書き込まれた前記データ電圧を基に、前記第1の発光素子(OL1)が発光する。
【0082】
これと同様に、前記第2のフレームの前記エミッション区間(EMISSION)では、前記初期化電圧(VINIT)は、ハイレベルを有し、前記ハイ電源電圧(ELVDD)は、ハイレベルを有し、前記第2のロウ電源電圧(ELVDSS2)は、ロウレベルを有し、前記第2のフレームのプログラミング区間(PROGRAMMING)で書き込まれた前記データ電圧を基に、前記第2の発光素子(OL2)が発光する。
【0083】
本発明の一実施形態において、前記第1のフレームの前記エミッション区間(EMISSION)での前記ハイ電源電圧(ELVDD)の波形は、前記第2のフレームの前記エミッション区間(EMISSION)での前記ハイ電源電圧(ELVDD)の波形と相異する。
【0084】
前記第1のフレームの前記エミッション区間(EMISSION)での前記ハイ電源電圧(ELVDD)は、前記ハイレベルを保持することに対して、前記第2のフレームの前記エミッション区間(EMISSION)の初期区間における前記ハイ電源電圧(ELVDD)は、前記ハイレベルよりも大きいオーバードライブレベルを有する。前記ハイ電源電圧(ELVDD)が前記ハイレベルよりも大きいオーバードライブレベルを有する区間を、オーバードライブ区間(OVD)と称する。
【0085】
前記第1のフレームの前記エミッション区間では、前記第1の発光素子が発光し、前記第1の発光素子は、赤発光素子又は青発光素子であり、前記第2のフレームの前記エミッション区間では、前記第2の発光素子が発光し、前記第2の発光素子は、緑発光素子である。
【0086】
前記赤発光素子又は青発光素子が発光するエミッション区間では、前記ハイ電源電圧(ELVDD)がオーバードライブしないことがある。それに対して、前記緑発光素子が発光するエミッション区間では、前記ハイ電源電圧(ELVDD)がオーバードライブ(OVD)される。
【0087】
低階調映像を表示するに際して、ピクセル回路のスイッチング素子の特性差、色による発光遅れの差などによって、一部のピクセルは、オンにされることに対して、一部のピクセルは、オンにされないことがある。これによって、ムラが発生することになる。
【0088】
色による発光遅れは、緑発光素子が、赤発光素子及び青発光素子よりも大きいため、緑発光素子のみをオーバードライブすることによって、ムラを改善することができる。
【0089】
また、発光素子の寿命は、緑発光素子が赤発光素子及び青発光素子よりも長いため、緑発光素子のみをオーバードライブすることによって、表示装置の寿命の急激な低下を抑制することができる。
【0090】
また、赤、緑、青のうち、輝度に最も大きな影響を及ぼすのは緑であり、緑発光素子のムラの改善を行うことによって、低階調のムラを改善することができる。
【0091】
前記第2のフレームの前記エミッション区間(EMISSION)の前記初期区間における前記ハイ電源電圧(ELVDD)の波形は、前記オーバードライブレベルを有する複数のパルスを含む。前記ハイ電源電圧(ELVDD)の波形が、前記オーバードライブレベルを有する複数のパルスを有することによって、前記ハイ電源電圧(ELVDD)の波形が、前記オーバードライブレベルを有する1つのパルスを含む場合に比べて、前記オーバードライブの効果を増加することができる。
【0092】
本発明の一実施形態によると、エミッション初期区間において、ハイ電源電圧を高く印加し、低階調での画素均一性を改善することができる。また、特定の色の発光素子に対して、選択的にオーバードライブを適用し、画素均一性を改善し、特定の色の発光素子の発光遅れを改善し、特定の色の発光素子の寿命の急激な低下を抑制することができる。よって、表示パネルの表示品質を改善し、且つ、表示装置の寿命の急激な低下を抑制することができる。
【0093】
図11は、本発明の一実施形態によるピクセル回路に印加される信号を示すタイミング図である。
【0094】
本発明の一実施形態による表示装置及びこの駆動方法は、ピクセル回路に印加される信号を除くと、
図1乃至
図10の表示装置及びこの駆動方法と実質的に同一であるので、同一又は類似の構成要素に対しては、同一の図面符号を付し、重複する説明は省略する。
【0095】
図1乃至
図3、
図5乃至
図11によると、前記表示装置は、表示パネル100、及び表示パネル駆動部を含む。前記表示パネル駆動部は、駆動制御部200と、ゲート駆動部300と、ガンマ基準電圧生成部400と、データ駆動部500と、電源電圧生成部600とを含む。
【0096】
前記ピクセル回路(PC)は、第1の発光素子(OL1)及び第2の発光素子(L2)を含む。前記第1の発光素子(OL1)の第1の電極、及び前記第2の発光素子(OL2)の第1の電極は、互いに接続される。
【0097】
前記ピクセル回路(PC)は、第1のノードに接続される制御電極、前記ハイ電源電圧(ELVDD)が印加される入力電極、及び前記第1の発光素子(OL1)の前記第1の電極に接続される出力電極を含む第1のスイッチング素子(T1)と、ゲート補償信号(GC)が印加される制御電極、第3のスイッチング素子(T3)の出力電極に接続される入力電極、及び前記第1の発光素子(OL1)の前記第1の電極に接続される出力電極を含む第2のスイッチング素子(T2)と、ゲート書込み信号(GW)が印加される制御電極、前記第1のノードに接続される入力電極、及び前記第2のスイッチング素子(T2)の前記入力電極に接続される前記出力電極を含む前記第3のスイッチング素子(T3)とを更に含む。
【0098】
前記ピクセル回路は、更に、初期化電圧(VINIT)が印加される第1の電極、前記第1のノードに接続される第2の電極を含む第1のキャパシタ(CST)、前記第3のスイッチング素子(T3)の前記出力電極に接続される第1の電極、及びデータライン(DL1)に接続される第2の電極を含む第2のキャパシタ(CPR)を含む。
【0099】
前記ピクセル回路(PC)は、フレーム単位で駆動され、前記フレームは、オン・バイアス区間、イニシャル区間、補償区間、第1の保持区間、プログラミング区間、及びエミッション区間を有する。
【0100】
第1のフレームの間、前記ピクセル回路(PC)の第1の発光素子(OL1)が発光し、第2のフレームの間、前記ピクセル回路(PC)の第2の発光素子(OL2)が発光する。表示パネル100の全体的な観点からすると、前記第1のフレームの間、前記表示パネル100の赤及び青発光素子が発光し、前記第2のフレームの間、前記表示パネル100の緑発光素子が発光する。前記第1のフレーム及び前記第2のフレームを、第1のサブフレーム及び第2のサブフレームと称する。
【0101】
本発明の一実施形態において、前記第1のフレームの前記エミッション区間(EMISSION)での前記ハイ電源電圧(ELVDD)の波形は、前記第2のフレームの前記エミッション区間(EMISSION)での前記ハイ電源電圧(ELVDD)の波形と相異する。
【0102】
前記第1のフレームの前記エミッション区間(EMISSION)での前記ハイ電源電圧(ELVDD)は、前記ハイレベルよりも大きい第1のオーバードライブレベルを有し、前記第2のフレームの前記エミッション区間(ELVDD)の初期区間における前記ハイ電源電圧(ELVDD)は、前記第1のオーバードライブレベルよりも大きい第2のオーバードライブレベルを有する。前記ハイ電源電圧(ELVDD)が前記第1のオーバードライブレベルを有する区間を、第1のオーバードライブ区間(OVD1)と称し、前記ハイ電源電圧(ELVDD)が前記第2のオーバードライブレベルを有する区間を、第2のオーバードライブ区間(OVD2)と称する。
【0103】
前記第1のフレームの前記エミッション区間では、前記第1の発光素子が発光し、前記第1の発光素子は、赤発光素子又は青発光素子であり、前記第2のフレームの前記エミッション区間では、前記第2の発光素子が発光し、前記第2の発光素子は、緑発光素子である。
【0104】
前記赤発光素子又は青発光素子が発光するエミッション区間では、前記ハイ電源電圧(ELVDD)が弱くオーバードライブ(OVD1)される。一方、前記緑発光素子が発光するエミッション区間では、前記ハイ電源電圧(ELVDD)が強くオーバードライブ(OVD2)される。
【0105】
色による発光遅れは、緑発光素子が、赤及び青発光素子よりも大きいため、緑発光素子のオーバードライブを大きくし、ムラを改善することができる。
【0106】
また、発光素子の寿命は、緑発光素子が赤発光素子及び青発光素子よりも長いため、緑発光素子のオーバードライブを大きくし、表示装置の寿命の急激な低下を抑制することができる。
【0107】
また、赤、緑、青のうち、輝度に最も大きな影響を及ぼすのは緑であり、緑発光素子のオーバードライブを大きくし、低階調のムラを改善することができる。
【0108】
前記第1のフレームの前記エミッション区間(EMISSION)の前記初期区間における前記ハイ電源電圧(ELVDD)の波形は、前記第1のオーバードライブレベルを有する複数のパルスを含む。
【0109】
また、前記第2のフレームの前記エミッション区間(EMISSION)の前記初期区間における前記ハイ電源電圧(ELVDD)の波形は、前記オーバードライブレベルを有する複数のパルスを含む。
【0110】
例えば、前記第2のフレームの前記エミッション区間(EMISSION)の前記初期区間における前記ハイ電源電圧(ELVDD)の波形のパルスは、前記第1のフレームの前記エミッション区間(EMISSION)の前記初期区間における前記ハイ電源電圧(ELVDD)の波形のパルスよりも多い。
【0111】
本発明の一実施形態によると、エミッション初期区間において、ハイ電源電圧を高く印加し、低階調での画素均一性を改善することができる。また、色によって異なる程度でオーバードライブを適用し、画素均一性を改善し、特定の色の発光素子の発光遅れを改善し、特定の色の発光素子の寿命の低下を抑制することができる。よって、表示パネルの表示品質を改善し、且つ、表示装置の寿命の急激な低下を抑制することができる。
【0112】
図12は、本発明の一実施形態によるピクセル回路に印加される信号を示すタイミング図である。
【0113】
本発明の一実施形態による表示装置及びこの駆動方法は、ピクセル回路に印加される信号を除くと、
図1乃至
図10の表示装置及びこの駆動方法と実質的に同一であるので、同一又は類似の構成要素に対しては、同一の図面符号を付し、重複する説明は、省略する。
【0114】
図1乃至
図3、
図5乃至
図10、及び
図12によると、前記表示装置は、表示パネル100、及び表示パネル駆動部を含む。前記表示パネル駆動部は、駆動制御部200と、ゲート駆動部300と、ガンマ基準電圧生成部400と、データ駆動部500と、電源電圧生成部600とを含む。
【0115】
前記ピクセル回路(PC)は、第1の発光素子(OL1)と、第2の発光素子(L2)とを含む。前記第1の発光素子(OL1)の第1の電極、及び前記第2の発光素子(OL2)の第1の電極は、互いに接続されている。
【0116】
前記ピクセル回路(PC)は、更に、第1のノードに接続される制御電極、前記ハイ電源電圧(ELVDD)が印加される入力電極、前記第1の発光素子(OL1)の前記第1の電極に接続される出力電極を含む第1のスイッチング素子(T1)、ゲート補償信号(GC)が印加される制御電極、第3のスイッチング素子(T3)の出力電極に接続される入力電極、前記第1の発光素子(OL1)の前記第1の電極に接続される出力電極を含む第2のスイッチング素子(T2)、ゲート書込み信号(GW)が印加される制御電極、前記第1のノードに接続される入力電極、及び前記第2のスイッチング素子(T2)の前記入力電極に接続される前記出力電極を含む前記第3のスイッチング素子(T3)を含む。
【0117】
前記ピクセル回路は、更に、初期化電圧(VINIT)が印加される第1の電極、前記第1のノードに接続される第2の電極を含む第1のキャパシタ(CST)、前記第3のスイッチング素子(T3)の前記出力電極に接続される第1の電極、及びデータライン(DL1)に接続される第2の電極を含む第2のキャパシタ(CPR)を含む。
【0118】
前記ピクセル回路(PC)は、フレーム単位で駆動され、前記フレームは、オン・バイアス区間、イニシャル区間、補償区間、第1の保持区間、プログラミング区間、及びエミッション区間を有する。
【0119】
第1のフレームの間、前記ピクセル回路(PC)の第1の発光素子(OL1)が発光し、第2のフレームの間、前記ピクセル回路(PC)の第2の発光素子(OL2)が発光する。表示パネル100の全体的な観点からすると、前記第1のフレームの間、前記表示パネル100の赤及び青発光素子が発光し、前記第2のフレームの間、前記表示パネル100の緑発光素子が発光する。前記第1のフレーム及び前記第2のフレームを、第1のサブフレーム及び第2のサブフレームと称する。
【0120】
本発明の一実施形態において、前記第1のフレームの前記エミッション区間(EMISSION)での前記第1のロウ電源電圧(ELVDSS1)の波形は、前記第2のフレームの前記エミッション区間(EMISSION)での前記第2のロウ電源電圧(ELVDSS2)の波形と相異する。
【0121】
前記第2のフレームの前記エミッション区間(EMISSION)での前記第2のロウ電源電圧(ELVDSS2)が、前記ロウレベルを有する第2のロウ区間の幅は、前記第1のフレームの前記エミッション区間(EMISSION)での前記第1のロウ電源電圧(ELVDSS1)が、前記ロウレベルを有する第1のロウ区間の幅よりも小さいことがある。前記第2のロウ区間を前記第1のロウ区間に比べて減少させることを、デューティー幅調整(DRA)と称する。
【0122】
前記第1のフレームの前記エミッション区間では、前記第1の発光素子が発光し、前記第1の発光素子は、赤発光素子又は青発光素子であり、前記第2のフレームの前記エミッション区間では、前記第2の発光素子が発光し、前記第2の発光素子は、緑発光素子である。
【0123】
前記緑発光素子に対して発光時間を減らす代わりに、前記緑発光素子に印加されるデータ電圧(VDATA)を増加させ、緑発光素子の発光遅れを改善し、ムラを改善することができる。
【0124】
また、赤、緑、青のうち、輝度に最も大きな影響を及ぼすのは緑であり、緑発光素子の発光遅れを改善し、低階調ムラを改善することができる。
【0125】
本発明の一実施形態によると、エミッション区間において、緑発光素子の第2のロウ電源電圧(ELVDSS2)のロウ区間を減少させる代わりに、緑発光素子のデータ電圧(VDATA)を増加させて、低階調での画素均一性を改善することができる。よって、表示パネルの表示品質を改善し、且つ、表示装置の寿命の急激な低下を抑制することができる。
【0126】
以上、本発明による表示装置及び表示装置の駆動方法を、実施形態を参照して説明したが、当該技術分野の当業者は、下記の特許請求の範囲に記載の本発明の思想及び領域から逸脱しない範囲内で、本発明を様々に修正及び変更できることを理解されるだろう。
【産業上の利用可能性】
【0127】
以上で説明した本発明による表示装置及び表示装置の駆動方法によると、表示装置の表示品質を改善し、表示装置の寿命の急激な低下を抑制することができる。
【符号の説明】
【0128】
100:表示パネル
200:駆動制御部
300:ゲート駆動部
400:ガンマ基準電圧生成部
500:データ駆動部
600:電源電圧生成部