特許 7397674 検査回路及びセンサ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-05

(45)【発行日】2023-12-13

(54)【発明の名称】検査回路及びセンサ装置

(51)【国際特許分類】

   G01R 31/52 20200101AFI20231206BHJP

   G01R 19/165 20060101ALI20231206BHJP

【ＦＩ】

G01R31/52

G01R19/165 C

【請求項の数】 9

(21)【出願番号】P 2020001370

(22)【出願日】2020-01-08

(65)【公開番号】P2021110586

(43)【公開日】2021-08-02

【審査請求日】2022-11-29

(73)【特許権者】

【識別番号】000010098

【氏名又は名称】アルプスアルパイン株式会社

(74)【代理人】

【識別番号】100108006

【弁理士】

【氏名又は名称】松下 昌弘

(74)【代理人】

【識別番号】100085453

【弁理士】

【氏名又は名称】野▲崎▼ 照夫

(74)【代理人】

【識別番号】100135183

【弁理士】

【氏名又は名称】大窪 克之

(72)【発明者】

【氏名】佐藤 靖彦

【審査官】島▲崎▼ 純一

(56)【参考文献】

【文献】特開２０１７－１６６９７５（ＪＰ，Ａ）

【文献】特開平０１－２４８０６９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｒ ３１／５２

Ｇ０１Ｒ １９／１６５

(57)【特許請求の範囲】

【請求項1】

増幅回路から負荷に出力される負荷電流の経路に設けられた抵抗の故障を検査する検査回路であって、
前記負荷電流に応じた電流検出信号を生成する電流検出部と、
前記抵抗に生じる抵抗電圧に応じた電圧検出信号を生成する電圧検出部と、
前記電流検出信号に基づいて、前記負荷電流が予め定めた電流範囲に含まれるか判定する電流判定部と、
前記電圧検出信号に基づいて、前記抵抗電圧が予め定めた第１電圧範囲に含まれるか判定する電圧判定部と、
前記電流判定部において前記負荷電流が前記電流範囲から外れたと判定された場合に、前記電圧判定部において前記抵抗電圧が前記第１電圧範囲に含まれると判定されたならば、前記抵抗が短絡状態で故障していると判定する故障判定部とを有し、
前記第１電圧範囲は、短絡状態でない前記抵抗を流れる前記負荷電流が前記電流範囲から外れた場合に、前記抵抗電圧が外れる電圧範囲であり、
前記増幅回路は、前記負荷電流が流れる経路に設けられ、入力される制御信号に応じて前記負荷電流を制御する複数のトランジスタを含み、
前記電流検出部は、前記増幅回路の複数の前記トランジスタに入力される複数の前記制御信号に基づいて前記電流検出信号を生成する、
検査回路。

【請求項2】

前記増幅回路は、それぞれ前記負荷電流が流れる経路に設けられた第１トランジスタ及び第２トランジスタを含み、
前記第１トランジスタは、前記抵抗の一方の端子と基準電位との間における前記負荷電流の経路に設けられ、
前記第２トランジスタは、前記抵抗の他方の端子と前記基準電位との間における前記負荷電流の経路に設けられ、
前記電流検出部は、前記第１トランジスタに入力される前記制御信号と前記第２トランジスタに入力される前記制御信号との差に基づいて前記電流検出信号を生成する、
請求項１に記載の検査回路。

【請求項3】

増幅回路から負荷に出力される負荷電流の経路に設けられた抵抗の故障を検査する検査回路であって、
前記負荷電流に応じた電流検出信号を生成する電流検出部と、
前記抵抗に生じる抵抗電圧に応じた電圧検出信号を生成する電圧検出部と、
前記電流検出信号に基づいて、前記負荷電流が予め定めた電流範囲に含まれるか判定する電流判定部と、
前記電圧検出信号に基づいて、前記抵抗電圧が予め定めた第１電圧範囲に含まれるか判定する電圧判定部と、
前記電流判定部において前記負荷電流が前記電流範囲から外れたと判定された場合に、前記電圧判定部において前記抵抗電圧が前記第１電圧範囲に含まれると判定されたならば、前記抵抗が短絡状態で故障していると判定する故障判定部とを有し、
前記第１電圧範囲は、短絡状態でない前記抵抗を流れる前記負荷電流が前記電流範囲から外れた場合に、前記抵抗電圧が外れる電圧範囲であり、
前記増幅回路は、それぞれ前記負荷電流が流れる経路に設けられた第１トランジスタ及び第２トランジスタを含み、
前記第１トランジスタは、前記抵抗の一方の端子と基準電位との間における前記負荷電流の経路に設けられ、
前記第２トランジスタは、前記抵抗の他方の端子と前記基準電位との間における前記負荷電流の経路に設けられ、
前記電流検出部は、
前記第１トランジスタに流れる前記負荷電流に比例した第１ミラー電流を発生する第１カレントミラー回路と、
前記第２トランジスタに流れる前記負荷電流に比例した第２ミラー電流を発生する第２カレントミラー回路と、
前記第１ミラー電流に応じた第１信号と前記第２ミラー電流に応じた第２信号との差に応じた前記電流検出信号を生成する差動増幅回路とを含む、
検査回路。

【請求項4】

前記電圧判定部は、前記電圧検出信号に基づいて、前記抵抗電圧が予め定めた第２電圧範囲に含まれるかを更に判定し、
前記故障判定部は、前記電圧判定部において、前記抵抗電圧が前記第２電圧範囲から外れたと判定された場合、前記抵抗が開放状態で故障していると判定し、
前記増幅回路により増幅される入力信号は、前記負荷電流に応じて負帰還制御されており、
前記第２電圧範囲は、前記負荷電流が前記抵抗に流れる場合に前記抵抗電圧が含まれる電圧範囲である、
請求項１～３のいずれか一項に記載の検査回路。

【請求項5】

前記電圧判定部は、
少なくとも１つのしきい電圧と前記電圧検出信号とを比較する少なくとも１つのコンパレータと、
前記少なくとも１つのコンパレータの比較結果に基づいて、前記少なくとも１つのしきい電圧に対応する電圧範囲に前記抵抗電圧が含まれるか判定する論理回路と、
前記抵抗の短絡状態の故障を判定する短絡判定モードにおいて、前記第１電圧範囲に対応する前記少なくとも１つのしきい電圧を前記少なくとも１つのコンパレータに入力し、前記抵抗の開放状態の故障を判定する開放判定モードにおいて、前記第２電圧範囲に対応する前記少なくとも１つのしきい電圧を前記少なくとも１つのコンパレータに入力するしきい電圧入力部とを含む、
請求項４に記載の検査回路。

【請求項6】

前記電圧判定部は、
少なくとも１つの第１しきい電圧と前記電圧検出信号とを比較する少なくとも１つの第１コンパレータと、
前記少なくとも１つの第１コンパレータの比較結果に基づいて、前記少なくとも１つの第１しきい電圧に対応する前記第１電圧範囲に前記抵抗電圧が含まれるか判定する第１論理回路と、
少なくとも１つの第２しきい電圧と前記電圧検出信号とを比較する少なくとも１つの第２コンパレータと、
前記少なくとも１つの第２コンパレータの比較結果に基づいて、前記少なくとも１つの第２しきい電圧に対応する前記第２電圧範囲に前記抵抗電圧が含まれるか判定する第２論理回路とを含む、
請求項４に記載の検査回路。

【請求項7】

物理量に応じて抵抗値が変化する少なくとも１つのセンサ素子を含んだブリッジ回路と、
前記少なくとも１つのセンサ素子の前記抵抗値に応じて前記ブリッジ回路により生成される信号を増幅する増幅回路と、
前記増幅回路の出力に接続された負荷と、
前記増幅回路から前記負荷に出力される負荷電流の経路に設けられた抵抗と、
前記抵抗に生じる抵抗電圧に応じたセンサ信号を出力するセンサ出力部と、
前記抵抗の故障を検査する請求項１～６のいずれか一項に記載された検査回路と
を有するセンサ装置。

【請求項8】

前記センサ出力部は、前記故障判定部において前記抵抗が故障していると判定された場合、前記センサ信号の出力ノードを高インピーダンス状態にする、
請求項７に記載のセンサ装置。

【請求項9】

前記センサ素子は、検出対象の電流が発生する磁界に応じて前記抵抗値が変化する磁気抵抗効果素子であり、
前記負荷は、前記検出対象の電流が発生する前記磁界を前記センサ素子において打ち消すように磁界を発生するためのコイルを含む、
請求項７又は８に記載のセンサ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、抵抗の故障を検査する検査回路と、そのような検査回路を備えたセンサ装置に関する。

【背景技術】

【0002】

磁気平衡式電流センサのコイルを駆動する場合など、比較的大きな電流で負荷を駆動する場合、負荷に流れる電流を検出するための抵抗として、抵抗値の小さいシャント抵抗が用いられる。このような抵抗の故障（オープン状態、ショート状態）を検査するため、下記の特許文献に記載される検査回路では、オープン状態の判定とショート状態の判定にそれぞれ独立のコンパレータが使用され、２つの判定（オープン状態、ショート状態）が独立の検査モードで個別に行われる。これにより、２つの判定においてそれぞれ適切な条件を設定することが可能となり、２つの判定をそれぞれ高い精度で行うことができる。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１７－１６６９７５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、上述した特許文献に記載される検査回路では、通常の動作モードとは異なる特別な検査モードの下で故障の判定が行われる。そのため、例えば電源投入後の起動時など、通常の動作（電流センサの場合は、電流を検出する動作）を行わない期間に限定して故障の判定が行われる。従って、通常の動作時に抵抗の故障が発生しても、これを直ちに判定することができないという不利益がある。

【0005】

本発明はかかる事情に鑑みてなされたものであり、その目的は、通常の動作時でも抵抗の故障を検出することが可能な検査回路と、そのような検査回路を備えたセンサ装置を提供することにある。

【課題を解決するための手段】

【0006】

本発明の第１の観点は、増幅回路から負荷に出力される負荷電流の経路に設けられた抵抗の故障を検査する検査回路であって、前記負荷電流に応じた電流検出信号を生成する電流検出部と、前記抵抗に生じる抵抗電圧に応じた電圧検出信号を生成する電圧検出部と、前記電流検出信号に基づいて、前記負荷電流が予め定めた電流範囲に含まれるか判定する電流判定部と、前記電圧検出信号に基づいて、前記抵抗電圧が予め定めた第１電圧範囲に含まれるか判定する電圧判定部と、前記電流判定部において前記負荷電流が前記電流範囲から外れたと判定された場合に、前記電圧判定部において前記抵抗電圧が前記第１電圧範囲に含まれると判定されたならば、前記抵抗が短絡状態で故障していると判定する故障判定部とを有する。前記第１電圧範囲は、短絡状態でない前記抵抗を流れる前記負荷電流が前記電流範囲から外れた場合に、前記抵抗電圧が外れる電圧範囲である。

【0007】

この構成によれば、短絡状態で故障した前記抵抗を流れる前記負荷電流が前記電流範囲から外れた場合、前記抵抗に生じる前記抵抗電圧は、前記第１電圧範囲に含まれたままとなる。前記電流判定部において前記負荷電流が前記電流範囲から外れたと判定され場合に、前記電圧判定部において前記抵抗電圧が前記第１電圧範囲に含まれると判定されたならば、前記故障判定部において前記抵抗が短絡状態で故障していると判定される。従って、前記抵抗の故障を検出するために、前記抵抗へ専用の定電流源から所定の電流を流すことなどが不要であり、前記増幅回路から前記負荷へ任意の前記負荷電流が流れている状態でも、前記抵抗の故障の検出を行うことが可能である。そのため、通常の動作時でも前記抵抗の故障の検出が可能である。

【0008】

好適に、前記増幅回路は、前記負荷電流が流れる経路に設けられ、入力される制御信号に応じて前記負荷電流を制御する複数のトランジスタを含み、前記電流検出部は、前記増幅回路の複数の前記トランジスタに入力される複数の前記制御信号に基づいて前記電流検出信号を生成する。
この構成によれば、前記増幅回路の複数の前記トランジスタに入力される複数の前記制御信号に基づいて前記電流検出信号が生成されるため、前記電流検出信号を生成するために電流センサなどを用いる場合に比べて構成が簡易になる。

【0009】

好適に、前記増幅回路は、それぞれ前記負荷電流が流れる経路に設けられた第１トランジスタ及び第２トランジスタを含み、前記第１トランジスタは、前記抵抗の一方の端子と基準電位との間における前記負荷電流の経路に設けられ、前記第２トランジスタは、前記抵抗の他方の端子と前記基準電位との間における前記負荷電流の経路に設けられ、前記電流検出部は、前記第１トランジスタに入力される前記制御信号と前記第２トランジスタに入力される前記制御信号との差に基づいて前記電流検出信号を生成する。
この構成によれば、２つの前記制御信号の差を求める簡易な信号処理によって前記電流検出信号が生成される。

【0010】

好適に、前記増幅回路は、それぞれ前記負荷電流が流れる経路に設けられた第１トランジスタ及び第２トランジスタを含み、前記第１トランジスタは、前記抵抗の一方の端子と基準電位との間における前記負荷電流の経路に設けられ、前記第２トランジスタは、前記抵抗の他方の端子と前記基準電位との間における前記負荷電流の経路に設けられる。前記電流検出部は、前記第１トランジスタに流れる前記負荷電流に比例した第１ミラー電流を発生する第１カレントミラー回路と、前記第２トランジスタに流れる前記負荷電流に比例した第２ミラー電流を発生する第２カレントミラー回路と、前記第１ミラー電流に応じた第１信号と前記第２ミラー電流に応じた第２信号との差に応じた前記電流検出信号を生成する差動増幅回路とを含む。
この構成によれば、前記第１ミラー電流に応じた第１信号と前記第２ミラー電流に応じた第２信号との差として、比較的振幅の大きい信号を得易くなるため、前記負荷電流が小さい場合でも、比較的振幅の大きい前記電流検出信号を生成し易くなる。

【0011】

好適に、前記電圧判定部は、前記電圧検出信号に基づいて、前記抵抗電圧が予め定めた第２電圧範囲に含まれるかを更に判定し、前記故障判定部は、前記電圧判定部において、前記抵抗電圧が前記第２電圧範囲から外れたと判定された場合、前記抵抗が開放状態で故障していると判定する。前記増幅回路により増幅される入力信号は、前記負荷電流に応じて負帰還制御されている。前記第２電圧範囲は、前記負荷電流が前記抵抗に流れる場合に前記抵抗電圧が含まれる電圧範囲である。
この構成によれば、前記増幅回路により増幅される前記入力信号が前記負荷電流に応じて負帰還制御されているため、前記負荷電流が前記抵抗に流れなくなる、すなわち前記抵抗が開放状態で故障すると、前記増幅回路から出力される電圧が最大値又は最小値に近づき、前記抵抗電圧が前記第２電圧範囲から外れる。前記電圧判定部により前記抵抗電圧が前記第２電圧範囲から外れたと判定された場合、前記故障判定部では、前記抵抗が開放状態で故障していると判定される。

【0012】

好適に、前記電圧判定部は、少なくとも１つのしきい電圧と前記電圧検出信号とを比較する少なくとも１つのコンパレータと、前記少なくとも１つのコンパレータの比較結果に基づいて、前記少なくとも１つのしきい電圧に対応する電圧範囲に前記抵抗電圧が含まれるか判定する論理回路と、前記抵抗の短絡状態の故障を判定する短絡判定モードにおいて、前記第１電圧範囲に対応する前記少なくとも１つのしきい電圧を前記少なくとも１つのコンパレータに入力し、前記抵抗の開放状態の故障を判定する開放判定モードにおいて、前記第２電圧範囲に対応する前記少なくとも１つのしきい電圧を前記少なくとも１つのコンパレータに入力するしきい電圧入力部とを含む。
この構成によれば、前記少なくとも１つのコンパレータが、前記抵抗の短絡状態の故障を判定する前記短絡判定モードと、前記抵抗の開放状態の故障を判定する前記開放判定モードとにおいて兼用されるため、回路構成が簡易になる。

【0013】

好適に、前記電圧判定部は、少なくとも１つの第１しきい電圧と前記電圧検出信号とを比較する少なくとも１つの第１コンパレータと、前記少なくとも１つの第１コンパレータの比較結果に基づいて、前記少なくとも１つの第１しきい電圧に対応する前記第１電圧範囲に前記抵抗電圧が含まれるか判定する第１論理回路と、少なくとも１つの第２しきい電圧と前記電圧検出信号とを比較する少なくとも１つの第２コンパレータと、前記少なくとも１つの第２コンパレータの比較結果に基づいて、前記少なくとも１つの第２しきい電圧に対応する前記第２電圧範囲に前記抵抗電圧が含まれるか判定する第２論理回路とを含む。
この構成によれば、前記抵抗電圧が前記第１電圧範囲に含まれているか否かの判定と、前記抵抗電圧が前記第２電圧範囲に含まれているか否かの判定とが並行して行われるため、前記抵抗の短絡状態の故障判定と前記抵抗の開放状態の故障判定とを同時に行うことが可能となる。

【0014】

本発明の第２の観点は、物理量に応じて抵抗値が変化する少なくとも１つのセンサ素子を含んだブリッジ回路と、前記少なくとも１つのセンサ素子の前記抵抗値に応じて前記ブリッジ回路により生成される信号を増幅する増幅回路と、前記増幅回路の出力に接続された負荷と、前記増幅回路から前記負荷に出力される負荷電流の経路に設けられた抵抗と、前記抵抗に生じる抵抗電圧に応じたセンサ信号を出力するセンサ出力部と、前記抵抗の故障を検査する上記第１の観点の検査回路とを有するセンサ装置である。
この構成によれば、センサ装置における通常のセンシング動作時でも前記抵抗の故障の検出が可能となる。

【0015】

好適に、前記センサ出力部は、前記故障判定部において前記抵抗が故障していると判定された場合、前記センサ信号の出力ノードを高インピーダンス状態にする。
この構成によれば、前記抵抗が故障しているとの判定結果を外部に出力する手段として前記センサ信号の前記出力ノードが兼用されるため、当該判定結果を出力するための端子を別個に設ける場合に比べて構成が簡易になる。

【0016】

好適に、前記センサ素子は、検出対象の電流が発生する磁界に応じて前記抵抗値が変化する磁気抵抗効果素子であり、前記負荷は、前記検出対象の電流が発生する前記磁界を前記センサ素子において打ち消すように磁界を発生するためのコイルを含む。
この構成によれば、電流を検出するセンサ装置において、電流検出の最中でも前記抵抗の故障を検出することが可能となる。

【発明の効果】

【0017】

本発明によれば、通常の動作時でも抵抗の故障を検出することが可能な検査回路と、そのような検査回路を備えたセンサ装置を提供できる。

【図面の簡単な説明】

【0018】

【図1】図１は、本実施形態に係るセンサ装置の構成の一例を示す図である。

【図2】図２は、増幅回路の構成の一例を示す図である。

【図3】図３は、検査回路の構成の一例を示す図である。

【図4】図４Ａは、入力電圧に対する電圧検出信号の変化の一例を表す図である。図４Ｂは、入力電圧に対する電流検出信号の変化の一例を表す図である。

【図5】図５は、電流検出部の一変形例を示す図である。

【図6】図６は、電圧判定部の一変形例を示す図である。

【発明を実施するための形態】

【0019】

図１は、本実施形態に係るセンサ装置の一例を示す図である。図１の例に示すセンサ装置は、磁気平衡式の電流センサであり、ブリッジ回路２と、増幅回路３と、コイルＣＬと、抵抗Ｒｓと、センサ出力部９と、検査回路１０とを有する。

【0020】

ブリッジ回路２は、３つの抵抗２１、２２、２３とセンサ素子ＭＲを有する。抵抗２１と抵抗２３とがノードＮ１において直列に接続され、抵抗２２とセンサ素子ＭＲとがノードＮ２において直列に接続される。抵抗２１及び抵抗２３の直列回路と、抵抗２２及びセンサ素子ＭＲの直列回路とが、電源電圧ＶＤＤと基準電位Ｇの間で並列に接続される。センサ素子ＭＲは磁気抵抗効果素子（ＧＭＲ素子、ＴＭＲ素子など）であり、図示しない電流路を流れる検出対象の電流が発生する磁界に応じて抵抗値が変化する。なお、この例において、ブリッジ回路２は１つのセンサ素子ＭＲ（磁気抵抗効果素子）を含んでいるが、他の例では２以上のセンサ素子を含んでいてもよい。

【0021】

増幅回路３は、センサ素子ＭＲの抵抗値に応じてブリッジ回路２により生成される信号を増幅する。図１の例において、増幅回路３は、ブリッジ回路２のノードＮ１とノードＮ２との間に生じる電圧Ｖｉｎを入力端子（ＩＮ＋，ＩＮ－）において入力し、電圧Ｖｉｎを増幅した信号を出力端子（ＯＵＴ＋，ＯＵＴ－）から出力する。

【0022】

図２は、増幅回路３の構成の一例を示す図である。増幅回路３は、例えば図２に示すように、差動増幅部３１と出力部３２を含む。図２の例において、差動増幅部３１及び出力部３２はそれぞれＭＯＳトランジスタにより構成されているが、これらの回路は他の種類のトランジスタ（バイポーラトランジスタなど）で構成されていてもよい。

【0023】

増幅回路３は、負荷電流ＩＬが流れる経路に設けられたトランジスタ（図２の例ではトランジスタＭ１～Ｍ４）を含む。これらのトランジスタは、入力される制御信号（図２の例ではトランジスタＭ１～Ｍ４のゲートの電圧）に応じて負荷電流ＩＬを制御する。

【0024】

図２の例にける差動増幅部３１は、フォールデッドカスコード型の差動アンプであり、ｐチャンネルＭＯＳトランジスタであるトランジスタＭ１０～Ｍ１９と、ｎチャンネルＭＯＳトランジスタであるトランジスタＭ２０～Ｍ２５を含む。また、図２の例における出力部３２は、フルブリッジ回路により構成されたＡＢ級アンプであり、ｎチャンネルＭＯＳトランジスタである第１トランジスタＭ１及び第２トランジスタＭ２と、ｐチャンネルＭＯＳトランジスタである第３トランジスタＭ３及び第４トランジスタＭ４を含む。

【0025】

差動増幅部３１において、トランジスタＭ１０及びＭ１１は差動対を構成し、互いのソースが接続される。トランジスタＭ１０のゲートには入力端子ＩＮ＋の電圧が印加され、トランジスタＭ１１のゲートには入力端子ＩＮ－の電圧が印加される。トランジスタＭ１０及びＭ１１のソースは、直列接続されたトランジスタＭ１２及びＭ１３を介して電源電圧ＶＤＤに接続される。トランジスタＭ１２及びＭ１３は、電流源を構成しており、それぞれのゲートにはバイアス電圧Ｂ１２、Ｂ１３が印加される。

【0026】

差動増幅部３１において、トランジスタＭ１４及びＭ１５は電流源を構成しており、電源電圧ＶＤＤとノードＮｇ４との間に直列接続される。トランジスタＭ１４、Ｍ１５のゲートには、それぞれバイアス電圧Ｂ１４、Ｂ１５が印加される。ノードＮｇ４は、出力部３２の第４トランジスタＭ４のゲートに接続される。

【0027】

差動増幅部３１において、トランジスタＭ２０は電流源を構成する。トランジスタＭ２０のソースは基準電位Ｇに接続され、トランジスタＭ２０のドレインはトランジスタＭ２１（ゲート接地回路）を介してノードＮｇ２に接続される。トランジスタＭ２０、Ｍ２１のゲートには、それぞれバイアス電圧Ｂ２０、Ｂ２１が印加される。ノードＮｇ２は、出力部３２の第２トランジスタＭ２のゲートに接続される。

【0028】

差動増幅部３１において、ノードＮｇ４とノードＮｇ２との間には、トランジスタＭ１６及びＭ２２が並列接続される。トランジスタＭ１６及びＭ２２は、電圧Ｖｉｎがゼロの時に第２トランジスタＭ２及び第４トランジスタＭ４がカットオフしないように、これらのゲート間の電圧を定める。トランジスタＭ１６、Ｍ２２のゲートには、それぞれバイアス電圧Ｂ１６、Ｂ２２が印加される。

【0029】

差動増幅部３１において、トランジスタＭ１７及びＭ１８は電流源を構成しており、電源電圧ＶＤＤとノードＮｇ３との間に直列接続される。トランジスタＭ１７、Ｍ１８のゲートには、それぞれバイアス電圧Ｂ１７、Ｂ１８が印加される。バイアス電圧Ｂ１７、Ｂ１８は、それぞれバイアス電圧Ｂ１４、Ｂ１５と同じでもよい。ノードＮｇ３は、出力部３２の第３トランジスタＭ３のゲートに接続される。

【0030】

差動増幅部３１において、トランジスタＭ２３は電流源を構成する。トランジスタＭ２３のソースは基準電位Ｇに接続され、トランジスタＭ２３のドレインはトランジスタＭ２４（ゲート接地回路）を介してノードＮｇ１に接続される。トランジスタＭ２３、Ｍ２４のゲートには、それぞれバイアス電圧Ｂ２３、Ｂ２４が印加される。バイアス電圧Ｂ２３、Ｂ２４は、それぞれバイアス電圧Ｂ２０、Ｂ２１と同じでもよい。ノードＮｇ１は、出力部３２の第１トランジスタＭ１のゲートに接続される。

【0031】

差動増幅部３１において、ノードＮｇ３とノードＮｇ１との間には、トランジスタＭ１９及びＭ２５が並列接続される。トランジスタＭ１９及びＭ２５は、電圧Ｖｉｎがゼロの時に第１トランジスタＭ１及び第３トランジスタＭ３がカットオフしないように、これらのゲート間の電圧を定める。トランジスタＭ１９、Ｍ２５のゲートには、それぞれバイアス電圧Ｂ１９、Ｂ２５が印加される。バイアス電圧Ｂ１９、Ｂ２５は、それぞれれバイアス電圧Ｂ１６、Ｂ２２と同じでもよい。

【0032】

差動増幅部３１において、トランジスタＭ１０のドレインはトランジスタＭ２０のドレインに接続され、トランジスタＭ１１のドレインはトランジスタＭ２３のドレインに接続される。

【0033】

出力部３２において、第１トランジスタＭ１及び第３トランジスタＭ３が直列に接続される。第１トランジスタＭ１のソースは基準電位Ｇに接続され、第３トランジスタＭ３のソースは電源電圧ＶＤＤに接続され、第１トランジスタＭ１及び第３トランジスタＭ３のドレインは出力端子ＯＵＴ－に接続される。

【0034】

出力部３２において、第２トランジスタＭ２及び第４トランジスタＭ４が直列に接続される。第２トランジスタＭ２のソースは基準電位Ｇに接続され、第４トランジスタＭ４のソースは電源電圧ＶＤＤに接続され、第２トランジスタＭ２及び第４トランジスタＭ４のドレインは出力端子ＯＵＴ＋に接続される。

【0035】

コイルＣＬは、増幅回路３の出力端子（ＯＵＴ＋、ＯＵＴ－）に接続された負荷であり、増幅回路３から出力される負荷電流ＩＬがコイルＣＬに流れる。コイルＣＬに流れる負荷電流ＩＬは、ブリッジ回路２のセンサ素子ＭＲに作用する磁界を発生し、この磁界によってセンサ素子ＭＲの抵抗値が変化する。コイルＣＬを流れる負荷電流ＩＬは、センサ素子ＭＲにおいて負荷電流ＩＬの磁界と検出対象電流の磁界とが打ち消し合うように負帰還制御される。

【0036】

抵抗Ｒｓは、増幅回路３からコイルＣＬに出力される負荷電流ＩＬの経路に設けられた抵抗であり、負荷電流ＩＬに比例した抵抗電圧ＶＲｓを発生する。

【0037】

検査回路１０は、抵抗Ｒｓの故障を検査する回路である。図１の例において、検査回路１０は、電流検出部４と、電圧検出部５と、電流判定部６と、電圧判定部７と、故障判定部８を含む。図３は、検査回路１０のより詳細な構成の一例を示す図である。

【0038】

電流検出部４は、負荷電流ＩＬに応じた電流検出信号Ｓｉを生成する。例えば、電流検出部４は、増幅回路３において負荷電流ＩＬの経路に設けられたトランジスタ（Ｍ１～Ｍ４）に入力される制御信号（ゲート電圧）に基づいて、電流検出信号Ｓｉを生成する。

【0039】

図３の例において、電流検出部４は、第１トランジスタＭ１のゲート電圧Ｖｇ１と第２トランジスタＭ２のゲート電圧Ｖｇ２との差に基づいて電流検出信号Ｓｉを生成する。この例において、電流検出部４は、ゲート電圧Ｖｇ１とゲート電圧Ｖｇ２との差を増幅する差動アンプ４１を有しており、差動アンプ４１により増幅された電圧差（Ｖｇ１－Ｖｇ２）を電流検出信号Ｓｉとして出力する。

【0040】

第１トランジスタＭ１は、抵抗Ｒｓを介してコイルＣＬの一方の端子に接続された出力端子ＯＵＴ－と基準電位Ｇとの間における負荷電流ＩＬの電流経路に設けられている。また、第２トランジスタＭ２は、コイルＣＬの他方の端子に接続された出力端子ＯＵＴ＋と基準電位Ｇとの間における負荷電流ＩＬの電流経路に設けられている。出力端子ＯＵＴ＋から出力端子ＯＵＴ－へ負荷電流ＩＬが流れるとき、負荷電流ＩＬは電源電圧ＶＤＤから第４トランジスタＭ４及び第１トランジスタＭ１を通って基準電位Ｇに流れ、第２トランジスタＭ２には流れない。そのため、この場合はゲート電圧Ｖｇ１がゲート電圧Ｖｇ２より高くなり、その差は負荷電流ＩＬに応じた大きさとなる。逆に、出力端子ＯＵＴ－から出力端子ＯＵＴ＋へ負荷電流ＩＬが流れるとき、負荷電流ＩＬは電源電圧ＶＤＤから第３トランジスタＭ３及び第２トランジスタＭ２を通って基準電位Ｇに流れ、第１トランジスタＭ１には流れない。そのため、この場合はゲート電圧Ｖｇ２がゲート電圧Ｖｇ１より高くなり、その差は負荷電流ＩＬに応じた大きさとなる。従って、ゲート電圧Ｖｇ１とゲート電圧Ｖｇ２との差を増幅して得られた電流検出信号Ｓｉは、負荷電流ＩＬに応じた信号レベルを持つ。

【0041】

電圧検出部５は、抵抗Ｒｓに生じる抵抗電圧ＶＲｓに応じた電圧検出信号Ｓｖを生成する。電圧検出部５は、例えば図３に示すように、抵抗電圧ＶＲｓを増幅する差動アンプ５１を有する。電圧検出部５は、差動アンプ５１により増幅された抵抗電圧ＶＲｓを電圧検出信号Ｓｖとして出力する。

【0042】

電流判定部６は、電流検出信号Ｓｉに基づいて、負荷電流ＩＬが予め定めた電流範囲ＸＡに含まれるか判定する。図３の例において、電流判定部６は、コンパレータ６１及び６２と論理回路６３を有する。

【0043】

コンパレータ６１及び６２は、負荷電流ＩＬの電流範囲ＸＡを定めるしきい電圧Ｖｔ５及びＶｔ６と電流検出信号Ｓｉとを比較する。コンパレータ６１は、電流検出信号Ｓｉがしきい電圧Ｖｔ５より低い場合にハイレベルの信号を出力し、電流検出信号Ｓｉがしきい電圧Ｖｔ５より高い場合にローレベルの信号を出力する。コンパレータ６２は、電流検出信号Ｓｉがしきい電圧Ｖｔ６より高い場合にハイレベルの信号を出力し、電流検出信号Ｓｉがしきい電圧Ｖｔ６より低い場合にローレベルの信号を出力する。

【0044】

論理回路６３は、コンパレータ６１及び６２の比較結果に基づいて、しきい電圧Ｖｔ５及びＶｔ６（Ｖｔ５＞Ｖｔ６）に対応する所定の電流範囲ＸＡに負荷電流ＩＬが含まれるか判定する。図３の例において、論理回路６３はＮＡＮＤ回路であり、コンパレータ６１及び６２のいずれか一方がローレベルの信号を出力した場合にハイレベルの信号Ｓ６を出力し、それ以外の場合にローレベルの信号Ｓ６を出力する。すなわち、論理回路６３は、電流検出信号Ｓｉが電圧Ｖｔ６～Ｖｔ５の範囲から外れた場合、負荷電流ＩＬが所定の電流範囲ＸＡから外れたことを示すハイレベルの信号Ｓ６を出力し、それ以外の場合はローレベルの信号Ｓ６を出力する。

【0045】

電流判定部６において判定される電流範囲ＸＡは、抵抗Ｒｓにおいて短絡状態の故障が生じた場合に流れ得る最小の負荷電流ＩＬが確実に外れるように、比較的狭い範囲に設定される。

【0046】

電圧判定部７は、電圧検出信号Ｓｖに基づいて、抵抗電圧ＶＲｓが予め定めた第１電圧範囲ＸＶ１に含まれるか判定する。第１電圧範囲ＸＶ１は、短絡状態でない抵抗Ｒｓを流れる負荷電流ＩＬが上述した電流範囲ＸＡから外れた場合に、抵抗電圧ＶＲｓが外れるように設定された電圧範囲である。

【0047】

図３の例において、電圧判定部７は、第１コンパレータ７１Ａ及び７２Ａと第１論理回路７３Ａを有する。第１コンパレータ７１Ａ及び７２Ａは、抵抗電圧ＶＲｓの第１電圧範囲ＸＶ１を定めるしきい電圧Ｖｔ１及びＶｔ２と電圧検出信号Ｓｖとを比較する。第１コンパレータ７１Ａは、電圧検出信号Ｓｖがしきい電圧Ｖｔ１より低い場合にハイレベルの信号を出力し、電圧検出信号Ｓｖがしきい電圧Ｖｔ１より高い場合にローレベルの信号を出力する。第１コンパレータ７２Ａは、電圧検出信号Ｓｖがしきい電圧Ｖｔ２より高い場合にハイレベルの信号を出力し、電圧検出信号Ｓｖがしきい電圧Ｖｔ２より低い場合にローレベルの信号を出力する。

【0048】

第１論理回路７３Ａは、第１コンパレータ７１Ａ及び７２Ａの比較結果に基づいて、しきい電圧Ｖｔ１及びＶｔ２（Ｖｔ１＞Ｖｔ２）に対応する所定の第１電圧範囲ＸＶ１に抵抗電圧ＶＲｓが含まれるか判定する。図３の例において、第１論理回路７３ＡはＮＡＮＤ回路であり、第１コンパレータ７１Ａ及び７２Ａのいずれか一方がローレベルの信号を出力した場合にハイレベルの信号Ｓ７Ａを出力し、それ以外の場合にローレベルの信号Ｓ７Ａを出力する。すなわち、第１論理回路７３Ａは、電圧検出信号Ｓｖが電圧Ｖｔ２～Ｖｔ１の範囲から外れた場合、抵抗電圧ＶＲｓが所定の第１電圧範囲ＸＶ１から外れたことを示すハイレベルの信号Ｓ７Ａを出力し、それ以外の場合はローレベルの信号Ｓ７Ａを出力する。

【0049】

また、電圧判定部７は、電圧検出信号Ｓｖに基づいて、抵抗電圧ＶＲｓが予め定めた第２電圧範囲ＸＶ２に含まれるかを更に判定する。第２電圧範囲ＸＶ２は、負荷電流ＩＬが抵抗Ｒｓに流れる場合に、抵抗電圧ＶＲｓが含まれるように設定された電圧範囲である。第２電圧範囲ＸＶ２は、増幅回路３から出力され得る最大の負荷電流ＩＬが抵抗電圧ＶＲｓに流れた場合でも抵抗電圧ＶＲｓが含まれるように、比較的広い範囲に設定される。第２電圧範囲ＸＶ２は、上述した第１電圧範囲ＸＶ１に比べて広い電圧範囲である。

【0050】

図３の例において、電圧判定部７は、第２コンパレータ７１Ｂ及び７２Ｂと第２論理回路７３Ｂを有する。第２コンパレータ７１Ｂ及び７２Ｂは、抵抗電圧ＶＲｓの第２電圧範囲ＸＶ２を定めるしきい電圧Ｖｔ３及びＶｔ４と電圧検出信号Ｓｖとを比較する。第２コンパレータ７１Ｂは、電圧検出信号Ｓｖがしきい電圧Ｖｔ３より低い場合にハイレベルの信号を出力し、電圧検出信号Ｓｖがしきい電圧Ｖｔ３より高い場合にローレベルの信号を出力する。第２コンパレータ７２Ｂは、電圧検出信号Ｓｖがしきい電圧Ｖｔ４より高い場合にハイレベルの信号を出力し、電圧検出信号Ｓｖがしきい電圧Ｖｔ４より低い場合にローレベルの信号を出力する。

【0051】

第２論理回路７３Ｂは、第２コンパレータ７１Ｂ及び７２Ｂの比較結果に基づいて、しきい電圧Ｖｔ３及びＶｔ４（Ｖｔ３＞Ｖｔ４）に対応する所定の第２電圧範囲ＸＶ２に抵抗電圧ＶＲｓが含まれるか判定する。図３の例において、第２論理回路７３ＢはＮＡＮＤ回路であり、第２コンパレータ７１Ｂ及び７２Ｂのいずれか一方がローレベルの信号を出力した場合にハイレベルの信号Ｓ７Ｂを出力し、それ以外の場合にローレベルの信号Ｓ７Ｂを出力する。すなわち、第２論理回路７３Ｂは、電圧検出信号Ｓｖが電圧Ｖｔ４～Ｖｔ３の範囲から外れた場合、抵抗電圧ＶＲｓが所定の第２電圧範囲ＸＶ２から外れたことを示すハイレベルの信号Ｓ７Ｂを出力し、それ以外の場合はローレベルの信号Ｓ７Ｂを出力する。

【0052】

故障判定部８は、電流判定部６において負荷電流ＩＬが電流範囲ＸＡから外れたと判定された場合に、電圧判定部７において抵抗電圧ＶＲｓが第１電圧範囲ＸＶ１に含まれると判定されたならば、抵抗Ｒｓが短絡状態で故障していると判定する。すなわち故障判定部８は、信号Ｓ６がハイレベルのときに信号Ｓ７Ａがローレベルならば、抵抗Ｒｓが短絡状態で故障していると判定する。

【0053】

また故障判定部８は、電圧判定部７において、抵抗電圧ＶＲｓが第２電圧範囲ＸＶ２から外れたと判定された場合、抵抗Ｒｓが開放状態で故障していると判定する。すなわち故障判定部８は、信号Ｓ７Ｂがハイレベルの場合に、抵抗Ｒｓが開放状態で故障していると判定する。

【0054】

故障判定部８は、抵抗Ｒｓが短絡状態及び開放状態のいずれかで故障している場合（信号Ｓ６がハイレベルかつ信号Ｓ７Ａがローレベルの場合、又は、信号Ｓ７Ｂがハイレベルの場合）、抵抗Ｒｓに故障が生じたことを示す信号Ｓ８をセンサ出力部９に出力する。

【0055】

センサ出力部９は、負荷電流ＩＬによって抵抗Ｒｓに生じる抵抗電圧ＶＲｓに応じたセンサ信号Ｓｏｕｔを出力する。図３の例において、センサ出力部９は、電圧検出部５の電圧検出信号Ｓｖを更に増幅する差動アンプ９１有しており、差動アンプ９１の増幅結果の信号をセンサ信号Ｓｏｕｔとして出力する。

【0056】

なお、センサ出力部９は、故障判定部８において抵抗Ｒｓが故障していると判定された場合、センサ信号Ｓｏｕｔの出力ノードＮ９を高インピーダンス状態にする。

【0057】

センサ信号Ｓｏｕｔを入力する他の装置において、出力ノードＮ９につながる信号線が抵抗を介して電源電圧レベルにプルアップされているか、又は、この信号線が抵抗を介してグランドレベルにプルダウンされている場合、出力ノードＮ９が高インピーダンス状態になると、センサ信号Ｓｏｕｔは電源電圧レベル又はグランドレベルになる。この場合、当該他の装置では、センサ信号Ｓｏｕｔが異常なレベル（電源電圧レベル、グランドレベル）になっているか監視することで、センサ装置の抵抗Ｒｓに故障が生じたことを把握することが可能となる。

【0058】

ここで、上述した構成を有するセンサ装置による電流検出動作について説明する。

【0059】

図１に示すセンサ装置では、増幅回路３により増幅される電圧Ｖｉｎが、負荷電流ＩＬに応じて負帰還制御される。増幅回路３のゲインが十分に大きいものとすると、電圧Ｖｉｎは概ねゼロとなるように負荷電流ＩＬが変化する。すなわち、電圧Ｖｉが正の電圧の場合、電圧Ｖｉが正の電圧からゼロへ近づくように負荷電流ＩＬが変化し、電圧Ｖｉが負の電圧の場合は、電圧Ｖｉが負の電圧からゼロへ近づくように負荷電流ＩＬが変化する。電圧Ｖｉの変化は、測定対象の電流が発生する磁界の変化に応じたセンサ素子ＭＲの抵抗値の変化によってもたらされる。このことから、電圧Ｖｉｎが概ねゼロとなるように負荷電流ＩＬが変化した場合、コイルＣＬには、電圧Ｖｉｎが概ねゼロのときにセンサ素子ＭＲに作用する磁界（例えばゼロ付近の磁界）が保たれるように負荷電流ＩＬが流れる。すなわちコイルＣＬには、測定対象の電流によるセンサ素子ＭＲ付近の磁界の変化を打ち消すように、負荷電流ＩＬが流れる。その結果、コイルＣＬに流れる負荷電流ＩＬの変化は、測定対象の電流の変化に概ね比例する。従って、負荷電流ＩＬを抵抗Ｒｓにより検出した信号であるセンサ信号Ｓｏｕｔは、測定対象の電流に概ね比例した信号となる。

【0060】

次に、検査回路１０による抵抗Ｒｓの故障検出動作について説明する。

【0061】

（短絡状態の故障の検出）
図４Ａは、増幅回路３に入力される電圧Ｖｉｎに対する電圧検出信号Ｓｖの変化の一例を表した図である。図４Ｂは、電圧Ｖｉｎに対する電流検出信号Ｓｉの変化の一例を表した図である。図４Ａ及び図４Ｂにおいて、太い実線は抵抗Ｒｓが正常状態の場合のグラフであり、太い点線は抵抗Ｒｓが短絡状態の場合のグラフである。

【0062】

抵抗Ｒｓに短絡が生じていない場合は、増幅回路３に入力される電圧Ｖｉｎが大きくなるにつれて負荷電流ＩＬが増大し、抵抗電圧ＶＲｓが大きくなるため、図４Ａにおいて実線のグラフで表すように、電圧Ｖｉｎが大きくなるにつれて電圧検出信号Ｓｖが大きくなる。また、この場合、負荷電流ＩＬの増大に伴って、出力部３２のトランジスタ（Ｍ１～Ｍ４）に流れる電流が増大し、第１トランジスタＭ１のゲート電圧Ｖｇ１と第２トランジスタＭ２のゲート電圧Ｖｇ２との差も大きくなる。そのため、図４Ｂにおいて実線のグラフで表すように、電圧Ｖｉｎが大きくなるにつれて電流検出信号Ｓｉが大きくなる。電圧Ｖｉｎが「Ｖ１」より大きくなると（Ｖｉｎ＞Ｖ１）、負荷電流ＩＬが電流範囲ＸＡを外れて（Ｓｉ＞Ｖｔ５）、電流判定部６の信号Ｓ６がハイレベルとなる（図４Ｂ）。このとき、図４Ａの実線のグラフに示すように、抵抗電圧ＶＲｓは第１電圧範囲ＸＶ１を外れており（Ｓｖ＞Ｖｔ１）、電圧判定部７の信号Ｓ７Ａはハイレベルとなる。信号Ｓ６がハイレベルの場合に信号Ｓ７Ａがハイレベルとなるため、故障判定部８では、抵抗Ｒｓにおいて短絡状態の故障が生じていないと判定される。

【0063】

抵抗Ｒｓが短絡状態で故障した場合は、増幅回路３に入力される電圧Ｖｉｎが大きくなるにつれて負荷電流ＩＬが増大しても、図４Ａにおいて点線のグラフで表すように、抵抗電圧ＶＲｓはあまり変化しない。一方、この場合も、出力部３２のトランジスタ（Ｍ１～Ｍ４）には電流が流れるため、増幅回路３に入力される電圧Ｖｉｎが大きくなるにつれて負荷電流ＩＬが増大すると、第１トランジスタＭ１のゲート電圧Ｖｇ１と第２トランジスタＭ２のゲート電圧Ｖｇ２との差が大きくなる。そのため、図４Ｂにおいて点線のグラフで表すように、電圧Ｖｉｎが大きくなるにつれて電流検出信号Ｓｉが大きくなる。電圧Ｖｉｎが「Ｖ１」より大きくなると（Ｖｉｎ＞Ｖ１）、負荷電流ＩＬが電流範囲ＸＡを外れて（Ｓｉ＞Ｖｔ５）、電流判定部６の信号Ｓ６がハイレベルとなる（図４Ｂ）。このとき、図４Ａの点線のグラフに示すように、抵抗電圧ＶＲｓは第１電圧範囲ＸＶ１に含まれており（Ｖｔ１＞Ｓｖ＞Ｖｔ２）、電圧判定部７の信号Ｓ７Ａはローレベルとなる。信号Ｓ６がハイレベルの場合に信号Ｓ７Ａがローレベルとなるため、故障判定部８では、抵抗Ｒｓにおいて短絡状態の故障が発生したと判定される。

【0064】

（開放状態の故障の検出）
上述したように、増幅回路３によって増幅される電圧Ｖｉｎ（ブリッジ回路２のノードＮ１、Ｎ２間の電圧）は、負荷電流ＩＬに応じて負帰還制御される。負荷電流ＩＬの経路に設けられた抵抗Ｒｓが開放状態で故障すると、この負帰還制御が働いたままの状態で負荷電流ＩＬが強制的にゼロとなる。そのため、増幅回路３の出力電圧Ｖｏｕｔ（出力端子ＯＵＴ＋，ＯＵＴ－間の電圧）は正又は負の最大電圧となり、抵抗電圧ＶＲｓは出力電圧Ｖｏｕｔと等しくなる。ここで、第２電圧範囲ＸＶ２は、この正又は負の最大電圧に比べて十分狭い範囲に設定されるため、抵抗電圧ＶＲｓ（Ｖｏｕｔ）が正又は負の最大電圧になると、抵抗電圧ＶＲｓは第２電圧範囲ＸＶ２から外れる。これにより、第２電圧範囲ＸＶ２に対応するしきい電圧の範囲（Ｖｔ４～Ｖｔ３）から電圧検出信号Ｓｖが外れるため、電圧判定部７の信号Ｓ７Ｂがハイレベルとなる。信号Ｓ７Ｂがハイレベルになると、故障判定部８では、抵抗Ｒｓにおいて短絡状態の故障が発生したと判定される。

【0065】

以上説明したように、本実施形態によれば、短絡状態で故障した抵抗Ｒｓを流れる負荷電流ＩＬが所定の電流範囲ＸＡから外れた場合、抵抗Ｒｓに生じる抵抗電圧ＶＲｓは、所定の第１電圧範囲ＸＶ１に含まれたままとなる。電流判定部６において負荷電流ＩＬが電流範囲ＸＡから外れたと判定され場合において、電圧判定部７において抵抗電圧ＶＲｓが第１電圧範囲ＸＶ１に含まれると判定されたならば、故障判定部８において抵抗Ｒｓが短絡状態で故障していると判定される。従って、抵抗Ｒｓの故障を検出するために、抵抗Ｒｓへ専用の定電流源から所定の電流を流すことなどが不要であり、増幅回路３からコイルＣＬへ任意の負荷電流ＩＬが流れている状態でも、抵抗Ｒｓの短絡状態の故障を検出することができる。そのため、通常の動作時でも（電流検出の最中でも）抵抗Ｒｓの故障の検出を行うことができる。

【0066】

本実施形態によれば、負荷電流ＩＬの経路に設けられた増幅回路３のトランジスタ（Ｍ１～Ｍ４）に入力される制御信号（ゲート電圧）に基づいて電流検出信号Ｓｉが生成されるため、電流検出信号Ｓｉを生成するために電流センサなどを用いる場合に比べて回路構成を簡易にすることができる。特に、本実施形態によれば、第１トランジスタＭ１のゲート電圧Ｖｇ１と第２トランジスタＭ２のゲート電圧Ｖｇ２との差を差動アンプ４１によって増幅することにより、非常に簡易な回路構成で電流検出信号Ｓｉを生成することができる。

【0067】

本実施形態によれば、抵抗電圧ＶＲｓが第１電圧範囲ＸＶ１に含まれているか否かの判定と、抵抗電圧ＶＲｓが第２電圧範囲ＸＶ２に含まれているか否かの判定とが並行して行われるため、抵抗Ｒｓの短絡状態の故障判定と抵抗Ｒｓの開放状態の故障判定とを同時に行うことが可能となる。

【0068】

本実施形態によれば、故障判定部８において抵抗Ｒｓが故障していると判定された場合、センサ出力部９においてセンサ信号Ｓｏｕｔの出力ノードＮ９が高インピーダンス状態にされる。これにより、抵抗Ｒｓが故障しているとの判定結果を外部に出力する手段として、センサ信号Ｓｏｕｔの出力ノードＮ９が兼用されるため、当該判定結果を出力するための端子を別個に設ける場合に比べて構成を簡易にすることができる。

【0069】

次に、上述した実施形態に関連する変形例について説明する。

【0070】

図５は、電流検出部４の一変形例を示す図である。図５に示す変形例の電流検出部４は、第１カレントミラー回路４２と、第２カレントミラー回路４３と、差動アンプ４４とを含む。

【0071】

第１カレントミラー回路４２は、第１トランジスタＭ１に流れる負荷電流ＩＬに比例した第１ミラー電流Ｉｍ１を発生する。図５の例において、第１カレントミラー回路４２は、ｎチャンネルＭＯＳトランジスタであるトランジスタＭ２５及びＭ２６と、抵抗Ｒ１とを含む。トランジスタＭ２５のゲートとソースが、それぞれ第１トランジスタＭ１のゲートとソースに接続されるため、トランジスタＭ２５には第１トランジスタＭ１の負荷電流ＩＬに比例した第１ミラー電流Ｉｍ１が流れる。トランジスタＭ２５のドレインはトランジスタＭ２６のソースに接続され、トランジスタＭ２６のドレインは抵抗Ｒ１の一方の端子に接続され、抵抗Ｒ１の他方の端子には定電圧源１１による電圧Ｖｂが印加される。トランジスタＭ２６はゲート接地回路であり、ゲートに一定のバイアス電圧Ｂ２６が印加される。

【0072】

第２カレントミラー回路４３は、第２トランジスタＭ２に流れる負荷電流ＩＬに比例した第２ミラー電流Ｉｍ２を発生する。図５の例において、第２カレントミラー回路４３は、ｎチャンネルＭＯＳトランジスタであるトランジスタＭ２７及びＭ２８と、抵抗Ｒ２とを含む。トランジスタＭ２７のゲートとソースが、それぞれ第２トランジスタＭ２のゲートとソースに接続されため、トランジスタＭ２７には第２トランジスタＭ２の負荷電流ＩＬに比例した第２ミラー電流Ｉｍ２が流れる。トランジスタＭ２７のドレインはトランジスタＭ２８のソースに接続され、トランジスタＭ２８のドレインは抵抗Ｒ２の一方の端子に接続され、抵抗Ｒ２の他方の端子には電圧Ｖｂが印加される。トランジスタＭ２８はゲート接地回路であり、ゲートに一定のバイアス電圧Ｂ２８が印加される。

【0073】

差動アンプ４４は、第１ミラー電流Ｉｍ１に応じた第１信号Ｓ１と第２ミラー電流Ｉｍ２に応じた第２信号Ｓ２との差に応じた電流検出信号Ｓｉを生成する。すなわち差動アンプ４４は、第１信号Ｓ１と第２信号Ｓ２との差を増幅した信号を電流検出信号Ｓｉとして出力する。図５の例において、第１信号Ｓ１は、電圧Ｖｂに対して抵抗Ｒ１の電圧降下分だけ低い電圧であり、第２信号Ｓ２は、電圧Ｖｂに対して抵抗Ｒ２の電圧降下分だけ低い電圧である。

【0074】

負荷電流ＩＬに対する第１ミラー電流Ｉｍ１の比と負荷電流ＩＬに対する第２ミラー電流Ｉｍ２の比とが互いに等しく、かつ、抵抗Ｒ１と抵抗Ｒ２の抵抗値が略等しいものとすると、第１信号Ｓ１と第２信号Ｓ２との差は概ね負荷電流ＩＬに比例する。従って、第１信号Ｓ１と第２信号Ｓ２を差動アンプ４４により増幅して得られる電流検出信号Ｓｉは、概ね負荷電流ＩＬに比例する。

【0075】

図５に示す変形例によれば、第１ミラー電流Ｉｍ１に応じた第１信号Ｓ１と第２ミラー電流Ｉｍ２に応じた第２信号Ｓ２との差（Ｓ１－Ｓ２）は、ゲート電圧の差（Ｖｇ１－Ｖｇ２）などと比べて振幅の大きい信号となる。そのため、負荷電流ＩＬが小さい場合でも、比較的振幅の大きい電流検出信号Ｓｉを生成し易くなり、抵抗Ｒｓの故障（短絡）をより正確に判定できる。

【0076】

図６は、電圧判定部７の一変形例を示す図である。図６に示す電圧判定部７は、コンパレータ７４及び７５と、論理回路７６と、しきい電圧入力部７７とを有する。

【0077】

コンパレータ７４及び７５は、しきい電圧入力部７７によって入力されるしきい電圧ＶＡ、ＶＢ（ＶＡ＞ＶＢ）と電圧検出信号Ｓｖとを比較する。コンパレータ７４は、電圧検出信号Ｓｖがしきい電圧ＶＡ（Ｖｔ１又はＶｔ２）より低い場合にハイレベルの信号を出力し、電圧検出信号Ｓｖがしきい電圧ＶＡより高い場合いローレベルの信号を出力する。コンパレータ７５は、電圧検出信号Ｓｖがしきい電圧ＶＢ（Ｖｔ２又はＶｔ４）より高い場合にハイレベルの信号を出力し、電圧検出信号Ｓｖがしきい電圧ＶＢより低い場合いローレベルの信号を出力する。

【0078】

しきい電圧入力部７７は、抵抗Ｒｓの短絡状態の故障を判定する短絡判定モードにおいて、第１電圧範囲ＸＶ１に対応するしきい電圧ＶＡ及びＶＢをそれぞれコンパレータ７４及び７５に入力し、抵抗Ｒｓの開放状態の故障を判定する開放判定モードにおいて、第２電圧範囲ＸＶ２に対応するしきい電圧ＶＡ及びＶＢをそれぞれコンパレータ７４及び７５に入力する。すなわち、しきい電圧入力部７７は、短絡判定モードにおいて、しきい電圧Ｖｔ１に相当するしきい電圧ＶＡをコンパレータ７４に入力するとともに、しきい電圧Ｖｔ２に相当するしきい電圧ＶＢをコンパレータ７５に入力する。また、しきい電圧入力部７７は、開放判定モードにおいて、しきい電圧Ｖｔ３に相当するしきい電圧ＶＡをコンパレータ７４に入力するとともに、しきい電圧Ｖｔ４に相当するしきい電圧ＶＢをコンパレータ７５に入力する。

【0079】

例えばしきい電圧入力部７７は、予め設定された一定の周期で短絡判定モードと開放判定モードとを交互に繰り返す。

【0080】

論理回路７６は、コンパレータ７４及び７５の比較結果に基づいて、しきい電圧ＶＡ及びＶＢに対応する電圧範囲に抵抗電圧ＶＲｓが含まれるか判定する。図６の例において、論理回路７６はＮＡＮＤ回路であり、コンパレータ７４及び７５のいずれか一方がローレベルの信号を出力した場合にハイレベルの信号Ｓ７を出力し、それ以外の場合にローレベルの信号Ｓ７を出力する。

【0081】

論理回路７６は、短絡判定モードにおいて電圧検出信号Ｓｖが電圧ＶＢ～ＶＡの範囲（電圧Ｖｔ２～Ｖｔ１の範囲）から外れた場合、抵抗電圧ＶＲｓが第１電圧範囲ＸＶ１から外れたことを示すハイレベルの信号Ｓ７を出力し、それ以外の場合はローレベルの信号Ｓ７を出力する。

【0082】

論理回路７６は、開放判定モードにおいて電圧検出信号Ｓｖが電圧ＶＢ～ＶＡの範囲（電圧Ｖｔ４～Ｖｔ３の範囲）から外れた場合、抵抗電圧ＶＲｓが第２電圧範囲ＸＶ２から外れたことを示すハイレベルの信号Ｓ７を出力し、それ以外の場合はローレベルの信号Ｓ７を出力する。

【0083】

故障判定部８は、電流判定部６において負荷電流ＩＬが電流範囲ＸＡから外れたと判定された場合に、短絡判定モードの電圧判定部７において抵抗電圧ＶＲｓが第１電圧範囲ＸＶ１に含まれると判定されたならば、抵抗Ｒｓが短絡状態で故障していると判定する。すなわち故障判定部８は、短絡判定モードにおいて信号Ｓ６がハイレベルのときに信号Ｓ７がローレベルならば、抵抗Ｒｓが短絡状態で故障していると判定する。

【0084】

また故障判定部８は、開放判定モードの電圧判定部７において抵抗電圧ＶＲｓが第２電圧範囲ＸＶ２から外れたと判定された場合、抵抗Ｒｓが開放状態で故障していると判定する。すなわち故障判定部８は、開放判定モードにおいて信号Ｓ７がハイレベルの場合に、抵抗Ｒｓが開放状態で故障していると判定する。

【0085】

図６に示す変形例によれば、コンパレータ７４及び７５が、抵抗Ｒｓの短絡状態の故障を判定する短絡判定モードと、抵抗Ｒｓの開放状態の故障を判定する開放判定モードとにおいて兼用される。そのため、短絡状態の故障判定と開放状態の故障判定とに個別のコンパレータ７４及び７５を設ける場合に比べて回路構成を簡易にすることができる。

【0086】

以上、本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、種々のバリエーションを含んでいる。

【0087】

上述した実施形態では、第１トランジスタＭ１のゲート電圧Ｖｇ１と第２トランジスタＭ２のゲート電圧Ｖｇ２との差に基づいて電流検出部４が電流検出信号Ｓｉを生成しているが、本発明はこの例に限定されない。例えば電源電圧ＶＤＤを基準電位とみなした場合、電流検出部４は、第３トランジスタＭ３のゲート電圧Ｖｇ３と第４トランジスタＭ４のゲート電圧Ｖｇ４との差に基づいて電流検出信号Ｓｉを生成してもよい。

【0088】

上述した実施形態では、電圧判定部７において電圧検出信号Ｓｖの範囲を２つのコンパレータにより判定しているが、電圧検出信号Ｓｖの変化可能な範囲に制限がある場合には、電圧判定部７において電圧検出信号Ｓｖの範囲を１つのコンパレータにより判定してもよい。同様に、電流検出信号Ｓｉの変化可能な範囲に制限がある場合には、電流判定部６において電流検出信号Ｓｉの範囲を１つのコンパレータにより判定してもよい。

【0089】

上述した実施形態では、増幅回路３において負荷電流ＩＬを正負の双方向に流すことが可能であるが、本発明の他の実施形態では、負荷電流の方向を一方向に限定してもよい。

【0090】

上述した実施形態では、ブリッジ回路２に含まれるセンサ素子ＭＲの例として磁気抵抗効果素子を挙げているが、他のセンサ素子でもよい。また、センサ装置は電流センサに限定されず、他の物理量を検出するセンサ装置でもよい

【0091】

上述した実施形態における回路構成は一例であり、同等の機能を持つ別の回路に置き換えてもよい。

【符号の説明】

【0092】

２…ブリッジ回路、２１～２３…抵抗、３…増幅回路、３１…差動増幅部、３２…出力部、４…電流検出部、４１…差動アンプ、４２…第１カレントミラー回路、４３…第２カレントミラー回路、４４…差動アンプ、５…電圧検出部、５１…差動アンプ、６…電流判定部、６１…コンパレータ、６２…コンパレータ、６３…論理回路、７…電圧判定部、７１Ａ，７２Ａ…第１コンパレータ、７１Ｂ，７２Ｂ…第２コンパレータ、７３Ａ…第１論理回路、７３Ｂ…第２論理回路、７４、７５…コンパレータ、７６…論理回路、７７…しきい電圧入力部、８…故障判定部、９…センサ出力部、９１…差動アンプ、１０…検査回路、１１…定電圧源、ＣＬ…コイル、Ｒｓ…抵抗、ＭＲ…センサ素子、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｎ９…出力ノード、ＶＲｓ…抵抗電圧、ＩＬ…負荷電流、Ｓｉ…電流検出信号、Ｓｖ…電圧検出信号、Ｉｍ１…第１ミラー電流、Ｉｍ２…第２ミラー電流、Ｓ１…第１信号、Ｓ２…第２信号、Ｓｏｕｔ…センサ信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】