特許 7399636 ＰＩＮダイオードスイッチ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-08

(45)【発行日】2023-12-18

(54)【発明の名称】ＰＩＮダイオードスイッチ

(51)【国際特許分類】

   H01P 1/15 20060101AFI20231211BHJP

【ＦＩ】

H01P1/15

【請求項の数】 5

(21)【出願番号】P 2019130955

(22)【出願日】2019-07-16

(65)【公開番号】P2021016120

(43)【公開日】2021-02-12

【審査請求日】2022-06-15

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】598076591

【氏名又は名称】東芝インフラシステムズ株式会社

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】小島 治夫

【審査官】白井 亮

(56)【参考文献】

【文献】特開平０９－１６２６０２（ＪＰ，Ａ）

【文献】実開平０７－０２９９０１（ＪＰ，Ｕ）

【文献】特開２００７－２０８８００（ＪＰ，Ａ）

【文献】特開２００３－１７９４０２（ＪＰ，Ａ）

【文献】特開２０００－２８６６０１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／３６５８８８（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｐ １／１５

(57)【特許請求の範囲】

【請求項1】

入力信号を受ける入力端子と、
第１及び第２出力端子と、
一端が前記入力端子に接続され、他端が前記第１出力端子に接続された第１伝送線路と、
アノードが前記第１伝送線路の他端に接続され、カソードが接地端子に接続された第１ＰＩＮダイオードと、
一端が前記入力端子に接続され、他端が前記第２出力端子に接続された第２伝送線路と、
アノードが前記第２伝送線路の他端に接続され、カソードが接地端子に接続された第２ＰＩＮダイオードと、
を具備し、
前記第１ＰＩＮダイオードの第１接合面積は、前記第２ＰＩＮダイオードの第２接合面積の１／２以下である
ＰＩＮダイオードスイッチ。

【請求項2】

前記第１及び第２伝送線路の各々の長さは、使用波長の概略１／４の長さである
請求項１に記載のＰＩＮダイオードスイッチ。

【請求項3】

前記第１出力端子から信号を出力する場合、前記第１ＰＩＮダイオードには逆方向バイアスが印加され、前記第２ＰＩＮダイオードには順方向バイアスが印加され、
前記第２出力端子から信号を出力する場合、前記第１ＰＩＮダイオードには順方向バイアスが印加され、前記第２ＰＩＮダイオードには逆方向バイアスが印加される
請求項１又は２に記載のＰＩＮダイオードスイッチ。

【請求項4】

逆方向バイアスが印加された前記第１ＰＩＮダイオードのインピーダンスは、逆方向バイアスが印加された前記第２ＰＩＮダイオードのインピーダンスより高い
請求項１乃至３のいずれかに記載のＰＩＮダイオードスイッチ。

【請求項5】

前記第１ＰＩＮダイオードの前記アノードに電気的に接続された第１制御端子と、
前記第２ＰＩＮダイオードの前記アノードに電気的に接続された第２制御端子と、
をさらに具備し、
前記第１制御端子及び前記第２制御端子には、制御回路からバイアス電圧が印加される
請求項１乃至４のいずれかに記載のＰＩＮダイオードスイッチ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、高周波信号を扱うＰＩＮダイオードスイッチに関する。

【背景技術】

【0002】

高周波信号（ＲＦ信号）の通過経路を２系統に切り換える高周波スイッチとして、ダイオードを用いて構成されたダイオードスイッチが使用されている。例えば、ダイオードとして、順方向特性をあまり損なうことなく逆方向耐圧を向上できるＰＩＮダイオードが利用されている。

【0003】

このような高周波スイッチにおいて、逆方向バイアスが印加されて開放状態（オフ状態）に設定されたＰＩＮダイオードのインピーダンスが十分高くならないと、当該ＰＩＮダイオードに電流が流れ、高周波信号に損失が発生してしまう。このため、高周波スイッチを伝送する高周波信号の挿入損失が大きくなってしまう。

【先行技術文献】

【特許文献】

【0004】

【文献】特開平３－２４２００２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、挿入損失を低減することが可能なＰＩＮダイオードスイッチを提供することである。

【課題を解決するための手段】

【0006】

実施形態に係るＰＩＮダイオードスイッチは、入力信号を受ける入力端子と、第１及び第２出力端子と、一端が前記入力端子に接続され、他端が前記第１出力端子に接続された第１伝送線路と、アノードが前記第１伝送線路の他端に接続され、カソードが接地端子に接続された第１ＰＩＮダイオードと、一端が前記入力端子に接続され、他端が前記第２出力端子に接続された第２伝送線路と、アノードが前記第２伝送線路の他端に接続され、カソードが接地端子に接続された第２ＰＩＮダイオードとを具備する。前記第１ＰＩＮダイオードの第１接合面積は、前記第２ＰＩＮダイオードの第２接合面積より小さい。

【図面の簡単な説明】

【0007】

【図1】図１は、実施形態に係るスイッチ装置のブロック図である。

【図2】図２は、実施形態に係るＰＩＮダイオードスイッチの回路図である。

【図3】図３は、ＰＩＮダイオード用のバイアス回路の回路図である。

【図4】図４は、実施形態に係るインピーダンスチャートである。

【図5】図５は、比較例に係るＰＩＮダイオードスイッチの回路図である。

【図6】図６は、比較例に係るインピーダンスチャートである。

【発明を実施するための形態】

【0008】

以下、実施形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複説明は必要な場合にのみ行う。

【0009】

［１］ スイッチ装置１の構成
図１は、実施形態に係るスイッチ装置１のブロック図である。スイッチ装置１は、ＰＩＮダイオードスイッチ２、及び制御回路３を備える。

【0010】

ＰＩＮダイオードスイッチ２は、入力端子１０、第１出力端子１１、及び第２出力端子１２を備える。ＰＩＮダイオードスイッチ２は、入力端子１０に入力された入力信号を、第１出力端子１１及び第２出力端子１２の一方から出力信号として出力する。入力信号は、高周波信号（ＲＦ（radio frequency）信号）である。

【0011】

ＰＩＮダイオードスイッチ２は、高周波信号を扱う。例えば、第１出力端子１１には、低雑音増幅器が接続され、第２出力端子１２には、低雑音増幅器の飽和回避のための迂回ラインが接続される。

【0012】

制御回路３は、ＰＩＮダイオードスイッチ２に制御信号を供給し、ＰＩＮダイオードスイッチ２の動作を制御する。

【0013】

図２は、図１に示したＰＩＮダイオードスイッチ２の回路図である。ＰＩＮダイオードスイッチ２は、入力端子１０、第１出力端子１１、第２出力端子１２、第１伝送線路１３、第２伝送線路１４、第１ＰＩＮダイオード１５、及び第２ＰＩＮダイオード１６を備える。

【0014】

第１伝送線路１３の一端は、入力端子１０に接続され、第１伝送線路１３の他端は、第１ＰＩＮダイオード１５のアノード、及び第１出力端子１１に接続される。第１ＰＩＮダイオード１５のカソードは、接地端子ＧＮＤに接続される（すなわち、接地される）。

【0015】

第２伝送線路１４の一端は、入力端子１０に接続され、第２伝送線路１４の他端は、第２ＰＩＮダイオード１６のアノード、及び第２出力端子１２に接続される。第２ＰＩＮダイオード１６のカソードは、接地される。

【0016】

伝送線路１３、１４は、１／４波長線路で構成される。すなわち、伝送線路１３、１４は、スイッチ装置１が扱う高周波信号の波長λの概略１／４の長さの伝送線路である。伝送線路１３、１４は、例えばマイクロストリップ線路で構成される。伝送線路１３、１４は、入力される高周波信号に対して高いインピーダンス、理想的には無限大のインピーダンスを有する線路として機能する。

【0017】

ＰＩＮダイオード１５、１６は、Ｐ型半導体層と、Ｎ型半導体層と、これらの間に挟まれた高比抵抗層（intrinsic層、真性半導体層）とを備え、ＰＩＮ接合を有するダイオードである。ＰＩＮダイオード１５、１６に順方向バイアスを印加すると、短絡状態（オン状態）になる。ＰＩＮダイオード１５、１６に逆方向バイアスを印加すると、開放状態（オフ状態）となる。

【0018】

第１ＰＩＮダイオード１５の接合面積は、第２ＰＩＮダイオード１６の接合面積より小さく設定される。具体的には、第１ＰＩＮダイオード１５の接合面積は、第２ＰＩＮダイオード１６の接合面積の１／２以下に設定される。接合面積とは、ＰＩＮ接合部の面積である。真性半導体層は、Ｐ型半導体層及びＮ型半導体層に比べて十分膜厚が薄い。よって、ＰＩＮダイオード１５の接合面積は、ＰＮ接合の面積と言い換えることもできる。図２では、接合面積が相対的に大きい第２ＰＩＮダイオード１６を、２個のＰＩＮダイオードが並列接続された記号により等価的に示している。ＰＩＮダイオードは、その接合面積が小さくなるほど、その容量が小さくなる。

【0019】

なお、ＰＩＮダイオード１５、１６には、バイアスを印加するためのバイアス回路が接続される。図２では、ＰＩＮダイオード１５、１６に接続されるバイアス回路の図示を省略している。

【0020】

図３は、ＰＩＮダイオード用のバイアス回路の回路図である。図３では、第１ＰＩＮダイオード１５用のバイアス回路を示しているが、第２ＰＩＮダイオード１６にも図３と同じバイアス回路が接続される。

【0021】

バイアス回路２０は、制御端子２１、伝送線路２２、２３、及びキャパシタ２４を備える。

【0022】

制御端子２１は、キャパシタ２４の一方の電極と、伝送線路２２の一端とに接続される。キャパシタ２４の他方の電極は、接地される。伝送線路２２の他端は、第１ＰＩＮダイオード１５のアノードに接続される。伝送線路２３の一端は、第１ＰＩＮダイオード１５のカソードに接続され、その他端は、接地される。

【0023】

伝送線路２２、２３は、１／４波長線路で構成される。

【0024】

バイアス回路２０は、第１ＰＩＮダイオード１５に、順方向バイアス又は逆方向バイアスを印加する。制御端子２１には、制御回路３からバイアス電圧（正電圧、及び負電圧）が印加される。制御端子２１に印加されたバイアス電圧は、伝送線路２２を介して、第１ＰＩＮダイオード１５のアノードに印加される。伝送線路２３は、第１ＰＩＮダイオード１５のカソードに０Ｖを印加する。

【0025】

これにより、制御端子２１に正のバイアス電圧が印加された場合、バイアス回路２０は、第１ＰＩＮダイオード１５に順方向バイアスを印加することができる。また、制御端子２１に負のバイアス電圧が印加された場合、バイアス回路２０は、第１ＰＩＮダイオード１５に逆方向バイアスを印加することができる。

【0026】

［２］ 動作
上記のように構成されたスイッチ装置１の動作について説明する。

【0027】

まず、高周波信号を入力端子１０から第１出力端子１１に伝送する動作について説明する。制御回路３は、第１ＰＩＮダイオード１５に逆方向バイアスを印加し、第２ＰＩＮダイオード１６に順方向バイアスを印加する。よって、第１ＰＩＮダイオード１５は、開放状態になり、第２ＰＩＮダイオード１６は、短絡状態になる。

【0028】

図４は、実施形態に係るインピーダンスチャート（スミスチャートともいう）である。

【0029】

第１ＰＩＮダイオード１５は、開放状態である。よって、図２の“Ａ”から見たインピーダンスは、図４の“Ａ”点に示すように、高インピーダンスとなる。

【0030】

第２ＰＩＮダイオード１６は、短絡状態である。よって、図２の“Ｂ”から見たインピーダンスは、図４の“Ｂ”点に示すように、低インピーダンスとなる。

【0031】

また、図２の“Ｃ”から見たインピーダンスは、第２伝送線路１４の効果により、図４の“Ｃ”点に示すように、高インピーダンスとなる。

【0032】

よって、入力端子１０から入力された高周波信号は、第２ＰＩＮダイオード１６では反射され、ほとんどの信号成分が第１出力端子１１から出力される。

【0033】

逆方向バイアスが印加された、接合面積の小さい第１ＰＩＮダイオード１５は、その容量が小さいため、第２ＰＩＮダイオード１６より高インピーダンスとなる。このため、挿入損失を大幅に低減することが可能となる。

【0034】

さらに、接合面積の大きい第２ＰＩＮダイオード１６には順方向バイアスが印加されているため、第２ＰＩＮダイオード１６は短絡状態になる。よって、第２伝送線路１４の効果により、図２の“Ｃ”から見たインピーダンスは開放に近くなり、挿入損失の低減に大幅に寄与する。

【0035】

次に、高周波信号を入力端子１０から第２出力端子１２に伝送する動作について説明する。制御回路３は、第１ＰＩＮダイオード１５に順方向バイアスを印加し、第２ＰＩＮダイオード１６に逆方向バイアスを印加する。よって、第１ＰＩＮダイオード１５は、短絡状態になり、第２ＰＩＮダイオード１６は、開放状態になる。

【0036】

入力端子１０から入力された高周波信号は、第１ＰＩＮダイオード１５では反射され、ほとんどの信号成分が第２出力端子１２から出力される。

【0037】

なお、接合面積が大きい第２ＰＩＮダイオード１６は、逆方向バイアスが印加された場合、そのインピーダンスが十分高くならない可能性がある。しかし、入力端子１０から第２出力端子１２への経路は、低雑音増幅器の飽和回避のための迂回ラインに接続されるので、挿入損失が増加しても問題とはならない。

【0038】

［３］ 比較例
次に、比較例について説明する。図５は、比較例に係るＰＩＮダイオードスイッチ２の回路図である。

【0039】

比較例に係るＰＩＮダイオードスイッチ２は、入力端子１０、第１出力端子１１、第２出力端子１２、第１伝送線路１３、第２伝送線路１４、第１ＰＩＮダイオード１７、及び第２ＰＩＮダイオード１６を備える。

【0040】

第１ＰＩＮダイオード１７のアノードは、第１伝送線路１３の他端に接続される。第１ＰＩＮダイオード１７のカソードは、接地される。第１ＰＩＮダイオード１７の接合面積は、第２ＰＩＮダイオード１６の接合面積と同じである。すなわち、第１ＰＩＮダイオード１７の接合面積は、実施形態で示した第１ＰＩＮダイオード１５の接合面積より大きい。

【0041】

高周波信号を入力端子１０から第１出力端子１１に伝送する動作について説明する。第１ＰＩＮダイオード１７には逆方向バイアスが印加され、第２ＰＩＮダイオード１６には順方向バイアスが印加される。よって、第１ＰＩＮダイオード１７は、開放状態になり、第２ＰＩＮダイオード１６は、短絡状態になる。

【0042】

図６は、比較例に係るインピーダンスチャートである。

【0043】

図５の“Ｄ”から見たインピーダンスは、図６の“Ｄ”点に示すように、高インピーダンスとなる。図５の“Ｅ”から見たインピーダンスは、図６の“Ｅ”点に示すように、低インピーダンスとなる、さらに、図５の“Ｆ”から見たインピーダンスは、第２伝送線路１４の効果により、図６の“Ｆ”点に示すように、高インピーダンスとなる。

【0044】

一般的に、ＰＩＮダイオードの接合面積とインピーダンスとは強い相関があり、接合面積を小さくすると、逆方向バイアス印加時には高インピーダンスとなるが、順方向バイアス印加時には低インピーダンスまで下がらなくなる。また、接合面積を大きくすると、順方向バイアス印加時には低インピーダンスとなるが、逆方向バイアス印加時にインピーダンスが十分高くならない。

【0045】

よって、比較例では、逆方向バイアスが印加された第１ＰＩＮダイオード１７は、そのインピーダンスが十分高くならない。これは、図６の“Ｄ”点のインピーダンスが、図４の“Ａ”点のインピーダンスより低いことから理解できる。これにより、第１ＰＩＮダイオード１７による挿入損失が発生する。

【0046】

一方、本実施形態では、第１ＰＩＮダイオード１５の接合面積を、第２ＰＩＮダイオード１６の接合面積より小さくしている。これにより、高周波信号を入力端子１０から第１出力端子１１に出力する場合に、挿入損失を低減することができる。

【0047】

［４］ 実施形態の効果
以上詳述したように本実施形態では、ＰＩＮダイオードスイッチ２は、入力信号を受ける入力端子１０と第１出力端子１１との間の第１経路と、入力端子１０と第２出力端子１２との間の第２経路とを切り換える。第１経路には、第１伝送線路１３及び第１ＰＩＮダイオード１５が設けられる。第２経路には、第２伝送線路１４及び第２ＰＩＮダイオード１６が設けられる。そして、第１ＰＩＮダイオード１５の接合面積は、第２ＰＩＮダイオード１６の接合面積より小さく設定される。具体的には、第１ＰＩＮダイオード１５の接合面積は、第２ＰＩＮダイオード１６の接合面積の１／２以下に設定される。

【0048】

従って本実施形態によれば、高周波信号を入力端子１０から第１出力端子１１へ伝送する場合に、挿入損失を大幅に低減できる。

【0049】

上記実施形態で示したＰＩＮダイオードスイッチは、高周波信号を送受信するアンテナ装置、又はレーダ装置の受信器に適用可能である。

【0050】

上記実施形態では、伝送線路は、使用波長λの１／４の長さである１／４波長線路としている。しかし、丁度この長さでなくとも、この長さと概略同じ長さであれば、本実施形態の動作を実現でき、このような構成は本発明の範疇に含まれる。

【0051】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0052】

１…スイッチ装置、２…ＰＩＮダイオードスイッチ、３…制御回路、１０…入力端子、１１…出力端子、１２…出力端子、１３…伝送線路、１４…伝送線路、１５…ＰＩＮダイオード、１６…ＰＩＮダイオード、１７…ＰＩＮイオード、２０…バイアス回路、２１…制御端子、２２…伝送線路、２３…伝送線路、２４…キャパシタ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】