(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-08
(45)【発行日】2023-12-18
(54)【発明の名称】スイッチング電源装置
(51)【国際特許分類】
H02M 3/155 20060101AFI20231211BHJP
【ＦＩ】
H02M3/155 P
【請求項の数】
12
(21)【出願番号】P 2020025826
(22)【出願日】2020-02-19
(65)【公開番号】P2021132447
(43)【公開日】2021-09-09
【審査請求日】2022-12-21
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110001933
【氏名又は名称】弁理士法人 佐野特許事務所
(72)【発明者】
【氏名】福本 洋祐
(72)【発明者】
【氏名】福島 瞬
【審査官】佐藤 匡
(56)【参考文献】
【文献】特開２０１９－０４７５９９（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１１／００１８５０７（ＵＳ，Ａ１）
【文献】特開２０１６－１０３８９５（ＪＰ，Ａ）
【文献】特開２００９－１２４８７７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／００
(57)【特許請求の範囲】
【請求項1】
入力電圧の印加端と出力電圧の印加端との間に設けられた出力トランジスタを有し、前記出力トランジスタのスイッチングを含むスイッチング動作を通じて前記入力電圧から前記出力電圧を生成するための出力段回路と、前記出力電圧に応じた帰還電圧に基づき所定のＰＷＭ周波数にて前記出力段回路をスイッチング動作させるＰＷＭ制御を実行可能な主制御回路と、を備え、
前記主制御回路は、
前記帰還電圧に応じて特定配線上に対比電圧を生成する対比電圧生成部と、
前記特定配線に接続されて前記対比電圧の位相を補償する位相補償回路と、
前記ＰＷＭ周波数の逆数に相当するＰＷＭ周期にて電圧値が周期的に変化するランプ電圧を生成するランプ電圧生成回路と、
前記対比電圧と前記ランプ電圧を比較して比較結果を示す信号を出力するＰＷＭコンパレータと、を有して、前記ＰＷＭコンパレータの出力信号に基づき前記出力段回路を制御し、
前記位相補償回路は、前記特定配線と所定ノードとの間に設けられた位相補償用抵抗と、前記所定ノードと所定電位を持つ基準導電部との間に設けられた位相補償用コンデンサと、を有し、
前記主制御回路は、クランプ電圧を生成して前記所定ノードにおける電圧を前記クランプ電圧にてクランプするクランプ動作を実行可能なクランプ回路を更に有し、
前記クランプ回路は、前記出力電圧に応じて前記クランプ電圧を設定する
、スイッチング電源装置。
【請求項2】
前記ランプ電圧生成回路は、前記入力電圧に応じて前記ランプ電圧の振幅を設定する、請求項１に記載のスイッチング電源装置。
【請求項3】
前記クランプ電圧は前記出力電圧に比例し、前記ランプ電圧の振幅は前記入力電圧に比例する
、請求項２に記載のスイッチング電源装置。
【請求項4】
入力電圧の印加端と出力電圧の印加端との間に設けられた出力トランジスタを有し、前記出力トランジスタのスイッチングを含むスイッチング動作を通じて前記入力電圧から前記出力電圧を生成するための出力段回路と、前記出力電圧に応じた帰還電圧に基づき所定のＰＷＭ周波数にて前記出力段回路をスイッチング動作させるＰＷＭ制御を実行可能な主制御回路と、を備え、
前記主制御回路は、
前記帰還電圧に応じて特定配線上に対比電圧を生成する対比電圧生成部と、
前記特定配線に接続されて前記対比電圧の位相を補償する位相補償回路と、
前記ＰＷＭ周波数の逆数に相当するＰＷＭ周期にて電圧値が周期的に変化するランプ電圧を生成するランプ電圧生成回路と、
前記対比電圧と前記ランプ電圧を比較して比較結果を示す信号を出力するＰＷＭコンパレータと、を有して、前記ＰＷＭコンパレータの出力信号に基づき前記出力段回路を制御し、
前記位相補償回路は、前記特定配線と所定ノードとの間に設けられた位相補償用抵抗と、前記所定ノードと所定電位を持つ基準導電部との間に設けられた位相補償用コンデンサと、を有し、
前記主制御回路は、クランプ電圧を生成して前記所定ノードにおける電圧を前記クランプ電圧にてクランプするクランプ動作を実行可能なクランプ回路を更に有し、
前記主制御回路は、前記ＰＷＭ制御、又は、前記ＰＷＭ周期の１周期分の時間を超えて前記出力トランジスタをオン状態に維持するオフスキップ制御を実行可能であり、
前記対比電圧が前記ランプ電圧の変動範囲内に維持されている状態では、前記対比電圧及び前記ランプ電圧間の高低関係の切り替わりに基づき前記出力段回路をスイッチング動作させる前記ＰＷＭ制御を実行し、
前記対比電圧及び前記ランプ電圧間の高低関係の切り替わりが前記ＰＷＭ周期の１周期分の時間以上生じない状態では、前記オフスキップ制御を実行し、
前記オフスキップ制御の実行に連動して前記クランプ動作を実行させる
、スイッチング電源装置。
【請求項5】
前記主制御回路は、前記ＰＷＭ制御の開始後、前記対比電圧及び前記ランプ電圧間の高低関係の切り替わりが前記ＰＷＭ周期の１周期分の時間以上生じないことが検知されると、実行制御を前記ＰＷＭ制御から前記オフスキップ制御に遷移させるとともに前記クランプ動作を開始させ、その後、前記対比電圧及び前記ランプ電圧間の高低関係の切り替わりが検知されると、実行制御を前記ＰＷＭ制御に戻すとともに前記クランプ動作を終了させる、請求項４に記載のスイッチング電源装置。
【請求項6】
前記クランプ回路は、前記出力電圧に応じて前記クランプ電圧を設定する、請求項４又は５に記載のスイッチング電源装置。
【請求項7】
前記ランプ電圧生成回路は、前記入力電圧に応じて前記ランプ電圧の振幅を設定する、請求項６に記載のスイッチング電源装置。
【請求項8】
前記クランプ電圧は前記出力電圧に比例し、前記ランプ電圧の振幅は前記入力電圧に比例する
、請求項７に記載のスイッチング電源装置。
【請求項9】
前記クランプ電圧は所定の固定電圧である、請求項４又は５に記載のスイッチング電源装置。
【請求項10】
前記対比電圧生成部は、前記帰還電圧に応じて生成された信号に基づき又は前記帰還電圧に基づき、前記特定配線との間で電流を入出力するアンプを含む、請求項４～９の何れかに記載のスイッチング電源装置。
【請求項11】
前記出力段回路は、前記出力トランジスタ及び前記出力トランジスタに直接接続された同期整流トランジスタを有し、前記同期整流トランジスタは、前記出力電圧の印加端と前記基準導電部との間に設けられ、
前記主制御回路は、
前記ＰＷＭ制御において前記ＰＷＭコンパレータの出力信号に基づき前記出力トランジスタ及び前記同期整流トランジスタを交互にオン、オフとし、
前記オフスキップ制御では、前記ＰＷＭ周期の１周期分の時間を超える時間だけ前記出力トランジスタをオン且つ前記同期整流トランジスタをオフとした後、前記ＰＷＭ周期の１周期分の時間よりも短い時間だけ前記出力トランジスタをオフ且つ前記同期整流トランジスタをオンとする一連の単位動作を繰り返し実行する、又は、前記オフスキップ制御では前記出力トランジスタをオンに維持し且つ前記同期整流トランジスタをオフに維持する
、請求項４～１０の何れかに記載のスイッチング電源装置。
【請求項12】
前記出力トランジスタと前記出力電圧の印加端との間にコイルが設けられ、前記出力トランジスタがオンであるとき、前記出力トランジスタ及び前記コイルを通じ前記出力電圧の印加端に向けて前記入力電圧に基づく電流が流れる、請求項１～１１の何れかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチング電源装置に関する。
【背景技術】
【0002】
入力電圧の印加端と出力電圧の印加端との間に設けられた出力トランジスタを有し、出力電圧に応じた帰還電圧に基づいて出力トランジスタをスイッチングさせるスイッチング電源装置が一般的に知られており、スイッチング制御において、電流モード制御方式が採用されることも多い（下記特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１２－１１４９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
図１９に、電流モード制御方式が採用された参考構成に係るスイッチング電源装置９００の構成を示す。スイッチング電源装置９００は、入力電圧Ｖｉより所望の出力電圧Ｖｏを生成する降圧型のスイッチング電源装置として構成されている。図１９のスイッチング電源装置９００では、出力トランジスタ９１１及び同期整流トランジスタ９１２から成る出力段回路を用いて入力電圧Ｖｉをスイッチングすることで矩形波状の電圧を発生させ、矩形波状の電圧をコイル９１３及び出力コンデンサ９１４にて平滑化することで出力電圧Ｖｏを生成する。この際、出力電圧Ｖｏに応じた帰還電圧とコイル９１３に流れる電流とに基づき対比電圧Ｖｃ’を生成し、対比電圧Ｖｃ’をランプ電圧Ｖｒａｍｐ’と比較することでパルス幅変調信号Ｓｐｗｍ’を生成する。パルス幅変調信号Ｓｐｗｍ’によるＰＷＭ制御にてトランジスタ９１１及び９１２をスイッチング動作させることで、出力電圧Ｖｏを所望の目標電圧にて安定化させることができる。尚、図１９の構成では、出力電圧Ｖｏの低下につれて対比電圧Ｖｃ’は上昇する。対比電圧Ｖｃ’の位相を補償するための位相補償回路９２０が、対比電圧Ｖｃ’が加わる配線９２１に接続される。位相補償回路９２０は位相補償用抵抗９２１ａと位相補償用コンデンサ９２１ｂの直列回路から成る。
【0005】
入力電圧Ｖｉは基本的には出力電圧Ｖｏの目標電圧より高いのであるが、アプリケーションによっては、入力電圧Ｖｉが一時的に目標電圧を下回る程度に低くなることがある。入力電圧Ｖｉが目標電圧より低下したとき、それに連動して出力電圧Ｖｏも低下し、出力電圧Ｖｏの低下は対比電圧Ｖｃ’の上昇をもたらす。この際、対比電圧Ｖｃ’が過度に上昇しすぎないよう、クランプ回路９３０を導入することができる。
【0006】
クランプ回路９３０は、対比電圧Ｖｃ’が加わる配線９２１に接続され、対比電圧Ｖｃ’が所定のクランプ電圧を超えて上昇することが無いよう対比電圧Ｖｃ’をクランプする。ここで、通常動作にて実行されるべきＰＷＭ制御に影響が生じないよう、クランプ電圧はランプ電圧Ｖｒａｍｐ’の最大電圧より高い電圧に設定される必要がある。そうすると、スイッチング電源装置９００において、入力電圧Ｖｉの低下を経た入力電圧Ｖｉの復帰時に、出力電圧Ｖｏに比較的大きなオーバーシュートが発生することがある（オーバーシュートの発生要因については後に詳説される）。
【0007】
大きなオーバーシュートはスイッチング電源装置９００の後段回路に悪影響を及しうるため、オーバーシュートをなるだけ抑制することが要望される。
【0008】
本発明は、オーバーシュートの抑制に寄与するスイッチング電源装置（特に例えば、入力電圧の低下を経て入力電圧が復帰したときに生じうるオーバーシュートの抑制に寄与するスイッチング電源装置）を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明に係るスイッチング電源装置は、入力電圧の印加端と出力電圧の印加端との間に設けられた出力トランジスタを有し、前記出力トランジスタのスイッチングを含むスイッチング動作を通じて前記入力電圧から前記出力電圧を生成するための出力段回路と、前記出力電圧に応じた帰還電圧に基づき所定のＰＷＭ周波数にて前記出力段回路をスイッチング動作させるＰＷＭ制御を実行可能な主制御回路と、を備え、前記主制御回路は、前記帰還電圧に応じて特定配線上に対比電圧を生成する対比電圧生成部と、前記特定配線に接続されて前記対比電圧の位相を補償する位相補償回路と、前記ＰＷＭ周期にて電圧値が周期的に変化するランプ電圧を生成するランプ電圧生成回路と、前記対比電圧と前記ランプ電圧を比較して比較結果を示す信号を出力するＰＷＭコンパレータと、を有して、前記ＰＷＭコンパレータの出力信号に基づき前記出力段回路を制御し、前記位相補償回路は、前記特定配線と所定ノードとの間に設けられた位相補償用抵抗と、前記所定ノードと所定電位を持つ基準導電部との間に設けられた位相補償用コンデンサと、を有し、前記主制御回路は、クランプ電圧を生成して前記所定ノードにおける電圧を前記クランプ電圧にてクランプするクランプ動作を実行可能なクランプ回路を更に有する構成（第１の構成）である。
【0010】
上記第１の構成に係るスイッチング電源装置において、前記主制御回路は、前記ＰＷＭ制御、又は、前記ＰＷＭ周波数の逆数に相当するＰＷＭ周期の１周期分の時間を超えて前記出力トランジスタをオン状態に維持するオフスキップ制御を実行可能であり、前記対比電圧が前記ランプ電圧の変動範囲内に維持されている状態では、前記対比電圧及び前記ランプ電圧間の高低関係の切り替わりに基づき前記出力段回路をスイッチング動作させる前記ＰＷＭ制御を実行し、前記対比電圧及び前記ランプ電圧間の高低関係の切り替わりが前記ＰＷＭ周期の１周期分の時間以上生じない状態では、前記オフスキップ制御を実行し、前記オフスキップ制御の実行に連動して前記クランプ動作を実行させる構成（第２の構成）であっても良い。
【0011】
上記第２の構成に係るスイッチング電源装置において、前記主制御回路は、前記ＰＷＭ制御の開始後、前記対比電圧及び前記ランプ電圧間の高低関係の切り替わりが前記ＰＷＭ周期の１周期分の時間以上生じないことが検知されると、実行制御を前記ＰＷＭ制御から前記オフスキップ制御に遷移させるとともに前記クランプ動作を開始させ、その後、前記対比電圧及び前記ランプ電圧間の高低関係の切り替わりが検知されると、実行制御を前記ＰＷＭ制御に戻すとともに前記クランプ動作を終了させる構成（第３の構成）であっても良い。
【0012】
上記第１～第３の構成の何れかに係るスイッチング電源装置において、前記クランプ回路は、前記出力電圧に応じて前記クランプ電圧を設定する構成（第４の構成）であっても良い。
【0013】
上記第４の構成に係るスイッチング電源装置において、前記ランプ電圧生成回路は、前記入力電圧に応じて前記ランプ電圧の振幅を設定する構成（第５の構成）であっても良い。
【0014】
上記第５の構成に係るスイッチング電源装置において、前記クランプ電圧は前記出力電圧に比例し、前記ランプ電圧の振幅は前記入力電圧に比例する構成（第６の構成）であっても良い。
【0015】
上記第１～第３の構成の何れかに係るスイッチング電源装置において、前記クランプ電圧は所定の固定電圧である構成（第７の構成）であっても良い。
【0016】
上記第１～第７の構成の何れかに係るスイッチング電源装置において、前記対比電圧生成部は、前記帰還電圧に応じて生成された信号に基づき又は前記帰還電圧に基づき、前記特定配線との間で電流を入出力するアンプを含む構成（第８の構成）であっても良い。
【0017】
上記第１～第８の構成の何れかに係るスイッチング電源装置において、前記出力段回路は、前記出力トランジスタ及び前記出力トランジスタに直接接続された同期整流トランジスタを有し、前記同期整流トランジスタは、前記出力電圧の印加端と前記基準導電部との間に設けられ、前記主制御回路は、前記ＰＷＭ制御において前記ＰＷＭコンパレータの出力信号に基づき前記出力トランジスタ及び前記同期整流トランジスタを交互にオン、オフとし、前記オフスキップ制御では、前記ＰＷＭ周期の１周期分の時間を超える時間だけ前記出力トランジスタをオン且つ前記同期整流トランジスタをオフとした後、前記ＰＷＭ周期の１周期分の時間よりも短い時間だけ前記出力トランジスタをオフ且つ前記同期整流トランジスタをオンとする一連の単位動作を繰り返し実行する、又は、前記オフスキップ制御では前記出力トランジスタをオンに維持し且つ前記同期整流トランジスタをオフに維持する構成（第９の構成）であっても良い。
【0018】
上記第１～第９の構成の何れかに係るスイッチング電源装置において、前記出力トランジスタと前記出力電圧の印加端との間にコイルが設けられ、前記出力トランジスタがオンであるとき、前記出力トランジスタ及び前記コイルを通じ前記出力電圧の印加端に向けて前記入力電圧に基づく電流が流れる構成（第１０の構成）であっても良い。
【発明の効果】
【0019】
本発明によれば、オーバーシュートの抑制に寄与するスイッチング電源装置（特に例えば、入力電圧の低下を経て入力電圧が復帰したときに生じうるオーバーシュートの抑制に寄与するスイッチング電源装置）を提供することが可能となる。
【図面の簡単な説明】
【0020】
【図1】本発明の第１実施形態に係るスイッチング電源装置の概略的な全体構成図である。
【図2】本発明の第１実施形態に係り、スイッチング電源ＩＣの外観斜視図である。
【図3】本発明の第１実施形態に係るスイッチング電源装置の構成図である。
【図4】本発明の第１実施形態に係り、ランプ電圧の波形図である。
【図5】本発明の第１実施形態に係り、ＰＷＭ制御における波形図である。
【図11】本発明の第１実施形態に属する実施例ＥＸ１＿１に係り、クランプ回路の構成を示す図である。
【図12】本発明の第１実施形態に属する実施例ＥＸ１＿２に係り、クランプ回路の構成を示す図である。
【図13】本発明の第１実施形態に属する実施例ＥＸ１＿３に係り、ランプ電圧の振幅と入力電圧との関係を示す図である。
【図14】本発明の第１実施形態に属する実施例ＥＸ１＿３に係り、ランプ電圧、対比電圧及びパルス幅変調信号の波形図である。
【図15】本発明の第１実施形態に属する実施例ＥＸ１＿３に係り、スイッチング電源装置のタイミングチャートである。
【図16】本発明の第１実施形態に属する実施例ＥＸ１＿４に係り、クランプ回路の構成を示す図である。
【図17】本発明の第２実施形態に係るスイッチング電源装置の構成図である。
【図18】本発明の第３実施形態に係るシステムの構成図である。
【図19】参考構成に係るスイッチング電源装置の構成図である。
【発明を実施するための形態】
【0021】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の符号“２”によって参照されるスイッチング電源ＩＣは（図１参照）、スイッチング電源ＩＣ２と表記されることもあるし、電源ＩＣ２又は単にＩＣ２と略記されることもあり得るが、それらは全て同じものを指す。
【0022】
まず、本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。ＩＣとは集積回路（Integrated Circuit）の略称である。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する導電部を指す又は０Ｖの電位そのものを指す。０Ｖの電位をグランド電位と称することもある。本発明の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。
【0023】
ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態（遮断状態）となっていることを指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解して良い。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。
【0024】
任意のスイッチを１以上のＦＥＴ（電界効果トランジスタ）にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。
【0025】
任意のトランジスタ又はスイッチについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。
【0026】
＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図１は、本発明の第１実施形態に係るスイッチング電源装置１の全体構成図である。図１のスイッチング電源装置１は、スイッチング電源用回路（スイッチング電源用半導体装置）であるスイッチング電源ＩＣ２と、スイッチング電源ＩＣ２に対して外付け接続される複数のディスクリート部品と、を備え、当該複数のディスクリート部品には、出力コンデンサとしてのコンデンサＣ１と、帰還抵抗としての抵抗Ｒ１及びＲ２と、コイルＬ１とが含まれる。スイッチング電源装置１は、外部から供給される入力電圧Ｖｉｎより所望の出力電圧Ｖｏｕｔを生成する降圧型のスイッチング電源装置（ＤＣ／ＤＣコンバータ）として構成されている。出力端子ＯＵＴに出力電圧Ｖｏｕｔが生じる。即ち、出力端子ＯＵＴは出力電圧Ｖｏｕｔの印加端（出力電圧Ｖｏｕｔが加わる端子）である。出力電圧Ｖｏｕｔは出力端子ＯＵＴに接続された負荷ＬＤに供給される。入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔは正の直流電圧であって、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎよりも低い。例えば入力電圧Ｖｉｎが１２Ｖであるとき、抵抗Ｒ１及びＲ２の抵抗値を調整することで１２Ｖ未満の所望の正の電圧値（例えば３．３Ｖや５Ｖ）にて出力電圧Ｖｏｕｔを安定化させることができる。尚、出力端子ＯＵＴを介して負荷ＬＤに流れる電流を出力電流Ｉｏｕｔと称する。
本発明の第１実施形態を説明する。図１は、本発明の第１実施形態に係るスイッチング電源装置１の全体構成図である。図１のスイッチング電源装置１は、スイッチング電源用回路（スイッチング電源用半導体装置）であるスイッチング電源ＩＣ２と、スイッチング電源ＩＣ２に対して外付け接続される複数のディスクリート部品と、を備え、当該複数のディスクリート部品には、出力コンデンサとしてのコンデンサＣ１と、帰還抵抗としての抵抗Ｒ１及びＲ２と、コイルＬ１とが含まれる。スイッチング電源装置１は、外部から供給される入力電圧Ｖｉｎより所望の出力電圧Ｖｏｕｔを生成する降圧型のスイッチング電源装置（ＤＣ／ＤＣコンバータ）として構成されている。出力端子ＯＵＴに出力電圧Ｖｏｕｔが生じる。即ち、出力端子ＯＵＴは出力電圧Ｖｏｕｔの印加端（出力電圧Ｖｏｕｔが加わる端子）である。出力電圧Ｖｏｕｔは出力端子ＯＵＴに接続された負荷ＬＤに供給される。入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔは正の直流電圧であって、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎよりも低い。例えば入力電圧Ｖｉｎが１２Ｖであるとき、抵抗Ｒ１及びＲ２の抵抗値を調整することで１２Ｖ未満の所望の正の電圧値（例えば３．３Ｖや５Ｖ）にて出力電圧Ｖｏｕｔを安定化させることができる。尚、出力端子ＯＵＴを介して負荷ＬＤに流れる電流を出力電流Ｉｏｕｔと称する。
【0027】
スイッチング電源ＩＣ２は、図２に示すような、半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品である。ＩＣ２の筐体に複数の外部端子が露出して設けられており、その複数の外部端子には、図１に示される入力端子ＩＮ、スイッチ端子ＳＷ、帰還端子ＦＢ、出力監視端子ＯＳ及びグランド端子ＧＮＤが含まれる。これら以外の端子も、上記複数の外部端子に含まれうる。尚、図２に示されるＩＣ２の外部端子の数及びＩＣ２の外観は例示に過ぎない。
【0028】
スイッチング電源ＩＣ２の外部構成について説明する。ＩＣ２の外部より入力電圧Ｖｉｎが入力端子ＩＮに供給される。スイッチ端子ＳＷと出力端子ＯＵＴとの間にコイルＬ１が直列に介在している。即ち、コイルＬ１の一端はスイッチ端子ＳＷに接続され、コイルＬ１の他端は出力端子ＯＵＴに接続される。また、出力端子ＯＵＴはコンデンサＣ１を介してグランドに接続される。更に、出力端子ＯＵＴは抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端は抵抗Ｒ２を介してグランドに接続される。抵抗Ｒ１及びＲ２間の接続ノードが帰還端子ＦＢに接続される。また、出力監視端子ＯＳには出力電圧Ｖｏｕｔが加えられ、グランド端子ＧＮＤはグランドに接続される。尚、コイルＬ１に流れる電流をコイル電流ＩＬと称する。
【0029】
スイッチング電源ＩＣ２の内部構成について説明する。スイッチング電源ＩＣ２は、出力段回路ＭＭと、出力段回路ＭＭを制御するための主制御回路３と、を備える。
【0030】
出力段回路ＭＭは、Ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor)として構成されたトランジスタＭ１及びＭ２を備える。トランジスタＭ１及びＭ２は、入力端子ＩＮとグランド端子ＧＮＤ（換言すればグランド）との間に直列接続された一対のスイッチング素子であり、それらがスイッチング駆動されることで入力電圧Ｖｉｎがスイッチングされてスイッチ端子ＳＷに矩形波状のスイッチ電圧Ｖｓｗが現れる。トランジスタＭ１がハイサイド側に設けられ、トランジスタＭ２がローサイド側に設けられる。具体的には、トランジスタＭ１のドレインは入力電圧Ｖｉｎの印加端である入力端子ＩＮに接続され、トランジスタＭ１のソース及びトランジスタＭ２のドレインはスイッチ端子ＳＷに共通接続される。トランジスタＭ２のソースはグランドに接続される。但し、トランジスタＭ２のソースとグランドとの間に電流検出用の抵抗が挿入される場合もある。
【0031】
トランジスタＭ１は出力トランジスタとして機能し、トランジスタＭ２は同期整流トランジスタとして機能する。コイルＬ１及びコンデンサＣ１は、スイッチ端子ＳＷに現れる矩形波状のスイッチ電圧Ｖｓｗを整流及び平滑化して出力電圧Ｖｏｕｔを生成する整流平滑回路を構成する。抵抗Ｒ１及びＲ２は出力電圧Ｖｏｕｔを分圧する分圧回路を構成し、抵抗Ｒ１及びＲ２間の接続ノードに出力電圧Ｖｏｕｔの分圧である帰還電圧Ｖｆｂが生じる。抵抗Ｒ１及びＲ２間の接続ノードが帰還端子ＦＢに接続されることで帰還電圧Ｖｆｂが帰還端子ＦＢに入力される。
【0032】
トランジスタＭ１、Ｍ２のゲートには、駆動信号として夫々ゲート信号Ｇ１、Ｇ２が供給され、トランジスタＭ１及びＭ２はゲート信号Ｇ１及びＧ２に応じてオン、オフされる。ゲート信号Ｇ１がハイレベルであるとき、トランジスタＭ１はオン状態となり、ゲート信号Ｇ１がローレベルであるとき、トランジスタＭ１はオフ状態となる。同様に、ゲート信号Ｇ２がハイレベルであるとき、トランジスタＭ２はオン状態となり、ゲート信号Ｇ２がローレベルであるとき、トランジスタＭ２はオフ状態となる。基本的には、トランジスタＭ１及びＭ２が交互にオン、オフされるが、トランジスタＭ１及びＭ２が共にオフ状態に維持されることもある。即ち、出力段回路ＭＭの状態は、出力ハイ状態と、出力ロー状態と、Ｈｉ－Ｚ状態の何れかとなる。出力ハイ状態では、トランジスタＭ１、Ｍ２が夫々、オン状態、オフ状態である。出力ロー状態では、トランジスタＭ１、Ｍ２が夫々、オフ状態、オン状態である。Ｈｉ－Ｚ状態では、トランジスタＭ１及びＭ２が共にオフ状態である。トランジスタＭ１及びＭ２が共にオン状態とされることは無い。
【0033】
主制御回路３は、帰還電圧Ｖｆｂに基づきゲート信号Ｇ１及びＧ２のレベル制御を通じてトランジスタＭ１及びＭ２の夫々のオン／オフ状態を制御し、これによって出力端子ＯＵＴに帰還電圧Ｖｆｂに応じた出力電圧Ｖｏｕｔを発生させる。また、図１に示す如く、主制御回路３には出力電圧Ｖｏｕｔが与えられていても良い。主制御回路３は出力電圧Ｖｏｕｔに基づいて過電圧保護等を行いうる他、出力電圧Ｖｏｕｔを利用して後述のクランプ電圧を設定することもできる（詳細は後述）。
【0034】
尚、ここでは、同期整流方式を用いることを想定しているが、出力段回路ＭＭにおいてダイオード整流方式を採用するようにして良い。ダイオード整流方式が採用される場合、出力段回路ＭＭからトランジスタＭ２が削除され、代わりに、アノードがグランドに接続され且つカソードがスイッチ端子ＳＷに接続された同期整流ダイオード（不図示）が出力段回路ＭＭに設けられる（結果、出力段回路ＭＭのスイッチング動作はトランジスタＭ１のみのスイッチング動作となる）。
【0035】
第１実施形態では、以下、電流モード制御方式が採用された場合のスイッチング電源装置１を例にとって、スイッチング電源装置１の構成及び動作を説明する。図３は、電流モード制御方式が採用されたスイッチング電源装置１であるスイッチング電源装置１Ａの全体構成図である。スイッチング電源装置１Ａには、スイッチング電源ＩＣ２としてスイッチング電源ＩＣ２Ａが設けられる。スイッチング電源ＩＣ２Ａには、出力段回路ＭＭと、主制御回路３として主制御回路３Ａが設けられる。スイッチング電源装置１、スイッチング電源ＩＣ２、主制御回路３について上述した事項は、矛盾なき限り全て、スイッチング電源装置１Ａ、スイッチング電源ＩＣ２Ａ、主制御回路３Ａにも適用される。
【0036】
主制御回路３Ａは、エラーアンプ１１１と、位相補償回路１１２と、電流センサ１１３と、差動アンプ１１４と、位相補償回路１１５と、クランプ回路１１６と、ランプ電圧生成回路１１７と、コンパレータ（ＰＷＭコンパレータ）１１８と、ロジック回路１２０と、を備える。
【0037】
エラーアンプ１１１は、電流出力型のトランスコンダクタンスアンプである。エラーアンプ１１１の反転入力端子には帰還端子ＦＢに加わる電圧（即ち帰還電圧Ｖｆｂ）が供給され、エラーアンプ１１１の非反転入力端子には所定の基準電圧Ｖｒｅｆ１が供給される。基準電圧Ｖｒｅｆ１は、正の所定電圧値を有する直流電圧であり、ＩＣ２Ａ内の図示されない基準電圧生成回路にて生成される。エラーアンプ１１１は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１との差分に応じた誤差電流信号Ｉ１を自身の出力端子から出力する。誤差電流信号Ｉ１による電荷は、誤差信号配線である配線ＷＲ１に対して入出力される。具体的には，エラーアンプ１１１は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１よりも低いときには配線ＷＲ１の電位が上がるようエラーアンプ１１１から配線ＷＲ１に向けて誤差電流信号Ｉ１による電流を出力し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１よりも高いときには配線ＷＲ１の電位が下がるよう配線ＷＲ１からエラーアンプ１１１に向けて誤差電流信号Ｉ１による電流を引き込む。帰還電圧Ｖｆｂ及び基準電圧Ｖｒｅｆ１間の差分の絶対値が増大するにつれて、誤差電流信号Ｉ１による電流の大きさも増大する。
【0038】
位相補償回路１１２は、配線ＷＲ１とグランドとの間に設けられ、誤差電流信号Ｉ１の入力を受けて配線ＷＲ１上に誤差電圧Ｖｅｒｒを生成する。位相補償回路１１２は誤差電圧Ｖｅｒｒの位相を補償するために設けられる。位相補償回路１１２は抵抗１１２ａ及びコンデンサ１１２ｂの直列回路を含み、具体的には抵抗１１２ａの一端が配線ＷＲ１に接続され、抵抗１１２ａの他端がコンデンサ１１２ｂを介してグランドに接続される。抵抗１１２ａの抵抗値及びコンデンサ１１２ｂの静電容量値を適切に設定することにより誤差電圧Ｖｅｒｒの位相を補償して出力帰還ループの発振を防ぐことができる。
【0039】
電流センサ１１３は、コイルＬ１に流れるコイル電流ＩＬを所定のタイミングでサンプリングし、サンプリングしたコイル電流ＩＬの値を示す電流検出信号Ｉｓｎｓを出力する。電流検出信号Ｉｓｎｓは電圧信号であるため、電流検出信号Ｉｓｎｓが表す電圧を、電圧Ｉｓｎｓと称することがある。スイッチ端子ＳＷから出力端子ＯＵＴに向かう向きのコイル電流ＩＬの極性は正であり、出力端子ＯＵＴからスイッチ端子ＳＷに向かう向きのコイル電流ＩＬの極性は負であるとする。コイル電流ＩＬが負側から正側に向かうにつれて電圧Ｉｓｎｓは上昇する。故に、コイル電流ＩＬが正であるときにはコイル電流ＩＬの大きさが増大するにつれて電圧Ｉｓｎｓは上昇し、コイル電流ＩＬが負であるときにはコイル電流ＩＬの大きさが増大するにつれて電圧Ｉｓｎｓは低下する。例えば、電流センサ１１３は、トランジスタＭ２のソースとグランドとの間に設けられたセンス抵抗を有し、トランジスタＭ２がオンとされている期間においてセンス抵抗の電圧降下をサンプリングすることで電圧Ｉｓｎｓを生成する。即ち、トランジスタＭ２に流れる電流を検出することを通じてコイル電流ＩＬを検出することができるが、電流センサ１１３は、トランジスタＭ１に流れる電流を検出することを通じて又はコイルＬ１に流れる電流を直接検出することを通じて電圧Ｉｓｎｓを生成するようにしても良い。
【0040】
差動アンプ１１４も、エラーアンプ１１１と同様、電流出力型のトランスコンダクタンスアンプである。差動アンプ１１４の非反転入力端子には配線ＷＲ１に加わる誤差電圧Ｖｅｒｒが供給され、差動アンプ１１４の反転入力端子には電圧Ｉｓｎｓが供給される。差動アンプ１１４は、誤差電圧Ｖｅｒｒと電圧Ｉｓｎｓとの差分に応じた電流信号Ｉ２を自身の出力端子から出力する。電流信号Ｉ２による電荷は、配線ＷＲ２に対して入出力される。具体的には，差動アンプ１１４は、誤差電圧Ｖｅｒｒが電圧Ｉｓｎｓよりも高いときには配線ＷＲ２の電位が上がるよう差動アンプ１１４から配線ＷＲ２に向けて電流信号Ｉ２による電流を出力し、誤差電圧Ｖｅｒｒが電圧Ｉｓｎｓよりも低いときには配線ＷＲ２の電位が下がるよう配線ＷＲ２から差動アンプ１１４に向けて電流信号Ｉ２による電流を引き込む。誤差電圧Ｖｅｒｒ及び電圧Ｉｓｎｓ間の差分の絶対値が増大するにつれて、電流信号Ｉ２による電流の大きさも増大する。
【0041】
位相補償回路１１５は、配線ＷＲ２とグランドとの間に設けられ、電流信号Ｉ２の入力を受けて配線ＷＲ２上に対比電圧Ｖｃを生成する。位相補償回路１１５は対比電圧Ｖｃの位相を補償するために設けられる。位相補償回路１１５は抵抗１１５ａ及びコンデンサ１１５ｂの直列回路を含み、具体的には抵抗１１５ａの一端が配線ＷＲ２に接続され、抵抗１１５ａの他端がコンデンサ１１５ｂを介してグランドに接続される。抵抗１１５ａの抵抗値及びコンデンサ１１５ｂの静電容量値を適切に設定することにより対比電圧Ｖｃの位相を補償して出力帰還ループの発振を防ぐことができる。抵抗１１５ａ、コンデンサ１１５ｂは、夫々、対比電圧Ｖｃの位相を補償するための位相補償用抵抗、位相補償用コンデンサとして機能する。抵抗１１５ａ及びコンデンサ１１５ｂ間の接続ノードをノードＮＤＡと称する。
【0042】
クランプ回路１１６はノードＮＤＡに接続され、必要なタイミングにおいてノードＮＤＡの電圧を、自身が設定するクランプ電圧Ｖｃｌｍｐにてクランプする。クランプ回路１１６の構成及び動作の詳細については後述される。
【0043】
ランプ電圧生成回路１１７は、所定のＰＷＭ周期にて周期的に電圧値が変化するランプ電圧Ｖｒａｍｐを生成する。ＰＷＭ周期は後述のＰＷＭ周波数の逆数に相当する。ランプ電圧Ｖｒａｍｐは、例えば三角波又はのこぎり波の電圧波形を持つ。ここでは、図４に示す如く、ランプ電圧Ｖｒａｍｐは、所定の正の下限電圧値Ｖｒａｍｐ＿ＭＩＮから所定の正の上限電圧値Ｖｒａｍｐ＿ＭＡＸまでの間で変動するものとする。即ち、下限電圧値Ｖｒａｍｐ＿ＭＩＮから上限電圧値Ｖｒａｍｐ＿ＭＡＸまでの範囲がランプ電圧Ｖｒａｍｐの変動範囲（可変範囲）であり、“Ｖｒａｍｐ＿ＭＡＸ＞Ｖｒａｍｐ＿ＭＩＮ”である。ランプ電圧Ｖｒａｍｐの変動の周期はＰＷＭ周期（換言すればＰＷＭ制御の周期）であり、各ＰＷＭ周期において、ランプ電圧Ｖｒａｍｐは、下限電圧値Ｖｒａｍｐ＿ＭＩＮを起点に時間経過と共に線型的に単調増加し、上限電圧値Ｖｒａｍｐ＿ＭＡＸに達すると瞬時に下限電圧値Ｖｒａｍｐ＿ＭＩＮに戻るものとする。
【0044】
コンパレータ１１８の非反転入力端子には配線上ＷＲ２上の対比電圧Ｖｃが供給され、コンパレータ１１８の反転入力端子にはランプ電圧生成部１１７からのランプ電圧Ｖｒａｍｐが供給される。コンパレータ１１８は、対比電圧Ｖｃをランプ電圧Ｖｒａｍｐと比較して比較結果を示すパルス幅変調信号Ｓｐｗｍを出力する。パルス幅変調信号Ｓｐｗｍは、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐよりも高い期間においてハイレベルとなり、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐよりも低い期間においてローレベルとなる。
【0045】
ロジック回路１２０は、コンパレータ１１８からのパルス幅変調信号Ｓｐｗｍに基づくゲート信号Ｇ１及びＧ２をトランジスタＭ１及びＭ２に供給することで出力段回路ＭＭにスイッチング動作を行わせる。スイッチング動作では、信号Ｓｐｗｍに基づきトランジスタＭ１及びＭ２が交互にオン、オフされる。エラーアンプ１１１は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１とが等しくなるように電流信号Ｉ１を生成するため、スイッチング動作の実行を通じ、出力電圧Ｖｏｕｔが、基準電圧Ｖｒｅｆ１と抵抗Ｒ１及びＲ２による分圧比とに応じた所定の目標電圧Ｖｔｇにて安定化される。
【0046】
基本的には、対比電圧Ｖｃはランプ電圧Ｖｒａｍｐの変動範囲内に収まる。対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの変動範囲内に維持されているとき、図５に示す如く、各ＰＷＭ周期において信号Ｓｐｗｍがハイレベルとなる期間と信号Ｓｐｗｍがローレベルとなる期間とが発生し、ＰＷＭ周波数にてＰＷＭ制御が行われる。ＰＷＭ制御では、対比電圧Ｖｃ及びランプ電圧Ｖｒａｍｐ間の高低関係の切り替わりに基づきＰＷＭ周波数で出力段回路ＭＭ（トランジスタＭ１及びＭ２）がスイッチング動作される。即ちＰＷＭ制御では、トランジスタＭ１及びＭ２が信号Ｓｐｗｍに基づきＰＷＭ周期にて交互にオン、オフされる。
【0047】
より具体的にはＰＷＭ制御において（ＰＷＭ制御によるスイッチング動作において）、信号Ｓｐｗｍがハイレベルである期間では、ハイレベルのゲート信号Ｇ１、ローレベルのゲート信号Ｇ２が、夫々、トランジスタＭ１、Ｍ２のゲートに供給されることで、トランジスタＭ１、Ｍ２が、夫々、オン状態、オフ状態となる（即ち出力段回路ＭＭが出力ハイ状態となる）。出力ハイ状態では、トランジスタＭ１及びコイルＬ１を通じ出力電圧Ｖｏｕｔの印加端（ＯＵＴ）に向けて入力電圧Ｖｉｎに基づく電流が流れる。逆に、ＰＷＭ制御において（ＰＷＭ制御によるスイッチング動作において）、信号Ｓｐｗｍがローレベルである期間では、ローレベルのゲート信号Ｇ１、ハイレベルのゲート信号Ｇ２が、夫々、トランジスタＭ１、Ｍ２のゲートに供給されることで、トランジスタＭ１、Ｍ２が、夫々、オフ状態、オン状態となる（即ち出力段回路ＭＭが出力ロー状態となる）。出力ロー状態では、トランジスタＭ２及びコイルＬ１を通じコイルＬ１の蓄積エネルギに基づく電流が流れる。尚、貫通電流の発生を確実に防止するべく、トランジスタＭ１がオン状態とされる期間とトランジスタＭ２がオン状態とされる期間との間に、トランジスタＭ１及びＭ２が共にオフ状態されるデッドタイムが挿入されて良い。
【0048】
入力電圧Ｖｉｎの値及び出力電圧Ｖｏｕｔに対する目標電圧Ｖｔｇの値は任意である。例えば、目標電圧Ｖｔｇは３．３Ｖ又は５Ｖであり、入力電圧Ｖｉｎは基本的には１２Ｖ又は２４Ｖである。殆どの期間において入力電圧Ｖｉｎは目標電圧Ｖｔｇより高いが、入力電圧Ｖｉｎが一時的に目標電圧Ｖｔｇを下回ることもある（詳細は後述）。
【0049】
上述の如く、スイッチング電源装置１Ａでは、出力電圧Ｖｏｕｔとコイル電流ＩＬの双方に基づき出力帰還制御を行う電流モード制御方式が採用されている。コイル電流ＩＬに応じた電圧Ｉｓｎｓが差動アンプ１１４に帰還入力されており、差動アンプ１１４の作用により、誤差電圧Ｖｅｒｒが上昇するとコイル電流ＩＬが増大し、誤差電圧Ｖｅｒｒが低下するとコイル電流ＩＬが減少する。
【0050】
尚、ここでは図示を省略しているが、配線ＷＲ１に接続されて配線ＷＲ１上の誤差電圧Ｖｅｒｒの変動範囲を所定範囲内に制限する制限回路（不図示）も、主制御回路３Ａに設けられていても良い。当該制限回路（不図示）は、誤差電圧Ｖｅｒｒに上下限を設けることでコイル電流ＩＬに上下限を設けるよう機能する（誤差電圧Ｖｅｒｒの可変範囲に制限を設けることでコイル電流ＩＬの可変範囲を制限するよう機能する）。
【0051】
スイッチング電源装置１（本実施形態では電源装置１Ａ）では入力電圧Ｖｉｎが変動することがあり、入力電圧Ｖｉｎが一時的に出力電圧Ｖｏｕｔの目標電圧Ｖｔｇを下回ることすらありうる。入力電圧Ｖｉｎが目標電圧Ｖｔｇを下回る程度まで低下したときに対比電圧Ｖｃが過度に上昇しすぎないよう、クランプ回路を導入することができる。
【0052】
――参考スイッチング電源装置――
図６に、図３のスイッチング電源装置１Ａとの対比に供される参考スイッチング電源装置１’を示す。参考スイッチング電源装置１’では、クランプ回路としてクランプ回路１１６’が設けられる。クランプ回路１１６’は、配線ＷＲ２に接続され、対比電圧Ｖｃが所定のクランプ電圧Ｖｃｌｍｐ’を超えて上昇することが無いよう対比電圧Ｖｃをクランプする。ここで、通常動作にて実行されるべきＰＷＭ制御に影響が生じないよう、図７に示す如く、クランプ電圧Ｖｃｌｍｐ’はランプ電圧Ｖｒａｍｐの最大電圧（Ｖｒａｍｐ＿ＭＡＸ）より高い電圧に設定される必要がある。そうすると、参考スイッチング電源装置１’において、入力電圧Ｖｉｎの低下を経た入力電圧Ｖｉｎの復帰時に、出力電圧Ｖｏｕｔに比較的大きなオーバーシュートが発生することがある。
図６に、図３のスイッチング電源装置１Ａとの対比に供される参考スイッチング電源装置１’を示す。参考スイッチング電源装置１’では、クランプ回路としてクランプ回路１１６’が設けられる。クランプ回路１１６’は、配線ＷＲ２に接続され、対比電圧Ｖｃが所定のクランプ電圧Ｖｃｌｍｐ’を超えて上昇することが無いよう対比電圧Ｖｃをクランプする。ここで、通常動作にて実行されるべきＰＷＭ制御に影響が生じないよう、図７に示す如く、クランプ電圧Ｖｃｌｍｐ’はランプ電圧Ｖｒａｍｐの最大電圧（Ｖｒａｍｐ＿ＭＡＸ）より高い電圧に設定される必要がある。そうすると、参考スイッチング電源装置１’において、入力電圧Ｖｉｎの低下を経た入力電圧Ｖｉｎの復帰時に、出力電圧Ｖｏｕｔに比較的大きなオーバーシュートが発生することがある。
【0053】
これについて、図８を参照して説明を加える。図８において、実線による折れ線９３１、破線による折れ線９３２、一点鎖線による線分９３３は、実線による折れ線９３４、実線による折れ線９３５、破線による線分９３６、実線による折れ線９３７は、実線による折れ線９３８は、夫々、参考スイッチング電源装置１’における入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、目標電圧Ｖｔｇ、対比電圧Ｖｃ、ランプ電圧Ｖｒａｍｐ、クランプ電圧Ｖｃｌｍｐ’、信号Ｓｐｗｍ、ゲート信号Ｇ１の概略波形を表している。
【0054】
参考スイッチング電源装置１’において、タイミングＴ１以前では入力電圧Ｖｉｎが目標電圧Ｖｔｇよりも高く、ＰＷＭ制御の実行を通じて出力電圧Ｖｏｕｔが目標電圧Ｖｔｇにて安定化されている。タイミングＴ１にて入力電圧Ｖｉｎが目標電圧Ｖｔｇを下回る電圧まで急峻に低下する。これに伴って、出力電圧Ｖｏｕｔも目標電圧Ｖｔｇより低くなり、結果、対比電圧Ｖｃがクランプ電圧Ｖｃｌｍｐ’に向けて上昇する。対比電圧Ｖｃがクランプ電圧Ｖｃｌｍｐ’にまで上昇した後は、“Ｖｏｕｔ＜Ｖｔｇ”である限り、対比電圧Ｖｃがクランプ電圧Ｖｃｌｍｐ’にて維持される。図８の例では、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの最大電圧を超えている期間において、ＰＷＭ周期の２倍より微小時間だけ短い時間分、出力段回路ＭＭを出力ハイ状態とした後、微小時間分、出力段回路ＭＭを出力ロー状態とする動作が繰り返される。
【0055】
参考スイッチング電源装置１’において、タイミングＴ１より後のタイミングＴ２にて入力電圧Ｖｉｎが目標電圧Ｖｔｇより低い状態から目標電圧Ｖｔｇより高い状態へと復帰する。この復帰に伴い、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇに向けて上昇を開始し、出力電圧Ｖｏｕｔの上昇に伴い対比電圧Ｖｃが低下してゆく。但し、参考スイッチング電源装置１’では、タイミングＴ２の直前においてコンデンサ１１５ｂがクランプ電圧Ｖｃｌｍｐ’にて充電されていることから、対比電圧Ｖｃが適正な電圧にまで低下するのに比較的長い時間を要し、結果、出力電圧Ｖｏｕｔに大きなオーバーシュート（出力電圧Ｖｏｕｔが目標電圧Ｖｔｇを超えて上昇する現象）が発生することがある。
【0056】
参考スイッチング電源装置１’及びスイッチング電源装置１Ａでは、出力電圧Ｖｏｕｔと目標電圧Ｖｔｇとの誤差をコンデンサ１１５ｂを用い比較的長時間に亘って積算し、比較的緩やかにＰＷＭ制御におけるオンデューティを調整する。これにより、出力電圧Ｖｏｕｔを高精度に安定化させることができる。しかしながら、参考スイッチング電源装置１’では、入力電圧Ｖｉｎの低下に伴い出力電圧Ｖｏｕｔが目標電圧Ｖｔｇより低下している期間中に上記誤差がコンデンサ１１５ｂに積算されることなる。そして、参考スイッチング電源装置１’では、入力電圧Ｖｉｎの復帰直後において、この積算内容（出力電圧Ｖｏｕｔが目標電圧Ｖｔｇより低かったという情報）が出力電圧Ｖｏｕｔを過度に押し上げる方向に働いてオーバーシュートを発生させる。
【0057】
――クランプ回路の接続位置の工夫――
このようなオーバーシュートを抑制すべく、図３のスイッチング電源装置１Ａでは、配線ＷＲ２ではなく、抵抗１１５ａ及びコンデンサ１１５ｂ間の接続ノードであるノードＮＤＡにクランプ回路１１６を接続し、入力電圧Ｖｉｎの低下に伴って対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの最大電圧を超える状況において、ノードＮＤＡの電圧をクランプ電圧Ｖｃｌｍｐにてクランプする。ノードＮＤＡの電圧をクランプ電圧Ｖｃｌｍｐにてクランプする動作をクランプ動作と称する。クランプ動作は、ノードＮＤＡの電圧をクランプ電圧Ｖｃｌｍｐに保つ動作であって良い。或いは、クランプ動作は、ノードＮＤＡの電圧がクランプ電圧Ｖｃｌｍｐより低くなることを許容しつつ、ノードＮＤＡの電圧がクランプ電圧Ｖｃｌｍｐより高まることを制限（禁止）する動作であっても良い。
このようなオーバーシュートを抑制すべく、図３のスイッチング電源装置１Ａでは、配線ＷＲ２ではなく、抵抗１１５ａ及びコンデンサ１１５ｂ間の接続ノードであるノードＮＤＡにクランプ回路１１６を接続し、入力電圧Ｖｉｎの低下に伴って対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの最大電圧を超える状況において、ノードＮＤＡの電圧をクランプ電圧Ｖｃｌｍｐにてクランプする。ノードＮＤＡの電圧をクランプ電圧Ｖｃｌｍｐにてクランプする動作をクランプ動作と称する。クランプ動作は、ノードＮＤＡの電圧をクランプ電圧Ｖｃｌｍｐに保つ動作であって良い。或いは、クランプ動作は、ノードＮＤＡの電圧がクランプ電圧Ｖｃｌｍｐより低くなることを許容しつつ、ノードＮＤＡの電圧がクランプ電圧Ｖｃｌｍｐより高まることを制限（禁止）する動作であっても良い。
【0058】
クランプ動作の実行有無はロジック回路１２０に内包されるクランプ制御部（図３参照）により制御される。ロジック回路１２０（クランプ制御部）は、通常動作にて実行されるべきＰＷＭ制御に影響が生じないように、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの変動範囲内にある状態では（即ちＰＷＭ制御が実行されている状態では）クランプ動作を停止させ、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの変動範囲を超えている状態（即ち“Ｖｃ＞Ｖｒａｍｐ＿ＭＡＸ”の状態）においてクランプ動作を実行させる。クランプ動作が停止されているとき、ノードＮＤＡから見たクランプ回路１１６のインピーダンスは十分に高くなり、ノードＮＤＡ及びクランプ回路１１６間の電流の流れは無くなる（クランプ回路１１６が存在しない構成と等価となる）。
【0059】
他方、ロジック回路１２０は、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの変動範囲を超えている状態（即ち“Ｖｃ＞Ｖｒａｍｐ＿ＭＡＸ”の状態）において、ＰＷＭ制御の代わりにオフスキップ制御を行う。
【0060】
図９（ａ）等を参照してオフスキップ制御を説明する。ＰＷＭ制御では、ＰＷＭ周期ごとにトランジスタＭ１がターンオフされ、トランジスタＭ１のターンオフに同期してトランジスタＭ２がターンオンされる。これに対し、オフスキップ制御では、ＰＷＭ周期ごとのトランジスタＭ１のターンオフがスキップされる。第１例に係るオフスキップ制御では、図９（ａ）に示す如く、出力段回路ＭＭを時間ｔｏｎだけ出力ハイ状態とした後、出力段回路ＭＭを時間ｔｏｆｆだけ出力ロー状態とするという一連の単位動作を、繰り返し実行する。ここで、時間ｔｏｎはＰＷＭ周期の１周期分の時間よりも長く、且つ、時間ｔｏｆｆはＰＷＭ周期の１周期分の時間よりも短い。
【0061】
ＰＷＭ周期の１周期分の時間長さを記号“ｔｐ＿ｐｗｍ”にて表す。そうすると、“ｔｏｎ＝ｔｐ＿ｐｗｍ×ｎ－Δｔ”且つ“ｔｏｆｆ＝Δｔ”である。ｎは２以上の整数であり、時間Δｔは時間ｔｐ＿ｐｗｍよりも十分に短い所定時間（例えばΔｔ＝ｔｐ＿ｐｗｍ×０．０２）である。図９（ａ）の例では“ｎ＝２”となっており、後述の幾つかの図面でも“ｎ＝２”であることが想定されているが、ｎは２以上の整数であれば任意であり、例えば、“ｎ＝４”や“ｎ＝８”であっても良い。
【0062】
第２例に係るオフスキップ制御では、図９（ｂ）に示す如く、出力段回路ＭＭを、常時、出力ハイ状態に維持する。
【0063】
何れにせよ、オフスキップ制御では、ＰＷＭ周期の１周期分の時間を超えてトランジスタＭ１がオン状態（即ち出力ハイ状態）に維持されることになる。このようなオフスキップ制御により、入力電圧Ｖｉｎの低下に伴う出力電圧Ｖｏｕｔの低下をなるだけ抑制することが可能となる。以下では、オフスキップ制御として、第１例に係るオフスキップ制御が用いられていることを想定するが、第２例に係るオフスキップ制御を用いるようにしても良い。
【0064】
ロジック回路１２０は、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの変動範囲内に維持されている状態ではＰＷＭ制御を実行する。一方、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの最大電圧（Ｖｒａｍｐ＿ＭＡＸ）を超え、これによって対比電圧Ｖｃ及びランプ電圧Ｖｒａｍｐ間の高低関係の切り替わりがＰＷＭ周期の１周期分の時間ｔｐ＿ｐｗｍ以上生じない状態において、ロジック回路１２０はオフスキップ制御を実行する。そして、ロジック回路１２０（クランプ制御部）は、ＰＷＭ制御が実行されている期間ではクランプ回路１１６のクランプ動作を停止させ、オフスキップ制御の実行に連動して（オフスキップ制御が実行されている期間において）クランプ動作を実行させる。
【0065】
図１０を参照して、入力電圧Ｖｉｎの変動に応答した、スイッチング電源装置１Ａの動作を説明する。図１０において、実線による折れ線６１１、破線による折れ線６１２、一点鎖線による線分６１３は、実線による折れ線６１４、実線による折れ線６１５、破線による線分６１６、実線による折れ線６１７は、実線による折れ線６１８は、夫々、スイッチング電源装置１Ａにおける入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、目標電圧Ｖｔｇ、対比電圧Ｖｃ、ランプ電圧Ｖｒａｍｐ、クランプ電圧Ｖｃｌｍｐ、信号Ｓｐｗｍ、ゲート信号Ｇ１の概略波形を表している。実線による折れ線６１９は、クランプ回路１１６の作動状態を表している。クランプ電圧Ｖｃｌｍｐはランプ電圧Ｖｒａｍｐの変動範囲内の電圧に設定される。後述されるよう、クランプ電圧Ｖｃｌｍｐを出力電圧Ｖｏｕｔに応じた電圧に設定することもできるが、図１０ではクランプ電圧Ｖｃｌｍｐが一定電圧に固定されていることが想定されている。
【0066】
スイッチング電源装置１Ａにおいて、タイミングＴＡ１以前では入力電圧Ｖｉｎが目標電圧Ｖｔｇよりも高く、ＰＷＭ制御の実行を通じて出力電圧Ｖｏｕｔが目標電圧Ｖｔｇにて安定化されている。タイミングＴＡ１にて入力電圧Ｖｉｎが目標電圧Ｖｔｇを下回る電圧まで急峻に低下する。これに伴って、出力電圧Ｖｏｕｔも目標電圧Ｖｔｇより低くなり、結果、対比電圧Ｖｃが上昇してゆく。対比電圧Ｖｃの上昇の上限はアンプ１１４の正側の電源電圧までに制限され、アンプ１１４の正側の電源電圧はランプ電圧Ｖｒａｍｐの最大電圧（Ｖｒａｍｐ＿ＭＡＸ）よりも高いため、対比電圧Ｖｃはランプ電圧Ｖｒａｍｐの最大電圧を超えて上昇できる。
【0067】
図１０の例では、タイミングＴＡ１より後のタイミングＴＡ２において対比電圧Ｖｃは上昇過程にある。タイミングＴＡ２において、ランプ電圧Ｖｒａｍｐが、ランプ電圧Ｖｒａｍｐの最大電圧（Ｖｒａｍｐ＿ＭＡＸ）から最小電圧（Ｖｒａｍｐ＿ＭＩＮ）に変化することで、“Ｖｒａｍｐ＞Ｖｃ”の状態から“Ｖｒａｍｐ＜Ｖｃ”の状態へと切り替わる。タイミングＴＡ２から、ＰＷＭ周期の１周期分の時間が経過したタイミングＴＡ３において、ランプ電圧Ｖｒａｍｐは、再びランプ電圧Ｖｒａｍｐの最大電圧（Ｖｒａｍｐ＿ＭＡＸ）から最小電圧（Ｖｒａｍｐ＿ＭＩＮ）に変化するが、タイミングＴＡ２以降且つタイミングＴＡ３以前のタイミングから継続して対比電圧Ｖｃはランプ電圧Ｖｒａｍｐの最大電圧（Ｖｒａｍｐ＿ＭＡＸ）を上回っている。このため、タイミングＴＡ２及びＴＡ３間において信号Ｓｐｗｍは継続的にハイレベルに維持される。
【0068】
ロジック回路１２０は、信号Ｓｐｗｍに基づき、タイミングＴＡ３の段階で、対比電圧Ｖｃ及びランプ電圧Ｖｒａｍｐ間の高低関係の切り替わりがＰＷＭ周期の１周期分の時間（ｔｐ＿ｐｗｍ）生じていないと検知できるため、タイミングＴＡ３以降、オフスキップ制御を実行する。但し、その検知がタイミングＴＡ３の段階でなされた場合、ＰＷＭ周期の１周期分の時間を超えてトランジスタＭ１がオン状態に維持する制御はタイミングＴＡ２を起点に実行されていることになるため、オフスキップ制御の始期はタイミングＴＡ２である、と考えることもできる。
【0069】
タイミングＴＡ３の段階で、対比電圧Ｖｃ及びランプ電圧Ｖｒａｍｐ間の高低関係の切り替わりがＰＷＭ周期の１周期分の時間（ｔｐ＿ｐｗｍ）生じていないと検知されることに基づき、クランプ回路１１６によるクランプ動作はタイミングＴＡ３から実行開始される。タイミングＴＡ３まではクランプ動作は停止されている。
【0070】
その後、タイミングＴＡ４にて入力電圧Ｖｉｎが目標電圧Ｖｔｇより低い状態から目標電圧Ｖｔｇより高い状態へと復帰する。この復帰に伴い、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇに向けて上昇を開始し、出力電圧Ｖｏｕｔの上昇に伴い対比電圧Ｖｃが低下してゆく。対比電圧Ｖｃの低下過程のタイミングＴＡ５にて“Ｖｃ＞Ｖｒａｍｐ”の状態から“Ｖｃ＜Ｖｒａｍｐ”の状態へと切り替わることで、信号Ｓｐｗｍがハイレベルからローレベルに切り替わる。即ち、図１０の例では、タイミングＴＡ２にて信号Ｓｐｗｍがローレベルからハイレベルに切り替わり、その後、タイミングＴＡ５の直前まで信号Ｓｐｗｍがハイレベルに維持され、タイミングＴＡ５にて信号Ｓｐｗｍがハイレベルからローレベルに切り替わる。
【0071】
タイミングＴＡ５における信号Ｓｐｗｍのローレベルへの切り替わりに応答して、ロジック回路１２０は、実行制御をパルススキップ制御からＰＷＭ制御に切り替えると共にクランプ動作を終了（停止）させる。結果、図１０の例では、タイミングＴＡ３及びＴＡ５間において、ノードＮＤＡの電圧がクランプ電圧Ｖｃｌｍｐにてクランプされることになる。図１０の例において、タイミングＴＡ５以降、対比電圧Ｖｃはランプ電圧Ｖｒａｍｐの変動範囲内に維持され、ＰＷＭ制御の実行を通じて出力電圧Ｖｏｕｔが目標電圧Ｖｔｇにて安定化される。
【0072】
このようにロジック回路１２０は、ＰＷＭ制御の開始後、対比電圧Ｖｃ及びランプ電圧Ｖｒａｍｐ間の高低関係の切り替わりがＰＷＭ周期の１周期分の時間以上生じないことが検知されると（タイミングＴＡ３）、実行制御をＰＷＭ制御からオフスキップ制御に遷移させるとともにクランプ動作を開始させ、その後、対比電圧Ｖｃ及びランプ電圧Ｖｒａｍｐ間の高低関係の切り替わりが検知されると（タイミングＴＡ５）、実行制御をＰＷＭ制御に戻すとともにクランプ動作を終了させる。
【0073】
上述したように、スイッチング電源装置１Ａでは、出力電圧Ｖｏｕｔと目標電圧Ｖｔｇとの誤差をコンデンサ１１５ｂを用い比較的長時間に亘って積算し、比較的緩やかにＰＷＭ制御におけるオンデューティを調整する。これにより、出力電圧Ｖｏｕｔを高精度に安定化させることができる。図６の参考スイッチング電源装置１’では、入力電圧Ｖｉｎの低下に伴い出力電圧Ｖｏｕｔが目標電圧Ｖｔｇより低下している期間中に上記誤差がコンデンサ１１５ｂに積算され、入力電圧Ｖｉｎの復帰後に、その積算内容（出力電圧Ｖｏｕｔが目標電圧Ｖｔｇより低かったという情報）が出力電圧Ｖｏｕｔを過度に押し上げる方向に働いてオーバーシュートを発生させる。これに対し、図３のスイッチング電源装置１Ａでは、入力電圧Ｖｉｎの低下に伴い出力電圧Ｖｏｕｔが目標電圧Ｖｔｇより低下している期間中に上記誤差がコンデンサ１１５ｂに積算されず、コンデンサ１１５ｂの充電電圧はクランプ電圧Ｖｃｌｍｐにてクランプされる。このため、クランプ電圧Ｖｃｌｍｐを適切に設定しておくことを通じ、入力電圧Ｖｉｎの復帰直後に発生しうるオーバーシュートを抑制することが可能となる。
【0074】
第１実施形態は、以下の実施例ＥＸ１＿１～ＥＸ１＿７を含む。第１実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の実施例ＥＸ１＿１～ＥＸ１＿７に適用され、各実施例において、第１実施形態で上述した事項と矛盾する事項については各実施例での記載が優先されて良い。また矛盾無き限り、実施例ＥＸ１＿１～ＥＸ１＿７の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち複数の実施例の内の任意の２以上の実施例を組み合わせることも可能である）。
【0075】
［実施例ＥＸ１＿１］
実施例ＥＸ１＿１を説明する。図１１に実施例ＥＸ１＿１に係るクランプ回路５０ａの構成を示す。クランプ回路５０ａをクランプ回路１１６として用いることができる。クランプ回路５０ａは、抵抗５１及び５２と、アンプ５３と、Ｎチャネル型のＭＯＳＦＥＴとして構成されたトランジスタ５４と、スイッチ５５と、を備える。抵抗５１の一端には出力電圧Ｖｏｕｔが加わり、抵抗５１の他端はノード５６にて抵抗５２の一端に接続され、抵抗５２の他端はグランドに接続される。アンプ５３の非反転入力端子はノード５６に接続され、アンプ５３の出力端子はトランジスタ５４のゲートに接続される。トランジスタ５４のドレインとアンプ５３の反転入力端子はノード５７にて共通接続され、トランジスタ５４のソースはグランドに接続される。
実施例ＥＸ１＿１を説明する。図１１に実施例ＥＸ１＿１に係るクランプ回路５０ａの構成を示す。クランプ回路５０ａをクランプ回路１１６として用いることができる。クランプ回路５０ａは、抵抗５１及び５２と、アンプ５３と、Ｎチャネル型のＭＯＳＦＥＴとして構成されたトランジスタ５４と、スイッチ５５と、を備える。抵抗５１の一端には出力電圧Ｖｏｕｔが加わり、抵抗５１の他端はノード５６にて抵抗５２の一端に接続され、抵抗５２の他端はグランドに接続される。アンプ５３の非反転入力端子はノード５６に接続され、アンプ５３の出力端子はトランジスタ５４のゲートに接続される。トランジスタ５４のドレインとアンプ５３の反転入力端子はノード５７にて共通接続され、トランジスタ５４のソースはグランドに接続される。
【0076】
このため、抵抗５１及び５２間の接続ノード５６に出力電圧Ｖｏｕｔの分圧が加わり、アンプ５３及びトランジスタ５４の働きにより、ノード５７に、ノード５６での電圧と同じ電圧値を持つ電圧が加わる。ノード５７に加わる電圧がクランプ電圧Ｖｃｌｍｐとして機能する。ノード５７とノードＮＤＡとの間にスイッチ５５が挿入される。スイッチ５５はロジック回路１２０によりオン／オフ状態が制御される。スイッチ５５がオンであるときにのみノード５７での電圧（即ちクランプ電圧Ｖｃｌｍｐ）がノードＮＤＡに設定されてノードＮＤＡでの電圧がノード５７での電圧（即ちクランプ電圧Ｖｃｌｍｐ）に維持される。これはクランプ動作が実行されることに等しい。スイッチ５５がオフであるときには、クランプ電圧Ｖｃｌｍｐが加わるノード５７とノードＮＤＡとの間の接続が遮断されて、クランプ動作は停止される。
【0077】
クランプ回路５０ａを用いることにより、入力電圧Ｖｉｎの低下に伴い出力電圧Ｖｏｕｔが目標電圧Ｖｔｇより低下している期間中に、コンデンサ１１５ｂの充電電圧を出力電圧Ｖｏｕｔに応じた適正電圧にて待機させておくことができ、入力電圧Ｖｉｎの復帰後にはＰＷＭ制御のオンデューティを即座に最適なものにすることが可能となる。
【0078】
尚、抵抗５１及び５２とアンプ５３とトランジスタ５４とでクランプ回路が形成され、そのクランプ回路とノードＮＤＡとの間にスイッチ５５が挿入されると考えるようにしても良い。また、トランジスタ５４をバイポーラトランジスタに変更する変形等も適宜可能である。
【0079】
［実施例ＥＸ１＿２］
実施例ＥＸ１＿２を説明する。図１２に実施例ＥＸ１＿２に係るクランプ回路５０ｂの構成を示す。クランプ回路５０ｂをクランプ回路１１６として用いることができる。クランプ回路５０ｂは抵抗５１及び５２とスイッチ５５とを備える。クランプ回路５０ｂは、図１１のクランプ回路５０ａからアンプ５３及びトランジスタ５４を削除したものに相当する。即ち、クランプ回路５０ｂにおいて、抵抗５１の一端には出力電圧Ｖｏｕｔが加わり、抵抗５１の他端はノード５６にて抵抗５２の一端に接続され、抵抗５２の他端はグランドに接続される。クランプ回路５０ｂでは、抵抗５１及び５２間の接続ノード５６に出力電圧Ｖｏｕｔの分圧が加わり、ノード５６に加わる電圧そのものがクランプ電圧Ｖｃｌｍｐとして機能する。
実施例ＥＸ１＿２を説明する。図１２に実施例ＥＸ１＿２に係るクランプ回路５０ｂの構成を示す。クランプ回路５０ｂをクランプ回路１１６として用いることができる。クランプ回路５０ｂは抵抗５１及び５２とスイッチ５５とを備える。クランプ回路５０ｂは、図１１のクランプ回路５０ａからアンプ５３及びトランジスタ５４を削除したものに相当する。即ち、クランプ回路５０ｂにおいて、抵抗５１の一端には出力電圧Ｖｏｕｔが加わり、抵抗５１の他端はノード５６にて抵抗５２の一端に接続され、抵抗５２の他端はグランドに接続される。クランプ回路５０ｂでは、抵抗５１及び５２間の接続ノード５６に出力電圧Ｖｏｕｔの分圧が加わり、ノード５６に加わる電圧そのものがクランプ電圧Ｖｃｌｍｐとして機能する。
【0080】
クランプ回路５０ｂにおいて、ノード５６とノードＮＤＡとの間にスイッチ５５が挿入される。スイッチ５５はロジック回路１２０によりオン／オフ状態が制御される。スイッチ５５がオンであるときにのみノード５６での電圧（即ちクランプ電圧Ｖｃｌｍｐ）がノードＮＤＡに設定されてノードＮＤＡでの電圧がノード５６での電圧（即ちクランプ電圧Ｖｃｌｍｐ）に維持される。これはクランプ動作が実行されることに等しい。スイッチ５５がオフであるときには、クランプ電圧Ｖｃｌｍｐが加わるノード５６とノードＮＤＡとの間の接続が遮断されて、クランプ動作は停止される。
【0081】
クランプ回路５０ｂを用いてもクランプ回路５０ａを用いた場合と同様の作用及び効果が得られる。尚、抵抗５１及び５２によりクランプ回路が形成され、そのクランプ回路とノードＮＤＡとの間にスイッチ５５が挿入されると考えるようにしても良い。
【0082】
［実施例ＥＸ１＿３］
実施例ＥＸ１＿３を説明する。実施例ＥＸ１＿３では、図１１のクランプ回路５０ａ又は図１２のクランプ回路５０ｂが図３のクランプ回路１１６として用いられることを前提とする。クランプ回路５０ａ又は５０ｂが用いられる場合、クランプ電圧Ｖｃｌｍｐは出力電圧Ｖｏｕｔに比例することになる。この前提の下、実施例ＥＸ１＿３では、図１３に示す如く、ランプ電圧Ｖｒａｍｐの振幅を入力電圧Ｖｉｎに比例させる。このとき、ランプ電圧Ｖｒａｍｐの下限電圧値Ｖｒａｍｐ＿ＭＩＮを固定した上で、差分電圧値（Ｖｒａｍｐ＿ＭＡＸ－Ｖｒａｍｐ＿ＭＩＮ）を入力電圧Ｖｉｎに比例させると良い（図４参照）。
実施例ＥＸ１＿３を説明する。実施例ＥＸ１＿３では、図１１のクランプ回路５０ａ又は図１２のクランプ回路５０ｂが図３のクランプ回路１１６として用いられることを前提とする。クランプ回路５０ａ又は５０ｂが用いられる場合、クランプ電圧Ｖｃｌｍｐは出力電圧Ｖｏｕｔに比例することになる。この前提の下、実施例ＥＸ１＿３では、図１３に示す如く、ランプ電圧Ｖｒａｍｐの振幅を入力電圧Ｖｉｎに比例させる。このとき、ランプ電圧Ｖｒａｍｐの下限電圧値Ｖｒａｍｐ＿ＭＩＮを固定した上で、差分電圧値（Ｖｒａｍｐ＿ＭＡＸ－Ｖｒａｍｐ＿ＭＩＮ）を入力電圧Ｖｉｎに比例させると良い（図４参照）。
【0083】
図１４（ａ）及び（ｂ）を参照し、実施例ＥＸ１＿３の方法の意義を説明する。今、説明の具体化のため、下限電圧値Ｖｒａｍｐ＿ＭＩＮは０Ｖであって、且つ、目標電圧Ｖｔｇは５Ｖであるとする。また、入力電圧Ｖｉｎが１０Ｖであるときのランプ電圧Ｖｒａｍｐの振幅は１．０Ｖであるとする。そうすると、入力電圧Ｖｉｎが２０Ｖであるときのランプ電圧Ｖｒａｍｐの振幅は２．０Ｖである。図１４（ａ）は、入力電圧Ｖｉｎが１０Ｖに維持されているときの対比電圧Ｖｃ及びランプ電圧Ｖｒａｍｐ並びに信号Ｓｐｗｍの波形を表し、図１４（ｂ）は、入力電圧Ｖｉｎが２０Ｖに維持されているときの対比電圧Ｖｃ及びランプ電圧Ｖｒａｍｐ並びに信号Ｓｐｗｍの波形を表す。
【0084】
出力電圧Ｖｏｕｔが目標電圧Ｖｔｇである５Ｖにて安定化され且つ出力電流Ｉｏｕｔが一定であるとの仮定の下、ＰＷＭ制御におけるオンデューティ（各ＰＷＭ周期において出力ハイ状態の期間が占める割合）は、入力電圧Ｖｉｎが１０Ｖであれば５０％となり、入力電圧Ｖｉｎが２０Ｖであれば２５％となる。これは、入力電圧Ｖｉｎが１０Ｖであるとき対比電圧Ｖｃは０．５Ｖ近辺に保たれ、入力電圧Ｖｉｎが２０Ｖであるときも対比電圧Ｖｃは０．５Ｖ近辺に保たれることを意味する。
【0085】
目標電圧Ｖｔｇが５Ｖである場合を考えたが、仮に、目標電圧Ｖｔｇが５Ｖの１．２倍の６Ｖとなれば入力電圧Ｖｉｎに関係なく対比電圧Ｖｃは０．６Ｖ近辺に保たれ、目標電圧Ｖｔｇが５Ｖの０．８倍の４Ｖとなれば入力電圧Ｖｉｎに関係なく対比電圧Ｖｃは０．４Ｖ近辺に保たれる。即ち、ランプ電圧Ｖｒａｍｐの振幅を入力電圧Ｖｉｎに比例させた場合、ＰＷＭ制御での対比電圧Ｖｃは出力電圧Ｖｏｕｔにのみ依存することとなる。
【0086】
そうすると、クランプ電圧Ｖｃｌｍｐを出力電圧Ｖｏｕｔに応じて決めるようにすれば（例えば、ＰＷＭ制御にて出力電圧Ｖｏｕｔが目標電圧Ｖｔｇにて安定化されているときの対比電圧Ｖｃの値に一致又は近似する値をクランプ電圧Ｖｃｌｍｐに持たせれば）、入力電圧Ｖｉｎの低下に伴い出力電圧Ｖｏｕｔが目標電圧Ｖｔｇより低下している期間中に、コンデンサ１１５ｂの充電電圧を出力電圧Ｖｏｕｔに応じた適正電圧にて待機させておくことができ、入力電圧Ｖｉｎの復帰後にはＰＷＭ制御のオンデューティを即座に最適なものにすることが可能となる。
【0087】
図１５に、実施例ＥＸ１＿３に係るスイッチング電源装置１Ａの一部波形を示す。図１５において、実線による折れ線６３１、破線による折れ線６３２、一点鎖線による線分６３３、実線による折れ線６３５は、夫々、実施例ＥＸ１＿３に係るスイッチング電源装置１Ａでの入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、目標電圧Ｖｔｇ、ランプ電圧Ｖｒａｍｐの概略波形を表している。実線による折れ線６３７は、実線による折れ線６３８は、夫々、実施例ＥＸ１＿３に係るスイッチング電源装置１Ａでの信号Ｓｐｗｍ、ゲート信号Ｇ１の概略波形を表しており、実線による折れ線６３９は、クランプ回路１１６の作動状態を表している。破線波形６４０は、実施例ＥＸ１＿３に係るスイッチング電源装置１ＡでのノードＮＤＡの電圧波形を表している。図１５に示されるタイミングＴＡ１～ＴＡ５の意義は上述した通りである（図１０参照）。クランプ回路１１６の動作中においては、ノードＮＤＡの電圧が出力電圧Ｖｏｕｔに応じた適正電圧にて保持される。
【0088】
尚、ランプ電圧Ｖｒａｍｐの振幅を入力電圧Ｖｉｎに応じて設定する場合、ランプ電圧生成回路１１７は、ＰＷＭ周期ごとにＰＷＭ周期の開始時点の入力電圧Ｖｉｎに基づきランプ電圧Ｖｒａｍｐの振幅を設定できる。ここで、ＰＷＭ周期の開始時点とは、ランプ電圧Ｖｒａｍｐが最小電圧（Ｖｒａｍｐ＿ＭＩＮ）をとるタイミングを指すものとする。従って例えば、第ｉ番目のＰＷＭ周期の途中で入力電圧Ｖｉｎの値が第１電圧値から第２電圧値へと変わった場合、第ｉ番目のＰＷＭ周期におけるランプ電圧Ｖｒａｍｐの振幅は第１電圧値に比例し、第（ｉ＋１）番目のＰＷＭ周期におけるランプ電圧Ｖｒａｍｐの振幅は第２電圧値に比例することになる（ｉは整数）。
【0089】
このように 実施例ＥＸ１＿１又はＥＸ１＿２と実施例ＥＸ１＿３とを組み合わせることが好ましいが、実施例ＥＸ１＿１又はＥＸ１＿２においてランプ電圧Ｖｒａｍｐの振幅を入力電圧Ｖｉｎに依存することなく固定させておくことも可能である。
【0090】
［実施例ＥＸ１＿４］
実施例ＥＸ１＿４を説明する。図１６に実施例ＥＸ１＿４に係るクランプ回路５０ｃの構成を示す。クランプ回路５０ｃをクランプ回路１１６として用いることができる。クランプ回路５０ｃは、所定の固定電圧をクランプ電圧Ｖｃｌｍｐとして発生する電圧源５８と、スイッチ５５と、を備え、所定の固定電圧が加わるノードとノードＮＤＡとの間にスイッチ５５が挿入される。
実施例ＥＸ１＿４を説明する。図１６に実施例ＥＸ１＿４に係るクランプ回路５０ｃの構成を示す。クランプ回路５０ｃをクランプ回路１１６として用いることができる。クランプ回路５０ｃは、所定の固定電圧をクランプ電圧Ｖｃｌｍｐとして発生する電圧源５８と、スイッチ５５と、を備え、所定の固定電圧が加わるノードとノードＮＤＡとの間にスイッチ５５が挿入される。
【0091】
スイッチ５５はロジック回路１２０によりオン／オフ状態が制御される。スイッチ５５がオンであるときにのみ固定電圧としてのクランプ電圧ＶｃｌｍｐがノードＮＤＡに設定されてノードＮＤＡでの電圧が当該固定電圧（即ちクランプ電圧Ｖｃｌｍｐ）に維持される。これはクランプ動作が実行されることに等しい。スイッチ５５がオフであるときには、固定電圧が加わるノードとノードＮＤＡとの間の接続が遮断されて、クランプ動作は停止される。
【0092】
入力電圧Ｖｉｎの変動範囲が限定される用途などでは、実施例ＥＸ１＿４でも十分でありえる。例えば、入力電圧Ｖｉｎが目標電圧Ｖｔｇよりも高い第１所定電圧及び目標電圧Ｖｔｇよりも低い第２所定電圧の何れかにしかならない用途では、第１所定電圧に基づき上記固定電圧を最適化しておけば良い。
【0093】
［実施例ＥＸ１＿５］
実施例ＥＸ１＿５を説明する。クランプ回路１１６内にクランプダイオード（不図示）を設け、クランプ動作において、クランプダイオードを通じてノードＮＤＡの電圧をクランプするようにしても良い。この場合、クランプ動作は、ノードＮＤＡの電圧がクランプ電圧Ｖｃｌｍｐより低くなることを許容しつつ、ノードＮＤＡの電圧がクランプ電圧Ｖｃｌｍｐより高まることを制限（禁止）する動作となる。
実施例ＥＸ１＿５を説明する。クランプ回路１１６内にクランプダイオード（不図示）を設け、クランプ動作において、クランプダイオードを通じてノードＮＤＡの電圧をクランプするようにしても良い。この場合、クランプ動作は、ノードＮＤＡの電圧がクランプ電圧Ｖｃｌｍｐより低くなることを許容しつつ、ノードＮＤＡの電圧がクランプ電圧Ｖｃｌｍｐより高まることを制限（禁止）する動作となる。
【0094】
即ち例えば、図１１のクランプ回路５０ａをクランプ回路１１６として用いる場合にあっては、クランプダイオードのアノードがスイッチ５５の一端に接続され且つクランプダイオードのカソードがノード５７に接続されるよう、ノード５７とスイッチ５５との間にクランプダイオードを挿入しても良い。この場合には、ノード５７での電圧よりクランプダイオードの順方向電圧だけ高い電圧がクランプ電圧Ｖｃｌｍｐとして機能することになる。
【0095】
同様に例えば、図１２のクランプ回路５０ｂをクランプ回路１１６として用いる場合にあっては、クランプダイオードのアノードがスイッチ５５の一端に接続され且つクランプダイオードのカソードがノード５６に接続されるよう、ノード５６とスイッチ５５との間にクランプダイオードを挿入しても良い。この場合には、ノード５６での電圧よりクランプダイオードの順方向電圧だけ高い電圧がクランプ電圧Ｖｃｌｍｐとして機能することになる。
【0096】
同様に例えば、図１６のクランプ回路５０ｃをクランプ回路１１６として用いる場合にあっては、クランプダイオードのアノードがスイッチ５５の一端に接続され且つクランプダイオードのカソードが電圧源５８の出力端（電圧源５８から出力される固定電圧が加わる端子）に接続されるよう、電圧源５８とスイッチ５５との間にクランプダイオードを挿入しても良い。この場合には、電圧源５８の出力電圧よりクランプダイオードの順方向電圧だけ高い電圧がクランプ電圧Ｖｃｌｍｐとして機能することになる。
【0097】
［実施例ＥＸ１＿６］
実施例ＥＸ１＿６を説明する。対比電圧Ｖｃ及びランプ電圧Ｖｒａｍｐ間の高低関係に基づき（換言すれば信号Ｓｐｗｍに基づき）クランプ動作の実行有無制御を行う方法を上述したが、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔ間の比に基づき、クランプ動作の実行有無制御を行っても良い。入力電圧Ｖｉｎに目標電圧Ｖｔｇを下回るような低下が生じたとき、比“Ｖｏｕｔ／Ｖｉｎ”が随分と大きくなり、比“Ｖｉｎ／Ｖｏｕｔ”が随分と小さくなるからである。
実施例ＥＸ１＿６を説明する。対比電圧Ｖｃ及びランプ電圧Ｖｒａｍｐ間の高低関係に基づき（換言すれば信号Ｓｐｗｍに基づき）クランプ動作の実行有無制御を行う方法を上述したが、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔ間の比に基づき、クランプ動作の実行有無制御を行っても良い。入力電圧Ｖｉｎに目標電圧Ｖｔｇを下回るような低下が生じたとき、比“Ｖｏｕｔ／Ｖｉｎ”が随分と大きくなり、比“Ｖｉｎ／Ｖｏｕｔ”が随分と小さくなるからである。
【0098】
入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔ間の比には、入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの比である第１の比（Ｖｏｕｔ／Ｖｉｎ）と、出力電圧Ｖｏｕｔに対する入力電圧Ｖｉｎの比である第２の比（Ｖｉｎ／Ｖｏｕｔ）と、がある。
【0099】
第１の比（Ｖｏｕｔ／Ｖｉｎ）を用いる場合には以下のようにすれば良い。
ロジック回路１２０は、第１の比（Ｖｏｕｔ／Ｖｉｎ）を監視し、クランプ動作が停止されている状態を起点として、第１の比（Ｖｏｕｔ／Ｖｉｎ）が所定の判定値Ｒｔｈ＿ａ１以上となるとクランプ動作を実行させる。判定値Ｒｔｈ＿ａ１は１未満であって且つ１に近い所定値（例えば０．９）である。入力電圧Ｖｉｎが目標電圧Ｖｔｇ未満となっている又は目標電圧Ｖｔｇ以上であるが目標電圧Ｖｔｇに十分に近いときに、第１の比（Ｖｏｕｔ／Ｖｉｎ）が所定の判定値Ｒｔｈ＿ａ１以上となるよう、判定値Ｒｔｈ＿ａ１が設定される。このため、第１の比（Ｖｏｕｔ／Ｖｉｎ）が判定値Ｒｔｈ＿ａ１以上であることに基づきクランプ動作を実行されているときには、オフスキップ制御も実行されていることが見込まれる。即ち、オフスキップ制御の実行に連動してクランプ動作が実行されることになる。
クランプ動作の実行開始後、ロジック回路１２０は、第１の比（Ｖｏｕｔ／Ｖｉｎ）が所定の判定値Ｒｔｈ＿ａ２以下となるとクランプ動作を停止させる。判定値Ｒｔｈ＿ａ２は、上記判定値Ｒｔｈ＿ａ１よりも所定のヒステリシス値だけ低い。
ロジック回路１２０は、第１の比（Ｖｏｕｔ／Ｖｉｎ）を監視し、クランプ動作が停止されている状態を起点として、第１の比（Ｖｏｕｔ／Ｖｉｎ）が所定の判定値Ｒｔｈ＿ａ１以上となるとクランプ動作を実行させる。判定値Ｒｔｈ＿ａ１は１未満であって且つ１に近い所定値（例えば０．９）である。入力電圧Ｖｉｎが目標電圧Ｖｔｇ未満となっている又は目標電圧Ｖｔｇ以上であるが目標電圧Ｖｔｇに十分に近いときに、第１の比（Ｖｏｕｔ／Ｖｉｎ）が所定の判定値Ｒｔｈ＿ａ１以上となるよう、判定値Ｒｔｈ＿ａ１が設定される。このため、第１の比（Ｖｏｕｔ／Ｖｉｎ）が判定値Ｒｔｈ＿ａ１以上であることに基づきクランプ動作を実行されているときには、オフスキップ制御も実行されていることが見込まれる。即ち、オフスキップ制御の実行に連動してクランプ動作が実行されることになる。
クランプ動作の実行開始後、ロジック回路１２０は、第１の比（Ｖｏｕｔ／Ｖｉｎ）が所定の判定値Ｒｔｈ＿ａ２以下となるとクランプ動作を停止させる。判定値Ｒｔｈ＿ａ２は、上記判定値Ｒｔｈ＿ａ１よりも所定のヒステリシス値だけ低い。
【0100】
第２の比（Ｖｉｎ／Ｖｏｕｔ）を用いる場合には以下のようにすれば良い。
ロジック回路１２０は、第２の比（Ｖｉｎ／Ｖｏｕｔ）を監視し、クランプ動作が停止されている状態を起点として、第２の比（Ｖｉｎ／Ｖｏｕｔ）が所定の判定値Ｒｔｈ＿ｂ１以下となるとクランプ動作を実行させる。判定値Ｒｔｈ＿ｂ１は１より大きく且つ１に近い所定値（例えば１．１）である。入力電圧Ｖｉｎが目標電圧Ｖｔｇ未満となっている又は目標電圧Ｖｔｇ以上であるが目標電圧Ｖｔｇに十分に近いときに、第２の比（Ｖｉｎ／Ｖｏｕｔ）が所定の判定値Ｒｔｈ＿ｂ１以下となるよう、判定値Ｒｔｈ＿ｂ１が設定される。このため、第２の比（Ｖｉｎ／Ｖｏｕｔ）が判定値Ｒｔｈ＿ｂ１以下であることに基づきクランプ動作を実行されているときには、オフスキップ制御も実行されていることが見込まれる。即ち、オフスキップ制御の実行に連動してクランプ動作が実行されることになる。
クランプ動作の実行開始後、ロジック回路１２０は、第２の比（Ｖｉｎ／Ｖｏｕｔ）が所定の判定値Ｒｔｈ＿ｂ２以上となるとクランプ動作を停止させる。判定値Ｒｔｈ＿ｂ２は、上記判定値Ｒｔｈ＿ｂ１よりも所定のヒステリシス値だけ高い。
ロジック回路１２０は、第２の比（Ｖｉｎ／Ｖｏｕｔ）を監視し、クランプ動作が停止されている状態を起点として、第２の比（Ｖｉｎ／Ｖｏｕｔ）が所定の判定値Ｒｔｈ＿ｂ１以下となるとクランプ動作を実行させる。判定値Ｒｔｈ＿ｂ１は１より大きく且つ１に近い所定値（例えば１．１）である。入力電圧Ｖｉｎが目標電圧Ｖｔｇ未満となっている又は目標電圧Ｖｔｇ以上であるが目標電圧Ｖｔｇに十分に近いときに、第２の比（Ｖｉｎ／Ｖｏｕｔ）が所定の判定値Ｒｔｈ＿ｂ１以下となるよう、判定値Ｒｔｈ＿ｂ１が設定される。このため、第２の比（Ｖｉｎ／Ｖｏｕｔ）が判定値Ｒｔｈ＿ｂ１以下であることに基づきクランプ動作を実行されているときには、オフスキップ制御も実行されていることが見込まれる。即ち、オフスキップ制御の実行に連動してクランプ動作が実行されることになる。
クランプ動作の実行開始後、ロジック回路１２０は、第２の比（Ｖｉｎ／Ｖｏｕｔ）が所定の判定値Ｒｔｈ＿ｂ２以上となるとクランプ動作を停止させる。判定値Ｒｔｈ＿ｂ２は、上記判定値Ｒｔｈ＿ｂ１よりも所定のヒステリシス値だけ高い。
【0101】
［実施例ＥＸ１＿７］
実施例ＥＸ１＿７を説明する。位相補償回路１１５において、上述の抵抗１１５ａ及びコンデンサ１１５ｂに加えて、抵抗１１５ａ及びコンデンサ１１５ｂ以外の受動素子が設けられていても良い。例えば、抵抗１１５ａ及びコンデンサ１１５ｂの直列回路に対して並列に他の抵抗が接続されていても良いし、抵抗１１５ａ及びコンデンサ１１５ｂの直列回路に対して並列に他のコンデンサが接続されることがあっても良い。
実施例ＥＸ１＿７を説明する。位相補償回路１１５において、上述の抵抗１１５ａ及びコンデンサ１１５ｂに加えて、抵抗１１５ａ及びコンデンサ１１５ｂ以外の受動素子が設けられていても良い。例えば、抵抗１１５ａ及びコンデンサ１１５ｂの直列回路に対して並列に他の抵抗が接続されていても良いし、抵抗１１５ａ及びコンデンサ１１５ｂの直列回路に対して並列に他のコンデンサが接続されることがあっても良い。
【0102】
＜＜第２実施形態＞＞
本発明の第２実施形態を説明する。第２実施形態及び後述の第３実施形態は第１実施形態を基礎とする実施形態であり、第２及び第３実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２及び第３実施形態にも適用される。第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い（後述の第３実施形態についても同様）。矛盾の無い限り、第１～第３実施形態の内、任意の複数の実施形態を組み合わせても良い。
本発明の第２実施形態を説明する。第２実施形態及び後述の第３実施形態は第１実施形態を基礎とする実施形態であり、第２及び第３実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２及び第３実施形態にも適用される。第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い（後述の第３実施形態についても同様）。矛盾の無い限り、第１～第３実施形態の内、任意の複数の実施形態を組み合わせても良い。
【0103】
本発明が適用されるスイッチング電源装置１の制御方式は任意であり、従って例えば、図１７に示すスイッチング電源装置１Ｂを構成しても良い。スイッチング電源装置１Ｂは図１のスイッチング電源装置１の他の例である。スイッチング電源装置１Ｂでは電圧モード制御方式が採用されている。スイッチング電源装置１Ｂには、スイッチング電源ＩＣ２としてスイッチング電源ＩＣ２Ｂが設けられる。スイッチング電源ＩＣ２Ｂには、出力段回路ＭＭと、主制御回路３として主制御回路３Ｂが設けられる。スイッチング電源装置１、スイッチング電源ＩＣ２、主制御回路３について上述した事項は、矛盾なき限り全て、スイッチング電源装置１Ｂ、スイッチング電源ＩＣ２Ｂ、主制御回路３Ｂにも適用される。
【0104】
主制御回路３Ｂは、エラーアンプ２１４と、位相補償回路２１５と、クランプ回路２１６と、ランプ電圧生成回路２１７と、コンパレータ（ＰＷＭコンパレータ）２１８と、ロジック回路２２０と、を備える。
【0105】
エラーアンプ２１４は、電流出力型のトランスコンダクタンスアンプである。エラーアンプ２１４の反転入力端子には帰還端子ＦＢに加わる電圧（即ち帰還電圧Ｖｆｂ）が供給され、エラーアンプ２１４の非反転入力端子には所定の基準電圧Ｖｒｅｆ２が供給される。基準電圧Ｖｒｅｆ２は、正の所定電圧値を有する直流電圧であり、ＩＣ２Ｂ内の図示されない基準電圧生成回路にて生成される。エラーアンプ２１４は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ２との差分に応じた誤差電流信号Ｉ３を自身の出力端子から出力する。誤差電流信号Ｉ３による電荷は、誤差信号配線である配線ＷＲ３に対して入出力される。具体的には，エラーアンプ２１４は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ２よりも低いときには配線ＷＲ３の電位が上がるようエラーアンプ２１４から配線ＷＲ３に向けて誤差電流信号Ｉ３による電流を出力し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ２よりも高いときには配線ＷＲ３の電位が下がるよう配線ＷＲ３からエラーアンプ２１４に向けて誤差電流信号Ｉ３による電流を引き込む。帰還電圧Ｖｆｂ及び基準電圧Ｖｒｅｆ２間の差分の絶対値が増大するにつれて、誤差電流信号Ｉ３による電流の大きさも増大する。
【0106】
位相補償回路２１５は、配線ＷＲ３とグランドとの間に設けられ、電流信号Ｉ３の入力を受けて配線ＷＲ３上に対比電圧Ｖｃを生成する。第２実施形態における対比電圧Ｖｃは、エラーアンプ２１４及び位相補償回路２１５により配線ＷＲ３上に生成される電圧を指すものとする。位相補償回路２１５は対比電圧Ｖｃの位相を補償するために設けられる。位相補償回路２１５は抵抗２１５ａ及びコンデンサ２１５ｂの直列回路を含み、具体的には抵抗２１５ａの一端が配線ＷＲ３に接続され、抵抗２１５ａの他端がコンデンサ２１５ｂを介してグランドに接続される。抵抗２１５ａの抵抗値及びコンデンサ２１５ｂの静電容量値を適切に設定することにより対比電圧Ｖｃの位相を補償して出力帰還ループの発振を防ぐことができる。抵抗２１５ａ、コンデンサ２１５ｂは、夫々、対比電圧Ｖｃの位相を補償するための位相補償用抵抗、位相補償用コンデンサとして機能する。抵抗２１５ａ及びコンデンサ２１５ｂ間の接続ノードをノードＮＤＢと称する。
【0107】
クランプ回路２１６はノードＮＤＢに接続され、必要なタイミングにおいてノードＮＤＢの電圧を、自身が設定するクランプ電圧Ｖｃｌｍｐにてクランプする。
【0108】
ランプ電圧生成回路２１７は、第１実施形態におけるランプ電圧生成回路１１７と同じものであって、第１実施形態におけるランプ電圧生成回路１１７と同一の動作を行う。
【0109】
コンパレータ２１８は、第１実施形態におけるコンパレータ１１８と同じものであって、第１実施形態におけるコンパレータ１１８と同一の動作を行う。但し、コンパレータ２１８の非反転入力端子には配線上ＷＲ３上の対比電圧Ｖｃが供給され、コンパレータ２１８の反転入力端子にはランプ電圧生成部２１７からのランプ電圧Ｖｒａｍｐが供給される。コンパレータ２１８は、対比電圧Ｖｃをランプ電圧Ｖｒａｍｐと比較して比較結果を示すパルス幅変調信号Ｓｐｗｍを出力する。パルス幅変調信号Ｓｐｗｍは、上述したように、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐよりも高い期間においてハイレベルとなり、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐよりも低い期間においてローレベルとなる。
【0110】
ロジック回路２２０は、第１実施形態におけるロジック回路１２０と同じものであって、第１実施形態におけるロジック回路１２０と同一の動作を行う。但し、ロジック回路２２０へのパルス幅変調信号Ｓｐｗｍはコンパレータ２１８から供給される。故に、ロジック回路２２０は、コンパレータ２１８からのパルス幅変調信号Ｓｐｗｍに基づくゲート信号Ｇ１及びＧ２をトランジスタＭ１及びＭ２に供給することで出力段回路ＭＭにスイッチング動作を行わせる。スイッチング動作では、信号Ｓｐｗｍに基づきトランジスタＭ１及びＭ２が交互にオン、オフされる。エラーアンプ２１４は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ２とが等しくなるように電流信号Ｉ３を生成するため、スイッチング動作の実行を通じ、出力電圧Ｖｏｕｔが、基準電圧Ｖｒｅｆ３と抵抗Ｒ１及びＲ２による分圧比とに応じた所定の目標電圧Ｖｔｇにて安定化される。
【0111】
上述したように、基本的には対比電圧Ｖｃはランプ電圧Ｖｒａｍｐの変動範囲内に収まり、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの変動範囲内に維持されているときには、第１実施形態で述べたＰＷＭ制御が行われる。
【0112】
クランプ回路２１６の構成はクランプ回路１１６の構成と同じであり、オフスキップ制御の動作条件及び動作内容も第１実施形態で述べた通りである。この他、実施例ＥＸ１＿１～ＥＸ１＿７に示した内容も第２実施形態に適用できる。
【0113】
第１実施形態の記載を第２実施形態に適用する場合、
第１実施形態におけるアンプ１１４、位相補償回路１１５、クランプ回路１１６、ランプ電圧生成回路１１７、コンパレータ１１８、ロジック回路１２０を、第２実施形態では、夫々、アンプ２１４、位相補償回路２１５、クランプ回路２１６、ランプ電圧生成回路２１７、コンパレータ２１８、ロジック回路２２０に読み替え、且つ、
第１実施形態における電流信号Ｉ２、配線ＷＲ２、抵抗１１５ａ、コンデンサ１１５ｂ、ノードＮＤＡを、第２実施形態では、夫々、電流信号Ｉ３、配線ＷＲ３、抵抗２１５ａ、コンデンサ２１５ｂ、ノードＮＤＢに読み替えれば良い。
第１実施形態におけるアンプ１１４、位相補償回路１１５、クランプ回路１１６、ランプ電圧生成回路１１７、コンパレータ１１８、ロジック回路１２０を、第２実施形態では、夫々、アンプ２１４、位相補償回路２１５、クランプ回路２１６、ランプ電圧生成回路２１７、コンパレータ２１８、ロジック回路２２０に読み替え、且つ、
第１実施形態における電流信号Ｉ２、配線ＷＲ２、抵抗１１５ａ、コンデンサ１１５ｂ、ノードＮＤＡを、第２実施形態では、夫々、電流信号Ｉ３、配線ＷＲ３、抵抗２１５ａ、コンデンサ２１５ｂ、ノードＮＤＢに読み替えれば良い。
【0114】
従って例えば、図１７のクランプ回路２１６として図１１のクランプ回路５０ａを用いる場合にあっては、クランプ回路５０ａにおけるノード５７とノードＮＤＢとの間にスイッチ５５が挿入され、当該スイッチ５５のオン／オフ状態がロジック回路２２０により制御されることになる。
【0115】
＜＜第３実施形態＞＞
本発明の第３実施形態を説明する。第３実施形態では、第１又は第２実施形態と組み合わせて実施可能な技術、又は、第１及び第２実施形態に適用可能な変形技術を説明する。第３実施形態は、互いに組み合わせ可能な以下の実施例ＥＸ３＿１～ＥＸ３＿３を含む。
本発明の第３実施形態を説明する。第３実施形態では、第１又は第２実施形態と組み合わせて実施可能な技術、又は、第１及び第２実施形態に適用可能な変形技術を説明する。第３実施形態は、互いに組み合わせ可能な以下の実施例ＥＸ３＿１～ＥＸ３＿３を含む。
【0116】
［実施例ＥＸ３＿１］
実施例ＥＸ３＿１を説明する。図１８に、スイッチング電源装置１が組み込まれたシステムＳＹＳの全体構成を示す。当該システムＳＹＳは自動車等の車両に搭載されて良く、この場合、システムＳＹＳは車載システムとして機能する。システムＳＹＳにおけるスイッチング電源装置１は上述のスイッチング電源装置１Ａ又は１Ｂであって良い。システムＳＹＳは、スイッチング電源装置１と、スイッチング電源装置１に対して入力電圧Ｖｉｎを供給する電圧源５と、スイッチング電源装置１からの出力電圧Ｖｏｕｔを夫々に受けるＤＣ／ＤＣコンバータ６、ＬＤＯ (Low Drop Out)レギュレータ７及び機能ブロック８を備える。出力電圧Ｖｏｕｔの目標電圧Ｖｔｇは、例えば５Ｖ又は３．３Ｖである。
実施例ＥＸ３＿１を説明する。図１８に、スイッチング電源装置１が組み込まれたシステムＳＹＳの全体構成を示す。当該システムＳＹＳは自動車等の車両に搭載されて良く、この場合、システムＳＹＳは車載システムとして機能する。システムＳＹＳにおけるスイッチング電源装置１は上述のスイッチング電源装置１Ａ又は１Ｂであって良い。システムＳＹＳは、スイッチング電源装置１と、スイッチング電源装置１に対して入力電圧Ｖｉｎを供給する電圧源５と、スイッチング電源装置１からの出力電圧Ｖｏｕｔを夫々に受けるＤＣ／ＤＣコンバータ６、ＬＤＯ (Low Drop Out)レギュレータ７及び機能ブロック８を備える。出力電圧Ｖｏｕｔの目標電圧Ｖｔｇは、例えば５Ｖ又は３．３Ｖである。
【0117】
電圧源５は車両に搭載されたバッテリであって良い。ＤＣ／ＤＣコンバータ６及びＬＤＯレギュレータ７は、夫々に、スイッチング電源装置１の出力電圧Ｖｏｕｔに基づいて所望の直流電圧を生成し、生成した直流電圧を機能ブロック８に供給する。機能ブロック８は、スイッチング電源装置１からの出力電圧Ｖｏｕｔ又はＤＣ／ＤＣコンバータ６若しくはＬＤＯレギュレータ７からの直流電圧に基づいて動作する１以上の電子機器から成る。システムＳＹＳが車載システムである場合、電子機器は車両に搭載された任意の電子機器であって良く、例えば、カーナビゲーション装置、デジタルメータ、エアバック、各種のＥＣＵ（Electronic Control Unit）、センサ、又は、先進運転支援システムを構成する各部品である。
【0118】
車載用途において、電圧源５としてのバッテリの出力電圧は、エンジンの始動時等において急激に低下し、その後、上昇する。このため、車載部品規格においてバッテリの出力電圧変動に対する試験が定められている。このようなバッテリの出力電圧変動に対して、スイッチング電源装置１の出力電圧Ｖｏｕｔに大きなオーバーシュートが発生すると、後段の電子機器に悪影響が生じ、電子機器を破損させるおそれもある。スイッチング電源装置１を用いれば、バッテリの出力電圧変動に対して出力電圧Ｖｏｕｔのオーバーシュートを極めて小さく抑えることが可能となる（例えば５０ｍＶ以下のオーバーシュート）。
【0119】
また、オーバーシュートを小さくできるということは、出力コンデンサＣ１の容量の削減を許容できることを意味し、オーバーシュートを規定値以下に抑えるために必要な出力コンデンサＣ１の容量を低く抑えることが可能となる。これは、コスト削減及び省資源化に寄与する。
【0120】
［実施例ＥＸ３＿２］
実施例ＥＸ３＿２を説明する。スイッチング電源ＩＣ２（２Ａ、２Ｂ）において、帰還端子ＦＢに出力電圧Ｖｏｕｔを直接入力することも可能であり、この場合、帰還電圧Ｖｆｂは出力電圧Ｖｏｕｔそのものとなる。帰還電圧Ｖｆｂが出力電圧Ｖｏｕｔそのものであっても、帰還電圧Ｖｆｂが出力電圧Ｖｏｕｔに応じた帰還電圧であることに変わりは無い。
実施例ＥＸ３＿２を説明する。スイッチング電源ＩＣ２（２Ａ、２Ｂ）において、帰還端子ＦＢに出力電圧Ｖｏｕｔを直接入力することも可能であり、この場合、帰還電圧Ｖｆｂは出力電圧Ｖｏｕｔそのものとなる。帰還電圧Ｖｆｂが出力電圧Ｖｏｕｔそのものであっても、帰還電圧Ｖｆｂが出力電圧Ｖｏｕｔに応じた帰還電圧であることに変わりは無い。
【0121】
［実施例ＥＸ３＿３］
実施例ＥＸ３＿３を説明する。
実施例ＥＸ３＿３を説明する。
【0122】
スイッチング電源ＩＣ２（２Ａ、２Ｂ）の各回路素子は半導体集積回路の形態で形成され、当該半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで半導体装置が構成される。但し、複数のディスクリート部品を用いてＩＣ２（２Ａ、２Ｂ）内の回路と同等の回路を構成するようにしても良い。ＩＣ２（２Ａ、２Ｂ）内に含まれるものとして上述した幾つかの回路素子（例えばトランジスタＭ１及びＭ２）は、ＩＣ２（２Ａ、２Ｂ）外に設けられてＩＣ２（２Ａ、２Ｂ）に外付け接続されても良い。
【0123】
任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。
【0124】
トランジスタＭ１をＰチャネル型のＭＯＳＦＥＴにて構成するようにしても良く、この場合には、上述のスイッチング動作が実現されるように、トランジスタＭ１のゲートに供給される電圧レベルが上述のものから変形される。この他、ＦＥＴのチャネル型は任意に変更可能である。
【0125】
上述の各トランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述されたトランジスタを、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
【0126】
＜＜本発明の考察＞＞
上述の実施形態にて具体化された本発明について考察する。
上述の実施形態にて具体化された本発明について考察する。
【0127】
本発明の一側面に係るスイッチング電源装置は、入力電圧（Ｖｉｎ）の印加端と出力電圧（Ｖｏｕｔ）の印加端との間に設けられた出力トランジスタ（Ｍ１）を有し、前記出力トランジスタのスイッチングを含むスイッチング動作を通じて前記入力電圧から前記出力電圧を生成するための出力段回路（ＭＭ）と、前記出力電圧に応じた帰還電圧（Ｖｆｂ）に基づき所定のＰＷＭ周波数にて前記出力段回路をスイッチング動作させるＰＷＭ制御を実行可能な主制御回路（３、３Ａ、３Ｂ）と、を備え、前記主制御回路は、前記帰還電圧に応じて特定配線（ＷＲ２、ＷＲ３）上に対比電圧（Ｖｃ）を生成する対比電圧生成部と、前記特定配線に接続されて前記対比電圧の位相を補償する位相補償回路（１１５、２１５）と、前記ＰＷＭ周期にて電圧値が周期的に変化するランプ電圧（Ｖｒａｍｐ）を生成するランプ電圧生成回路（１１７、２１７）と、前記対比電圧と前記ランプ電圧を比較して比較結果を示す信号（Ｓｐｗｍ）を出力するＰＷＭコンパレータ（１１８、２１８）と、を有して、前記ＰＷＭコンパレータの出力信号に基づき前記出力段回路を制御し、前記位相補償回路は、前記特定配線と所定ノード（ＮＤＡ、ＮＤＢ）との間に設けられた位相補償用抵抗（１１５ａ、２１５ａ）と、前記所定ノードと所定電位を持つ基準導電部（グランド）との間に設けられた位相補償用コンデンサ（１１５ｂ、２１５ｂ）と、を有し、前記主制御回路は、クランプ電圧（Ｖｃｌｍｐ）を生成して前記所定ノードにおける電圧を前記クランプ電圧にてクランプするクランプ動作を実行可能なクランプ回路（１１６、２１６）を更に有することを特徴とする。
【0128】
上記スイッチング電源装置では、出力電圧と出力電圧の目標電圧との誤差を位相補償用コンデンサを用い比較的長時間に亘って積算し、比較的緩やかにＰＷＭ制御におけるオンデューティを調整することで、出力電圧を高精度に安定化させることができる。この種のスイッチング電源装置において、入力電圧の低下に伴い出力電圧が目標電圧より低下している期間では上記誤差が位相補償用コンデンサに積算され、入力電圧の復帰後に、その積算内容（出力電圧が目標電圧より低かったという情報）が出力電圧を過度に押し上げる方向に働くことが懸念される（大きなオーバーシュートの発生が懸念される）。これを考慮し、本発明に係るスイッチング電源装置では、位相補償用コンデンサが接続される所定ノードでの電圧をクランプ可能にしている。このため、入力電圧の低下に伴い出力電圧が目標電圧より低下している期間中に上記誤差を位相補償用コンデンサに積算させずに、位相補償用コンデンサの充電電圧をクランプ電圧にてクランプしておくことが可能となる。結果、クランプ電圧を適切に設定しておくことを通じ、入力電圧の復帰直後に発生しうるオーバーシュートを抑制することが可能となる。
【0129】
本発明の一側面に係るスイッチング電源装置において、例えば、前記対比電圧生成部は、前記帰還電圧に応じて生成された信号（Ｖｅｒｒ）に基づき又は前記帰還電圧に基づき、前記特定配線（ＷＲ２、ＷＲ３）との間で電流を入出力するアンプ（１１４、２１４）を含んでいると良い。
【0130】
尚、図３のＩＣ２Ａにおいては、アンプ１１４と、対比電圧Ｖｃの元となる信号を生成する回路（アンプ１１１、位相補償回路１１２及び電流センサ１１３を含む）と、によって、対比電圧生成部が構成される。図３の位相補償回路１１５も対比電圧生成部の構成要素に含まれると解することも可能である。図１７のＩＣ２Ｂにおいては、アンプ２１４によって対比電圧生成部が構成される。図１７の位相補償回路２１５も対比電圧生成部の構成要素に含まれると解することも可能である。
【0131】
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
【符号の説明】
【0132】
１、１Ａ、１Ｂ スイッチング電源装置
２、２Ａ、２Ｂ スイッチング電源ＩＣ
３、３Ａ、３Ｂ 主制御回路
ＭＭ 出力段回路
Ｖｃ 対比電圧
Ｖｒａｍｐ ランプ電圧
１１５、２１５ 位相補償回路
１１６、２１６ クランプ回路
１１７、２１７ ランプ電圧生成回路
１１８、２１８ コンパレータ（ＰＷＭコンパレータ）
２、２Ａ、２Ｂ スイッチング電源ＩＣ
３、３Ａ、３Ｂ 主制御回路
ＭＭ 出力段回路
Ｖｃ 対比電圧
Ｖｒａｍｐ ランプ電圧
１１５、２１５ 位相補償回路
１１６、２１６ クランプ回路
１１７、２１７ ランプ電圧生成回路
１１８、２１８ コンパレータ（ＰＷＭコンパレータ）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】