▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-08
(45)【発行日】2023-12-18
(54)【発明の名称】半導体装置及びその製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20231211BHJP
H01L 21/3065 20060101ALI20231211BHJP
H01L 21/301 20060101ALI20231211BHJP
H01L 29/06 20060101ALI20231211BHJP
H01L 29/417 20060101ALI20231211BHJP
H01L 29/12 20060101ALI20231211BHJP
H01L 21/336 20060101ALI20231211BHJP
【ＦＩ】
H01L29/78 652Q
H01L21/302 105A
H01L21/78 S
H01L29/06 301M
H01L29/06 301R
H01L29/06 301V
H01L29/50 M
H01L29/78 652L
H01L29/78 652T
H01L29/78 652Z
H01L29/78 658G
H01L29/78 658Z
【請求項の数】
9
(21)【出願番号】P 2020157831
(22)【出願日】2020-09-18
(65)【公開番号】P2022051384
(43)【公開日】2022-03-31
【審査請求日】2022-07-05
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】100119035
【弁理士】
【氏名又は名称】池上 徹真
(74)【代理人】
【識別番号】100141036
【弁理士】
【氏名又は名称】須藤 章
(74)【代理人】
【識別番号】100178984
【弁理士】
【氏名又は名称】高下 雅弘
(72)【発明者】
【氏名】小島 秀伸
【審査官】田付 徳雄
(56)【参考文献】
【文献】特開２０１５－０２９０６２（ＪＰ，Ａ）
【文献】特開２０００－１９５８２７（ＪＰ，Ａ）
【文献】特開２００６－２４５３８０（ＪＰ，Ａ）
【文献】国際公開第２０１２／１２４１９０（ＷＯ，Ａ１）
【文献】特開２００８－２２７３９８（ＪＰ，Ａ）
【文献】特開平０５－３４３７４２（ＪＰ，Ａ）
【文献】特開２０１６－０５８６１０（ＪＰ，Ａ）
【文献】特開２００３－３３２２７０（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１６／００５６０８０（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２１／３０６５
Ｈ０１Ｌ ２１／３０１
Ｈ０１Ｌ ２９／０６
Ｈ０１Ｌ ２９／４１７
Ｈ０１Ｌ ２９／１２
Ｈ０１Ｌ ２１／３３６
(57)【特許請求の範囲】
【請求項1】
下面と、側面と、を有し、半導体材料を含む基板と、前記下面に設けられた電極と、
を備え、
前記側面は、第１側面部と、前記第１側面部の上に設けられた第２側面部と、前記第２側面部の上に設けられた第３側面部と、を有し、前記第３側面部は前記第２側面部よりも前記下面に平行な面内において突き出ており、前記第１側面部は前記第３側面部よりも前記下面に平行な面内において突き出ており、前記第１側面部には金属部が設けられており、前記第２側面部においては前記基板が露出している、
半導体装置。
【請求項2】
前記第３側面部は、前記第１側面部及び前記第２側面部よりも多くの破砕層を有する、請求項１記載の半導体装置。
【請求項3】
前記第３側面部においては、前記基板が露出している、
請求項１又は請求項２記載の半導体装置。
【請求項4】
前記第２側面部及び前記第３側面部においては、前記金属部が設けられていない、
請求項１乃至請求項３いずれか一項記載の半導体装置。
【請求項5】
前記第２側面部は、少なくとも１個のスキャロップを有する、請求項１乃至請求項４いずれか一項記載の半導体装置。
【請求項6】
半導体基板の第１面側の第１部分の第１エッチングを行うことにより、第１側面部を有する、第１幅の第１間隙を形成し、前記第１間隙の下の前記半導体基板の第２部分の第２エッチングを行うことにより、第２側面部を有する、前記第１幅より大きい第２幅の第２間隙を形成し、
前記半導体基板の前記第１面に電極を形成し、
前記第１面に前記電極を形成すると同時に、前記第１側面部に金属部を形成し、
前記第２間隙の下の前記半導体基板の第３部分のブレードダイシングを、前記半導体基板の前記第１面に対向する第２面から行うことにより、第３側面部を有する、前記第１幅より大きく前記第２幅より小さい第３幅の第３間隙を形成し、
前記第３間隙を形成することにより前記半導体基板を分断する、
半導体装置の製造方法。
【請求項7】
前記第１エッチングは、等方性エッチングであり、前記第２エッチングは、等方性エッチングである、
請求項６記載の半導体装置の製造方法。
【請求項8】
前記第１間隙を形成し、その後、前記第１間隙の側面及び底面に保護膜を形成し、その後、
異方性エッチングを行うことにより前記保護膜の一部を除去し、その後、
前記第２間隙を形成する、
請求項７記載の半導体装置の製造方法。
【請求項9】
前記第２エッチングの時間は、前記第１エッチングの時間より長い、請求項６乃至請求項８いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【0002】
ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置は、電力変換等の用途に用いられる。このような半導体装置は、半導体ウェハ上に形成された後、所定のダイシング工程により、個々のチップに個片化される。
【0003】
従来、ダイシング工程においては、専用のブレードダイサーを用いたブレードダイシングが行われていた。しかし最近は、例えばプラズマダイシング等、多様な手法を用いたダイシングが検討されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１６－０５８６１０号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする課題は、信頼性の高い半導体装置を提供することである。
【課題を解決するための手段】
【0006】
実施形態の半導体装置は、下面と、側面と、を有し、半導体材料を含む基板と、下面に設けられた電極と、を備え、側面は、第１側面部と、第１側面部の上に設けられた第２側面部と、第２側面部の上に設けられた第３側面部と、を有し、第３側面部は第２側面部よりも下面に平行な面内において突き出ており、第１側面部は第３側面部よりも下面に平行な面内において突き出ており、第１側面部には金属部が設けられており、第２側面部においては基板が露出している。
【図面の簡単な説明】
【0007】
【図1】実施形態の半導体装置の模式断面図である。
【図2】実施形態の半導体装置の製造工程を示す模式断面図である。
【図3】実施形態の半導体装置の製造工程を示す模式断面図である。
【図4】実施形態の半導体装置の製造工程を示す模式断面図である。
【図5】実施形態の半導体装置の製造工程を示す模式断面図である。
【図6】実施形態の半導体装置の製造工程を示す模式断面図である。
【図7】実施形態の半導体装置の製造工程を示す模式断面図である。
【図8】実施形態の半導体装置の製造工程を示す模式断面図である。
【図9】比較形態となる半導体装置の製造工程を示す模式断面図である。
【図10】比較形態となる半導体装置の製造工程を示す模式断面図である。
【図11】比較形態となる半導体装置の製造工程を示す模式断面図である。
【発明を実施するための形態】
【0008】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【0009】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【0010】
（実施形態）
実施形態の半導体装置は、下面と、側面と、を有し、半導体材料を含む基板と、下面に設けられた電極と、を備え、側面は、第１側面部と、第１側面部の上に設けられた第２側面部と、第２側面部の上に設けられた第３側面部と、を有し、第３側面部は第２側面部よりも下面に平行な面内において突き出ており、第１側面部は第３側面部よりも下面に平行な面内において突き出ている。
実施形態の半導体装置は、下面と、側面と、を有し、半導体材料を含む基板と、下面に設けられた電極と、を備え、側面は、第１側面部と、第１側面部の上に設けられた第２側面部と、第２側面部の上に設けられた第３側面部と、を有し、第３側面部は第２側面部よりも下面に平行な面内において突き出ており、第１側面部は第３側面部よりも下面に平行な面内において突き出ている。
【0011】
図１は、実施形態の半導体装置１００の模式断面図である。本実施形態の半導体装置１００は、例えばＭＯＳＦＥＴの半導体チップである。
【0012】
半導体装置１００は、基板８と、下面電極（電極の一例）４と、上面電極８０と、を備える。
【0013】
基板８は、半導体材料を含む。ここで半導体材料は、例えばＳｉ（シリコン）、ＳｉＣ（炭化珪素）、ＧａＡｓ（ヒ化ガリウム）、又はＧａＮ（窒化ガリウム）等であるが、これに限定されるものではない。
【0014】
基板８は、下面２と、上面３と、側面１０と、を有する。図１においては、側面１０ａ及び側面１０ｂが図示されている。
【0015】
ここで、Ｘ方向と、Ｘ方向に対して垂直に交差するＹ方向と、Ｘ方向及びＹ方向に垂直に交差するＺ方向を定義する。下面２及び上面３は、ＸＹ面に対して平行に設けられているものとする。
【0016】
下面電極４は、基板８の下面２に設けられている。下面電極４は、例えば、ＭＯＳＦＥＴのドレイン電極として機能する。
【0017】
上面電極８０は、基板８の上面３に設けられている。上面電極８０は、例えば、ＭＯＳＦＥＴのソース電極として機能する。
【0018】
下面電極４及び上面電極８０は、金属材料を含む。ここで金属材料は、例えばＣｕ（銅）、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ａｇ（銀）又はＡｕ（金）等であるが、これに限定されるものではない。
【0019】
側面１０は、第１側面部１２と、第１側面部 １２の上に設けられた第２側面部１４と、第２側面部１４の上に設けられた第３側面部１６と、を有する。図１においては、また、第１側面部１２ａ及び第１側面部１２ｂが図示されている。また、第２側面部１４ａ及び第２側面部１４ｂが図示されている。また、第３側面部１６ａ及び第３側面部１６ｂが図示されている。
【0020】
また、第３側面部１６は、第２側面部１４の最も引っ込んだ部分よりも、下面２及び上面３に平行な面内において、長さ（ｂ－ａ）だけ突き出ている。さらに、第１側面部１２は、第２側面部１４の最も引っ込んだ部分よりも、下面２及び上面３に平行な面内において、長さｂだけ突き出ている。
【0021】
第１側面部１２は、少なくとも１個の第１スキャロップ１３を有する。半導体装置１００においては、第１側面部１２ａは、第１スキャロップ１３ａを有する。また、第１側面部１２ｂは、第１スキャロップ１３ｂを有する。なお、第１スキャロップ１３の数は、１個に限定されるものではない。
【0022】
第２側面部１４は、少なくとも１個の第２スキャロップ（スキャロップの一例）１５を有する。半導体装置１００においては、第２側面部１４ａは、第２スキャロップ１５ａを有する。また、第２側面部１４ｂは、第２スキャロップ１５ｂを有する。なお、第２スキャロップ１５の数は、１個に限定されるものではない。
【0023】
第１スキャロップ１３及び第２スキャロップ１５は、例えば、Ｓｉを含む基板８をプラズマダイシングにより切断する際に、形成されるものである。ここでかかるプラズマダイシングは、例えば、Ｆ（フッ素）系ラジカルを用いた等方性エッチング、ＣＦ４（四フッ化炭素）系ラジカルを含む保護膜の形成、及びＦ系イオンを用いた異方性エッチングを繰り返すことにより行われる。このようなプラズマダイシングにより、基板８の切断面に貝殻状の形状を有するスキャロップが形成される。
【0024】
第３側面部１６は、破砕層１７を有する。半導体装置１００においては、第３側面部１６ａは、破砕層１７ａを有する。また、第３側面部１６ｂは、破砕層１７ｂを有する。破砕層１７は、例えば、研削加工やブレードダイシングを用いた切断により、基板８の他の部分よりも結晶欠陥密度が増加している層である。一方、第１側面部１２及び第２側面部１４は、破砕層１７を有しない。そのため、第３側面部１６は、第１側面部１２及び第２側面部１４よりも多くの破砕層１７を有する。なお、破砕層１７は、例えば、第３側面部１６を顕微鏡を用いて分析することにより、検出することが出来る。
【0025】
金属部６は、第１側面部１２に設けられている。半導体装置１００においては、金属部６ａは、第１側面部１２ａに設けられている。また、金属部６ｂは、第１側面部１２ｂに設けられている。金属部６は、後述するように、下面電極４を形成する際に、同時に形成される。金属部６は、下面電極４に電気的に接続されている。金属部６は、下面電極４と同じ元素を含む。なお、金属部６は、第１側面部１２の全面に形成されていなくても良く、一部に形成されていてもかまわない。
【0026】
次に、実施形態の半導体装置１００の製造方法を記載する。
【0027】
実施形態の半導体装置の製造方法は、半導体基板の第１面側の第１部分の第１エッチングを行うことにより、第１側面部を有する、第１幅の第１間隙を形成し、第１間隙の下の半導体基板の第２部分の第２エッチングを行うことにより、第２側面部を有する、第１幅より大きい第２幅の第２間隙を形成し、半導体基板の第１面に電極を形成し、第２間隙の下の半導体基板の第３部分のブレードダイシングを、半導体基板の第１面に対向する第２面から行うことにより、第３側面部を有する、第１幅より大きく第２幅より小さい第３幅の第３間隙を形成し、第３間隙を形成することにより半導体基板を分断する。
【0028】
【0029】
半導体基板６０は、半導体装置１００が形成される基板である。半導体基板６０は、第１面（半導体基板６０の上面の一例）６２と、第２面６４（半導体基板６０の下面の一例）と、を有する。第１面６２は、半導体装置１００の基板８において下面２となる面である。第２面６４には、上面電極８０ａ及び上面電極８０ｂが、Ｘ方向において互いに離間して形成されている。第２面６４は、半導体装置１００の基板８において上面３となる面である。また、第１面６２には、フォトレジストＰａ及びフォトレジストＰｂが形成されている。フォトレジストＰａとフォトレジストＰｂの間には開口部６６が形成されている。開口部６６は、第１面６２側から見たときにＸＹ平面において、上面電極８０ａと上面電極８０ｂの間に配置されるように形成されている。ここで、半導体基板６０を、第２面６４が下になるように、ガラス板等で形成されたサポートＳの上に固定する（図２）。
【0030】
次に、開口部６６の下の、半導体基板６０の第１部分７２の第１エッチングを行うことにより、第１側面部１２を有する、第１幅Ｌ１の第１間隙８２を形成する（図３）。図３には、第１側面部１２ａ及び第１側面部１２ｃが図示されている。ここで、第１間隙８２は、例えば、ＳＦ６で構成されたＦ（フッ素）系ラジカルを用いた等方性エッチングにより、半導体基板６０の第１面６２及び第２面６４に平行に、かつ紙面奥行き方向に、ストライプ状に形成される。第１側面部１２ａには第１スキャロップ１３ａが形成される。また、第１側面部１２ｃには、第１スキャロップ１３ｃが形成される。
【0031】
次に、第１間隙８２の側面及び底面に、ＣＦ４（四フッ化炭素）系ラジカルを用いて保護膜を形成する（図４）。
【0032】
次に、例えばＳＦ６（六フッ化硫黄）で構成されたＦ系イオンを用いて、異方性エッチングにより、第１間隙８２の底面に形成された保護膜Ｒの一部を除去する（図５）。
【0033】
なお、等方性エッチングと異方性エッチングを繰り返すことにより、複数の第１スキャロップ１３を有する第１側面部１２を形成することが可能である。
【0034】
次に、第１間隙８２の下の第２部分７４の第２エッチングを行うことにより、第１間隙８２の下に、第２側面部１４を有する、第２幅Ｌ２の第２間隙８４を形成する（図６）。図６には、第２側面部１４ａ及び第２側面部１４ｃが図示されている。ここで、第２間隙８４は、例えば、ＳＦ６で構成されたＦ（フッ素）系ラジカルを用いた等方性エッチングにより、半導体基板６０の第１面６２及び第２面６４に平行に、かつ紙面奥行き方向に、ストライプ状に形成される。第２側面部１４ａには第２スキャロップ１５ａが形成される。また、第２側面部１４ｃには、第２スキャロップ１５ｃが形成される。
【0035】
なお、例えば、図６に示した状態の後、ＣＦ４（四フッ化炭素）系ラジカルを用いて第２間隙８４の側面及び底面に保護膜を形成する。その後、例えばＳＦ６（六フッ化硫黄）で構成されたＦ系イオンを用いて、異方性エッチングにより、第２間隙８４の底面に形成された保護膜Ｒの一部を除去する。上記等方性エッチング、保護膜の形成及び異方性エッチングのプロセスを繰替えして行うことにより、第２側面部１４に複数の第２スキャロップ１５を形成することが可能である。
【0036】
第２間隙８４の形成に用いられる等方性エッチングの時間は、第１間隙８２の形成に用いられる等方性エッチングの時間より長いことが好ましい。
【0037】
次に、フォトレジストＰ及び保護膜Ｒを除去する。次に、フォトレジストＰ及び保護膜Ｒが形成されていた面を洗浄した後に、例えばスパッタリング装置を用いて、第１面６２に、下面電極４を形成する（図７）。図７においては、下面電極４ａ及び下面電極４ｂが形成されている。また、同時に、第１側面部１２に、下面電極４と同じ材料を含む金属部６が形成される。図７においては、第１側面部１２ａに金属部６ａが形成されている。また、第１側面部１２ｂに金属部６ｂが形成されている。さらに、同時に、第２間隙８４の底面に、下面電極４及び金属部６と同じ材料を含む金属材料屑９０が形成される。
【0038】
次に、サポートＳから半導体基板６０を剥離し、ダイシングテープＴに下面電極４が貼り付けられるように、半導体基板６０を固定する。次に、半導体基板６０の第３部分７６を、第２面６４の側からブレードダイシングによりダイシングを行う。なお、第３部分７６は、図７において、第２間隙８４の下に設けられていることが図示されている。これにより、第３側面部１６を有する第３間隙８６を形成する（図８）。第３間隙８６は、半導体基板６０の第１面６２及び第２面６４に平行に、かつ紙面奥行き方向に、ストライプ状に形成される。図８には、第３側面部１６ａ及び第３側面部１６ｂが示されている。第３側面部１６はブレードダイシングにより形成されているため、第３側面部１６ａには破砕層１７ａが、また第３側面部１６ｂには破砕層１７ｂが、それぞれ形成される。ここで、第３間隙８６の幅Ｌ３が、第１間隙８２の第１幅Ｌ１より大きく、第２間隙８４の第２幅Ｌ２より小さくなるように、ブレードの幅を選定する。
【0039】
かかるブレードダイシングを用いた切断により、半導体基板６０は基板８ａ及び基板８ｂとなる。半導体基板６０の第１面６２は、下面２ａ及び下面２ｂとなる。また、半導体基板６０の第２面６４は、上面３ａ及び上面３ｂとなる。また、金属材料屑９０はブレードダイシングにより切断される。このときに、図８に図示したように、金属材料屑９０の一部が残る場合がある。これにより半導体装置１００を得る。
【0040】
次に、実施形態の半導体装置及びその製造方法の作用効果を記載する。
【0041】
【0042】
図９においては、ブレードＢを用いたブレードダイシングの製造工程を図示している。下面２に下面電極４が設けられた半導体基板６０をブレードＢにより切断する場合には、下面電極４をブレードＢにより切断する際に、バリ５が生じる。図９においては、バリ５ａ及びバリ５ｂが図示されている。このバリ５は、ダイシングテープＴに食いこんでしまうため、ダイシング終了後に吸着コレット等を用いて半導体装置をピックアップする際に、ダイシングテープＴから半導体装置がうまく剥離されずに、半導体装置がピックアップできないという問題があった。また、下面電極４が、バリ５の部分から剥がれてしまうという問題があった。さらに、図示しないダイパッド等の上に図示しないはんだを用いて半導体装置を搭載する際に、はんだ中のボイドがバリ５の部分に引っかかってボイドが抜けないという問題があった。
【0043】
図１０においては、プラズマダイシングを用いた製造工程を図示している。プラズマダイシングの場合には、例えば、図１０に示したように、スキャロップ１８ａ１、スキャロップ１８ａ２、スキャロップ１８ａ３、スキャロップ１８ａ４、スキャロップ１８ｃ１、スキャロップ１８ｃ２、スキャロップ１８ｃ３及びスキャロップ１８ｃ４が形成される。しかし、プラズマダイシングでは、金属材料が含まれる下面電極４をダイシングすることが出来ないという問題があった。
【0044】
図１１においては、図１０で示したプラズマダイシングの製造工程の後に、レーザダイシングにより下面電極４をダイシングする製造工程を図示している。レーザダイシングにより下面電極４をダイシングすることは可能である。しかし、蒸発した下面電極４に含まれる金属の一部が再付着して、例えば、金属付着物７ａ、金属付着物７ｂ及び金属付着物７ｃが、スキャロップ１８に形成される。この場合、図示しないダイパッド等の上に半導体装置を搭載する際に、下面電極４に接合される図示しないはんだが金属付着物７を介して上面３に移動し、下面電極４と上面電極８０が短絡して半導体装置が動作不良を起こすという問題があった。
【0045】
そこで、実施形態の半導体装置の製造方法においては、第１面６２の側から、プラズマダイシングを用いて第１幅Ｌ１の第１間隙８２を形成した後に、さらにプラズマダイシングを用いて第１幅Ｌ１より大きい第２幅Ｌ２の第２間隙８４を形成する。その後、第１面６２に下面電極４を形成する。すなわち、事前にプラズマダイシングを用いて半導体基板６０の一部を切断した後に、下面電極４を形成している。これにより、ブレードＢを用いて下面電極４を切断することがないため、バリ５の発生はおこらない。ここで、第１幅Ｌ１の第１間隙８２の下に、より幅の大きい第２幅Ｌ２の第２間隙８４を形成している理由は、第１間隙８２の第１幅Ｌ１をあまりにも大きくしすぎると、下面電極４を形成する際に、第１間隙８２の底面にあまりにも多くの金属材料屑９０が形成されてしまい、上記の、下面電極４と上面電極８０が短絡して半導体装置が動作不良を起こす問題が発生しうるためである。
【0046】
そして、第２面６４から、第２間隙８４の下の第３間隙８６のブレードダイシングを行うことにより、第１幅Ｌ１より大きく第２幅Ｌ２より小さい第３幅Ｌ３の第３間隙８６を基板８の第２面６４に形成する。
【0047】
ここで、第２面６４には、すでに上面電極８０が形成されている。もし第３間隙８６の形成のために、プラズマダイシングを行おうとすると、上面電極８０に対するプラズマダイシングが行われることになるため、上面電極８０に含まれる金属材料に伴う、プラズマダイシング装置のチャンバー内の汚染が発生する。すると、プラズマダイシングのエッチングレートが低下してしまう。そのため、第３間隙８６の形成においては、プラズマダイシングを用いることは困難である。
【0048】
また、第３間隙８６の形成のために、レーザダイシングを行う場合には、金属部６、下面電極４の一部、または金属材料屑９０が蒸発して、金属付着物７として側面１０に付着してしまう。その結果、下面電極４に接合される図示しないはんだが金属付着物７を介して上面３に移動し、下面電極４と上面電極８０が短絡して半導体装置が動作不良を起こすという問題が発生し得る。そのため、第３間隙８６の形成においては、レーザダイシングを用いることは困難である。
【0049】
そのため、第３間隙８６の形成においては、ブレードダイシングが適切である。
【0050】
また、第３間隙８６の幅Ｌ３が第２間隙８４の幅Ｌ２より小さくなるように、ブレードを選択する。これは、第２間隙８４の幅Ｌ２以上の間隙を第３間隙８６として形成しなくても、半導体基板６０を切断することは可能であるためである。また、第３間隙８６の幅Ｌ３が第１間隙８２の幅Ｌ１より大きくなるように、ブレードを選択する。これは、金属材料屑９０の幅が第１間隙８２の幅Ｌ１とほぼ同じであるため、金属材料屑９０を切断しやすくするためである。
【0051】
第２間隙８４の形成に用いられる等方性エッチングの時間は、第１間隙８２の形成に用いられる等方性エッチングの時間より長いことが好ましい。これにより、第２間隙８４の幅Ｌ２を第１間隙８２の幅Ｌ１より大きくすることが可能となるためである。
【0052】
上記のように製造された半導体装置１００の側面は、第１側面部１２と、第１側面部１２の上に設けられた第２側面部１４と、第２側面部１４の上に設けられた第３側面部１６と、を有し、第３側面部１６は第２側面部１４よりも下面２に平行な面内において突き出ており、第１側面部１２は第３側面部１６よりも下面２に平行な面内において突き出ている。
【0053】
実施形態の半導体装置によれば、信頼性の高い半導体装置の提供が可能となる。
【0054】
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0055】
２ ：下面
３ ：上面
４ ：下面電極（電極）
６ ：金属部
８ ：基板
１０ ：側面
１２ ：第１側面部
１４ ：第２側面部
１５ ：第２スキャロップ（スキャロップ）
１６ ：第３側面部
１７ ：破砕層
１８ ：スキャロップ
６０ ：半導体基板
７２ ：第１部分
７４ ：第２部分
７６ ：第３部分
８０ ：上面電極（電極）
８２ ：第１間隙
８４ ：第２間隙
８６ ：第３間隙
１００ ：半導体装置
Ｂ ：ブレード
Ｌ１ ：第１幅
Ｌ２ ：第２幅
Ｌ３ ：第３幅
３ ：上面
４ ：下面電極（電極）
６ ：金属部
８ ：基板
１０ ：側面
１２ ：第１側面部
１４ ：第２側面部
１５ ：第２スキャロップ（スキャロップ）
１６ ：第３側面部
１７ ：破砕層
１８ ：スキャロップ
６０ ：半導体基板
７２ ：第１部分
７４ ：第２部分
７６ ：第３部分
８０ ：上面電極（電極）
８２ ：第１間隙
８４ ：第２間隙
８６ ：第３間隙
１００ ：半導体装置
Ｂ ：ブレード
Ｌ１ ：第１幅
Ｌ２ ：第２幅
Ｌ３ ：第３幅
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
