特許7400053IP Force 特許公報全文掲載

ホーム > 特許ランキング > 東芝メモリ株式会社 > 特許7400053

技術分野

不揮発性メモリを制御する技術

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかし、同時に利用可能な書き込み先ブロックの数が増えると、個々の書き込み先ブロックに書き込むべきライトデータを一時的に格納するために必要なライトバッファの数も増やすことが必要となる。通常、ストレージデバイス内のランダムアクセスメモリの容量は限られているので、ストレージデバイスにとっては、十分な数のライトバッファを用意することは困難な場合がある。このため、実際上、同時に利用可能な書き込み先ブロックの数は制限される結果となる。

課題を解決するための手段[発明の詳細な説明]から抜粋

実施形態によれば、ホストに接続可能なメモリシステムは、各々が消去動作の単位である複数のブロックを含む不揮発性メモリと、前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラとを具備する。前記コントローラは、第１のデータが格納されている前記ホストのメモリ上のライトバッファ内の位置を示す記憶位置情報を含むライト要求を前記ホストから受信し、前記第１のデータを・・・　続きを知財ポータルサイト IP Force にログインして見る

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 ホストとメモリシステム（フラッシュストレージデバイス）との関係を示すブロック図。
【図2】 フラッシュストレージデバイスの構成例を示すブロック図。
【図3】 フラッシュストレージデバイスにおいて使用される複数のチャンネルと複数のＮＡＮＤ型フラッシュメモリチップとの関係を示すブロック図。
【図4】 フラッシュストレージデバイスにおいて使用される、あるスーパーブロックの構成例を示す図。
【図5】 複数のエンドユーザに対応する複数の書き込み先ブロックと複数のライトバッファ領域との関係を示す図。
【図6】 フラッシュストレージデバイスとホスト側ＵＷＢとの関係とホストとフラッシュストレージデバイスとによって実行されるデータ書き込み処理を説明するためのブロック図。
【図7】 複数の書き込み先ブロックと複数のライトバッファ領域（ＵＷＢ領域）との関係の例を示す図。
【図8】 フラッシュストレージデバイスとホスト側ＵＷＢとの関係とホストとフラッシュストレージデバイスとによって実行されるデータ読み出し処理を説明するためのブロック図。
【図9】 フォギー・ファイン書き込みをサポートするフラッシュストレージデバイスとホスト側ＵＷＢとの関係とホストとフラッシュストレージデバイスとによって実行されるデータ書き込み処理を説明するためのブロック図。
【図10】 フォギー・ファイン書き込みをサポートするフラッシュストレージデバイスとホスト側ＵＷＢとの関係とホストとフラッシュストレージデバイスとによって実行されるデータ読み出し処理を説明するためのブロック図。
【図11】 ホストとフラッシュストレージデバイスとによって実行されるデータ書き込み処理の手順を示すシーケンス図。
【図12】 フラッシュストレージデバイスによって実行される通知処理の手順を示すフローチャート。
【図13】 転送要求の受信に応じて実行されるホスト側処理の手順を示すフローチャート。
【図14】 リード要求の受信に応じてフラッシュストレージデバイスによって実行されるデータ読み出し動作の手順を示すフローチャート。
【図15】 データ読み出しのためのホスト側処理の手順を示すフローチャート。
【図16】 ストリーム書き込みをサポートするフラッシュストレージデバイスとホスト側ＵＷＢとの関係とホストとフラッシュストレージデバイスとによって実行されるデータ書き込み処理を説明するためのブロック図。
【図17】 複数のストリームＩＤとこれらストリームＩＤに関連付けられた複数の書き込み先ブロックとの関係を示す図。
【図18】 ストリーム書き込みをサポートするフラッシュストレージデバイスとホスト側ＵＷＢとの関係とホストとフラッシュストレージデバイスとによって実行されるデータ読み出し処理を説明するためのブロック図。
【図19】 フォギー・ファイン書き込みをサポートするフラッシュストレージデバイスとホストとによって実行されるデータ書き込み処理の手順を示すシーケンス図。
【図20】 ホストの構成例を示すブロック図。
【図21】 ホスト内のプロセッサ（ＣＰＵ）によって実行されるデータ書き込み処理の手順を示すフローチャート。
【図22】 ホスト内のプロセッサによって実行されるデータ読み出し処理の手順を示すフローチャート。
【図23】 ホスト内のプロセッサによって実行されるデータ読み出し処理の別の手順を示すフローチャート。
【図24】 ホスト内のプロセッサによって実行されるＵＷＢ領域解放処理の手順を示すフローチャート。

代表図 図1本件の代表的な図

２…ホスト、２Ａ…ライトバッファ、３…フラッシュストレージデバイス、４…コントローラ、５…ＮＡＮＤ型フラッシュメモリ、２１…ブロック識別子／バッファアドレス受信部、２２…転送要求送信部、２３…通知部。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.