ホーム > 特許ランキング > ＢＹＴＥＤＡＮＣＥ ＩＮＣ．
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-08
(45)【発行日】2023-12-18
(54)【発明の名称】サブピクチャとタイル行シグナリングとの間のインタラクション
(51)【国際特許分類】
H04N 19/70 20140101AFI20231211BHJP
【ＦＩ】
H04N19/70
【請求項の数】
10
(21)【出願番号】P 2022550703
(86)(22)【出願日】2021-02-23
(65)【公表番号】
(43)【公表日】2023-04-11
(86)【国際出願番号】 US2021019235
(87)【国際公開番号】W WO2021173552
(87)【国際公開日】2021-09-02
【審査請求日】2022-08-29
(31)【優先権主張番号】62/980,963
(32)【優先日】2020-02-24
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】520477474
【氏名又は名称】バイトダンス インコーポレイテッド
【氏名又は名称原語表記】ＢＹＴＥＤＡＮＣＥ ＩＮＣ．
【住所又は居所原語表記】１２６５５ Ｗｅｓｔ Ｊｅｆｆｅｒｓｏｎ Ｂｏｕｌｅｖａｒｄ， Ｓｉｘｔｈ Ｆｌｏｏｒ， Ｓｕｉｔｅ Ｎｏ． １３７ Ｌｏｓ Ａｎｇｅｌｅｓ， Ｃａｌｉｆｏｒｎｉａ ９００６６ Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】ワン，イェ－クイ
(72)【発明者】
【氏名】ザン，リー
(72)【発明者】
【氏名】ザン，カイ
【審査官】岩井 健二
(56)【参考文献】
【文献】Benjamin Bross, Jianle Chen, Shan Liu, and Ye-Kui Wang，Versatile Video Coding (Draft 8)，Joint Video Experts Team (JVET) of ITU-T SG 16 WP 3 and ISO/IEC JTC 1/SC 29/WG 11，JVET-Q2001 (version 13)，17th Meeting: Brussels, BE，2020年02月09日，pp.21-23,28-31,475-478
【文献】Li Zhang, Zhipin Deng, Kai Zhang, and Ye-Kui Wang，AHG12: A cleanup on uniform tile and rectangular slice partitioning，Joint Video Experts Team (JVET) of ITU-T SG 16 WP 3 and ISO/IEC JTC 1/SC 29/WG 11，JVET-R0062-v1，18th Meeting: by teleconference，2020年04月，pp.1-6
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ １９／００ － １９／９８
(57)【特許請求の範囲】
【請求項1】
ビデオ処理の方法であって、規則に従って、ビデオのビデオピクチャのサブピクチャの高さが前記ビデオピクチャのタイル行の高さよりも低いかどうかに関する決定を行うステップと、
前記決定を用いて、前記ビデオと該ビデオのビットストリームとの間の変換を実行するステップと
を含み、
前記ビデオピクチャの各サブピクチャが１つのスライスしか含まない場合に、前記ビデオピクチャのピクチャレベルスライスインデックスｉを有する各スライスについて、当該スライス内のｊ番目のコーディングツリーブロック（ＣＴＢ）のピクチャラスタスキャンＣＴＢアドレスを指定するCtbAddrInSlice[i][j]の値は、前記ｊ番目のＣＴＢの前記ピクチャラスタスキャンＣＴＢアドレスから導出され、前記ｊ番目のＣＴＢの前記ピクチャラスタスキャンＣＴＢアドレスから前記CtbAddrInSlice[i][j]の値を導出する順序は、前記サブピクチャの高さが前記タイル行の高さよりも低いかどうかに基づき、
ｉは、０以上でありかつ前記ビデオピクチャ内のスライスの数から１をマイナスした数以下である範囲内にあり、ｊは、０以上でありかつスライス内のＣＴＵの数から１をマイナスした数以下である範囲内にあり、
前記規則は、前記サブピクチャの上部に位置しているＣＴＵの第１組と前記サブピクチャの下部に位置しているＣＴＵの第２組との間の距離が前記ビデオピクチャのタイルの第２高さよりも短い場合に、前記サブピクチャの高さが１タイル行よりも低いことを定め、前記タイルの前記第２高さは、前記タイルのＣＴＵの数に基づく、
方法。
【請求項2】
前記ビデオピクチャの各サブピクチャが１つのスライスしか含まず、前記サブピクチャの前記高さが１タイル行よりも低い場合に、前記CtbAddrInSlice[i][j]の値は、前記サブピクチャのＣＴＢラスタスキャンにおける前記ｊ番目のＣＴＢの前記ピクチャラスタスキャンＣＴＢアドレスから導出される、
請求項１に記載の方法。
【請求項3】
前記ビデオピクチャの各サブピクチャが１つのスライスしか含まず、前記サブピクチャの前記高さが１タイル行よりも高いか又はそれに等しい場合に、前記CtbAddrInSlice[i][j]の値は、前記サブピクチャ内のＣＴＢの順序における前記ｊ番目のＣＴＢの前記ピクチャラスタスキャンＣＴＢアドレスから導出される、
請求項１に記載の方法。
【請求項4】
前記サブピクチャ内の前記ＣＴＢの順序は、第１タイルインデックスを有する第１タイル内の第１ＣＴＢが第２タイルインデックスを有する第２タイル内の第２ＣＴＢの前に位置するようなものであり、前記第１タイルインデックスの値は、前記第２タイルインデックスの値よりも小さい、
請求項３に記載の方法。
【請求項5】
前記サブピクチャ内の１つのタイル内での前記ＣＴＢの順序は、当該１つのタイル内の前記ＣＴＢのラスタスキャンで順序付けられる、請求項３又は４に記載の方法。
【請求項6】
前記変換を実行するステップは、前記ビデオを前記ビットストリームに符号化することを有する、請求項１乃至５のうちいずれか一項に記載の方法。
【請求項7】
前記変換を実行するステップは、前記ビットストリームから前記ビデオを復号することを有する、請求項１乃至５のうちいずれか一項に記載の方法。
【請求項8】
ビデオデータを処理する装置であって、プロセッサと、命令を有する非一時的なメモリとを有し、
前記命令は、前記プロセッサによって実行されると、前記プロセッサに、
規則に従って、ビデオのビデオピクチャのサブピクチャの高さが前記ビデオピクチャのタイル行の高さよりも低いかどうかに関する決定を行うステップと、
前記決定を用いて、前記ビデオと該ビデオのビットストリームとの間の変換を実行するステップと
を実行させ、
前記ビデオピクチャの各サブピクチャが１つのスライスしか含まない場合に、前記ビデオピクチャのピクチャレベルスライスインデックスｉを有する各スライスについて、当該スライス内のｊ番目のコーディングツリーブロック（ＣＴＢ）のピクチャラスタスキャンＣＴＢアドレスを指定するCtbAddrInSlice[i][j]の値は、前記ｊ番目のＣＴＢの前記ピクチャラスタスキャンＣＴＢアドレスから導出され、前記ｊ番目のＣＴＢの前記ピクチャラスタスキャンＣＴＢアドレスから前記CtbAddrInSlice[i][j]の値を導出する順序は、前記サブピクチャの高さが前記タイル行の高さよりも低いかどうかに基づき、
ｉは、０以上でありかつ前記ビデオピクチャ内のスライスの数から１をマイナスした数以下である範囲内にあり、ｊは、０以上でありかつスライス内のＣＴＵの数から１をマイナスした数以下である範囲内にあり、
前記規則は、前記サブピクチャの上部に位置しているＣＴＵの第１組と前記サブピクチャの下部に位置しているＣＴＵの第２組との間の距離が前記ビデオピクチャのタイルの第２高さよりも短い場合に、前記サブピクチャの高さが１タイル行よりも低いことを定め、前記タイルの前記第２高さは、前記タイルのＣＴＵの数に基づく、
装置。
【請求項9】
プロセッサに、規則に従って、ビデオのビデオピクチャのサブピクチャの高さが前記ビデオピクチャのタイル行の高さよりも低いかどうかに関する決定を行うステップと、
前記決定を用いて、前記ビデオと該ビデオのビットストリームとの間の変換を実行するステップと
を実行させる命令を記憶しており、
前記ビデオピクチャの各サブピクチャが１つのスライスしか含まない場合に、前記ビデオピクチャのピクチャレベルスライスインデックスｉを有する各スライスについて、当該スライス内のｊ番目のコーディングツリーブロック（ＣＴＢ）のピクチャラスタスキャンＣＴＢアドレスを指定するCtbAddrInSlice[i][j]の値は、前記ｊ番目のＣＴＢの前記ピクチャラスタスキャンＣＴＢアドレスから導出され、前記ｊ番目のＣＴＢの前記ピクチャラスタスキャンＣＴＢアドレスから前記CtbAddrInSlice[i][j]の値を導出する順序は、前記サブピクチャの高さが前記タイル行の高さよりも低いかどうかに基づき、
ｉは、０以上でありかつ前記ビデオピクチャ内のスライスの数から１をマイナスした数以下である範囲内にあり、ｊは、０以上でありかつスライス内のＣＴＵの数から１をマイナスした数以下である範囲内にあり、
前記規則は、前記サブピクチャの上部に位置しているＣＴＵの第１組と前記サブピクチャの下部に位置しているＣＴＵの第２組との間の距離が前記ビデオピクチャのタイルの第２高さよりも短い場合に、前記サブピクチャの高さが１タイル行よりも低いことを定め、前記タイルの前記第２高さは、前記タイルのＣＴＵの数に基づく、
非一時的なコンピュータ可読記憶媒体。
【請求項10】
ビデオのビットストリームを記憶する方法であって、規則に従って、前記ビデオのビデオピクチャのサブピクチャの高さが前記ビデオピクチャのタイル行の高さよりも低いかどうかに関する決定を行うステップと、
前記決定を用いて、前記ビデオの前記ビットストリームを生成するステップと、
前記ビットストリームを非一時的なコンピュータ可読記録媒体に記憶するステップと
を有し、
前記ビデオピクチャの各サブピクチャが１つのスライスしか含まない場合に、前記ビデオピクチャのピクチャレベルスライスインデックスｉを有する各スライスについて、当該スライス内のｊ番目のコーディングツリーブロック（ＣＴＢ）のピクチャラスタスキャンＣＴＢアドレスを指定するCtbAddrInSlice[i][j]の値は、前記ｊ番目のＣＴＢの前記ピクチャラスタスキャンＣＴＢアドレスから導出され、前記ｊ番目のＣＴＢの前記ピクチャラスタスキャンＣＴＢアドレスから前記CtbAddrInSlice[i][j]の値を導出する順序は、前記サブピクチャの高さが前記タイル行の高さよりも低いかどうかに基づき、
ｉは、０以上でありかつ前記ビデオピクチャ内のスライスの数から１をマイナスした数以下である範囲内にあり、ｊは、０以上でありかつスライス内のＣＴＵの数から１をマイナスした数以下である範囲内にあり、
前記規則は、前記サブピクチャの上部に位置しているＣＴＵの第１組と前記サブピクチャの下部に位置しているＣＴＵの第２組との間の距離が前記ビデオピクチャのタイルの第２高さよりも短い場合に、前記サブピクチャの高さが１タイル行よりも低いことを定め、前記タイルの前記第２高さは、前記タイルのＣＴＵの数に基づく、
方法。
【発明の詳細な説明】
【技術分野】
【0001】
［関連出願への相互参照］
本願は、２０２０年２月２４日付けで出願された米国特許仮出願第６２／９８０９６３号の優先権及びその利益を請求して２０２１年２月２３日付けで出願された国際特許出願第ＰＣＴ／ＵＳ２０２１／０１９２３５号に基づくものである。上記のすべての出願は、その全文を参照により本願に援用される。
本願は、２０２０年２月２４日付けで出願された米国特許仮出願第６２／９８０９６３号の優先権及びその利益を請求して２０２１年２月２３日付けで出願された国際特許出願第ＰＣＴ／ＵＳ２０２１／０１９２３５号に基づくものである。上記のすべての出願は、その全文を参照により本願に援用される。
【0002】
［技術分野］
本特許明細書は、イメージ及びビデオのコーディング及び復号化に関係がある。
本特許明細書は、イメージ及びビデオのコーディング及び復号化に関係がある。
【背景技術】
【0003】
デジタルビデオは、インターネット及び他のデジタル通信網で最大のバンド幅使用を占めている。ビデオを受信及び表示することができるユーザ機器の接続数が増えるにつれて、デジタルビデオ利用のためのバンド幅需要は増え続けることが予想される。
【発明の概要】
【0004】
本特許明細書は、コーディングされた表現の復号化にとって有用な制御情報を用いてビデオのコーディングされた表現を処理するビデオエンコーダ及びデコーダによって使用され得る技術を開示する。
【0005】
一例となる態様では、ビデオ処理方法が開示される。方法は、１つ以上のビデオピクチャを含むビデオと該ビデオのビットストリームとの間の変換を実行するステップを含み、各ビデオピクチャは、１つ以上のタイル列を含む１つ以上のタイルを有し、前記ビットストリームはフォーマット規則に従い、前記フォーマット規則は、タイル列インデックスがビデオピクチャのタイルの各コーティングツリーユニット（ＣＴＵ）列について導出される、ことを定める。
【0006】
他の例となる態様では、ビデオ処理方法が開示される。方法は、１つ以上のビデオピクチャを含むビデオと該ビデオのビットストリームとの間の変換を実行するステップを含み、各ビデオピクチャは、１つ以上のタイル行を含む１つ以上のタイルを有し、前記ビットストリームはフォーマット規則に従い、前記フォーマット規則は、タイル行インデックスがビデオピクチャのタイルの各コーティングツリーユニット（ＣＴＵ）行について導出される、ことを定める。
【0007】
他の例となる態様では、ビデオ処理方法が開示される。方法は、少なくとも１つのビデオピクチャを含むビデオと該ビデオのビットストリームとの間の変換を規則に従って実行するステップを含み、前記少なくとも１つのビデオピクチャは、１つ以上のスライス及び１つ以上のサブピクチャを有し、前記規則は、前記少なくとも１つのビデオピクチャ内の前記１つ以上のスライスのスライスインデックスの順序が、単一のスライスが前記少なくとも１つのビデオピクチャのサブピクチャごとに含まれるかどうかを示す前記少なくとも１つのビデオピクチャに関連したシンタックス要素に応答して示される、ことを定める。
【0008】
他の例となる態様では、ビデオ処理方法が開示される。方法は、ビデオのビデオ領域のビデオユニットと前記ビデオのビットストリームとの間の変換を実行するステップを含み、前記ビットストリームはフォーマット規則に従い、前記フォーマット規則は、前記ビットストリームにおける前記ビデオ領域の第１レベルでの第１制御情報が、前記ビットストリームにおいて前記ビデオユニットの第２レベルで第２制御情報が含まれるかどうかを制御する、ことを定め、前記第２レベルは前記第１レベルよりも小さく、前記第１制御情報及び前記第２制御情報は、ルーママッピング及びクロマスケーリング（ＬＭＣＳ）ツールが前記ビデオユニットに適用されるかどうか又はどのように適用されるかに関する情報を含み、前記ＬＭＣＳツールは、前記変換のためのルーマ再成形プロセス（ＲＰ）又はクロマ残差スケーリング（ＣＲＳ）を使用することを含む。
【0009】
他の例となる態様では、ビデオ処理方法が開示される。方法は、ビデオと該ビデオのビットストリームとの間の変換を規則に従って実行するステップを含み、前記規則は、参照されたシーケンスパラメータセット内の第１シンタックス要素によりルーママッピング及びクロマスケーリング（ＬＭＣＳ）ツールが有効にされることが示される場合に、前記ＬＭＣＳツールが有効にされることを定め、前記規則は、前記第１シンタックス要素により前記ＬＭＣＳツールが無効にされることが示される場合に、前記ＬＭＣＳツールが使用されないことを定め、前記規則は、前記ビットストリーム内の第２シンタックス要素により前記ＬＭＣＳツールが前記ビデオのピクチャヘッダレベルで有効にされることが示される場合に、ビデオピクチャのピクチャヘッダに関連した全てのスライスについて前記ＬＭＣＳツールが有効にされることを定め、前記規則は、前記第２シンタックス要素により前記ＬＭＣＳツールが前記ビデオのピクチャヘッダレベルで無効にされることが示される場合に、前記ピクチャヘッダに関連した全てのスライスについて前記ＬＭＣＳツールが使用されないことを定め、前記規則は、前記ビットストリームに選択的に含まれている第３シンタックス要素により前記ＬＭＣＳツールが前記ビデオのスライスヘッダレベルで有効にされることが示される場合に、ビデオピクチャのスライスヘッダに関連した現在のスライスについて前記ＬＭＣＳツールが使用されることを定め、前記規則は、前記第３シンタックス要素により前記ＬＭＣＳツールが前記ビデオのスライスヘッダレベルで無効にされることが示される場合に、前記現在のスライスについて前記ＬＭＣＳツールが使用されないことを定める。
【0010】
他の例となる態様では、ビデオ処理方法が開示される。方法は、１つ以上のビデオピクチャを含むビデオと該ビデオのビットストリームとの間の変換を規則に従って実行するステップを含み、前記規則は、適応動きベクトル差分分解（ＡＭＶＲ）がアフィンインターモードの動きベクトルコーディングで使用されるかどうかが、前記ＡＭＶＲが有効にされるかどうかを示す参照されたシーケンスパラメータセット（ＳＰＳ）内に選択的に含まれているシンタックス要素に基づくことを定め、前記規則は、前記シンタックス要素により前記ＡＭＶＲが無効にされることが示される場合に、前記ＡＭＶＲが前記アフィンインターモードの前記動きベクトルコーディングで使用されないことを定め、前記規則は、前記シンタックス要素が前記ＳＰＳに含まれていない場合に、前記ＡＭＶＲが前記アフィンインターモードの前記動きベクトルコーディングで使用されないと推測されることを定める。
【0011】
他の例となる態様では、ビデオ処理方法が開示される。方法は、ビデオピクチャを含むビデオと該ビデオのビットストリームとの間の変換を規則に従って実行するステップを含み、前記ビデオピクチャはサブピクチャ、タイル及びスライスを含み、前記規則は、前記タイルからパーティション化される前記スライスを前記サブピクチャが含むことにより、前記変換が、前記ビデオピクチャのタイルの数を用いて前記サブピクチャの高さをカウントしないようにすることによって実行される、ことを定める。
【0012】
他の例となる態様では、ビデオ処理方法が開示される。方法は、ビデオピクチャを含むビデオと該ビデオのビットストリームとの間の変換を実行するステップを含み、前記ビットストリームは、前記ビデオピクチャのコーディングツリーユニット（ＣＴＵ）の数に基づきカウントされる前記ビデオピクチャのサブピクチャの高さを示す。
【0013】
他の例となる態様では、ビデオ処理方法が開示される。方法は、規則に従って、ビデオのビデオピクチャのサブピクチャの高さが前記ビデオピクチャのタイル行の高さよりも低いかどうかに関する決定を行うステップと、前記決定を用いて、前記ビデオと該ビデオのビットストリームとの間の変換を実行するステップとを含む。
【0014】
他の例となる態様では、ビデオ処理方法が開示される。方法は、１つ以上のビデオピクチャを含み、各ビデオピクチャが１つ以上のタイルを含むビデオと、該ビデオのコーディングされた表現との間の変換を実行するステップを含み、前記コーディングされた表現はフォーマット規則に従い、前記フォーマット規則は、前記コーディングされた表現においてシグナリングされる第１情報と、前記コーディングされた表現から導出される第２情報とを指定し、少なくとも前記第１情報又は前記第２情報は、前記１つ以上のタイルの行インデックス又は列インデックスに関係がある。
【0015】
他の例となる態様では、ビデオ処理方法が開示される。方法は、ビデオのビデオ領域のビデオユニットと前記ビデオのコーディングされた表現との間の変換を実行するステップを含み、前記コーディングされた表現はフォーマット規則に従い、前記フォーマット規則は、前記ビデオ領域での第１制御情報により、第２制御情報が前記ビデオユニットのレベルで含まれるかどうかが制御される、ことを定め、前記第１制御情報及び／又は前記第２制御情報は、前記変換に使用される再成形プロセス又はクロマ残差スケーリング（ＣＲＳ）又はルーママッピング及びクロマスケーリング（ＬＭＣＳ）に関する情報を含む。
【0016】
更なる他の例となる態様では、ビデオエンコーダ装置が開示される。ビデオエンコーダは、上記の方法を実装するよう構成されたプロセッサを有する。
【0017】
更なる他の例となる態様では、ビデオデコーダ装置が開示される。ビデオデコーダ装置は、上記の方法を実装するよう構成されたプロセッサを有する。
【0018】
更なる他の例となる態様では、コードが記憶されているコンピュータ可読媒体が開示される。コードは、プロセッサ実行可能コードの形で、本明細書で記載される方法の１つを具現化する。
【0019】
これらの及び他の特徴は、本明細書の全体にわたって記載される。
【図面の簡単な説明】
【0020】
【図1】ピクチャが１２個のタイルと３つのラスタスキャンスライスとに分割されるパーティションのラスタスキャンスライスパーティショニングの例を示す。
【図2】ピクチャが２４個のタイル（６つのタイル列及び４つのタイル行）と９個の長方形スライスとに分割されるピクチャの長方形スライスパーティショニングの例を示す。
【図3】ピクチャが４つのタイル（２つのタイル列及び２つのタイル行）と４つの長方形スライスとに分割される、タイル及び長方形スライスにパーティション化されたピクチャの例を示す。
【図4】１５個のタイルと、２４個のスライスと、２４個のサブピクチャとパーティション化されるピクチャを示す。
【図5】例となるビデオ処理システムのブロック図である。
【図6】ビデオ処理装置のブロック図である。
【図7】ビデオ処理の方法の例についてのフローチャートである。
【図8】本開示のいくつかの実施形態に係るビデオコーディングシステムを表すブロック図である。
【図9】本開示のいくつかの実施形態に係るエンコーダを表すブロック図である。
【図10】本開示のいくつかの実施形態に係るデコーダを表すブロック図である。
【図11】ビデオ処理の方法の例についてのフローチャートである。
【図12】ビデオ処理の方法の例についてのフローチャートである。
【図13】ビデオ処理の方法の例についてのフローチャートである。
【図14】ビデオ処理の方法の例についてのフローチャートである。
【図15】ビデオ処理の方法の例についてのフローチャートである。
【図16】ビデオ処理の方法の例についてのフローチャートである。
【図17】ビデオ処理の方法の例についてのフローチャートである。
【図18】ビデオ処理の方法の例についてのフローチャートである。
【図19】ビデオ処理の方法の例についてのフローチャートである。
【発明を実施するための形態】
【0021】
セクション見出しは、理解を簡単にするために本明細書で使用されているのであって、各セクションで開示されている技術及び実施形態の適用可能性をそのセクションにのみ制限するものではない。更に、Ｈ．２６６という用語は、開示されている技術の範囲を限定するためではなく、理解を容易にするためにのみ、いくつかの記載で使用されている。そのようなものとして、本明細書で記載される技術は、他のビデオコーデックプロトコル及び設計にも適用可能である。本明細書中、編集変更は、ＶＶＣ仕様の現在のドラフトに関して、二重括弧の間にあるキャンセルされたテキストを示す開閉二重括弧（[[]]など）と、追加されたテキストを示す太字の斜体テキストとによって、テキストに表示される。
【0022】
［１．概要］
本明細書は、ビデオコーディング技術に関係がある。具体的に、それは、サブピクチャ、ＬＭＣＳ、及びＡＭＶＲのサポートに関する。サブピクチャに関する態様は、１つのサブピクチャに含まれているタイル行及びタイル列の数の導出とともに、各サブピクチャが１つのスライスか含まない場合にスライスに含まれているＣＴＵのラスタスキャンＣＴＵアドレスのリストの導出を含む。ＬＭＣＳに関する態様は、異なるレベルでのＬＭＣＳの有効化のシグナリングに関する。ＡＭＶＲに関する態様は、sps_affine_amvr_enabled_flagのセマンティクスに関する。アイデアは、個別的に又は様々な組み合わせで、シングルレイヤ及び／又はマルチレイヤビデオコーディング、例えば、開発中のＶＶＣ（Versatile Video Coding）をサポートするあらゆるビデオコーディング標準又は非標準ビデオコーデックにも適用されてよい。
本明細書は、ビデオコーディング技術に関係がある。具体的に、それは、サブピクチャ、ＬＭＣＳ、及びＡＭＶＲのサポートに関する。サブピクチャに関する態様は、１つのサブピクチャに含まれているタイル行及びタイル列の数の導出とともに、各サブピクチャが１つのスライスか含まない場合にスライスに含まれているＣＴＵのラスタスキャンＣＴＵアドレスのリストの導出を含む。ＬＭＣＳに関する態様は、異なるレベルでのＬＭＣＳの有効化のシグナリングに関する。ＡＭＶＲに関する態様は、sps_affine_amvr_enabled_flagのセマンティクスに関する。アイデアは、個別的に又は様々な組み合わせで、シングルレイヤ及び／又はマルチレイヤビデオコーディング、例えば、開発中のＶＶＣ（Versatile Video Coding）をサポートするあらゆるビデオコーディング標準又は非標準ビデオコーデックにも適用されてよい。
【0023】
［２．頭字語］
ＡＬＦ Adaptive Loop Filter
ＡＭＶＲ Adaptive Motion Vector difference Resolution
ＡＰＳ Adaptation Parameter Set
ＡＵ Access Unit
ＡＵＤ Access Unit Delimiter
ＡＶＣ Advanced Video Coding
ＣＬＶＳ Coded Layer Video Sequence
ＣＰＢ Coded Picture Buffer
ＣＲＡ Clean Random Access
ＣＴＵ Coding Tree Unit
ＣＶＳ Coded Video Sequence
ＤＰＢ Decoded Picture Buffer
ＤＰＳ Decoding Parameter Set
ＥＯＢ End Of Bitstream
ＥＯＳ End Of Sequence
ＧＤＲ Gradual Decoding Refresh
ＨＥＶＣ High Efficiency Video Coding
ＨＲＤ Hypothetical Reference Decoder
ＩＤＲ Instantaneous Decoding Refresh
ＪＥＭ Joint Exploration Model
ＬＭＣＳ Luma Mapping with Chroma Scaling
ＭＣＴＳ Motion-Constrained Tile Sets
ＮＡＬ Network Abstraction Layer
ＯＬＳ Output Layer Set
ＰＨ Picture Header
ＰＰＳ Picture Parameter Set
ＰＴＬ Profile, Tier and Level
ＰＵ Picture Unit
ＲＢＳＰ Raw Byte Sequence Payload
ＳＥＩ Supplemental Enhancement Information
ＳＰＳ Sequence Parameter Set
ＳＶＣ Scalable Video Coding
ＶＣＬ Video Coding Layer
ＶＰＳ Video Parameter Set
ＶＴＭ VVC Test Model
ＶＵＩ Video Usability Information
ＶＶＣ Versatile Video Coding
ＡＬＦ Adaptive Loop Filter
ＡＭＶＲ Adaptive Motion Vector difference Resolution
ＡＰＳ Adaptation Parameter Set
ＡＵ Access Unit
ＡＵＤ Access Unit Delimiter
ＡＶＣ Advanced Video Coding
ＣＬＶＳ Coded Layer Video Sequence
ＣＰＢ Coded Picture Buffer
ＣＲＡ Clean Random Access
ＣＴＵ Coding Tree Unit
ＣＶＳ Coded Video Sequence
ＤＰＢ Decoded Picture Buffer
ＤＰＳ Decoding Parameter Set
ＥＯＢ End Of Bitstream
ＥＯＳ End Of Sequence
ＧＤＲ Gradual Decoding Refresh
ＨＥＶＣ High Efficiency Video Coding
ＨＲＤ Hypothetical Reference Decoder
ＩＤＲ Instantaneous Decoding Refresh
ＪＥＭ Joint Exploration Model
ＬＭＣＳ Luma Mapping with Chroma Scaling
ＭＣＴＳ Motion-Constrained Tile Sets
ＮＡＬ Network Abstraction Layer
ＯＬＳ Output Layer Set
ＰＨ Picture Header
ＰＰＳ Picture Parameter Set
ＰＴＬ Profile, Tier and Level
ＰＵ Picture Unit
ＲＢＳＰ Raw Byte Sequence Payload
ＳＥＩ Supplemental Enhancement Information
ＳＰＳ Sequence Parameter Set
ＳＶＣ Scalable Video Coding
ＶＣＬ Video Coding Layer
ＶＰＳ Video Parameter Set
ＶＴＭ VVC Test Model
ＶＵＩ Video Usability Information
ＶＶＣ Versatile Video Coding
【0024】
［３．最初の議論］
ビデオコーディング標準規格は、よく知られているＩＴＵ－Ｔ及びＩＳＯ／ＩＥＣ標準規格の開発を通じて主に発展してきた。ＩＴＵ－ＴはＨ．２６１及びＨ．２６３を作り出し、ＩＳＯ／ＩＥＣはＭＰＥＧ－１及びＭＰＥＧ－４ Ｖｉｓｕａｌを作り出し、２つの組織は共同でＨ．２６２／ＭＰＥＧ－２ Ｖｉｄｅｏ及びＨ２６４／ＭＰＥＧ－４ ＡＶＣ（Advanced Video Coding）及びＨ．２６５／ＨＥＶＣ標準規格を作り出した。Ｈ．２６２以降、ビデオコーディング標準規格は、時間予測に変換コーディングをプラスしたものが利用されるハイブリッド型ビデオコーディング構造に基づいている。ＨＥＶＣを超える将来のビデオコーディング技術を探求するために、ＪＶＥＴ（Joint Video Exploration Team）がＶＣＥＧ及びＭＰＥＧによって共同で設立された。それ以降、多くの新しい方法がＪＶＥＴによって採用され、ＪＥＭ（Joint Exploration Model）と名付けられた参照ソフトウェアに置かれてきた。ＪＶＥＴ会議は、四半期ごとに１度同時に開催され、新しいコーディング標準規格では、ＨＥＶＣと比較してビットレートを５０％削減することを目標としている。新しいビデオコーディング標準規格は、２０１８年４月のＪＶＥＴ会議でＶＶＣ（Versatile Video Coding）と公式に命名され、ＶＶＣテストモデル（VVC Test Model，ＶＴＭ）の最初のバージョンがその時にリリースされた。ＶＶＣ標準化に寄与する継続的な取り組みがあるため、毎回のＪＶＥＴ会議で新しいコーディング手法がＶＶＣ標準に採用されている。その後、ＶＶＣワーキングドラフト及びテストモデルＶＴＭは、毎回の会議の後で更新されている。ＶＶＣプロジェクトは現在、２０２０年７月の会議で技術的完了（ＦＤＩＳ）を目指している。
ビデオコーディング標準規格は、よく知られているＩＴＵ－Ｔ及びＩＳＯ／ＩＥＣ標準規格の開発を通じて主に発展してきた。ＩＴＵ－ＴはＨ．２６１及びＨ．２６３を作り出し、ＩＳＯ／ＩＥＣはＭＰＥＧ－１及びＭＰＥＧ－４ Ｖｉｓｕａｌを作り出し、２つの組織は共同でＨ．２６２／ＭＰＥＧ－２ Ｖｉｄｅｏ及びＨ２６４／ＭＰＥＧ－４ ＡＶＣ（Advanced Video Coding）及びＨ．２６５／ＨＥＶＣ標準規格を作り出した。Ｈ．２６２以降、ビデオコーディング標準規格は、時間予測に変換コーディングをプラスしたものが利用されるハイブリッド型ビデオコーディング構造に基づいている。ＨＥＶＣを超える将来のビデオコーディング技術を探求するために、ＪＶＥＴ（Joint Video Exploration Team）がＶＣＥＧ及びＭＰＥＧによって共同で設立された。それ以降、多くの新しい方法がＪＶＥＴによって採用され、ＪＥＭ（Joint Exploration Model）と名付けられた参照ソフトウェアに置かれてきた。ＪＶＥＴ会議は、四半期ごとに１度同時に開催され、新しいコーディング標準規格では、ＨＥＶＣと比較してビットレートを５０％削減することを目標としている。新しいビデオコーディング標準規格は、２０１８年４月のＪＶＥＴ会議でＶＶＣ（Versatile Video Coding）と公式に命名され、ＶＶＣテストモデル（VVC Test Model，ＶＴＭ）の最初のバージョンがその時にリリースされた。ＶＶＣ標準化に寄与する継続的な取り組みがあるため、毎回のＪＶＥＴ会議で新しいコーディング手法がＶＶＣ標準に採用されている。その後、ＶＶＣワーキングドラフト及びテストモデルＶＴＭは、毎回の会議の後で更新されている。ＶＶＣプロジェクトは現在、２０２０年７月の会議で技術的完了（ＦＤＩＳ）を目指している。
【0025】
［３．１．ＨＥＶＣでのピクチャパーティション化手法］
ＨＥＶＣは、最大転送ユニット（Maximum Transfer Unit，ＭＴＵ）サイズマッチング、並列処理、及び削減されたエンド間遅延に適用され得る４つの異なるピクチャパーティション化手法、つまり、レギュラースライス（regular slices）、依存性スライス（dependent slices）、タイル、及び波面並列処理（Wavefront Parallel Processing，ＷＰＰ）を含む。
ＨＥＶＣは、最大転送ユニット（Maximum Transfer Unit，ＭＴＵ）サイズマッチング、並列処理、及び削減されたエンド間遅延に適用され得る４つの異なるピクチャパーティション化手法、つまり、レギュラースライス（regular slices）、依存性スライス（dependent slices）、タイル、及び波面並列処理（Wavefront Parallel Processing，ＷＰＰ）を含む。
【0026】
レギュラースライスは、Ｈ．２６４／ＡＶＣと同様である。各レギュラースライスは、それ自身のＮＡＬユニットにカプセル化され、ピクチャ内予測（イントラサンプル予測、動き情報予測、コーディングモード予測）及びスライス境界にわたるエントロピコーディング依存性は、無効にされる。よって、レギュラースライスは、（ループフィルタリング動作による相互依存性が依然として存在する可能性があるとはいえ）同じピクチャ内の他のレギュラースライスから独立して再構成され得る。
【0027】
レギュラースライスは、Ｈ．２６４／ＡＶＣにおいても事実上同じ形式で利用可能である並列化に使用され得る唯一のツールである。レギュラースライスに基づいた並列化は、プロセッサ間又はコア間の通信をそれほど必要としない（予測的にコーディングされたピクチャを復号化するときの動き補償のためのプロセッサ間又はコア間データ共有を除く。これは、通常、ピクチャ内予測によるプロセッサ間又はコア間データ共有よりもはるかに重い。）。しかし、同じ理由により、レギュラースライスの使用は、スライスヘッダのビットコストにより、かつ、スライス境界にわたる予測の欠如により、コーディングオーバーヘッドを大きくする可能性がある。更に、レギュラースライスは（後述される他のツールとは対照的に）、レギュラースライスのピクチャ内の独立性と、各レギュラースライスがそれ自身のＮＡＬユニットにカプセル化されることとにより、ＭＴＵサイズ要件に一致するビットストリームパーティション化のための重要なメカニズムとしても機能する。多くの場合に、並列化の目標と、ＭＴＵサイズマッチングの目標とは、ピクチャ内のスライスレイアウトに対して矛盾する要求を突きつける。この解決法の実現は、後述される並列化ツールの開発につながった。
【0028】
依存性スライスは、短いスライスヘッダを有し、いずれのピクチャ内予測も損なわずにツリーブロック境界でのビットストリームのパーティション化を可能にする。基本的に、依存性スライスは、レギュラースライス全体の符号化が終了する前にレギュラースライスの一部が送出されることを可能にすることによって、削減されたエンド間遅延をもたらすように、複数のＮＡＬユニットへのレギュラースライスのフラグメンテーションを提供する。
【0029】
ＷＰＰでは、ピクチャは、コーディングツリーブロック（ＣＴＢ）の単一行にパーティション化される。エントロピ復号化及び予測は、他のパーティション内のＣＴＢからのデータを使用することを許される。並列処理は、ＣＴＢ行の並列復号化を通じて可能であり、ＣＴＢ行の復号化の開始は、対象ＣＴＢが復号化される前に対象ＣＴＢの右上にあるＣＴＢに関するデータが利用可能であることを確かにするために、ＣＴＢ２つ分だけ遅延される。このスタッガードスタート（グラフィカルで表現される場合に波面のように見える。）を用いると、並列化は、ピクチャにＣＴＢ行が含まれているのと同じ数のプロセッサ／コアにより可能である。ピクチャ内の隣接するツリーブロック行間のピクチャ内予測が認められているので、ピクチャ内予測を有効にするための必要なプロセッサ間／コア間通信は、かなりの量になる可能性がある。ＷＰＰパーティション化は、それが適用されない場合と比較して、追加のＮＡＬユニットの生成をもたらさないので、ＷＰＰは、ＭＴＵサイズマッチングのためのツールではない。しかし、ＭＴＵサイズマッチングが必要とされる場合には、レギュラースライスが、一定のコーディングオーバーヘッドを伴って、ＷＰＰとともに使用され得る。
【0030】
タイルは、ピクチャをタイル列及び行にパーティション化する水平及び垂直境界を定義する。タイル列は、ピクチャの上からピクチャの下まで伸びている。同様に、タイル行は、ピクチャの左からピクチャの右まで伸びている。ピクチャ内のタイルの数は、単純に、タイル列の数とタイル行の数とのかけ算として求められ得る。
【0031】
ＣＴＢのスキャン順序は、ピクチャのタイルラスタスキャンの順序における次のタイルの左上ＣＴＢを復号する前に、（タイルのＣＴＢラスタスキャンの順序において）タイル内でローカルであるよう変更される。レギュラースライスと同様に、タイルは、ピクチャ内予測の依存関係とともに、エントロピ復号化の依存関係を壊す。しかし、それらは、個々のＮＡＬユニットに含まれる必要がない（この点ではＷＰＰと同じ）ので、タイルは、ＭＴＵサイズマッチングに使用され得ない。各タイルは、１つのプロセッサ／コアによって処理することができ、隣接するタイルを復号する処理ユニット間のピクチャ内予測に必要とされるプロセッサ間／コア間通信は、スライスが１よりも多いタイルにまたがっている場合の共有スライスヘッダの伝達と、再構成されたサンプル及びメタデータのループフィルタリングに関連した共有とに制限される。１よりも多いタイル又はＷＰＰセグメントがスライスに含まれる場合に、スライス内の最初の１つ以外の各タイル又はＷＰＰセグメントのためのエントロピポイントバイトオフセットは、スライスヘッダでシグナリングされる。
【0032】
簡単のために、４つの異なるピクチャパーティション化手法の適用に対する制限は、ＨＥＶＣで定められている。所与のコーディングされたビデオシーケンスは、ＨＥＶＣで定められているプロファイルのほとんどについてタイル及び波面の両方を含むことができない。各スライス及びタイルについて、次の条件のうちの一方又は両方が満たされなければならない：１）スライス内の全てのコーディングされたツリーブロックは、同じタイルに属する；２）タイル内の全てのコーディングされたツリーブロックは、同じスライス内に属する。最後に、波面セグメントは、厳密に１つのＣＴＢ行を含み、ＷＰＰが使用される場合に、スライスがＣＴＢ行内で始まるならば、それは同じＣＴＢ行で終わるべきである。
【0033】
ＨＥＶＣに対する最終の修正は、http://phenix.int-evry.fr/jct/doc_end_user/documents/29_Macau/wg11/JCTVC-AC1005-v2.zipから入手することができるＪＣＴ－ＶＣ出力文書JCTVC-AC1005，J. Boyce, A. Ramasubramonian, R. Skupin, G. J. Sullivan, A. Tourapis, Y.-K. Wang (editors)，"HEVC Additional Supplemental Enhancement Information (Draft 4)"，２０１７年１０月２４日で規定されている。この修正が含まれることで、ＨＥＶＣは、３つのＭＣＴＳ関連ＳＥＩメッセージ、つまり、時間ＭＣＴＳ ＳＥＩメッセージ、ＭＣＴＳ抽出情報セットＳＥＩメッセージ、及びＭＣＴＳ抽出情報ネスティングＳＥＩメッセージを規定する。
【0034】
時間ＭＣＴＳ ＳＥＩメッセージは、ビットストリーム内のＭＣＴＳの存在を示し、ＭＣＴＳをシグナリングする。各ＭＣＴＳについて、動きベクトルは、ＭＣＴＳ内の完全サンプル位置を及び補間のためにＭＣＴＳ内の完全サンプル位置のみを必要とする分数サンプル位置を指し示すよう制限され、ＭＣＴＳの外にあるブロックから導出される時間動きベクトル予測（temporal motion vector prediction）のための動きベクトル候補の利用は、許可されない。このようにして、各ＭＣＴＳは、ＭＣＴＳに含まれないタイルの存在なしで独立して復号され得る。
【0035】
ＭＣＴＳ抽出情報セットＳＥＩメッセージは、ＭＣＴＳセットのための適合（conforming）ビットストリームを生成するためにＭＣＴＳサブビットストリーム（ＳＥＩメッセージのセマンティクスの部分として指定される）で使用され得る補足情報を提供する。情報は、複数の抽出情報セットから成り、各抽出情報セットは、複数のＭＣＴＳセットを定義し、ＭＣＴＳサブビットストリーム抽出プロセスの間に使用される置換ＶＰＳ、ＳＰＳ、及びＰＰＳのＲＢＳＰバイトを含む。ＭＣＴＳサブビットストリーム抽出プロセスに従ってサブビットストリームを抽出する場合に、パラメータセット（ＶＰＳ、ＳＰＳ、及びＰＰＳ）は、書き換え又は置換される必要があり、スライスヘッダは、スライスアドレスに関係したシンタックス要素（first_slice_segment_in_pic_flag及びslice_segment_addressを含む）の１つ又は全部が通常は異なる値を有する必要があるので、わずかに更新される必要がある。
【0036】
［３．２．ＶＶＣでのピクチャのパーティション化］
ＶＶＣでは、ピクチャは、１つ以上のタイル行及び１つ以上のタイル列に分割される。タイルは、ピクチャの長方形領域をカバーするＣＴＵの連続である。タイル内のＣＴＵは、そのタイル内でラスタスキャン順にスキャンされる。
ＶＶＣでは、ピクチャは、１つ以上のタイル行及び１つ以上のタイル列に分割される。タイルは、ピクチャの長方形領域をカバーするＣＴＵの連続である。タイル内のＣＴＵは、そのタイル内でラスタスキャン順にスキャンされる。
【0037】
スライスは、整数個の完全なタイル、又はピクチャのタイル内の整数個の連続した完全なＣＴＵ行から成る。
【0038】
スライスの２つのモード、つまり、ラスタスキャンスライスモード及び長方形スライスモードがサポートされる。ラスタスキャンスライスモードでは、スライスは、ピクチャのタイルラスタスキャンにおける完全なタイルの連続を含む。長方形スライスモードでは、スライスは、ピクチャの長方形領域を集合的に形成する複数の完全なタイル、又はピクチャの長方形領域を集合的に形成する１つのタイルの複数の連続した完全なＣＴＵ行を含む。長方形スライス内のタイルは、そのスライスに対応する長方形領域内でタイルラスタスキャン順にスキャンされる。
【0039】
サブピクチャは、ピクチャの長方形領域を集合的にカバーする１つ以上のスライスを含む。
【0040】
図１は、ピクチャのラスタスキャンスライスパーティション化の例を示し、ピクチャは、１２個のタイル及び３つのラスタスキャンスライスに分割されている。
【0041】
図２は、ピクチャの長方形スライスパーティション化の例を示し、ピクチャは、２４個のタイル（６つのタイル列及び４つのタイル行）及び９個の長方形スライスに分割されている。
【0042】
図３は、タイル及び長方形スライスにパーティション化されたピクチャの例を示し、ピクチャは、４つのタイル（２つのタイル列及び２つのタイル行）及び４つの長方形スライスに分割されている。
【0043】
図４は、ピクチャのサブピクチャパーティション化の例を示し、ピクチャは、１８個のタイルにパーティション化されており、そのうちの１２個のタイルは、４×４ＣＴＵの１つのスライスを夫々がカバーしながら左手側にあり、そのうちの６個のタイルは、２×２ＣＴＵの２つの垂直にスタックされたスライスを夫々がカバーしながら右手側にあり、その結果、寸法が異なる２４個のスライス及び２４個のサブピクチャが得られる（各スライスはサブピクチャである）。
【0044】
［３．３．（ＪＶＥＴ－Ｑ２００１－ｖＣとしての）ＶＶＣでのＳＰＳ／ＰＰＳ／ピクチャヘッダ／スライスヘッダのシグナリング］
【表1】
【0045】
［３．４．タイル、スライス及びサブピクチャのためのＪＶＥＴ－Ｑ２００１－ｖＣでの仕様］
【表2】
【0046】
［３．５．クロマスケーリングを伴ったルーママッピング（ＬＭＣＳ）］
ＬＭＣＳは、２つの側面、つまり、ルーママッピング（ＲＰによって表される再成形プロセス）及びルーマ依存クロマ残差スケーリング（ＣＲＳ）を含む。ルーマ信号について、ＬＭＣＳモードは、元のドメインにある第１ドメインと、再成形モデルに従ってルーマサンプルを特定の値にマッピングする再成形ドメインである第２ドメインを含む2つのドメインに基づき、動作する。更に、クロマ信号については、残差スケーリングが適用され、スケーリング係数はルーマサンプルから導出される。
ＬＭＣＳは、２つの側面、つまり、ルーママッピング（ＲＰによって表される再成形プロセス）及びルーマ依存クロマ残差スケーリング（ＣＲＳ）を含む。ルーマ信号について、ＬＭＣＳモードは、元のドメインにある第１ドメインと、再成形モデルに従ってルーマサンプルを特定の値にマッピングする再成形ドメインである第２ドメインを含む2つのドメインに基づき、動作する。更に、クロマ信号については、残差スケーリングが適用され、スケーリング係数はルーマサンプルから導出される。
【0047】
ＳＰＳ、ピクチャヘッダ（ＰＨ）及びスライスヘッダ（ＳＨ）での関連するシンタックス要素及びセマンティクスは、次のように記載される：
シンタックステーブル
セマンティクス
シンタックステーブル
【表3】
【表4】
【0048】
［３．６．アフィンコーディングされたブロックのための適応動きベクトル差分分解（ＡＭＶＲ）］
アフィンＡＭＶＲ（Adaptive Motion Vector difference Resolution）は、アフィンインターコーディングされたブロックが異なる分解能で、例えば、１／４ルーマサンプル（デフォルトであり、amvr_flagは0にセットされる）、１／１６ルーマサンプル、１ルーマサンプルの精度でＭＶ差分を伝送することを可能にするコーディングツールである。
アフィンＡＭＶＲ（Adaptive Motion Vector difference Resolution）は、アフィンインターコーディングされたブロックが異なる分解能で、例えば、１／４ルーマサンプル（デフォルトであり、amvr_flagは0にセットされる）、１／１６ルーマサンプル、１ルーマサンプルの精度でＭＶ差分を伝送することを可能にするコーディングツールである。
【0049】
ＳＰＳでの関連するシンタックス要素及びセマンティクスは、次のように記載される：
シンタックステーブル
セマンティクス
シンタックステーブル
【表5】
【表6】
【表7】
【0050】
［４．開示される技術的解決法によって対処される技術的課題］
ＶＶＣでのサブピクチャ及びＬＭＣＳのための既存の設計には、次の課題がある：
１）式D.5でのリストSubpicNumTileRows[]（サブピクチャに含まれるタイル行の数を指定する）導出は、式中のCtbToTileRowBd[idx]のインデックス値idxが最大許容値よりも大きくなり得るということで、不正確である。更に、SubpicNumTileRows[]及びSubpicNumTileCols[]（サブピクチャに含まれるタイル列の数を指定する）の両方の導出は、不必要に複雑であるＣＴＵベースの演算を使用する。
２）single_slice_per_subpic_flagが１に等しい場合の式29中のアレイCtbAddrInSliceの導出は、各スライスのアレイ内のラスタスキャンＣＴＢアドレスの値がＣＴＵのラスタスキャン順序ではなくＣＴＵの復号化順にある必要があるということで、不正確である。
３）ＬＭＣＳシグナリングは非効率である。ph_lmcs_enabled_flagが１に等しいとき、ほとんどの場合に、ＬＭＣＳはピクチャの全スライスに対して有効にされることになる。しかし、現在のＶＶＣ設計では、ＬＭＣＳがピクチャの全スライスに対して有効にされる場合に、ph_lmcs_enabled_flagが１に等しいのみならず、値１を有するslice_lmcs_enabled_flagが各スライスについてシグナリングされる必要がある。
ａ．ph_lmcs_enabled_flagのセマンティクスは、ph_lmcs_enabled_flagが真である場合にスライスレベルＬＭＣＳフラグをシグナリングする動機と矛盾する。現在のＶＶＣでは、ph_lmcs_enabled_flagが真である場合に、それは、全てのスライスがＬＭＣＳを有効にすべきであることを意味する。従って、スライスヘッダでＬＭＣＳ有効化フラグを更にシグナリングする必要はない。
ｂ．更に、ピクチャヘッダによりＬＭＣＳが有効にされることが示される場合に、通常は、全てのスライスに対して、ＬＭＣＳは全て有効にされる。スライスヘッダでのＬＭＣＳの制御は、主に、コーナーの場合を処理するためである。従って、ＰＨ ＬＭＣＳフラグが真であり、ＳＨ ＬＭＣＳフラグが常にシグナリングされるならば、一般的なユーザの場合に不要なビットがシグナリングされる可能性がある。
４）ＳＰＳアフィンＡＭＶＲフラグのセマンティクスは、各アフィンインターコーディングされたＣＵについて、アフィンＡＭＶＲが有効又は無効にされ得るので、正確ではない。
ＶＶＣでのサブピクチャ及びＬＭＣＳのための既存の設計には、次の課題がある：
１）式D.5でのリストSubpicNumTileRows[]（サブピクチャに含まれるタイル行の数を指定する）導出は、式中のCtbToTileRowBd[idx]のインデックス値idxが最大許容値よりも大きくなり得るということで、不正確である。更に、SubpicNumTileRows[]及びSubpicNumTileCols[]（サブピクチャに含まれるタイル列の数を指定する）の両方の導出は、不必要に複雑であるＣＴＵベースの演算を使用する。
２）single_slice_per_subpic_flagが１に等しい場合の式29中のアレイCtbAddrInSliceの導出は、各スライスのアレイ内のラスタスキャンＣＴＢアドレスの値がＣＴＵのラスタスキャン順序ではなくＣＴＵの復号化順にある必要があるということで、不正確である。
３）ＬＭＣＳシグナリングは非効率である。ph_lmcs_enabled_flagが１に等しいとき、ほとんどの場合に、ＬＭＣＳはピクチャの全スライスに対して有効にされることになる。しかし、現在のＶＶＣ設計では、ＬＭＣＳがピクチャの全スライスに対して有効にされる場合に、ph_lmcs_enabled_flagが１に等しいのみならず、値１を有するslice_lmcs_enabled_flagが各スライスについてシグナリングされる必要がある。
ａ．ph_lmcs_enabled_flagのセマンティクスは、ph_lmcs_enabled_flagが真である場合にスライスレベルＬＭＣＳフラグをシグナリングする動機と矛盾する。現在のＶＶＣでは、ph_lmcs_enabled_flagが真である場合に、それは、全てのスライスがＬＭＣＳを有効にすべきであることを意味する。従って、スライスヘッダでＬＭＣＳ有効化フラグを更にシグナリングする必要はない。
ｂ．更に、ピクチャヘッダによりＬＭＣＳが有効にされることが示される場合に、通常は、全てのスライスに対して、ＬＭＣＳは全て有効にされる。スライスヘッダでのＬＭＣＳの制御は、主に、コーナーの場合を処理するためである。従って、ＰＨ ＬＭＣＳフラグが真であり、ＳＨ ＬＭＣＳフラグが常にシグナリングされるならば、一般的なユーザの場合に不要なビットがシグナリングされる可能性がある。
４）ＳＰＳアフィンＡＭＶＲフラグのセマンティクスは、各アフィンインターコーディングされたＣＵについて、アフィンＡＭＶＲが有効又は無効にされ得るので、正確ではない。
【0051】
［５．技術及び実施形態の例］
上記の課題、及び述べられているいくつかの他の課題を解決するために、以下で要約される方法が開示される。項目は、概要を説明するための例と見なされるべきであり、狭義に解釈されるべきではない。更に、これらの項目は、個別的に適用されても、又は任意の 方法で組み合わされてもよい。
上記の課題、及び述べられているいくつかの他の課題を解決するために、以下で要約される方法が開示される。項目は、概要を説明するための例と見なされるべきであり、狭義に解釈されるべきではない。更に、これらの項目は、個別的に適用されても、又は任意の 方法で組み合わされてもよい。
【0052】
第１及び第２の課題を解決するためのサブピクチャに関連
１．次のアプローチの１つ以上が開示される：
ａ．ピクチャの各ＣＴＵ列のタイル列インデックスが導出される。
ｂ．サブピクチャに含まれるタイル列の数の導出は、サブピクチャに含まれる最左及び／又は最右のＣＴＵのタイル列インデックスに基づく。
ｃ．ピクチャの各ＣＴＵ行のタイル行インデックスが導出される。
ｄ．サブピクチャに含まれるタイル行の数の導出は、サブピクチャに含まれる上側及び／又は下側のＣＴＵのタイル行インデックスに基づく。
ｅ．ピクチャレベルスライスインデックスという用語は、次のように定義される：single_slice_per_subpic_flagが０に等しい場合にスライスがＰＰＳでシグナリングされる順序で、又はsingle_slice_per_subpic_flagが１に等しい場合にスライスに対応するサブピクチャのサブピクチャインデックスが増加する順序で、ピクチャ内のスライスのリストに対するスライスの、rect_slice_flagが１に等しい場合に定義されるインデックス。
ｆ．一例で、サブピクチャの高さは、タイルからパーティション化されるスライスをサブピクチャが含む場合に、タイルに関してカウントされ得ない。
ｇ．一例で、サブピクチャの高さは、タイルの代わりにＣＴＵに関してカウントされてよい。
ｈ．サブピクチャの高さが１タイル行に満たないかどうかが導出される。
ｉ．一例で、サブピクチャの高さが１タイル行に満たないかどうかは、サブピクチャが１つのタイル行からのＣＴＵしか含まない場合、かつ、サブピクチャ内の上側ＣＴＵがそのタイル行の上側ＣＴＵではないか、又はサブピクチャ内の下側ＣＴＵがタイル行の下側ＣＴＵではない場合に、真であるよう導出される。
ｉｉ．各サブピクチャが１つのスライスしか含まず、サブピクチャの高さが１タイル行に満たないことが示される場合に、ピクチャのピクチャレベルスライスインデックスｉを有する各スライスについて、ｊが０以上かつスライス内のＣＴＵの数から１をマイナスしたもの以下であるとして、CtbAddrInSlice[i][j]の値は、サブピクチャのＣＴＵラスタスキャンでのｊ番目のＣＴＵのピクチャラスタスキャンＣＴＵアドレスであるよう導出される。
ｉｉｉ．一例で、サブピクチャが１タイル行に満たないかどうかは、サブピクチャ内の上側ＣＴＵとサブピクチャ内の下側ＣＴＵとの間の距離がＣＴＵに関してタイルの高さよりも短い場合に、真であるよう導出される。
ｉｖ．各サブピクチャが１つのスライスしか含まず、サブピクチャの高さが１タイル行以上であることが示される場合に、ピクチャのピクチャレベルスライスインデックスｉを有する各スライスについて、ｊが０以上かつスライス内のＣＴＵの数から１をマイナスしたもの以下であるとして、CtbAddrInSlice[i][j]の値は、ＣＴＵの次の順序でのｊ番目のＣＴＵのピクチャラスタスキャンＣＴＵアドレスであるよう導出される。
１）サブピクチャ内の異なるタイル内のＣＴＵは、タイルインデックスの値がより小さい第１タイル内の第１ＣＴＵが、タイルインデックスの値がより大きい第２タイル内の第２ＣＴＵより前になるよう、順序付けられる。
２）サブピクチャ内の１つのタイル内のＣＴＵは、そのタイルのＣＴＵラスタスキャンで順序付けられる。
１．次のアプローチの１つ以上が開示される：
ａ．ピクチャの各ＣＴＵ列のタイル列インデックスが導出される。
ｂ．サブピクチャに含まれるタイル列の数の導出は、サブピクチャに含まれる最左及び／又は最右のＣＴＵのタイル列インデックスに基づく。
ｃ．ピクチャの各ＣＴＵ行のタイル行インデックスが導出される。
ｄ．サブピクチャに含まれるタイル行の数の導出は、サブピクチャに含まれる上側及び／又は下側のＣＴＵのタイル行インデックスに基づく。
ｅ．ピクチャレベルスライスインデックスという用語は、次のように定義される：single_slice_per_subpic_flagが０に等しい場合にスライスがＰＰＳでシグナリングされる順序で、又はsingle_slice_per_subpic_flagが１に等しい場合にスライスに対応するサブピクチャのサブピクチャインデックスが増加する順序で、ピクチャ内のスライスのリストに対するスライスの、rect_slice_flagが１に等しい場合に定義されるインデックス。
ｆ．一例で、サブピクチャの高さは、タイルからパーティション化されるスライスをサブピクチャが含む場合に、タイルに関してカウントされ得ない。
ｇ．一例で、サブピクチャの高さは、タイルの代わりにＣＴＵに関してカウントされてよい。
ｈ．サブピクチャの高さが１タイル行に満たないかどうかが導出される。
ｉ．一例で、サブピクチャの高さが１タイル行に満たないかどうかは、サブピクチャが１つのタイル行からのＣＴＵしか含まない場合、かつ、サブピクチャ内の上側ＣＴＵがそのタイル行の上側ＣＴＵではないか、又はサブピクチャ内の下側ＣＴＵがタイル行の下側ＣＴＵではない場合に、真であるよう導出される。
ｉｉ．各サブピクチャが１つのスライスしか含まず、サブピクチャの高さが１タイル行に満たないことが示される場合に、ピクチャのピクチャレベルスライスインデックスｉを有する各スライスについて、ｊが０以上かつスライス内のＣＴＵの数から１をマイナスしたもの以下であるとして、CtbAddrInSlice[i][j]の値は、サブピクチャのＣＴＵラスタスキャンでのｊ番目のＣＴＵのピクチャラスタスキャンＣＴＵアドレスであるよう導出される。
ｉｉｉ．一例で、サブピクチャが１タイル行に満たないかどうかは、サブピクチャ内の上側ＣＴＵとサブピクチャ内の下側ＣＴＵとの間の距離がＣＴＵに関してタイルの高さよりも短い場合に、真であるよう導出される。
ｉｖ．各サブピクチャが１つのスライスしか含まず、サブピクチャの高さが１タイル行以上であることが示される場合に、ピクチャのピクチャレベルスライスインデックスｉを有する各スライスについて、ｊが０以上かつスライス内のＣＴＵの数から１をマイナスしたもの以下であるとして、CtbAddrInSlice[i][j]の値は、ＣＴＵの次の順序でのｊ番目のＣＴＵのピクチャラスタスキャンＣＴＵアドレスであるよう導出される。
１）サブピクチャ内の異なるタイル内のＣＴＵは、タイルインデックスの値がより小さい第１タイル内の第１ＣＴＵが、タイルインデックスの値がより大きい第２タイル内の第２ＣＴＵより前になるよう、順序付けられる。
２）サブピクチャ内の１つのタイル内のＣＴＵは、そのタイルのＣＴＵラスタスキャンで順序付けられる。
【0053】
第３の課題（副次的な課題を含む）を解決するためのＬＭＣＳに関連
２．ＬＭＣＳ（２つの側面、つまり、ルーママッピング（ＲＰによって表される再成形プロセス）及びルーマ依存クロマ残差スケーリング（ＣＲＳ）を含む）の２レベル制御が導入され、上位レベル（例えば、ピクチャレベル）及び下位レベル（例えば、スライスレベル）の制御が使用され、下位レベル制御情報が存在するかどうかは、上位レベル制御情報に依存する。更に、次が適用される：
ａ．第１の例では、下記のサブビュレットの１つ以上が適用される：
ｉ．第１インジケータ（例えば、ph_lmcs_enabled_type）は、非バイナリ値である下位レベルでどのようにＬＭＣＳが有効にされるかを指定するよう上位レベルで（例えば、ピクチャヘッダ（ＰＨ）で）シグナリングされてよい。
１）一例で、第１インジケータがＸ（例えば、Ｘ＝２）に等しい場合に、それは、ＬＭＣＳがＰＨに関連した全てのスライスに対して有効にされることを指定し、第１インジケータがＹ（Ｙ！＝Ｘ）（例えば、Ｙ＝１）に等しい場合に、それは、ＬＭＣＳがＰＨに非関連した１つ以上の、しかし全部ではないスライスに対して有効にされることを指定し、第１インジケータがＺ（Ｚ！＝ＸかつＺ！＝Ｙ）（例えば、Ｚ＝０）に等しい場合に、それは、ＬＭＣＳがＰＨに関連した全てのスライスに対して無効にされることを指定する。
２）一例で、第１インジケータがＸ（例えば、Ｘ＝２）に等しい場合に、それは、ＬＭＣＳがＰＨに関連した全てのスライスに対して無効にされることを指定し、第１インジケータがＹ（Ｙ！＝Ｘ）（例えば、Ｙ＝１）に等しい場合に、それは、ＬＭＣＳがＰＨに非関連した１つ以上の、しかし全部ではないスライスに対して有効にされることを指定し、第１インジケータがＺ（Ｚ！＝ＸかつＺ！＝Ｙ）（例えば、Ｚ＝０）に等しい場合に、それは、ＬＭＣＳがＰＨに関連した全てのスライスに対して有効にされることを指定する。
ａ）代替的に、更に、第１インジケータが存在しない場合に、そのインジケータの値は、デフォルト値、例えばＸ、に等しいと推測される。
３）代替的に、更に、第１インジケータは、シーケンスレベルでのＬＭＣＳ有効化フラグ（例えば、sps_lmcs_enabled_flag）の値に応じて、条件付きでシグナリングされてもよい。
４）代替的に、更に、第１インジケータは、ｕ（ｖ）、又はｕ（２）、又はｕｅ（ｖ）でコーディングされてもよい。
５）代替的に、更に、第１インジケータは、トランケーテッド・ユーナリー・コード（truncated unary code）でコーディングされてもよい。
６）代替的に、更に、スライスによって使用されるＬＭＣＳ ＡＰＳ情報（例えば、ph_lmcs_aps_id）及び／又はＣＳ有効化フラグ（例えば、ph_chroma_residual_scale_flag）が、第１インジケータの値の条件確認の下でシグナリングされてもよい。
ｉｉ．下位レベルに対してＬＭＣＳを有効／無効にする第２インジケータは（例えば、slice_lmcs_enabled_flag）は、下位レベルで（例えば、スライスヘッダで）シグナリングされてよく、それは、第１インジケータの値を確認することによって、条件付きでシグナリングされてよい。
１）一例で、第２インジケータは、「第１インジケータがＹに等しい」との条件確認の下でシグナリングされてよい。
ａ）代替的に、第２インジケータは、「第１インジケータの値＞＞１」又は「第１インジケータの値／２」又は「第１インジケータの値＆０ｘ０１」との条件確認の下でシグナリングされてもよい。
ｂ）代替的に、更に、第２インジケータは、第１インジケータがＸに等しい場合に有効にされると推測され、あるいは、第１インジケータがＺに等しい場合に無効にされると推測されてもよい。
ｂ．第２の例では、下記のサブビュレットの１つ以上が適用される：
ｉ．１よりも多いインジケータが、非バイナリ値である下位レベルでどのようにＬＭＣＳが有効にされるかを指定するよう上位レベルで（例えば、ピクチャヘッダ（ＰＨ）で）シグナリングされてよい。
１）一例で、２つのインジケータがＰＨでシグナリングされてよい。
ａ）一例で、第１インジケータは、ＬＭＣＳを有効にするＰＨに関連した少なくとも１つのスライスが存在するかどうかを指定する。また、第２インジケータは、ＰＨに関連した全てのスライスがＬＭＣＳを有効にするかどうかを指定する。
ｉ．代替的に、更に、第２インジケータは、第１インジケータの値に応じて、例えば、ＬＭＣＳを有効にする少なくとも１つのスライスが存在することが第１インジケータにより特定される場合に、条件付きでシグナリングされてよい。
ｉ．代替的に、更に、第２インジケータが存在しない場合に、全てのスライスがＬＭＣＳを有効にすることが推測される。
ｉｉ．代替的に、更に、第３インジケータが、第２インジケータの値に応じて、例えば、スライスの全てがＬＭＣＳを有効にするわけではないことが第２インジケータにより特定される場合に、ＳＨにおいて条件付きでシグナリングされてよい。
ｉ．代替的に、更に、第３インジケータが存在しない場合に、それは第１及び／又は第２インジケータの値において推測されてよい（例えば、第１インジケータの値に等しいと推測される）。
ｂ）代替的に、第１インジケータは、ＬＭＣＳを無効にするＰＨに関連した少なくとも１つのスライスが存在するかどうかを指定する。また、第２インジケータは、ＰＨに関連した全てのスライスがＬＭＣＳを無効にするかどうかを指定する。
ｉ．代替的に、更に、第２インジケータは、第１インジケータの値に応じて、例えば、ＬＭＣＳを無効にする少なくとも１つのスライスが存在することが第１インジケータにより特定される場合に、条件付きでシグナリングされてよい。
ｉ．代替的に、更に、第２インジケータが存在しない場合に、全てのスライスがＬＭＣＳを無効にすることが推測される。
ｉｉ．代替的に、更に、第３インジケータが、第２インジケータの値に応じて、例えば、スライスの全てがＬＭＣＳを無効にするわけではないことが第２インジケータにより特定される場合に、ＳＨにおいて条件付きでシグナリングされてよい。
ｉ．代替的に、更に、第３インジケータが存在しない場合に、それは第１及び／又は第２インジケータの値において推測されてよい（例えば、第１インジケータの値に等しいと推測される）。
２）代替的に、更に、第１インジケータは、シーケンスレベルでのＬＭＣＳ有効化フラグ（例えば、sps_lmcs_enabled_flag）の値に応じて、条件付きでシグナリングされてもよい。
ｉｉ．下位レベルに対してＬＭＣＳを有効／無効にする第３インジケータ（例えば、slice_lmcs_enabled_flag）が、下位レベルで（例えば、スライスヘッダで）シグナリングされてもよく、それは、第１インジケータ及び／又は第２インジケータの値を確認することによって、条件付きでシグナリングされてもよい。
１）一例で、第３インジケータは、「全てのスライスがＬＭＣＳを有効にするわけではない」又は「全てのスライスがＬＭＣＳを無効にするわけではない」との条件確認の下でシグナリングされてよい。
ｃ．更なる他の例では、第１／第２の例における第１及び／又は第２及び／又は第３インジケータは、ＬＭＣＳではなくＲＰ又はＣＲＳの利用を制御するために使用されてもよい。
２．ＬＭＣＳ（２つの側面、つまり、ルーママッピング（ＲＰによって表される再成形プロセス）及びルーマ依存クロマ残差スケーリング（ＣＲＳ）を含む）の２レベル制御が導入され、上位レベル（例えば、ピクチャレベル）及び下位レベル（例えば、スライスレベル）の制御が使用され、下位レベル制御情報が存在するかどうかは、上位レベル制御情報に依存する。更に、次が適用される：
ａ．第１の例では、下記のサブビュレットの１つ以上が適用される：
ｉ．第１インジケータ（例えば、ph_lmcs_enabled_type）は、非バイナリ値である下位レベルでどのようにＬＭＣＳが有効にされるかを指定するよう上位レベルで（例えば、ピクチャヘッダ（ＰＨ）で）シグナリングされてよい。
１）一例で、第１インジケータがＸ（例えば、Ｘ＝２）に等しい場合に、それは、ＬＭＣＳがＰＨに関連した全てのスライスに対して有効にされることを指定し、第１インジケータがＹ（Ｙ！＝Ｘ）（例えば、Ｙ＝１）に等しい場合に、それは、ＬＭＣＳがＰＨに非関連した１つ以上の、しかし全部ではないスライスに対して有効にされることを指定し、第１インジケータがＺ（Ｚ！＝ＸかつＺ！＝Ｙ）（例えば、Ｚ＝０）に等しい場合に、それは、ＬＭＣＳがＰＨに関連した全てのスライスに対して無効にされることを指定する。
２）一例で、第１インジケータがＸ（例えば、Ｘ＝２）に等しい場合に、それは、ＬＭＣＳがＰＨに関連した全てのスライスに対して無効にされることを指定し、第１インジケータがＹ（Ｙ！＝Ｘ）（例えば、Ｙ＝１）に等しい場合に、それは、ＬＭＣＳがＰＨに非関連した１つ以上の、しかし全部ではないスライスに対して有効にされることを指定し、第１インジケータがＺ（Ｚ！＝ＸかつＺ！＝Ｙ）（例えば、Ｚ＝０）に等しい場合に、それは、ＬＭＣＳがＰＨに関連した全てのスライスに対して有効にされることを指定する。
ａ）代替的に、更に、第１インジケータが存在しない場合に、そのインジケータの値は、デフォルト値、例えばＸ、に等しいと推測される。
３）代替的に、更に、第１インジケータは、シーケンスレベルでのＬＭＣＳ有効化フラグ（例えば、sps_lmcs_enabled_flag）の値に応じて、条件付きでシグナリングされてもよい。
４）代替的に、更に、第１インジケータは、ｕ（ｖ）、又はｕ（２）、又はｕｅ（ｖ）でコーディングされてもよい。
５）代替的に、更に、第１インジケータは、トランケーテッド・ユーナリー・コード（truncated unary code）でコーディングされてもよい。
６）代替的に、更に、スライスによって使用されるＬＭＣＳ ＡＰＳ情報（例えば、ph_lmcs_aps_id）及び／又はＣＳ有効化フラグ（例えば、ph_chroma_residual_scale_flag）が、第１インジケータの値の条件確認の下でシグナリングされてもよい。
ｉｉ．下位レベルに対してＬＭＣＳを有効／無効にする第２インジケータは（例えば、slice_lmcs_enabled_flag）は、下位レベルで（例えば、スライスヘッダで）シグナリングされてよく、それは、第１インジケータの値を確認することによって、条件付きでシグナリングされてよい。
１）一例で、第２インジケータは、「第１インジケータがＹに等しい」との条件確認の下でシグナリングされてよい。
ａ）代替的に、第２インジケータは、「第１インジケータの値＞＞１」又は「第１インジケータの値／２」又は「第１インジケータの値＆０ｘ０１」との条件確認の下でシグナリングされてもよい。
ｂ）代替的に、更に、第２インジケータは、第１インジケータがＸに等しい場合に有効にされると推測され、あるいは、第１インジケータがＺに等しい場合に無効にされると推測されてもよい。
ｂ．第２の例では、下記のサブビュレットの１つ以上が適用される：
ｉ．１よりも多いインジケータが、非バイナリ値である下位レベルでどのようにＬＭＣＳが有効にされるかを指定するよう上位レベルで（例えば、ピクチャヘッダ（ＰＨ）で）シグナリングされてよい。
１）一例で、２つのインジケータがＰＨでシグナリングされてよい。
ａ）一例で、第１インジケータは、ＬＭＣＳを有効にするＰＨに関連した少なくとも１つのスライスが存在するかどうかを指定する。また、第２インジケータは、ＰＨに関連した全てのスライスがＬＭＣＳを有効にするかどうかを指定する。
ｉ．代替的に、更に、第２インジケータは、第１インジケータの値に応じて、例えば、ＬＭＣＳを有効にする少なくとも１つのスライスが存在することが第１インジケータにより特定される場合に、条件付きでシグナリングされてよい。
ｉ．代替的に、更に、第２インジケータが存在しない場合に、全てのスライスがＬＭＣＳを有効にすることが推測される。
ｉｉ．代替的に、更に、第３インジケータが、第２インジケータの値に応じて、例えば、スライスの全てがＬＭＣＳを有効にするわけではないことが第２インジケータにより特定される場合に、ＳＨにおいて条件付きでシグナリングされてよい。
ｉ．代替的に、更に、第３インジケータが存在しない場合に、それは第１及び／又は第２インジケータの値において推測されてよい（例えば、第１インジケータの値に等しいと推測される）。
ｂ）代替的に、第１インジケータは、ＬＭＣＳを無効にするＰＨに関連した少なくとも１つのスライスが存在するかどうかを指定する。また、第２インジケータは、ＰＨに関連した全てのスライスがＬＭＣＳを無効にするかどうかを指定する。
ｉ．代替的に、更に、第２インジケータは、第１インジケータの値に応じて、例えば、ＬＭＣＳを無効にする少なくとも１つのスライスが存在することが第１インジケータにより特定される場合に、条件付きでシグナリングされてよい。
ｉ．代替的に、更に、第２インジケータが存在しない場合に、全てのスライスがＬＭＣＳを無効にすることが推測される。
ｉｉ．代替的に、更に、第３インジケータが、第２インジケータの値に応じて、例えば、スライスの全てがＬＭＣＳを無効にするわけではないことが第２インジケータにより特定される場合に、ＳＨにおいて条件付きでシグナリングされてよい。
ｉ．代替的に、更に、第３インジケータが存在しない場合に、それは第１及び／又は第２インジケータの値において推測されてよい（例えば、第１インジケータの値に等しいと推測される）。
２）代替的に、更に、第１インジケータは、シーケンスレベルでのＬＭＣＳ有効化フラグ（例えば、sps_lmcs_enabled_flag）の値に応じて、条件付きでシグナリングされてもよい。
ｉｉ．下位レベルに対してＬＭＣＳを有効／無効にする第３インジケータ（例えば、slice_lmcs_enabled_flag）が、下位レベルで（例えば、スライスヘッダで）シグナリングされてもよく、それは、第１インジケータ及び／又は第２インジケータの値を確認することによって、条件付きでシグナリングされてもよい。
１）一例で、第３インジケータは、「全てのスライスがＬＭＣＳを有効にするわけではない」又は「全てのスライスがＬＭＣＳを無効にするわけではない」との条件確認の下でシグナリングされてよい。
ｃ．更なる他の例では、第１／第２の例における第１及び／又は第２及び／又は第３インジケータは、ＬＭＣＳではなくＲＰ又はＣＲＳの利用を制御するために使用されてもよい。
【0054】
３．ＳＰＳ／ＰＨ／ＳＨでの３つのＬＭＣＳフラグのセマンティクスは、次のように更新される：
ａ．ＰＨ及び／又はＳＨ ＬＭＣＳシグナリングは、ＬＭＣＳがピクチャの全スライスに対して使用される場合にＳＨでＬＭＣＳシグナリングが存在しないように、変更される。
ｉ．代替的に、更に、どのようにＬＭＣＳが推測されるかは、ＰＨ ＬＭＣＳシグナリングに依存する。
１）一例で、それは、ＬＭＣＳがピクチャの全スライスに対して使用される場合に有効にされると推測され、ＬＭＣＳがピクチャの全スライスに対して使用されない場合に無効にされると推測される。
【表8】
ｉ．代替的に、更に、どのようにＬＭＣＳが推測されるかは、ＰＨ ＬＭＣＳシグナリングに依存する。
１）一例で、それは、ＬＭＣＳがピクチャの全スライスに対して使用される場合に有効にされると推測され、ＬＭＣＳがピクチャの全スライスに対して使用されない場合に無効にされると推測される。
【0055】
アフィンＡＭＶＲ関連
４．ＳＰＳでのアフィンＡＭＶＲフラグのセマンティクスは、次のように更新される：
４．ＳＰＳでのアフィンＡＭＶＲフラグのセマンティクスは、次のように更新される：
【表9】
【0056】
［６．実施形態］
［６．１．実施形態１：サブピクチャのサポート］
この実施形態は、項目１及びそのサブ項目に係る。
［６．１．実施形態１：サブピクチャのサポート］
この実施形態は、項目１及びそのサブ項目に係る。
【表10】
【0057】
［６．２．実施形態２：ＬＭＣＳのサポート］
この実施形態で、ピクチャヘッダ内のＬＭＣＳ関連シンタックス要素のシンタックス及びセマンティクスは、ＬＭＣＳがピクチャの全スライスに対して使用される場合にＳＨでＬＭＣＳシグナリングが存在しないように、変更されている。
上記の例では、Ｍ及びＮの値は夫々１及び２にセットされてよい。代替的に、Ｍ及びＮの値は夫々２及び１にセットされてもよい。
この実施形態で、ピクチャヘッダ内のＬＭＣＳ関連シンタックス要素のシンタックス及びセマンティクスは、ＬＭＣＳがピクチャの全スライスに対して使用される場合にＳＨでＬＭＣＳシグナリングが存在しないように、変更されている。
【表11】
【0058】
図５は、本明細書で開示されている様々な技術が実装され得る例示的なビデオ処理システム１９００を示すブロック図である。様々な実施は、システム１９００のコンポーネントのいくつか又は全てを含み得る。システム１９００は、ビデオコンテンツを受ける入力部１９０２を含み得る。ビデオコンテンツは、生の又は圧縮されていないフォーマット、例えば、８又は１０ビットのマルチコンポーネントピクセル値で受け取られてよく、あるいは、圧縮された又は符号化されたフォーマットにあってもよい。入力部１９０２は、ネットワークインターフェース、ペリフェラルバスインターバス、又はストレージインターフェースに相当してもよい。ネットワークインターフェースの例には、Ｅｔｈｅｒｎｅｔ（登録商標）、受動光ネットワーク（Passive Optical Network，ＰＯＮ）などのような有線インターフェース、及びＷｉ－Ｆｉ又はセルラーネットワークなどの無線インターフェースが含まれる。
【0059】
システム１９００は、本明細書で記載されている様々なコーディング又は符号化方法を実装し得るコーディングコンポーネント１９０４を含んでもよい。コーディングコンポーネント１９０４は、ビデオのコーディングされた表現を生成するよう、入力部１９０２からコーディングコンポーネント１９０４の出力部へのビデオの平均ビットレートを低減し得る。コーディング技術は、従って、ビデオ圧縮又はビデオトランスコーディング技術と時々呼ばれる。コーディングコンポーネント１９０４の出力は、コンポーネント１９０６によって表されるように、保存されても、あるいは、接続された通信を介して伝送されてもよい。入力部１９０２で受け取られたビデオの保存又は通信されたビットストリーム（又はコーディングされた）表現は、ピクセル値又は表示インターフェース１９１０へ送られる表示可能なビデオを生成するコンポーネント１９０８によって使用されてもよい。ユーザが見ることができるビデオをビットストリーム表現から生成するプロセスは、ビデオ圧縮解除と時々呼ばれる。更に、特定のビデオ処理動作が「コーディング」動作又はツールと呼ばれる一方で、そのようなコーディングツール又は動作はエンコーダで使用され、コーディングの結果を入れ替える対応する復号化ツール又は動作は、デコーダによって実行されることになる、ことが理解されるだろう。
【0060】
ペリフェラルバスインターフェース又は表示インターフェースの例には、ユニバーサルシリアルバス（ＵＳＢ）又は高精細マルチメディアインターフェース（ＨＤＭＩ（登録商標））又はＤｉｓｐｌａｙｐｏｒｔ（登録商標）などが含まれ得る。ストレージインターフェースの例には、ＳＡＴＡ（Serial Advanced Technology Attachment）、ＰＣＩ、ＩＤＥインターフェース、などがある。本明細書で説明されている技術は、携帯電話機、ラップトップ、スマートフォン、又はデジタルデータ処理及び／又はビデオ表示を実行する能力がある他のデバイスなどの様々な電子デバイスで具現化されてもよい。
【0061】
図６は、ビデオ処理装置３６００のブロック図である。装置３６００は、本明細書で記載されている方法の１つ以上を実装するために使用され得る。装置３６００は、スマートフォン、タブレット、コンピュータ、インターネット・オブ・シングス（ＩｏＴ）レシーバ、などで具現化されてもよい。装置３６００は、１つ以上のプロセッサ３６０２、１つ以上のメモリ３６０４、及びビデオ処理ハードウェア３６０６を含み得る。プロセッサ３６０２は、本明細書で記載される１つ以上の方法を実装するよう構成され得る。メモリ（複数のメモリ）３６０４は、本明細書で記載される方法及び技術を実装するために使用されるデータ及びコードを記憶するために使用され得る。ビデオ処理ハードウェア３６０６は、ハードウェア回路において、本明細書で記載されるいくつかの技術を実装するために使用され得る。
【0062】
図８は、本開示の技術を利用し得る例示的なビデオコーディングシステム１００を表すブロック図である。
【0063】
図８に示されるように、ビデオコーディングシステム１００は、発信元デバイス１１０及び送信先デバイス１２０を含んでよい。発信元デバイス１１０は、符号化されたビデオデータを生成し、ビデオ符号化デバイスと呼ばれ得る。送信先デバイス１２０は、発信元デバイス１１０によって生成された符号化されたビデオデータを復号することができ、ビデオ復号化デバイスと呼ばれ得る。
【0064】
発信元デバイス１１０は、ビデオソース１１２、ビデオエンコーダ１１４、及び入力／出力（Ｉ／Ｏ）インターフェース１１６を含んでよい。
【0065】
ビデオソース１１２は、ビデオ捕捉デバイスなどのソース、ビデオコンテンツプロバイダからビデオデータを受け取るインターフェース、及び／又はビデオデータを生成するコンピュータグラフィクスシステム、あるいは、そのようなソースの組み合わせを含んでよい。ビデオデータは１つ以上のピクチャを有してもよい。ビデオエンコーダ１１４は、ビットストリームを生成するようビデオソース１１２からのビデオデータを符号化する。ビットストリームは、ビデオデータのコーディングされた表現を形成するビットのシーケンスを含んでよい。ビットストリームは、コーディングされたピクチャ及び関連するデータを含んでもよい。コーディングされたピクチャは、ピクチャのコーディングされた表現である。関連するデータは、シーケンスパラメータセット、ピクチャパラメータセット、及び他のシンタックス構造を含んでもよい。Ｉ／Ｏインターフェース１１６は、変調器／復調器（モデム）及び／又は送信器を含んでよい。符号化されたビデオデータは、Ｉ／Ｏインターフェース１１６を介して送信先デバイス１２０に対してネットワーク１３０ａを通じて直接に伝送されてよい。符号化されたビデオデータはまた、送信先デバイス１２０によるアクセスのために記憶媒体／サーバ１３０ｂに記憶されてもよい。
【0066】
送信先デバイス１２０は、Ｉ／Ｏインターフェース１２６、ビデオデコーダ１２４、及び表示デバイス１２２を含んでよい。
【0067】
Ｉ／Ｏインターフェース１２６は、受信器及び／又はモデムを含んでよい。Ｉ／Ｏインターフェース１２６は、発信元デバイス１１０又は記憶媒体／サーバ１３０ｂから、符号化されたビデオデータを取得してよい。ビデオデコーダ１２４は、符号化されたビデオデータを復号してよい。表示デバイス１２２は、復号されたビデオデータをユーザに表示してよい。表示デバイス１２２は、送信先デバイス１２０と一体化されてもよく、あるいは、外付け表示デバイスとインターフェース接続するよう構成されて送信先デバイス１２０の外にあってもよい。
【0068】
ビデオエンコーダ１１４及びビデオデコーダ１２４は、ＨＥＶＣ（High Efficiency Video Coding）標準規格、ＶＶＣ（Versatile Video Coding）標準規格、並びに他の現在の及び／又は更なる標準規格などのビデオ圧縮規格に従って作動してもよい。
【0069】
【0070】
ビデオエンコーダ２００は、本開示の技術のいずれか又は全てを実行するよう構成されてよい。図９の例では、ビデオエンコーダ２００は、複数の機能コンポーネントを含む。本開示で記載される技術は、ビデオエンコーダ２００の様々なコンポーネントの間で共有されてもよい。いくつかの例では、プロセッサが、本開示で記載される技術のいずれか又は全てを実行するよう構成されてもよい。
【0071】
ビデオエンコーダ２００の機能コンポーネントは、パーティションユニット２０１と、モード選択ユニット２０３、動き推定ユニット２０４、動き補償ユニット２０５及びイントラ予測ユニット２０６を含み得る予測ユニット２０２と、残差生成ユニット２０７と、変換ユニット２０８と、量子化ユニット２０９と、逆量子化ユニット２１０と、逆変換ユニット２１１と、再構成ユニット２１２と、バッファ２１３と、エントロピ符号化ユニット２１４とを含んでよい。
【0072】
他の例では、ビデオエンコーダ２００は、より多い、より少ない、又は異なる機能コンポーネントを含んでもよい。例において、予測ユニット２０２は、イントラブロックコピー（Intra Block Copy，ＩＢＣ）ユニットを含んでもよい。ＩＢＣユニットは、少なくとも１つの参照ピクチャが、現在のビデオブロックが位置しているピクチャであるところの、ＩＢＣモードで、予測を実行してよい。
【0073】
更に、動き推定ユニット２０４及び動き補償ユニット２０５などのいくつかのコンポーネントは、高度に集積されてもよいが、説明のために図９の例では別々に表されている。
【0074】
パーティションユニット２０１は、ピクチャを１つ以上のビデオブロックにパーティション化し得る。ビデオエンコーダ２００及びビデオデコーダ３００は、様々なビデオブロックサイズをサポートしてよい。
【0075】
モード選択ユニット２０３は、例えば、エラー結果に基づいて、イントラ又はインターのコーディングモードの１つを選択し、結果として得られたイントラ又はインターコーディングされたブロックを、残差ブロックデータを生成する残差生成ユニット２０７へ、及び参照ピクチャとしての使用のために、符号化されたブロックを再構成する再構成ユニット２１２へ供給してよい。いくつかの例において、モード選択ユニット２０３は、予測がインター予測信号及びイントラ予測信号に基づくイントラ－インター複合予測（Combination of Intra and Inter Prediction，ＣＩＩＰ）モードを選択してもよい。モード選択ユニット２０３はまた、インター予測の場合に、ブロックの動きベクトルのための分解能（例えば、サブピクセル又は整数ピクセル精度）を選択してもよい。
【0076】
現在のビデオブロックに対してインター予測を実行するために、動き推定ユニット２０４は、バッファ２１３からの１つ以上の参照フレームを現在のビデオブロックと比較することによって、現在のビデオブロックの動き情報を生成してもよい。動き補償ユニット２０５は、動き情報と、現在のビデオブロックに関連したピクチャ以外のバッファ２１３からのピクチャの復号されたサンプルとに基づいて、現在のビデオブロックの予測されたビデオブロックを決定してもよい。
【0077】
動き推定ユニット２０４及び動き補償ユニット２０５は、例えば、現在のビデオブロックがＩスライス、Ｐスライス、又はＢスライスであるかどうかに応じて、現在のビデオブロックのために異なる動作を実行してもよい。
【0078】
いくつかの例において、動き推定ユニット２０４は、現在のビデオブロックのために一方向予測を実行してもよく、動き推定ユニット２０４は、現在のビデオブロックのための参照ビデオブロックをリスト０又はリスト１の参照ピクチャから探してもよい。動き推定ユニット２０４は、次いで、参照ビデオブロックを含むリスト０又はリスト１内の参照ピクチャを示す参照インデックスと、現在のビデオブロックと参照ビデオブロックとの間の空間変位を示す動きベクトルとを生成してよい。動き推定ユニット２０４は、現在のビデオブロックの動き情報として参照インデックス、予測方向インジケータ、及び動きベクトルを出力してもよい。動き補償ユニット２０５は、現在のビデオブロックの動き情報によって示されている参照ビデオブロックに基づいて、現在のブロックの予測されたビデオブロックを生成してもよい。
【0079】
他の例では、動き推定ユニット２０４は、現在のビデオブロックのために双方向予測を実行してもよく、動き推定ユニット２０４は、現在のビデオブロックのための参照ビデオブロックをリスト０内の参照ピクチャから探してもよく、また、現在のビデオブロックのためのもう１つの参照ビデオブロックをリスト１内の参照ピクチャから探してもよい。動き推定ユニット２０４は、次いで、参照ビデオブロックを含むリスト０及びリスト１内の参照ピクチャを示す参照インデックスと、参照ビデオブロックと現在のビデオブロックとの間の空間変位を示す動きベクトルとを生成してもよい。動き推定ユニット２０４は、現在のビデオブロックの動き情報として現在のビデオブロックの参照インデックス及び動きベクトルを出力してもよい。動き補償ユニット２０５は、現在のビデオブロックの動き情報によって示されている参照ビデオブロックに基づいて、現在のビデオブロックの予測されたビデオブロックを生成してもよい。
【0080】
いくつかの例において、動き推定ユニット２０４は、デコーダの復号化処理のために動き情報のフルセットを出力してもよい。
【0081】
いくつかの例において、動き推定ユニット２０４は、現在のビデオの動き情報のフルセットを出力しなくてもよい。むしろ、動き推定ユニット２０４は、他のビデオブロックの動き情報を参照して現在のビデオブロックの動き情報をシグナリングしてもよい。例えば、動き推定ユニット２０４は、現在のビデオブロックの動き情報が隣接するビデオブロックの動き情報と十分に類似していることを決定してもよい。
【0082】
一例において、動き推定ユニット２０４は、現在のビデオブロックに関連したシンタックス構造において、現在のビデオブロックが他のビデオブロックと同じ動き情報を有していることをビデオデコーダ３００に示す値を示してもよい。
【0083】
他の例では、動き推定ユニット２０４は、現在のビデオブロックに関連したシンタックス構造において、他のビデオブロック及び動きベクトル差分（Motion Vector Difference，ＭＶＤ）を特定してもよい。動きベクトル差分は、現在のビデオブロックの動きベクトルと、指示されたビデオブロックの動きベクトルとの間の差を示す。ビデオデコーダ３００は、現在のビデオブロックの動きベクトルを決定するために、指示されたビデオブロックの動きベクトル及び動きベクトル差分を使用してもよい。
【0084】
上述されたように、ビデオエンコーダ２００は、動きベクトルを予測的にシグナリングしてもよい。ビデオエンコーダ２００によって実装され得る予測シグナリング技術の２つの例には、アドバンスド動きベクトル予測（Advanced Motion Vector Prediction，ＡＭＶＰ）及びマージモードシグナリングがある。
【0085】
イントラ予測ユニット２０６は、現在のビデオブロックに対してイントラ予測を実行してもよい。イントラ予測ユニット２０６が現在のビデオブロックに対してイントラ予測を実行する場合に、イントラ予測ユニット２０６は、同じピクチャ内の他のビデオブロックの復号されたサンプルに基づいて、現在のビデオブロックの予測データを生成し得る。現在のビデオブロックの予測データは、予測されたビデオブロック及び様々なシンタックス要素を含み得る。
【0086】
残差生成ユニット２０７は、現在のビデオブロックから現在のビデオブロックの予測されたビデオブロックを減じること（例えば、マイナス符号によって示される。）によって、現在のビデオブロックの残差データを生成してもよい。現在のビデオブロックの残差データは、現在のビデオブロック内のサンプルの異なるサンプルコンポーネントに対応する残差ビデオブロックを含み得る。
【0087】
他の例では、例えば、スキップモードで、現在のビデオブロックの残差データは存在しない場合があり、残差生成ユニット２０７は、減算演算を実行しなくてもよい。
【0088】
変換処理ユニット２０８は、現在のビデオブロックに関連した残差ビデオブロックに１つ以上の変換を適用することによって、現在のビデオブロックの１つ以上の変換係数ビデオブロックを生成してもよい。
【0089】
変換処理ユニット２０８が現在のビデオブロックに関連した変換係数ビデオブロックを生成した後、量子化ユニット２０９は、現在のビデオブロックに関連した１つ以上の量子化パラメータ（ＱＰ）値に基づいて、現在のビデオブロックに関連した変換係数ビデオブロックを量子化してもよい。
【0090】
逆量子化ユニット２１０及び逆変換ユニット２１１は、変換係数ビデオブロックに各々逆量子化及び逆変換を適用して、変換係数ビデオブロックから残差ビデオブロックを再構成してもよい。再構成ユニット２１２は、再構成された残差ビデオブロックを、予測ユニット２０２によって生成された１つ以上の予測されたビデオブロックからの対応するサンプルに加えて、バッファ２１３での記憶のために、現在のブロックに関連した再構成されたビデオブロックを生成してもよい。
【0091】
再構成ユニット２１２がビデオブロックを再構成した後、ループフィルタリング動作が、ビデオブロックにおいてビデオブロッキングアーチファクトを低減するよう実行されてもよい。
【0092】
エントロピ符号化ユニット２１４は、ビデオエンコーダ２００の他の機能コンポーネントからデータを受け取ってもよい。エントロピ符号化ユニット２１４がデータを受け取るとき、エントロピ符号化ユニット２１４は、エントロピ符号化されたデータを生成するよう１つ以上のエントロピ符号化動作を実行し、そのエントロピ符号化されたデータを含むビットストリームを出力し得る。
【0093】
開示されている技術のいくつかの実施形態は、ビデオ処理ツール又はモードを有効にする判断又は決定を行うことを含む。ビデオ処理ツール又はモードが有効にされる場合に、エンコーダは、ビデオのブロックの処理でそのツール又はモードを使用又は実装することになるが、ツール又はモードの使用に基づき、結果として表れるビットストリームを必ずしも変更しなくてもよい。つまり、ビデオのブロックからビデオのビットストリーム（又はビットストリーム表現）への変換は、ビデオ処理ツール又はモードが判断又は決定に基づき有効にされるときにそれを使用することになる。他の例では、ビデオ処理ツール又はモードが有効にされる場合に、デコーダは、ビデオ処理ツール又はモードに基づきビットストリームが変更されていると知った上で、ビットストリームを処理することになる。つまり、ビデオのビットストリームからビデオのブロックへの変換は、判断又は決定に基づき有効にされたビデオ処理ツール又はモードを用いて実行されることになる。
【0094】
【0095】
ビデオデコーダ３００は、本開示の技術のいずれか又は全てを実行するよう構成されてよい。図１０の例では、ビデオデコーダ３００は、複数の機能コンポーネントを含む。本開示で記載される技術は、ビデオデコーダ３００の様々なコンポーネントの間で共有されてもよい。いくつかの例では、プロセッサが、本開示で記載される技術のいずれか又は全てを実行するよう構成されてもよい。
【0096】
図１０の例では、ビデオデコーダ３００は、エントロピ復号化ユニット３０１と、動き補償ユニット３０２と、イントラ予測ユニット３０３と、逆量子化ユニット３０４と、逆変換ユニット３０５と、再構成ユニット３０６と、バッファ３０７とを含む。ビデオデコーダ３００は、いくつかの例において、ビデオエンコーダ２００（図９）に関して記載された符号化パスとは概して逆の復号化パスを実行してもよい。
【0097】
エントロピ復号化ユニット３０１は、符号化されたビットストリームを取り出し得る。符号化されたビットストリームは、エントロピコーディングされたビデオデータ（例えば、ビデオデータの符号化されたブロック）を含んでもよい。エントロピ復号化ユニット３０１は、エントロピコーディングされたビデオデータを復号してよく、エントロピ復号されたビデオデータから、動き補償ユニット３０２は、動きベクトル、動きベクトル精度、参照ピクチャリストインデックス、及び他の動き情報を含む動き情報を決定し得る。動き補償ユニット３０２は、例えば、ＡＭＶＰ及びマージモードを実行することによって、そのような情報を決定してもよい。
【0098】
動き補償ユニット３０２は、場合により、補間フィルタに基づいた補間を実行して、動き補償されたブロックを生成してもよい。サブピクセル精度で使用される補間フィルタのための識別子は、シンタックス要素に含まれてもよい。
【0099】
動き補償ユニット３０２は、参照ブロックのサブ整数ピクセルについて補間値を計算するために、ビデオブロックの符号化中にビデオエンコーダ２００によって使用された補間フィルタを使用してもよい。動き補償ユニット３０２は、受け取られたシンタックス情報に従って、ビデオエンコーダ２００によって使用された補間フィルタを決定し、その補間フィルタを使用して、予測ブロックを生成し得る。
【0100】
動き補償ユニット３０２は、符号化されたビデオシーケンスのフレーム及び／又はスライスを符号化するために使用されるブロックのサイズと、符号化されたビデオシーケンスのピクチャの各マクロブロックがどのようにパーティション化されるかを記述するパーティション情報と、各パーティションがどのように符号化されるかを示すモードと、各インター符号化されたブロックについての１つ以上の参照フレーム（及び参照フレームリスト）と、符号化されたビデオシーケンスを復号するための他の情報とを決定するために、シンタックス情報のいくつかを使用してもよい。
【0101】
イントラ予測ユニット３０３は、空間的に隣接するブロックから予測ブロックを形成するよう、例えば、ビットストリームで受け取られたイントラ予測モードを使用してもよい。逆量子化ユニット３０４は、ビットストリームで供給されてエントロピ復号化ユニット３０１によって復号された量子化されたビデオブロック係数を逆量子化、すなわち、量子化解除する。逆変換ユニット３０５は、逆変換を適用する。
【0102】
再構成ユニット３０６は、動き補償ユニット３０２又はイントラ予測ユニット３０３によって生成された対応する予測ブロックを残差ブロックに加算して、復号ブロックを形成し得る。望まれる場合には、デブロッキングフィルタも、ブロッキネスアーチファクトを取り除くために、復号されたブロックにフィルタをかけるよう適用されてもよい。復号されたビデオブロックは、次いで、バッファ３０７に格納され、バッファ３０７は、その後の動き補償／イントラ予測のために参照ブロックを供給し、更には、復号されたビデオを表示デバイスでの提示のために生成する。
【0103】
いくつかの実施形態によって好まれる解決法のリストが次に与えられる。
【0104】
以下の解決法は、前のセクション（例えば、項目１）で説明された技術の例示的な実施形態を示す。
【0105】
解決法１．
ビデオ処理方法（例えば、図７で表される方法９００）であって、
１つ以上のビデオピクチャを含み、各ビデオピクチャが１つ以上のタイルを含むビデオと、該ビデオのコーディングされた表現との間の変換を実行するステップを含み、
前記コーディングされた表現はフォーマット規則に従い、
前記フォーマット規則は、前記コーディングされた表現においてシグナリングされる第１情報と、前記コーディングされた表現から導出される第２情報とを指定し、
少なくとも前記第１情報又は前記第２情報は、前記１つ以上のタイルの行インデックス又は列インデックスに関係がある、
方法。
ビデオ処理方法（例えば、図７で表される方法９００）であって、
１つ以上のビデオピクチャを含み、各ビデオピクチャが１つ以上のタイルを含むビデオと、該ビデオのコーディングされた表現との間の変換を実行するステップを含み、
前記コーディングされた表現はフォーマット規則に従い、
前記フォーマット規則は、前記コーディングされた表現においてシグナリングされる第１情報と、前記コーディングされた表現から導出される第２情報とを指定し、
少なくとも前記第１情報又は前記第２情報は、前記１つ以上のタイルの行インデックス又は列インデックスに関係がある、
方法。
【0106】
解決法２．
前記フォーマット規則は、各ビデオピクチャの各コーディングツリーユニット列のタイル列インデックスが導出される、ことを定める、
解決法１に記載の方法。
前記フォーマット規則は、各ビデオピクチャの各コーディングツリーユニット列のタイル列インデックスが導出される、ことを定める、
解決法１に記載の方法。
【0107】
解決法３．
前記フォーマット規則は、各ビデオピクチャの各コーディングツリーユニット行のタイル行インデックスが導出される、ことを定める、
解決法１に記載の方法。
前記フォーマット規則は、各ビデオピクチャの各コーディングツリーユニット行のタイル行インデックスが導出される、ことを定める、
解決法１に記載の方法。
【0108】
以下の解決法は、前のセクション（例えば、項目２）で説明された技術の例示的な実施形態を示す。これらの解決法では、ビデオ領域はビデオピクチャであってよく、ビデオユニットはビデオブロック又はコーディングツリーユニット又はビデオスライスであってよい。
【0109】
解決法４．
ビデオ処理の方法であって、
ビデオのビデオ領域のビデオユニットと前記ビデオのコーディングされた表現との間の変換を実行するステップを含み、
前記コーディングされた表現はフォーマット規則に従い、
前記フォーマット規則は、前記ビデオ領域で第１制御情報が、第２制御情報が前記ビデオユニットのレベルで含まれるかどうかを制御する、ことを定め、
前記第１制御情報及び／又は前記第２制御情報は、前記変換のためのルーマ再成形プロセス（ＲＰ）又はクロマ残差スケーリング（ＣＲＳ）又はルーママッピング及びクロマスケーリング（ＬＭＣＳ）に関する情報を含む、
方法。
ビデオ処理の方法であって、
ビデオのビデオ領域のビデオユニットと前記ビデオのコーディングされた表現との間の変換を実行するステップを含み、
前記コーディングされた表現はフォーマット規則に従い、
前記フォーマット規則は、前記ビデオ領域で第１制御情報が、第２制御情報が前記ビデオユニットのレベルで含まれるかどうかを制御する、ことを定め、
前記第１制御情報及び／又は前記第２制御情報は、前記変換のためのルーマ再成形プロセス（ＲＰ）又はクロマ残差スケーリング（ＣＲＳ）又はルーママッピング及びクロマスケーリング（ＬＭＣＳ）に関する情報を含む、
方法。
【0110】
解決法５．
前記第１制御情報は、前記第２制御情報が前記コーディングされた表現に含まれるかどうかを示すインジケータを含む、
解決法４に記載の方法。
前記第１制御情報は、前記第２制御情報が前記コーディングされた表現に含まれるかどうかを示すインジケータを含む、
解決法４に記載の方法。
【0111】
解決法６．
前記第１制御情報の特定の値は、ＬＭＣＳが前記ビデオ領域内の全てのビデオユニットに対して無効にされることを示す、
解決法４～５に記載の方法。
前記第１制御情報の特定の値は、ＬＭＣＳが前記ビデオ領域内の全てのビデオユニットに対して無効にされることを示す、
解決法４～５に記載の方法。
【0112】
解決法７．
前記第２制御情報は、前記ビデオユニットでのＬＭＣＳの有効化を制御する、
解決法４～６のいずれかに記載の方法。
前記第２制御情報は、前記ビデオユニットでのＬＭＣＳの有効化を制御する、
解決法４～６のいずれかに記載の方法。
【0113】
解決法８．
前記第１制御情報は、複数のインジケータを含む、
解決法４に記載の方法。
前記第１制御情報は、複数のインジケータを含む、
解決法４に記載の方法。
【0114】
解決法９．
前記変換は、前記ビデオを前記コーディングされた表現に符号化することを含む、
解決法１乃至８のうちいずれかに記載の方法。
前記変換は、前記ビデオを前記コーディングされた表現に符号化することを含む、
解決法１乃至８のうちいずれかに記載の方法。
【0115】
解決法１０．
前記変換は、前記コーディングされた表現を復号して、前記ビデオのピクセル値を生成することを含む、
解決法１乃至８のうちいずれかに記載の方法。
前記変換は、前記コーディングされた表現を復号して、前記ビデオのピクセル値を生成することを含む、
解決法１乃至８のうちいずれかに記載の方法。
【0116】
解決法１１．
解決法１乃至１０のうちの１つ以上に記載の方法を実装するよう構成されたプロセッサを有するビデオ復号化装置。
解決法１乃至１０のうちの１つ以上に記載の方法を実装するよう構成されたプロセッサを有するビデオ復号化装置。
【0117】
解決法１２．
解決法１乃至１０のうちの１つ以上に記載の方法を実装するよう構成されたプロセッサを有するビデオ符号化装置。
解決法１乃至１０のうちの１つ以上に記載の方法を実装するよう構成されたプロセッサを有するビデオ符号化装置。
【0118】
解決法１３．
コンピュータコードを記憶し、該コードは、プロセッサによって実行される場合に、プロセッサに、解決法１乃至１０のうちいずれかに記載の方法を実装させる、
コンピュータプログラム製品。
コンピュータコードを記憶し、該コードは、プロセッサによって実行される場合に、プロセッサに、解決法１乃至１０のうちいずれかに記載の方法を実装させる、
コンピュータプログラム製品。
【0119】
解決法１４．
本明細書で記載される方法、装置、又はシステム。
本明細書で記載される方法、装置、又はシステム。
【0120】
本明細書で記載される解決法では、エンコーダは、コーディングされた表現をフォーマット規則に従って生成することによって、フォーマット規則に従い得る。本明細書で記載される解決法では、デコーダは、フォーマット規則に従ってシンタックス要素の有無を知った上で、コーディングされた表現内のシンタックス要素をパースして、復号されたビデオを生成するために、フォーマット規則を使用し得る。
【0121】
図１１は、ビデオ処理の例示的な方法１１００のフローチャートである。動作１１０２は、１つ以上のビデオピクチャを含むビデオとビデオのビットストリームとの間の変換を実行することを含み、各ビデオピクチャは、１つ以上のタイル列を含む１つ以上のタイルを有し、ビットストリームはフォーマット規則に従い、フォーマット規則は、タイル列インデックスがビデオピクチャのタイルの各コーティングツリーユニット（ＣＴＵ）列について導出されることを定める。
【0122】
方法１１００のいくつかの実施形態で、ctbToTileColIdx[ctbAddrX]と表される、ctbAddrX番目のタイル列のタイル列インデックスは、次の：
tileX=0
for(ctbAddrX=0;ctbAddrX<=PicWidthInCtbsY;ctbAddrX++){
if(ctbAddrX==tileColBd[tileX+1])
tileX++
ctbToTileColIdx[ctbAddrX]=tileX
}
通りに導出され、PicWidthInCtbsYは、コーディングされたツリーブロック（ＣＴＢ）の単位でビデオピクチャの幅を表し、tileColBd[i]は、ＣＴＢの単位でｉ番目のタイル列境界の位置を表す。
tileX=0
for(ctbAddrX=0;ctbAddrX<=PicWidthInCtbsY;ctbAddrX++){
if(ctbAddrX==tileColBd[tileX+1])
tileX++
ctbToTileColIdx[ctbAddrX]=tileX
}
通りに導出され、PicWidthInCtbsYは、コーディングされたツリーブロック（ＣＴＢ）の単位でビデオピクチャの幅を表し、tileColBd[i]は、ＣＴＢの単位でｉ番目のタイル列境界の位置を表す。
【0123】
方法１１００のいくつかの実施形態で、各ビデオピクチャはまた、１つ以上のサブピクチャを有し、各サブピクチャは、ビデオピクチャの長方形サブセットを集合的に形成する１つ以上のスライスを有し、フォーマット規則は更に、含まれているタイル列の単位でのサブピクチャの幅が、そのサブピクチャに含まれている最左ＣＴＵ及び／又は最右ＣＴＵのタイル列インデックスに基づき導出される、ことを定める。
【0124】
方法１１００のいくつかの実施形態で、SubpicWidthInTiles[i]と表される、タイル列の単位でのｉ番目のサブピクチャの幅は、次の：
for(i=0;i<=sps_num_subpics_minus1;i++){
leftX=sps_subpic_ctu_top_left_x[i]
rightX=leftX+sps_subpic_width_minus1[i]
SubpicWidthInTiles[i]=ctbToTileColIdx[rightX]+1-ctbToTileColIdx[leftX]
}
通りに導出され、sps_num_subpics_minus1は、ビデオピクチャにおけるサブピクチャの数を表し、sps_subpic_ctu_top_left_x[i]は、ｉ番目のサブピクチャの左上ＣＴＵの水平位置を表し、sps_subpic_width_minus1[i]に１をプラスしたものは、ｉ番目のサブピクチャの幅を指定し、ctbToTileColIdx[rightX]及びctbToTileColIdx[leftX]は夫々、サブピクチャに含まれている最左ＣＴＵ及び最右ＣＴＵのタイル列インデックスを表す。
for(i=0;i<=sps_num_subpics_minus1;i++){
leftX=sps_subpic_ctu_top_left_x[i]
rightX=leftX+sps_subpic_width_minus1[i]
SubpicWidthInTiles[i]=ctbToTileColIdx[rightX]+1-ctbToTileColIdx[leftX]
}
通りに導出され、sps_num_subpics_minus1は、ビデオピクチャにおけるサブピクチャの数を表し、sps_subpic_ctu_top_left_x[i]は、ｉ番目のサブピクチャの左上ＣＴＵの水平位置を表し、sps_subpic_width_minus1[i]に１をプラスしたものは、ｉ番目のサブピクチャの幅を指定し、ctbToTileColIdx[rightX]及びctbToTileColIdx[leftX]は夫々、サブピクチャに含まれている最左ＣＴＵ及び最右ＣＴＵのタイル列インデックスを表す。
【0125】
方法１１００のいくつかの実施形態で、タイルが複数の長方形スライスにパーティション化され、タイルの長方形スライスのサブセットのみがサブピクチャに含まれることに応答して、タイルは、サブピクチャの幅の値で１つのタイルとしてカウントされる。
【0126】
図１２は、ビデオ処理の例示的な方法１２００のフローチャートである。動作１２０２は、１つ以上のビデオピクチャを含むビデオとビデオのビットストリームとの間の変換を実行することを含み、各ビデオピクチャは、１つ以上のタイル行を含む１つ以上のタイルを有し、ビットストリームはフォーマット規則に従い、フォーマット規則は、タイル行インデックスがビデオピクチャのタイルの各コーティングツリーユニット（ＣＴＵ）行について導出されることを定める。
【0127】
方法１２００のいくつかの実施形態で、ctbToTileRowIdx[ctbAddrY]と表される、ctbAddrY番目のタイル行の前記タイル行インデックスは、次の：
tileY=0
for(ctbAddrY=0;ctbAddrY<=PicHeightInCtbsY;ctbAddrY++){
if(ctbAddrY==tileRowBd[tileY+1])
tileY++
ctbToTileRowIdx[ctbAddrY]=tileY
}
通りに導出され、PicHeightInCtbsYは、コーディングされたツリーブロック（ＣＴＢ）の単位でビデオピクチャの高さを表し、tileRowBd[i]は、ＣＴＢの単位でｉ番目のタイル行境界の位置を表す。
tileY=0
for(ctbAddrY=0;ctbAddrY<=PicHeightInCtbsY;ctbAddrY++){
if(ctbAddrY==tileRowBd[tileY+1])
tileY++
ctbToTileRowIdx[ctbAddrY]=tileY
}
通りに導出され、PicHeightInCtbsYは、コーディングされたツリーブロック（ＣＴＢ）の単位でビデオピクチャの高さを表し、tileRowBd[i]は、ＣＴＢの単位でｉ番目のタイル行境界の位置を表す。
【0128】
方法１２００のいくつかの実施形態で、各ビデオピクチャはまた、１つ以上のサブピクチャを有し、各サブピクチャは、ビデオピクチャの長方形サブセットを集合的に形成する１つ以上のスライスを有し、フォーマット規則は更に、タイル行の単位でのサブピクチャの高さが、サブピクチャに含まれている上部ＣＴＵ及び／又は下部ＣＴＵのタイル行インデックスに基づき導出される、ことを定める
【0129】
方法１２００のいくつかの実施形態で、SubpicHeightInTiles[i]と表される、タイル行の単位でのｉ番目のサブピクチャの高さは、次の：
for(i=0;i<=sps_num_subpics_minus1;i++){
topY=sps_subpic_ctu_top_left_y[i]
bottomY=topY+sps_subpic_height_minus1[i]
SubpicHeightInTiles[i]=ctbToTileRowIdx[botY]+1-ctbToTileRowIdx[topY]
}
通りに導出され、sps_num_subpics_minus1は、ビデオピクチャにおけるサブピクチャの数を表し、sps_subpic_ctu_top_left_y[i]は、ｉ番目のサブピクチャの左上ＣＴＵの垂直位置を表し、sps_subpic_height_minus1[i]に１をプラスしたものは、ｉ番目のサブピクチャの高さを指定し、ctbToTileRowIdx[botY]及びctbToTileRowIdx[topY]は夫々、サブピクチャに含まれている下部ＣＴＵ及び上部ＣＴＵのタイル行インデックスを表す。
for(i=0;i<=sps_num_subpics_minus1;i++){
topY=sps_subpic_ctu_top_left_y[i]
bottomY=topY+sps_subpic_height_minus1[i]
SubpicHeightInTiles[i]=ctbToTileRowIdx[botY]+1-ctbToTileRowIdx[topY]
}
通りに導出され、sps_num_subpics_minus1は、ビデオピクチャにおけるサブピクチャの数を表し、sps_subpic_ctu_top_left_y[i]は、ｉ番目のサブピクチャの左上ＣＴＵの垂直位置を表し、sps_subpic_height_minus1[i]に１をプラスしたものは、ｉ番目のサブピクチャの高さを指定し、ctbToTileRowIdx[botY]及びctbToTileRowIdx[topY]は夫々、サブピクチャに含まれている下部ＣＴＵ及び上部ＣＴＵのタイル行インデックスを表す。
【0130】
方法１２００のいくつかの実施形態で、タイルが複数の長方形スライスにパーティション化され、タイルの長方形スライスのサブセットのみがサブピクチャに含まれることに応答して、タイルは、サブピクチャの高さの値で１つのタイルとしてカウントされる。
【0131】
図１３は、ビデオ処理の例示的な方法１３００のフローチャートである。動作１３０２は、少なくとも１つのビデオピクチャを含むビデオとビデオのビットストリームとの間の変換を規則に従って実行することを含み、少なくとも１つのビデオピクチャは、１つ以上のスライス及び１つ以上のサブピクチャを有し、規則は、少なくとも１つのビデオピクチャ内の１つ以上のスライスのスライスインデックスの順序が、単一のスライスが少なくとも１つのビデオピクチャのサブピクチャごとに含まれるかどうかを示す少なくとも１つのビデオピクチャに関連したシンタックス要素に応答して示される、ことを定める。
【0132】
方法１３００のいくつかの実施形態で、規則は更に、少なくとも１つのビデオピクチャ内の各スライスが長方形スライスであることに応答して、スライスインデックスが示される、ことを定める。方法１３００のいくつかの実施形態で、規則は、１つ以上のサブピクチャの夫々が単一の長方形スライスを含むことをシンタックス要素が示す場合に、順序が当該ビデオピクチャ内の１つ以上のサブピクチャのサブピクチャインデックスの値の増加に対応する、ことを定め、１つ以上のサブピクチャのサブピクチャインデックスは、少なくとも１つのビデオピクチャによって参照されるシーケンスパラメータセット（ＳＰＳ）で示される。方法１３００のいくつかの実施形態で、規則は、各サブピクチャが１つ以上の長方形スライスを含むことをシンタックス要素が示す場合に、順序が、１つ以上のスライスが少なくとも１つのビデオピクチャによって参照されるピクチャパラメータセット（ＰＰＳ）に含まれる順序に対応する、ことを定める。方法１３００のいくつかの実施形態で、シンタックス要素は、少なくとも１つのビデオピクチャによって参照されるピクチャパラメータセット（ＰＰＳ）に含まれる。
【0133】
図１４は、ビデオ処理の例示的な方法１４００のフローチャートである。動作１４０２は、ビデオのビデオ領域のビデオユニットとビデオのビットストリームとの間の変換を実行することを含み、ビットストリームはフォーマット規則に従い、フォーマット規則は、ビットストリームにおけるビデオ領域の第１レベルでの第１制御情報が、ビットストリームにおいてビデオユニットの第２レベルで第２制御情報が含まれるかどうかを制御する、ことを定め、第２レベルは第１レベルよりも小さく、第１制御情報及び第２制御情報は、ルーママッピング及びクロマスケーリング（ＬＭＣＳ）ツールがビデオユニットに適用されるかどうか又はどのように適用されるかに関する情報を含み、ＬＭＣＳツールは、変換のためのルーマ再成形プロセス（ＲＰ）又はクロマ残差スケーリング（ＣＲＳ）を使用することを含む。
【0134】
方法１４００のいくつかの実施形態で、第１制御情報は、ビデオユニットの第２レベルでＬＭＣＳツールが有効にされるかどうかを特定するために、ビデオ領域の第１レベルでＬＭＣＳツールが１つ以上のスライスに対して有効にされるかどうかを示す第１インジケータを選択的に含み、第１インジケータは非バイナリ値である。方法１４００のいくつかの実施形態で、ビデオ領域の第１レベルはピクチャヘッダを含む。方法１４００のいくつかの実施形態で、ビデオ領域の第１レベルはピクチャヘッダを含み、第１制御情報は第１インジケータを含み、ＬＭＣＳツールは、第１インジケータが第１値に等しいときにピクチャヘッダの全スライスに対して有効にされ、ＬＭＣＳツールは、第１インジケータが第２値に等しいときにピクチャヘッダの全てよりも少ないスライスに対して有効にされ、ＬＭＣＳツールは、前記第１インジケータが第３値に等しいときにピクチャヘッダの全スライスに対して無効にされ、第１値、第２値及び第３値は互いに異なる。方法１４００のいくつかの実施形態で、第１インジケータの値は、第１制御情報が第１インジケータを除く場合に、デフォルト値であると推測される。
【0135】
方法１４００のいくつかの実施形態で、ビデオ領域の第１レベルはピクチャヘッダを含み、第１制御情報は第１インジケータを含み、ＬＭＣＳツールは、第１インジケータが第１値に等しいときにピクチャヘッダの全スライスに対して無効にされ、ＬＭＣＳツールは、第１インジケータが第２値に等しいときにピクチャヘッダの全てよりも少ないスライスに対して無効にされ、ＬＭＣＳツールは、第１インジケータが第３値に等しいときにピクチャヘッダの全スライスに対して有効にされ、第１値、第２値及び第３値は互いに異なる。方法１４００のいくつかの実施形態で、第１インジケータが第１制御情報に選択的に含まれるかどうかは、シーケンスレベルでＬＭＣＳツールが有効にされるかどうかを示すビットストリーム内のシンタックス要素の値に基づく。方法１４００のいくつかの実施形態で、第１インジケータは、ｕ（ｖ）又はｕ（２）又はｕｅ（ｖ）でコーディングされる。方法１４００のいくつかの実施形態で、第１インジケータは、トランケーテッド・ユーナリー・コードでコーディングされる。
【0136】
方法１４００のいくつかの実施形態で、１つ以上のスライス及び／又はクロマスケーリングシンタックス要素によって使用されるＬＭＣＳツールの適応パラメータセット（ＡＰＳ）情報は、ビデオ領域の第１レベルでＬＭＣＳツールが１つ以上のスライスに対して有効にされるかどうかを示す第１インジケータの値に基づき、ビットストリームに含まれる。方法１４００のいくつかの実施形態で、第２制御情報は、ビデオユニットの第２レベルでＬＭＣＳツールが１つ以上のスライスに対して有効又は無効にされるかどうかを示す第２インジケータを選択的に含み、第２インジケータは、第１制御情報に含まれる第１インジケータの値に基づきビットストリームに含まれ、第１インジケータは、ビデオユニットの第２レベルでＬＭＣＳツールが１つ以上のスライスに対して有効又は無効にされるかどうかを示す。方法１４００のいくつかの実施形態で、第２制御情報はスライスヘッダを有する。方法１４００のいくつかの実施形態で、第２インジケータは、第１インジケータが第１値に等しいことに応答して、第２制御情報に含まれる。方法１４００のいくつかの実施形態で、第２インジケータは、第１インジケータ＞＞１、又は第１インジケータ／２、又は第１インジケータ＆０ｘ０１、の条件確認を実行することに応答して、第２制御情報に含まれ、ここで、＞＞は右シフト演算を示し、＆はビットワイズの論理ＡＮＤ演算を示す。
【0137】
方法１４００のいくつかの実施形態で、第２インジケータは、第１インジケータが第１値に等しいことに応答して、ビデオユニットの第２レベルでＬＭＣＳツールが１つ以上のスライスに対して有効にされることを示すと推測され、あるいは、第２インジケータは、第１インジケータが第３値に等しいことに応答して、ビデオユニットの第２レベルでＬＭＣＳツールが１つ以上のスライスに対して無効にされることを示すと推測され、第１値、第１インジケータの第２値、及び第３値は、互いに異なる。方法１４００のいくつかの実施形態で、第１制御情報は、ビデオユニットの第２レベルでＬＭＣＳツールが有効にされるかどうかを特定するために、ビデオ領域の第１レベルでＬＭＣＳツールが１つ以上のスライスに対して有効にされるかどうかを示す複数のインジケータを有し、複数のインジケータは非バイナリ値を有する。方法１４００のいくつかの実施形態で、複数のインジケータは、ピクチャヘッダに含まれる少なくとも２つのインジケータを含む。方法１４００のいくつかの実施形態で、少なくとも２つのインジケータは、ＬＭＣＳツールがピクチャヘッダに関連した少なくとも１つのスライスに対して有効にされるかどうかを特定する第１インジケータを含み、少なくとも２つのインジケータは、ＬＭＣＳツールがピクチャヘッダに関連した全スライスに対して有効にされるかどうかを特定する第２インジケータを選択的に含む。方法１４００のいくつかの実施形態で、第２インジケータは、第１インジケータの値に基づき複数のインジケータに選択的に存在する。
【0138】
方法１４００のいくつかの実施形態で、第１インジケータの値は、ＬＭＣＳツールが少なくとも１つのスライスに対して有効にされることを示す。方法１４００のいくつかの実施形態で、ＬＭＣＳツールは、第２インジケータがビットストリームで不在であることに応答して、ピクチャヘッダに関連した全スライスに対して有効にされると推測される。方法１４００のいくつかの実施形態で、少なくとも２つのインジケータは、第２インジケータの第２値に基づきスライスヘッダに選択的に含まれる第３インジケータを含む。方法１４００のいくつかの実施形態で、第２インジケータの第２値は、ＬＭＣＳツールが全てのスライスに対して無効にされることを示す。方法１４００のいくつかの実施形態で、第３インジケータの値は、第３インジケータがビットストリームに不在であることに応答して、第１インジケータの第１値及び／又は第２インジケータの第２値に基づき推測される。方法１４００のいくつかの実施形態で、少なくとも２つのインジケータは、ＬＭＣＳツールがピクチャヘッダに関連した少なくとも１つのスライスに対して無効にされるかどうかを特定する第１インジケータを含み、少なくとも２つのインジケータは、ＬＭＣＳツールがピクチャヘッダに関連した全スライスに対して無効にされるかどうかを特定する第２インジケータを選択的に含む。方法１４００のいくつかの実施形態で、第２インジケータは、第１インジケータの値に基づき複数のインジケータに存在する。方法１４００のいくつかの実施形態で、第１インジケータの値は、ＬＭＣＳツールが少なくとも１つのスライスに対して無効にされることを特定する。方法１４００のいくつかの実施形態で、ＬＭＣＳツールは、第２インジケータがビットストリームに不在であることに応答して、ピクチャヘッダに関連した全スライスに対して無効にされると推測される。方法１４００のいくつかの実施形態で、少なくとも２つのインジケータは、第２インジケータの第２値に基づきスライスヘッダに第３インジケータを選択的に含む。
【0139】
方法１４００のいくつかの実施形態で、第２インジケータの第２値は、ＬＭＣＳツールが全てのスライスに対して有効にされることを特定する。方法１４００のいくつかの実施形態で、第３インジケータの値は、第３インジケータがビットストリームに不在であることに応答して、第１インジケータの第１値及び／又は第２インジケータの第２値に基づき推測される。方法１４００のいくつかの実施形態で、複数のインジケータは、シーケンスレベルでＬＭＣＳツールが有効にされるかどうかを示すシンタックス要素の値に基づき、第１インジケータを選択的に含む。方法１４００のいくつかの実施形態で、複数のインジケータは、ビデオユニットの第２レベルでＬＭＣＳツールが有効又は無効にされるかどうかを示す第３インジケータを選択的に含み、第３インジケータは、第１インジケータの第１値及び／又は第２インジケータの第２値に基づき選択的に存在する。方法１４００のいくつかの実施形態で、第３インジケータは、ＬＭＣＳツールが全スライスに対して有効にされないこと又はＬＭＣＳツールが全スライスに対して無効にされないことを示す第２インジケータに基づき、選択的に存在する。方法１４００のいくつかの実施形態で、第１インジケータ、第２インジケータ、及び／又は第３インジケータは、ＣＲＳ又はルーマＲＰの利用を制御する。
【0140】
図１５は、ビデオ処理の例示的な方法１５００のフローチャートである。動作１５０２は、ビデオとビデオのビットストリームとの間の変換を規則に従って実行することを含み、規則は、参照されたシーケンスパラメータセット内の第１シンタックス要素によりルーママッピング及びクロマスケーリング（ＬＭＣＳ）ツールが有効にされることが示される場合に、ＬＭＣＳツールが有効にされることを定め、規則は、第１シンタックス要素によりＬＭＣＳツールが無効にされることが示される場合に、ＬＭＣＳツールが使用されないことを定め、規則は、ビットストリーム内の第２シンタックス要素によりＬＭＣＳツールがビデオのピクチャヘッダレベルで有効にされることが示される場合に、ビデオピクチャのピクチャヘッダに関連した全てのスライスについてＬＭＣＳツールが有効にされることを定め、規則は、第２シンタックス要素によりＬＭＣＳツールがビデオのピクチャヘッダレベルで無効にされることが示される場合に、ピクチャヘッダに関連した全てのスライスについてＬＭＣＳツールが使用されないことを定め、規則は、ビットストリームに選択的に含まれている第３シンタックス要素によりＬＭＣＳツールがビデオのスライスヘッダレベルで有効にされることが示される場合に、ビデオピクチャのスライスヘッダに関連した現在のスライスについてＬＭＣＳツールが使用されることを定め、規則は、第３シンタックス要素によりＬＭＣＳツールがビデオのスライスヘッダレベルで無効にされることが示される場合に、現在のスライスについてＬＭＣＳツールが使用されないことを定める。
【0141】
方法１５００のいくつかの実施形態で、規則は、ＬＭＣＳツールがビデオピクチャの全スライスに対して使用されない場合に、第３シンタックス要素がビットストリームのスライスヘッダに含まれないことを定める。方法１５００のいくつかの実施形態で、ＬＭＣＳツールが有効又は無効にされるかどうかは、第２シンタックス要素に基づく。方法１５００のいくつかの実施形態で、ＬＭＣＳツールは、ＬＭＣＳツールがビデオピクチャの全スライスに対して使用される場合に有効にされ、ＬＭＣＳツールは、ＬＭＣＳツールがビデオピクチャの全スライスに対して使用されるわけではない場合に無効にされる。
【0142】
図１６は、ビデオ処理の例示的な方法１６００のフローチャートである。動作１６０２は、１つ以上のビデオピクチャを含むビデオとビデオのビットストリームとの間の変換を規則に従って実行することを含み、規則は、適応動きベクトル差分分解（ＡＭＶＲ）がアフィンインターモードの動きベクトルコーディングで使用されるかどうかが、前記ＡＭＶＲが有効にされるかどうかを示す参照されたシーケンスパラメータセット（ＳＰＳ）内に選択的に含まれているシンタックス要素に基づくことを定め、規則は、シンタックス要素によりＡＭＶＲが無効にされることが示される場合に、ＡＭＶＲがアフィンインターモードの動きベクトルコーディングで使用されないことを定め、規則は、シンタックス要素がＳＰＳに含まれていない場合に、ＡＭＶＲがアフィンインターモードの動きベクトルコーディングで使用されないと推測されることを定める。
【0143】
図１７は、ビデオ処理の例示的な方法１７００のフローチャートである。動作１７０２は、ビデオピクチャを含むビデオとビデオのビットストリームとの間の変換を規則に従って実行することを含み、ビデオピクチャはサブピクチャ、タイル及びスライスを含み、規則は、タイルからパーティション化されるスライスをサブピクチャが含むことにより、変換が、ビデオピクチャのタイルの数を用いてサブピクチャの高さをカウントしないようにすることによって実行される、ことを定める。
【0144】
方法１７００のいくつかの実施形態で、サブピクチャの高さは、コーディングツリーユニット（ＣＴＵ）の数に基づきカウントされる。方法１７００のいくつかの実施形態で、サブピクチャの高さは、１タイル行に満たない。
【0145】
図１８は、ビデオ処理の例示的な方法１８００のフローチャートである。動作１８０２は、ビデオピクチャを含むビデオとビデオのビットストリームとの間の変換を実行することを含み、ビットストリームは、ビデオピクチャのコーディングツリーユニット（ＣＴＵ）の数に基づきカウントされるビデオピクチャのサブピクチャの高さを示す。
【0146】
方法１８００のいくつかの実施形態で、サブピクチャの高さは、ビデオピクチャのタイルの数に基づかない。方法１８００のいくつかの実施形態で、サブピクチャの高さは、１タイル行に満たない。
【0147】
図１９は、ビデオ処理の例示的な方法１９００のフローチャートである。動作１９０２は、規則に従って、ビデオのビデオピクチャのサブピクチャの高さがビデオピクチャのタイル行の高さよりも低いかどうかに関する決定を行うことを含む。動作１９０４は、決定を用いて、ビデオとビデオのビットストリームとの間の変換を実行することを含む。
【0148】
方法１９００のいくつかの実施形態で、規則は、サブピクチャが１つのタイル行からのコーディングツリーユニット（ＣＴＵ）しか含まず、サブピクチャの上部に位置しているＣＴＵの第１組が１つのタイル行の上部に位置しているＣＴＵの第２組と同じでないか、又はサブピクチャの下部に位置しているＣＴＵの第３組が１つのタイル行の下部に位置しているＣＴＵの第４組と同じでないかのどちらかである場合に、サブピクチャの高さが１つのタイル行よりも低い、ことを定める。方法１９００のいくつかの実施形態で、ビデオピクチャの各サブピクチャが１つのスライスしか含まず、サブピクチャの高さが１つのタイル行よりも低い場合に、ビデオピクチャのピクチャレベルスライスインデックスｉを有する各スライスについて、CtbAddrInSlice[i][j]の値は、サブピクチャのＣＴＵラスタスキャンでのｊ番目のＣＴＵのピクチャラスタスキャンＣＴＵアドレスから導出され、ｊは、０以上でありかつスライス内のＣＴＵの数から１をマイナスした数以下である範囲内にある。
【0149】
方法１９００のいくつかの実施形態で、規則は、サブピクチャの上部に位置しているＣＴＵの第１組とサブピクチャの下部に位置しているＣＴＵの第２組との間の距離がビデオピクチャのタイルの第２高さよりも短い場合に、サブピクチャの高さが１つのタイル行よりも低いことを定め、タイルの第２高さは、サブピクチャのＣＴＵの数に基づく。方法１９００のいくつかの実施形態で、ビデオピクチャの各サブピクチャが１つのスライスしか含まず、サブピクチャの高さが１つのタイル行よりも高いか又はそれに等しい場合に、ビデオピクチャのピクチャレベルスライスインデックスｉを有する各スライスについて、CtbAddrInSlice[i][j]の値は、サブピクチャ内のＣＴＵの順序でのｊ番目のＣＴＵのピクチャラスタスキャンＣＴＵアドレスから導出され、ｊは、０以上でありかつスライス内のＣＴＵの数から１をマイナスした数以下である範囲内にある。
【0150】
方法１９００のいくつかの実施形態で、サブピクチャ内のＣＴＵの順序は、第１タイルインデックスを有する第１タイル内の第１ＣＴＵが第２タイルインデックスを有する第２タイル内の第２ＣＴＵの前に位置するようなものであり、第１タイルインデックスの値は、第２タイルインデックスの値よりも小さい。方法１９００のいくつかの実施形態で、サブピクチャ内のＣＴＵの順序は、サブピクチャ内の１つのタイル内のＣＴＵがその１つのタイル内のＣＴＵのラスタスキャンで順序付けられるようなものである。
【0151】
方法１１００～１９００のいくつかの実施形態で、変換を実行することは、ビデオをビットストリームに符号化することを含む。方法１１００～１９００のいくつかの実施形態で、変換を実行することは、ビデオをビットストリームに符号化することを含み、方法は更に、ビットストリームを非一時的なコンピュータ可読記録媒体に格納することを含む。方法１１００～１９００のいくつかの実施形態で、変換を実行することは、ビデオをビットストリームから復号することを含む。
【0152】
いくつかの実施形態で、ビデオ復号化装置は、方法１１００～１９００のいずれか１つ以上について記載されている動作を実装するよう構成されたプロセッサを有する。いくつかの実施形態で、ビデオ符号化装置は、方法１１００～１９００のいずれか１つ以上について記載されている動作を実装するよう構成されたプロセッサを有する。いくつかの実施形態で、コンピュータプログラム製品は命令を記憶しており、命令は、プロセッサによって実行される場合に、プロセッサに、方法１１００～１９００のいずれか１つ以上について記載されている動作を実装させる。いくつかの実施形態で、非一時的なコンピュータ可読記憶媒体は、方法１１００～１９００のいずれか１つ以上について記載されている動作に従って生成されたビットストリームを記憶する。いくつかの実施形態で、非一時的なコンピュータ可読記憶媒体は、プロセッサに方法１１００～１９００のいずれか１つ以上について記載されている動作を実装させる命令を記憶している。いくつかの実施形態で、ビットストリーム生成の方法は、方法１１００～１９００のいずれか１つ以上について記載されている動作に従ってビデオのビットストリームを生成することと、ビットストリームをコンピュータ可読プログラム媒体に格納することとを有する。いくつかの実施形態で、方法、装置、開示されている方法に従って生成されたビットストリーム、又はシステムが、本明細書で記載されている。
【0153】
本明細書中、「ビデオ処理」という用語は、ビデオ符号化、ビデオ復号化、ビデオ圧縮又はビデオ圧縮解除を指すことができる。例えば、ビデオ圧縮アルゴリズムは、ビデオのピクセル表現から対応するビットストリーム表現への変換又はその逆の変換の間に適用され得る。現在のビデオブロックのビットストリーム表現は、例えば、シンタックスによって定義されているような、ビットストリームにおいて同じ場所に配置されているか又は異なる位置に散らばっているかのどちらかであるビットに対応し得る。例えば、マクロブロックは、変換及びコーディングされた誤り残差（error residual）値に関して、またビットストリーム内のヘッダ及び他のフィールドにあるビットを用いて、符号化され得る。更に、変換の間に、デコーダは、上記の解決法で記載されているように、決定に基づいて、いくつかのフィールドの有無を知った上でビットストリームをパースし得る。同様に、エンコーダは、特定のシンタックスフィールドが含まれるべきか否かを決定し、それに応じて、シンタックスフィールドをコーディングされた表現に含めるか又はそれから除くかのどちらによって、コーディングされた表現を生成し得る。
【0154】
本明細書で記載されている開示された及び他の解決法、例、実施形態、モジュール、及び機能動作は、デジタル電子回路で、又は本明細書で開示されている構造及びそれらの構造的同等物を含むコンピュータソフトウェア、ファームウェア、若しくはハードウェアで、あるいは、それらの１つ以上の組み合わせで実装され得る。開示された及び他の実施形態は、１つ以上のコンピュータプログラム製品、つまり、データ処理装置によって実行されるか又はその動作を制御するかのどちらかであるコンピュータ可読媒体で符号化されたコンピュータプログラム命令の１つ以上のモジュール、として実装され得る。コンピュータ可読媒体は、マシン可読記憶デバイス、マシン可読記憶基板、メモリデバイス、マシン可読な伝播信号に影響を与える物質の組成、又はそれらの１つ以上の組み合わせであることができる。「データ処理装置」という用語は、例として、プログラム可能なプロセッサ、コンピュータ、又は複数のプロセッサ若しくはコンピュータを含む、データを処理するための全ての装置、デバイス、及びマシンを包含する。装置は、ハードウェアに加えて、問題となっているコンピュータプログラムのための実行環境を作り出すコード、例えば、プロセッサファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、又はそれらの１つ以上の組み合わせを構成するコードを含むことができる。伝播信号は、人工的に生成された信号、例えば、マシンで生成された電気、光、又は電磁気信号であり、適切な受信器装置への伝送のために情報を符号化するよう生成されている。
【0155】
コンピュータプログラム（プログラム、ソフトウェア、ソフトウェアアプリケーション、スクリプト、又はコードとしても知られる。）は、コンパイル済み又は解釈済みの言語を含む如何なる形式のプログラミング言語でも記述可能であり、それは、スタンドアロンプログラムとして又はコンピューティング環境における使用に適したモジュール、コンポーネント、サブルーチン、若しくは他のユニットとして、を含め、如何なる形式でもデプロイ可能である。コンピュータプログラムは、必ずしもファイルシステムにおけるファイルに対応しない。プログラムは、問題となっているプログラムに専用の単一のファイルで、又は複数の協調したファイル（例えば、１つ以上のモジュール、サブプログラム、又はコードの部分を保存するファイル）で、他のプログラム又はデータ（例えば、マークアップ言語文書で保存された１つ以上のスクリプト）を保持するファイルの部分において保存可能である。コンピュータプログラムは、１つのコンピュータで、あるいは、１つの場所に位置しているか、又は複数の場所にわたって分布しており、通信ネットワークによって相互接続されている複数のコンピュータで、実行されるようデプロイ可能である。
【0156】
本明細書で説明されているプロセス及びロジックフローは、入力データに作用して出力を生成することによって機能を実行するよう１つ以上のコンピュータプログラムを実行する１つ以上のプログラム可能なプロセッサによって実行可能である。プロセス及びロジックフローはまた、専用のロジック回路、例えば、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）又は特定用途向け集積回路（ＡＳＩＣ）によっても実行可能であり、装置は、そのようなものとして実装可能である。
【0157】
コンピュータプログラムの実行に適したプロセッサは、例として、汎用のマイクロプロセッサ及び専用のマイクロプロセッサの両方、並びにあらゆる種類のデジタルコンピュータのいずれか１つ以上のプロセッサを含む。一般に、プロセッサは、リード・オンリー・メモリ若しくはランダム・アクセス・メモリ又はその両方から命令及びデータを読み出すことになる。コンピュータの必須の要素は、命令を実行するプロセッサと、命令及びデータを保存する１つ以上のメモリデバイスとである。一般に、コンピュータはまた、データを保存する１つ以上の大容量記憶デバイス、例えば、磁気、光学磁気ディスク、又は光ディスクを含むか、あるいは、そのような１つ以上の大容量記憶デバイスからのデータの受信若しくはそれへのデータの転送又はその両方のために動作可能に結合されることになる。しかし、コンピュータは、そのようなデバイスを有する必要はない。コンピュータプログラム命令及びデータを保存するのに適したコンピュータ可読媒体は、例として、半導体メモリデバイス、例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、及びフラッシュメモリデバイス；磁気ディスク、例えば、内蔵ハードディスク又はリムーバブルディスク；光学磁気ディスク；並びにＣＤ ＲＯＭ及びＤＶＤ－ＲＯＭディスクを含む全ての形式の不揮発性メモリ、媒体及びメモリデバイスを含む。プロセッサ及びメモリは、専用のロジック回路によって強化されるか、あるいは、それに組み込まれ得る。
【0158】
本明細書は、多数の詳細を含むが、それらは、あらゆる対象の又は請求される可能性があるものの範囲に対する限定としてではなく、むしろ、特定の技術の特定の実施形態に特有であり得る特徴の説明として解釈されるべきである。別々の実施形態に関連して本明細書で説明されている特定の特徴は、単一の実施形態と組み合わせても実装可能である。逆に、単一の実施形態に関連して説明されている様々な特徴はまた、複数の実施形態で別々に、又は何らかの適切なサブコンビネーションで実装可能である。更に、特徴は、特定の組み合わせで動作するものとして先に説明され、更には、そのようなものとして最初に請求されることがあるが、請求されている組み合わせからの１つ以上の特徴は、いくつかの場合に、その組み合わせから削除可能であり、請求されている組み合わせは、サブコンビネーション又はサブコンビネーションの変形に向けられてもよい。
【0159】
同様に、動作は、特定の順序で図面において表されているが、これは、所望の結果を達成するために、そのような動作が示されているその特定の順序で又は順次的な順序で実行されること、あるいは、表されている全ての動作が実行されることを求めている、と理解されるべきではない。更に、本明細書で説明されている実施形態における様々なシステムコンポーネントの分離は、全ての実施形態でそのような分離を求めている、と理解されるべきではない。
【0160】
ほんのわずかの実施及び例が説明されており、他の実施、強化及び変形は、本特許文献で記載及び例示されているものに基づいて行われ得る。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】