特許 7400514 メモリコントローラ及びフラッシュメモリシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-11

(45)【発行日】2023-12-19

(54)【発明の名称】メモリコントローラ及びフラッシュメモリシステム

(51)【国際特許分類】

   G06F 11/10 20060101AFI20231212BHJP

【ＦＩ】

G06F11/10 668

【請求項の数】 6

(21)【出願番号】P 2020019673

(22)【出願日】2020-02-07

(65)【公開番号】P2021125089

(43)【公開日】2021-08-30

【審査請求日】2022-05-31

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100095407

【弁理士】

【氏名又は名称】木村 満

(74)【代理人】

【識別番号】100132883

【弁理士】

【氏名又は名称】森川 泰司

(74)【代理人】

【識別番号】100148149

【弁理士】

【氏名又は名称】渡邉 幸男

(74)【代理人】

【識別番号】100181618

【弁理士】

【氏名又は名称】宮脇 良平

(74)【代理人】

【識別番号】100209794

【弁理士】

【氏名又は名称】三瓶 真弘

(72)【発明者】

【氏名】田窪 謙一

【審査官】坂東 博司

(56)【参考文献】

【文献】特開２００５－２９３５５７（ＪＰ，Ａ）

【文献】特開２００５－１３５５７２（ＪＰ，Ａ）

【文献】特開２０１０－１８２０８７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １１／１０

(57)【特許請求の範囲】

【請求項1】

フラッシュメモリ内の複数の物理ブロックでグループを構成し、前記グループを構成する前記複数の物理ブロックをデータブロックと冗長ブロックとに割り当てるグループ管理手段と、
保存すべきデータを前記データブロックに書き込み、前記保存すべきデータに基づく冗長データを前記データブロックと同一のグループに属する前記冗長ブロックに書き込む書き込み手段と、
を備え、
前記グループ管理手段はさらに、前記データブロックに前記保存すべきデータが全て正常に書き込まれたとき、前記データブロックと同一のグループに属する少なくとも１つの、前記冗長データが書き込まれた前記冗長ブロックを該グループから離脱させて空きブロックとする、
メモリコントローラ。

【請求項2】

前記保存すべきデータが正常に書き込まれていない前記データブロックであるエラーブロックがあるとき、前記エラーブロックが属するグループを構成し少なくとも１の前記冗長ブロックを含む前記複数の物理ブロックに正常に書き込まれたデータに基づいて前記エラーブロックに正常に書き込まれるべきデータを復旧する復旧手段をさらに備え、
前記グループ管理手段はさらに、前記エラーブロックを前記エラーブロックが属するグループから離脱させ、新たな物理ブロックを該グループに追加し、前記新たな物理ブロックを前記データブロックに割り当て、
前記書き込み手段はさらに、前記復旧手段が復旧したデータを前記新たな物理ブロックに書き込む、
請求項１に記載のメモリコントローラ。

【請求項3】

前記グループ管理手段は、２以上の物理ブロックを前記データブロックに割り当て、
前記冗長データは、前記データブロックに割り当てられた前記２以上の物理ブロックのそれぞれに書き込まれるデータをまたいでパリティを求めることにより作成されるパリティデータであり、
前記復旧手段は、前記データブロックに正常に書き込まれたデータと前記冗長ブロックに正常に書き込まれたパリティデータとに基づいて、前記エラーブロックに正常に書き込まれるべきデータを復旧する、
請求項２に記載のメモリコントローラ。

【請求項4】

前記冗長データは、前記データブロックに書き込まれるデータと同一のデータであり、
前記グループ管理手段はさらに、前記保存すべきデータが正常に書き込まれていない前記データブロックであるエラーブロックがあるとき、前記エラーブロックを前記データブロックが属するグループから離脱させ、前記エラーブロックに正常に書き込まれるべきデータと同一の前記冗長データが書き込まれた前記冗長ブロックを前記データブロックに割り当てる、
請求項１に記載のメモリコントローラ。

【請求項5】

前記グループを管理するグループ管理テーブルを格納する記憶手段をさらに備え、
前記グループ管理手段はさらに、前記グループと前記複数の物理ブロックとの対応関係を示す情報と、前記データブロックの割り当てと前記冗長ブロックの割り当てとを示す情報とを前記グループ管理テーブルに書き込み、
前記書き込み手段は、前記グループ管理テーブルを参照して、書き込み対象となる前記データブロックと前記冗長ブロックとを特定する、
請求項１から４のいずれか１項に記載のメモリコントローラ。

【請求項6】

請求項１から５のいずれか１項に記載のメモリコントローラと前記フラッシュメモリとを備えるフラッシュメモリシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、メモリコントローラ及びフラッシュメモリシステムに関する。

【背景技術】

【0002】

フラッシュメモリにデータを書き込むとき、データが正常に書き込まれず誤りを含むデータが書き込まれることがある。また、書き込み時点では正常にデータが書き込まれたものの、その後のデータの読み出し、時間経過などを原因として、書き込まれたデータに誤りが生じてしまうこともある。特に、多数回の読み書き及び消去がされたセルにデータを書き込むとき、当該セルのトンネル酸化膜が劣化しているため、これらの問題が生じやすい。

【0003】

上記の問題に対応するために、データ書き込み時に、誤りを訂正するための誤り訂正符号（ＥＣＣ：Error-Correcting Code）を併せて書き込むことが一般的に行われている。しかし、誤り訂正符号の誤り訂正能力を超えてデータに誤りが生じることもある。

【0004】

特許文献１には、複数のブロックに書き込まれるユーザデータに基づいて作成されるパリティデータをパリティブロックに書き込み、誤り訂正符号による訂正ができないユーザデータがあるとき、パリティブロックからパリティデータを読み出してユーザデータの誤り訂正を行う技術が開示されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２００６－１８３７３号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ここで、データ書き込み時に誤りが生じる可能性は、データ書き込み後のデータの読み出し、時間経過などにより誤りが生じる可能性よりも高い。そのため、データ書き込み時に生じる誤りを訂正するためにはパリティブロックが必要であっても、書き込み後にはパリティブロックが不要となる。そのため、書き込み後においては、パリティブロックが不必要にフラッシュメモリの容量を圧迫する。つまり、特許文献１の技術は、誤り訂正能力は高いものの、容量効率が低いという問題がある。

【0007】

本発明の目的は、上記の事情に鑑み、容量効率がよく誤り訂正能力が高いメモリコントローラ等を提供することにある。

【課題を解決するための手段】

【0008】

上記の目的を達成するため、本発明の第１の観点に係るメモリコントローラは、
フラッシュメモリ内の複数の物理ブロックでグループを構成し、前記グループを構成する前記複数の物理ブロックをデータブロックと冗長ブロックとに割り当てるグループ管理手段と、
保存すべきデータを前記データブロックに書き込み、前記保存すべきデータに基づく冗長データを前記データブロックと同一のグループに属する前記冗長ブロックに書き込む書き込み手段と、
を備え、
前記グループ管理手段はさらに、前記データブロックに前記保存すべきデータが全て正常に書き込まれたとき、前記データブロックと同一のグループに属する少なくとも１つの、前記冗長データが書き込まれた前記冗長ブロックを該グループから離脱させて空きブロックとする。

【0009】

前記メモリコントローラは、
前記保存すべきデータが正常に書き込まれていない前記データブロックであるエラーブロックがあるとき、前記エラーブロックが属するグループを構成し少なくとも１の前記冗長ブロックを含む前記複数の物理ブロックに正常に書き込まれたデータに基づいて前記エラーブロックに正常に書き込まれるべきデータを復旧する復旧手段をさらに備え、
前記グループ管理手段はさらに、前記エラーブロックを前記エラーブロックが属するグループから離脱させ、新たな物理ブロックを該グループに追加し、前記新たな物理ブロックを前記データブロックに割り当て、
前記書き込み手段はさらに、前記復旧手段が復旧したデータを前記新たな物理ブロックに書き込む、
ものであってもよい。

【0010】

前記メモリコントローラは、
前記グループ管理手段は、２以上の物理ブロックを前記データブロックに割り当て、
前記冗長データは、前記データブロックに割り当てられた前記２以上の物理ブロックのそれぞれに書き込まれるデータをまたいでパリティを求めることにより作成されるパリティデータであり、
前記復旧手段は、前記データブロックに正常に書き込まれたデータと前記冗長ブロックに正常に書き込まれたパリティデータとに基づいて、前記エラーブロックに正常に書き込まれるべきデータを復旧する、
ものであってもよい。

【0011】

前記メモリコントローラは、
前記冗長データは、前記データブロックに書き込まれるデータと同一のデータであり、
前記グループ管理手段はさらに、前記保存すべきデータが正常に書き込まれていない前記データブロックであるエラーブロックがあるとき、前記エラーブロックを前記データブロックが属するグループから離脱させ、前記エラーブロックに正常に書き込まれるべきデータと同一の前記冗長データが書き込まれた前記冗長ブロックを前記データブロックに割り当てる、
ものであってもよい。

【0012】

前記メモリコントローラは、
前記グループを管理するグループ管理テーブルを格納する記憶手段をさらに備え、
前記グループ管理手段はさらに、前記グループと前記複数の物理ブロックとの対応関係を示す情報と、前記データブロックの割り当てと前記冗長ブロックの割り当てとを示す情報とを前記グループ管理テーブルに書き込み、
前記書き込み手段は、前記グループ管理テーブルを参照して、書き込み対象となる前記データブロックと前記冗長ブロックとを特定する、
ものであってもよい。

【0013】

上記の目的を達成するため、本発明の第２の観点に係るフラッシュメモリシステムは、前記メモリコントローラと前記フラッシュメモリとを備える。

【発明の効果】

【0014】

本発明によれば、容量効率がよく誤り訂正能力が高いメモリコントローラ等を提供できる。

【図面の簡単な説明】

【0015】

【図1】本発明の実施の形態に係るフラッシュメモリシステムの構成を示すブロック図である。

【図2】本発明の実施の形態に係るフラッシュメモリのブロック構成の一例を示す図である。

【図3】本発明の実施の形態１に係るメモリコントローラにより構成されるグループの一例を示す図である。

【図4】本発明の実施の形態１に係るメモリコントローラによるデータ書き込みの概要を示す図である。

【図5】本発明の実施の形態１に係るメモリコントローラによるデータ復旧の概要を示す図である。

【図6】本発明の実施の形態１に係るメモリコントローラによる冗長ブロック離脱の概要を示す図である。

【図7】本発明の実施の形態１に係るメモリコントローラの制御回路の機能的構成を示すブロック図である。

【図8】本発明の実施の形態１に係るグループ管理テーブルの一例を示す図である。

【図9】本発明の実施の形態１に係るメモリコントローラによるデータ保存の動作の一例を示すフローチャートである。

【図10】本発明の実施の形態２に係るメモリコントローラにより構成されるグループの一例を示す図である。

【図11】本発明の実施の形態２に係るメモリコントローラによるパリティデータ作成の概要を示す図である。

【図12】本発明の実施の形態２に係るメモリコントローラによる冗長ブロック離脱の概要を示す図である。

【図13】本発明の実施の形態３に係るメモリコントローラの制御回路の機能的構成を示すブロック図である。

【図14】本発明の実施の形態３に係るメモリコントローラにより構成されるグループの一例を示す図である。

【図15】本発明の実施の形態３に係るメモリコントローラによるデータ書き込みの概要を示す図である。

【図16】本発明の実施の形態３に係るメモリコントローラによる冗長ブロックからデータブロックへの再割り当ての概要を示す図である。

【図17】本発明の実施の形態３に係るメモリコントローラによる再割り当てにより生じるグループ管理テーブルの変化の一例を示す図である。

【図18】本発明の実施の形態３に係るメモリコントローラによるデータ保存の動作の一例を示すフローチャートである。

【発明を実施するための形態】

【0016】

以下、図面を参照しながら、本発明の実施の形態に係るメモリコントローラ及びフラッシュメモリシステムを説明する。各図面においては、同一又は同等の部分に同一の符号を付す。

【0017】

（実施の形態１）
図１を参照しながら、実施の形態１に係るフラッシュメモリシステム１を説明する。

【0018】

フラッシュメモリシステム１は、フラッシュメモリ２とメモリコントローラ１０とを備える。フラッシュメモリシステム１は、ホストシステム３に接続されている。フラッシュメモリシステム１は、例えばＳＳＤ（Solid State Drive）、ｅＭＭＣ（embedded Multi Media Card）などである。フラッシュメモリシステム１は、ホストシステム３の二次記憶装置として使用される。フラッシュメモリシステム１は、本発明に係るフラッシュメモリシステムの一例である。

【0019】

フラッシュメモリ２は、１以上のフラッシュメモリチップから構成される。フラッシュメモリ２は、実施の形態１においてはＮＡＮＤ型フラッシュメモリである。ＮＡＮＤ型のフラッシュメモリ２は、ページ単位でデータの書き込み及び読み出しを行い、複数ページにて構成されるブロック単位でデータの消去を行う。フラッシュメモリ２は、本発明に係るフラッシュメモリの一例である。

【0020】

図２を参照しながら、フラッシュメモリ２のブロック構成の一例を説明する。図２では、１つのブロックが６４ページにて構成される。１ページは、４セクタ（２０４８バイト）のデータ領域ＡＤと６４バイトの冗長領域ＡＲとから構成される。データ領域ＡＤにはデータが書き込まれ、冗長領域ＡＲにはページの管理に関する情報が書き込まれる。特に、冗長領域ＡＲには、データ領域ＡＤに書き込まれたデータに生じる誤りを訂正するための誤り訂正符号が書き込まれる。誤り訂正符号は、例えばリードソロモン符号、低密度パリティ検査符号（ＬＤＰＣ符号：Low-Density Parity-Check code）などである。ただし、フラッシュメモリ２に生じる誤りは、データ書き込み時に特に発生しやすく、誤り訂正符号による訂正ができないほどに誤りが生じることも想定される。なお、各ページの記憶領域に、１セクタ（５１２バイト）のデータ領域ＡＤと１６バイトの冗長領域ＡＲが、データ領域ＡＤ、冗長領域ＡＲ、データ領域ＡＤ、冗長領域ＡＲ・・・という順番で交互に割り当てられる場合もある。

【0021】

なお、一般に、フラッシュメモリのページとブロックは、それぞれ物理ページ、物理ブロックとも呼ばれる。これは、ホストシステムがデータを取り扱うときの単位である論理ページ及び論理ブロックと区別するためである。但し、以下の説明では、フラッシュメモリ２の物理ページ又は物理ブロックに対するデータの書き込み、読み出し又は消去において、物理ページ及び物理ブロックをそれぞれページ及びブロックと表現することがある。

【0022】

再び図１を参照する。メモリコントローラ１０は、ホストシステム３と通信し、フラッシュメモリ２を制御する。メモリコントローラ１０は、ホストシステム３から書き込み要求があったとき、ホストシステム３から受信したデータをフラッシュメモリ２に書き込み、ホストシステム３から読み出し要求があったとき、データをフラッシュメモリ２から読み出してホストシステム３に送信する。詳細は後述するが、メモリコントローラ１０により高い誤り訂正能力を容量効率よく実現できる。メモリコントローラ１０の構成の詳細については後述する。メモリコントローラ１０は、本発明に係るメモリコントローラの一例である。

【0023】

ホストシステム３は、フラッシュメモリシステム１を二次記憶装置として使用するホストシステムである。ホストシステム３は、例えばパーソナルコンピュータ、スマートフォンなどである。

【0024】

次に、理解を容易にするため、図３～図５を参照して具体例を示しながら、メモリコントローラ１０によるフラッシュメモリ制御方法を概略的に説明する。

【0025】

まず、図３に示すように、メモリコントローラ１０は、フラッシュメモリ２の複数のブロックでグループを構成する。図３では、４つのブロックでグループＧ１が構成されている。また、メモリコントローラ１０は、グループを構成する複数のブロックを、データブロックと冗長ブロックとに割り当てる。データブロックは、保存すべきデータが書き込まれるブロックである。冗長ブロックは、データブロックに生じる誤りを訂正するための冗長データが書き込まれるブロックである。図３では、グループＧ１の各ブロックのうち３つのブロックがデータブロックＢＤ１,ＢＤ２及びＢＤ３に割り当てられ、１つのブロックが冗長ブロックＢＲ１に割り当てられている。実施の形態１では、図３に示すように、１つのグループにデータブロックが３つ、冗長ブロックが１つ割り当てられる場合について説明する。

【0026】

次に、図４を参照しながら、メモリコントローラ１０によるデータ書き込みの概要を説明する。まず、図４の（１）に示すように、メモリコントローラ１０は、保存すべきデータであるデータＤ１，Ｄ２及びＤ３をページ単位で準備し、ページ単位でパリティデータＰ１を作成する。保存すべきデータとは、基本的にはホストシステム３から書き込み要求がされたデータであるが、そのほかにフラッシュメモリ２の管理の都合により保存すべきデータも生じうる。データＤ１，Ｄ２及びＤ３は、それぞれデータブロックＢＤ１,ＢＤ２及びＢＤ３に書き込まれるページ単位のデータであり、パリティデータＰ１は冗長ブロックＢＲ１に書き込まれるページ単位のデータである。メモリコントローラ１０は、データＤ１，Ｄ２及びＤ３に基づいてパリティを算出してパリティデータＰ１を作成する。データＤ１，Ｄ２及びＤ３の３ページ分のデータに基づいて算出されるパリティは、例えば、データＤ１の各ビット列とデータＤ２の各ビット列とデータＤ３の各ビット列との排他的論理和（ＸＯＲ）を算出することにより得られる水平パリティである。つまり、パリティは、データブロックＢＤ１,ＢＤ２及びＢＤ３内のそれぞれのページに書き込まれるデータをまたいで排他的論理和を算出することにより求められる。

【0027】

次に、図４の（２）に示すように、メモリコントローラ１０は、ページ単位のデータであるデータＤ１，Ｄ２及びＤ３をデータブロックＢＤ１,ＢＤ２及びＢＤ３内のページにそれぞれ書き込み、３ページ分のデータに基づいて算出されたパリティデータＰ１を冗長ブロックＢＲ１内のページに書き込む。このとき、各ブロックの各ページには、当該ページに書き込まれるデータに対応する誤り訂正符号も書き込まれる。データＤ１，Ｄ２及びＤ３並びにそれらのデータに基づいて算出されたパリティデータＰ１は、データブロックＢＤ１,ＢＤ２及びＢＤ３並びに冗長ブロックＢＲ１内の同一番号のページに書き込まれる。つまり、データブロックＢＤ１,ＢＤ２及びＢＤ３内のページ１にそれぞれ書き込まれる３ページ分のデータに基づいたパリティデータは冗長ブロックＢＲ１内のページ１に書き込まれる。同様に、３個のデータブロック内のページ２にそれぞれ書き込まれる３ページ分のデータに基づいたパリティデータは冗長ブロック内のページ２に書き込まれ、以下同様の組み合わせでデータとパリティデータが書き込まれる。

【0028】

この後、メモリコントローラ１０は、データブロックＢＤ１,ＢＤ２及びＢＤ３のそれぞれに正常にデータが書き込まれたか否かを判定する。具体的には、メモリコントローラ１０は、まず、各データブロックの各ページに書き込まれたデータ及び対応する誤り訂正符号を読み込む。そして、メモリコントローラ１０は、各データブロックについて、当該データブロックの全てのページについてデータに誤りがないとき又はデータに誤りはあるが誤り訂正符号により誤りを訂正できるときは、当該データブロックに正常にデータが書き込まれたと判定し、少なくとも１つのページについてデータに誤りがあり且つ誤り訂正符号による訂正ができないとき（つまり、誤り訂正符号の誤り訂正能力を超える誤りが生じているとき）は、当該データブロックには正常にデータが書き込まれていないと判定する。

【0029】

図５を参照しながら、いずれかのデータブロックに正常にデータが書き込まれていない場合のメモリコントローラ１０の動作の概要を説明する。図５では、データブロックＢＤ２には正常にデータが書き込まれておらず、データブロックＢＤ１，ＢＤ３及び冗長ブロックＢＲ１には正常にデータが書き込まれている。正常にデータが書き込まれていないデータブロックを、以下ではエラーブロックという。まず、図５の（１）に示すように、メモリコントローラ１０は、エラーブロックであるデータブロックＢＤ２をグループＧ１から離脱させる。

【0030】

次に、図５の（２）に示すように、メモリコントローラ１０は、新たなブロックをグループＧ１に追加し、データブロックに割り当てる（このブロックをデータブロックＢＤ４とする）。

【0031】

次に、図５の（３）に示すように、メモリコントローラ１０は、正常にデータが書き込まれたデータブロックＢＤ１，ＢＤ３及び冗長ブロックＢＲ１からデータを読み出し、エラーブロックであるデータブロックＢＤ２に本来書き込まれるべきデータを復旧する。具体的には、冗長ブロックＢＲ１に書き込まれたパリティデータが水平パリティである場合、データブロックＢＤ１，ＢＤ３及び冗長ブロックＢＲ１のそれぞれから読み出した３ページ分のデータの排他的論理和を算出することにより、エラーブロックであるデータブロックＢＤ２に本来書き込まれるべき１ページ分のデータを復旧できる。つまり、データブロックＢＤ２へのデータ書き込み時に誤り訂正符号の誤り訂正能力を超える誤りが発生しても、冗長ブロックＢＲ１を利用して誤り訂正をすることができる。

【0032】

メモリコントローラ１０は、新たなデータブロックＢＤ４に復旧したデータをページ単位で書き込む。また、メモリコントローラ１０は、データブロックＢＤ２内の各ページに書き込まれたデータのうち、正常に書き込まれたデータについては、そのままのデータをページ単位で新たなデータブロックＢＤ４に書き込む。そしてメモリコントローラ１０は、データブロックＢＤ４に正常にデータが書き込まれたか否かを判定する。データブロックＢＤ４にも正常にデータが書き込まれなかった場合、メモリコントローラ１０は、再度図５に示す動作を繰り返す。データブロックＢＤ４に正常にデータが書き込まれた場合、メモリコントローラ１０は、次に述べる図６に示す動作を行う。

【0033】

図６を参照しながら、全てのデータブロックに正常にデータが書き込まれた場合のメモリコントローラ１０の動作の概要を説明する。このとき、図６に示すように、メモリコントローラ１０は、冗長ブロックＢＲ１をグループＧ１から離脱させる。グループＧ１から離脱した冗長ブロックＢＲ１は、データ保存のために使用されていない空きブロックとなる。

【0034】

以上、メモリコントローラ１０によるフラッシュメモリ制御方法を概略的に説明した。メモリコントローラ１０によれば、保存すべきデータの書き込み時に生じる誤りが誤り訂正符号の誤り訂正能力を超えても、冗長ブロックを利用して誤り訂正をすることができるので、高い誤り訂正能力を実現できる。また、保存すべきデータが全て正常に書き込まれたときには、冗長ブロックをグループから離脱させるので、フラッシュメモリ２の空き容量を確保でき、容量効率がよい。

【0035】

なお、１グループあたりのデータブロックの数及び冗長ブロックの数は、データの復旧能力と容量効率とのバランスを考慮して定められる。例えば、冗長ブロックの数が１であるとき、１グループあたりのデータブロックの数が多いほど容量効率はよくなる。しかし、１グループあたりのデータブロックの数が多いほど、１グループあたりのエラーブロックの発生率が高くなるので、データの復旧能力は低くなる。冗長ブロックの数より多くのエラーブロックが発生すると、データの復旧ができなくなるからである。なお、データの復旧はページ単位で行われるため、組み合わせられているページにおいて、正常にデータが書き込まれていないページの数が冗長ブロックの数より多くなければ、データを復旧することができる。

【0036】

再び図１を参照し、メモリコントローラ１０の構成を説明する。メモリコントローラ１０は、メモリインタフェース１１と制御回路１２とＲＡＭ１３とＲＯＭ１４とホストインタフェース１５とを備える。

【0037】

メモリインタフェース１１は、フラッシュメモリ２と通信するためのインタフェースである。メモリインタフェース１１は、例えばＯＮＦＩ（Open NAND Flash Interface）規格に準拠したメモリインタフェースである。

【0038】

制御回路１２は、ホストインタフェース１５を介してホストシステム３とデータの送受信をし、メモリインタフェース１１を介してフラッシュメモリ２を制御する。制御回路１２は、ＣＰＵ（Central Processing Unit：中央演算装置）と周辺回路とを備える。ＣＰＵがＲＯＭ１４に格納された制御プログラムを読み込んで実行することにより、後述の各機能部の機能が実現される。

【0039】

ＲＡＭ１３は、前述の制御プログラムをＣＰＵが実行するために必要な作業用データ、ホストシステム３から受信したデータ、フラッシュメモリ２から読み込んだデータなどを一時的に格納する。つまり、ＲＡＭ１３はバッファメモリとして機能する。ＲＡＭ１３は特に、後述のグループ管理テーブルを格納する。ＲＡＭ１３は例えば、ＳＲＡＭ（Static Random Access Memory）、ＤＲＡＭ（Dynamic Random Access Memory）などの、高速にアクセス可能な揮発性メモリである。ＲＡＭ１３は、本発明に係る記憶手段の一例である。

【0040】

ＲＯＭ１４は、前述の制御プログラムを格納する。ＲＯＭ１４は、例えばＰＲＯＭ（Programmable Read-Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）などである。

【0041】

ホストインタフェース１５は、ホストシステム３と通信するためのインタフェースである。ホストインタフェース１５は、例えばＳＡＴＡ（Serial Advanced Technology Attachment）規格に準拠したインタフェース、又はＮＶＭｅ（Non-Volatile Memory Express）規格に準拠したインタフェースなどである。

【0042】

図７を参照しながら、制御回路１２のＣＰＵがＲＯＭ１４に格納された制御プログラムを読み込んで実行することにより実現される制御回路１２の各機能部を説明する。制御回路１２は、機能的構成として、データ準備部１２１とグループ管理部１２２と冗長データ作成部１２３と書き込み部１２４とリードチェック部１２５と復旧部１２６とを備える。

【0043】

データ準備部１２１は、前述の図４に示すように、各ブロックに保存すべきデータをページ単位で準備する。そして、ブロック内の各ページにページ単位のデータが後述の書き込み部１２４により順次書き込まれる。例えば、データ準備部１２１は、ホストシステム３から書き込み要求があったデータ（ホストシステム３から受信したデータ）を、ページ単位で区切ってＲＡＭ１３に格納することにより、保存すべきデータをページ単位で準備する。そのほか、ホストシステム３からのデータではないものの、管理の都合上新たにフラッシュメモリ２に書き込むべきデータが生じた場合には、当該データをページ単位で準備する。

【0044】

グループ管理部１２２は、フラッシュメモリ２内の複数のブロックでグループを構成し、グループを構成する複数のブロックをデータブロックと冗長ブロックとに割り当てる。具体的には、前述の図３に示すように、グループ管理部１２２は、フラッシュメモリ２内の４つのブロックで１つのグループを構成し、グループを構成する４つのブロックを３つのデータブロックと１つの冗長ブロックとに割り当てる。また、グループ管理部１２２は、前述の図６に示すように、グループ内の全てのデータブロックに正常にデータが書き込めたとき、当該グループに属する冗長ブロックをグループから離脱させる。また、グループ管理部１２２は、前述の図５に示すように、グループ内のデータブロックにエラーブロックがあるとき、当該エラーブロックをグループから離脱させ、新たなブロックをグループに追加してデータブロックに割り当てる。グループ管理部１２２は、本発明に係るグループ管理手段の一例である。

【0045】

また、グループ管理部１２２は、ＲＡＭ１３に格納されたグループ管理テーブルに、グループとブロックとの対応関係を示す情報と、データブロック及び冗長ブロックの割り当てを示す情報とを書き込む。グループ管理テーブルは、例えば図８に示すものとなる。図８に示す各行がそれぞれのグループを示す。例えば、図８に示すグループ管理テーブルから、ブロックａ，ｂ，ｆ及びｄが１つのグループを構成していることがわかり、ブロックａ，ｂ及びｆがデータブロックに割り当てられ、ブロックｄが冗長ブロックに割り当てられていることがわかる。グループ管理部１２２は、このような形式でグループ管理テーブルに書き込むことにより、グループとブロックとの対応関係を示す情報と、データブロック及び冗長ブロックの割り当てを示す情報とをグループ管理テーブルに書き込む。

【0046】

冗長データ作成部１２３は、前述の図４に示すように、各データブロック内のページに書き込まれるデータをまたいでパリティを求め、冗長データであるパリティデータを作成する。前述のとおり、例えば、冗長データ作成部１２３は、各データブロック内のページに書き込まれるデータの排他的論理和を算出して得られる水平パリティをパリティデータとする。各データブロック内のページに書き込まれるデータは、データ準備部１２１がページ単位で準備した保存すべきデータであるので、冗長データ作成部１２３は、保存すべきページ単位のデータに基づいてページ単位のパリティデータ（冗長データ）を作成する、といえる。

【0047】

書き込み部１２４は、前述の図４に示すように、データ準備部１２１がページ単位で準備したデータを同一のグループに属する各データブロック内のページに書き込み、冗長データ作成部１２３が作成したパリティデータを上記のグループに属する冗長ブロック内のページに書き込む。また、書き込み部１２４は、前述の図５に示すように、後述の復旧部１２６が復旧したデータを、グループ管理部１２２が新たに上記のグループに割り当てたデータブロック内のページに書き込む。また、書き込み部１２４は、ＲＡＭ１３に格納されたグループ管理テーブルを参照して、データの書き込み対象となるデータブロックと冗長ブロックとを特定する。書き込み部１２４は、本発明に係る書き込み手段の一例である。

【0048】

リードチェック部１２５は、書き込み部１２４によりデータが書き込まれたブロックについて、正常にデータが書き込まれたか否かを判定する。具体的には、まず、リードチェック部１２５は、ブロックからページ単位でデータ及び対応する誤り訂正符号を読み込む。そして、リードチェック部１２５は、全てのページについてデータに誤りがないとき又はデータに誤りはあるが誤り訂正符号により誤りを訂正できるときは、当該ブロックに正常にデータが書き込まれたと判定し、データに誤りがあり且つ誤り訂正符号による訂正ができないときは、当該ブロックには正常にデータが書き込まれていないと判定する。以下、リードチェック部１２５がブロックからデータを読み込んで正常にデータが書き込まれたか否かを判定することを、「リードチェックする」という。

【0049】

復旧部１２６は、前述の図５に示すように、エラーブロックと同一のグループに属する他のデータブロックに正常に書き込まれたデータと、当該グループに属する冗長ブロックに正常に書き込まれたパリティデータとに基づいて、エラーブロックに正常に書き込まれるべきデータをページ単位で復旧する。つまり、復旧部１２６は、エラーブロックが属するグループを構成する複数のブロックに正常に書き込まれたデータに基づいて、エラーブロックに正常に書き込まれるべきデータをページ単位で復旧する、といえる。復旧部１２６は、本発明に係る復旧手段の一例である。

【0050】

次に、図９を参照しながら、メモリコントローラ１０によるデータ保存の動作の一例を説明する。図９に示す動作は、例えば制御回路１２のＣＰＵがＲＯＭ１４に格納された制御プログラムを読み込んで実行し、起動時に行われるべき処理が終了した後に開始される。なお、実際のデータ保存の動作は、ホストシステム３から書き込み要求があったときに（ホストシステム３から書き込みコマンドを受け取ったときに）開始される。

【0051】

メモリコントローラ１０の制御回路１２のグループ管理部１２２は、フラッシュメモリ２内の複数のブロックでグループを構成し、グループを構成する複数のブロックをデータブロックと冗長ブロックとに割り当てる（ステップＳ１０１）。また、このとき、グループ管理部１２２は、グループ管理テーブルに、グループとブロックとの対応関係を示す情報と、データブロック及び冗長ブロックの割り当てを示す情報とを書き込む。

【0052】

制御回路１２のデータ準備部１２１は、保存すべきデータを準備する（ステップＳ１０２）。前述のとおり、データ準備部１２１は、各ブロックに保存すべきデータをページ単位で準備する。

【0053】

制御回路１２の冗長データ作成部１２３は、ステップＳ１０２にて準備したページ単位のデータをまたいでパリティを算出し、冗長データであるパリティデータを作成する（ステップＳ１０３）。

【0054】

制御回路１２の書き込み部１２４は、ステップＳ１０２にてページ単位で準備したデータを各データブロック内のページに書き込み、ステップＳ１０３にて作成したパリティデータを冗長ブロック内のページに書き込むことにより、グループ内の各ブロック内のページにデータを書き込む（ステップＳ１０４）。

【0055】

制御回路１２は、各ブロック内の全てのページにデータが書き込まれるまで（ステップＳ１０５：Ｎｏ）、ステップＳ１０２～ステップＳ１０４の動作を繰り返す。

【0056】

各ブロック内の全てのページにデータが書き込まれると（ステップＳ１０５：Ｙｅｓ）、制御回路１２のリードチェック部１２５は、ステップＳ１０４にてデータが書き込まれたデータブロックについてリードチェックを行い、データブロックにエラーブロックがあるか否かを判定する（ステップＳ１０６）。

【0057】

エラーブロックがあるとき（ステップＳ１０６：Ｙｅｓ）、グループ管理部１２２は、当該エラーブロックをグループから離脱させる（ステップＳ１０７）。

【0058】

グループ管理部１２２は、新たなブロックをグループに追加してデータブロックに割り当てる（ステップＳ１０８）。

【0059】

なお、ステップＳ１０７及びステップＳ１０８において、グループ管理部１２２は、上記の離脱及び追加に対応してグループ管理テーブルを更新する。

【0060】

制御回路１２の復旧部１２６は、他のデータブロックに正常に書き込まれたデータと、冗長ブロックに正常に書き込まれたパリティデータとに基づいて、エラーブロックに正常に書き込まれるべきデータをページ単位で復旧する（ステップＳ１０９）。

【0061】

書き込み部１２４は、エラーブロック内の各ページに書き込まれたデータのうち、正常に書き込まれたデータについては、そのままのデータを、正常に書き込まれていないデータについては、ステップＳ１０９にて復旧したデータを、ステップＳ１０８にてグループに追加されデータブロックに割り当てられた新たなブロック内のページに書き込む（ステップＳ１１０）。

【0062】

制御回路１２は、新たなブロック内の全てのページにデータが書き込まれるまで（ステップＳ１１１：Ｎｏ）、ステップＳ１０９及びステップＳ１１０の動作を繰り返す。

【0063】

新たなブロック内の全てのページにデータが書き込まれると（ステップＳ１１１：Ｙｅｓ）、ステップＳ１０６に戻り、リードチェック部１２５はステップＳ１１０にてデータが書き込まれた新たなブロックをリードチェックし、エラーブロックがあるか否か判定する（つまり、当該新たなブロックがエラーブロックであるか否か判定する）。

【0064】

エラーブロックがないとき（ステップＳ１０６：Ｎｏ）、グループ管理部１２２は、冗長ブロックをグループから離脱させる（ステップＳ１１２）。そして制御回路１２は、ステップＳ１０１からの動作を繰り返す。

【0065】

なお、上記の説明は、正常にデータが書き込まれていないページが組み合わせられたページ内に２以上存在しないことを前提としている。正常にデータが書き込まれていないページが組み合わせられたページ内に２以上存在する場合は、データを復旧することができないので、制御回路１２は、例えば、致命的なエラーが生じたことを示す情報をホストシステム３に通知する。

【0066】

以上、実施の形態１に係るフラッシュメモリシステム１を説明した。実施の形態１に係るフラッシュメモリシステム１によれば、フラッシュメモリ内の複数のブロックでグループを構成し、グループを構成する複数のブロックをデータブロックと冗長ブロックとに割り当て、データブロック内のページにデータを書き込むときに、併せてパリティデータ（冗長データ）を冗長ブロック内のページに書き込む。そのため、ページ単位でパリティデータ（冗長データ）を利用した誤り訂正をすることができるので、高い誤り訂正能力を実現できる。さらに、データが正常に書き込めたときには、冗長ブロックをグループから離脱させることにより、フラッシュメモリ２の空き容量を確保することができる。したがって、実施の形態１に係るフラッシュメモリシステム１によれば、容量効率よく高い誤り訂正能力を実現できる。

【0067】

なお、上記の説明では、ページ単位でパリティデータ（冗長データ）を作成し、そのパリティデータ（冗長データ）によりページ単位でデータ復旧を行ったが、そのパリティデータ（冗長データ）の作成とデータ復旧は、誤り訂正符号による誤り訂正が行われるデータサイズ単位で行われてもよい。なお、誤り訂正符号の生成及び誤り訂正符号による誤り訂正は、５１２バイト（１セクタ）単位、１０２４バイト（２セクタ）単位又は、２０４８バイト（４セクタ）単位等で行われてもよい。例えば、１ページに８セクタのデータが書き込まれるフラッシュメモリにおいて、２セクタ単位で誤り訂正符号の生成及び誤り訂正符号による誤り訂正を行う場合、パリティデータ（冗長データ）の作成とデータ復旧も２セクタ単位で行われる。つまり、データブロック内の各ページに書き込まれるデータを４分割したデータサイズで、パリティデータ（冗長データ）の作成とデータ復旧が行われる。

【0068】

（実施の形態１の変形例）
実施の形態１では、１つのグループにつきデータブロックを３つ割り当てるものとしたが、割り当てるデータブロックの数は２以上であればいずれでもよい。グループに割り当てるデータブロックの数によらず、パリティデータは、各データブロックに書き込むべきデータをまたいでパリティを求めることにより作成される。

【0069】

（実施の形態２）
実施の形態１に係るフラッシュメモリシステム１では、１つのグループにつき冗長ブロックを１つ割り当てるものとした。一方、以下に説明する実施の形態２に係るフラッシュメモリシステム１は、１つのグループにつき冗長ブロックを２つ割り当てる点が実施の形態１と異なる。実施の形態２に係るフラッシュメモリシステム１は、例えば、冗長ブロックが１つのみでは書き込み時に生じる誤りについての誤り訂正能力が不足するほどに誤りが発生しやすい特性を有するフラッシュメモリ２を制御する場合に好適である。

【0070】

実施の形態２に係るフラッシュメモリシステム１の各構成は、図１及び図７に示すものと同様であるため、詳細な説明を省略する。動作についても実施の形態１と概ね同様であるため説明を省略する。以下では、実施の形態１と異なる点の概要を説明する。

【0071】

図１０に示すように、グループ管理部１２２は、１つのグループに３つのデータブロックと２つの冗長ブロックとを割り当てる。図１０に示す例では、グループＧ１の各ブロックのうち３つのブロックがデータブロックＢＤ１,ＢＤ２及びＢＤ３に割り当てられ、２つのブロックが冗長ブロックＢＲ１及びＢＲ２に割り当てられている。

【0072】

図１１に示すように、冗長データ作成部１２３は、各データブロックに書き込むべきデータをまたいで２種類のパリティを算出することにより、２種類のパリティデータを作成する。図１１に示す例では、データブロックＢＤ１,ＢＤ２及びＢＤ３に書き込むべきデータＤ１，Ｄ２及びＤ３をまたいで水平パリティ及びガロアパリティを算出することにより、パリティデータＰ１及びＰ２を作成する。水平パリティは、実施の形態１でも述べたとおり、各データをまたいだ排他的論理和により算出される。ガロアパリティは、ガロア体におけるガロア演算を、各データをまたいで適用することにより算出される。パリティデータＰ１及びＰ２は、書き込み部１２４により、それぞれ冗長ブロックＢＲ１及びＢＲ２に書き込まれる。

【0073】

書き込み後のデータブロックにエラーブロックがあるときの再割り当て及びデータの復旧については、概ね実施の形態１と同様である。ただし、実施の形態２では、２つの冗長ブロックに２種類のパリティデータが書き込まれているため、データブロックのうち２つがエラーブロックであっても、復旧部１２６は、他のデータブロックに書き込まれたデータと２種類のパリティデータとに基づいてデータを復旧できる。

【0074】

書き込み後のデータブロックにエラーブロックがないとき、図１２に示すように、グループ管理部１２２は、２つの冗長ブロックのうち一方をグループから離脱させる。書き込み後にも冗長ブロックを１つグループに残すことにより、のちにデータブロックがエラーブロックとなってしまった場合にもデータを復旧することが可能となる。図１２に示す例では、グループ管理部１２２は、ガロアパリティが書き込まれた冗長ブロックＢＲ２をグループＧ１から離脱させている。ガロアパリティを使用したデータの復旧は、水平パリティを使用したデータの復旧と比べて処理負担が大きいため、ガロアパリティが書き込まれた冗長ブロックを優先的に離脱させることが好ましい。

【0075】

以上、実施の形態２に係るフラッシュメモリシステム１を説明した。実施の形態２に係るフラッシュメモリシステム１によれば、実施の形態１の場合と同様に、高い誤り訂正能力を実現できる。また、実施の形態１の場合と異なり、書き込み後にも冗長ブロックをグループに１つ残すので、のちにデータブロックがエラーブロックとなってしまった場合にもデータを復旧することが可能となる。また、書き込み後には冗長ブロックを１つ離脱させるので、フラッシュメモリ２の空き容量を確保することができる。したがって、実施の形態２に係るフラッシュメモリシステム１によれば、実施の形態１の場合と同様に、容量効率よく高い誤り訂正能力を実現できる。特に、実施の形態２に係るフラッシュメモリシステム１は、誤りが発生しやすい特性を有するフラッシュメモリ２を制御する場合において好適である。

【0076】

（実施の形態２の変形例）
実施の形態２では、書き込み後に冗長ブロックを１つグループに残すものとしたが、全ての冗長ブロックをグループから離脱させてもよい。この変形例は、例えば、フラッシュメモリ２の特性が、書き込み時に生じる誤りについては冗長ブロック１つでは誤り訂正能力が不足するものの、書き込みののちに生じる誤りについては冗長ブロックがなくとも誤り訂正符号のみで誤り訂正能力が足りるような特性である場合に好適である。

【0077】

実施の形態２では、割り当てる冗長ブロックの数を２としたが、３以上であってもよい。このとき、３種類以上のパリティデータが必要となるが、例えば、ガロア演算の方法を複数用意することにより複数種類のガロアパリティを算出できるので、３種類以上のパリティデータを作成することができる。

【0078】

また、実施の形態１の変形例と同様、実施の形態２においても、割り当てるデータブロックの数は２以上であればいずれでもよい。

【0079】

（実施の形態３）
実施の形態１及び２においては、冗長データは、データブロックに書き込まれる各データをまたいでパリティを算出することにより作成されるパリティデータであった。一方、以下に説明する実施の形態３においては、冗長データはパリティデータではなく、データブロックに書き込まれるデータと同一のデータである。

【0080】

実施の形態３においては、図１４に示すように、１つのグループには１つのデータブロックと１以上の冗長ブロックとが割り当てられる。図１４では、１つのグループＧ１に１つのデータブロックＢＤ１と２つの冗長ブロックＢＲ１及びＢＲ２とが割り当てられている。１つのグループに割り当てられる冗長ブロックの数は１以上であればいずれでもよいが、書き込み時に生じる誤りについての誤り訂正能力が十分となることが好ましい。したがって、割り当てられる冗長ブロックの数は、例えばフラッシュメモリ２の特性に基づいて定められる。

【0081】

実施の形態３に係るフラッシュメモリシステム１の構成は、概ね図１に示すものと同様であるが、図１３に示すように、制御回路１２の機能的構成が実施の形態１と異なる。実施の形態３に係る制御回路１２は、冗長データ作成部１２３及び復旧部１２６を備えず、グループ管理部１２２に代えてグループ管理部１２２Ａを備え、書き込み部１２４に代えて書き込み部１２４Ａを備える点が実施の形態１と異なる。

【0082】

書き込み部１２４Ａは、図１５に示すように、冗長ブロックに冗長データを書き込むとき、データ準備部１２１が準備したデータをそのまま冗長ブロックに書き込む点が実施の形態１と異なる。したがって、冗長ブロックには、データブロックに書き込まれるデータと同一のデータが冗長データとして書き込まれる。図１５に示す例では、データブロックＢＤ１と冗長ブロックＢＲ１及びＢＲ２とに同一のデータＤ１が書き込まれている。

【0083】

グループ管理部１２２Ａは、図１６に示すように、データブロックにエラーブロックがあるとき、当該エラーブロックをグループから離脱させ、正常にデータが書き込まれた冗長ブロックの１つをデータブロックに再割り当てする。つまり、グループ管理部１２２Ａは、新たなブロックをグループに追加してデータブロックに割り当てるのではなく、冗長ブロックの１つをデータブロックに再割り当てする点が実施の形態１と異なる。図１６に示す例では、冗長ブロックＢＲ１がデータブロックに再割り当てされている。エラーブロックに正常に書き込まれるべきデータと同一のデータが冗長データとして冗長ブロックに書き込まれているため、実施の形態１と異なり、データを復旧して新たなブロックに書き込む必要がない。

【0084】

グループ管理部１２２Ａが上記の離脱及び再割り当てに応じてグループ管理テーブルを更新することにより、グループ管理テーブルは例えば図１７に示すように変化する。図１７の上段に示すように、最初は、１つのグループにデータブロックであるブロックａと、冗長ブロックであるブロックｂ及びｆとが割り当てられている。ブロックａがエラーブロックであるとき、グループ管理部１２２Ａは、ブロックａをグループから離脱させ、冗長ブロックであるブロックｂをデータブロックに再割り当てするので、グループ管理テーブルは図１７の下段に示すものとなる。

【0085】

図１８を参照しながら、実施の形態３に係るメモリコントローラ１０によるデータ保存の動作の一例について、図９にて示される実施の形態１における動作と異なる点を説明する。

【0086】

図１８に示す各ステップの動作のうち、ステップＳ２０１，Ｓ２０２，Ｓ２０４，Ｓ２０５及びＳ２０６の動作は、図９に示すステップＳ１０１，Ｓ１０２，Ｓ１０５，Ｓ１０６及びＳ１０７の動作と同様であるため説明を省略する。

【0087】

ステップＳ２０３にて、書き込み部１２４Ａは、ステップＳ２０１にて準備したデータをページ単位でデータブロックと冗長ブロックとに書き込む。同一のデータが書き込まれる点が、図９に示すステップＳ１０４と異なる。

【0088】

ステップＳ２０７にて、グループ管理部１２２Ａは、冗長ブロックの１つをデータブロックに再割り当てする。そして制御回路１２は、ステップＳ２０１からの動作を繰り返す。

【0089】

エラーブロックがない場合（ステップＳ２０５：Ｎｏ）、ステップＳ２０８にて、グループ管理部１２２Ａは、冗長ブロックを１つグループから離脱させる。そして制御回路１２は、ステップＳ２０１からの動作を繰り返す。

【0090】

ステップＳ２０７及びステップＳ２０８の動作により、エラーブロックがある場合（ステップＳ２０５：Ｙｅｓ）、ない場合（ステップＳ２０５：Ｎｏ）のいずれについても、最終的に１つのグループに割り当てられるブロックは、１つのデータブロックと１つの冗長ブロックとなる。

【0091】

以上、実施の形態３に係るフラッシュメモリシステム１を説明した。実施の形態３に係るフラッシュメモリシステム１によれば、実施の形態１の場合と同様に、高い誤り訂正能力を実現できる。また、書き込み後には冗長ブロックを１つ離脱させるので、フラッシュメモリ２の空き容量を確保することができる。したがって、実施の形態３に係るフラッシュメモリシステム１によれば、実施の形態１の場合と同様に、容量効率よく高い誤り訂正能力を実現できる。

【0092】

また、エラーブロックがあるとき、実施の形態１と異なり、エラーブロックに正常に書き込まれるべきデータと同一のデータが書き込まれた冗長ブロックをデータブロックに再割り当てするので、再度のデータ書き込みが不要となる。また、実施の形態１と異なり、パリティを算出する必要がないので、演算負荷が少ない。

【0093】

（実施の形態３の変形例）
実施の形態３では、データが正常に書き込まれた後、冗長ブロックを１つ離脱させるものとしたが、２以上の冗長ブロックを離脱させてもよい。例えば、実施の形態３と同様に１つのグループに１つのデータブロックと２つの冗長ブロックとが割り当てられる場合に、全ての冗長ブロックを離脱させてもよい。この変形例は、例えば、フラッシュメモリ２の特性が、書き込み時に生じる誤りについては冗長ブロック１つでは誤り訂正能力が不足するものの、書き込みののちに生じる誤りについては冗長ブロックがなくとも誤り訂正符号のみで誤り訂正能力が足りるような特性である場合に好適である。

【0094】

（その他の変形例）
実施の形態１及び２では、パリティデータを冗長データとしたが、実施の形態３のように、データブロックに書き込まれるデータと同一のデータを冗長データとしてもよい。このとき、１のグループには１のデータブロックと１以上の冗長ブロックとを割り当てるようにする。この場合、実施の形態３と異なり、冗長ブロックをデータブロックに再割り当てしないので、データ復旧の際に再度のデータ書き込みが必要となるが、パリティを算出する必要がないので、実施の形態１及び２よりも演算負荷が少ない。

【0095】

上述の各実施の形態では、フラッシュメモリ２はＮＡＮＤ型フラッシュメモリであるものとしたが、ＮＯＲ型フラッシュメモリであってもよい。ＮＯＲ型フラッシュメモリは、ＮＡＮＤ型フラッシュメモリと比べて誤りは発生しにくい特性があるものの、微細化、大容量化に伴い誤り発生率が高くなる傾向にあり、誤り訂正能力が求められているからである。

【0096】

上述の各実施の形態では、制御回路１２に設けられたＣＰＵが制御プログラムを実行することにより制御回路１２の各機能部が実現されるものとした。しかし、制御回路１２は、ＣＰＵに代えてＡＳＩＣ（Application Specific Integrated Circuit：特定用途向け集積回路）を備え、当該ＡＳＩＣにより制御回路１２の各機能部を実現してもよい。あるいは、制御回路１２はＣＰＵとＡＳＩＣとを備え、制御回路１２の一部の機能を当該ＡＳＩＣにより実現してもよい。例えば、誤り訂正符号の算出、誤り訂正符号による誤り訂正、ガロアパリティの算出、ガロアパリティを使用したデータ復旧などの処理は負荷が高い処理であるため、当該処理に特化したＡＳＩＣを制御回路１２に設け、当該ＡＳＩＣがこれらの処理を実行してもよい。

【符号の説明】

【0097】

１ フラッシュメモリシステム
１０ メモリコントローラ
１１ メモリインタフェース
１２ 制御回路
１２１ データ準備部
１２２，１２２Ａ グループ管理部
１２３ 冗長データ作成部
１２４，１２４Ａ 書き込み部
１２５ リードチェック部
１２６ 復旧部
１３ ＲＡＭ
１４ ＲＯＭ
１５ ホストインタフェース
２ フラッシュメモリ
３ ホストシステム
ＡＤ データ領域
ＡＲ 冗長領域
ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４ データブロック
ＢＲ１，ＢＲ２ 冗長ブロック
Ｄ１，Ｄ２，Ｄ３ データ
Ｇ１ グループ
Ｐ１，Ｐ２ パリティデータ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】