特許 7401646 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-11

(45)【発行日】2023-12-19

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/338 20060101AFI20231212BHJP

   H01L 29/778 20060101ALI20231212BHJP

   H01L 29/812 20060101ALI20231212BHJP

【ＦＩ】

H01L29/80 H

【請求項の数】 6

(21)【出願番号】P 2022502173

(86)(22)【出願日】2021-08-24

(86)【国際出願番号】 JP2021030992

(87)【国際公開番号】W WO2023026362

(87)【国際公開日】2023-03-02

【審査請求日】2022-01-12

【審判番号】

【審判請求日】2023-03-03

【早期審査対象出願】

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110003199

【氏名又は名称】弁理士法人高田・高橋国際特許事務所

(72)【発明者】

【氏名】鈴木 敏

【合議体】

【審判長】河本 充雄

【審判官】松永 稔

【審判官】市川 武宜

(56)【参考文献】

【文献】特開２０１７－２２８６４２（ＪＰ，Ａ）

【文献】特開２０１２－０３３５７５（ＪＰ，Ａ）

【文献】特開２００６－２８６７４１（ＪＰ，Ａ）

【文献】特開２０１４－１３０９５１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

H01L29/778, H01L29/812, H01L21/338

(57)【特許請求の範囲】

【請求項1】

ＳｉＣ基板と、
前記ＳｉＣ基板の上に設けられたＡｌＮ核形成層と、
前記ＡｌＮ核形成層の上に設けられたＡｌＧａＮバッファ層と、
前記ＡｌＧａＮバッファ層の上に設けられたＧａＮチャネル層と、
前記ＧａＮチャネル層の上に設けられたＡｌＧａＮ障壁層と、
前記ＡｌＧａＮ障壁層の上方に設けられたドレイン電極、ソース電極およびゲート電極と、
を備え、
前記ＡｌＧａＮバッファ層は、前記ＳｉＣ基板から前記ＧａＮチャネル層に向かってＡｌ組成比が減少し、
前記ＡｌＮ核形成層の厚さは２０ｎｍ以下であることを特徴とする半導体装置。

【請求項2】

前記ＡｌＧａＮバッファ層のＡｌ組成比の最大値は１０％以下であることを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記ＳｉＣ基板は半絶縁性であることを特徴とする請求項１または２に記載の半導体装置。

【請求項4】

ＳｉＣ基板と、
前記ＳｉＣ基板の上に設けられたＡｌＮ核形成層と、
前記ＡｌＮ核形成層の上に設けられたＡｌＧａＮバッファ層と、
前記ＡｌＧａＮバッファ層の上に設けられたＧａＮチャネル層と、
前記ＧａＮチャネル層の上に設けられたＡｌＧａＮ障壁層と、
前記ＡｌＧａＮ障壁層の上方に設けられたドレイン電極、ソース電極およびゲート電極と、
を備え、
前記ＡｌＧａＮバッファ層は、前記ＳｉＣ基板から前記ＧａＮチャネル層に向かってＡｌ組成比が減少し、
前記ＡｌＮ核形成層の厚さは１０ｎｍ以下であることを特徴とする半導体装置。

【請求項5】

前記ＡｌＧａＮバッファ層のＡｌ組成比の最大値は１０％以下であることを特徴とする請求項４に記載の半導体装置。

【請求項6】

前記ＳｉＣ基板は半絶縁性であることを特徴とする請求項４または５に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関する。

【背景技術】

【0002】

特許文献１には、電界効果トランジスタに利用可能な多層エピタキシャル膜が開示されている。この多層エピタキシャル膜は、電子供給層とチャネル層からなる接合が、バッファ層上に形成されている積層構造を有する。バッファ層は、基板表面からチャネル層へ向かう方向に沿って、組成が単調に変化する半導体材料で構成される領域を有する。

【先行技術文献】

【特許文献】

【0003】

【文献】日本特許第５０９８６４９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

高周波電力増幅器に用いられる電界効果トランジスタは、良好な高周波特性を得るために、電子移動度を高め、ゲート長を短くすることが要求されることがある。例えばＧＨｚ帯高出力電力増幅器用のＧａＮ系電界効果トランジスタでは、高い電子移動度を得るために、ＧａＮ／ＡｌＧａＮヘテロ界面の２次元電子ガスを利用し、ゲート長が１μｍ以下の短ゲート構造が用いられることがある。このようなトランジスタは例えば第５世代移動通信システムで用いられる。

【0005】

しかし、このような短ゲート構造では、高いドレイン電圧を印加すると、ドレインからの電気力線がゲート下の領域にまで伸びて、ゲート下の基板側のポテンシャルが引き下げられることがある。これにより、２次元電子ガスから基板側のバッファ層へ電子が注入され易くなる。従って、オフリーク電流の増大、閾値電圧の上昇等の所謂短チャネル効果による特性の劣化が生じる可能性があった。この対策の１つとして、バッファ層に鉄または炭素等の不純物を添加することがある。これらの不純物は、アクセプタ型の深いエネルギー準位を形成する。これにより、ドレインからの電気力線を、不純物準位に捕獲された電子の負電荷で終端させることができる。従って、高ドレイン電圧印加時の短チャネル効果を抑制できる。

【0006】

しかしながら、深いエネルギー準位に捕獲された電子の放出には、例えば鉄の場合、１００μｓから１００ｍｓ程度の時間を要する。このため、ドレイン電圧を急に変化させた場合、ドレイン電流が定常値になるまでに時間を要する。このようなドレイン電流の時間変動は、線形変調かつ時間分割多重（ＴＤＤ）方式をベースとする無線通信方式の信号品質に大きな影響を及ぼすおそれがある。このような無線通信方式は、例えば携帯電話システムを代表する第４世代のＴＤ－ＬＴＥ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）または第５世代で用いられる。

【0007】

ＴＤＤ方式では、約１００μｓ弱のシンボル時間が約１０００個連続して１０ｍｓのフレームを構成する。このため、約１００μｓから１０ｍｓの時間内にドレイン電流が大きく変化すると、ドレイン電流の変化に伴い増幅器の利得が大きく変動する。例えば６４値ＱＡＭ（直交振幅変調）または２５６値ＱＡＭでは、信号振幅または信号の位相に情報を載せる。このとき、線形変調の信号振幅または位相に誤差が発生し、信号品質が劣化するおそれがある。このように、不純物添加により短チャネル効果を抑制すると、信号品質が低下する可能性がある。

【0008】

一方で、バッファ層に深いエネルギー準位を導入せずに短チャネル効果を抑制する方法として、特許文献１のように、バッファ層のＡｌ組成比を基板から表面へ向かって減少させる方法がある。特許文献１では、基板上にＡｌＮ核形成層を介して、バッファ層が形成される。特許文献１において、ＡｌＮ核形成層の厚さは、４０ｎｍ以上１００ｎｍ以下の範囲に設定されている。ここで、ＡｌＮ核形成層の上にＡｌＧａＮバッファ層を適用した場合、ＡｌＮ核形成層が電位障壁となる。これにより、高ドレイン電圧印加時に、ＡｌＧａＮバッファ層とＡｌＮ核形成層の界面、および、ＡｌＮ核形成層と基板の界面の電荷が充放電される可能性がある。これにより、ドレイン電流の時間変動が誘発されるおそれがあった。

【0009】

本開示は、ドレイン電流の時間変動を抑制できる半導体装置を得ることを目的とする。

【課題を解決するための手段】

【0010】

本開示に係る半導体装置は、ＳｉＣ基板と、前記ＳｉＣ基板の上に設けられたＡｌＮ核形成層と、前記ＡｌＮ核形成層の上に設けられたＡｌＧａＮバッファ層と、前記ＡｌＧａＮバッファ層の上に設けられたＧａＮチャネル層と、前記ＧａＮチャネル層の上に設けられたＡｌＧａＮ障壁層と、前記ＡｌＧａＮ障壁層の上方に設けられたドレイン電極、ソース電極およびゲート電極と、を備え、前記ＡｌＧａＮバッファ層は、前記ＳｉＣ基板から前記ＧａＮチャネル層に向かってＡｌ組成比が減少し、前記ＡｌＮ核形成層の厚さは２０ｎｍ以下である。
本開示に係る半導体装置は、ＳｉＣ基板と、前記ＳｉＣ基板の上に設けられたＡｌＮ核形成層と、前記ＡｌＮ核形成層の上に設けられたＡｌＧａＮバッファ層と、前記ＡｌＧａＮバッファ層の上に設けられたＧａＮチャネル層と、前記ＧａＮチャネル層の上に設けられたＡｌＧａＮ障壁層と、前記ＡｌＧａＮ障壁層の上方に設けられたドレイン電極、ソース電極およびゲート電極と、を備え、前記ＡｌＧａＮバッファ層は、前記ＳｉＣ基板から前記ＧａＮチャネル層に向かってＡｌ組成比が減少し、前記ＡｌＮ核形成層の厚さは１０ｎｍ以下である。

【発明の効果】

【0011】

本開示に係る半導体装置では、ＡｌＮ核形成層の厚さは３０ｎｍ以下である。このため、ドレイン電流の時間変動を抑制できる。

【図面の簡単な説明】

【0012】

【図1】実施の形態１に係る半導体装置の断面図である。

【図2】比較例に係る半導体装置の断面図である。

【図3】Ａｌ組成比の変調による短チャネル効果への影響を説明する図である。

【図4】比較例に係る半導体装置において、ソース―ドレイン電極の間隔が広い場合の断面図である。

【図5】比較例に係る半導体装置において、ソース―ドレイン電極の間隔が狭い場合の断面図である。

【図6】実施の形態１に係る半導体装置において、ソース―ドレイン電極の間隔が広い場合の断面図である。

【図7】実施の形態１に係る半導体装置において、ソース―ドレイン電極の間隔が狭い場合の断面図である。

【図8】比較例に係る半導体装置における裏面電極電圧による電流変化を示す図である。

【図9】実施の形態１に係る半導体装置における裏面電極電圧による電流変化を示す図である。

【図10】ＡｌＮ核形成層の厚さと電流値の関係を示す図である。

【図11】半導体層の表面から深さ１００μｍまでのエネルギーバンドダイアグラムである。

【図12】半導体層の表面から深さ４μｍまでのエネルギーバンドダイアグラムである。

【図13】比較例に係る半導体装置のドレイン電流変動を示す図である。

【図14】実施の形態１に係る半導体装置のドレイン電流変動を示す図である。

【発明を実施するための形態】

【0013】

本実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

【0014】

実施の形態１．
図１は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は、ＧａＮ／ＡｌＧａＮのヘテロ界面をもつ電界効果トランジスタである。半導体装置１００は基板１を備える。基板１は、例えば半絶縁性のＳｉＣから形成される。基板１の厚さは例えば１００μｍであり、上面が例えば（０００１）面である。

【0015】

基板１の上にＡｌＮ核形成層１１が設けられる。ＡｌＮ核形成層１１は積層方向の電気抵抗が小さくなるように薄く形成される。ＡｌＮ核形成層１１の厚さは例えば１０ｎｍである。後述するように、ＡｌＮ核形成層１１の厚さは３０ｎｍ以下が好ましい。

【0016】

ＡｌＮ核形成層１１の上には、ＡｌＧａＮバッファ層３が設けられる。ＡｌＧａＮバッファ層３は、Ａｌ組成比が変調されている。図１中のグラフに示されるように、ＡｌＧａＮバッファ層３は、基板１からＧａＮチャネル層４に向かってＡｌ組成比が減少する。また、図１ではＡｌ組成比が４％から１％まで減少している。Ａｌ組成比の値はこれに限らない。後述するように、ＡｌＧａＮバッファ層３のＡｌ組成比の最大値は１０％以下であることが好ましい。ＡｌＧａＮバッファ層３の厚さは、例えば３００ｎｍである。なお、ＡｌＧａＮバッファ層３中に示される“－”は、Ａｌ組成比を変調することで導入された負の空間電荷５０を示す。

【0017】

ＡｌＧａＮバッファ層３の上にはアンドープのＧａＮチャネル層４が設けられる。ＧａＮチャネル層４の厚さは、例えば１００ｎｍである。ＧａＮチャネル層４の上にはアンドープのＡｌＧａＮ障壁層５が設けられる。ＡｌＧａＮ障壁層５の厚さは、例えば２０ｎｍであり、Ａｌ組成比は例えば２５％である。ＧａＮチャネル層４とＡｌＧａＮ障壁層５の界面には、２次元電子ガス１０が形成される。ＡｌＧａＮ障壁層５の上には、ＧａＮキャップ層６が設けられる。ＧａＮキャップ層６の厚さは例えば２ｎｍである。

【0018】

ＧａＮキャップ層６の上にはドレイン電極７、ソース電極９およびゲート電極８が設けられる。基板１の裏面には、裏面電極１２が形成される。

【0019】

図２は、比較例に係る半導体装置１０１の断面図である。比較例に係る半導体装置１０１と本実施の形態の半導体装置１００は、ＡｌＮ核形成層の厚さが異なる。半導体装置１０１においてＡｌＮ核形成層２の厚さは６０ｎｍである。また、図２には、高ドレイン電圧印加時の電子の空乏領域５２が示されている。また、図２には、高ドレイン電圧印加時に２次元電子ガス１０からＡｌＧａＮバッファ層３に注入され、ドレインに到達する電子の経路５４が示されている。

【0020】

次に、Ａｌ組成比を積層方向に変調したＡｌＧａＮバッファ層３による効果について説明する。短ゲート構造では、高ドレイン電圧を印加した場合に、基板１側のポテンシャルが引き下げられる。このとき、ゲートからドレインにわたって形成される電子の空乏領域５２に沿う経路５４で、２次元電子ガス１０からＡｌＧａＮバッファ層３に電子が注入される。この電子がリーク電流となって、ドレインまで到達する。

【0021】

ＡｌＧａＮバッファ層３に電子が注入されないようにするためには、ＡｌＧａＮバッファ層３に負の空間電荷５０を形成し、電子のチャネル側への閉じ込めを強化すれば良い。ＧａＮおよびＡｌＮは、自発分極および圧電性の性質を有する。これらの混晶であるＡｌＧａＮは、ＩＩＩ属元素であるＡｌとＧａの組成比に依存して分極電荷量が変化する。このため、エピタキシャル積層方向にＡｌ組成比を変化させることで、２次元に分布する分極電荷を３次元に分布させて、空間電荷５０を誘起させることができる。ドレイン電圧が５０Ｖのとき、短チャネル効果の抑制に必要な負の空間電荷５０は、体積密度に換算して約５×１０^１６ｃｍ^―３である。

【0022】

このように、ＡｌＧａＮバッファ層３のＡｌ組成比を、ＧａＮチャネル層４に向かって減少させることで、負の空間電荷５０をＡｌＧａＮバッファ層３に形成することができる。これにより、電子のチャネル側への閉じ込めを強化できる。従って、高ドレイン電圧印加時に、２次元電子ガス１０から基板１側への電子の注入を抑制できる。

【0023】

図３は、Ａｌ組成比の変調による短チャネル効果への影響を説明する図である。図３には、ＡｌＧａＮバッファ層３のＡｌ組成比を変調していない構造と、半導体装置１００、１０１とのドレイン電流のゲート電圧依存性が示されている。図３において、ドレイン電圧は５０Ｖである。なお、半導体装置１００、１０１において、ＡｌＧａＮバッファ層３へのＦｅドープは行っていない。

【0024】

Ａｌ組成比の変調なしの構造と比較して、Ａｌ組成比が変調された半導体装置１００、１０１では、ゲート電圧によりドレイン電流が急峻にオフされる。つまり、短チャネル効果が抑制されている。

【0025】

なお、ゲート電圧が－２．５Ｖ以下のとき、比較例に係る半導体装置１０１は本実施の形態に係る半導体装置１００よりリークが少ない。これは、半導体装置１０１では基板１側に電子が蓄積され裏面側からチャネルが閉まるためである。しかし、この基板１側の電子の蓄積が、後述するドレイン電流変動の原因となると考えられる。

【0026】

次に、本実施の形態に係る薄いＡｌＮ核形成層１１による効果を説明する。図４は、比較例に係る半導体装置１０１において、ソース―ドレイン電極の間隔が広い場合の断面図である。図５は、比較例に係る半導体装置１０１において、ソース―ドレイン電極の間隔が狭い場合の断面図である。図６は、実施の形態１に係る半導体装置１００において、ソース―ドレイン電極の間隔が広い場合の断面図である。図７は、実施の形態１に係る半導体装置１００において、ソース―ドレイン電極の間隔が狭い場合の断面図である。図４から図７において、ゲート電極８は省略されている。

【0027】

図８は、比較例に係る半導体装置１０１における裏面電極電圧による電流変化を示す図である。図９は、実施の形態１に係る半導体装置１００における裏面電極電圧による電流変化を示す図である。図８、９に示される電流値の測定方法を説明する。まず、裏面電極１２に０Ｖ、ソース電極９に０Ｖ、ドレイン電極７に１Ｖ印加して、半導体装置１００、１０１を流れる電流値を測定する。これを初期値とする。次に裏面電極１２に掃引速度１０Ｖ／ｓで０Ｖから－４００Ｖまでの電圧を印加したときの、ソース―ドレイン電極間を流れる電流値の変化を測定する。

【0028】

図８では、図４、５に示される半導体装置１０１について測定された電流値を初期値で規格化した値が示されている。同様に、図９では、図６、７に示される半導体装置１００について測定された電流値を初期値で規格化した値が示されている。図８、９の実線は、エピタキシャル層とＳｉＣ基板が絶縁体であると仮定し、各層の界面に電荷の蓄積がない場合の電流変化の計算値を示す。この計算値を以下では理想値と呼ぶ。

【0029】

図８に示されるように、比較例に係る半導体装置１０１では、裏面の負電圧に依存して理想値よりも電流値が減少している。これは、図４、５に示されるように、大きな負の裏面電圧により裏面電極１２から注入された電子が、基板１とエピタキシャル層界面付近まで到達、蓄積したためであると考えられる。つまり、蓄積した電子の電界により、２次元電子ガス１０が減少し、電流値が減少する。

【0030】

一方、図９に示されるように、本実施の形態に係る半導体装置１００では、電流値が理想値に近い。これは、薄いＡｌＮ核形成層１１は電位障壁が低く、図６、７に示されるように電子の蓄積量が少ないためと考えられる。

【0031】

また、図８に示されるように半導体装置１０１では、ソース―ドレイン電極間の距離が短いほど、裏面の負電圧の影響が少ない。これについて説明する。図４に示されるように、ドレインから注入された正孔５６は、ＡｌＧａＮバッファ層３の基板１側に蓄積される。図４に示されるように電極間隔が広い場合、リークパスがつながり難く、蓄積した正孔５６の影響は小さい。このとき電流は、基板１とエピタキシャル層界面付近に蓄積した電子の電界により減少する。一方で、図５に示されるように電極間隔が狭い場合、正孔のリークパス５８が形成され易い。このリークパス５８が、蓄積した電子からの電界を遮蔽するため、電流の減少量が小さくなるものと考えられる。

【0032】

このような正孔のリークパス５８は、隣接する半導体装置の間でも形成され得る。このため、複数のトランジスタを並べたマルチフィンガー電界効果トランジスタにおいて、あるトランジスタに印加されたドレイン電圧が、隣接する他のトランジスタのドレイン電流を変調する可能性がある。一方、図９に示されるように、本実施の形態に係る半導体装置１００の電流値は、電極間隔への依存性が少ない。このため、電子のみならず、正孔の蓄積も少ないと考えられる。このため、本実施の形態の半導体装置１００をマルチフィンガー電界効果トランジスタに適用すれば、ドレイン電流の変調を抑制できる。

【0033】

図１０は、ＡｌＮ核形成層の厚さと電流値の関係を示す図である。ＡｌＧａＮバッファ層３とＡｌＮ核形成層の界面、および、ＡｌＮ核形成層と基板１の界面に電荷の蓄積が生じるＡｌＮ核形成層の厚さを実験的に確認した。実験には、図６に示される構造の半導体装置１００が用いられた。実験では、ＡｌＮ核形成層の厚さが１０、２０、２５、６０、７５、１２５ｎｍのそれぞれについて、ソース―ドレイン間を流れる電流値の測定が行われた。図１０では、裏面電極１２に－１００Ｖ、ソース電極９に０Ｖ、ドレイン電極７に１Ｖ印加した時の電流値を、裏面電極１２に０Ｖ、ソース電極９に０Ｖ、ドレイン電極７に１Ｖ印加した時の電流値で規格化した値が示されている。

【0034】

ＡｌＮ核形成層１１の厚さが１０ｎｍから２５ｎｍまでは、裏面電極に－１００Ｖ印加したときの電流の減少量がほぼ無い。このときの規格化電流値は、実線６０で示される基板１を絶縁体と仮定した場合の値とほぼ同じである。ＡｌＮ核形成層の厚さが６０ｎｍより厚い場合、裏面電極１２に－１００Ｖ印加したときの電流の減少量がＡｌＮ核形成層の厚さに依存して大きくなる。図１０に示される破線６２を用いた外挿値から、電子の蓄積が生じないためのＡｌＮ核形成層１１の厚さとして、３０ｎｍ以下が好適と見積もることができる。

【0035】

次に、ＡｌＧａＮバッファ層３のＡｌ組成比として好ましい値について説明する。図１１は、半導体層の表面から深さ１００μｍまでのエネルギーバンドダイアグラムである。図１２は、半導体層の表面から深さ４μｍまでのエネルギーバンドダイアグラムである。図１１、１２では、図６の構造において、裏面電極１２に－５０Ｖ、ソース電極９に０Ｖ、ドレイン電極７に１Ｖ印加した時の、Ｉ－ＩＩ直線に沿ったエネルギーバンドダイアグラムの計算値が示されている。計算では、ＡｌＮ核形成層１１は低抵抗の層であるため省略された。

【0036】

図１１、１２では、ＡｌＧａＮバッファ層３のＡｌ組成比の最大値が１０％の場合が実線６４として示され、５０％の場合が破線６６として示されている。図１２で、領域６８はＡｌＧａＮバッファ層３とＧａＮチャネル層４に対応し、領域７０はＡｌＧａＮ障壁層５とＧａＮキャップ層６に対応する。

【0037】

Ａｌ組成比が１０％の場合、５０Ｖの電圧はほとんど基板１で降下され、エピタキシャル層には大きな電圧が印加されない。Ａｌ組成比が５０％の場合、エピタキシャル層には大きな電圧が印加される。これについて説明する。ＡｌＧａＮはＡｌ組成比が高くなると、伝導帯端と真空準位の差、つまり電子親和力が小さくなる。このため、ＡｌＧａＮとＳｉＣの伝導帯端におけるバンド不連続量が、裏面電極１２から流れ込む電子に対して大きな電位障壁となり、ＡｌＧａＮバッファ層３と基板１の界面に電子が蓄積され易くなる。このような電子の蓄積により、エピタキシャル層に電界が発生するものと考えられる。

【0038】

このように、ＡｌＧａＮバッファ層３のＡｌ組成比が大きい場合、本実施の形態に係る薄いＡｌＮ核形成層１１を用いても、伝導帯端におけるバンド不連続量によりＡｌＧａＮバッファ層３と基板１の界面近傍に電子が蓄積される可能性がある。この場合、ドレイン電流が変調される可能性があり、好ましくない。そこで、ＡｌＧａＮバッファ層３のＡｌ組成比の最大値を１０％以下にすることで、２次元電子ガス１０の十分な閉じ込め効果が得られる。ＡｌＧａＮバッファ層３と基板１の伝導帯不連続量は、Ａｌ組成比が１０％の場合０．３ｅＶ程度であり、Ａｌ組成比が５０％の場合の１．６ｅＶと比較して十分小さい。

【0039】

図１３は、比較例に係る半導体装置１０１のドレイン電流変動を示す図である。図１３では、厚さが６０ｎｍのＡｌＮ核形成層２上に、Ａｌ組成比が最大４％で基板１側から表面側に向かって減少するＡｌＧａＮバッファ層３を積層した構造が想定されている。図１４は、実施の形態１に係る半導体装置１００のドレイン電流変動を示す図である。図１４では、厚さが１０ｎｍのＡｌＮ核形成層１１上に、Ａｌ組成比が最大４％で基板１側から表面側に向かって減少するＡｌＧａＮバッファ層３を積層した構造が想定されている。

【0040】

ドレイン電流の時間変動は以下の方法で評価する。最初にドレイン電圧を５０Ｖ印加し、ドレイン電流値がゲート電圧０Ｖ印加時の約１／１０になるようにゲート電圧を調整する。このときのドレイン電流値を初期値と呼ぶ。次に、瞬間的にドレイン電圧を昇圧して、１００μｓ保持する。ドレイン電圧の昇圧値は、６０Ｖ、７０Ｖ、８０Ｖの何れかである。その後、立ち下がり時間０．１μｓで５０Ｖにドレイン電圧を戻した後、ドレイン電流値の時間変化を測定する。図１３、１４では、ドレイン電圧の昇圧値が６０Ｖ、７０Ｖ、８０Ｖの場合の電流値が示されている。また、図１３、１４のドレイン電流値は初期値で規格化されている。

【0041】

図１３に示されるように、比較例に係る半導体装置１０１では、ドレイン電圧が変化した後、１０ｍｓ経過後もドレイン電流値が初期値に戻らない。また、ドレイン電圧の変化量に依存してドレイン電流の変化量も大きくなる。これに対し、本実施の形態に係る半導体装置１００では、図１４に示されるように、３ｍｓ後には初期値の９０％に近い値までドレイン電流値が回復する。また、ドレイン電圧の変化量に対するドレイン電流の変化量の依存性も小さい。このように、本実施の形態では、ドレイン電流の時間変動を抑制できる。

【0042】

以上の様に本開示の発明者は、バッファ層に深いエネルギー準位を導入しない場合でも、比較例に係る半導体装置１０１ではドレイン電流の時間変動が生じることを見出した。一般に高周波増幅器としてトランジスタを用いる場合、基板の裏面に裏面電極を形成し、裏面電極を接地して使用する。半導体装置１０１にドレイン電圧を印加すると、裏面電極１２とドレイン電極７に加わる電圧の大部分が高抵抗のＡｌＮ核形成層２に印加される。このため、ドレイン電圧の変化に応じて、ドレイン電極７から注入された正孔がＡｌＧａＮバッファ層３とＡｌＮ核形成層２の界面で充放電され、裏面電極１２から注入された電子がＡｌＮ核形成層２と基板１の界面で充放電される。これらの電荷から発生した電界によりドレイン電流が変調されると考えられる。

【0043】

これに対し本実施の形態では、電気抵抗が低くなるように極薄く形成されたＡｌＮ核形成層１１を用いることにより、ＡｌＮ核形成層１１に印加される電圧を抑制できる。従って、ＡｌＧａＮバッファ層３とＡｌＮ核形成層１１の界面、およびＡｌＮ核形成層１１と基板１の界面で、電荷が充放電することを抑制できる。従って、ドレイン電流の時間変動を抑制できる。

【0044】

一般に、ＳｉＣ基板上にＧａＮあるいはＡｌＧａＮを成長させる場合、ＳｉＣ基板に対するエピタキシャル層のぬれ性を向上させるために、ＡｌＮ核形成層を最初に成長させる。ＡｌＮ核形成層の成長の初期段階では、島状にＡｌＮの核が形成される。この核を３次元島と呼ぶ。成長が進むにつれて、３次元島どうしが融合してＡｌＮが層状に成長する。層状のＡｌＮを２次元島と呼ぶ。このため、成長過程では３次元島と２次元島が混在する。このとき、結晶欠陥である貫通転位密度が高い。貫通転位はエピタキシャル層の積層方向に電気を通し易い性質を有する。このため、成長初期段階の極薄いＡｌＮ核形成層は、積層方向の電気抵抗が低いと考えられる。

【0045】

本実施の形態では、この現象を積極的に利用し、薄く電気抵抗が低いＡｌＮ核形成層１１を形成する。ＡｌＧａＮバッファ層３を、基板１上に極薄く形成されたＡｌＮ核形成層１１の上に積層することで、ＡｌＧａＮバッファ層３と基板１の間の電位障壁を抑制できる。従って、ＡｌＧａＮバッファ層３とＡｌＮ核形成層１１の界面、および、ＡｌＮ核形成層１１と基板１の界面で電荷が充放電されることを抑制でき、ドレイン電流の時間変動を抑制できる。

【0046】

ＡｌＧａＮバッファ層３のＡｌ組成比は、図１中のグラフでは深さに対して線形に変化しているが、線形に変化しなくても良い。

【0047】

本実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。

【符号の説明】

【0048】

１ 基板、２ ＡｌＮ核形成層、３ ＡｌＧａＮバッファ層、４ ＧａＮチャネル層、５ ＡｌＧａＮ障壁層、６ ＧａＮキャップ層、７ ドレイン電極、８ ゲート電極、９ ソース電極、１１ ＡｌＮ核形成層、１２ 裏面電極、５０ 空間電荷、５２ 空乏領域、５４ 経路、５６ 正孔、５８ リークパス、１００、１０１ 半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】