(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-12
(45)【発行日】2023-12-20
(54)【発明の名称】情報処理プログラム、情報処理方法及び情報処理システム
(51)【国際特許分類】
G06F 11/36 20060101AFI20231213BHJP
【ＦＩ】
G06F11/36 136
G06F11/36 192
G06F11/36 148
【請求項の数】
6
(21)【出願番号】P 2020000797
(22)【出願日】2020-01-07
(65)【公開番号】P2021111004
(43)【公開日】2021-08-02
【審査請求日】2022-09-08
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110002918
【氏名又は名称】弁理士法人扶桑国際特許事務所
(72)【発明者】
【氏名】松井 宣幸
【審査官】福西 章人
(56)【参考文献】
【文献】特開２０００－２２２２４３（ＪＰ，Ａ）
【文献】特開２００８－２５７４０５（ＪＰ，Ａ）
【文献】特開２００１－０６７２４３（ＪＰ，Ａ）
【文献】特開２０１９－００８５２６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１７／００５２８７６（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ １１／０７
１１／２８－１１／３６
(57)【特許請求の範囲】
【請求項1】
プロセッサによるテストプログラムの実行時の所定の発生イベントごとの、前記プロセッサ内の複数のハードウェアモジュールの動作に関する情報であって、前記テストプログラムの第１の命令において指定される第１のレジスタの番号と、前記第１の命令を実行する際に用いられた第２のレジスタの番号とを含む、動作情報を取得し、前記動作情報に基づいて、前記テストプログラムに記述されたソフトウェア動作と、前記テストプログラムの実行時に用いられたハードウェアによるハードウェア動作との対応関係を示し、前記第１のレジスタの番号と前記第２のレジスタの番号とが対応付けられている情報を含むデバッグ用情報を生成し、
前記デバッグ用情報を出力する、
処理をコンピュータ、に実行させる情報処理プログラム。
【請求項2】
前記動作情報は、前記テストプログラムの複数の命令のそれぞれのデコード時に前記複数の命令のそれぞれに割当てられたパイプライン番号に紐付けされており、前記パイプライン番号ごとに紐付けられた前記動作情報を収集していくことで、前記デバッグ用情報を生成する、処理を前記コンピュータに実行させる請求項１に記載の情報処理プログラム。
【請求項3】
前記第１のレジスタは、前記第２のレジスタとは異なり、前記動作情報から、前記第１のレジスタの番号と前記第２のレジスタの番号とを対応づけて収集することで前記デバッグ用情報を生成する、処理を前記コンピュータに実行させる請求項１または２に記載の情報処理プログラム。
【請求項4】
前記テストプログラムによる期待動作を表す期待動作情報を生成し、生成した前記期待動作情報と前記デバッグ用情報とに基づいて、前記プロセッサの問題動作を特定する、処理を前記コンピュータに実行させる請求項１乃至３の何れか一項に記載の情報処理プログラム。
【請求項5】
コンピュータが、プロセッサによるテストプログラムの実行時の所定の発生イベントごとの、前記プロセッサ内の複数のハードウェアモジュールの動作に関する情報であって、前記テストプログラムの第１の命令において指定される第１のレジスタの番号と、前記第１の命令を実行する際に用いられた第２のレジスタの番号とを含む、動作情報を取得し、
前記動作情報に基づいて、前記テストプログラムに記述されたソフトウェア動作と、前記テストプログラムの実行時に用いられたハードウェアによるハードウェア動作との対応関係を示し、前記第１のレジスタの番号と前記第２のレジスタの番号とが対応付けられている情報を含むデバッグ用情報を生成し、
前記デバッグ用情報を出力する、
情報処理方法。
【請求項6】
テストプログラムを実行する複数のハードウェアモジュールと、前記テストプログラムの実行時の所定の発生イベントごとに、前記複数のハードウェアモジュールの動作に関する動作情報を取得し、前記動作情報を出力する取得回路と、を備えたプロセッサと、前記取得回路が出力した前記動作情報を取得し、前記動作情報に基づいて、前記テストプログラムに記述されたソフトウェア動作と、前記テストプログラムの実行時に用いられたハードウェアによるハードウェア動作との対応関係を示す情報を含むデバッグ用情報を生成し、前記デバッグ用情報を出力するデバッグ装置と、
を有する情報処理システム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、情報処理プログラム、情報処理方法及び情報処理システムに関する。
【背景技術】
【0002】
サーバシステムの開発及び運用時の、性能解析、電力評価、動作試験またはフィールド調査の各フェーズにおいて、テストプログラムを用いたサーバシステムの動作解析が行われることがある。テストプログラムの実行にてエラーが検出された際に、ハードウェア内部の動作解析が行われる。そして、その結果をもとにエラー原因の推測、シミュレーションモデルの作成、及びシミュレーションモデルを用いたデバッグが行われる。
【0003】
ハードウェア内部の動作解析方法として、シミュレーションにより波形データや各種バスの通信履歴などを取得して表示する手法や、実機のメモリに残された命令実行履歴などを取得して表示する手法がある。
【0004】
なお、従来、インオーダ実行型のプロセッサをもつ情報処理装置において、パイプライン制御に関する動作情報を監視・解析・記録し、さらに、表示する機能をもつ技術があった（たとえば、特許文献１参照）。
【0005】
また、プログラムに記述された命令の順序に関係なく、処理に必要なデータが揃った命令から実行するアウトオブオーダと呼ばれる機構を備えたプロセッサが知られている。
【先行技術文献】
【特許文献】
【0006】
【文献】特開平９－２４４９１２号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
サーバシステムは大規模化及び複雑化が進んでおり、動作解析にかかる工数が増大している。システム動作解析作業の中で、プロセッサなどのハードウェア内部の動作解析作業が最も観測性が悪く難易度が高い。近年、プロセッサに含まれるハードウェアモジュールの数及び種類の増加やアウトオブオーダの採用などにより複雑化が進んでおり、テストプログラム実行時のエラー原因の推測がより困難になっている。このため、デバッグ時間が長くなってしまうという問題があった。
【0008】
１つの側面では、本発明は、デバッグ時間の短縮が可能な情報処理プログラム、情報処理方法及び情報処理システムを提供することを目的とする。
【課題を解決するための手段】
【0009】
１つの実施態様では、プロセッサによるテストプログラムの実行時の所定の発生イベントごとの、前記プロセッサ内の複数のハードウェアモジュールの動作に関する動作情報を取得し、前記動作情報に基づいて、前記テストプログラムに記述されたソフトウェア動作と、前記テストプログラムの実行時に用いられたハードウェアによるハードウェア動作との対応関係を示す情報を含むデバッグ用情報を生成し、前記デバッグ用情報を出力する、処理をコンピュータに実行させる情報処理プログラムが提供される。
【0010】
また、１つの実施態様では、情報処理方法が提供される。
また、１つの実施態様では、情報処理システムが提供される。
また、１つの実施態様では、情報処理システムが提供される。
【発明の効果】
【0011】
１つの側面では、本発明は、デバッグ時間を短縮できる。
【図面の簡単な説明】
【0012】
【図1】第１の実施の形態の情報処理システムの一例を示す図である。
【図2】第２の実施の形態の情報処理システムの一例を示す図である。
【図3】コアとトレーサモジュールの内部構成例を示す図である。
【図4】パイプライン処理の各ステージの例を示す図である。
【図5】動作情報の取得処理の一例の流れを示すフローチャートである。
【図6】各命令実行サイクルにおいて取得された動作情報の一例を示す図である。
【図7】デバッグ作業実行サーバのハードウェア例を示す図である。
【図8】デバッグ作業実行サーバの機能例を示すブロック図である。
【図9】デバッグ用情報の生成及び表示処理の一例の流れを示すフローチャートである。
【図10】データ登録処理の一例の流れを示すフローチャートである。
【図11】データテーブルの登録例を示す図である。
【図12】ライトデータ登録用のデータテーブルの一例を示す図である。
【図13】実行完了命令と関連情報の表示処理の一例の流れを示すフローチャートである。
【図14】即時データ表示処理の一例の流れを示すフローチャートである。
【図15】パイプラインフラッシュ処理の一例の流れを示すフローチャートである。
【図16】デバッグ用情報のディスプレイへの表示例を示す図である。
【図17】デバッグ作業の一例の処理の流れを示す図である。
【発明を実施するための形態】
【0013】
【0014】
情報処理システム１０は、プロセッサ１１、記憶装置１２、デバッグ装置１３、表示装置１４を有する。
プロセッサ１１は、たとえば、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）などの演算処理装置である。プロセッサ１１は、複数のプロセッサコアを含んでいてもよい。プロセッサ１１は、記憶装置１２に記憶されたテストプログラムを実行する。プロセッサ１１は、アウトオブオーダ実行やパイプライン処理を行う演算処理装置であってもよいし、スーパースカラ処理機構を有する演算処理装置であってもよいし、これらを組み合わせた処理を行う演算処理装置であってもよい。
プロセッサ１１は、たとえば、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）などの演算処理装置である。プロセッサ１１は、複数のプロセッサコアを含んでいてもよい。プロセッサ１１は、記憶装置１２に記憶されたテストプログラムを実行する。プロセッサ１１は、アウトオブオーダ実行やパイプライン処理を行う演算処理装置であってもよいし、スーパースカラ処理機構を有する演算処理装置であってもよいし、これらを組み合わせた処理を行う演算処理装置であってもよい。
【0015】
また、プロセッサ１１は、テストプログラムを実行する複数のハードウェアモジュール１１ａ１，１１ａ２，…，１１ａｎと、取得回路１１ｂを有する。
ハードウェアモジュール１１ａ１～１１ａｎは、テストプログラムに応じた動作を行う。
ハードウェアモジュール１１ａ１～１１ａｎは、テストプログラムに応じた動作を行う。
【0016】
取得回路１１ｂは、ハードウェアモジュール１１ａ１～１１ａｎの動作に関する動作情報を、テストプログラムの実行時の所定の発生イベントごとに取得する。所定の発生イベントとして、たとえば、命令デコード処理、レジスタへのライト処理、仮想アドレスから物理アドレスへのアドレス変換処理などがある。動作情報として、たとえば、デコードされた命令データ、ライトが行われたレジスタ（以下物理汎用レジスタという）の番号、ライトデータ、テストプログラムに記述されているレジスタ（以下論理汎用レジスタという）の番号などがある。
【0017】
なお、パイプライン処理が行われる場合、これらの動作情報は、その動作情報を発生させた命令に割り当てられたパイプライン番号（以下パイプラインＩＤ（IDentification）という）とともに取得される。
【0018】
取得回路１１ｂは、たとえば、ＲＡＭ（Random Access Memory）を有し、取得した動作情報をそのＲＡＭに保持しておく。取得回路１１ｂは、テストプログラムの実行が終了した場合に、保持しておいた動作情報を出力して、記憶装置１２に記憶させてもよい。なお、取得回路１１ｂは、毎サイクル、動作情報を取得するのではなく、所定の発生イベントごとに動作情報を取得するため、ＲＡＭに保持するデータ量を削減できる。
【0019】
ハードウェアモジュール１１ａ１～１１ａｎと取得回路１１ｂは、たとえば、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）などの特定用途の電子回路を含んでいてもよい。
【0020】
記憶装置１２は、ＲＡＭなどの揮発性の記憶装置、またはフラッシュメモリ、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）、ＨＤＤ（Hard Disk Drive）などの不揮発性の記憶装置である。
【0021】
デバッグ装置１３は、処理部１３ａと記憶部１３ｂを有する。
処理部１３ａは、たとえば、ＣＰＵ、ＤＳＰなどの演算処理装置としてのプロセッサである。処理部１３ａは、複数のプロセッサを含んでいてもよいし複数のプロセッサコアを含んでいてもよい。また、処理部１３ａは、ＡＳＩＣやＦＰＧＡなどの特定用途の電子回路を含んでいてもよい。
処理部１３ａは、たとえば、ＣＰＵ、ＤＳＰなどの演算処理装置としてのプロセッサである。処理部１３ａは、複数のプロセッサを含んでいてもよいし複数のプロセッサコアを含んでいてもよい。また、処理部１３ａは、ＡＳＩＣやＦＰＧＡなどの特定用途の電子回路を含んでいてもよい。
【0022】
処理部１３ａは、記憶部１３ｂに記憶されたプログラムを実行する。たとえば、処理部１３ａは、後述するような情報処理プログラムを実行する。
記憶部１３ｂは、ＲＡＭなどの揮発性の記憶装置、またはフラッシュメモリ、ＥＥＰＲＯＭやＨＤＤなどの不揮発性の記憶装置である。
記憶部１３ｂは、ＲＡＭなどの揮発性の記憶装置、またはフラッシュメモリ、ＥＥＰＲＯＭやＨＤＤなどの不揮発性の記憶装置である。
【0023】
記憶部１３ｂは、各種プログラムを記憶するとともに処理部１３ａがプログラムを実行する際に用いる各種データを記憶する。また、記憶部１３ｂはプロセッサ１１が実行したテストプログラムを記憶していてもよい。
【0024】
処理部１３ａが情報処理プログラムの実行を開始すると、処理部１３ａは、まず、取得回路１１ｂが出力した動作情報を取得する（ステップＳ１）。取得回路１１ｂが出力した動作情報が記憶装置１２に記憶されている場合、処理部１３ａは、記憶装置１２から動作情報を取得する（読み出す）。なお、取得回路１１ｂが出力する動作情報は、図示しない通信装置によってデバッグ装置１３に送信されてもよい。また処理部１３ａは、取得した動作情報を、一旦、記憶部１３ｂに記憶してもよい。
【0025】
処理部１３ａは、取得した動作情報に基づいて、テストプログラムに記述されたソフトウェア動作と、テストプログラムの実行時に用いられたハードウェアによるハードウェア動作との対応関係を示す情報を含むデバッグ用情報を生成する（ステップＳ２）。たとえば、テストプログラムに記述されたソフトウェア動作が、ある論理汎用レジスタを用いた加算処理である場合、その加算処理の際に用いられた物理汎用レジスタの番号やライトデータがデバッグ用情報に含まれる。
【0026】
そして、処理部１３ａは生成したデバッグ用情報を出力する（ステップＳ３）。処理部１３ａは、たとえば、表示装置１４にデバッグ用情報を出力して表示させる。図１にはデバッグ用情報の表示例が示されている。
【0027】
図１の例では、命令実行完了時刻や、その時刻に完了した命令についての情報として、ＳＷ（ソフトウェア）動作情報と使用ＨＷ（ハードウェア）動作情報が示されている。ＳＷ動作情報と使用ＨＷ動作情報は、ソフトウェア動作とハードウェア動作との対応関係を示している。図１の例では、ＳＷ動作情報として、加算処理を示す“ａｄｄ”と、用いる論理汎用レジスタの番号を表す“ｒ１”と、加算する２つの値“０ｘ１０”、“０ｘ１０”が指定されている。また、使用ＨＷ動作情報として、用いる物理汎用レジスタの番号を表す“ｒ１”と、加算処理の結果として書き込まれるライトデータ“０ｘ２０”が示されている。この例では論理汎用レジスタと物理汎用レジスタの番号は同じであるため両者は一致する。しかし、プロセッサ１１がアウトオブオーダ実行の際に、レジスタリネーミングを行う場合、論理汎用レジスタと物理汎用レジスタの番号は異なる番号となり、両者は一致しない。
【0028】
なお、処理部１３ａは、記憶部１３ｂにデバッグ用情報を出力して記憶させてもよい。
図１では図示が省略されているが、その後、処理部１３ａは、たとえば、シミュレータ（シミュレーションソフトウェア）などにより、テストプログラムによる期待動作を表す期待動作情報を生成し、表示装置１４に表示させる。そして、ユーザは、たとえば、表示装置１４に表示される期待動作情報と上記デバッグ用情報とを比較してデバッグ作業を行う。デバッグ作業による問題発生箇所の特定後は、特定した問題発生箇所に関連するハードウェアモジュールに絞って調査が行われる。
図１では図示が省略されているが、その後、処理部１３ａは、たとえば、シミュレータ（シミュレーションソフトウェア）などにより、テストプログラムによる期待動作を表す期待動作情報を生成し、表示装置１４に表示させる。そして、ユーザは、たとえば、表示装置１４に表示される期待動作情報と上記デバッグ用情報とを比較してデバッグ作業を行う。デバッグ作業による問題発生箇所の特定後は、特定した問題発生箇所に関連するハードウェアモジュールに絞って調査が行われる。
【0029】
上記の方法で得られたデバッグ用情報は、ソフトウェア動作と実際に用いられたハードウェアの動作との対応関係を示す情報を含むため、両者の対応関係の把握が容易となり、問題発生箇所の特定が容易になる。これにより、デバッグ作業効率が上がりデバッグ時間を短縮できる。このため、プロセッサ１１を含むシステムの動作解析作業の効率化、短ＴＡＴ（Turn Around Time）化が実現できる。
【0030】
なお、デバッグ装置１３の処理部１３ａの処理内容を、取得回路１１ｂによる動作情報取得後に、プロセッサ１１が行うようにしてもよい。その場合、上記の情報処理プログラムは、プロセッサ１１によって実行されることになる。
【0031】
（第２の実施の形態）
図２は、第２の実施の形態の情報処理システムの一例を示す図である。
第２の実施の形態の情報処理システム２０は、試験対象サーバシステム２１とデバッグ作業実行サーバ２２とを有する。試験対象サーバシステム２１は、プロセッサ３１、主記憶装置３２、外部記憶装置３３を有する。
図２は、第２の実施の形態の情報処理システムの一例を示す図である。
第２の実施の形態の情報処理システム２０は、試験対象サーバシステム２１とデバッグ作業実行サーバ２２とを有する。試験対象サーバシステム２１は、プロセッサ３１、主記憶装置３２、外部記憶装置３３を有する。
【0032】
プロセッサ３１は、たとえば、ＣＰＵ、ＤＳＰなどの演算処理装置であり、図１に示したプロセッサ１１と同様の機能を有する。ただし、第２の実施の形態の情報処理システム２０において、プロセッサ３１は、複数の（ｍ個の）プロセッサコア（以下単にコアと呼ぶ）３１ａ１，３１ａ２，…，３１ａｍと、トレーサモジュール３１ｂを有する。
【0033】
コア３１ａ１～３１ａｍのそれぞれは、アウトオブオーダ実行を行う機能、スーパースカラ処理を行う機能、及びパイプライン処理を行う機能を有する。
トレーサモジュール３１ｂは、図１に示した取得回路１１ｂと同様の機能を有する。トレーサモジュール３１ｂの内部構成例については後述する。
トレーサモジュール３１ｂは、図１に示した取得回路１１ｂと同様の機能を有する。トレーサモジュール３１ｂの内部構成例については後述する。
【0034】
主記憶装置３２は、たとえば、ＤＲＡＭ（Dynamic Random Access Memory）などの揮発性の記憶装置であり、外部記憶装置３３は、たとえば、フラッシュメモリ、ＥＥＰＲＯＭ、ＨＤＤなどの不揮発性の記憶装置である。
【0035】
なお、試験対象サーバシステム２１には、通信インタフェースや入出力インタフェースなどが含まれていてもよいが、図２では図示が省略されている。
デバッグ作業実行サーバ２２は、図１に示したデバッグ装置１３と同様の機能を有する。デバッグ作業実行サーバ２２のハードウェア例については後述する。
デバッグ作業実行サーバ２２は、図１に示したデバッグ装置１３と同様の機能を有する。デバッグ作業実行サーバ２２のハードウェア例については後述する。
【0036】
図３は、コアとトレーサモジュールの内部構成例を示す図である。
コア３１ａ１～３１ａｍのそれぞれは複数のハードウェアモジュールを有する。たとえば、図３のようにコア３１ａ１は、複数の（ｎ個の）ハードウェアモジュール４１ａ１，４１ａ２，…，４１ａｎを有する。コア３１ａ２～３１ａｍのそれぞれも同様にｎ個のハードウェアモジュールを有する。
コア３１ａ１～３１ａｍのそれぞれは複数のハードウェアモジュールを有する。たとえば、図３のようにコア３１ａ１は、複数の（ｎ個の）ハードウェアモジュール４１ａ１，４１ａ２，…，４１ａｎを有する。コア３１ａ２～３１ａｍのそれぞれも同様にｎ個のハードウェアモジュールを有する。
【0037】
ハードウェアモジュール４１ａ１～４１ａｎのそれぞれは、たとえば、後述するパイプライン処理の各ステージの処理を行う回路である。ハードウェアモジュール４１ａ１～４１ａｎのそれぞれは、たとえば、図示しないフリップフロップを介して、ハードウェアモジュール４１ａ１～４１ａｎのうちの他のハードウェアモジュールに接続されている。
【0038】
トレーサモジュール３１ｂは、コントローラ３１ｂ１とＲＡＭ３１ｂ２を有する。コントローラ３１ｂ１は、コア３１ａ１～３１ａｍの各ハードウェアモジュールと接続されており、各ハードウェアモジュールが出力する信号に基づいて、所定の発生イベントが生じたか否かを判定する。コントローラ３１ｂ１は、所定の発生イベントが生じたと判定した場合、その発生イベントに関連するハードウェアモジュールの動作を示す動作情報を取得し、ＲＡＭ３１ｂ２に書き込む。
【0039】
図４は、パイプライン処理の各ステージの例を示す図である。
パイプライン処理のステージ（以下パイプラインステージという）は、分岐予測を行うステージＳＴ１、命令フェッチを行うステージＳＴ２、命令のデコードを行うステージＳＴ３を有する。さらに、パイプラインステージは、固定小数点演算を行うステージＳＴ４、浮動小数点演算を行うステージＳＴ５、メモリアクセスを行うステージＳＴ６、分岐処理を行うステージＳＴ７、コミット（終了処理）を行うステージＳＴ８がある。
パイプライン処理のステージ（以下パイプラインステージという）は、分岐予測を行うステージＳＴ１、命令フェッチを行うステージＳＴ２、命令のデコードを行うステージＳＴ３を有する。さらに、パイプラインステージは、固定小数点演算を行うステージＳＴ４、浮動小数点演算を行うステージＳＴ５、メモリアクセスを行うステージＳＴ６、分岐処理を行うステージＳＴ７、コミット（終了処理）を行うステージＳＴ８がある。
【0040】
ステージＳＴ４は、固定小数点演算命令を優先度順に発行するステージＳＴ４ａと、固定小数点演算を実行するステージＳＴ４ｂを含む。ステージＳＴ５は、浮動小数点演算命令を優先度順に発行するステージＳＴ５ａと、浮動小数点演算を実行するステージＳＴ５ｂを含む。ステージＳＴ６は、メモリアクセス命令を優先度順に発行するステージＳＴ６ａと、アドレス計算（変換）を行うステージＳＴ６ｂと、メモリアクセスを実行するステージＳＴ６ｃを含む。ステージＳＴ７は、分岐命令を優先度順に発行するステージＳＴ７ａと、分岐命令に応じた分岐制御を行うステージＳＴ７ｂを含む。
【0041】
以下、試験対象サーバシステム２１による動作情報の取得処理の例を説明する。
図５は、動作情報の取得処理の一例の流れを示すフローチャートである。
まず、プロセッサ３１は、たとえば、外部記憶装置３３に記憶されているテストプログラムを読み出してテストプログラムの実行を開始する（ステップＳ１０）。トレーサモジュール３１ｂのコントローラ３１ｂ１は、状態を確認するハードウェアモジュールの番号を示すモジュール番号ｉを０に設定する（ステップＳ１１）。そして、コントローラ３１ｂ１は、モジュール番号ｉのハードウェアモジュールの状態（モジュール状態）を確認する（ステップＳ１２）。
図５は、動作情報の取得処理の一例の流れを示すフローチャートである。
まず、プロセッサ３１は、たとえば、外部記憶装置３３に記憶されているテストプログラムを読み出してテストプログラムの実行を開始する（ステップＳ１０）。トレーサモジュール３１ｂのコントローラ３１ｂ１は、状態を確認するハードウェアモジュールの番号を示すモジュール番号ｉを０に設定する（ステップＳ１１）。そして、コントローラ３１ｂ１は、モジュール番号ｉのハードウェアモジュールの状態（モジュール状態）を確認する（ステップＳ１２）。
【0042】
そして、コントローラ３１ｂ１は、モジュール番号ｉのハードウェアモジュールが、たとえば、図４に示したパイプラインステージにおいて、以下のようなイベントを発生した場合、以下のような動作情報を取得する（ステップＳ１３：ＹＥＳ）。
【0043】
モジュール番号ｉのハードウェアモジュールがステージＳＴ１において分岐予測を失敗した場合、コントローラ３１ｂ１は、そのハードウェアモジュールが出力する分岐予測の失敗を示す情報を動作情報として取得する。
【0044】
モジュール番号ｉのハードウェアモジュールがステージＳＴ３において命令のデコードを行った場合、コントローラ３１ｂ１は、そのハードウェアモジュールが出力するデコード結果である命令データを取得する。また、コントローラ３１ｂ１は、デコードされた命令に割り当てられたパイプラインＩＤを取得する。複数の命令がデコードされる場合、コントローラ３１ｂ１はそれぞれの命令についてのパイプラインＩＤを取得する。
【0045】
モジュール番号ｉのハードウェアモジュールがステージＳＴ４～ＳＴ７において物理汎用レジスタへのライトを行った場合、コントローラ３１ｂ１は、そのハードウェアモジュールが出力する物理汎用レジスタの番号とライトデータを取得する。
【0046】
モジュール番号ｉのハードウェアモジュールがステージＳＴ４ｂ，ＳＴ５ｂにおいてストアデータを生成した場合、コントローラ３１ｂ１は、そのハードウェアモジュールが出力するストアデータとストア命令に割り当てられたパイプラインＩＤを取得する。
【0047】
モジュール番号ｉのハードウェアモジュールがステージＳＴ６ｃにおいてロード命令を完了した場合、コントローラ３１ｂ１は、そのハードウェアモジュールが出力するロードデータとロード命令に割り当てられたパイプラインＩＤを取得する。
【0048】
モジュール番号ｉのハードウェアモジュールがステージＳＴ６ｂにおいてアドレス変換を完了した場合、コントローラ３１ｂ１は、そのハードウェアモジュールが出力する仮想アドレス、物理アドレスを取得する。さらにコントローラ３１ｂ１は、メモリアクセス命令（ロード命令またはストア命令）に割り当てられたパイプラインＩＤを取得する。
【0049】
モジュール番号ｉのハードウェアモジュールがステージＳＴ８の処理を完了した場合、コントローラ３１ｂ１は、そのハードウェアモジュールが出力する以下の動作情報を取得する。コントローラ３１ｂ１は、現在のプログラムカウンタの値、実行完了した命令数、実行完了した命令に割り当てられたパイプラインＩＤを取得する。さらにコントローラ３１ｂ１は、実行完了した命令に関してテストプログラムに記述されていた論理汎用レジスタの番号、実際にその命令の実行時に用いた物理汎用レジスタの番号を取得する。また、コントローラ３１ｂ１は、物理汎用レジスタへのライトを発生させた命令に割り当てられたパイプラインＩＤ、命令実行完了時点での権限レベルを取得する。
【0050】
モジュール番号ｉのハードウェアモジュールがステージＳＴ１～ＳＴ８の処理において、アーキテクチャレジスタへのリードまたはライトを行った場合、コントローラ３１ｂ１は、そのハードウェアモジュールが出力するアーキテクチャレジスタの番号を取得する。
また、コントローラ３１ｂ１は、そのハードウェアモジュールが出力する、リードまたはライトが行われたことを示すフラグ情報と、リードデータまたはライトデータを取得する。
また、コントローラ３１ｂ１は、そのハードウェアモジュールが出力する、リードまたはライトが行われたことを示すフラグ情報と、リードデータまたはライトデータを取得する。
【0051】
モジュール番号ｉのハードウェアモジュールにおいて、ステージＳＴ１～ＳＴ８の処理についての例外（異常）が発生した場合、コントローラ３１ｂ１は、そのハードウェアモジュールが出力する例外が発生した旨を示す情報を取得する。
【0052】
モジュール番号ｉのハードウェアモジュールにおいて、ステージＳＴ１～ＳＴ８の処理時にパイプラインフラッシュが発生した場合、コントローラ３１ｂ１は、そのハードウェアモジュールが出力するパイプラインフラッシュが発生した旨を示す情報を取得する。
【0053】
コントローラ３１ｂ１は、モジュール番号ｉのハードウェアモジュールが上記の何れかのイベントの発生を示す情報を出力している場合、そのイベントに関連する動作情報を取得し、ＲＡＭ３１ｂ２に書き込む（ステップＳ１４）。コントローラ３１ｂ１は、ステップＳ１４の処理後、または、動作情報を取得しない場合（ステップＳ１３：ＮＯ）、ｉ＜Ｎ（全観測対象ハードウェアモジュール数）である間（ステップＳ１５：ＮＯ）、ｉ＝ｉ＋１とする（ステップＳ１６）。ステップＳ１６の処理後、ステップＳ１２からの処理が繰り返される。
【0054】
ｉ＝Ｎとなった場合（ステップＳ１５：ＹＥＳ）、テストプログラムの実行が終了していなければ（ステップＳ１７：ＮＯ）、テストプログラムを実行するコア３１ａ１～３１ａｍによって、命令実行サイクルが進められる（ステップＳ１８）。ステップＳ１８の処理後、ステップＳ１１からの処理が繰り返される。
【0055】
テストプログラムの実行が終了した場合（ステップＳ１７：ＹＥＳ）、コントローラ３１ｂ１は、ＲＡＭ３１ｂ２に記憶されている動作情報を出力させ、記憶装置（主記憶装置３２または外部記憶装置３３）に記憶させる（ステップＳ１９）。以上で、動作情報の取得処理が終了する。
【0056】
なお、上記の処理の順序は一例であり、適宜順序が入れ替えられてもよい。また、動作情報は、主記憶装置３２または外部記憶装置３３に記憶されなくてもよく、たとえば、図示しない通信インタフェースによって、デバッグ作業実行サーバ２２に送信されるようにしてもよい。
【0057】
図６は、各命令実行サイクルにおいて取得された動作情報の一例を示す図である。図６において、“Ｎ／Ａ”は該当する動作情報が取得されていないことを示す。
命令実行サイクルが９８０サイクルのとき、命令のデコードにより、２つの命令についてのデコード結果である命令データ“ＤＡＴＡ”と、各命令に割り当てられたパイプラインＩＤ（デコード命令パイプラインＩＤ）“０，１”が取得されている。
命令実行サイクルが９８０サイクルのとき、命令のデコードにより、２つの命令についてのデコード結果である命令データ“ＤＡＴＡ”と、各命令に割り当てられたパイプラインＩＤ（デコード命令パイプラインＩＤ）“０，１”が取得されている。
【0058】
命令実行サイクルが９９０サイクルのとき、物理汎用レジスタへのライトにより、その物理汎用レジスタの番号“０”とライトデータ（物理汎用レジスタライトデータ）“２０”が取得されている。
【0059】
命令実行サイクルが９９５サイクルのときも、物理汎用レジスタへのライトにより、その物理汎用レジスタの番号“３”とライトデータ“３０”が取得されている。
命令実行サイクルが１０００サイクルのとき、２つの命令の実行が完了されたことによりプログラムカウンタ値“１００”、実行完了命令数“２”、実行完了した命令に割り当てられたパイプラインＩＤ（実行完了命令パイプラインＩＤ）“０”が取得されている。
命令実行サイクルが１０００サイクルのとき、２つの命令の実行が完了されたことによりプログラムカウンタ値“１００”、実行完了命令数“２”、実行完了した命令に割り当てられたパイプラインＩＤ（実行完了命令パイプラインＩＤ）“０”が取得されている。
【0060】
さらに、実行完了した命令に関してテストプログラムに記述されていた論理汎用レジスタの番号“１，２”と、実際にその命令の実行時に用いた物理汎用レジスタの番号“０，２”が取得されている。この例では、論理汎用レジスタの番号と、物理汎用レジスタの番号が異なるため、たとえば、アウトオブオーダ実行の結果、レジスタリネーミングが行われたことが分かる。また、上記の番号の物理汎用レジスタへのライトを指示した命令に割り当てられたパイプラインＩＤ（対象命令パイプラインＩＤ）“０，１”と、命令実行完了時点での権限レベル“Ｎ”が取得されている。“Ｎ”はノーマルを表す。
【0061】
次に、デバッグ作業実行サーバ２２のハードウェア例を示す。
図７は、デバッグ作業実行サーバのハードウェア例を示す図である。
デバッグ作業実行サーバ２２は、ＣＰＵ５１、ＲＡＭ５２、ＨＤＤ５３、画像信号処理部５４、入力信号処理部５５、媒体リーダ５６及び通信インタフェース５７を有する。上記ユニットは、バスに接続されている。
図７は、デバッグ作業実行サーバのハードウェア例を示す図である。
デバッグ作業実行サーバ２２は、ＣＰＵ５１、ＲＡＭ５２、ＨＤＤ５３、画像信号処理部５４、入力信号処理部５５、媒体リーダ５６及び通信インタフェース５７を有する。上記ユニットは、バスに接続されている。
【0062】
ＣＰＵ５１は、プログラムの命令を実行する演算回路を含むプロセッサである。ＣＰＵ５１は、ＨＤＤ５３に記憶されたプログラムやデータの少なくとも一部をＲＡＭ５２にロードし、プログラムを実行する。なお、ＣＰＵ５１は複数のプロセッサコアを備えてもよく、デバッグ作業実行サーバ２２は複数のプロセッサを備えてもよく、以下で説明する処理を複数のプロセッサまたはプロセッサコアを用いて並列に実行してもよい。また、複数のプロセッサの集合（マルチプロセッサ）を「プロセッサ」と呼んでもよい。
【0063】
ＲＡＭ５２は、ＣＰＵ５１が実行するプログラムやＣＰＵ５１が演算に用いるデータを一時的に記憶する揮発性の半導体メモリである。なお、デバッグ作業実行サーバ２２は、ＲＡＭ以外の種類のメモリを備えてもよく、複数個のメモリを備えてもよい。
【0064】
ＨＤＤ５３は、ＯＳ（Operating System）やミドルウェアやアプリケーションソフトウェアなどのソフトウェアのプログラム、及び、データを記憶する不揮発性の記憶装置である。プログラムには、たとえば、デバッグ用情報の生成などを行う情報処理方法をデバッグ作業実行サーバ２２に実行させる情報処理プログラムが含まれる。なお、デバッグ作業実行サーバ２２は、フラッシュメモリやＳＳＤ（Solid State Drive）などの他の種類の記憶装置を備えてもよく、複数の不揮発性の記憶装置を備えてもよい。
【0065】
画像信号処理部５４は、ＣＰＵ５１からの命令にしたがって、デバッグ作業実行サーバ２２に接続されたディスプレイ５４ａに画像を出力する。ディスプレイ５４ａとしては、ＣＲＴ（Cathode Ray Tube）ディスプレイ、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）、プラズマディスプレイ（ＰＤＰ：Plasma Display Panel）、有機ＥＬ（ＯＥＬ：Organic Electro-Luminescence）ディスプレイなどを用いることができる。
【0066】
入力信号処理部５５は、デバッグ作業実行サーバ２２に接続された入力デバイス５５ａから入力信号を取得し、ＣＰＵ５１に出力する。入力デバイス５５ａとしては、マウスやタッチパネルやタッチパッドやトラックボールなどのポインティングデバイス、キーボード、リモートコントローラ、ボタンスイッチなどを用いることができる。また、デバッグ作業実行サーバ２２に、複数の種類の入力デバイスが接続されていてもよい。
【0067】
媒体リーダ５６は、記録媒体５６ａに記録されたプログラムやデータを読み取る読み取り装置である。記録媒体５６ａとして、たとえば、磁気ディスク、光ディスク、光磁気ディスク（ＭＯ：Magneto-Optical disk）、半導体メモリなどを使用できる。磁気ディスクには、フレキシブルディスク（ＦＤ：Flexible Disk）やＨＤＤが含まれる。光ディスクには、ＣＤ（Compact Disc）やＤＶＤ（Digital Versatile Disc）、Ｂｌｕ－ｒａｙ（登録商標）などが含まれる。
【0068】
媒体リーダ５６は、たとえば、記録媒体５６ａから読み取ったプログラムやデータを、ＲＡＭ５２やＨＤＤ５３などの他の記録媒体にコピーする。読み取られたプログラムは、たとえば、ＣＰＵ５１によって実行される。なお、記録媒体５６ａは、可搬型記録媒体であってもよく、プログラムやデータの配布に用いられることがある。また、記録媒体５６ａやＨＤＤ５３を、コンピュータ読み取り可能な記録媒体ということがある。
【0069】
通信インタフェース５７は、ネットワーク５７ａに接続され、ネットワーク５７ａを介して他の情報処理装置と通信を行うインタフェースである。通信インタフェース５７は、スイッチなどの通信装置とケーブルで接続される有線通信インタフェースでもよいし、基地局と無線リンクで接続される無線通信インタフェースでもよい。
【0070】
なお、通信インタフェース５７は、ネットワーク５７ａを介して、試験対象サーバシステム２１に接続されてもよいし、試験対象サーバシステム２１に直接接続されていてもよい。
【0071】
【0072】
次に、デバッグ作業実行サーバ２２の機能及び処理手順を説明する。
図８は、デバッグ作業実行サーバの機能例を示すブロック図である。
デバッグ作業実行サーバ２２は、動作情報取得部６０、デバッグ用情報生成部６１、デバッグ用情報出力部６２、デバッグ作業実行部６３、記憶部６４を有する。
図８は、デバッグ作業実行サーバの機能例を示すブロック図である。
デバッグ作業実行サーバ２２は、動作情報取得部６０、デバッグ用情報生成部６１、デバッグ用情報出力部６２、デバッグ作業実行部６３、記憶部６４を有する。
【0073】
動作情報取得部６０、デバッグ用情報生成部６１、デバッグ用情報出力部６２、デバッグ作業実行部６３は、たとえば、ＣＰＵ５１が実行するプログラムモジュールを用いて実装できる。記憶部６４は、たとえば、ＲＡＭ５２またはＨＤＤ５３に確保した記憶領域を用いて実装できる。
【0074】
動作情報取得部６０は、動作情報を取得する。動作情報取得部６０は、試験対象サーバシステム２１の外部記憶装置３３に直接アクセス可能であれば、外部記憶装置３３に記憶された動作情報を読み出すことで取得する。試験対象サーバシステム２１が動作情報をデバッグ作業実行サーバ２２に送信する場合、動作情報取得部６０は、通信インタフェース５７を用いて動作情報を受信することによって取得する。動作情報取得部６０は、取得した動作情報を一旦、記憶部６４に記憶する。
【0075】
デバッグ用情報生成部６１は、記憶部６４に記憶された動作情報に基づいてデバッグ用情報を生成する。
デバッグ用情報出力部６２は、デバッグ用情報をディスプレイ５４ａに表示させる。
デバッグ用情報出力部６２は、デバッグ用情報をディスプレイ５４ａに表示させる。
【0076】
デバッグ作業実行部６３は、たとえば、シミュレータなどにより、テストプログラムによる期待動作を表す期待動作情報を生成し、ディスプレイ５４ａに表示させる。デバッグ作業実行部６３は、デバッグ用情報と期待動作情報に基づいて、プロセッサ３１の問題動作を特定し、その結果をディスプレイ５４ａに表示させるようにしてもよい。
【0077】
記憶部６４は、取得された動作情報、生成された（または生成途中の）デバッグ用情報などを記憶する。
図９は、デバッグ用情報の生成及び表示処理の一例の流れを示すフローチャートである。なお、以下では、図６に示した動作情報を以下の種別Ａ～Ｊに分けて説明する。
図９は、デバッグ用情報の生成及び表示処理の一例の流れを示すフローチャートである。なお、以下では、図６に示した動作情報を以下の種別Ａ～Ｊに分けて説明する。
【0078】
種別Ａの動作情報は、プログラムカウンタ値、実行完了命令数、実行完了命令パイプラインＩＤである。
種別Ｂの動作情報は、命令データ、デコード命令パイプラインＩＤである。
種別Ｂの動作情報は、命令データ、デコード命令パイプラインＩＤである。
【0079】
種別Ｃの動作情報は、権限レベルである。
種別Ｄの動作情報は、アーキテクチャレジスタ番号、アーキテクチャレジスタライトデータ、アーキテクチャレジスタリードデータである。
種別Ｄの動作情報は、アーキテクチャレジスタ番号、アーキテクチャレジスタライトデータ、アーキテクチャレジスタリードデータである。
【0080】
種別Ｅの動作情報は、物理汎用レジスタ番号、物理汎用レジスタライトデータ、完了物理汎用レジスタ番号、完了論理汎用レジスタ番号、対象命令パイプラインＩＤである。
種別Ｆの動作情報は、ストアデータ、ストア命令パイプラインＩＤ、ロードデータ、ロード命令パイプラインＩＤである。
種別Ｆの動作情報は、ストアデータ、ストア命令パイプラインＩＤ、ロードデータ、ロード命令パイプラインＩＤである。
【0081】
種別Ｇの動作情報は、仮想アドレス、物理アドレス、ロード・ストア命令パイプラインＩＤである。
種別Ｈの動作情報は、分岐予測失敗情報である。
種別Ｈの動作情報は、分岐予測失敗情報である。
【0082】
種別Ｉの動作情報は、例外発生情報である。
種別Ｊの動作情報は、パイプラインフラッシュ情報である。
また、以下では、前述の命令実行サイクルをシミュレーション時刻と呼ぶ。
種別Ｊの動作情報は、パイプラインフラッシュ情報である。
また、以下では、前述の命令実行サイクルをシミュレーション時刻と呼ぶ。
【0083】
デバッグ用情報生成部６１は、シミュレーション時刻ｔをシミュレーション開始時刻ｔｓｔａｒｔに設定する（ステップＳ２０）。デバッグ用情報生成部６１は、記憶部６４に記憶されている動作情報のうち、シミュレーション時刻ｔにトレーサモジュール３１ｂによって取得された動作情報を読み込む（ステップＳ２１）。
【0084】
そして、デバッグ用情報生成部６１は、読み込んだ動作情報に、上記の種別Ｂ，Ｅ，Ｆ，Ｇの動作情報があるか否かを判定する（ステップＳ２２）。デバッグ用情報生成部６１は、種別Ｂ，Ｅ，Ｆ，Ｇの動作情報があると判定した場合、後述のデータ登録処理を行う（ステップＳ２３）。
【0085】
ステップＳ２３の処理後、または、種別Ｂ，Ｅ，Ｆ，Ｇの動作情報がないと判定した場合、デバッグ用情報生成部６１は、読み込んだ動作情報に基づいて、物理汎用レジスタへのライトがあるか否かを判定する（ステップＳ２４）。デバッグ用情報生成部６１は、物理汎用レジスタへのライトがあると判定した場合、後述のライトデータ登録処理を行う（ステップＳ２５）。
【0086】
ステップＳ２５の処理後、または、物理汎用レジスタへのライトがないと判定した場合、デバッグ用情報生成部６１は、読み込んだ動作情報に基づいて、実行完了命令があるか否かを判定する（ステップＳ２６）。実行完了命令があると判定された場合、デバッグ用情報出力部６２は、後述の実行完了命令と関連情報の表示処理を行う（ステップＳ２７）。
【0087】
ステップＳ２７の処理後、または、実行完了命令がないと判定した場合、デバッグ用情報生成部６１は、読み込んだ動作情報に、種別Ｄ，Ｈ，Ｉのデータがあるか否かを判定する（ステップＳ２８）。種別Ｄ，Ｈ，Ｉのデータがあると判定された場合、デバッグ用情報出力部６２は、後述の即時データ表示処理を行う（ステップＳ２９）。
【0088】
ステップＳ２９の処理後、または、種別Ｄ，Ｈ，Ｉのデータがないと判定した場合、デバッグ用情報生成部６１は、読み込んだ動作情報に基づいて、パイプラインフラッシュがあるか否かを判定する（ステップＳ３０）。パイプラインフラッシュがあると判定された場合、デバッグ用情報生成部６１とデバッグ用情報出力部６２は、後述のパイプラインフラッシュ処理を行う（ステップＳ３１）。
【0089】
ステップＳ３１の処理後、または、パイプラインフラッシュがないと判定した場合、デバッグ用情報生成部６１は、シミュレーション時刻ｔが終了シミュレーション時刻ｔｅｎｄに達したか否かを判定する（ステップＳ３２）。終了シミュレーション時刻ｔｅｎｄは、プロセッサ３１において動作情報の取得が行われた最後のシミュレーション時刻（命令実行サイクル）を表す。
【0090】
デバッグ用情報生成部６１は、シミュレーション時刻ｔが終了シミュレーション時刻ｔｅｎｄに達していないと判定した場合、シミュレーション時刻ｔを＋１し（ステップＳ３３）、ステップＳ２１からの処理を繰り返す。デバッグ用情報生成部６１は、シミュレーション時刻ｔが終了シミュレーション時刻ｔｅｎｄに達していると判定した場合、デバッグ用情報の生成及び表示処理を終了する。
【0091】
なお、図９に示した処理の順序は一例であり、適宜順序が入れ替えられてもよい。たとえば、ステップＳ２８，Ｓ２９の処理は、ステップＳ２２，Ｓ２３の処理の前に行ってもよい。
【0092】
図１０は、データ登録処理の一例の流れを示すフローチャートである。
データ登録処理が開始されると、デバッグ用情報生成部６１は、読み込んだ動作情報にデコードされた命令データがあるか否かを判定する（ステップＳ４０）。デバッグ用情報生成部６１は、命令データがあると判定した場合、命令データを、記憶部６４に構築されたデータテーブルに登録する（ステップＳ４１）。命令データは、データテーブルにおいて、デコード命令パイプラインＩＤに紐付けられた動作情報が書き込まれる領域のうち、命令データの書き込み用フィールドに書き込まれる。
データ登録処理が開始されると、デバッグ用情報生成部６１は、読み込んだ動作情報にデコードされた命令データがあるか否かを判定する（ステップＳ４０）。デバッグ用情報生成部６１は、命令データがあると判定した場合、命令データを、記憶部６４に構築されたデータテーブルに登録する（ステップＳ４１）。命令データは、データテーブルにおいて、デコード命令パイプラインＩＤに紐付けられた動作情報が書き込まれる領域のうち、命令データの書き込み用フィールドに書き込まれる。
【0093】
ステップＳ４１の処理後、または、命令データがないと判定した場合、デバッグ用情報生成部６１は、読み込んだ動作情報に物理・論理汎用レジスタ番号の変換データがあるか否かを判定する（ステップＳ４２）。物理・論理汎用レジスタ番号の変換データの有無は、たとえば、図６に示した動作情報のうち、完了物理汎用レジスタ番号と、完了論理汎用レジスタ番号とから判別できる。図６の例では、完了物理汎用レジスタ番号と、完了論理汎用レジスタ番号とが異なるため、変換データがある（レジスタリネーミングが行われた）ものと判定される。
【0094】
デバッグ用情報生成部６１は、変換データがあると判定した場合、物理・論理汎用レジスタ番号（図６では完了物理汎用レジスタ番号及び完了論理汎用レジスタ番号）を、上記データテーブルに登録する（ステップＳ４３）。物理・論理汎用レジスタ番号は、データテーブルにおいて、対象命令パイプラインＩＤに紐付けられた動作情報が書き込まれる領域のうち、物理・論理汎用レジスタ番号の書き込み用フィールドに書き込まれる。
【0095】
ステップＳ４３の処理後、または、変換データがないと判定した場合、デバッグ用情報生成部６１は、読み込んだ動作情報にストアデータがあるか否かを判定する（ステップＳ４４）。ストアデータがあると判定した場合、デバッグ用情報生成部６１は、ストアデータを、上記データテーブルに登録する（ステップＳ４５）。ストアデータは、データテーブルにおいて、ストア命令パイプラインＩＤに紐付けられた動作情報が書き込まれる領域のうち、ストアデータの書き込み用フィールドに書き込まれる。
【0096】
ステップＳ４５の処理後、または、ストアデータがないと判定した場合、デバッグ用情報生成部６１は、読み込んだ動作情報にロードデータがあるか否かを判定する（ステップＳ４６）。ロードデータがあると判定した場合、デバッグ用情報生成部６１は、ロードデータを、上記データテーブルに登録する（ステップＳ４７）。ロードデータは、データテーブルにおいて、ロード命令パイプラインＩＤに紐付けられた動作情報が書き込まれる領域のうち、ロードデータの書き込み用フィールドに書き込まれる。
【0097】
ステップＳ４７の処理後、または、ロードデータがないと判定した場合、デバッグ用情報生成部６１は、読み込んだ動作情報にアドレス変換データがあるか否かを判定する（ステップＳ４８）。アドレス変換データの有無は、たとえば、図６に示した動作情報に仮想アドレスと物理アドレスとが含まれているか否かにより判別できる。仮想アドレスと物理アドレスとが含まれている場合、アドレス変換データがある（アドレス変換が行われた）ものと判定される。
【0098】
デバッグ用情報生成部６１は、アドレス変換データがあると判定した場合、仮想アドレスと物理アドレスを、上記データテーブルに登録する（ステップＳ４９）。物理・論理汎用レジスタ番号は、データテーブルにおいて、ロード・ストア命令パイプラインＩＤに紐付けられた動作情報が書き込まれる領域のうち、仮想アドレスと物理アドレスの書き込み用フィールドに書き込まれる。
【0099】
ステップＳ４９の処理後、または、アドレス変換データがないと判定した場合、デバッグ用情報生成部６１は、データ登録処理を終える。
なお、上記の処理の順序は一例であり、適宜順序が入れ替えられてもよい。
なお、上記の処理の順序は一例であり、適宜順序が入れ替えられてもよい。
【0100】
図１１は、データテーブルの登録例を示す図である。
図１１の例のデータテーブルでは、パイプラインＩＤ（０，１，２，…，ＭＡＸ（最大値））と紐付けられた動作情報の格納位置がポインタで指定されている。このパイプラインＩＤは、前述の実行完了命令パイプラインＩＤ、デコード命令パイプラインＩＤ、対象命令パイプラインＩＤ、ストア命令パイプラインＩＤ、ロード命令パイプラインＩＤ、またはロード・ストア命令パイプラインＩＤとして用いられている。
図１１の例のデータテーブルでは、パイプラインＩＤ（０，１，２，…，ＭＡＸ（最大値））と紐付けられた動作情報の格納位置がポインタで指定されている。このパイプラインＩＤは、前述の実行完了命令パイプラインＩＤ、デコード命令パイプラインＩＤ、対象命令パイプラインＩＤ、ストア命令パイプラインＩＤ、ロード命令パイプラインＩＤ、またはロード・ストア命令パイプラインＩＤとして用いられている。
【0101】
たとえば、図１１に示すように、パイプラインＩＤ＝０に紐付けられた動作情報として、命令データ“０ｘ２ａ０８０３ｅ０”、物理汎用レジスタ番号“０”、論理汎用レジスタ番号“１”などが登録されている。また、パイプラインＩＤ＝２に紐付けられた動作情報として、命令データ“０ｘ９ｂ０８４ｅｅ８”、ストアデータ“０ｘ２０”、ロードデータ“Ｎ／Ａ”、仮想アドレス“０ｘ１０００”、物理アドレス“０ｘ１０００”などが登録されている。
【0102】
このように、デバッグ用情報生成部６１は、パイプラインＩＤごとに動作情報を収集していくことで、デバッグ用情報を生成している。これにより、パイプライン処理を用いた複雑な処理を行うプロセッサ３１についても適切なデバッグ用情報を生成可能である。また、動作情報から、論理汎用レジスタ番号と物理汎用レジスタ番号とを対応付けて収集することで、レジスタリネーミングが生じた場合にも適切なデバッグ用情報を生成可能である。
【0103】
図９のライトデータ登録処理では、デバッグ用情報生成部６１は、ライトデータを、記憶部６４に構築されたライトデータ登録用のデータテーブルに登録する。
図１２は、ライトデータ登録用のデータテーブルの一例を示す図である。
図１２は、ライトデータ登録用のデータテーブルの一例を示す図である。
【0104】
ライトデータ登録用のデータテーブルには、ライトが行われた物理汎用レジスタを示す物理汎用レジスタ番号とライトデータが書き込まれる。ライトデータ登録用のデータテーブルに既に同じ物理汎用レジスタ番号が登録されている場合、ライトデータが上書きされる。
【0105】
図１３は、実行完了命令と関連情報の表示処理の一例の流れを示すフローチャートである。
まず、デバッグ用情報出力部６２は、読み込まれた動作情報に含まれるシミュレーション時刻ｔ、権限レベル、プログラムカウンタ値をディスプレイ５４ａに表示させる（ステップＳ５０）。さらに、デバッグ用情報出力部６２は、実行完了命令パイプラインＩＤに紐付けられ、データテーブルに登録された命令データを、記憶部６４から読み出してディスプレイ５４ａに表示させる（ステップＳ５１）。
まず、デバッグ用情報出力部６２は、読み込まれた動作情報に含まれるシミュレーション時刻ｔ、権限レベル、プログラムカウンタ値をディスプレイ５４ａに表示させる（ステップＳ５０）。さらに、デバッグ用情報出力部６２は、実行完了命令パイプラインＩＤに紐付けられ、データテーブルに登録された命令データを、記憶部６４から読み出してディスプレイ５４ａに表示させる（ステップＳ５１）。
【0106】
その後、デバッグ用情報生成部６１は、実行完了命令パイプラインＩＤに紐付けられた物理汎用レジスタ番号が図１１に示したようなデータテーブルに登録済であるか否かを判定する（ステップＳ５２）。物理汎用レジスタ番号が登録済であると判定した場合、デバッグ用情報出力部６２は、その物理汎用レジスタ番号とともにデータテーブルに登録されている論理汎用レジスタ番号を、記憶部６４から読み出してディスプレイ５４ａに表示させる（ステップＳ５３）。また、デバッグ用情報出力部６２は、その物理汎用レジスタ番号と、図１２に示したライトデータ登録用のデータテーブルに登録されているライトデータを、記憶部６４から読み出してディスプレイ５４ａに表示させる（ステップＳ５４）。
【0107】
ステップＳ５４の処理後、または物理汎用レジスタ番号が登録済でないと判定した場合、デバッグ用情報出力部６２は、実行完了命令パイプラインＩＤに紐付けられたストアデータがデータテーブルに登録済であるか否かを判定する（ステップＳ５５）。ストアデータが登録済であると判定した場合、デバッグ用情報出力部６２は、ストアデータとそのストアデータとともにデータテーブルに登録されている仮想アドレス及び物理アドレスを、記憶部６４から読み出してディスプレイ５４ａに表示させる（ステップＳ５６）。
【0108】
ステップＳ５６の処理後、またはストアデータが登録済でないと判定した場合、デバッグ用情報出力部６２は、実行完了命令パイプラインＩＤに紐付けられたロードデータがデータテーブルに登録済であるか否かを判定する（ステップＳ５７）。ロードデータが登録済であると判定した場合、デバッグ用情報出力部６２は、ロードデータとそのロードデータとともにデータテーブルに登録されている仮想アドレス及び物理アドレスを、記憶部６４から読み出してディスプレイ５４ａに表示させる（ステップＳ５８）。
【0109】
ステップＳ５８の処理後、またはロードデータが登録済みでないと判定した場合、デバッグ用情報出力部６２（またはデバッグ用情報生成部６１）は実行完了命令パイプラインＩＤに紐付けられた動作情報をデータテーブルから削除する（ステップＳ５９）。
【0110】
その後、デバッグ用情報出力部６２は、実行完了命令と関連情報の表示処理を終える。
なお、上記の処理の順序は一例であり、各種動作情報の表示順序などについては適宜入れ替えられてもよい。
なお、上記の処理の順序は一例であり、各種動作情報の表示順序などについては適宜入れ替えられてもよい。
【0111】
図１４は、即時データ表示処理の一例の流れを示すフローチャートである。
デバッグ用情報出力部６２は、読み込まれた動作情報にアーキテクチャレジスタリード・ライトデータ（リードデータまたはライトデータ）があるか否かを判定する（ステップＳ６０）。アーキテクチャレジスタリード・ライトデータがあると判定した場合、デバッグ用情報出力部６２は、読み込まれた動作情報に含まれるシミュレーション時刻ｔ、アーキテクチャレジスタリード・ライト情報をディスプレイ５４ａに表示させる（ステップＳ６１）。アーキテクチャレジスタリード・ライト情報には、アーキテクチャレジスタ番号、アーキテクチャリード・ライトデータが含まれる。
デバッグ用情報出力部６２は、読み込まれた動作情報にアーキテクチャレジスタリード・ライトデータ（リードデータまたはライトデータ）があるか否かを判定する（ステップＳ６０）。アーキテクチャレジスタリード・ライトデータがあると判定した場合、デバッグ用情報出力部６２は、読み込まれた動作情報に含まれるシミュレーション時刻ｔ、アーキテクチャレジスタリード・ライト情報をディスプレイ５４ａに表示させる（ステップＳ６１）。アーキテクチャレジスタリード・ライト情報には、アーキテクチャレジスタ番号、アーキテクチャリード・ライトデータが含まれる。
【0112】
ステップＳ６１の処理後、またはアーキテクチャレジスタリード・ライトデータがないと判定した場合、デバッグ用情報出力部６２は、読み込まれた動作情報に分岐予測失敗情報があるか否かを判定する（ステップＳ６２）。分岐予測失敗情報があると判定した場合、デバッグ用情報出力部６２は、読み込まれた動作情報に含まれるシミュレーション時刻ｔと分岐予測失敗情報をディスプレイ５４ａに表示させる（ステップＳ６３）。
【0113】
ステップＳ６３の処理後、または分岐予測失敗情報がないと判定した場合、デバッグ用情報出力部６２は、読み込まれた動作情報に例外発生情報があるか否かを判定する（ステップＳ６４）。例外発生情報があると判定した場合、デバッグ用情報出力部６２は、読み込まれた動作情報に含まれるシミュレーション時刻ｔと例外発生情報をディスプレイ５４ａに表示させる（ステップＳ６５）。
【0114】
ステップＳ６５の処理後、または例外発生得情報がないと判定した場合、デバッグ用情報出力部６２は、即時データ表示処理を終了する。
なお、上記の処理の順序は一例であり、即時データ表示対象の各種動作情報の表示順序などについては適宜入れ替えられてもよい。
なお、上記の処理の順序は一例であり、即時データ表示対象の各種動作情報の表示順序などについては適宜入れ替えられてもよい。
【0115】
図１５は、パイプラインフラッシュ処理の一例の流れを示すフローチャートである。
デバッグ用情報出力部６２は、読み込まれた動作情報に含まれるシミュレーション時刻ｔとパイプラインフラッシュ情報をディスプレイ５４ａに表示させる（ステップＳ７０）。
デバッグ用情報出力部６２は、読み込まれた動作情報に含まれるシミュレーション時刻ｔとパイプラインフラッシュ情報をディスプレイ５４ａに表示させる（ステップＳ７０）。
【0116】
そして、デバッグ用情報生成部６１は、図１１に示したようなデータテーブルに登録されている情報を全て削除し（ステップＳ７１）、パイプラインフラッシュ処理を終了する。
【0117】
図１６は、デバッグ用情報のディスプレイへの表示例を示す図である。
図１６の例では、シミュレーション時刻ｔが“１０００”のとき完了した加算命令についての情報として、権限レベル“Ｎ”（ノーマル）、プログラムカウンタ値“０００００１００”、命令データ“２ａ０８０３ｅ０”が示されている。また、“ａｄｄ ｒ１，０ｘ１０，０ｘ１０”は、ｒ１＝０ｘ１０＋０ｘ１０を表している。“ｒ１”は論理汎用レジスタ番号が“１”であることを示す。“ｒ１ ｗｒｉｔｅ：０ｘ２０”は、物理汎用レジスタ番号“１”の物理汎用レジスタにライトデータ“０ｘ２０”が書き込まれたことを示す。
図１６の例では、シミュレーション時刻ｔが“１０００”のとき完了した加算命令についての情報として、権限レベル“Ｎ”（ノーマル）、プログラムカウンタ値“０００００１００”、命令データ“２ａ０８０３ｅ０”が示されている。また、“ａｄｄ ｒ１，０ｘ１０，０ｘ１０”は、ｒ１＝０ｘ１０＋０ｘ１０を表している。“ｒ１”は論理汎用レジスタ番号が“１”であることを示す。“ｒ１ ｗｒｉｔｅ：０ｘ２０”は、物理汎用レジスタ番号“１”の物理汎用レジスタにライトデータ“０ｘ２０”が書き込まれたことを示す。
【0118】
さらに、同じ時刻に完了した加算命令についての情報として、権限レベル“Ｎ”、プログラムカウンタ値“０００００１０４”、命令データ“２ａ０８０３ｅ２”が示されている。また、“ａｄｄ ｒ２，ｒ１，０ｘ１０”は、ｒ２＝ｒ１＋０ｘ１０を表している。“ｒ２”は論理汎用レジスタ番号が“２”であることを示す。“ｒ２ ｗｒｉｔｅ：０ｘ３０”は、物理汎用レジスタ番号“２”の物理汎用レジスタにライトデータ“０ｘ３０”が書き込まれたことを示す。
【0119】
また、シミュレーション時刻ｔが“１０２０”のとき完了したストア命令についての情報として、権限レベル“Ｎ”、プログラムカウンタ値“０００００１０８”、命令データ“９ｂ０８４ｅｅ８”が示されている。また、“ｓｔｏｒｅ ｒ１，０ｘ１０００”は、論理汎用レジスタ番号“１”の論理汎用レジスタのデータを、図２の主記憶装置３２のアドレス“０ｘ１０００”にストアすることを示す。“ｓｔｏｒｅ：ＶＡ＝０ｘ１０００，ＰＡ＝０ｘ１０００，ｄａｔａ＝０ｘ２０”は、仮想アドレス（ＶＡ）“０ｘ１０００”、物理アドレス（ＰＡ）“０ｘ１０００”に、ストアデータ“０ｘ２０”がストアされたことを示す。
【0120】
さらに、同じ時刻に完了したロード命令についての情報として、権限レベル“Ｎ”、プログラムカウンタ値“０００００１０ｃ”、命令データ“８ｂ０８４ｅｅ８”が示されている。また、“ｌｏａｄ ｒ１，０ｘ１０００”は、論理汎用レジスタ番号“１”の論理汎用レジスタに、図２の主記憶装置３２のアドレス“０ｘ１０００”のデータをロードすることを示す。“ｒ１ ｗｒｉｔｅ：０ｘ２０”は、物理汎用レジスタ番号“１”の物理汎用レジスタにロードデータ“０ｘ２０”が書き込まれたことを示す。“ｌｏａｄ：ＶＡ＝０ｘ１０００，ＰＡ＝０ｘ１０００，ｄａｔａ＝０ｘ２０”は、仮想アドレス（ＶＡ）“０ｘ１０００”、物理アドレス（ＰＡ）“０ｘ１０００”から、ロードデータ“０ｘ２０”がロードされたことを示す。
【0121】
シミュレーション時刻ｔが“１０３６”のとき完了したストア命令についての情報として、権限レベル“Ｎ”、プログラムカウンタ値“０００００１１０”、命令データ“８ｂ０８０ｅｅ８”が示されている。また、“ｓｔｏｒｅ ｒ１，０ｘ０”は、論理汎用レジスタ番号“１”の論理汎用レジスタのデータを、図２の主記憶装置３２のアドレス“０ｘ０”にストアすることを示す。
【0122】
シミュレーション時刻ｔが“１０６８”のとき、例外が発生したことが示されている。また、同じ時刻において、パイプラインフラッシュが発生したことが示されている。
シミュレーション時刻ｔが“１０８０”のとき完了した分岐（ジャンプ）命令についての情報として、権限レベル“Ｈ”（ハイ）、プログラムカウンタ値“００００００００”、命令データ“ｆ９４０ｄ６６１”が示されている。“ｊｕｍｐ ０ｘ１０００”は、アドレス“０ｘ１０００”にある命令への分岐を行うことを示している。
シミュレーション時刻ｔが“１０８０”のとき完了した分岐（ジャンプ）命令についての情報として、権限レベル“Ｈ”（ハイ）、プログラムカウンタ値“００００００００”、命令データ“ｆ９４０ｄ６６１”が示されている。“ｊｕｍｐ ０ｘ１０００”は、アドレス“０ｘ１０００”にある命令への分岐を行うことを示している。
【0123】
シミュレーション時刻ｔが“１１３２”のとき、分岐予測の失敗が発生したことが示されている。また、同じ時刻において、パイプラインフラッシュが発生したことが示されている。
【0124】
シミュレーション時刻ｔが“１１５０”のとき、アーキテクチャレジスタ番号“ａｒｃｈ＿ｒｅｇ１”のアーキテクチャレジスタにライトデータ“０ｘ１０”の書き込みが行われたことが示されている。
【0125】
また、同時刻に完了したアーキテクチャレジスタへのライト命令についての情報として、権限レベル“Ｈ”、プログラムカウンタ値“００００１０００”、命令データ“３９４４０１４ａ”が示されている。また、“ｗｒｉｔｅ ａｒｃｈ＿ｒｅｇ１，０ｘ１０”は、アーキテクチャレジスタ番号“ａｒｃｈ＿ｒｅｇ１”のアーキテクチャレジスタにライトデータ“０ｘ１０”の書き込みを行うことが示されている。
【0126】
上記の表示例のうち、“ａｄｄ ｒ１，０ｘ１０，０ｘ１０”などの演算内容は、前述のように生成されるデバッグ用情報には含まれないが、デコードされた命令データと、テストプログラムに基づいて、デバッグ用情報出力部６２によって生成可能である。
【0127】
デバッグ用情報の表示後、デバッグ作業実行部６３は、たとえば、シミュレータなどによりテストプログラムを実行させたときに得られる期待動作を表す期待動作情報を生成して、ディスプレイ５４ａに表示させる。たとえば、ユーザは、表示される期待動作情報と上記デバッグ用情報とを比較してデバッグ作業を行う。
【0128】
たとえば、主記憶装置３２に記憶されるデータが期待動作情報に含まれる期待値と異なるというエラーが発生した場合、ユーザは、デバッグ用情報と期待動作情報とを比較しながら問題発生箇所の特定を行う。
【0129】
たとえば、まず、データロード時に、データやアドレスが期待値と異なるものとなったのかが検証される。データロード時にデータやアドレスが期待値と異なるものとなっていれば、さらに、その前のデータストア時に、データやアドレスが期待値と異なるものとなったのかが検証される。データストア時にデータやアドレスが期待値と異なるものとなっていれば、さらに、その前のストアデータ作成時の演算処理にて期待値と異なるデータが生成されたのかが検証される。演算処理にて期待値と異なるデータが生成されていれば、さらに、その前のアーキテクチャレジスタの読み出し時に、期待と異なるデータが読み出されたのかが検証される。以上のように、動作を順に追っていくことにより、問題発生箇所の特定を行うことができる。
【0130】
デバッグ作業による問題発生箇所の特定後は、特定した問題発生箇所に関連するハードウェアモジュールに絞って調査が行われる。
なお、デバッグ作業実行部６３が、デバッグ用情報と期待動作情報に基づいて問題発生箇所の特定を行ってもよい。
なお、デバッグ作業実行部６３が、デバッグ用情報と期待動作情報に基づいて問題発生箇所の特定を行ってもよい。
【0131】
図１７は、デバッグ作業の一例の処理の流れを示す図である。
デバッグ作業実行部６３は、シミュレータなどによりテストプログラムを実行させたときに得られる期待動作を表す期待動作情報を生成する（ステップＳ８０）。そして、デバッグ作業実行部６３は、デバッグ用情報と期待動作情報に基づいて、上記のような検証処理を行って問題動作（問題発生箇所）の特定を行う（ステップＳ８１）。なお、デバッグ作業実行部６３は、特定結果をディスプレイ５４ａに表示させるようにしてもよい。
デバッグ作業実行部６３は、シミュレータなどによりテストプログラムを実行させたときに得られる期待動作を表す期待動作情報を生成する（ステップＳ８０）。そして、デバッグ作業実行部６３は、デバッグ用情報と期待動作情報に基づいて、上記のような検証処理を行って問題動作（問題発生箇所）の特定を行う（ステップＳ８１）。なお、デバッグ作業実行部６３は、特定結果をディスプレイ５４ａに表示させるようにしてもよい。
【0132】
デバッグ用情報出力部６２は、上記のようなソフトウェア動作と実際に用いられたハードウェアの動作との対応関係を示す情報を含むデバッグ用情報をディスプレイ５４ａに表示させることで、両者の対応関係の把握が容易となり問題発生箇所の特定が容易になる。
【0133】
これにより、デバッグ作業効率が上がりデバッグ時間を短縮できる。このため、試験対象サーバシステム２１に対しての動作解析作業の効率化、短ＴＡＴ化が実現できる。
なお、前述のように、上記の処理内容は、コンピュータであるデバッグ作業実行サーバ２２にプログラムを実行させることで実現できる。
なお、前述のように、上記の処理内容は、コンピュータであるデバッグ作業実行サーバ２２にプログラムを実行させることで実現できる。
【0134】
プログラムは、コンピュータ読み取り可能な記録媒体（たとえば、記録媒体５６ａ）に記録しておくことができる。記録媒体として、たとえば、磁気ディスク、光ディスク、光磁気ディスク、半導体メモリなどを使用できる。磁気ディスクには、ＦＤ及びＨＤＤが含まれる。光ディスクには、ＣＤ、ＣＤ－Ｒ（Recordable）／ＲＷ（Rewritable）、ＤＶＤ及びＤＶＤ－Ｒ／ＲＷが含まれる。プログラムは、可搬型の記録媒体に記録されて配布されることがある。その場合、可搬型の記録媒体から他の記録媒体（たとえば、ＨＤＤ５３）にプログラムをコピーして実行してもよい。
【0135】
以上、実施の形態に基づき、本発明の情報処理プログラム、情報処理方法及び情報処理システムの一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
【符号の説明】
【0136】
１０ 情報処理システム
１１ プロセッサ
１１ａ１～１１ａｎ ハードウェアモジュール
１１ｂ 取得回路
１２ 記憶装置
１３ デバッグ装置
１３ａ 処理部
１３ｂ 記憶部
１４ 表示装置
１１ プロセッサ
１１ａ１～１１ａｎ ハードウェアモジュール
１１ｂ 取得回路
１２ 記憶装置
１３ デバッグ装置
１３ａ 処理部
１３ｂ 記憶部
１４ 表示装置
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】