特許 7402009 ＰＷＭ制御インバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-12

(45)【発行日】2023-12-20

(54)【発明の名称】ＰＷＭ制御インバータ

(51)【国際特許分類】

   H02M 7/48 20070101AFI20231213BHJP

【ＦＩ】

H02M7/48 F

【請求項の数】 14

(21)【出願番号】P 2019186756

(22)【出願日】2019-10-10

(65)【公開番号】P2021064989

(43)【公開日】2021-04-22

【審査請求日】2022-10-07

(73)【特許権者】

【識別番号】390019839

【氏名又は名称】三星電子株式会社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ

(74)【代理人】

【識別番号】110001427

【氏名又は名称】弁理士法人前田特許事務所

(72)【発明者】

【氏名】三宅 博之

(72)【発明者】

【氏名】足立 幸作

(72)【発明者】

【氏名】今堀 洋二

【審査官】麻生 哲朗

(56)【参考文献】

【文献】国際公開第２０１４／０７３２４７（ＷＯ，Ａ１）

【文献】特開２０１８－１５７６５１（ＪＰ，Ａ）

【文献】特開２０１３－０６６２５５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

三相ブリッジ接続された上アーム中の３つのスイッチング素子と、下アーム中の３つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、
３相の電圧指令信号を発生する電圧指令信号発生器と、前記電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのＰＷＭ（パルス幅変調）制御信号を作る比較器とを有する制御回路と、
前記ＰＷＭ制御信号の各相のパルス幅が所定の値以下に短縮されるように、前記電圧指令信号に零相電圧を重畳する零相電圧重畳手段と、
前記ＰＷＭ制御信号を前記搬送波の１周期内でシフトするパルスシフト手段と
を備えるＰＷＭ制御インバータであって、
前記パルスシフト手段は、前記搬送波の１周期内において前記ＰＷＭ制御信号の３相又は２相が同時にオン状態にならないように、前記ＰＷＭ制御信号の３相のうちの少なくとも２相の立ち上がりエッジと、立ち下がりエッジとが近接するように前記ＰＷＭ制御信号をシフトする
ＰＷＭ制御インバータ。

【請求項2】

前記パルスシフト手段は、前記搬送波の１周期内において前記ＰＷＭ制御信号の２相が同時にオン状態になるように前記ＰＷＭ制御信号をシフトする
請求項１に記載のＰＷＭ制御インバータ。

【請求項3】

前記パルスシフト手段は、シフトの前後で出力線間電圧が同じになるよう前記ＰＷＭ制御信号のパルス幅を調整する
請求項１に記載のＰＷＭ制御インバータ。

【請求項4】

前記パルスシフト手段は、前記搬送波の１周期内において前記ＰＷＭ制御信号の３相が同時にオン状態にならないように、
前記電圧指令信号の大きさが最大の相の前記ＰＷＭ制御信号の立ち下がりエッジと、前記電圧指令信号の大きさが最小の相の前記ＰＷＭ制御信号の立ち上がりエッジとが近接し、又は
前記電圧指令信号の大きさが最大の相の前記ＰＷＭ制御信号の立ち上がりエッジと、前記電圧指令信号の大きさが最小の相の前記ＰＷＭ制御信号の立ち下がりエッジとが近接するように
前記ＰＷＭ制御信号をシフトする
請求項１に記載のＰＷＭ制御インバータ。

【請求項5】

３相のうちで前記電圧指令信号の大きさが最大の相の前記ＰＷＭ制御信号がオンであり、前記電圧指令信号の大きさが２番目に大きい相及び最小の相の前記ＰＷＭ制御信号がオフである期間、及び
３相のうちで前記電圧指令信号の大きさが最大の相及び２番目に大きい相の前記ＰＷＭ制御信号がオンであり、前記電圧指令信号の大きさが最小の相の前記ＰＷＭ制御信号がオフである期間が１シャント電流検出に必要な所定の最小期間より大きくなるように、前記零相電圧重畳手段が零相電圧を重畳し、前記パルスシフト手段がパルスシフト量を調整する
請求項１～４のいずれか１項に記載のＰＷＭ制御インバータ。

【請求項6】

三相ブリッジ接続された上アーム中の３つのスイッチング素子と、下アーム中の３つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、
３相のうち１相を休止させる下張付け２相変調信号を発生する電圧指令信号発生器と、電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのＰＷＭ（パルス幅変調）制御信号を作る比較器とを有する制御回路と、
前記ＰＷＭ制御信号を前記搬送波の１周期内でシフトするパルスシフト手段と
を備えるＰＷＭ制御インバータであって、
前記パルスシフト手段は、前記搬送波の１周期内において休止していない２相が同時にオンにならないよう、
前記電圧指令信号の大きさが最大の相の立ち下がりエッジと、前記電圧指令信号の大きさが最小の相の立ち上がりエッジとが近接し、又は
前記電圧指令信号の大きさが最大の相の立ち上がりエッジと、前記電圧指令信号の大きさが最小の相の立ち下がりエッジとが近接するように、
前記ＰＷＭ制御信号をシフトする
ＰＷＭ制御インバータ。

【請求項7】

前記パルスシフト手段は、シフトの前後で出力線間電圧が同じになるよう前記ＰＷＭ制御信号のパルス幅を調整する
請求項６に記載のＰＷＭ制御インバータ。

【請求項8】

前記パルスシフト手段は、
搬送波の連続するｎ回（ｎは２以上の整数）の周期における、前記電圧指令信号の大きさが最大の相及び２番目に大きい相の前記ＰＷＭ制御信号のオン期間の和が変わらないように、オン期間を調整する
請求項６又は７に記載のＰＷＭ制御インバータ。

【請求項9】

前記制御回路は、１シャント電流検出を行い、搬送波の連続するｎ周期（ｎは２以上の整数）のそれぞれについて電流検出を行い、ｎ個の電流値の平均値を電流検出値として制御に利用する
請求項６～８のいずれか１項に記載のＰＷＭ制御インバータ。

【請求項10】

前記パルスシフト手段は、ランダムにパルスのシフトを省略する
請求項１～９のいずれか１項に記載のＰＷＭ制御インバータ。

【請求項11】

三相ブリッジ接続された上アーム中の３つのスイッチング素子と、下アーム中の３つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、
３相の電圧指令信号又は３相のうち１相を休止させる下張付け２相変調信号又は上張付け２相変調信号を発生する電圧指令信号発生器と、前記電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのＰＷＭ（パルス幅変調）制御信号を作る比較器とを有する制御回路と、
前記ＰＷＭ制御信号の各相のパルス幅が所定の値以下に短縮されるように、前記電圧指令信号に零相電圧を重畳する零相電圧重畳手段と、
前記ＰＷＭ制御信号を前記搬送波の１周期内でシフトするパルスシフト手段と
を備えるＰＷＭ制御インバータであって、
（ｉ）
３相のうちで前記電圧指令信号の大きさが最大の相の前記ＰＷＭ制御信号がオンであり、前記電圧指令信号の大きさが２番目に大きい相及び最小の相の前記ＰＷＭ制御信号がオフである期間、及び
３相のうちで前記電圧指令信号の大きさが最大の相及び２番目に大きい相の前記ＰＷＭ制御信号がオンであり、前記電圧指令信号の大きさが最小の相の前記ＰＷＭ制御信号がオフである期間
のうちの少なくとも１つが１シャント電流検出に必要な所定の最小期間より小さいときは、
前記パルスシフト手段は、前記搬送波の１周期内において前記ＰＷＭ制御信号の３相が同時にオン状態にならないように、前記ＰＷＭ制御信号の３相のうちのいずれか２相の立ち上がりエッジと、立ち下がりエッジとが近接するように前記ＰＷＭ制御信号をシフトし、
（ｉｉ）
３相のうちで前記電圧指令信号の大きさが最大の相の前記ＰＷＭ制御信号がオンであり、前記電圧指令信号の大きさが２番目に大きい相及び最小の相の前記ＰＷＭ制御信号がオフである期間、及び
３相のうちで前記電圧指令信号の大きさが最大の相及び２番目に大きい相の前記ＰＷＭ制御信号がオンであり、前記電圧指令信号の大きさが最小の相の前記ＰＷＭ制御信号がオフである期間
が１シャント電流検出に必要な所定の最小期間より大きいときは、
前記パルスシフト手段は、前記搬送波の１周期内において休止していない２相が同時にオンにならないよう、
前記電圧指令信号の大きさが最大の相の立ち下がりエッジと、前記電圧指令信号の大きさが最小の相の立ち上がりエッジとが近接し、又は
前記電圧指令信号の大きさが最大の相の立ち上がりエッジと、前記電圧指令信号の大きさが最小の相の立ち下がりエッジとが近接するように、
前記ＰＷＭ制御信号をシフトする
ＰＷＭ制御インバータ。

【請求項12】

前記パルスシフト手段は、シフトの前後で出力線間電圧が同じになるよう前記ＰＷＭ制御信号のパルス幅を調整する
請求項１１に記載のＰＷＭ制御インバータ。

【請求項13】

前記電圧指令信号発生器は、パルスシフトを省略するときに、３相のうち１相を休止させる下張付け２相変調信号又は上張付け２相変調信号を発生する
請求項１－１２のいずれか１項に記載のＰＷＭ制御インバータ。

【請求項14】

所定の変調率より小さい場合にのみ、前記パルスシフト手段は、前記ＰＷＭ制御信号をシフトする
請求項１－１３のいずれか１項に記載のＰＷＭ制御インバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本開示はパルス幅変調（ＰＷＭ）制御インバータの制御に関する。

【背景技術】

【0002】

インバータは既に幅広い分野にわたって利用されているが、ＥＶ等車分野、他再生エネルギー分野、分散電源システム等その活用範囲がさらに拡大する機運にある。このような背景の中で、インバータ化すると駆動対象負荷（モータ等）と対地間の浮遊容量を介して漏れ電流が発生する問題がある。従来は誘導モータ及び商用電源という組合せによりモータの中性点電圧は常に対地と等しかったが、ＰＷＭ制御インバータを使用する場合は、中性点電圧は常に変動するため、対地間浮遊容量を介して漏れ電流が発生する。特にインバータではキャリア周波数に起因する高周波成分を含んだ漏れ電流が発生するため、漏電ブレーカの誤動作、感電等の品質問題につながることから、漏れ電流を対策するハードウェアやソフトウェア対策技術の研究も盛んに行われている。

【0003】

特許文献１では、３相変調において、変調波の振幅がゼロであるゼロ電圧出力時に、３相出力パルスをそれぞれシフトして、３相のパルスのオン・オフタイミングの重なりを防止して、モータからの瞬時漏れ電流の増大を抑制している。しかし中性点電位変動で見ると、以前ゼロから直流入力電圧ＶＤＣまで変動しており、平均的な漏れ電流は２相変調に比べ依然大きいままである。

【0004】

特許文献２では、直流電源から３相の交流電圧を得る３相電圧形インバータにおいて、２種類以上の変調方式を有し、回転速度に応じて低速域では漏れ電流の最大値を低減させる変調方式に、中・高速域では速度安定性を確保する変調方式に切り替える。

【先行技術文献】

【特許文献】

【0005】

【文献】特許第４８７３３１７号公報

【文献】特許第４４９２３７１号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本開示では、主にＰＷＭ制御での対策を考える。また漏れ電流が大きくなる低変調率時（ゼロ電圧出力付近）を対象とする。漏れ電流の対策の一般的な対策としては、スイッチング回数の低減、またはモータ中性点電位の急激な変動の抑制がある。そのために、搬送波周波数の低減、及び２相変調方式の適用がよく行われる。また特許文献１にあるパルスシフトも中性点電位Ｖｃの急激な変動の抑制に効果がある。

【0007】

しかしながら、いずれの場合も、中性点電位の最大変化量（基準電位ＧＮＤからの変動）の抑制効果が十分ではなく、スイッチング毎に、漏れ電流が必ず発生するため、低減効果は、十分ではなかった。また、低コスト化を目的とした直流母船電流の１シャント電流検出方式時のスイッチングパルス補正（電流が検出できない区間の対応）への適用を考慮すると対応が難しく、さらには電流リップル増加の抑制が難しいという問題があった。

【課題を解決するための手段】

【0008】

本発明は、パルス幅制御とパルスシフト制御を組み合わせることで、中性点電位の急激な変動と最大変動（基準電位ＧＮＤからの変動）とを同時に抑制する。

【0009】

ある実施形態によれば、三相ブリッジ接続された上アーム中の３つのスイッチング素子と、下アーム中の３つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、３相の電圧指令信号を発生する電圧指令信号発生器と、前記電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのＰＷＭ（パルス幅変調）制御信号を作る比較器とを有する制御回路と、前記ＰＷＭ制御信号の各相のパルス幅が所定の値以下に短縮されるように、前記電圧指令信号に零相電圧を重畳する零相電圧重畳手段と、前記ＰＷＭ制御信号を前記搬送波の１周期内でシフトするパルスシフト手段とを備えるＰＷＭ制御インバータであって、前記パルスシフト手段は、前記搬送波の１周期内において前記ＰＷＭ制御信号の３相又は２相が同時にオン状態にならないように、前記ＰＷＭ制御信号の３相のうちの少なくとも２相の立ち上がりエッジと、立ち下がりエッジとが近接するように前記ＰＷＭ制御信号をシフトするＰＷＭ制御インバータが提供される。

【0010】

ある実施形態によれば、三相ブリッジ接続された上アーム中の３つのスイッチング素子と、下アーム中の３つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、３相のうち１相を休止させる下張付け２相変調信号を発生する電圧指令信号発生器と、電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのＰＷＭ（パルス幅変調）制御信号を作る比較器とを有する制御回路と、前記ＰＷＭ制御信号を前記搬送波の１周期内でシフトするパルスシフト手段とを備えるＰＷＭ制御インバータであって、前記パルスシフト手段は、前記搬送波の１周期内において休止していない２相が同時にオンにならないよう、前記電圧指令信号の大きさが最大の相の立ち下がりエッジと、前記電圧指令信号の大きさが最小の相の立ち上がりエッジとが近接し、又は前記電圧指令信号の大きさが最大の相の立ち上がりエッジと、前記電圧指令信号の大きさが最小の相の立ち下がりエッジとが近接するように、前記ＰＷＭ制御信号をシフトするＰＷＭ制御インバータが提供される。

【0011】

ある実施形態によれば、三相ブリッジ接続された上アーム中の３つのスイッチング素子と、下アーム中の３つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、３相の電圧指令信号又は３相のうち１相を休止させる下張付け２相変調信号又は上張付け２相変調信号を発生する電圧指令信号発生器と、前記電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのＰＷＭ（パルス幅変調）制御信号を作る比較器とを有する制御回路と、前記ＰＷＭ制御信号の各相のパルス幅が所定の値以下に短縮されるように、前記電圧指令信号に零相電圧を重畳する零相電圧重畳手段と、前記ＰＷＭ制御信号を前記搬送波の１周期内でシフトするパルスシフト手段とを備えるＰＷＭ制御インバータであって、（ｉ）３相のうちで前記電圧指令信号の大きさが最大の相の前記ＰＷＭ制御信号がオンであり、前記電圧指令信号の大きさが２番目に大きい相及び最小の相の前記ＰＷＭ制御信号がオフである期間、及び３相のうちで前記電圧指令信号の大きさが最大の相及び２番目に大きい相の前記ＰＷＭ制御信号がオンであり、前記電圧指令信号の大きさが最小の相の前記ＰＷＭ制御信号がオフである期間のうちの少なくとも１つが１シャント電流検出に必要な所定の最小期間より小さいときは、前記パルスシフト手段は、前記搬送波の１周期内において前記ＰＷＭ制御信号の３相が同時にオン状態にならないように、前記ＰＷＭ制御信号の３相のうちのいずれか２相の立ち上がりエッジと、立ち下がりエッジとが近接するように前記ＰＷＭ制御信号をシフトし、（ｉｉ）３相のうちで前記電圧指令信号の大きさが最大の相の前記ＰＷＭ制御信号がオンであり、前記電圧指令信号の大きさが２番目に大きい相及び最小の相の前記ＰＷＭ制御信号がオフである期間、及び３相のうちで前記電圧指令信号の大きさが最大の相及び２番目に大きい相の前記ＰＷＭ制御信号がオンであり、前記電圧指令信号の大きさが最小の相の前記ＰＷＭ制御信号がオフである期間が１シャント電流検出に必要な所定の最小期間より大きいときは、前記パルスシフト手段は、前記搬送波の１周期内において休止していない２相が同時にオンにならないよう、前記電圧指令信号の大きさが最大の相の立ち下がりエッジと、前記電圧指令信号の大きさが最小の相の立ち上がりエッジとが近接し、又は前記電圧指令信号の大きさが最大の相の立ち上がりエッジと、前記電圧指令信号の大きさが最小の相の立ち下がりエッジとが近接するように、前記ＰＷＭ制御信号をシフトするＰＷＭ制御インバータが提供される。

【発明の効果】

【0012】

漏れ電流及び騒音を低減できるＰＷＭ制御インバータを提供できる。

【図面の簡単な説明】

【0013】

【図1】電気機器のブロック図である。

【図2】制御器の構造を示す図である。

【図3】搬送波、Ｕ相ゲート信号、Ｖ相ゲート信号、Ｗ相ゲート信号、ＵＶ線間電圧、ＶＷ線間電圧、ＷＵ線間電圧、中性点電位を示すグラフである。

【図4A】３相変調波から、パルスシフトがなされた変形波形を作成する仕様を示す図である。

【図4B】３相変調波から、パルスシフトがなされた変形波形を作成する仕様を示す図である。

【図4C】３相変調波から、パルスシフトがなされた変形波形を作成する仕様を示す図である。

【図5】搬送波、Ｕ相ゲート信号、Ｖ相ゲート信号、Ｗ相ゲート信号、中性点電位を示すグラフである。

【図6A】３相変調波から、パルスシフトがなされた変形波形を作成する仕様を示す図である。

【図6B】３相変調波から、パルスシフトがなされた変形波形を作成する仕様を示す図である。

【図7】１シャント電流検出を適用する時に好ましいＰＷＭ制御信号を示す図である。

【図8】搬送波の連続する複数周期について、デューティを変化させる例を示す図である。

【図9】パルスシフトの発生及び電流ＦＦＴ（高速フーリエ変換）を示す図である。

【図10】制御器の構造を示すブロック図である。

【発明を実施するための形態】

【0014】

以下の記載及び図面において、対応する部分は同じ参照番号で示される。図面で示される要素の大きさは、必ずしも正確な縮尺では表されていない。

【0015】

概要
図１は、電気機器１０のブロック図である。電気機器１０は、インバータ１００、直流電源１１０、及び負荷１２０を含む。電気機器１０は、例えば、洗濯機、冷蔵庫のようなモータを含む機器である。この場合、負荷１２０は、モータであるが、これには限定されず、任意の適切な負荷であり得る。

【0016】

インバータ１００は、直流電源１１０から直流電力を受け取り、三相交流電力として負荷１２０に出力する。直流電源１１０は、交流電源からの交流を整流して直流を発生してもよい。例えば、直流電源１１０は、家庭の電源コンセントから得られる１００ボルトの交流を整流してから、平滑することによって直流電力をインバータ１００に供給してもよい。

【0017】

インバータ１００は、主回路１０１及び制御器１０６を含む。主回路１０１は、上アーム１０２及び下アーム１０４を含む。上アーム１０２は、３つのスイッチング素子１０２ａ～１０２ｃを含む。下アーム１０４は、３つのスイッチング素子１０４ａ～１０４ｃを含む。スイッチング素子１０２ａ～１０２ｃ及び１０４ａ～１０４ｃは、三相ブリッジ接続され、直流電源１１０から入力された直流電力を三相交流電力に変換し、負荷１２０に出力する。スイッチング素子１０２ａ～１０２ｃ及び１０４ａ～１０４ｃは、典型的には、電力スイッチング素子ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）であるが、これには限定されず任意の適切な半導体スイッチング素子であり得る。スイッチング素子１０２ａ～１０２ｃ及び１０４ａ～１０４ｃには、フライホイールダイオードが逆並列に接続されている。

【0018】

制御器１０６は、スイッチング素子１０２ａ～１０２ｃ及び１０４ａ～１０４ｃの制御端子であるゲートに適切な制御電圧を与えることによって、主回路１０１が負荷１２０に出力する電力を制御する。制御器１０６は、例えば、負荷１２０が消費する電力に応じて、スイッチング素子１０２ａ～１０２ｃ及び１０４ａ～１０４ｃのスイッチングタイミングを制御する。

【0019】

抵抗値ｒを有する抵抗器１３０は、電流ｉを測定するためのシャント抵抗である。電圧ｖを測定するセンサを用いて、ｉ＝ｖ／ｒの式によれば、電流ｉを求めることができる。このように抵抗器１３０を１つだけ用いる電流検出を１シャント電流検出という。

【0020】

図２は、制御器１０６の構造を示す図である。図２で１本の線で描かれている信号線は、それぞれ３相（Ｕ相、Ｖ相、Ｗ相）を表す。制御器１０６は、電圧指令信号発生器２１０、零相電圧重畳手段２２０、搬送波発生器２３０、比較器２４０、パルスシフト手段２５０を備える。電圧指令信号発生器２１０は、入力として電圧ｖ及び負荷１２０であるモータの回転子の位相ｐｈを受け取り、これらに基づいて３相の電圧指令信号を発生し、零相電圧重畳手段２２０に出力する。

【0021】

零相電圧重畳手段２２０は、後述のＰＷＭ制御信号の各相のパルス幅が所定の値以下に短縮されるように、電圧指令信号に後述の零相電圧を重畳し、比較器２４０に出力する。搬送波発生器２３０は、ＰＷＭ制御の搬送波を発生し、比較器２４０に出力する。この搬送波は、電圧指令信号よりも周波数が充分に高い三角波である。ある実施形態では、三角波の代わりに鋸波であってもよい。比較器２４０は、零相電圧が重畳された電圧指令信号と、搬送波との大小を比較し、主回路１０１を制御し、駆動するためのＰＷＭ制御信号を発生し、パルスシフト手段２５０に出力する。パルスシフト手段２５０は、受け取られたＰＷＭ制御信号を搬送波の１周期内でシフトすることによって、主回路１０１の各スイッチング素子を制御するための信号を発生し、主回路１０１に出力する。

【0022】

実施形態１ ３相変調
零相重畳
実施形態１では、零相電圧重畳手段２２０及びパルスシフト手段２５０を含む制御器１０６を用いることによって、零相電圧重畳及びパルスシフトを実現する。

【0023】

図３は、搬送波、Ｕ相ゲート信号、Ｖ相ゲート信号、Ｗ相ゲート信号、ＵＶ線間電圧、ＶＷ線間電圧、ＷＵ線間電圧、中性点電位を示すグラフである。プロット３１０は、電圧指令信号発生器２１０が出力する電圧指令信号に対応する上記信号群の波形を示す。プロット３２０は、零相電圧重畳手段２２０が出力する電圧指令信号に対応する上記信号群の波形を示す。プロット３３０は、パルスシフト手段２５０が出力するＰＷＭ制御信号に対応する上記信号群の波形を示す。

【0024】

実施形態１は、低電圧出力時の中性点電位の急激な変動の抑制と、漏洩電流低減（中性点電圧変動を２／３に抑制）とを実現できる。具体的には、ゼロ電圧を含む低変調率時に１シャント電流検出のための最低デューティを確保できる。また図３の波形は、１搬送波中の平均線間電圧で等価となるようシフト（ゼロベクトル重畳）がなされている。本明細書において、「変調率」とは、最大出力電圧に対する、ある時点での出力電圧の比率をいう。例えば、変調率が１．０であるときは、その時点での出力電圧は最大出力電圧に等しい。

【0025】

パルスシフト
パルスシフト手段２５０は、搬送波の１周期内においてＰＷＭ制御信号の３相が同時にオン状態にならないように、ＰＷＭ制御信号の３相のうちのいずれか２相の立ち上がりエッジと、立ち下がりエッジとが近接するようにＰＷＭ制御信号をシフトする。プロット３３０に示される実施形態によれば、パルスシフト手段２５０は、搬送波の１周期内においてＰＷＭ制御信号の２相が同時にオン状態になるようにＰＷＭ制御信号をシフトする。

【0026】

実施形態１によれば、低電圧出力時、３相変調信号に零相電圧を重畳し、パルス幅を最低オン期間が確保できる範囲で短くなるように調整する。ここで零相電圧重畳前のゼロ電圧に近い低電圧出力時のデューティは約５０％である。変調率が最大の相のパルス出力の立ち下がり（又は立ち上り）エッジと、最小の相のパルス出力の立ち上がり（又は立ち下がり）エッジが近接するように各パルスがシフトされる。これにより、極性が反対同士の漏れ電流を相殺することができ、見かけ上１相分のスイッチングに起因する漏れ電流を低減することが可能となり、３相変調方式でありながら２相変調と同様に中性点電位の変動を２Ｖｄｃ／３（Ｖｄｃは入力直流電圧）に抑制できる。また中性点電位の変動間隔が拡大することで、重ね合わせによる漏れ電流の増加が抑制される。なお、漏れ電流i_Lは、i_L=C・d/dt((v_u+v_v+v_w)/3)=C・dv_c/dtと表されるように、中性点電位v_cの変化量（傾き）に比例して大きくなる。さらに、１シャント電流検出のための最低オン期間確保を前提としたパルスシフトより、１シャント電流検出のシステム（例えば冷蔵庫、エアコン等）にも適応することが可能である。

【0027】

パルスシフトの仕様
図４Ａ及び４Ｂは、３相変調波から、パルスシフトがなされた変形波形を作成する仕様を示す図である。パルスシフトにおいては、三角波搬送波と比較する電圧指令信号の値を三角波の立ち上がり及び立ち下がりで調整する。

【0028】

図４Ａの縦軸は、－Ｖｄｃ／２から＋Ｖｄｃ／２までの範囲の電圧を示し、横軸は、搬送波の１周期の範囲の時間を示す。図４Ａで、Ｍａｘは、電圧指令信号の大きさが最大の相（Ｕ相）を示し、Ｍｉｄは、電圧指令信号の大きさが２番目に大きい相（Ｖ相）を示し、Ｍｉｎは、電圧指令信号の大きさが最小の相（Ｗ相）を示す。図４Ａで、ＡｕはＵ相の上側スイッチング素子の状態を示し、ＡｄはＵ相の下側スイッチング素子の状態を示し、ＢｕはＶ相の上側スイッチング素子の状態を示し、ＢｄはＶ相の下側スイッチング素子の状態を示し、ＣｕはＷ相の上側スイッチング素子の状態を示し、ＣｄはＷ相の下側スイッチング素子の状態を示す。図４ＡのＭａｘ、Ｍｉｄ、Ｍｉｎのプロットが搬送波で切り取られる水平部分は、それぞれの相のスイッチング素子がオンである区間を示す。

【0029】

図４Ｂは、線間電圧を、図４Ａの期間Ａ及びＢで表した表である。線間電圧Ｍａｘ->Ｍｉｄは、ＵＶ相間の電圧であり、線間電圧Ｍａｘ->Ｍｉｎは、ＵＷ相間の電圧であり、線間電圧Ｍｉｄ->Ｍｉｎは、ＶＷ相間の電圧である。

【0030】

パルスシフト手段２５０は、搬送波の１周期内においてＰＷＭ制御信号の３相が同時にオン状態にならないように、電圧指令信号の大きさが最大の相のＰＷＭ制御信号の立ち下がりエッジと、電圧指令信号の大きさが最小の相のＰＷＭ制御信号の立ち上がりエッジとが近接し、又は電圧指令信号の大きさが最大の相のＰＷＭ制御信号の立ち上がりエッジと、電圧指令信号の大きさが最小の相のＰＷＭ制御信号の立ち下がりエッジとが近接するようにＰＷＭ制御信号をシフトする。このパルスシフトの例は、プロット４１０からプロット４２０への変換である。

【0031】

パルスシフト手段２５０は、シフトの前後（プロット４１０及びプロット４２０の間）で出力線間電圧が同じになるようＰＷＭ制御信号のパルス幅を調整する。これを実現するためには、搬送波１周期にかかる出力線間電圧が、プロット４１０及びプロット４２０の間で同じになればよい。プロット４１０及びプロット４２０の搬送波１周期にかかる出力線間電圧は、それぞれ関係４１５及び関係４２５と表すことができる。ここでＣを定数とすれば、Ａ及びＢからＤ及びＥを求めることができる。

【0032】

シフトの前後で出力線間電圧が同じになるようＰＷＭ制御信号のパルス幅を調整することによって、シフト前後でも出力線間電圧が同じになる。すなわち、このような制御によれば、モータへの電圧には変化がない。よってモータ駆動の電圧が変わらないという効果を奏する。

【0033】

図４Ｃは、３相変調波から、パルスシフトがなされた変形波形を作成する仕様を示す図である。ある実施形態では、パルスシフト手段２５０は、搬送波の１周期内においてＰＷＭ制御信号の２相が同時にオン状態にならないように、例えば、電圧指令信号の大きさが最大の相のＰＷＭ制御信号の立ち下がりエッジと、電圧指令信号の大きさが２番目に大きい相のＰＷＭ制御信号の立ち上がりエッジとが近接し、電圧指令信号の大きさが２番目に大きい相のＰＷＭ制御信号の立ち下がりエッジと、電圧指令信号の大きさが最小の相のＰＷＭ制御信号の立ち上がりエッジとが近接するようにＰＷＭ制御信号をシフトする。このパルスシフトの例は、プロット４１０からプロット４３０への変換である。

【0034】

実施形態２ ２相変調
実施形態２では、零相電圧重畳は行わずに、パルスシフトを行う。よって実施形態１の制御器１０６のうち、零相電圧重畳手段２２０は用いない。実施形態２を説明するにあたり、下張付け２相変調を例に挙げるが、これには限定されず、実施形態２では、上張付け２相変調を利用することもできる。

【0035】

図５は、搬送波、Ｕ相ゲート信号、Ｖ相ゲート信号、Ｗ相ゲート信号、中性点電位を示すグラフである。プロット５１０は、電圧指令信号発生器２１０が出力する電圧指令信号に対応する上記信号群の波形を示す。プロット５２０は、パルスシフト手段２５０が出力するＰＷＭ制御信号に対応する上記信号群の波形を示す。

【0036】

実施形態２は、２相変調を利用し、中性点電位の急激な変動の抑制と、漏洩電流低減（中性点電圧変動を１／３に抑制）とを実現できる。具体的には、ゼロ電圧を含む低変調率時に１シャント電流検出のための最低デューティを確保できる。

【0037】

実施形態２によるＰＷＭ制御インバータは、３相のうち１相を休止させる下張付け２相変調信号を発生する電圧指令信号発生器２１０と、電圧指令信号よりも周波数が充分に高い三角波の搬送波を発生する搬送波発生器２３０と、電圧指令信号と前記搬送波との大小比較をして、主回路１０１を駆動するためのＰＷＭ制御信号を作る比較器２４０とを有する制御器１０６を備える。実施形態２によるＰＷＭ制御インバータは、ＰＷＭ制御信号を搬送波の１周期内でシフトするパルスシフト手段２５０も備える。

【0038】

実施形態２によれば、変調方式として下張付け２相変調を用いて、パルス幅を短縮するとともに中性点電位変動をＶｄｃ／３に抑制できる。具体的には、変調率が最大の相のパルス出力の立ち下がり（又は立ち上り）エッジと、中間相のパルス出力の立ち上がり（又は立ち下がり）エッジとが近接するように各パルスがシフトされる。これにより、極性が反対同士の漏れ電流を相殺することができ、見かけ上１相分のスイッチングに起因する漏れ電流を低減することが可能となり、２相変調方式でありながら中性点電位の変動をＶｄｃ／３に抑制できる。さらに１シャント電流検出のための最低オン期間の確保を前提としてパルス幅を設定すれば、１シャント電流検出のシステム（例えば冷蔵庫、エアコン等）にも適応することが可能である。よって、実施形態２は、実施形態１と組み合わせて実施することもでき、電流制御の間引き中の制御としても使用することできる。

【0039】

パルスシフトの仕様
図６Ａは、３相変調波から、パルスシフトがなされた変形波形を作成する仕様を示す図である。パルスシフトにおいては、三角波搬送波と比較する電圧指令信号の値を三角波の立ち上がり及び立ち下がりで調整する。

【0040】

図６Ａの縦軸は、－Ｖｄｃ／２から＋Ｖｄｃ／２までの範囲の電圧を示し、横軸は、搬送波の１周期の範囲の時間を示す。図６Ａで、Ｍａｘは、電圧指令信号の大きさが最大の相（Ｕ相）を示し、Ｍｉｄは、電圧指令信号の大きさが２番目に大きい相（Ｖ相）を示し、Ｍｉｎは、電圧指令信号の大きさが最小の相（Ｗ相）を示す。図６Ａで、ＡｕはＵ相の上側スイッチング素子の状態を示し、ＡｄはＵ相の下側スイッチング素子の状態を示し、ＢｕはＶ相の上側スイッチング素子の状態を示し、ＢｄはＶ相の下側スイッチング素子の状態を示し、ＣｕはＷ相の上側スイッチング素子の状態を示し、ＣｄはＷ相の下側スイッチング素子の状態を示す。図６ＡのＭａｘ、Ｍｉｄ、Ｍｉｎのプロットが搬送波で切り取られる水平部分は、それぞれの相のスイッチング素子がオンである区間を示す。

【0041】

図６Ｂは、線間電圧を、図６Ａの期間Ａ及びＢで表した表である。線間電圧Ｍａｘ->Ｍｉｄは、ＵＶ相間の電圧であり、線間電圧Ｍａｘ->Ｍｉｎは、ＵＷ相間の電圧であり、線間電圧Ｍｉｄ->Ｍｉｎは、ＶＷ相間の電圧である。

【0042】

パルスシフト手段２５０は、搬送波の１周期内において休止していない２相が同時にオンにならないよう、電圧指令信号の大きさが最大の相の立ち下がりエッジと、電圧指令信号の大きさが最小の相の立ち上がりエッジとが近接し、又は電圧指令信号の大きさが最大の相の立ち上がりエッジと、電圧指令信号の大きさが最小の相の立ち下がりエッジとが近接するように、ＰＷＭ制御信号をシフトする。このパルスシフトの例は、プロット５１０からプロット５２０への変換である。

【0043】

パルスシフト手段２５０は、シフトの前後（プロット５１０及びプロット５２０の間）で出力線間電圧が同じになるよう前記ＰＷＭ制御信号のパルス幅を調整する。これを実現するためには、搬送波１周期にかかる出力線間電圧が、プロット５１０及びプロット５２０の間で同じになればよい。プロット５１０及びプロット５２０の搬送波１周期にかかる出力線間電圧は、それぞれ関係５１５及び関係５２５と表すことができる。ここでＣを定数とすれば、Ａ及びＢからＤ及びＥを求めることができる。

【0044】

１シャント電流検出
図７は、実施形態１において１シャント電流検出を適用する時に好ましいＰＷＭ制御信号を示す図である。期間ｐ１は、３相のうちで電圧指令信号の大きさが最大の相（例えばＵ相）のＰＷＭ制御信号がオンであり、電圧指令信号の大きさが２番目に大きい相（例えばＶ相）及び最小の相（例えばＷ相）のＰＷＭ制御信号がオフである期間を示す。期間ｐ２は、３相のうちで電圧指令信号の大きさが最大の相（例えばＵ相）及び２番目に大きい相（例えばＶ相）のＰＷＭ制御信号がオンであり、電圧指令信号の大きさが最小の相（例えばＷ相）のＰＷＭ制御信号がオフである期間を示す。実施形態１において１シャント電流検出を適用する時には、期間ｐ１及びｐ２が１シャント電流検出に必要な所定の最小期間より大きくなるのが好ましい。よって実施形態１において１シャント電流検出を適用する時には、このような関係を満たすように、零相電圧重畳手段２２０が零相電圧を重畳し、パルスシフト手段２５０がパルスシフト量を調整すれば、電流検出に必要な最低のデューティ（例えば図４ＡのＣの定数部分）を確保することができる。

【0045】

搬送波の複数周期におけるデューティ変化
図８は、搬送波の連続する複数周期について、デューティを変化させる例を示す図である。プロット８１０は、基本の３相変調波形である。プロット８２０は、プロット８１０と同じ電圧出力で、搬送波の連続する２周期においてデューティが同じ２相変調波形である。プロット８３０は、プロット８１０と同じ電圧出力で、搬送波の連続する２周期においてデューティが異なる２相変調波形である。

【0046】

ある実施形態によれば、パルスシフト手段２５０は、搬送波の連続するｎ回（ｎは２以上の整数）の周期における、電圧指令信号の大きさが最大の相及び２番目に大きい相のＰＷＭ制御信号のオン期間の和が変わらないように、オン期間を調整する。具体的には、プロット８３０のように、出力電圧の総和が変わらないようにしつつ、比較的長いデューティと比較的短いデューティとを設けるように調整する。これによって、デューティが長い周期（プロット８３０の最初の周期）においては電流検出がしやすくなる。その結果、平均電圧を変えずに電流検出の機会を増やすことができる。図８の例によれば、１シャントシステムにおいて、電流検出に必要な最低デューティを確保できる変調率の下限をより低くできる。

【0047】

電流検出精度の向上
ある実施形態によれば、制御器１０６は、１シャント電流検出を行い、搬送波の連続するｎ周期（ｎは２以上の整数）のそれぞれについて電流検出を行い、ｎ個の電流値の平均値を電流検出値として制御に利用する。これにより、電流検出の精度を向上させることができる。

【0048】

パルスシフトのランダムな省略
ある実施形態によれば、パルスシフト手段２５０は、ランダムにパルスのシフトを省略する。これにより、騒音を低減できる。

【0049】

図９は、パルスシフトの発生及び電流ＦＦＴ（高速フーリエ変換）を示す図である。プロット９１０は、本実施形態を用いない場合のパルスシフトの発生頻度を示し、プロット９１５は、その場合の電流ＦＦＴである。プロット９１０は、一定間隔でパルスシフトが実行されることを示し、その（周期＊ｎ倍）の高調波成分が、プロット９１５に多く発生し、それが低次高調波として、電流ＦＦＴに現れ、騒音に影響する。プロット９２０は、本実施形態を用いる場合のパルスシフトの発生頻度を示し、プロット９２５は、その場合の電流ＦＦＴである。ここではランダムにパルスシフトを省略する。ランダムに省略するため、前述のような低次高調波が発生せず、すなわちパルスシフトが不規則に発生するように制御することによって、騒音が低減できる。

【0050】

実施形態１及び２の変調方式の組み合わせ
ある実施形態によれば、変調率が小さいときに実施形態１（３相）の制御を行い、変調率が大きいときに実施形態２（２相）の制御を行う。実施形態２は、パルスシフト後のパルス幅が、電流検出の最低デューティより小さい値になる場合、確実な電流検出ができず、これに対しては効果的な対策が難しい。ここで効果的とは、シフトしたパルスで搬送波の周期ごとに電流を検出できないことをいう。電流検出自体を間引く等の対策を行うことができるが、理想的ではない。これに対して実施形態１の構成では、どんな小さいデューティでも電流検出の最低デューティを確保できる。したがって実施形態１の制御と、実施形態２の制御とを、変調率に基づいて切り替えることが好ましい。例えば、変調率が５０％を超えるとき、パルスシフトを行わない（実施形態１も実施形態２も実行しない）。変調率が１０～５０％のときは、実施形態２のパルスシフトを実行する。変調率が１０％未満のときは、実施形態１のパルスシフトを実行する。この構成では、電流検出が可能な実施形態１の制御と、漏れ電流を低減する実施形態２の制御とを組み合わせることによって、電流検出を確実に行い、かつ漏れ電流の最小化も図ることができる。

【0051】

パルスシフトと２相変調との組み合わせ
ある実施形態によれば、電流検出が可能な実施形態１の制御と、従来の２相変調による制御とを組み合わせる。具体的には、電圧指令信号発生器２１０は、パルスシフトを省略するときに、３相のうち１相を休止させる下張付け２相変調信号又は上張付け２相変調信号を発生する。変調率が小さく、電流検出を行わない場合に限定して、従来の２相変調波形を用いれば、その時は電流リップルが低減される。実施形態１と、従来の２相変調との組み合わせによって、漏れ電流の低減と、制御安定性の向上とを実現できる。

【0052】

変調率に基づくパルスシフトの使用
ある実施形態によれば、所定の変調率より小さい場合にのみ、パルスシフト手段２５０は、ＰＷＭ制御信号をシフトする。具体的には、位置決め、強制転流等の変調率が小さいときに、実施形態１及び２、及びそれらの変形例による変調方式を利用する。変調率が小さいときに、従来の３相変調や２相変調を用いると漏れ電流が増加する傾向がある。しかしこのような場合に、本開示によるさまざまな実施形態を用いることによって、漏れ電流を低減することができる。また、パルス幅を短くすることによって、騒音成分を高調波側に移動させ、搬送波基本波成分の騒音を低減できる。これにより位置決め時の騒音を低減できるという効果を有する。変調率が中程度から大きいときは、騒音に対する影響が少ないので、通常の２相変調や３相変調を用いることができる。

【0053】

ハードウェア
図１０は、制御器１０６の構造を示すブロック図である。制御器１０６は、プロセッサ１０１０、メモリ１０２０、及び入出力部１０３０を含む。プロセッサ１０１０は、電圧指令信号及び搬送波を発生し、これらの比較に基づいてＰＷＭ制御信号を発生し、主回路１０１のスイッチング素子１０２ａ～１０２ｃ及び１０４ａ～１０４ｃにそれぞれ出力する。メモリ１０２０は、プロセッサ１０１０によって実行される処理に用いられる命令及びパラメータを格納する。入出力部１０３０は、プロセッサ１０１０の出力に基づいて制御信号を生成し、主回路１０１の上アーム１０２及び下アーム１０４に出力する。入出力部１０３０は、プロセッサ１０１０の中に組み込まれていてもよい。

【0054】

本開示におけるさまざまな機能のそれぞれは、単一の要素で実現されてもよく、複数の要素で実現されてもよい。逆に複数の機能が単一の要素で実現されてもよい。それぞれの機能は、ハードウェア、ソフトウェア、又はハードウェア及びソフトウェアの組み合わせによって実現され得る。本開示におけるフローは、複数のブロックを含む。これらブロックの処理は、シリアルになされてもよく、パラレルになされてもよい。また一部ブロックの順序が入れ替わってもよい。

【0055】

本開示における装置、システム、または方法の主体は、コンピュータを備えている。このコンピュータがプログラムを実行することによって、本開示における装置、システム、または方法の主体の機能が実現される。コンピュータは、プログラムに従って動作するプロセッサを主なハードウェア構成として備える。プロセッサは、プログラムを実行することによって機能を実現することができれば、その種類は問わない。プロセッサは、半導体集積回路（ＩＣ）、又はＬＳＩ（large scale integration）を含む一つ又は複数の電子回路で構成される。ここでは、ＩＣやＬＳＩと呼んでいるが、集積の度合いによって呼び方が変わり、システムＬＳＩ、ＶＬＳＩ(very large scale integration)、若しくはＵＬＳＩ(ultra large scale integration) と呼ばれるものであってもよい。ＬＳＩの製造後にプログラムされる、フィールド・プログラマブル・ゲート・アレイ(FPGA)、又はＬＳＩ内部の接合関係の再構成又はＬＳＩ内部の回路区画のセットアップができる再構成可能な論理デバイスも同じ目的で使うことができる。複数の電子回路は、一つのチップに集積されてもよいし、複数のチップに設けられてもよい。複数のチップは一つの装置に集約されていてもよいし、複数の装置に備えられていてもよい。プログラムは、コンピュータが読み取り可能なＲＯＭ、光ディスク、ハードディスクドライブなどの非一時的記録媒体に記録される。プログラムは、記録媒体に予め格納されていてもよいし、インターネット等を含む広域通信網を介して記録媒体に供給されてもよい。

【符号の説明】

【0056】

１０６ 制御器
２１０ 電圧指令信号発生器
２２０ 零相電圧重畳手段
２３０ 搬送波発生器
２４０ 比較器
２５０ パルスシフト手段

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図4C】

【図5】

【図6A】

【図6B】

【図7】

【図8】

【図9】

【図10】