特許 7402415 回路構成体の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-13

(45)【発行日】2023-12-21

(54)【発明の名称】回路構成体の製造方法

(51)【国際特許分類】

   H05K 3/34 20060101AFI20231214BHJP

   H05K 1/18 20060101ALI20231214BHJP

   B23K 1/00 20060101ALI20231214BHJP

【ＦＩ】

H05K3/34 505C

H05K1/18 S

B23K1/00 330E

【請求項の数】 1

(21)【出願番号】P 2020038394

(22)【出願日】2020-03-06

(65)【公開番号】P2021141224

(43)【公開日】2021-09-16

【審査請求日】2022-09-30

(73)【特許権者】

【識別番号】000183406

【氏名又は名称】住友電装株式会社

(74)【代理人】

【識別番号】110001036

【氏名又は名称】弁理士法人暁合同特許事務所

(72)【発明者】

【氏名】西塚 万規夫

【審査官】原田 貴志

(56)【参考文献】

【文献】特開２００８－１０３６１８（ＪＰ，Ａ）

【文献】特開２００１－１６８５１６（ＪＰ，Ａ）

【文献】特開２０１１－０６０４７９（ＪＰ，Ａ）

【文献】特開２０１８－２０６８５０（ＪＰ，Ａ）

【文献】特開２０１４－２１２２４１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／３４

Ｈ０５Ｋ １／１８

Ｂ２３Ｋ １／００

(57)【特許請求の範囲】

【請求項1】

コネクタ端子及び複数の第１電子部品の端子が半田付けされる複数の半田付け部を有する基板に、段差状に厚みの異なる複数の領域を有し、各前記領域に半田通し孔が貫通形成されたマスクを重ねるマスク工程と、
前記マスク上に配したペースト状の半田を前記半田通し孔に通して半田を基板上に転写する転写工程と、
前記基板に重ねられた前記マスクを前記基板から除去する除去工程と、
前記複数の半田付け部に前記コネクタ端子及び前記第１電子部品の前記端子を載せた状態で前記ペースト状の半田を加熱して半田付けする実装工程と、を行う回路構成体の製造方法であって、
前記複数の半田付け部は、前記第１電子部品の各前記端子が半田付けされる第１半田付け部と、前記コネクタ端子が半田付けされる第４半田付け部と、を備え、前記第１半田付け部は、前記複数のコネクタ端子の並び方向に沿って並んで配されており、前記転写工程では、前記第４半田付け部については、前記第１半田付け部と比較して、塗布される半田の厚み寸法が大きくされている、回路構成体の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書では、回路構成体及び回路構成体の製造方法に関する技術を開示する。

【背景技術】

【0002】

従来、基板に電子部品の端子を半田付けする技術が知られている。特開２００７－２６６１１０号公報（特許文献１）のプリント基板は、絶縁部材の表面の配線パターンのランドに、コネクタの端子がリフローはんだ付けされることにより、プリント基板にコネクタが実装されている。コネクタの複数の端子は、ハウジングから延出され、ハウジングの長手方向に沿って配列されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００７－２６６１１０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、基板に電子部品が実装されて構成される回路構成体では、基板上の電子部品の実装密度を高めて小型化することが求められている。ここで、基板に実装される電子部品をコネクタの近傍にも配置することができれば、基板上における電子部品の実装密度を高めることができるため、回路構成体の小型化が可能になると考えられる。一方、コネクタのコネクタ端子については、コネクタ端子特有の細長い形状であることによる半田付け不良を抑制するために、コネクタ端子については半田付けの際の半田の量を増やすことが好ましいと考えられる。しかしながら、コネクタ端子の半田の量を増やす場合には、コネクタ端子の近傍の電子部品に半田の影響が及ぶことによる半田付け不良が懸念される。

【0005】

本明細書に記載された技術は、上記のような事情に基づいて完成されたものであって、電子部品の実装密度を高めつつ、半田付け不良を抑制することが可能な回路構成体を提供することを目的とする。

【課題を解決するための手段】

【0006】

本明細書に記載された回路構成体は、導電路を有する基板と、複数のコネクタ端子と前記複数のコネクタ端子を並べた状態で保持するハウジングとを有し、前記複数のコネクタ端子が前記導電路に半田付けされるコネクタと、前記導電路に半田付けされる複数の端子を有する第１電子部品と、を備え、前記基板の導電路は、前記第１電子部品の各前記端子が半田付けされる複数の第１半田付け部を備え、前記複数の第１半田付け部は、前記複数のコネクタ端子の並び方向に沿って並んで配されている。

【0007】

本明細書に記載された回路構成体の製造方法は、コネクタ端子及び複数の第１電子部品の端子が半田付けされる複数の半田付け部を有する基板に、段差状に厚みの異なる複数の領域を有し、各前記領域に半田通し孔が貫通形成されたマスクを重ねるマスク工程と、前記マスク上に配したペースト状の半田を前記半田通し孔に通して半田を基板上に転写する転写工程と、前記基板に重ねられた前記マスクを前記基板から除去する除去工程と、前記複数の半田付け部に前記コネクタ端子及び前記第１電子部品の端子を載せた状態で前記ペースト状の半田を加熱し、前記コネクタ端子及び前記第１電子部品の端子を実装する実装工程と、を行う回路構成体の製造方法であって、前記複数の半田付け部は、前記第１電子部品の各前記端子が半田付けされるとともに、前記複数のコネクタ端子の並び方向に沿って並んで配されている。

【発明の効果】

【0008】

本明細書に記載された技術によれば、回路構成体における電子部品の実装密度を高めつつ、半田付け不良を抑制することが可能になる。

【図面の簡単な説明】

【0009】

【図1】図１は、回路構成体を示す平面図である。

【図2】図２は、基板を示す平面図である。

【図3】図３は、図２のＡ－Ａ断面図である。

【図4】図４は、基板にマスクが重ねられた状態を示す平面図である。

【図5】図５は、図４のＣ－Ｃ断面図である。

【図6】図６は、マスク上に配されたペースト状の半田をスキージで塗り潰す工程を説明する図である。

【図7】図７は、マスクの半田通し孔にペースト状の半田が充填された状態を示す断面図である。

【図8】図８は、マスクを取り外した状態の基板を示す断面図である。

【図9】図９は、図２のＢ－Ｂの位置において、一対の第１半田付け部上にペースト状の半田が塗布された状態を示す断面図である。

【図10】図１０は、図９に対する比較例としての前後方向に並んだ一対の半田付け部上にペースト状の半田が塗布された状態を示す断面図である。

【発明を実施するための形態】

【0010】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。
（１）本開示の回路構成体は、導電路を有する基板と、複数のコネクタ端子と前記複数のコネクタ端子を並べた状態で保持するハウジングとを有し、前記複数のコネクタ端子が前記導電路に半田付けされるコネクタと、前記導電路に半田付けされる複数の端子を有する第１電子部品と、を備え、前記基板の導電路は、前記複数のコネクタ端子の並び方向に沿って並んで配され、前記第１電子部品の各前記端子が半田付けされる複数の第１半田付け部を備える。
上記構成によれば、複数のコネクタ端子の並び方向に沿って並んで配された複数の第１半田付け部に対して第１電子部品の複数の端子を半田付けすることができるため、回路構成体における電子部品の実装密度を高めることができる。また、仮に、製造時において、コネクタ端子を半田付けする際のペースト状の半田が複数の第１半田付け部のペースト状の半田に積層されて第１半田付け部上のペースト状の半田の高さが高くなる場合であっても、複数の第１半田付け部が複数のコネクタ端子の並び方向に沿って並んで配されるため、複数の第１半田付け部のそれぞれにペースト状の半田が同程度積層されることにより、複数の第１半田付け部上のペースト状の半田の高さ（量）のばらつきを抑制することができる。これにより、電子部品の複数の端子に付着する半田の高さ（量）が異なることによる端子の浮き等の半田付け不良を抑制することができる。よって、電子部品の実装密度を高めつつ、半田付け不良を抑制することが可能になる。

【0011】

（２）本開示の回路構成体の製造方法は、コネクタ端子及び複数の第１電子部品の端子が半田付けされる複数の半田付け部を有する基板に、段差状に厚みの異なる複数の領域を有し、各前記領域に半田通し孔が貫通形成されたマスクを重ねるマスク工程と、前記マスク上に配したペースト状の半田を前記半田通し孔に通して半田を基板上に転写する転写工程と、前記基板に重ねられた前記マスクを前記基板から除去する除去工程と、前記複数の半田付け部に前記コネクタ端子及び前記第１電子部品の端子を載せた状態で前記ペースト状の半田を加熱して半田付けする実装工程と、を行う回路構成体の製造方法であって、前記複数の半田付け部は、前記第１電子部品の各前記端子が半田付けされるとともに、前記複数のコネクタ端子の並び方向に沿って並んで配されている。

【0012】

（３）前記導電路に半田付けされる複数の端子を有し、前記基板上の占有面積が前記第１電子部品よりも大きい第２電子部品を備え、前記基板の導電路は、前記第２電子部品の各前記端子が半田付けされる複数の第２半田付け部を備え、前記複数の第２半田付け部は、前記複数の第１半田付け部よりも前記コネクタから離れた位置に配されている。
このようにすれば、第２電子部品よりも専有面積が小さい第１電子部品をコネクタ側に配置することができるため、コネクタ側の空きスペースを有効に利用することができる。

【0013】

（４）前記ハウジングの側面に沿って並んで配される複数の第３半田付け部と、各前記第３半田付け部に半田付けされる複数の端子を有する第３電子部品と、を備える。
このようにすれば、コネクタ端子を半田付けする際のペースト状の半田が複数の第３半田付け部のペースト状の半田に積層されて第３半田付け部上のペースト状の半田の高さが高くなる場合であっても、複数の第３半田付け部のそれぞれにペースト状の半田が同程度積層されることにより、複数の第３半田付け部上のペースト状の半田の高さ（量）のばらつきを抑制することができる。

【0014】

（５）前記第１電子部品は、抵抗、コンデンサ及びバリスタのいずれか一つを含む。
（６）前記第１半田付け部は、前記基板の板面に設けられている。
このようにすれば、基板に対して第１電子部品が表面実装されるために端子の浮きが生じやすい構成において、端子の浮きを抑制することができる。

【0015】

［本開示の実施形態の詳細］
本開示の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【0016】

＜実施形態＞
本実施形態について図１～図１０を参照しつつ説明する。
本実施形態の回路構成体１０は、例えば、電気自動車やハイブリッド自動車等の車両に搭載することができる。回路構成体１０は任意の向きで配置することができるが、以下では、図１のＸ方向を左方、Ｙ方向を前方、Ｚ方向を上方として説明する。

【0017】

回路構成体１０は、図１に示すように、基板１１と、基板１１に表面実装されるコネクタ２０と、基板１１に表面実装される第１～第３電子部品３１～３３と、を備える。基板１１は、図２に示すように、絶縁板に銅箔等からなる導電路１３がプリント配線技術により形成されたプリント基板が用いられている。この基板１１は、前端部側に配されてコネクタ２０が実装されるコネクタ実装領域１２Ａと、コネクタ実装領域１２Ａに対して所定寸法以上離れた主部品実装領域１２Ｂと、コネクタ２０の近傍において、コネクタ実装領域１２Ａの周りに配される副部品実装領域１２Ｃと、を有する。

【0018】

主部品実装領域１２Ｂは、基板１１の後方側に配され、多数の第２電子部品３２が実装される。副部品実装領域１２Ｃは、基板１１のうち、コネクタ実装領域１２Ａ（コネクタ２０）の後方側、及び、側方側に隣接する領域に設けられ、複数の第１電子部品３１及び複数の第３電子部品３３が実装される。

【0019】

導電路１３は、基板１１の片面又は両面に設けられており、半田付けされるランド（パッド）としての複数の半田付け部１４～１７が形成されている。複数の半田付け部１４～１７は、基板１１における電子部品３１～３３の実装面に設けられており、各半田付け部１４～１７は、例えば長方形状の領域とされる。複数の半田付け部１４～１７は、第１電子部品３１の端子３５が半田付けされる複数の第１半田付け部１４と、第２電子部品３２の端子３５が半田付けされる複数の第２半田付け部１５と、第３電子部品３３の端子３５が半田付けされる複数の第３半田付け部１６と、コネクタ端子２２が半田付けされる複数の第４半田付け部１７と、を備える。

【0020】

複数の第１半田付け部１４は、副部品実装領域１２Ｃにおいてコネクタ２０の背面に沿うように設けられており、本実施形態では、コネクタ２０に対して一対の第１半田付け部１４が左右両側に設けられている。複数の第２半田付け部１５は、副部品実装領域１２Ｃよりも広い主部品実装領域１２Ｂに設けられている。複数の第３半田付け部１６は、副部品実装領域１２Ｃにおいてコネクタ２０の側面に沿うように設けられている。複数の第４半田付け部１７は、コネクタ実装領域１２Ａに設けられ、コネクタ端子２２の位置に応じて左右方向に並んで設けられている。

【0021】

コネクタ２０は、図１に示すように、ハウジング２１と、ハウジング２１に固定される複数のコネクタ端子２２とを備え、基板１１の前端部に固定されている。ハウジング２１は、合成樹脂製であって、フード状に開口するフード部と、フード部を閉鎖する奥壁部とを有し、奥壁部に貫通形成された圧入穴に複数のコネクタ端子２２が圧入されて固定されている。複数のコネクタ端子２２は、左右方向に並んで設けられており、共にクランク状に屈曲した形状でハウジング２１の後方に延びている。各コネクタ端子２２の後端側は、基板１１の上面１１Ａ（板面）に沿って後方に延びている。各コネクタ端子２２が対応する第４半田付け部１７に半田付けされることにより、各コネクタ端子２２が基板１１の導電路１３に電気的に接続される。ここで、コネクタ端子２２については、電子部品３１～３３の端子３５と比較して、細くて長いため、半田付けをした際に端子３５が浮きやすい。そのため、第４半田付け部１７については、他の半田付け部１４～１６と比較して、第４半田付け部１７上に重ねられる半田Ｓの厚み寸法（塗布されるペースト状の半田ＳＰの厚み寸法）が大きくされている。

【0022】

各第１電子部品３１及び各第３電子部品３３は、例えば、チップ抵抗、セラミックコンデンサ等の小さいコンデンサ、バリスタ等とされ、部品本体３４（図９参照）と部品本体３４の外方に延びる端子３５（図９参照）とを有し、図１に示すように、各電子部品３１，３３の基板１１上における占有面積（基板１１に投影される面積）が第２電子部品３２よりも小さくなっている。各第２電子部品３２は、ＦＥＴ（Field effect transistor）、コイル、大きいコンデンサ、マイコン等とされ、基板１１上における占有面積（基板１１の板面に対して垂直方向から投影される面積）が（第１電子部品３１及び第３電子部品３３よりも）大きくなっている。

【0023】

回路構成体１０の製造方法について説明する。
まず、導電路１３及び複数の半田付け部１４～１７が形成された基板１１（図２）を用意する。
（マスク工程）
次に、図５に示すように、基板１１に対してマスク４０を重ねるマスク工程を行う。ここで、マスク４０は、板状の金属製からなり、図４，図５に示すように、第４半田付け部１７（及びコネクタ２０）に対応する領域の厚み寸法が大きくされた厚肉部４１と、厚肉部４１の外側において、厚肉部４１よりも厚み寸法が小さくされた薄肉部４２とを有する。厚肉部４１と薄肉部４２との間は、段差状に高さ寸法が変わる段差部４３とされている。マスク４０には、各半田付け部１４～１７に対応する位置に、複数の半田通し孔４１Ａ，４２Ａ，４２Ｂが貫通形成されている。複数の半田通し孔４１Ａ，４２Ａ，４２Ｂは、薄肉部４２を貫通する浅孔４２Ａ，４２Ｂと、厚肉部４１を貫通し、浅孔４２Ａ，４２Ｂよりも深く貫通する深孔４１Ａとを有する。浅孔４２Ａ，４２Ｂは、段差部４３の近傍において段差部４３に沿って配される第１浅孔４２Ａと、段差部４３から離れた位置に配される第２浅孔４２Ｂと、を有する。

【0024】

（転写工程）
次に、図６に示すように、ペースト状の半田ＳＰをマスク４０上に重ねる。なお、図６では、厚肉部４１に半田ＳＰが重ねられているが、薄肉部４２についても半田ＳＰが重ねられる。そして、円柱状のスキージ５０を厚肉部４１（基板１１）上で回転させ、ペースト状の半田ＳＰを押し潰しつつ移動（例えば図６の矢印Ａ１の方向に移動）する。これにより、厚肉部４１については、半田通し孔４１Ａにペースト状の半田ＳＰが充填される。なお、薄肉部４２についても同様にスキージ５０を薄肉部４２（基板１１）上で回転させることで半田通し孔４２Ａ，４２Ｂに半田ＳＰが充填される。半田ＳＰが半田通し孔４１Ａ，４２Ａ，４２Ｂに充填されることにより、図７に示すように、基板１１の各半田付け部１４～１７に半田ＳＰが塗布される。ここで、スキージ５０を回転させて半田ＳＰを押し潰した際に、マスク４０における薄肉部４２と段差部４３の間には、その立ち上がる形状により、ペースト状の半田ＳＰが窪みに入り込みやすい（図７のＳＰ１）。そのため、段差部４３の近傍の第１浅孔４２Ａに充填された半田ＳＰの上方に半田ＳＰ２が重なり、半田付け部１４上については、半田ＳＰの高さがマスク４０の上面４０Ａよりも高くなりやすい。

【0025】

（除去工程）
次に、基板１１に重ねられたマスク４０を基板１１から除去する。マスク４０（及び図７のＳＰ１）が除去されると（図８）、基板１１の半田付け部１４～１７の上に、ペースト状の半田ＳＰが重ねられた状態で残される。

【0026】

（実装工程）
各半田付け部１４～１７に重ねられたペースト状の半田ＳＰの上に、電子部品３１～３３の端子３５を載置する。そして、例えば、基板１１をリフロー炉に通して加熱することにより、ペースト状の半田ＳＰが溶融状態となる。その後、半田Ｓが固化することにより、電子部品３１～３３の端子３５やコネクタ端子２２が対応する各半田付け部１４～１７に半田付けされた状態となる。これにより、回路構成体１０（図１）が形成される。

【0027】

ここで、例えば、図１０の比較例に示すように、コネクタ端子２２の近傍において、一つの電子部品３１～３３の一対の端子３５に半田付けされる一対の半田付け部Ｐ１，Ｐ２の並び方向が前後方向である場合には、この前後方向に並んだ半田付け部Ｐ１，Ｐ２に付着する半田ＳＰの量に差異（図１０参照）が生じ、端子３５の浮き等の半田付け不良の発生が懸念される。これに対して、本実施形態によれば、一つの電子部品３１の一対の端子３５に半田付けされる一対の半田付け部１４，１４の並び方向が左右方向（複数の端子３５の並び方向に沿う方向）であるため、一対の半田付け部１４，１４に対して、ほぼ同じ量（高さ）のペースト状の半田ＳＰが付着する（図９）。これにより、一対の半田付け部１４，１４と一対の端子３５とを接続する半田ＳＰの量（高さ）をほぼ同じ量（高さ）とすることができるため、半田ＳＰの量が異なることによる端子３５の浮き等の半田付け不良の発生を抑制することができる。
そして、回路構成体１０は、ケース６０（図１参照）に収容され、電気接続箱として車両に搭載される。

【0028】

本実施形態によれば、以下の作用・効果を奏する。
上記実施形態によれば、複数のコネクタ端子２２の並び方向に沿って並んで配された複数の第１半田付け部１４に対して第１電子部品３１の端子３５を半田付けすることができるため、回路構成体１０における電子部品３１～３３の実装密度を高めることができる。また、仮に、製造時において、コネクタ端子２２を半田付けする際のペースト状の半田ＳＰが複数の第１半田付け部１４のペースト状の半田ＳＰに積層されて第１半田付け部１４上のペースト状の半田ＳＰの高さが高くなる場合であっても、複数の第１半田付け部１４が複数のコネクタ端子２２の並び方向に沿って並んで配されるため、複数の第１半田付け部１４のそれぞれにペースト状の半田ＳＰが同程度積層されることにより、複数の第１半田付け部１４上のペースト状の半田ＳＰの高さ（量）のばらつきを抑制することができる。これにより、電子部品３１～３３の複数の端子３５に付着する半田Ｓの高さ（量）が異なることによる端子３５の浮き等の半田付け不良を抑制することができる。

【0029】

＜他の実施形態＞
本明細書に記載された技術は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本明細書に記載された技術の技術的範囲に含まれる。
（１）上記実施形態では、コネクタ２０、第１電子部品３１及び第２電子部品３２は、基板１１に表面実装されるものとしたが、これに限られない。例えば、基板１１にスルーホールを貫通形成し、コネクタ端子２２や電子部品３１～３３の端子３５をスルーホールに挿通して半田付けするようにしてもよい。

【0030】

（２）第３電子部品３３を備える構成としたが、第３電子部品３３を備えない構成としてもよい。
（３）一対の第１半田付け部１４，１４は、基板１１上において前後方向に同じ位置に配されていたが、一対の第１半田付け部１４，１４に塗布される半田ＳＰの量が大きく異ならない程度に前後方向に位置ずれしていてもよい。また、一対の第３半田付け部１６，１６についても同様に、基板１１上において左右方向に同じ位置に配されていたが、一対の半田付け部１６，１６に塗布される半田ＳＰの量が大きく異ならない程度に左右方向に位置ずれしていてもよい。
（４）第１～第３電子部品３１～３３の端子３５は、電子部品の電極部を含めてもよい（端子は電極部としてもよい）。

【符号の説明】

【0031】

１０： 回路構成体
１１： 基板
１２Ａ： コネクタ実装領域
１２Ｂ： 主部品実装領域
１２Ｃ： 副部品実装領域
１３： 導電路
１４： 第１半田付け部
１５： 第２半田付け部
１６： 第３半田付け部
１７： 第４半田付け部
２０： コネクタ
２１： ハウジング
２２： コネクタ端子
３１： 第１電子部品
３２： 第２電子部品
３３： 第３電子部品
３４： 部品本体
３５： 端子
４０： マスク
４０Ａ： 上面
４１： 厚肉部
４１Ａ： 深孔（半田通し孔）
４２： 薄肉部
４２Ａ： 第１浅孔（半田通し孔）
４２Ｂ： 第２浅孔（半田通し孔）
４３： 段差部
５０： スキージ
６０： ケース
Ｓ： 半田
ＳＰ： ペースト状の半田

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】