特許7403630 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

青山学院大学 (神奈川県相模原市中央区淵野辺)

▶ 東京電力株式会社の特許一覧 ▶ 株式会社明電舎の特許一覧

特許7403630電力変換装置の制御システム

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-14

(45)【発行日】2023-12-22

(54)【発明の名称】電力変換装置の制御システム

(51)【国際特許分類】

H02J 3/32 20060101AFI20231215BHJP

H02M 7/48 20070101ALI20231215BHJP

【ＦＩ】

H02J3/32

H02M7/48 R

【請求項の数】 12

(21)【出願番号】P 2022504960

(86)(22)【出願日】2020-08-06

(86)【国際出願番号】 JP2020030142

(87)【国際公開番号】W WO2021176746

(87)【国際公開日】2021-09-10

【審査請求日】2022-09-01

(31)【優先権主張番号】P 2020037344

(32)【優先日】2020-03-05

(33)【優先権主張国・地域又は機関】JP

(31)【優先権主張番号】P 2020037346

(32)【優先日】2020-03-05

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000003687

【氏名又は名称】東京電力ホールディングス株式会社

(73)【特許権者】

【識別番号】000006105

【氏名又は名称】株式会社明電舎

(74)【代理人】

【識別番号】100086232

【弁理士】

【氏名又は名称】小林博通

(74)【代理人】

【識別番号】100092613

【弁理士】

【氏名又は名称】富岡潔

(74)【代理人】

【識別番号】100104938

【弁理士】

【氏名又は名称】鵜澤英久

(74)【代理人】

【識別番号】100210240

【弁理士】

【氏名又は名称】太田友幸

(72)【発明者】

【氏名】鈴木健一

(72)【発明者】

【氏名】前田直人

(72)【発明者】

【氏名】高見潤

(72)【発明者】

【氏名】鮫島良太

(72)【発明者】

【氏名】野田秀樹

(72)【発明者】

【氏名】磯尾淳

(72)【発明者】

【氏名】東海林和

【審査官】辻丸詔

(56)【参考文献】

【文献】特開２０１９－８０４７６（ＪＰ，Ａ）

【文献】特開２０１４－１６８３５１（ＪＰ，Ａ）

【文献】特開２００７－２４４０６８（ＪＰ，Ａ）

【文献】国際公開第２０１３／００８４１３（ＷＯ，Ａ１）

【文献】国際公開第２０１８／２３００７１（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｊ３／３２

Ｈ０２Ｍ７／４８

(57)【特許請求の範囲】

【請求項1】

同期発電機を模擬した仮想同期発電機制御が行われ、直流電源の直流電力を交流電力に変換する電力変換器を有し、前記電力変換器の出力がＬＣフィルタを介して電力系統と連系される電力変換装置において、
前記電力変換器の出力電流を検出した出力電流検出値と設定した電圧振幅指令値を入力とし、電力変換器の出力電流で生じる仮想同期インピーダンスによる電圧降下を模擬し、その模擬した電圧降下に応じて、出力電圧指令値と仮想同期発電機の内部誘起電圧を算出する仮想同期インピーダンス補償ブロックと、
同期発電機を模擬した角周波数を決定する仮想同期発電機モデルと、
前記電力変換装置の出力電圧が、前記仮想同期インピーダンス補償ブロックで算出された出力電圧指令値と一致するように、前記仮想同期発電機モデルにより決定された角周波数に基いて制御する出力電圧制御部と、
を備えたことを特徴とする電力変換装置の制御システム。

【請求項2】

前記仮想同期インピーダンス補償ブロックは、内部誘起電圧Ｅｆを基準位相とし、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓと、設定した電圧振幅指令値｜Ｖａｃ｜^*から、前記出力電圧指令値Ｖａｃ^*の振幅が、｜Ｖａｃ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸に存在する動作点の、出力電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆを算出することを特徴とする請求項１に記載の電力変換装置の制御システム。

【請求項3】

前記仮想同期インピーダンス補償ブロックは、出力電圧指令値Ｖａｃ^*を基準位相とし、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓと、設定した電圧振幅指令値｜Ｖａｃ｜^*から、前記出力電圧指令値Ｖａｃ^*の振幅が、｜Ｖａｃ｜^*であり且つ出力電圧指令値Ｖａｃ^*がｄ軸に存在する動作点の、出力電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆを算出することを特徴とする請求項１に記載の電力変換装置の制御システム。

【請求項4】

前記仮想同期インピーダンス補償ブロックは、内部誘起電圧Ｅｆを基準位相とし、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓと、前回制御周期時に算出された内部誘起電圧から、位相差δを算出し、設定した電圧振幅指令値｜Ｖａｃ｜^*を前記位相差δで回転座標変換することによって出力電圧指令値Ｖａｃ^*を算出し、
該算出した出力電圧指令値Ｖａｃ^*と、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓから内部誘起電圧Ｅｆを算出することを特徴とする請求項１に記載の電力変換装置の制御システム。

【請求項5】

前記仮想同期インピーダンス補償ブロックは、内部誘起電圧Ｅｆを基準位相とし、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓと、設定した電圧振幅指令値｜Ｖａｃ｜^*から、位相差δを算出し、設定した電圧振幅指令値｜Ｖａｃ｜^*を前記位相差δで回転座標変換することによって出力電圧指令値Ｖａｃ^*を算出し、
該算出した出力電圧指令値Ｖａｃ^*と、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓから内部誘起電圧Ｅｆを算出することを特徴とする請求項１に記載の電力変換装置の制御システム。

【請求項6】

前記仮想同期インピーダンス補償ブロックは、
前記出力電流検出値Ｉａｃをｄ軸、ｑ軸に変換したｄ軸電流検出値Ｉａｃ＿ｄ、ｑ軸電流検出値Ｉａｃ＿ｑに基いて、下記（１）式を演算して仮想同期インピーダンスＺｓによる電圧降下Ｖｚ＿ｄ、Ｖｚ＿ｑを算出するＶｚ算出部と、

【数1】

（ただし、ｒはＺｓの抵抗成分、ｘはＺｓのリアクタンス成分）
前記Ｖｚ算出部で算出されたＶｚ＿ｑと、前記電圧振幅指令値｜Ｖａｃ｜^*に基いて、下記（２）式を演算して出力電圧位相δを求めるｓｉｎ^-1算出部と、

【数2】

前記出力電圧位相δのｃｏｓ成分であるｃｏｓδを算出するｃｏｓ算出部と、
前記ｃｏｓ算出部の出力と電圧振幅指令値｜Ｖａｃ｜^*を乗算して、前記出力電圧指令値Ｖａｃ^*の振幅が｜Ｖａｃ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸に存在する動作点の出力電圧指令値Ｖａｃ＿ｄ^*を求める乗算器と、
前記乗算器で求められた出力電圧指令値Ｖａｃ＿ｄ^*と前記Ｖｚ算出部で算出されたＶｚ＿ｄを加算して、前記出力電圧指令値Ｖａｃ^*の振幅が｜Ｖａｃ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸に存在する動作点の内部誘起電圧Ｅｆを求める加算器と、
を備えたことを特徴とする請求項２に記載の電力変換装置の制御システム。

【請求項7】

【数1】

（ただし、ｒはＺｓの抵抗成分、ｘはＺｓのリアクタンス成分）
前記Ｖｚ算出部で算出されたＶｚ＿ｄと前記電圧振幅指令値｜Ｖａｃ｜^*を加算して、前記出力電圧指令値Ｖａｃ^*の振幅が｜Ｖａｃ｜^*であり且つ出力電圧指令値Ｖａｃ^*がｄ軸に存在する動作点の内部誘起電圧Ｅｆを求める加算器と、
を備えたことを特徴とする請求項３に記載の電力変換装置の制御システム。

【請求項8】

【数1】

（ただし、ｒはＺｓの抵抗成分、ｘはＺｓのリアクタンス成分）
制御周期毎に算出された内部誘起電圧Ｅｆを一時記憶するバッファと、
前記バッファに記憶されている、前回制御周期時に算出された内部誘起電圧Ｅｆ＿ｄ（Ｚ^-1）と、前記Ｖｚ算出部で算出されたＶｚ＿ｄ、Ｖｚ＿ｑとに基いて、下記（７）式を演算して位相差δを求めるｔａｎ^-1算出部と、

【数7】

前記電圧振幅指令値｜Ｖａｃ｜^*を、前記ｔａｎ^-1算出部で求められた位相差δによって回転座標変換して、下記（８）式に沿って出力電圧指令値Ｖａｃ^*を演算する回転行列演算部と、

【数8】

前記回転行列演算部で演算された出力電圧指令値Ｖａｃ^*と、前記Ｖｚ算出部で算出されたＶｚ＿ｄを加算して内部誘起電圧Ｅｆを算出する加算器と、
を備えたことを特徴とする請求項４に記載の電力変換装置の制御システム。

【請求項9】

【数1】

（ただし、ｒはＺｓの抵抗成分、ｘはＺｓのリアクタンス成分）
前記電圧振幅指令値｜Ｖａｃ｜^*と、前記Ｖｚ算出部で算出されたＶｚ＿ｄ、Ｖｚ＿ｑとに基いて、下記（１０）式を演算して位相差δを求めるｔａｎ^-1算出部と、

【数10】

前記電圧振幅指令値｜Ｖａｃ｜^*を、前記ｔａｎ^-1算出部で求められた位相差δによって回転座標変換して出力電圧指令値Ｖａｃ^*を演算する回転行列演算部と、
前記回転行列演算部で演算された出力電圧指令値Ｖａｃ^*と、前記Ｖｚ算出部で算出されたＶｚ＿ｄを加算して内部誘起電圧Ｅｆを算出する加算器と、
を備えたことを特徴とする請求項５に記載の電力変換装置の制御システム。

【請求項10】

同期発電機を模擬した仮想同期発電機制御が行われ、直流電源の直流電力を交流電力に変換する電力変換器を有し、前記電力変換器の出力がＬＣフィルタおよび連系用のトランスを介して電力系統と連系される電力変換装置において、
前記電力変換器の出力電流を検出した出力電流検出値と設定した電圧振幅指令値｜Ｖ｜^*を入力とし、電力変換器の出力電流で生じる仮想同期インピーダンスおよびトランスによる電圧降下を模擬し、その模擬した電圧降下に応じて、出力電圧指令値Ｖａｃ^*と仮想同期発電機の内部誘起電圧Ｅｆを算出する仮想同期インピーダンス補償ブロックと、
同期発電機を模擬した角周波数を決定する仮想同期発電機モデルと、
前記電力変換装置の出力電圧Ｖａｃが、前記仮想同期インピーダンス補償ブロックで算出された出力電圧指令値Ｖａｃ^*と一致するように制御する出力電圧制御部と、
を備え、
前記仮想同期インピーダンス補償ブロックは、内部誘起電圧Ｅｆを基準位相とし、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓと、トランスのインピーダンスＺｔｒと、設定した電圧振幅指令値｜Ｖ｜^*から、前記電力系統の連系点電圧Ｖｓｙｓの振幅が、｜Ｖ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸に存在する動作点の出力電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆを算出することを特徴とする電力変換装置の制御システム。

【請求項11】

前記仮想同期インピーダンス補償ブロックは、
前記出力電流検出値Ｉａｃを前記仮想同期発電機モデルで決定された角周波数から決まる内部位相により回転座標変換したｄ軸電流検出値Ｉａｃ＿ｄ、ｑ軸電流検出値Ｉａｃ＿ｑに基いて、下記（１）式を演算して仮想同期インピーダンスＺｓによる電圧降下Ｖｚ＿ｄ、Ｖｚ＿ｑを算出するＶｚ算出部と、

【数1】

（ただし、ｒはＺｓの抵抗成分、ｘはＺｓのリアクタンス成分）
前記出力電流検出値Ｉａｃをｄ軸、ｑ軸に変換したｄ軸電流検出値Ｉａｃ＿ｄ、ｑ軸電流検出値Ｉａｃ＿ｑと、前記トランスのインピーダンスＺｔｒに基いて、下記（１１）式を演算してトランスによる電圧降下Ｖｔｒを算出するＶｔｒ算出部と、

【数11】

（ただし、ＲｔｒはＺｔｒの抵抗成分、ＸｔｒはＺｔｒのリアクタンス成分）
前記Ｖｚ算出部で算出されたＶｚ＿ｑと、前記電圧振幅指令値｜Ｖ｜^*に基いて、下記（１２）式を演算して系統電圧位相δを求めるｓｉｎ^-1算出部と、

【数12】

前記系統電圧位相δのｃｏｓ成分であるｃｏｓδを算出するｃｏｓ算出部と、
前記ｃｏｓ算出部の出力と電圧振幅指令値｜Ｖ｜^*を乗算する乗算器と、
前記乗算器の乗算出力と前記Ｖｚ算出部で算出されたＶｚ＿ｄを加算して、前記電力系統の連系点電圧Ｖｓｙｓの振幅が、｜Ｖ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸に存在し前記トランスによる電圧降下Ｖｔｒを打ち消すように補償する動作点の、内部誘起電圧Ｅｆ＿ｄを算出する加算器と、
前記Ｖｚ算出部で算出されたＶｚ＿ｄから前記Ｖｔｒ算出部で算出されたＶｔｒ＿ｄを減算する第１の減算器と、
前記加算器で算出された内部誘起電圧Ｅｆ＿ｄから、前記第１の減算器の減算出力を減算して、前記電力系統の連系点電圧Ｖｓｙｓの振幅が、｜Ｖ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸に存在し前記トランスによる電圧降下Ｖｔｒを打ち消すように補償する動作点の出力電圧指令値Ｖａｃ＿ｄ^*を算出する第２の減算器と、
前記Ｖｚ算出部で算出されたＶｚ＿ｑから前記Ｖｔｒ算出部で算出されたＶｔｒ＿ｑを減算する第３の減算器と、
前記第３の減算器の偏差出力を極性反転させて出力電圧指令値Ｖａｃ＿ｑ^*を出力する極性反転器と、を備え、
前記出力電圧制御部の制御は、前記仮想同期発電機モデルで決定された角周波数から決まる内部位相により回転座標変換したｄ、ｑ座標上で実施することを特徴とする請求項１０に記載の電力変換装置の制御システム。

【請求項12】

【数1】

【数11】

（ただし、ＲｔｒはＺｔｒの抵抗成分、ＸｔｒはＺｔｒのリアクタンス成分）
前記Ｖｚ算出部で算出されたＶｚ＿ｄと前記Ｖｔｒ算出部で算出されたＶｔｒ＿ｄを加算する第１の加算器と、
前記Ｖｚ算出部で算出されたＶｚ＿ｑと前記Ｖｔｒ算出部で算出されたＶｔｒ＿ｑを加算する第２の加算器と、
前記第２の加算器の加算出力と前記電圧振幅指令値｜Ｖ｜^*に基づいて、下記（１６）式を演算して系統電圧位相δを求めるｓｉｎ^-1算出部と、

【数16】

前記系統電圧位相δのｃｏｓ成分であるｃｏｓδを算出するｃｏｓ算出部と、
前記ｃｏｓ算出部の出力と電圧振幅指令値｜Ｖ｜^*を乗算する乗算器と、
前記乗算器の乗算出力と第１の加算器の加算出力を加算して、前記電力系統の連系点電圧Ｖｓｙｓの振幅が、｜Ｖ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸に存在し前記トランスによる電圧降下のうち振幅の減少を補償する動作点の、内部誘起電圧Ｅｆ＿ｄを算出する第３の加算器と、
前記第３の加算器で算出された内部誘起電圧Ｅｆ＿ｄから、前記Ｖｚ算出部で算出されたＶｚ＿ｄを減算して、前記電力系統の連系点電圧Ｖｓｙｓの振幅が、｜Ｖ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸に存在し前記トランスによる電圧降下のうち振幅の減少を補償する動作点の、出力電圧指令値Ｖａｃ＿ｄ^*を算出する減算器と、
前記Ｖｚ算出部で算出されたＶｚ＿ｑを極性反転させて出力電圧指令値Ｖａｃ＿ｑ^*を出力する極性反転器と、を備え、
前記出力電圧制御部の制御は、前記仮想同期発電機モデルで決定された角周波数から決まる内部位相により回転座標変換したｄ、ｑ座標上で実施することを特徴とする請求項１０に記載の電力変換装置の制御システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電力変換装置の制御システムに関し、同期発電機を模擬した仮想同期発電機制御を行う電圧制御型の電力変換器において、出力電流に応じて仮想同期インピーダンスモデルによって発生する電圧降下の模擬と、出力電圧振幅を制御する方法に関する。

【背景技術】

【0002】

図１の上段に、例えば蓄電池等の直流電源の直流電力を交流電力に変換する電力変換器を有し、電力変換器の出力がＬＣフィルタを介して電力系統と連系されるＰＣＳ（ＰｏｗｅｒＣｏｎｖｅｒｓｉｏｎＳｙｓｔｅｍ；電力変換装置）の構成を示し、図１の下段に仮想同期インピーダンスモデルの構成を示す。

【0003】

尚、従来、蓄電池による仮想同期発電システムは、例えば特許文献１に記載のものが提案されていた。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１９－８０４７６号公報

【発明の概要】

【0005】

図１において、同期発電機を模擬した仮想同期発電機制御を行う電圧制御型の電力変換器では、電力変換装置（ＰＣＳ）の内部誘起電圧Ｅｆから仮想同期インピーダンスＺｓによる出力電圧降下Ｖｚを減じた値を電圧指令値Ｖａｃ^*として、フィルタコンデンサＣの電圧Ｖａｃを電圧制御することで、仮想同期インピーダンスによる同期化力を再現する。

【0006】

一方、電圧振幅｜Ｖａｃ｜は、電圧振幅指令値｜Ｖａｃ｜^*に一致させる必要がある。仮想同期インピーダンスによる電圧降下量は負荷電流によって一意に決定されるので、電圧降下量に応じて電圧振幅｜Ｖａｃ｜を電圧振幅指令値｜Ｖａｃ｜^*に一致させる制御が必要であり、負荷変動時にも高速に応答できる制御系が望ましい。

【0007】

本発明は、上記課題を解決するものであり、その目的は、仮想同期インピーダンスによる同期化力を再現しつつ、負荷変動時にも出力電圧振幅制御の高速応答を可能とした電力変換装置の制御システムを提供することにある。

【0008】

上記課題を解決するための請求項１に記載の電力変換装置の制御システムは、
同期発電機を模擬した仮想同期発電機制御が行われ、直流電源の直流電力を交流電力に変換する電力変換器を有し、前記電力変換器の出力がＬＣフィルタを介して電力系統と連系される電力変換装置において、
前記電力変換器の出力電流を検出した出力電流検出値と設定した電圧振幅指令値を入力とし、電力変換器の出力電流で生じる仮想同期インピーダンスによる電圧降下を模擬し、その模擬した電圧降下に応じて、出力電圧指令値と仮想同期発電機の内部誘起電圧を算出する仮想同期インピーダンス補償ブロックと、
同期発電機を模擬した角周波数を決定する仮想同期発電機モデルと、
前記電力変換装置の出力電圧が、前記仮想同期インピーダンス補償ブロックで算出された出力電圧指令値と一致するように、前記仮想同期発電機モデルにより決定された角周波数に基いて制御する出力電圧制御部と、
を備えたことを特徴とする。

【0009】

請求項２に記載の電力変換装置の制御システムは、請求項１において、
前記仮想同期インピーダンス補償ブロックは、内部誘起電圧Ｅｆを基準位相とし、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓと、設定した電圧振幅指令値｜Ｖａｃ｜^*から、前記出力電圧指令値Ｖａｃ^*の振幅が、｜Ｖａｃ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸に存在する動作点の、出力電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆを算出することを特徴としている。

【0010】

請求項３に記載の電力変換装置の制御システムは、請求項１において、
前記仮想同期インピーダンス補償ブロックは、出力電圧指令値Ｖａｃ^*を基準位相とし、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓと、設定した電圧振幅指令値｜Ｖａｃ｜^*から、前記出力電圧指令値Ｖａｃ^*の振幅が、｜Ｖａｃ｜^*であり且つ出力電圧指令値Ｖａｃ^*がｄ軸に存在する動作点の、出力電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆを算出することを特徴としている。

【0011】

請求項４に記載の電力変換装置の制御システムは、請求項１において、
前記仮想同期インピーダンス補償ブロックは、内部誘起電圧Ｅｆを基準位相とし、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓと、前回制御周期時に算出された内部誘起電圧から、位相差δを算出し、設定した電圧振幅指令値｜Ｖａｃ｜^*を前記位相差δで回転座標変換することによって出力電圧指令値Ｖａｃ^*を算出し、
該算出した出力電圧指令値Ｖａｃ^*と、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓから内部誘起電圧Ｅｆを算出することを特徴としている。

【0012】

請求項５に記載の電力変換装置の制御システムは、請求項１において、
前記仮想同期インピーダンス補償ブロックは、内部誘起電圧Ｅｆを基準位相とし、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓと、設定した電圧振幅指令値｜Ｖａｃ｜^*から、位相差δを算出し、設定した電圧振幅指令値｜Ｖａｃ｜^*を前記位相差δで回転座標変換することによって出力電圧指令値Ｖａｃ^*を算出し、
該算出した出力電圧指令値Ｖａｃ^*と、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓから内部誘起電圧Ｅｆを算出することを特徴としている。

【0013】

請求項６に記載の電力変換装置の制御システムは、請求項２において、
前記仮想同期インピーダンス補償ブロックは、
前記出力電流検出値Ｉａｃをｄ軸、ｑ軸に変換したｄ軸電流検出値Ｉａｃ＿ｄ、ｑ軸電流検出値Ｉａｃ＿ｑに基いて、下記（１）式を演算して仮想同期インピーダンスＺｓによる電圧降下Ｖｚ＿ｄ、Ｖｚ＿ｑを算出するＶｚ算出部と、

【0014】

【数1】

【0015】

【0016】

【数2】

【0017】

【0018】

請求項７に記載の電力変換装置の制御システムは、請求項３において、
前記仮想同期インピーダンス補償ブロックは、
前記出力電流検出値Ｉａｃをｄ軸、ｑ軸に変換したｄ軸電流検出値Ｉａｃ＿ｄ、ｑ軸電流検出値Ｉａｃ＿ｑに基いて、下記（１）式を演算して仮想同期インピーダンスＺｓによる電圧降下Ｖｚ＿ｄ、Ｖｚ＿ｑを算出するＶｚ算出部と、

【0019】

【数1】

【0020】

【0021】

請求項８に記載の電力変換装置の制御システムは、請求項４において、
前記仮想同期インピーダンス補償ブロックは、
前記出力電流検出値Ｉａｃをｄ軸、ｑ軸に変換したｄ軸電流検出値Ｉａｃ＿ｄ、ｑ軸電流検出値Ｉａｃ＿ｑに基いて、下記（１）式を演算して仮想同期インピーダンスＺｓによる電圧降下Ｖｚ＿ｄ、Ｖｚ＿ｑを算出するＶｚ算出部と、

【0022】

【数1】

【0023】

【0024】

【数7】

【0025】

【0026】

【数8】

【0027】

前記回転行列演算部で演算された出力電圧指令値Ｖａｃ^*と、前記Ｖｚ算出部で算出されたＶｚ＿ｄを加算して内部誘起電圧Ｅｆを算出する加算器と、
を備えたことを特徴とする。

【0028】

請求項９に記載の電力変換装置の制御システムは、請求項５において、
前記仮想同期インピーダンス補償ブロックは、
前記出力電流検出値Ｉａｃをｄ軸、ｑ軸に変換したｄ軸電流検出値Ｉａｃ＿ｄ、ｑ軸電流検出値Ｉａｃ＿ｑに基いて、下記（１）式を演算して仮想同期インピーダンスＺｓによる電圧降下Ｖｚ＿ｄ、Ｖｚ＿ｑを算出するＶｚ算出部と、

【0029】

【数1】

【0030】

【0031】

【数10】

【0032】

【0033】

請求項１０に記載の電力変換装置の制御システムは、
同期発電機を模擬した仮想同期発電機制御が行われ、直流電源の直流電力を交流電力に変換する電力変換器を有し、前記電力変換器の出力がＬＣフィルタおよび連系用のトランスを介して電力系統と連系される電力変換装置において、
前記電力変換器の出力電流を検出した出力電流検出値と設定した電圧振幅指令値｜Ｖ｜^*を入力とし、電力変換器の出力電流で生じる仮想同期インピーダンスおよびトランスによる電圧降下を模擬し、その模擬した電圧降下に応じて、出力電圧指令値Ｖａｃ^*と仮想同期発電機の内部誘起電圧Ｅｆを算出する仮想同期インピーダンス補償ブロックと、
同期発電機を模擬した角周波数を決定する仮想同期発電機モデルと、
前記電力変換装置の出力電圧Ｖａｃが、前記仮想同期インピーダンス補償ブロックで算出された出力電圧指令値Ｖａｃ^*と一致するように制御する出力電圧制御部と、
を備え、
前記仮想同期インピーダンス補償ブロックは、内部誘起電圧Ｅｆを基準位相とし、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓと、トランスのインピーダンスＺｔｒと、設定した電圧振幅指令値｜Ｖ｜^*から、前記電力系統の連系点電圧Ｖｓｙｓの振幅が、｜Ｖ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸に存在する動作点の出力電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆを算出することを特徴とする。

【0034】

請求項１１に記載の電力変換装置の制御システムは、請求項１０において、
前記仮想同期インピーダンス補償ブロックは、
前記出力電流検出値Ｉａｃを前記仮想同期発電機モデルで決定された角周波数から決まる内部位相により回転座標変換したｄ軸電流検出値Ｉａｃ＿ｄ、ｑ軸電流検出値Ｉａｃ＿ｑに基いて、下記（１）式を演算して仮想同期インピーダンスＺｓによる電圧降下Ｖｚ＿ｄ、Ｖｚ＿ｑを算出するＶｚ算出部と、

【0035】

【数1】

【0036】

【0037】

【数11】

【0038】

【0039】

【数12】

【0040】

【0041】

請求項１２に記載の電力変換装置の制御システムは、請求項１０において、
前記仮想同期インピーダンス補償ブロックは、
前記出力電流検出値Ｉａｃを前記仮想同期発電機モデルで決定された角周波数から決まる内部位相により回転座標変換したｄ軸電流検出値Ｉａｃ＿ｄ、ｑ軸電流検出値Ｉａｃ＿ｑに基いて、下記（１）式を演算して仮想同期インピーダンスＺｓによる電圧降下Ｖｚ＿ｄ、Ｖｚ＿ｑを算出するＶｚ算出部と、

【0042】

【数1】

【0043】

【0044】

【数11】

【0045】

【0046】

【数16】

【0047】

【0048】

（１）請求項１～９に記載の発明によれば、負荷変動時でも出力電圧指令の振幅を一定に保ちつつ、仮想同期インピーダンスによる電圧降下を模擬し、同期化力を再現することができる。
（２）請求項３、７に記載の発明によれば、出力電圧指令値Ｖａｃ^*を基準位相としているため、仮想同期インピーダンス補償ブロックにおける演算量は少なくて済む。
（３）請求項５、９に記載の発明によれば、仮想同期インピーダンスを、位相差δの誤差が問題にならない程度に小さい値に設定する場合、請求項４のように制御周期毎に算出した内部誘起電圧Ｅｆを一時記憶するために必要な記憶手段（例えばバッファ）が不要となり、構成が簡略化できる。
（４）請求項１０～１２に記載の発明によれば、負荷変動時でも系統電圧（電力系統との連系点電圧）Ｖｓｙｓの振幅を電圧振幅指令値｜Ｖ｜^*に保ち、仮想同期インピーダンスＺｓおよび連系用のトランスのインピーダンスＺｔｒによる電圧降下を模擬し、同期化力を再現することができる。
（５）請求項１１に記載の発明によれば、連系用のトランスによる電圧降下を打ち消すように補償する動作点の、出力電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆを算出することができる。
（６）請求項１２に記載の発明によれば、連系用のトランスによる電圧降下のうち振幅の減少を補償する動作点の、出力電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆを算出することができる。

【図面の簡単な説明】

【0049】

【図1】電力変換装置における仮想インピーダンスモデルの説明図。

【図2】本発明の実施形態例における電力変換装置の制御システムの一例を示す全体構成図。

【図3】本発明の実施例１における仮想同期インピーダンスモデルのベクトル図。

【図4】本発明の実施例１による仮想同期インピーダンス補償ブロックの構成図。

【図5】本発明の実施例２における仮想同期インピーダンスモデルのベクトル図。

【図6】本発明の実施例２による仮想同期インピーダンス補償ブロックの構成図。

【図7】本発明の実施例３における仮想同期インピーダンスモデルのベクトル図。

【図8】本発明の実施例３による仮想同期インピーダンス補償ブロックの構成図。

【図9】本発明の実施例４における仮想同期インピーダンスモデルのベクトル図。

【図10】本発明の実施例４による仮想同期インピーダンス補償ブロックの構成図。

【図11】トランスを介して電力系統に連系される電力変換装置の、本発明の実施例５における仮想インピーダンスモデルの説明図。

【図12】本発明の実施形態例における電力変換装置の制御システムの他の例を示す全体構成図。

【図13】本発明の実施例５における仮想同期インピーダンスモデルのベクトル図。

【図14】本発明の実施例５による仮想同期インピーダンス補償ブロックの構成図。

【図15】本発明の実施例６における仮想インピーダンスモデルの説明図。

【図16】本発明の実施例６における仮想同期インピーダンスモデルのベクトル図。

【図17】本発明の実施例６による仮想同期インピーダンス補償ブロックの構成図。

【発明を実施するための形態】

【0050】

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。

【0051】

本実施形態例では、蓄電池等の直流電源をＤＣ／ＡＣ変換装置（電力変換器ＩＮＶ）とＬＣフィルタとトランスを介して系統連系を行い、特に制御系に、同期発電機を模擬した角周波数ωｒを決定する仮想同期発電機モデルと、内部誘起電圧Ｅｆと同期発電機の仮想同期インピーダンス（Ｚｓ）による電圧降下（Ｖｚ）を模擬する仮想同期インピーダンス補償ブロックとを備えたＰＣＳ（電力変換装置）において、ＰＣＳの出力電圧を指令値に制御する電圧制御によって制御されるときに、仮想同期インピーダンス補償ブロックにて、仮想同期インピーダンス（Ｚｓ）により発生する電圧降下（Ｖｚ）に応じて、電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆの動作点を数学的に求めることによって、仮想同期インピーダンスによる同期化力を再現しつつ、負荷変動時にも高速に応答できるように構成した。

【0052】

図２は、本実施形態例における電力変換装置の制御システムの全体構成の一例を示している。図２において、１は例えば蓄電池を有した直流電源であり、２は直流電源１の直流電力を交流電力に変換する電力変換器（ＩＮＶ）である。

【0053】

電力変換器２は、例えばＩＧＢＴをブリッジ接続して構成され、後述のＰＷＭ部（１６）で生成されたゲート信号Ｇａｔｅによってオン、オフ制御がなされる。

【0054】

電力変換器２の交流出力側は、リアクトルＬｆおよびコンデンサＣｆからなるＬＣフィルタ３とトランス４（Ｔｒ）を介して電力系統５に接続（連系）されている。

【0055】

１１は、電力変換器２の出力電流を変流器１２で検出した出力電流検出値Ｉａｃと、設定した電圧振幅指令値｜Ｖａｃ｜^*を入力とし、電力変換器２の出力電流で生じる仮想同期インピーダンスＺｓによる電圧降下Ｖｚを模擬し、その模擬した電圧降下Ｖｚに応じて、出力電圧指令値Ｖａｃ^*と仮想同期発電機の内部誘起電圧Ｅｆを算出する仮想同期インピーダンス補償（Ｚｓ補償）ブロックである。

【0056】

１３は、仮想同期インピーダンス補償ブロック１１で算出された内部誘起電圧Ｅｆと前記出力電流検出値ＩａｃからＶＳＧ（ＶｉｒｔｕａｌＳｙｎｃｈｒｏｎｏｕｓＧｅｎｅｒａｔｏｒ）モデルの電気出力（Ｐｅ）を演算し、その演算した電気出力（Ｐｅ）と設定した基準電力Ｐｒｅｆとの偏差に基いて、同期発電機を模擬した角周波数ωｒを決定する仮想同期発電機モデルである。

【0057】

１４は、ＰＣＳの出力電圧（電力変換器２の出力電圧）を計器用変圧器１５により検出した出力電圧Ｖａｃが、仮想同期インピーダンス補償ブロック１１で算出された出力電圧指令値Ｖａｃ^*と一致するように制御するための出力電圧制御指令Ｖｃｍｄを生成するＰＣＳ出力電圧制御部（ＡＶＲ）である。

【0058】

１６は、ＰＣＳ出力電圧制御部１４で生成された出力電圧制御指令ＶｃｍｄとＰＷＭキャリアによりＰＷＭ変調したゲート信号Ｇａｔｅを生成し、電力変換器２をＰＷＭ制御するＰＷＭ部である。同期ＰＷＭの場合は、仮想同期発電機モデル１３で決定された角周波数ωｒを逓倍した周波数のＰＷＭキャリアを用いる。非同期ＰＷＭの場合は固定周波数のＰＷＭキャリアを用いる。

【0059】

尚、図２において、出力電流検出値Ｉａｃ、出力電圧Ｖａｃは、角周波数ωｒを積分した位相により３相のｕ、ｖ、ｗをｄ軸、ｑ軸に変換した信号を各々用いており、出力電圧制御指令Ｖｃｍｄは、角周波数ωｒを積分した位相によりｄ軸、ｑ軸を３相のｕ，ｖ，ｗに逆ｄｑ変換した信号を用いているものとする。

【0060】

前記仮想同期インピーダンス補償ブロック１１の詳細は、以下の各実施例のように構成されている。
（実施例１）
実施例１における、出力電流検出値Ｉａｃ、出力電圧指令値Ｖａｃ^*、内部誘起電圧Ｅｆ、出力電圧位相δ、電圧振幅指令値｜Ｖａｃ｜^*、電圧降下Ｖｚ＿ｄ，Ｖｚ＿ｑの、ｄ軸、ｑ軸上の関係は図３に示すとおりであり、内部誘起電圧Ｅｆを基準位相（ｄ軸上）としている。

【0061】

実施例１における仮想同期インピーダンス補償ブロック１１は、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓと、設定した電圧振幅指令値｜Ｖａｃ｜^*から、前記出力電圧指令値Ｖａｃ^*の振幅が、｜Ｖａｃ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸に存在する動作点の、出力電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆを算出するものであり、図４のように構成されている。

【0062】

図４において、２０は、前記出力電流検出値Ｉａｃをｄ軸、ｑ軸に変換したｄ軸電流検出値Ｉａｃ＿ｄ、ｑ軸電流検出値Ｉａｃ＿ｑに基いて、下記（１）式を演算して仮想同期インピーダンスＺｓによる電圧降下Ｖｚ＿ｄ、Ｖｚ＿ｑを算出するＶｚ算出部である。

【0063】

【数1】

【0064】

（ただし、ｒはＺｓの抵抗成分、ｘはＺｓのリアクタンス成分）
２１は、前記Ｖｚ算出部２０で算出されたＶｚ＿ｑと、前記電圧振幅指令値｜Ｖａｃ｜^*に基いて、下記（２）式を演算して出力電圧位相δを求めるｓｉｎ^-1算出部である。

【0065】

【数2】

【0066】

２２は、前記出力電圧位相δのｃｏｓ成分であるｃｏｓδを算出するｃｏｓ算出部である。

【0067】

２３は、ｃｏｓ算出部２２の出力と電圧振幅指令値｜Ｖａｃ｜^*を乗算して、前記出力電圧指令値Ｖａｃ^*の振幅が｜Ｖａｃ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸に存在する動作点の出力電圧指令値Ｖａｃ＿ｄ^*を求める乗算器である。

【0068】

２４は、Ｖｚ算出部２０で算出された電圧降下Ｖｚ＿ｑの極性を反転させる極性反転器であり、その出力は、出力電圧指令値Ｖａｃ＿ｑ^*として出力される。

【0069】

２５は、乗算器２３で求められた出力電圧指令値Ｖａｃ＿ｄ^*とＶｚ算出部２０で算出されたＶｚ＿ｄを加算して、前記出力電圧指令値Ｖａｃ^*の振幅が｜Ｖａｃ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸に存在する動作点の内部誘起電圧Ｅｆ＿ｄを求める加算器である。尚、内部誘起電圧Ｅｆ＿ｑは０である。

【0070】

上記のように構成された装置において、ＰＣＳ出力電圧制御部１４は、出力電圧Ｖａｃ（ＬＣフィルタ後の端子電圧を検出した電圧Ｖａｃ）が、内部誘起電圧Ｅｆから出力電流Ｉａｃが流れることによって生じる仮想同期インピーダンスＺｓによる電圧降下Ｖｚを減算した出力電圧指令値Ｖａｃ^*と一致するように電圧制御を行う。

【0071】

仮想同期インピーダンスＺｓ（ｒおよびｘ）と出力電流Ｉａｃより、電圧降下Ｖｚをｄ、ｑ座標上で表すと下記（１）式（Ｖｚ算出部２０で算出される式）のようになる。

【0072】

【数1】

【0073】

電圧降下Ｖｚより、出力電圧指令値Ｖａｃ^*の振幅が｜Ｖａｃ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸上に位置する動作点は一意に求めることができ、下記（２）～（４）式のようになる。

【0074】

【数2】

【0075】

【数3】

【0076】

【数4】

【0077】

上記（２）式は図４のｓｉｎ^-1算出部２１により求められ、上記（３）式は乗算器２３および極性反転器２４により求められ、上記（４）式は加算器２５により求められる。

【0078】

このように、負荷電流（出力電流検出値Ｉａｃ）に応じて出力すべき電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆを図４の仮想同期インピーダンス補償ブロック（１１）にて逐次演算することで、負荷変動時も出力電圧指令値Ｖａｃ^*の振幅を電圧振幅指令値｜Ｖａｃ｜^*に保ち、且つ仮想同期インピーダンスＺｓによる電圧降下Ｖｚを模擬し、同期化力を再現することが可能になる。

【0079】

以上のように本実施例１によれば、内部誘起電圧Ｅｆ基準の座標上において、負荷電流に応じて、出力電圧指令値Ｖａｃ^*の振幅が電圧振幅指令値｜Ｖａｃ｜^*であり、且つ内部誘起電圧Ｅｆがｄ軸上に位置する動作点の出力電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆを逐次演算することで、負荷変動時でも電圧振幅を一定に保ちつつ、仮想同期インピーダンスによる電圧降下を模擬し、同期化力を再現できる。
（実施例２）
実施例２における、出力電流検出値Ｉａｃ、出力電圧指令値Ｖａｃ^*、内部誘起電圧Ｅｆ、出力電圧位相δ、電圧振幅指令値｜Ｖａｃ｜^*、電圧降下Ｖｚ＿ｄ，Ｖｚ＿ｑの、ｄ軸、ｑ軸上の関係は図５に示すとおりであり、出力電圧指令値Ｖａｃ^*を基準位相（ｄ軸上）としている。

【0080】

実施例２における仮想同期インピーダンス補償ブロック１１は、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓと、設定した電圧振幅指令値｜Ｖａｃ｜^*から、前記出力電圧指令値Ｖａｃ^*の振幅が、｜Ｖａｃ｜^*であり且つ出力電圧指令値Ｖａｃ^*がｄ軸に存在する動作点の、出力電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆを算出するものであり、図６のように構成されている。

【0081】

図６において、図４と同一部分は同一符号をもって示している。２６は、前記Ｖｚ算出部２０で算出されたＶｚ＿ｄと電圧振幅指令値｜Ｖａｃ｜^*を加算して、前記出力電圧指令値Ｖａｃ^*の振幅が｜Ｖａｃ｜^*であり且つ出力電圧指令値Ｖａｃ^*がｄ軸に存在する動作点の内部誘起電圧Ｅｆ＿ｄを求める加算器である。

【0082】

Ｖｚ算出部２０で算出されたＶｚ＿ｑは内部誘起電圧Ｅｆ＿ｑとして出力される。

【0083】

出力電圧指令値Ｖａｃ^*をｄ軸上に配置しているため、｜Ｖａｃ｜^*がＶａｃ＿ｄ^*として出力され、ｑ軸成分Ｖａｃ＿ｑ^*は０である。

【0084】

前記実施例１では基準位相を内部誘起電圧Ｅｆとしていたのに対して、本実施例２では図５に示すように基準位相を出力電圧指令値Ｖａｃ^*で考える。仮想同期インピーダンスＺｓによる電圧降下Ｖｚは実施例１と同様に（１）式から求める。

【0085】

電圧降下Ｖｚより、出力電圧指令値の振幅が｜Ｖａｃ｜^*であり、且つ出力電圧指令値Ｖａｃ^*がｄ軸上に位置する動作点は一意に求めることができ下記（５）式、（６）式のようになる。

【0086】

【数5】

【0087】

【数6】

【0088】

上記（５）式のＶａｃ＿ｄ^*、Ｖａｃ＿ｑ^*は図２、図６の仮想同期インピーダンス補償ブロック１１から出力され、上記（６）式は図６の加算器２６により求められる。

【0089】

以上のように本実施例２によれば、実施例１と同様に、負荷変動時も出力電圧指令値Ｖａｃ^*の振幅を電圧振幅指令値｜Ｖａｃ｜^*に保ち、且つ仮想同期インピーダンスＺｓによる電圧降下Ｖｚを模擬し、同期化力を再現することが可能になる。

【0090】

但し、本実施例２では三角関数の演算が不要であるため、実施例１と比較して少ない演算量で済む。
（実施例３）
実施例３における、出力電流検出値Ｉａｃ、出力電圧指令値Ｖａｃ^*、内部誘起電圧Ｅｆ、出力電圧位相δ、電圧振幅指令値｜Ｖａｃ｜^*、電圧降下Ｖｚ＿ｄ，Ｖｚ＿ｑの、ｄ軸、ｑ軸上の関係は図７に示すとおりであり、内部誘起電圧Ｅｆを基準位相（ｄ軸上）としている。

【0091】

尚、出力電圧指令値Ｖａｃ^*の演算時は、図７（ａ）のように前回制御周期で求めた内部誘起電圧Ｅｆ（Ｚ^-1）をｄ軸上に配置し、Ｅｆの演算時は図７（ｂ）のように今回制御周期での内部誘起電圧Ｅｆをｄ軸上に配置している。

【0092】

実施例３における仮想同期インピーダンス補償ブロック１１は、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓと、前回制御周期時に算出された内部誘起電圧から、位相差δを算出し、設定した電圧振幅指令値｜Ｖａｃ｜^*を前記位相差δで回転座標変換することによって出力電圧指令値Ｖａｃ^*を算出し、該算出した出力電圧指令値Ｖａｃ^*と、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓから内部誘起電圧Ｅｆを算出するものであり、図８のように構成されている。

【0093】

図８において、図４と同一部分は同一符号をもって示している。図８において、３１は、制御周期毎に、後述の加算器３６により算出された内部誘起電圧Ｅｆ＿ｄを一時記憶するバッファ（Ｚ^-1は単位遅延演算子）である。

【0094】

３２は、前記バッファ３１に記憶されている、前回制御周期時に演算された内部誘起電圧Ｅｆ＿ｄ（Ｚ^-1）と、Ｖｚ算出部２０で算出されたＶｚ＿ｄとの偏差をとる減算器である。

【0095】

３３は、設定した０とＶｚ算出部２０で算出されたＶｚ＿ｑとの偏差をとる減算器である。

【0096】

３４は、減算器３２の偏差出力（Ｅｆ＿ｄ（Ｚ^-1）－Ｖｚ＿ｄ）と減算器３３の偏差出力（－Ｖｚ＿ｑ）に基いて、下記（７）式を演算して位相差δを求めるｔａｎ^-1算出部である。

【0097】

【数7】

【0098】

３５は、電圧振幅指令値｜Ｖａｃ｜^*を、ｔａｎ^-1算出部３４で求められた位相差δによって回転座標変換して、下記（８）式に沿って出力電圧指令値Ｖａｃ＿ｄ^*、Ｖａｃ＿ｑ^*を演算する回転行列演算部である。

【0099】

【数8】

【0100】

３６は、回転行列演算部３５で演算された出力電圧指令値Ｖａｃ＿ｄ^*と、Ｖｚ算出部２０で算出されたＶｚ＿ｄを加算して内部誘起電圧Ｅｆ＿ｄを算出する加算器である。

【0101】

加算器３６の加算出力であるＥｆ＿ｄは出力されるとともに、次回制御周期の演算のためにバッファ３１に入力される。尚、内部誘起電圧Ｅｆ＿ｑは０と近似する。

【0102】

前記実施例１では内部誘起電圧Ｅｆと出力電圧指令値Ｖａｃ^*を同時に求めていたのに対して、本実施例３では、図８の回路のように、前回制御周期で求めた内部誘起電圧前回値Ｅｆ（Ｚ^-1）と電圧降下Ｖｚの差分より、ｔａｎ^-1算出部３４にて下記（７）式のように位相差δを求め、回転行列演算部３５にて下記（８）式のように電圧振幅指令値｜Ｖａｃ｜^*を位相差δで回転座標変換することで、出力電圧指令値Ｖａｃ^*を求める。

【0103】

【数7】

【0104】

【数8】

【0105】

内部誘起電圧Ｅｆは、出力電圧指令値Ｖａｃ^*と電圧降下Ｖｚより、下記（９）式のようになる。

【0106】

【数9】

【0107】

上記（９）式は加算器３６で演算される。

【0108】

本実施例３では、内部誘起電圧前回値Ｅｆ（Ｚ^-1）を基準に動作点を決定するため、内部誘起電圧Ｅｆにｑ軸成分が出てくる場合があるが、内部誘起電圧Ｅｆをｄ軸上に配置するため、ｑ軸成分は０と近似する。また、次回制御周期の演算のためにＥｆ＿ｄをバッファ３１に保存する。尚、バッファ３１の初期値は電圧振幅指令値｜Ｖａｃ｜^*とする。

【0109】

以上のように実施例３によれば、前回制御周期のＥｆ（Ｚ^-1）を利用して出力電圧指令値Ｖａｃ^*を演算することで、電圧振幅を一定に保ちつつ、仮想同期インピーダンスＺｓによる電圧降下Ｖｚを模擬し、同期化力を再現できる。前回制御周期のＥｆ（Ｚ^-1）を使用するため、実施例１、２と比較して応答は遅い。また、内部誘起電圧Ｅｆは近似値となる。
（実施例４）
実施例４における、出力電流検出値Ｉａｃ、出力電圧指令値Ｖａｃ^*、内部誘起電圧Ｅｆ、出力電圧位相δ、電圧振幅指令値｜Ｖａｃ｜^*、電圧降下Ｖｚ＿ｄ，Ｖｚ＿ｑの、ｄ軸、ｑ軸上の関係は図９に示すとおりであり、内部誘起電圧Ｅｆを基準位相（ｄ軸上）としている。尚、出力電圧指令値Ｖａｃ^*の演算時は図９（ａ）のベクトルとなり、Ｅｆの演算時は図９（ｂ）のベクトルとなる。

【0110】

実施例４における仮想同期インピーダンス補償ブロック１１は、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓと、設定した電圧振幅指令値｜Ｖａｃ｜^*から、位相差δを算出し、設定した電圧振幅指令値｜Ｖａｃ｜^*を前記位相差δで回転座標変換することによって出力電圧指令値Ｖａｃ^*を算出し、該算出した出力電圧指令値Ｖａｃ^*と、出力電流検出値Ｉａｃと、前記仮想同期インピーダンスＺｓから内部誘起電圧Ｅｆを算出するものであり、図１０のように構成されている。

【0111】

図１０において図８と同一部分は同一符号をもって示している。図１０において４１は、電圧振幅指令値｜Ｖａｃ｜^*とＶｚ算出部２０で算出されたＶｚ＿ｄの偏差をとる減算器である。

【0112】

４２は、設定した０とＶｚ算出部２０で算出されたＶｚ＿ｑの偏差をとる減算器である。

【0113】

４３は、減算器４１の偏差出力（｜Ｖａｃ｜^*－Ｖｚ＿ｄ）と減算器４２の偏差出力（－Ｖｚ＿ｑ）に基いて下記（１０）式を演算して位相差δを求めるｔａｎ^-1算出部である。

【0114】

【数10】

【0115】

４４は、電圧振幅指令値｜Ｖａｃ｜^*を、ｔａｎ^-1算出部４３で求められた位相差δによって回転座標変換して、下記（８）式に沿って出力電圧指令値Ｖａｃ＿ｄ^*、Ｖａｃ＿ｑ^*を演算する回転行列演算部である。

【0116】

【数8】

【0117】

４５は、回転行列演算部４４で演算された出力電圧指令値Ｖａｃ＿ｄ^*と、Ｖｚ算出部２０で算出されたＶｚ＿ｄを加算して内部誘起電圧Ｅｆ＿ｄを算出する加算器である。尚、内部誘起電圧Ｅｆ＿ｑは０と近似する。

【0118】

前記実施例３では位相差δ演算のために、内部誘起電圧Ｅｆ前回値を使用していたのに対して、本実施例４では電圧振幅指令値｜Ｖａｃ｜^*を使用することで簡略化した。

【0119】

すなわち、減算器４１，４２およびｔａｎ^-1算出部４３によって下記（１０）式を演算して位相差δを演算している。

【0120】

【数10】

【0121】

出力電圧指令値Ｖａｃ＿ｄ^*，Ｖａｃ＿ｑ^*は、実施例３と同様に回転行列演算部４４にて（８）式を演算することで求められる。

【0122】

内部誘起電圧Ｅｆ＿ｄは、実施例３と同様に加算器４５にて（９）式を演算することで求められる。

【0123】

位相差δは、実施例３のように内部誘起電圧Ｅｆからの電圧降下によって決定した場合と比較して誤差が生じるが、電圧振幅を一定に保ちつつ、同期化力を再現できる。

【0124】

本実施例４は、実施例３と比較して内部誘起電圧Ｅｆのバッファ（３１）を不要とすることができ、構成を簡略化できる。

【0125】

尚、模擬する同期発電機の仮想同期インピーダンスは、電力変換器内のパラメータであるため、同期機の物理的な制限に囚われず自由に設定することができる。仮想同期インピーダンスが小さいほど、前記位相差δの誤差は小さくなると考えられるため、仮想同期インピーダンスを位相差δの誤差が問題にならない程度に小さい値に設定する場合は、本実施例４の方式を適用できる。
（実施例５）
図１１の上段に、例えば蓄電池等の直流電源の直流電力を交流電力に変換する電力変換器の出力が、ＬＣフィルタおよび連系用のトランス（Ｔｒ）を介して電力系統と連系されるＰＣＳの構成を示し、図１１の下段に仮想同期インピーダンスモデルの構成を示す。

【0126】

図１１のように、電力変換器の出力が、ＬＣフィルタおよび連系用のトランスＴｒを介して電力系統と連系される場合、トランスＴｒによる電圧降下Ｖｔｒによって系統電圧（電力系統との連系点電圧）Ｖｓｙｓは減少する。

【0127】

系統電圧振幅｜Ｖｓｙｓ｜を電圧振幅指令値｜Ｖ｜^*に一致させたい場合、電圧降下量に応じて系統電圧振幅｜Ｖｓｙｓ｜を電圧振幅指令値｜Ｖ｜^*に一致させる制御が必要であり、負荷変動時にも高速に応答できる制御系が望ましい。

【0128】

そこで本実施例５では、蓄電池等の直流電源をＤＣ／ＡＣ変換装置（電力変換器ＩＮＶ）とＬＣフィルタとトランスを介して系統連系を行い、特に制御系に、同期発電機を模擬した角周波数ωｒを決定する仮想同期発電機モデルと、内部誘起電圧Ｅｆと同期発電機の仮想同期インピーダンス（Ｚｓ）による電圧降下（Ｖｚ）を模擬する仮想同期インピーダンス補償ブロックとを備えたＰＣＳ（電力変換装置）において、ＰＣＳの出力電圧を指令値に制御する電圧制御によって制御されるときに、仮想同期インピーダンス補償ブロックにて、仮想同期インピーダンスとトランスにより発生する電圧降下量に応じて、電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆの動作点を数学的に求めることによって、仮想同期インピーダンスによる同期化力を再現しつつ、連系用のトランスによる電圧降下を補償し、負荷変動時にも高速に応答できるように構成した。

【0129】

図１２は、本実施例５における電力変換装置の制御システムの全体構成を示しており、図２と同一部分は同一符号をもって示している。図１２において、１は例えば蓄電池を有した直流電源であり、２は直流電源１の直流電力を交流電力に変換する電力変換器（ＩＮＶ）である。

【0130】

【0131】

【0132】

１１は、電力変換器２の出力電流を変流器１２で検出した検出電流を、後述する座標変換部５２によりｄ、ｑ軸に変換した出力電流検出値Ｉａｃと、設定した電圧振幅指令値｜Ｖ｜^*を入力とし、電力変換器２の出力電流で生じる仮想同期インピーダンスＺｓによる電圧降下Ｖｚを模擬し、その模擬した電圧降下Ｖｚに応じて、出力電圧指令値Ｖａｃ^*と仮想同期発電機の内部誘起電圧Ｅｆを算出する仮想同期インピーダンス補償（Ｚｓ補償）ブロックである。

【0133】

【0134】

１４は、ＰＣＳの出力電圧（電力変換器２の出力電圧）を計器用変圧器１５により検出した検出電圧を、後述する座標変換部５３によりｄ、ｑ軸に変換した出力電圧検出値Ｖａｃが、仮想同期インピーダンス補償ブロック１１で算出された出力電圧指令値Ｖａｃ^*と一致するように制御するための指令信号を生成するＰＣＳ出力電圧制御部（ＡＶＲ）であり、その指令信号は後述する座標変換部５４により３相のｕ，ｖ，ｗに変換され、３相の出力電圧制御指令Ｖｃｍｄが出力される。

【0135】

【0136】

５１は、仮想同期発電機モデル１３から出力される角周波数ωｒを積分して内部位相θｒを出力する積分器である。

【0137】

前記座標変換部５２，５３，５４は、積分器５１から出力される内部位相θｒで各々回転座標変換を行う。

【0138】

実施例５における仮想インピーダンスモデルは図１１のとおりである。実施例５における、出力電流検出値Ｉａｃ、出力電圧指令値Ｖａｃ^*、内部誘起電圧Ｅｆ、出力電圧位相δ、電圧振幅指令値｜Ｖ｜^*、仮想同期インピーダンスでの電圧降下Ｖｚ＿ｄ，Ｖｚ＿ｑ、系統電圧（連系点電圧）Ｖｓｙｓ、連系用のトランスによる電圧降下Ｖｔｒ＿ｄ，Ｖｔｒ＿ｑの、ｄ軸、ｑ軸上の関係は図１３に示すとおりであり、内部誘起電圧Ｅｆを基準位相（ｄ軸上）としている。

【0139】

実施例５における仮想同期インピーダンス補償ブロック１１は、図１４のように構成されている。

【0140】

図１４において、６１は、前記出力電流検出値Ｉａｃをｄ軸、ｑ軸に変換したｄ軸電流検出値Ｉａｃ＿ｄ、ｑ軸電流検出値Ｉａｃ＿ｑに基いて、下記（１）式を演算して仮想同期インピーダンスＺｓによる電圧降下Ｖｚ＿ｄ、Ｖｚ＿ｑを算出するＶｚ算出部である。

【0141】

【数1】

【0142】

（ただし、ｒはＺｓの抵抗成分、ｘはＺｓのリアクタンス成分）
６２は、ｄ軸電流検出値Ｉａｃ＿ｄ、ｑ軸電流検出値Ｉａｃ＿ｑに基いて、下記（１１）式を演算して連系用のトランス４のインピーダンスＺｔｒによる電圧降下Ｖｔｒ＿ｄ、Ｖｔｒ＿ｑを算出するＶｔｒ算出部である。

【0143】

【数11】

【0144】

（ただし、ＲｔｒはＺｔｒの抵抗成分、ＸｔｒはＺｔｒのリアクタンス成分）
６３は、Ｖｚ算出部６１で算出された電圧降下Ｖｚ＿ｄから、Ｖｔｒ算出部６２で算出された電圧降下Ｖｔｒ＿ｄを減算する減算器（第１の減算器）である。

【0145】

６４は、Ｖｚ算出部６１で算出された電圧降下Ｖｚ＿ｑから、Ｖｔｒ算出部６２で算出された電圧降下Ｖｔｒ＿ｑを減算する減算器（第３の減算器）である。

【0146】

６５は、前記Ｖｚ算出部６１で算出されたＶｚ＿ｑと、設定された電圧振幅指令値｜Ｖ｜^*に基いて、下記（１２）式を演算して出力電圧位相δを求めるｓｉｎ^-1算出部である。

【0147】

【数12】

【0148】

６６は、前記出力電圧位相δのｃｏｓ成分であるｃｏｓδを算出するｃｏｓ算出部である。

【0149】

６７は、ｃｏｓ算出部６６の出力と電圧振幅指令値｜Ｖ｜^*を乗算する乗算器である。

【0150】

６８は、Ｖｚ算出部６１で算出されたＶｚ＿ｄと乗算器６７の出力とを加算して、系統電圧（電力系統の連系点電圧）Ｖｓｙｓの振幅が｜Ｖ｜^*であり、且つ内部誘起電圧Ｅｆがｄ軸に存在しトランス４による電圧降下Ｖｔｒを打ち消すように補償する動作点の内部誘起電圧Ｅｆ＿ｄを出力する加算器である。

【0151】

６９は、加算器６８から出力される内部誘起電圧Ｅｆ＿ｄから、減算器６３の偏差出力を減算して、系統電圧（電力系統の連系点電圧）Ｖｓｙｓの振幅が｜Ｖ｜^*であり、且つ内部誘起電圧Ｅｆがｄ軸に存在しトランス４による電圧降下Ｖｔｒを打ち消すように補償する動作点の出力電圧指令値Ｖａｃ＿ｄ^*を出力する減算器（第２の減算器）である。

【0152】

７０は、減算器６４の偏差出力の極性を反転させる極性反転器であり、その出力は、出力電圧指令値Ｖａｃ＿ｑ^*として出力される。尚、内部誘起電圧Ｅｆ＿ｑは０である。

【0153】

尚、図１３のベクトル「Ｖｚ－Ｖｔｒ」は図１４の減算器６３（第１の減算器）の減算動作を表し、図１３のベクトルＥｆ，Ｖｚ－Ｖｔｒ，Ｖａｃ^*は図１４の減算器６９（第２の減算器）の減算動作を表している。

【0154】

上記のように構成された装置において、ＰＣＳ出力電圧制御部１４は、出力電圧Ｖａｃ（ＬＣフィルタ後の端子電圧を検出した電圧Ｖａｃ）が、内部誘起電圧Ｅｆから出力電流Ｉａｃが流れることによって生じる仮想同期インピーダンスＺｓによる電圧降下Ｖｚを減算した値に、連系用のトランス４に生じる電圧降下を加算した出力電圧指令値Ｖａｃ^*と一致するように電圧制御を行う。

【0155】

仮想同期インピーダンスＺｓ（ｒおよびｘ）と出力電流Ｉａｃより、電圧降下Ｖｚをｄ、ｑ座標上で表すと下記（１）式（Ｖｚ算出部６１で算出される式）のようになる。

【0156】

【数1】

【0157】

連系用のトランス４のインピーダンスＺｔｒ（ＲｔｒおよびＸｔｒ）と出力電流Ｉａｃより、推定される電圧降下Ｖｔｒをｄ、ｑ軸上で表すと下記（１１）式のようになる。

【0158】

【数11】

【0159】

電圧降下Ｖｚより、電力系統の連系点電圧Ｖｓｙｓの振幅が｜Ｖ｜^*であり且つ内部誘起電圧Ｅｆがｄ軸上に位置する動作点は一意に求めることができ、下記（１２）～（１４）式のようになる。

【0160】

【数12】

【0161】

【数13】

【0162】

【数14】

【0163】

上記（１２）式は図１４のｓｉｎ^-1算出部６５により求められ、上記（１３）式は乗算器６７および加算器６８により求められる。また（１４）式は図１３のベクトル図に示されるＥｆ，Ｖｚ＿ｄ，Ｖｓｙｓの関係から明らかである。

【0164】

算出した系統電圧Ｖｓｙｓに連系用のトランス４の電圧降下Ｖｔｒを下記（１５）式のように加算し、出力電圧指令値Ｖａｃ^*とする。

【0165】

【数15】

【0166】

加算したトランス４の電圧降下Ｖｔｒは、実際に発生する電圧降下と打ち消し合うことで（１４）式で算出した系統電圧Ｖｓｙｓを連系用のトランス４の上位に再現する。

【0167】

以上のように本実施例５によれば、負荷電流に応じて、系統電圧Ｖｓｙｓの振幅が電圧振幅指令値｜Ｖ｜^*であり、且つ内部誘起電圧Ｅｆがｄ軸上に位置する、連系用のトランスによる電圧降下を打ち消す動作点の出力電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆを逐次演算することで、負荷変動時でも系統電圧振幅を一定に保ちつつ、仮想同期インピーダンスによる電圧降下を模擬し、同期化力を再現できる。
（実施例６）
実施例６における仮想インピーダンスモデルは図１５に示すとおりである。実施例６における、出力電流検出値Ｉａｃ、出力電圧指令値Ｖａｃ^*、内部誘起電圧Ｅｆ、出力電圧位相δ、電圧振幅指令値｜Ｖ｜^*、仮想同期インピーダンスＺｓでの電圧降下Ｖｚ＿ｄ，Ｖｚ＿ｑ、系統電圧（連系点電圧）Ｖｓｙｓ、連系用のトランス４による電圧降下Ｖｔｒ＿ｄ，Ｖｔｒ＿ｑの、ｄ軸、ｑ軸上の関係は図１６に示すとおりであり、内部誘起電圧Ｅｆを基準位相（ｄ軸上）としている。

【0168】

前記実施例５では連系用のトランス４による電圧降下を全て補償していたのに対して、本実施例６は、系統電圧（Ｖｓｙｓ）振幅の電圧振幅指令値｜Ｖ｜^*からの降下分のみを補償する方式である。系統（Ｖｓｙｓ側）から見たときに、実施例５では図１１のように内部誘起電圧Ｅｆと位相同期インピーダンスＺｓのみが存在するように見える（トランス４による電圧降下分は打ち消されるため）のに対し、実施例６では図１５のように連系用のトランス４のインピーダンスも見える点が異なる。

【0169】

実施例６における仮想同期インピーダンス補償ブロック１１は、図１７のように構成されている。図１７において、図１４と同一部分は同一符号をもって示している。

【0170】

８１は、Ｖｚ算出部６１で算出された電圧降下Ｖｚ＿ｄと、Ｖｔｒ算出部６２で算出された電圧降下Ｖｔｒ＿ｄを加算する加算器（第１の加算器）である。

【0171】

８２は、Ｖｚ算出部６１で算出された電圧降下Ｖｚ＿ｑと、Ｖｔｒ算出部６２で算出された電圧降下Ｖｔｒ＿ｑを加算する加算器（第２の加算器）である。

【0172】

８３は、加算器８２の出力と、設定された電圧振幅指令値｜Ｖ｜^*に基いて、下記（１６）式を演算して出力電圧位相δを求めるｓｉｎ^-1算出部である。

【0173】

【数16】

【0174】

８４は、前記出力電圧位相δのｃｏｓ成分であるｃｏｓδを算出するｃｏｓ算出部である。

【0175】

８５は、ｃｏｓ算出部８４の出力と電圧振幅指令値｜Ｖ｜^*を乗算する乗算器である。

【0176】

８６は、加算器８１の加算出力と乗算器８５の出力とを加算して、系統電圧（電力系統の連系点電圧）Ｖｓｙｓの振幅が｜Ｖ｜^*であり、且つ内部誘起電圧Ｅｆがｄ軸に存在しトランス４による電圧降下Ｖｔｒのうち振幅の減少を補償する動作点の内部誘起電圧Ｅｆ＿ｄを出力する加算器（第３の加算器）である。

【0177】

８７は、加算器８６から出力される内部誘起電圧Ｅｆ＿ｄから、Ｖｚ算出部６１で算出されたＶｚ＿ｄを減算して、系統電圧（電力系統の連系点電圧）Ｖｓｙｓの振幅が｜Ｖ｜^*であり、且つ内部誘起電圧Ｅｆがｄ軸に存在しトランス４による電圧降下Ｖｔｒのうち振幅の減少を補償する動作点の出力電圧指令値Ｖａｃ＿ｄ^*を出力する減算器である。

【0178】

８８は、Ｖｚ算出部６１から出力されるＶｚ＿ｑの極性を反転させる極性反転器であり、その出力は、出力電圧指令値Ｖａｃ＿ｑ^*として出力される。尚、内部誘起電圧Ｅｆ＿ｑは０である。

【0179】

上記のように構成された装置において、仮想同期インピーダンスによる電圧降下Ｖｚは実施例５と同様に（１）式から求め、連系用のトランス４による電圧降下Ｖｔｒは実施例５と同様に（１１）式から求める。

【0180】

【数1】

【0181】

【数11】

【0182】

前記電圧降下Ｖｚ，Ｖｔｒより、系統電圧（Ｖｓｙｓ）振幅が｜Ｖ｜^*であり、且つ内部誘起電圧Ｅｆがｄ軸上に位置する動作点は一意に求めることができ、下記（１６）～（１９）式のようになる。

【0183】

【数16】

【0184】

【数17】

【0185】

【数18】

【0186】

【数19】

【0187】

上記（１６）式は図１７のｓｉｎ^-1算出部８３により求められ、（１７）式は図１７の加算器８６により求められる。（１８）式は図１６のベクトルＶｓｙｓ、Ｅｆ、Ｖｚ、Ｖｔｒの関係から明らかであり、（１９）式は図１６のベクトルＥｆ、Ｖｚ、Ｖａｃ^*の関係から明らかである。

【0188】

以上のように本実施例６によれば、負荷電流に応じて、系統電圧Ｖｓｙｓの振幅が電圧振幅指令値｜Ｖ｜^*であり、且つ内部誘起電圧Ｅｆがｄ軸上に位置する、連系用のトランスによる電圧降下のうち振幅の減少を補償する動作点の出力電圧指令値Ｖａｃ^*と内部誘起電圧Ｅｆを逐次演算することで、負荷変動時でも系統電圧振幅を一定に保ちつつ、仮想同期インピーダンスによる電圧降下を模擬し、同期化力を再現できる。

【図1】