IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社ジャパンディスプレイの特許一覧

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-15
(45)【発行日】2023-12-25
(54)【発明の名称】表示装置及び液晶表示装置
(51)【国際特許分類】
   G02F 1/1368 20060101AFI20231218BHJP
   G02F 1/1343 20060101ALI20231218BHJP
   G02F 1/1339 20060101ALI20231218BHJP
   G09F 9/30 20060101ALI20231218BHJP
   H10K 50/10 20230101ALI20231218BHJP
   H05B 33/06 20060101ALI20231218BHJP
【FI】
G02F1/1368
G02F1/1343
G02F1/1339 500
G09F9/30 365
G09F9/30 338
G09F9/30 349A
G09F9/30 349Z
H05B33/14 A
H05B33/06
【請求項の数】 12
(21)【出願番号】P 2020031465
(22)【出願日】2020-02-27
(65)【公開番号】P2021135387
(43)【公開日】2021-09-13
【審査請求日】2023-01-05
(73)【特許権者】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110000350
【氏名又は名称】ポレール弁理士法人
(72)【発明者】
【氏名】木村 史哉
(72)【発明者】
【氏名】鈴村 功
【審査官】磯崎 忠昭
(56)【参考文献】
【文献】特開2010-145457(JP,A)
【文献】特開2015-163946(JP,A)
【文献】特開2019-035884(JP,A)
【文献】中国実用新案第205750219(CN,U)
(58)【調査した分野】(Int.Cl.,DB名)
G02F 1/1368
G02F 1/1343
G02F 1/1339
G09F 9/30
H10K 59/10
H10K 50/10
H05B 33/06
(57)【特許請求の範囲】
【請求項1】
基板の上にTFT(薄膜トランジスタ)が形成され、前記TFTを覆って有機パッシベーション膜が形成され、前記有機パッシベーション膜の上に第1画素電極、第1コモン電極、第2画素電極、第2コモン電極が形成された表示装置であって、
前記第1画素電極の一部、前記第1コモン電極の一部、前記第2画素電極の一部、および前記第2コモン電極の一部は、互いに離隔し、かつ平面視でこの順に積層し、
前記第1画素電極は前記有機パッシベーション膜に形成されたスルーホールを介して前記TFTと接続し、
前記スルーホールは充填材によって充填され、前記第2画素電極の端部は、前記充填材の上側に存在していることを特徴とする表示装置。
【請求項2】
前記第1画素電極と前記第1コモン電極の間に第1絶縁膜が配置して第1容量を形成し、前記第1コモン電極と前記第2画素電極との間には第2絶縁膜が配置して第2容量を形成し、前記第2画素電極と前記第2コモン電極の間に第3絶縁膜が配置して第3容量を形成し、
前記第1容量、前記第2容量、前記第3容量は並列に接続されていることを特徴とする請求項1に記載の表示装置。
【請求項3】
前記充填材の上面は、前記有機パッシベーション膜の上面よりも前記基板側に位置していることを特徴とする請求項1に記載の表示装置。
【請求項4】
前記スルーホールのテーパ角は70度以上90度以下であることを特徴とする請求項1に記載の表示装置。
【請求項5】
前記スルーホールのテーパ角は80度以上90度以下であることを特徴とする請求項1に記載の表示装置。
【請求項6】
前記第1画素電極、前記第1コモン電極、前記第2画素電極、前記第2コモン電極はITOによって形成されていることを特徴とする請求項1に記載の表示装置。
【請求項7】
前記第1コモン電極は、ITO膜と金属膜の積層構造であることを特徴とする請求項6に記載の表示装置。
【請求項8】
第1基板の上にTFT(薄膜トランジスタ)が形成され、前記TFTを覆って有機パッシベーション膜が形成され、前記有機パッシベーション膜の上に第1画素電極、第1コモン電極、第2画素電極、第2コモン電極が形成され、前記第1基板と対向して第2基板が配置し、前記第1基板と前記第2基板の間に液晶が挟持された液晶表示装置であって、
前記第1画素電極の一部、前記第1コモン電極の一部、前記第2画素電極の一部、および前記第2コモン電極の一部は、互いに離隔し、かつ平面視でこの順に積層し、
前記第1画素電極は前記有機パッシベーション膜に形成されたスルーホールを介して前記TFTと接続し、
前記スルーホールは充填材によって充填され、前記第2の画素電極の端部は、前記充填材の上側に存在していることを特徴とする液晶表示装置。
【請求項9】
前記液晶は、前記第2画素電極と前記第2コモン電極との間の電界によって駆動されることを特徴とする請求項8に記載の液晶表示装置。
【請求項10】
前記有機パッシベーション膜と前記第1基板との間にはカラーフィルタが存在し、
前記スルーホールは、前記カラーフィルタを貫通していることを特徴とする請求項8に記載の液晶表示装置。
【請求項11】
第1方向に隣り合う前記スルーホールの間に、前記第1基板と前記第2基板の間隔を維持する柱状スペーサが形成され、
前記柱状スペーサの前記第1方向の中心と前記隣り合う前記スルーホールの中間とは一致することを特徴とする請求項8に記載の液晶表示装置。
【請求項12】
第1方向に隣り合う前記スルーホールの間に、前記第1基板と前記第2基板の間隔を維持する柱状スペーサが形成され、
前記柱状スペーサの一部は前記充填材の上に存在していることを特徴とする請求項8に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、VR(Virtual Reality)デバイス等に使用可能な、液晶表示装置等の超高精細表示装置に関する。
【背景技術】
【0002】
VR(Virtual Reality)デバイス等に使用される液晶表示装置は、1300ppi以上の高精細画面が必要とされる。つまり、赤(R)、緑(G)、青(B)の画素セットのピッチは、19μm以下になる。これは、R、G、Bの画素間の横方向の幅は6.3μm程度になることになり、各画素の面積は非常に小さくなる。
【0003】
一方、映像信号線等と、画素電極との容量カップリングを小さくするために、スイッチングTFT(Thin Film Transistor)と画素電極との間に厚い有機パッシベーション膜が形成される。TFTと画素との接続のために、有機パッシベーション膜にスルーホールが形成される。画素ピッチが小さくなっても、スルーホールの大きさはそれに比例して小さくすることはできないので、画素内におけるスルーホールの相対的な面積の割合が大きくなる。
【0004】
液晶表示装置では、バックライトを用いた透過型と、外光反射を利用した反射型とが存在する。また、画素を2つに分けて、1画素内に透過型と反射型を形成した、いわゆる半透過型液晶表示装置が存在する。特許文献1には、このような半透過型液晶表示装置において、反射領域の面積を稼ぐために、有機パッシベーション膜のスルーホール領域を反射型表示領域として使用する構成が記載されている。
【先行技術文献】
【特許文献】
【0005】
【文献】特開2006-98756号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
画素ピッチが小さくなると、画素の透過率、すなわち、画像形成に寄与する領域が急激に小さくなると同時に、画素容量を確保することが困難になる。また、画素に占めるスルーホールの面積が相対的に大きくなることを抑制するには、スルーホールのテーパを急峻にする必要がある。
【0007】
そうすると、テーパが急峻で、かつ、深いスルーホールを介して画素電極とTFTの接続を取る必要がある。このようなスルーホール内における画素電極のパターニングは困難である。また、画素ピッチが小さいと、電極間の間隔も小さくなるため、隣どうしの画素電極がつながってしまう危険が生ずる。
【0008】
本発明の課題は、画素の透過率を確保し、画素容量を確保し、かつ、隣どうしの画素電極間のショート等のパターニング不良を防止した高精細表示装置を実現することである。なお、このような課題は、液晶表示装置に限らず、有機EL表示装置等の他の表示装置についても同様である。
【課題を解決するための手段】
【0009】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
【0010】
(1)基板の上にTFT(薄膜トランジスタ)が形成され、前記TFTを覆って有機パッシベーション膜が形成され、前記有機パッシベーション膜の上に第1画素電極、第1コモン電極、第2画素電極、第2コモン電極が形成された表示装置であって、前記第1画素電極は前記有機パッシベーション膜に形成されたスルーホールを介して前記TFTと接続し、前記スルーホールは充填材によって充填され、前記第2画素電極の端部は、前記充填材の上側に存在していることを特徴とする表示装置。
【0011】
(2)前記第1画素電極と前記第1コモン電極の間に第1絶縁膜が配置して第1容量を形成し、前記第1コモン電極と前記第2画素電極との間には第2絶縁膜が配置して第2容量を形成し、前記第2画素電極と前記第2コモン電極の間に第3絶縁膜が配置して第3容量を形成し、前記第1容量、前記第2容量、前記第3容量は並列に接続されていることを特徴とする(1)に記載の表示装置。
【0012】
(3)前記充填材の上面は、前記有機パッシベーション膜の上面よりも前記基板側に位置していることを特徴とする(1)に記載の表示装置。
【図面の簡単な説明】
【0013】
図1】液晶表示装置の平面図である。
図2】液晶表示装置の画素の等価回路である。
図3】実施例1の画素区画を示す平面図である。
図4】実施例1の画素電極とスルーホールの配置を示す平面図である。
図5】比較例による画素の断面図である。
図6図5の構成を実現するプロセスチャートである。
図7】第1スルーホールのフォトマスクパターンである。
図8】第1画素電極のフォトマスクパターンである。
図9】第1コモン電極のフォトマスクパターンである。
図10】第2スルーホールのフォトマスクパターンである。
図11】第2画素電極のフォトマスクパターンである。
図12】第2コモン電極のフォトマスクパターンである。
図13図5による画素構成の課題を示す詳細断面図である。
図14】実施例1の構成を示す断面図である。
図15図14の構成を実現するプロセスチャートである。
図16】充填材の材料を塗布した状態の断面図である。
図17】第1スルーホール内に充填材を形成した状態の断面図である。
図18】第1スルーホールの外における充填材の残渣を示す断面図である。
図19】第1スルーホールの外における充填材の残渣を除去している状態を示す断面図である。
図20図19のレジストのためのフォトマスクパターンである。
図21】ハーフ露光用フォトマスクを使用して露光している状態を示す断面図である。
図22】実施例1の他の形態を示す断面図である。
図23】実施例1の他の形態を示す詳細断面図である。
図24】実施例2において、柱状スペーサを配置した状態を示す断面図である。
図25】柱状スペーサを配置した状態を示す平面図である。
図26】柱状スペーサがずれて形成された場合の平面図である。
図27】柱状スペーサがずれて形成された場合の問題点を示す断面図である。
図28】柱状スペーサの倒れ込みを防止する、柱状スペーサとスルーホールの平面図である。
図29】柱状スペーサの倒れ込みを防止する、他の構成における柱状スペーサとスルーホールの平面図である。
図30】第1スルーホール内に充填材を形成した場合において、柱状スペーサとの関係を示す断面図である。
図31】第1スルーホール内に充填材を形成した場合において、柱状スペーサに対する効果を示す断面図である。
【発明を実施するための形態】
【0014】
以下に実施例を用いて本発明の内容を詳細に説明する。以下の実施例は、液晶表示装置を例にとって説明するが、本発明は、液晶表示装置に限らず、有機EL表示装置等の他の表示装置にも適用することが出来る。
【実施例1】
【0015】
図1は、本発明が適用される液晶表示装置の例である。図1は、VR(Virtual Reality)デバイス等に使用される超高精細の液晶表示装置の平面図である。図1において、表示領域10には、走査線11が横方向(x方向)に延在して縦方向(y方向)に配列し、映像信号線12が縦方向に延在して横方向に配列している。走査線11と映像信号線12で囲まれた領域に画素が形成されている。各画素において、x方向の大きさx1は6.3μm、y方向の大きさy1は8.4μmである。これは、例えば、1300ppiに相当する。
【0016】
図1において、表示領域10に対してy方向上側とy方向下側に端子領域20が形成されている。図1の液晶表示装置は非常にピッチが細かく、したがって、配線の数が多いので、端子領域20を表示領域10に対して上下両側に形成している。端子領域20にはドライバIC32が搭載され、液晶表示装置に電源や信号を供給するための、フレキシブル配線基板40が接続している。
【0017】
図1の表示領域10において、表示領域10はy方向上側とy方向下側に分かれ、各表示領域10の左右に走査線駆動回路30が形成されている。したがって、走査線駆動回路30は、表示領域10の左右に合計4個形成されている。走査線駆動回路30はポリシリコンTFTで形成されている。
【0018】
図2は、各画素の等価回路である。図2において、TFTのソース電極から映像信号が画素電極に印加され、液晶LCの透過率を制御する。Vcomはコモン電圧である。液晶LCを挟んで蓄積容量Csが形成されるが、画素の面積が小さくなると、十分な蓄積容量Csを確保することが難しくなる。実施例1では、後で説明するように、画素電極とコモン電極を2重に形成することによって蓄積容量Csを確保している。
【0019】
図3は、各画素と走査線11及び映像信号線12の関係を示す平面図である。図3において、走査線11の幅w11は2μmであり、映像信号線12の幅w12は2μmである。x方向の画素の長さx1は6.3μm、y方向の画素の長さy1は8.4μmである。したがって、画像形成に利用できる透過領域は極めて限られた面積になる。
【0020】
図4は、画素電極122,127及びスルーホール121,126を示す平面図である。本実施例では、蓄積容量を確保するために、画素電極とコモン電極を2重にオーバーラップさせている。つまり、第1画素電極、第2画素電極、第1コモン電極、第2コモン電極が絶縁膜を介して積層している。4個の電極を重ねて平面図にするとわかりにくくなるので、図4は画素電極122,127のみ記載している。
【0021】
図4において、カラーフィルタ及び有機パッシベーション膜に形成された第1スルーホール121が走査線11を中心として上側(図4中のY方向上側)の画素と下側(図4中のY方向下側)の画素にまたがって形成されている。ただし、第1スルーホール121は、上側または下側の一方の画素のみに使用されるものである。第1画素電極122がスルーホール121の大部分を覆うように形成されている。第1画素電極122がTFTのソース電極と直接接続している。図4における走査線11は、走査線11の中心線、映像信号線12は映像信号線12の中心線のみを記載している。
【0022】
第1容量絶縁膜、第1コモン電極、第2容量絶縁膜を介して第2画素電極127が2個の第1スルーホール121の端部に重畳するように形成されている。第2画素電極127は、第1容量絶縁膜及び第2容量絶縁膜に形成された第2スルーホール126を介して第1画素電極122と接続している。第2画素電極127と第2コモン電極との間で液晶層を通過する電気力線を発生させ、液晶分子を回転させて、画素毎に、液晶の透過率を制御する。
【0023】
図5は、図1で説明したような、小さな画素を、本実施例を使用せずに構成しようとした場合の比較例を示す断面図である。図6乃至図12は、図5の構成を実現するためのプロセス及び使用するマスクの例である。しかしながら、図5の構成は、図13で示すような、製造上の課題を有している。本実施例の構成は、図14以後で説明するが、その前提として、比較例の製造プロセス及び問題点を、図5乃至図13を用いて説明する。
【0024】
図5において、左側は、ポリシリコンTFTが形成された走査線駆動回路30の一部を示す断面図であり、右側が図4のA-A断面に相当する表示領域10の断面図である。表示領域10では、酸化物半導体TFTが形成されている。酸化物半導体TFTは、リーク電流がポリシリコンTFTに比べて小さいので、スイッチングTFTとして好適である。ポリシリコンTFTのプロセス温度は酸化物半導体TFTのプロセス温度よりも高いので、ポリシリコンTFTが先に形成される。
【0025】
図5において、ガラスあるいはポリイミド等の樹脂で形成されたTFT基板100の上に下地膜101が形成されている。下地膜101は、通常は酸化シリコン(以後SiOともいう)膜及び窒化シリコン(以後SiNともいう)膜の積層膜で形成される。下地膜101は、ガラス基板あるいは樹脂基板からの不純物が半導体膜102、107を汚染することを防止するために形成される。
【0026】
下地膜101の上にポリシリコンTFTのためのポリシリコン膜102が形成される。ポリシリコン膜102はa-Si膜をエキシマレーザでポリシリコンに変換した、いわゆる低温ポリシリコンで形成されている。ポリシリコン膜102を覆って第1ゲート絶縁膜103が例えばSiN膜で形成される。SiN膜103の上に第1ゲート電極104が金属または合金で形成される。
【0027】
ポリシリコンTFT用の第1ゲート電極104が形成された同じ層に、酸化物半導体TFTのための遮光膜105が第1ゲート電極104と同じ材料で形成される。また、同じ層の、後で形成される第1スルーホール121に対応する部分に、走査線11が配置している。走査線11と遮光膜105は一体で形成される場合もある。なお、遮光膜105は、酸化物半導体TFTのためのゲート電極として作用させる場合、あるいは、酸化物半導体TFTのためのシールド電極として作用させる場合がある。配線110は、このための配線である。
【0028】
第1ゲート電極104及び遮光膜105を覆って第1層間絶縁膜106がSiO膜等で形成される。第1層間絶縁膜106が2層で形成される場合は、下層がSiN膜、上層がSiO膜となる。第1層間絶縁膜106の上に酸化物半導体TFTのための酸化物半導体膜107が形成される。酸化物半導体膜107を覆って第2ゲート絶縁膜108がSiO膜で形成される。第2ゲート絶縁膜108の上に第2ゲート電極109が形成される。第2ゲート電極109を覆って第2層間絶縁膜111がSiO膜で形成され、その上に第3層間絶縁膜112がSiN膜で形成される。第2層間絶縁膜111の厚さは、例えば100nm、第3層間絶縁膜112の厚さは、例えば200nmである。
【0029】
第3層間絶縁膜112を覆って第1無機パッシベーション膜117がSiO膜によって300nmの厚さに、その上に、第2無機パッシベーション膜118がSiN膜によって100nmの厚さに形成される。このように、酸化物半導体膜107を覆って4層の無機絶縁膜で保護するのは、後で形成される、カラーフィルタ119及び有機パッシベーション膜120からの不純物が酸化物半導体膜107を汚染することを防止するためである。
【0030】
図5において、走査線駆動回路30におけるポリシリコンTFTのドレイン領域に第1ドレイン電極113が、ソース領域に第1ソース電極114がスルーホールを介して接続している。表示領域10における酸化物半導体TFTのドレイン領域に第2ドレイン電極115が、ソース領域に第2ソース電極116が接続している。第2ドレイン電極115は映像信号線12と接続し、第2ソース電極116は第1スルーホール121において第1画素電極122と接続している。
【0031】
第2ドレイン電極115は、金属あるいは合金で形成されているが、第2ソース電極116はITO(Indiumu Tin Oxide)等の透明導電膜で形成されている。第2ソース電極116は、画素における透過領域を延在するので、画素の透過率を低下させないためである。なお、第2ソース電極116は、第2ドレイン電極115あるいは第1ドレイン電極113、第1ソース電極114等とは異なり、第1無機パッシベーション膜117の上を延在している。第1画素電極122との接続を容易にするためである。
【0032】
図5において、第2無機パッシベーション膜118の上にカラーフィルタ119が形成されている。通常の液晶表示装置では、カラーフィルタは対向基板200に形成されるが、本実施例における液晶表示装置は画素ピッチが小さいので、TFT基板板100と対向基板200の合わせずれによる誤差の影響を無くすためである。
【0033】
カラーフィルタ119の上に有機パッシベーション膜120が形成されている。カラーフィルタ119の厚さは1.5μm乃至2μm、有機パッシベーション膜120の厚さは2乃至3μmであるから、カラーフィルタ119と有機パッシベーション膜120を合わせると4μm程度の厚さになる。
【0034】
カラーフィルタ119、有機パッシベーション膜120、及び第2無機パッシベーション膜118に対して第1スルーホール121を形成する。上記の通り、カラーフィルタ119と有機パッシベーション膜120の厚さの合計が4μm程度になるため、第1スルーホール121の径を小さくするためには、第1スルーホール121の内壁のテーパ角θを90度近くにする必要がある。具体的には、θは70度乃至90度、より好ましくは80度乃至90度である。このように、急峻で深いスルーホール121内におけるパターニングは難しい。なお、このテーパ角θは、カラーフィルタ119の膜厚方向の中心部あるいは有機パッシベーション膜120の膜厚方向の中心部で測定する。
【0035】
図5では、蓄積容量を大きくするために、画素電極を122,127及びコモン電極を124、129のように2層形成して、重複させている。第1画素電極122、第2画素電極127、第2コモン電極129は透明導電膜であるITOによって形成されているが、第1コモン電極124は、遮光性能も持たせるために、ITO膜1241とMoW合金膜1242等の金属あるいは合金との積層膜で形成されている。各画素電極122、127とコモン電極124,129との間には、SiN膜等による容量絶縁膜123,125,126が形成されている。各ITOの厚さは例えば50nm、第1コモン電極124を構成する金属電極1242の厚さは、例えば50nm、各容量絶縁膜123,125,126の厚さは、例えば70nmである。金属電極1242は金属あるいは合金で形成されるが、以後金属電極と称する。
【0036】
図5において、有機パッシベーション膜120の上に第1画素電極122が形成され、これを覆って第1容量絶縁膜123が形成されている。第1画素電極122は第1スルーホール121内に延在して、TFTのソース電極116と接続する。第1容量絶縁膜123の上に第1コモン電極124が形成される。第1コモン電極124は、ITO膜1241とMoW膜1242の積層膜であり、遮光効果を兼ねている。第1コモン電極124は第1スルーホール121の大部分と、有機パッシベーション膜120の大きな領域を覆っている。第1コモン電極124の開口部に画素の透過領域が形成される。
【0037】
第1コモン電極124を覆って第2容量絶縁膜125が形成される。第2容量絶縁膜125の上に第2画素電極127が形成される。第2画素電極127は、第2容量絶縁膜125及び第1容量絶縁膜123に形成された第2スルーホール126を介して第1画素電極122と接続している。
【0038】
第2画素電極127を覆って第3容量絶縁膜128が形成されている。第3容量絶縁膜128の上に第2コモン電極129が形成されている。第2コモン電極129はスリット1291を有している。第2画素電極127に映像信号が印加されると、第2コモン電極129との間に液晶層300を通過する電気力線が発生し、液晶分子301を回転させて、画素における光の透過率を制御する。
【0039】
第2コモン電極129を覆って配向膜が形成されているが、図5では省略されている。液晶層300を挟んでガラスあるいはポリイミド等の樹脂で形成された対向基板200が配置している。対向基板200側にも配向膜が形成されているが、図5では省略されている。走査線駆動回路30側では、液晶層の代わりにシール材130が形成されている。シール材130によって、TFT基板100と対向基板200が接着している。
【0040】
図6は、図5のカラーフィルタ119形成以後の、TFT基板100におけるプロセスチャートであり、図7乃至図12は各フォトリソグラフィプロセスに対応するフォトマスクの形状を示す平面図である。図7乃至図12において、9個の画素についての、フォトマスクパターンが記載されている。図7乃至図12において、横方向に走査線11が延在し、縦方向に映像信号線12が延在している。走査線11と映像信号線12に囲まれた領域が画素である。図7乃至図12における寸法は、一例である。以後、図6のプロセスチャートと図7乃至図12を関連づけて説明する。 図6において、第2無機パッシベーション膜の上に、(1)カラーフィルタ119を形成し、その上に(2)有機パッシベーション膜120を形成する。カラーフィルタ119及び有機パッシベーション膜120は感光性樹脂を用いるので、フォトレジストを使用せずにパターニングすることが出来る。有機パッシベーション膜120には、例えばアクリル樹脂が使用される。次に、(3)第2無機パッシベーション膜118、カラーフィルタ119、有機パッシベーション膜120を貫通して第1スルーホール121を形成する。図7は第1スルーホール121のパターンである。第1スルーホール121は、上下に隣り合う画素にまたがって形成される。以下に示す寸法は、フォトマスクの寸法である。第1スルーホール121の寸法は、例えば、横x2が2μm、縦y2が3μmである。画素の縦方向のピッチは8.4μm、横方向のピッチは6.3μmであるから、第1スルーホール121の縦方向の間隔y3は5.4μm、横方向の間隔x3は4.3μmである。
【0041】
図6に戻り、(4)ITOによって第1画素電極122を形成する。第1画素電極122の厚さは50nmである。図8は第1画素電極122のフォトマスクパターンである。第1画素電極122は第1スルーホール121をほぼ覆うように形成され、また、第1スルーホール121のy方向上側の画素の広い面積を覆うように、矩形に形成される。第1画素電極122での横方向の寸法x4は4.3μm、横方向の間隔x5は2μmである。また、縦方向の寸法y4は6.4μmであり、縦方向の間隔y5は2μmである。
【0042】
図6に戻り、(5)第1容量絶縁膜123がSiNによって厚さ70nmで形成される。(6)第1容量絶縁膜123の上に第1コモン電極124が形成される。第1コモン電極124は、厚さ50nmのITO膜1241と厚さ50nmのMoW膜1242の積層膜である。つまり、第1コモン電極124は遮光膜となっている。そして、第1コモン電極124に形成されたホール部分が光を透過する領域である。
【0043】
図9は第1コモン電極124のフォトマスクパターンである。第1コモン電極124は、各画素共通に形成されるが、各画素毎にホールが形成されている。このホールにおいて画像を形成するための光が透過する。第1コモン電極124に形成されたホールの横方向の寸法x6は4.3μm、横方向の間隔x7は2μmである。また、ホールの縦方向の寸法y6は4.3μm、縦方向の間隔y7は4.1μmである。
【0044】
図6に戻り、(7)第1コモン電極124を覆って第2容量絶縁膜125がSiNによって厚さ50nmに形成される。その後、第1画素電極122と第2画素電極127を接続するために、(8)第1容量絶縁膜123及び第2容量絶縁膜125を貫通して第2スルーホール126が形成される。図10は、第2スルーホール126のフォトマスクパターンである。図10において、第2スルーホール126の横方向の寸法x8は1.5μm、横方向の間隔x9は4.8μmである。また、縦方向の寸法y8は1.5μm、縦方向の間隔y9は6.9μmである。
【0045】
図6に戻り、(9)第2容量絶縁膜125及び第2スルーホール126を覆って第2画素電極127をITOによって厚さ50nmに形成する。図11は、第2画素電極127のフォトマスクパターンである。第2画素電極127は、画素内に矩形状に形成される。第2画素電極127の横方向の寸法x10は4.3μm、横方向の間隔x11は2μmである。また、縦方向の寸法y10は6.4μm、縦方向の間隔y11は2μmである。
【0046】
図6に戻り、(10)第2画素電極127を覆って第3容量絶縁膜128をSiNによって厚さ70nmに形成する。その後(11)第2コモン電極129をITOによって厚さ50nmに形成する。図12は第2コモン電極のフォトマスクパターンである。第2コモン電極129は各画素共通に形成されている。また、第2コモン電極129には、各画素に連続してスリット1291が形成されている。
【0047】
図12において、第2コモン電極129は、幅が広い部分y20は10.8μm、幅が狭い部分y12は2μmである。第2コモン電極129の先端部の幅x12は4.1μmであり、x方向の間隔が最も狭い部分x13は1.94μmである。言い換えると、スリット1291の幅は1.94μm乃至2μmである。
【0048】
第2コモン電極129と第2画素電極127との間に電位差が発生すると、第2コモン電極129からスリット1291を介して液晶層300を通過する電気力線が第2画素電極127に向かって発生し、液晶分子301を回転させて液晶層300の透過率を制御する。つまり、画像形成のための液晶の透過率の制御は、第2コモン電極129と第2画素電極127の間で行われ、第1画素電極122及び第1コモン電極124は、画素容量の増加のため、あるいは、遮光膜として使用される。
【0049】
図5に示すような液晶表示装置は、次のような課題を有している。すなわち、有機パッシベーション膜120、カラーフィルタ119、第2無機パッシベーション膜118に形成される第1スルーホール121は、深く、かつ急峻である。したがって、第1スルーホール121内におけるフォトレジストの制御は難しく、正確なパターニングが困難になる。
【0050】
特に、隣り合った画素における第2画素電極127の端部は、第1スルーホール121内において対向して配置している。フォトレジストのパターニングが正確にできないと、上下に隣接する第2画素電極127を分離できず、つながったままになるという不良を生じやすい。この状態を図13に示す。
【0051】
図13は、第1スルーホール121内の第2画素電極127の形状を除いて図5と同じである。図13において、第2画素電極127は第1スルーホール121内において分離されず、連続膜となってしまっている。つまり、画素毎の液晶層300の透過率の制御ができなくなっている。
【0052】
この現象を無くすために、第2画素電極127を第1スルーホール121の端部にかからないように、小さく形成することが考えられる。しかし、第2画素電極127の面積を小さくすると、液晶の制御領域を小さくすることになり、画素の透過率を減少させる。
【0053】
図14は、これを対策した実施例1の構成を示す断面図である。図14において、第1スルーホール121内及び第1スルーホール121の上方の構成を除いて図5と同じである。図14において、第1スルーホール121の内部は、有機材料50によって充填されている。充填材50は、有機パッシベーション膜120と同様、感光性の樹脂が使用される。しかし、充填材50は全面露光によってパターニングされるので、有機パッシベーション膜120よりも光感度が小さい材料を使用することが望ましい。
【0054】
図15図14の構成を実現するためのプロセスチャートである。図15図6と異なる点は、(8)第1容量絶縁膜123及び第2容量絶縁膜125に対して第2スルーホール126を形成した後、(8.5)第1スルーホール121内に有機材料による充填材50を形成することである。その後の工程は図6と同じである。なお、図15とは異なり、第2スルーホール126は、第1スルーホール121に充填材50を形成したあとに形成してもよい。
【0055】
図16及び図17は、第1スルーホール121内に充填材50を形成するプロセスを示す断面図である。図16において、80はTFT回路層であり、カラーフィルタ119よりも下層に形成された層の総称である。TFT回路層80の上にカラーフィルタ119、有機パッシベーション膜120が形成され、第1スルーホール121が形成されている。有機パッシベーション膜120及びカラーフィルタ119の内壁を覆って第1容量絶縁膜123が形成されている。図16において、他の層は省略されている。
【0056】
図16において、有機材料50を塗布し、プリベークを行って有機材料50を仮焼成する。この状態で有機材料50を全面露光する。図16における矢印Lは光を表す。露光された部分は現像液に溶けやすくなる。第1スルーホール121内の有機材料は充分に露光されないので、現像液には溶けにくい。したがって、現像後は図17に示すように、第1スルーホール121内に充填材50が残ることになる。その後、ポストベークを行って充填材50を焼成する。
【0057】
充填材50としての有機材料は、有機パッシベーション膜120と同様、感光性のアクリル樹脂を用いることが出来るが、充填材50は、光感度が小さい材料を用いることが望ましい。全面露光をして第1スルーホール121内にのみ充填材50を残すためである。
【0058】
しかしながら、全面露光を用いる場合図18に示すように、第1スルーホール121内以外にも、充填材50の残渣51が残りやすい。これを防止するには、例えば、図19に示すように、第1スルーホール121に有機材料50を充填後、第1スルーホール121を覆ってレジスト60を形成する。その後、酸素プラズマによるアッシングにより、第1スルーホール121部分以外の充填材の残渣51を除去する。
【0059】
図20は、レジスト60を形成するフォトマスクの例である。図20のパターンは、図7の第1スルーホール121のためのフォトマスクパターンと同じである。図20における充填材50用パターン50のx方向の寸法x14は2μm、x方向の間隔x15は4.3μm、y方向の寸法y14は3μm、y方向の間隔y15は5.4μmである。
【0060】
充填材50の残渣51を防止する他の方法は、図21に示すように、ハーフ露光マスク70を用いて有機材料を露光することである。第1スルーホールに該当する部分にハーフ露光マスク70を用いることによって、第1スルーホール121以外の有機材料50は、より強く露光されるので、有機材料の残渣51を防止することが出来る。ハーフ露光用マスクパターンの形状は図20と同様である。図21の方法によれば、図19の方法に比べ、フォトリソグラフィ工程を省略することが出来る。
【0061】
ところで、第1スルーホール121に形成した充填材50の面は、他の面と完全に面一でなくともよい。図22に示すように、充填材50の表面が他の面よりも、例えばd1だけ低くとも、第2画素電極127のパターニングが正確にできる程度であればよい。図22に示す段差d1は、図16に示すような全面露光のための、露光量によって制御することが出来る。すなわち、露光量が大きいほど図22のd1が大きくなる。図22の方法によれば、フォトリソグラフィプロセスや、ハーフ露光マスク等を用いなくともよいので、コスト的には有利である。
【0062】
図23は、図22の方法を用いた場合の実施例1の構成を示す断面図である。図23において、第1スルーホール121内に形成された充填材50の上表面部分を除いては図14と同様である。図23において、充填材50の上表面は、他の部分に比べて低くなっている。第2画素電極127は第1スルーホール121内の充填材50の上でパターニングされている。
【0063】
第2画素電極127には、段差が生じているが、この段差は第1スルーホール121の深さに比べてはるかに小さい。そしてこの段差は第2画素電極127が段切れを発生せず、かつ、正確なパターニングが可能な程度に抑えられている。
【0064】
このように、実施例1の構成を用いることによって、特に、第2画素電極127の正確なパターニングが可能になり、高精細な表示装置を、歩留りよく製造することが可能になる。
【0065】
以上の説明では、いわゆるIPS(In Plane Swithcing)方式の液晶表示装置について説明したが、これは例であり、他の方式の液晶表示装置についても適用することが出来る。
【実施例2】
【0066】
液晶表示装置では、液晶300の層厚、すなわち、TFT基板100と対向基板200の間隔を一定に保つ必要がある。このために、一般には柱状スペーサ150が使用される。通常の液晶表示装置では、柱状スペーサ150は対向基板200に形成される場合が多いが、図1に示すような、超高精細表示装置においては、TFT基板100と対向基板200の合わせ精度が問題になるので、柱状スペーサ150はTFT基板100側に形成される。柱状スペーサ150は、複数画素の間隔をおいて配置される。
【0067】
図24は、柱状スペーサ150が配置されている部分の画素の断面図である。図24において、TFT基板100と対向基板200との間隔は柱状スペーサ150によって維持されている。図25は柱状スペーサ150が配置されている部分の画素の平面図である。図25において、点線で示す部分は第2画素電極127であり、この部分の一部に画素の透過領域が形成される。図24図25のB-B断面に対応する部分である。図24及び図25において、柱状スペーサ150と第1スルーホール121のx方向の寸法は同じで、例えば、各々、3.15μmである。つまり、柱状スペーサ151を配置できるスペースは非常に小さい。
【0068】
図26は、製造誤差により、柱状スペーサ150の位置がd2、例えば、0.5μm程度x方向にずれた場合の平面図である。このように柱状スペーサ150がわずかにズレただけでも、柱状スペーサ150が第1スルーホール121内に倒れ込んでしまう。図27はこの状態を示す断面図である。図27において、柱状スペーサ150が第1スルーホール121内に倒れ込んだ結果、柱状スペーサ150の高さが低くなり、TFT基板100と対向基板200の正確な間隔を維持することが出来なくなる。
【0069】
図28は柱状スペーサ150が第1スルーホール121内に倒れ込まないように、第1スルーホール121と柱状スペーサ150の平面形状を縦長にし、柱状スペーサ150の位置ずれに対する裕度を大きくした場合の平面図である。しかし、この場合は、点線で示す第2画素電極127の面積が小さくなり、画素の透過率が減少する。
【0070】
図29は、第1スルーホール121の形状は変化させずに、柱状スペーサ150のみ縦長にした場合の平面図である。この場合は、第2画素電極127の面積は維持することができるが、柱状スペーサ150と第2画素電極127との距離が小さいために、柱状スペーサ150と第2画素電極127との干渉が生じやすい。
【0071】
図30は、第1スルーホール121に有機材料による充填材50を形成した場合の断面図である。図30は、第1スルーホール121に充填材50が形成されている他は図24と同じである。図31は、製造誤差によって、柱状スペーサがx方向にずれた場合の断面図である。図31では、第1スルーホール121に充填材が形成されているために、柱状スペーサ150が倒れ込むことは無い。したがって、TFT基板100と対向基板200の間隔を所定のとおり維持することが出来る。
【0072】
このように、第1スルーホール121を有機材料50によって充填することにより、柱状スペーサ150の第1スルーホール121内への倒れ込みを防止することが出来、TFT基板100と対向基板200の間隔を正確に維持することが出来る。したがって、所定の液晶層厚を維持することが出来る。
【符号の説明】
【0073】
10…表示領域、 11…走査線、 12…映像信号線、 15…透過領域、 20…端子領域、 30…走査線駆動回路、 31…選択回路、 32…ドライバIC、 40…フレキシブル配線基板、 50…充填材、 51…充填材残渣、 60…レジスト、 70…ハーフ露光マスク、 80…TFT回路層、 100…TFT基板、 101…下地膜、 102…ポリシリコン膜、 103…第1ゲート絶縁膜、 104…第1ゲート電極、 105…遮光膜、 106…第1層間絶縁膜、 107…酸化物半導体膜、 108…第2ゲート絶縁膜、 109…第2ゲート電極、 110…遮光膜用配線、 111…第2層間絶縁膜、 112…第3層間絶縁膜、 113…第1ドレイン電極、 114…第1ソース電極、 115…第2ドレイン電極、 116…第2ソース電極、 117…第1無機パッシベーション膜、 118…第2無機パッシベーション膜、 119…カラーフィルタ、 120…有機パッシベーション膜、 121…第1スルーホール、 122…第1画素電極、 123…第1容量絶縁膜、 124…第1コモン電極、 125…第2容量絶縁膜、 126…第2スルーホール、 127…第2画素電極、 128…第3容量絶縁膜、 129…第2コモン電極、 130…シール材、 150…柱状スペーサ、 200…対向基板、 300…液晶層、 301…液晶分子、 1291…スリット、 1241…金属膜、 1242…ITO膜
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28
図29
図30
図31